JP2000031348A - 半導体装置の実装構造および実装方法 - Google Patents
半導体装置の実装構造および実装方法Info
- Publication number
- JP2000031348A JP2000031348A JP20147398A JP20147398A JP2000031348A JP 2000031348 A JP2000031348 A JP 2000031348A JP 20147398 A JP20147398 A JP 20147398A JP 20147398 A JP20147398 A JP 20147398A JP 2000031348 A JP2000031348 A JP 2000031348A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- filler
- sealing resin
- substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装において、放射性物質が
含まれた安価な充填材を使用した封止樹脂を用いても、
放射性物質から発生するα線の影響を受けない半導体装
置の実装構造および実装方法を提供することにある。 【解決手段】 フリップチップ実装において、半導体装
置と基板との隙間に存在する封止樹脂中の充填材を沈降
させ、半導体装置と充填材との距離を、充填材中の放射
性物質から発生するα線の物質中の飛程以上とすること
で、封止樹脂中の充填材に含まれる放射性物質から発生
するα線による半導体装置の誤動作が発生しない。
含まれた安価な充填材を使用した封止樹脂を用いても、
放射性物質から発生するα線の影響を受けない半導体装
置の実装構造および実装方法を提供することにある。 【解決手段】 フリップチップ実装において、半導体装
置と基板との隙間に存在する封止樹脂中の充填材を沈降
させ、半導体装置と充填材との距離を、充填材中の放射
性物質から発生するα線の物質中の飛程以上とすること
で、封止樹脂中の充填材に含まれる放射性物質から発生
するα線による半導体装置の誤動作が発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に形成し
た突起電極と基板上に形成した電気配線とを導電接着剤
またはハンダを用いて接続するフリップチップ実装にお
ける半導体装置の実装構造および実装方法に関するもの
である。
た突起電極と基板上に形成した電気配線とを導電接着剤
またはハンダを用いて接続するフリップチップ実装にお
ける半導体装置の実装構造および実装方法に関するもの
である。
【０００２】
【従来の技術】従来技術の一例として、半導体装置１に
形成した突起電極と基板上に形成した配線電極とを導電
接着剤やハンダなどの接続材料を用いて接続した際の構
造を図２の断面図に示す。
形成した突起電極と基板上に形成した配線電極とを導電
接着剤やハンダなどの接続材料を用いて接続した際の構
造を図２の断面図に示す。
【０００３】半導体装置１に形成した突起電極３と、基
板２上に形成した配線電極４と、突起電極３と配線電極
４との間に突起電極３と配線電極４とを接続するための
導電接着剤やハンダなどの接続材料５を有し、半導体装
置１と基板２との間に封止樹脂９を有する実装構造とな
っている。
板２上に形成した配線電極４と、突起電極３と配線電極
４との間に突起電極３と配線電極４とを接続するための
導電接着剤やハンダなどの接続材料５を有し、半導体装
置１と基板２との間に封止樹脂９を有する実装構造とな
っている。
【０００４】次に、従来例の実装方法を説明する。図３
から図７は、従来技術の実装方法を示す断面図である。
から図７は、従来技術の実装方法を示す断面図である。
【０００５】図３に記載するように、基板２上に配線電
極４となる金属膜をスパッタリングや真空蒸着法などに
より形成し、エッチングによりパターンニングし、配線
電極４を形成する。
極４となる金属膜をスパッタリングや真空蒸着法などに
より形成し、エッチングによりパターンニングし、配線
電極４を形成する。
【０００６】この時使用する基板２の材質はガラスやガ
ラス繊維を含む樹脂基板などで、配線電極４となる金属
膜は銅や金などの導電性に優れたものや接続材料５との
相性により決定する。
ラス繊維を含む樹脂基板などで、配線電極４となる金属
膜は銅や金などの導電性に優れたものや接続材料５との
相性により決定する。
【０００７】次に、図４に記載するように、半導体装置
１上の入出力端子部分にメッキ法やスタッドバンプ法な
どにより突起電極３を形成する。この時形成する突起電
極３の材質は金や銅など接続材料５との相性により決定
する。
１上の入出力端子部分にメッキ法やスタッドバンプ法な
どにより突起電極３を形成する。この時形成する突起電
極３の材質は金や銅など接続材料５との相性により決定
する。
【０００８】図５に記載するように、突起電極３上に接
続材料５を配置する場合、導電接着剤やハンダペースト
などはディップ法により配置するが、突起電極３をメッ
キ法により形成する際に、ハンダを直接メッキすること
で接続材料５を配置してもかまわない。
続材料５を配置する場合、導電接着剤やハンダペースト
などはディップ法により配置するが、突起電極３をメッ
キ法により形成する際に、ハンダを直接メッキすること
で接続材料５を配置してもかまわない。
【０００９】次に、図６に記載するように、基板２上の
配線電極４と半導体装置１上の突起電極３との位置合わ
せを行い、接続材料５を介して接続を行う。
配線電極４と半導体装置１上の突起電極３との位置合わ
せを行い、接続材料５を介して接続を行う。
【００１０】その際、接続材料５として導電接着剤を使
用した場合は、熱処理により硬化させ、接続材料５とし
てハンダを使用した場合は、熱処理によりハンダを溶融
させ電気的、機械的接続を行う。
用した場合は、熱処理により硬化させ、接続材料５とし
てハンダを使用した場合は、熱処理によりハンダを溶融
させ電気的、機械的接続を行う。
【００１１】その後、図７に記載するように、ディスペ
ンサ８により半導体装置１の端部から半導体装置１と基
板２の隙間に封止樹脂９を流し込み、熱処理により硬化
することで、従来例が完成する。
ンサ８により半導体装置１の端部から半導体装置１と基
板２の隙間に封止樹脂９を流し込み、熱処理により硬化
することで、従来例が完成する。
【００１２】
【発明が解決しようとする課題】フリップチップ実装に
おいて使用する封止樹脂９には熱膨張係数を低下させる
目的で充填材６が含有されている。充填材６としてはＳ
ｉＯ2 や炭酸カルシウムやアルミナなどが使用される
が、その中にウランやトリウムなどの放射性物質が含ま
れている。
おいて使用する封止樹脂９には熱膨張係数を低下させる
目的で充填材６が含有されている。充填材６としてはＳ
ｉＯ2 や炭酸カルシウムやアルミナなどが使用される
が、その中にウランやトリウムなどの放射性物質が含ま
れている。
【００１３】放射性物質から発生するα線は、半導体装
置１に組み込まれている記録回路素子の内容を書き換え
てしまう恐れがあり、封止樹脂９中の充填材６に含まれ
る放射性物質の量を少なくする必要がある。
置１に組み込まれている記録回路素子の内容を書き換え
てしまう恐れがあり、封止樹脂９中の充填材６に含まれ
る放射性物質の量を少なくする必要がある。
【００１４】しかし、充填材６中の放射性物質の量を少
なくするには工程や時間やコストがかかるため、精製さ
れていないものと比べ約３〜１０倍の値段になってしま
う。
なくするには工程や時間やコストがかかるため、精製さ
れていないものと比べ約３〜１０倍の値段になってしま
う。
【００１５】本発明の目的は、フリップチップ実装にお
いて、放射性物質が含まれた安価な充填材を使用した封
止樹脂を用いても、放射性物質から発生するα線の影響
を受けない半導体装置の実装構造および実装方法を提供
することにある。
いて、放射性物質が含まれた安価な充填材を使用した封
止樹脂を用いても、放射性物質から発生するα線の影響
を受けない半導体装置の実装構造および実装方法を提供
することにある。
【００１６】
【課題を解決するための手段】上記課題を解決するため
本発明の半導体装置の実装構造および実装方法において
は、下記記載の構成を採用する。
本発明の半導体装置の実装構造および実装方法において
は、下記記載の構成を採用する。
【００１７】本発明の半導体装置の実装構造は、半導体
装置に形成した突起電極と、基板上に形成した配線電極
と、突起電極と配線電極との間に突起電極と配線電極と
を接続するための導電接着剤またはハンダなどの接続材
料とを有し、半導体装置と基板との間に封止樹脂を有
し、その封止樹脂中の充填材と半導体装置との距離が充
填材に含まれる放射性物質から発生するα線の物質中の
飛程以上であることを特徴としている。
装置に形成した突起電極と、基板上に形成した配線電極
と、突起電極と配線電極との間に突起電極と配線電極と
を接続するための導電接着剤またはハンダなどの接続材
料とを有し、半導体装置と基板との間に封止樹脂を有
し、その封止樹脂中の充填材と半導体装置との距離が充
填材に含まれる放射性物質から発生するα線の物質中の
飛程以上であることを特徴としている。
【００１８】本発明の半導体装置の実装方法は、配線電
極を基板上に形成する工程と、半導体装置に形成した突
起電極に導電接着剤またはハンダなどの接続材料を塗布
する工程と、配線電極上に突起電極を設置する工程と、
接続材料を電気的および機械的に接続させる工程と、封
止樹脂をポッティングにより半導体装置と基板との間に
配置する工程と、封止樹脂中の充填材を沈降させる工程
と、封止樹脂を硬化させる工程とを有することを特徴と
している。
極を基板上に形成する工程と、半導体装置に形成した突
起電極に導電接着剤またはハンダなどの接続材料を塗布
する工程と、配線電極上に突起電極を設置する工程と、
接続材料を電気的および機械的に接続させる工程と、封
止樹脂をポッティングにより半導体装置と基板との間に
配置する工程と、封止樹脂中の充填材を沈降させる工程
と、封止樹脂を硬化させる工程とを有することを特徴と
している。
【００１９】
【発明の実施の形態】本発明では、フリップチップ実装
において、半導体装置と基板との隙間に存在する封止樹
脂中の充填材を沈降させ、半導体装置と充填材との距離
を、充填材中の放射性物質から発生するα線の物質中の
飛程以上とすることで、封止樹脂中の充填材に含まれる
放射性物質から発生するα線による半導体装置の誤動作
が発生しない。
において、半導体装置と基板との隙間に存在する封止樹
脂中の充填材を沈降させ、半導体装置と充填材との距離
を、充填材中の放射性物質から発生するα線の物質中の
飛程以上とすることで、封止樹脂中の充填材に含まれる
放射性物質から発生するα線による半導体装置の誤動作
が発生しない。
【００２０】封止樹脂に含まれる放射性物質から発生す
るα線の有機物中の飛程を調べるため、下記に示す試料
にてα線量を測定した。測定試料は主剤としてビスフェ
ノールＦ型エポキシを１００重量部、硬化剤として無水
メチルテトラヒドロフタル酸を９８重量部、硬化促進剤
として１−シアノエチル−２−エチル−４−メチルイミ
ダゾールを１重量部添加した接着剤７に対し、９０重量
％充填材６を含有したものを４０μｍの厚みで塗布およ
び熱処理により形成し、その上に上述した接着剤７のみ
を０〜４０μｍまで１０μｍ間隔で塗布および熱処理に
より形成し、そのときのα線量を測定した。
るα線の有機物中の飛程を調べるため、下記に示す試料
にてα線量を測定した。測定試料は主剤としてビスフェ
ノールＦ型エポキシを１００重量部、硬化剤として無水
メチルテトラヒドロフタル酸を９８重量部、硬化促進剤
として１−シアノエチル−２−エチル−４−メチルイミ
ダゾールを１重量部添加した接着剤７に対し、９０重量
％充填材６を含有したものを４０μｍの厚みで塗布およ
び熱処理により形成し、その上に上述した接着剤７のみ
を０〜４０μｍまで１０μｍ間隔で塗布および熱処理に
より形成し、そのときのα線量を測定した。
【００２１】この時使用した充填材６中に含まれる放射
性物質量は、ウランが５０ｎｇ／ｇ、トリウムが１７０
ｎｇ／ｇのものを使用した。
性物質量は、ウランが５０ｎｇ／ｇ、トリウムが１７０
ｎｇ／ｇのものを使用した。
【００２２】α線量を測定した結果、表１に示すような
結果となった。充填材６が存在する層上に設けた接着剤
７の厚みが厚くなるほどα線は検出されず、この時使用
した接着剤７では３０μｍ以上の厚みがあればα線が検
出されない結果となった。
結果となった。充填材６が存在する層上に設けた接着剤
７の厚みが厚くなるほどα線は検出されず、この時使用
した接着剤７では３０μｍ以上の厚みがあればα線が検
出されない結果となった。
【００２３】
【表１】
【００２４】このことから封止樹脂９中の充填材６を沈
降させ、充填材６と半導体装置１との距離を、充填材６
中の放射性物質から発生するα線の物質中の飛程以上に
保つことで、半導体装置１に対するα線の影響が無くな
ることがわかる。
降させ、充填材６と半導体装置１との距離を、充填材６
中の放射性物質から発生するα線の物質中の飛程以上に
保つことで、半導体装置１に対するα線の影響が無くな
ることがわかる。
【００２５】
【実施例】以下図面を基に本発明の半導体装置の実装構
造を説明する。図１は本発明における実施例を示す断面
図である。
造を説明する。図１は本発明における実施例を示す断面
図である。
【００２６】本発明の実施例における半導体装置の実装
構造は、半導体装置１に形成した突起電極３と、基板２
上に形成した配線電極４と、突起電極３と配線電極４と
の間に突起電極３と配線電極４とを接続するための導電
接着剤またはハンダなどの接続材料５とを有し、半導体
装置１と基板２との間に封止樹脂９を有し、その封止樹
脂９中の充填材６と半導体装置１との距離（図１中の
ｄ）が充填材６に含まれる放射性物質から発生するα線
の物質中の飛程以上となる構造である。
構造は、半導体装置１に形成した突起電極３と、基板２
上に形成した配線電極４と、突起電極３と配線電極４と
の間に突起電極３と配線電極４とを接続するための導電
接着剤またはハンダなどの接続材料５とを有し、半導体
装置１と基板２との間に封止樹脂９を有し、その封止樹
脂９中の充填材６と半導体装置１との距離（図１中の
ｄ）が充填材６に含まれる放射性物質から発生するα線
の物質中の飛程以上となる構造である。
【００２７】次に図１に示す構造を形成するためには、
封止樹脂を流し込むまでの図３から図７までの従来の方
法を用いることができる。図７に記載するように、ディ
スペンサ８により半導体装置１の端部から半導体装置１
と基板２の隙間に封止樹脂９を流し込み、熱処理により
封止樹脂９の粘度を下げ、充填材６の沈降を促進させ
る。
封止樹脂を流し込むまでの図３から図７までの従来の方
法を用いることができる。図７に記載するように、ディ
スペンサ８により半導体装置１の端部から半導体装置１
と基板２の隙間に封止樹脂９を流し込み、熱処理により
封止樹脂９の粘度を下げ、充填材６の沈降を促進させ
る。
【００２８】例えば、前述した充填材であるＳｉＯ2
と、エポキシ樹脂を混合して封止樹脂として使用するな
らば、ｄは３０μｍ以上が望ましい。
と、エポキシ樹脂を混合して封止樹脂として使用するな
らば、ｄは３０μｍ以上が望ましい。
【００２９】この時の温度と時間は、充填材６が十分沈
降するまでの間に接着剤７がゲル化しない温度と時間を
封止樹脂９の各温度でのゲル化時間から決定する。
降するまでの間に接着剤７がゲル化しない温度と時間を
封止樹脂９の各温度でのゲル化時間から決定する。
【００３０】その後、熱処理により封止樹脂９を硬化さ
せることにより、本発明の半導体装置の実装構造が完成
する。
せることにより、本発明の半導体装置の実装構造が完成
する。
【００３１】
【発明の効果】以上の説明で明らかなように、本発明に
おける半導体装置の実装構造および実装方法は、フリッ
プチップ実装において、半導体装置と基板との隙間に存
在する封止樹脂中の充填材を沈降させ、充填材中の放射
性物質から発生するα線の物質中の飛程以上の距離を設
けることで、封止樹脂中の充填材に含まれる放射性物質
から発生するα線による半導体装置の誤動作が発生せ
ず、放射性物質が含まれた安価な充填材を使用した封止
樹脂を用いても、放射性物質から発生するα線の影響を
受けない半導体装置の実装構造および実装方法を得るこ
とができる。
おける半導体装置の実装構造および実装方法は、フリッ
プチップ実装において、半導体装置と基板との隙間に存
在する封止樹脂中の充填材を沈降させ、充填材中の放射
性物質から発生するα線の物質中の飛程以上の距離を設
けることで、封止樹脂中の充填材に含まれる放射性物質
から発生するα線による半導体装置の誤動作が発生せ
ず、放射性物質が含まれた安価な充填材を使用した封止
樹脂を用いても、放射性物質から発生するα線の影響を
受けない半導体装置の実装構造および実装方法を得るこ
とができる。
【図１】本発明の実施例における半導体装置の実装構造
を示す断面図である。
を示す断面図である。
【図２】従来例における半導体装置の実装構造を示す断
面図である。
面図である。
【図３】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
【図４】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
【図５】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
【図６】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
【図７】従来例における半導体装置の実装構造を形成す
るための実装方法を示す断面図である。
るための実装方法を示す断面図である。
１ 半導体装置 ２ 基板 ３ 突起電極 ４ 配線電極 ５ 接続材料 ６ 充填材 ７ 接着剤 ８ ディスペンサ ９ 封止樹脂
Claims (2)
- 【請求項１】 半導体装置に形成した突起電極と、基板
上に形成した配線電極と、突起電極と配線電極との間に
突起電極と配線電極とを接続するための接続材料とを有
し、半導体装置と基板との間に封止樹脂を有し、その封
止樹脂中の充填材と半導体装置との距離が充填材に含ま
れる放射性物質から発生するα線の物質中の飛程以上で
あることを特徴とする半導体装置。 - 【請求項２】 配線電極を基板上に形成する工程と、半
導体装置に形成した突起電極に接続材料を塗布する工程
と、配線電極上に突起電極を設置する工程と、接続材料
を電気的および機械的に接続させる工程と、硬化前の封
止樹脂を半導体装置と基板との間に配置する工程と、封
止樹脂中の充填材を沈降させる工程と、封止樹脂を硬化
させる工程とを有することを特徴とする半導体装置の実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20147398A JP2000031348A (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20147398A JP2000031348A (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の実装構造および実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031348A true JP2000031348A (ja) | 2000-01-28 |
| JP2000031348A5 JP2000031348A5 (ja) | 2005-10-13 |
Family
ID=16441672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20147398A Pending JP2000031348A (ja) | 1998-07-16 | 1998-07-16 | 半導体装置の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000031348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8587134B2 (en) | 2011-11-25 | 2013-11-19 | Samsung Electronics Co., Ltd. | Semiconductor packages |
-
1998
- 1998-07-16 JP JP20147398A patent/JP2000031348A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8587134B2 (en) | 2011-11-25 | 2013-11-19 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850001975B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5068714A (en) | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made | |
| JPH09246321A (ja) | 半導体ユニット及びその形成方法 | |
| EP1154470A3 (en) | Semiconductor unit packaging method | |
| CN1547758A (zh) | 晶片级下填和互连工艺 | |
| JPS646538B2 (ja) | ||
| JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
| JPH0296343A (ja) | 混成集積回路装置の製造方法 | |
| JP2000031348A (ja) | 半導体装置の実装構造および実装方法 | |
| SE9704602L (sv) | Halvledarkapsel, förfarande för kapsling av halvledare samt inneslutning för användning vid kapsling av halvledare | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JP2000058598A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH06333983A (ja) | 半導体装置およびその製造方法 | |
| JPH06244225A (ja) | 半導体装置とその製法 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| US20180269179A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH1022545A (ja) | 磁電変換装置 | |
| JPS60178651A (ja) | 半導体装置 | |
| JP2819426B2 (ja) | 樹脂封止半導体装置 | |
| JP2599649B2 (ja) | 電子部品の樹脂封止実装方法 | |
| JPH06151478A (ja) | 樹脂封止型半導体装置 | |
| JPH04150061A (ja) | 半導体装置 | |
| DE19816309B4 (de) | Verfahren zur Direktmontage von Silizium-Sensoren und danach hergestellte Sensoren | |
| JPH0430532A (ja) | 突起状電極バンプの構造及びその製法 | |
| JPH0969591A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050602 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070410 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070417 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |