JP2000020716A - データ処理装置およびデータ処理方法 - Google Patents

データ処理装置およびデータ処理方法

Info

Publication number
JP2000020716A
JP2000020716A JP18667698A JP18667698A JP2000020716A JP 2000020716 A JP2000020716 A JP 2000020716A JP 18667698 A JP18667698 A JP 18667698A JP 18667698 A JP18667698 A JP 18667698A JP 2000020716 A JP2000020716 A JP 2000020716A
Authority
JP
Japan
Prior art keywords
data
image processing
interface unit
output
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18667698A
Other languages
English (en)
Inventor
Takeo Endo
岳男 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP18667698A priority Critical patent/JP2000020716A/ja
Publication of JP2000020716A publication Critical patent/JP2000020716A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Image Processing (AREA)
  • Bus Control (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

(57)【要約】 【課題】 多階調の入力データを受信し、二値化処理し
た出力データを出力するデータ処理装置およびデータ処
理方法において、処理速度の速いデータ処理装置および
データ処理方法を提供する。 【解決手段】 二値化処理を行う画像処理回路20に入
力データφMを一時的に記憶できる入力バッファ22
と、出力データφBを一時的に記憶できる出力バッファ
23を設ける。これにより、入力データφMを受信ある
いは転送する受信工程、または、出力データφBを転送
あるいは送信する送信工程の少なくとも1部と、画像処
理回路20で二値化処理する工程を並列に行うことがで
きるので、入力データφMを受信してから出力データφ
Bとして送信するまでの処理時間を短縮することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スキャナで読み取
った画像データあるいはパーソナルコンピュータ(パソ
コン)などで作成された画像データをプリンタから出力
可能なデータ処理装置に関するものである。
【0002】
【従来の技術】パソコンのアプリケーションソフトウェ
アとしてパソコンに接続されたスキャナで読み取った画
像データをパソコンに接続されたプリンタに出力するパ
ーソナルコピーなどと呼ばれるアプリケーションがあ
る。このアプリケーションを用いることにより、スキャ
ナおよびプリンタを用いてコピー機と同じ機能を実現す
ることができる。
【0003】
【発明が解決しようとする課題】しかしながら、コピー
を行うためにスキャナとプリンタに加えてパソコンを立
ち上げる必要があり、この間、コピーが実行されるため
に2ないし3分ほどの時間が必要になる。また、パソコ
ン上で稼動するソフトウェアで全ての画像処理、すなわ
ち、多階調の画像データをプリンタで印刷可能な二値化
データに変更する処理などを行うために、印刷スピード
はパソコンに搭載されているCPUの性能およびメモリ
容量、さらには、同時に稼動している他のアプリケーシ
ョンの状態に左右される。このため、A4一枚をコピー
するのに5分前後の時間が必要となり、パソコンの稼動
状態によってはもっと長くなる。
【0004】これに対し、画像処理専用の回路あるいは
ICを備え、スキャナおよびプリンタを接続してコピー
ができるデータ処理装置が検討されており、このような
データ処理装置であれば、パソコンの稼動状態やCPU
の能力に左右されることなくスキャナおよびプリンタを
用いて高速でコピーを行うことができる。したがって、
従来のコピー専用のコピー機とは異なり、ユーザの目的
にあったスキャナおよびプリンタを用いてコピー機と同
等の機能を備えたシステムを実現することができる。さ
らに、コンピュータネットワークと接続可能なLANイ
ンタフェースを搭載することにより、スキャナあるいは
プリンタ単体としての機能も発揮させることができ、ま
た、LANに接続されたスキャナあるいはプリンタの間
でコピーすることができる。
【0005】このようなデータ処理装置は、専用の画像
処理回路によって画像処理が行われるので、パソコンの
アプリケーションを用いた場合よりもコピー処理の速度
は速くなる。しかしながら、コピー速度のさらに速いデ
ータ処理装置は常に要望されており、いっそうの処理時
間の短縮が要望されている。
【0006】そこで、本発明においては、画像処理専用
の回路を備え、スキャナからの画像データをプリンタで
印刷可能なデータに処理して出力可能なデータ処理装置
であって、さらに処理時間を短縮可能なデータ処理装置
およびデータ処理方法を提供することを目的としてい
る。
【0007】
【課題を解決するための手段】このため、本願のデータ
処理装置においては、画像処理専用の画像処理装置に、
1ライン分あるいは2ライン分などの纏まった単位でデ
ータを蓄積できるように入力および出力バッファを設
け、画像処理装置における画像処理を、内部バスを用い
るデータ転送処理と並列に行えるようにしている。すな
わち、本発明のデータ処理装置は、多階調の入力データ
を受信可能な第1のインタフェース部と、その入力デー
タを二値化可能な画像処理装置と、この画像処理装置に
より二値化された出力データを送信可能な第2のインタ
フェース部と、これら第1のインタフェース部、画像処
理装置および第2のインタフェース部が接続された内部
バスと、この内部バスを制御可能なCPUと、一時的な
記憶領域となるメモリとを有し、画像処理装置が、内部
バスから多階調の入力データを纏まった単位で入力可能
な入力バッファと、内部バスに二値化された出力データ
を纏まった単位で出力可能な出力バッファとを備えてい
ることを特徴としている。
【0008】したがって、第1のインタフェース部を介
して多階調の入力データを纏まった単位で受信し画像処
理装置の入力バッファに転送する受信工程と、その入力
バッファの入力データを画像処理装置により二値化し、
出力データを出力バッファに出力する画像処理工程と、
その出力バッファから二値化された出力データを第2の
インタフェース部を介して纏まった単位で送信する送信
工程とを有するデータ処理方法において、画像処理装置
が入力および出力バッファを備えているので、画像処理
装置が二値化処理を行っている間にCPUは内部バスを
介して受信工程または送信工程の少なくとも1部を並列
に実行することができる。このため、スキャナなどから
多階調の入力データを受信した後、プリンタなどに対し
二値化された出力データを送信するまでの処理時間を短
縮することができる。
【0009】さらに、第1のインタフェース部から画像
処理装置へ入力データを直接転送可能なDMAコントロ
ーラを設けることにより、受信工程において第1のイン
タフェース部から画像処理装置の入力バッファに対し、
メモリを介さずに入力データを直に転送することができ
る。このため、第1のインタフェース部からメモリ、そ
して、メモリから入力バッファに入力データを転送する
2ステップの処理を、第1のインタフェース部から入力
バッファに入力データを転送する1ステップの処理にす
ることができ、データ処理装置における処理時間をさら
に短縮することができる。また、同様に、画像処理装置
から第2のインタフェース部へ出力データを直接転送可
能なDMAコントローラを設けることにより、送信工程
において画像処理装置の出力バッファから第2のインタ
フェース部に対し、メモリを介さずに出力データを転送
できる。このため、出力バッファからメモリ、そして、
メモリから第2のインタフェース部に出力データを転送
する2ステップの処理を、出力バッファから第2のイン
タフェース部へ出力データを転送する1ステップの処理
にすることができ、データ処理装置における処理時間を
さらに短縮することができる。このようなDMAコント
ローラとしての機能をCPUが果たすことも可能であ
る。
【0010】また、画像処理装置に入力データを転送す
る経路に対し、画像処理装置から出力データを転送する
ために異なった経路を設けることにより、入力データを
転送する処理と、出力データを転送する処理とを並列に
行うことができる。このため、データ処理装置における
処理時間を短縮することができる。すなわち、本発明
の、多階調の入力データを受信可能な第1のインタフェ
ース部と、その入力データを二値化可能な画像処理装置
と、この画像処理装置により二値化された出力データを
送信可能な第2のインタフェース部とを有するデータ処
理装置においては、画像処理装置から第2のインタフェ
ース部に二値化された出力データを転送可能な独立した
出力バスを設けることを特徴としている。
【0011】したがって、第1のインタフェース部を介
して多階調の入力データを受信し、内部バスを用いて画
像処理装置に転送する受信工程と、その入力データを画
像処理装置により二値化した出力データを出力バッファ
に出力する画像処理工程と、二値化された出力データを
内部バスと異なったバスを用いて第2のインタフェース
部から送信する送信工程とを有するデータ処理方法にお
いて、受信工程の少なくとも1部と送信工程の少なくと
も1部を並列処理することができる。このため、データ
処理装置における処理時間を短縮することができる。
【0012】本発明のデータ処理装置の第1のインタフ
ェース部はスキャナと接続可能なスキャナ接続部でも良
く、あるいはコンピュータネットワークを介してスキャ
ナなどから入力データを受信できるネットワーク接続部
であっても良い。同様に、第2のインタフェース部はプ
リンタと接続可能なプリンタ接続部でも良く、あるい
は、またはコンピュータネットワークを介してプリンタ
などの記録装置に出力データを送信できるネットワーク
接続部であっても良い。
【0013】
【発明の実施の形態】以下に図面を参照しながら本発明
の実施の形態について説明する。図1に、本発明に係る
データ処理装置の概略構成を示してある。本例のデータ
処理装置10は、スキャナ5およびプリンタ6をローカ
ルで接続でき、スキャナ5で読み取った画像を入力デー
タとして受け取り、それを画像処理して出力データとし
てプリンタ6に出力し、プリンタ6でする、コピー機能
を備えている。さらに、コンピュータネットワーク(L
AN)7を介して、ネットワーク上のスキャナあるいは
プリンタとも入力データあるいは出力データを交換でき
るようになっている。このため、本例のデータ処理装置
10は、スキャナ5を接続でき、スキャナ5から多階調
の入力データφMを受信可能な第1のインタフェース部
11と、プリンタ6を接続でき、プリンタ6に対し二値
化された出力データφBを送信可能な第2のインタフェ
ース部12とを備えている。
【0014】第1のインタフェース部11は、例えば、
パラレルインタフェースであるSCSIインタフェース
を用いることができ、また、第2のインタフェース部1
2としてはパラレルインタフェースであるセントロニク
スインタフェースなどを用いることができる。さらに、
LAN7と接続でき、LAN7を介してLAN7に接続
された他の機器とデータを交換できるネットワークイン
タフェース部13も備えており、これらのインタフェー
ス11、12および13は、内部バス14を介して、C
PU15、ROM16およびRAM17と接続されてい
る。ROM16は、CPU15の制御プログラム、フォ
ントあるいは設定値などが記憶されるメモリであり、R
AM17は、インタフェース11、12あるいは13を
介してデータを交換する際の一時的な記憶領域(メモリ
バッファ)などのワーク領域として用いられる。
【0015】さらに、本例のデータ処理装置10は、内
部バス14に画像処理装置20が接続されており、この
画像処理装置20によって入力された多階調の入力デー
タφMが二値化された出力データφBに変換される。本
例の画像処理装置20は、内部バスを介して入力データ
あるいは出力データを交換するためのバスインタフェー
ス制御回路21と、1ライン分の入力データを一時的に
蓄積可能な入力バッファ22と、1ライン分の出力デー
タを一時的に蓄積可能な出力バッファ23とを備えてい
る。そして、入力バッファ22に入力された1ライン分
の赤、緑および青(以降においてはRGB)の多階調の
入力データφMが1画素づつ色変換回路24に送られ
る。
【0016】この色変換回路24では、メモリ25に予
めCPUによって書き込まれた3次元のルックアップテ
ーブルを参照され、RGBが濃色のシアンおよびマゼン
ダ、イエロー、ブラック、淡色のシアンおよびマゼンダ
(以降においては、CMYKcm)に色変換される。そ
して、この1画素のCMYKcm各色の多階調のデータ
が、次に、二値化回路26に送られ、メモリ27に記憶
された誤差拡散値などに基づいて二値化され出力データ
φBに変換される。二値化された出力データφBは、二
値化回路26から、出力バッファ23に送られて一時的
に蓄積される。画像処理回路20には、さらに、入力デ
ータのRGBからRGBへの色変換を行いスキャナの機
種などに起因する色調の差を取り除く処理、エッジ強調
処理など他の処理を行う回路が含まれていても良いこと
はもちろんである。
【0017】このように本例のデータ処理装置10にお
いては、内部バス14からバスインタフェース回路21
を介して入力バッファ22に蓄積された入力データが1
画素づつ二値化処理されて出力バッファ23に出力さ
れ、次に、バスインタフェース回路21を介して内部バ
ス14に出力されるようになっている。さらに、本例の
データ処理装置10は、内部バス14とは別に、出力バ
ッファ23から出力データφBを第2のインタフェース
部12あるいはネットワークインタフェース部13に出
力できる出力バス18が設けられている。
【0018】(比較例)以下に、タイミングチャートを
参照しながら、本例のデータ処理装置10において第1
のインタフェース部11から受信された入力データφM
が、第2のインタフェース部12から出力データφBと
して送信されるまでの処理を説明する。まず、本発明の
各実施例を説明するのに先立って、その比較例として、
画像処理回路20の入力バッファ22および出力バッフ
ァ23を用いないでデータ処理を行うケースを、図2を
参照しながら説明する。
【0019】時刻t1に第1のインタフェース部11を
介してスキャナ5から1ライン分の入力データがRAM
17のメモリバッファに受信される。このための受信処
理では、A4サイズの画像を360dpiの解像度で読
み取った場合、1ラインが2880画素となり、各画素
あたりRGBそれぞれ8ビットで多階調の入力データφ
Mが送信されたとすると、1ラインのデータ量8.6k
B(バイト)が受信される。したがって、この1ライン
分の入力データを、2MB/s程度の速度で受信したと
すると、そのために4.3ms程度の時間(Tin)が
必要となる。
【0020】1ライン分の入力データを受信すると、時
刻t2に、その入力データを画像処理回路20に送って
二値化処理を行う。この比較例では、入力バッファ22
および出力バッファ23を使用しないので、RAM17
の入力用のメモリバッファから1画素づつデータが画像
処理回路20に送られ、1画素毎に二値化された出力デ
ータφBが画像処理回路20からRAM17の出力用の
メモリバッファに蓄積される。したがって、1ライン分
の入力データφMをすべて出力データφBとして得るた
めに必要な時間は、1ライン分の入力データφMをメモ
リバッファから画像処理回路20に転送する時間T1
と、画像処理回路20で1ライン分の入力データφMが
二値化処理される時間T0と、画像処理回路20から1
ライン分の出力データφBがメモリバッファに転送され
る時間T2との和となる。
【0021】上述した入力データのデータ量を用い、内
部バス14が32ビット幅であり、各ビットの転送レー
トが1000nsであるとすると、1ライン分(8.6
kB)の入力データφMを転送するのに2.2ms程度
の転送時間T1が必要になる。画像処理回路20におい
て、各画素(データ量は24ビット)毎に同程度の転送
レート(1000ns)で処理できるものとすると、1
ライン分を二値化処理するのに約2.9ms程度の二値
化処理時間T0が必要になる。さらに、二値化された出
力データ(6色各1ビット)は1ライン分のデータ量が
約2.2kBであり、これを入力データと同じ転送レー
トで転送すると0.7ms程度の転送時間T2が必要に
なる。したがって、比較例においては、1ライン分の入
力データφMを出力データφBに変換するのに、5.8
ms程度の時間が必要になる。
【0022】さらに、メモリバッファに出力データφB
が出力されると、時刻t3に、その出力データφBが第
2のインタフェース部12を介してプリンタ6に送出さ
れて本データ処理装置10における1ライン分のデータ
処理が完了する。そして、時刻t4に次の1ライン分の
入力データの処理が開始される。第2のインタフェース
部12を介して1ライン分の出力データφBを送信する
には、転送レートを1MB/sとして2.2ms程度の
送信時間Toutが必要となる。第1のインタフェース
部11を介して入力データを受信する処理およびメモリ
バッファから内部バス14を介して入力データを画像処
理回路20に転送する処理(受信工程)と、画像処理回
路20から出力データをメモリバッファに転送する処理
および第2のインタフェース部12を介して送信する処
理(送信工程)とは、すべてCPU15が制御し、ま
た、内部バス14が使用されるために並列に行うことは
できない。したがって、比較例におけるデータ処理装置
10の1ライン分のデータ処理時間Tdは、これらの処
理時間Tin、T1、T0、T2およびToutの合計
となり12.3ms程度となる。
【0023】(実施例1)図3に、本例のデータ処理装
置10において、画像処理回路20に設けた入力バッフ
ァ22および出力バッファ23を活用したときのデータ
処理の過程を示してある。時刻t11に第1のインタフ
ェース部11を介してメモリバッファに1ライン分の入
力データφMが受信される。このために必要な時間は上
記と同じTinとなる。メモリバッファに1ライン分の
入力データが蓄積されると、時刻t12にその入力デー
タを画像処理回路20の入力バッファ22に転送され
る。そして、画像処理回路20においては入力バッファ
22に入力データφMが転送されるとすぐに二値化処理
が開始され、その出力データが出力バッファ23に出力
される。CPU15により、転送時間T1を費やして、
内部バス14を介して入力データφMを入力バッファ2
2に転送されると、時刻t13に出力バッファ23から
出力データφBがメモリバッファに転送され、そのため
に転送時間T2が必要となる。その間、画像処理回路2
0においては入力バッファ22に入力された入力データ
φMが二値化され出力データφBとして出力バッファ2
3に出力される処理が並列して行われる。
【0024】上述した二値化処理に必要な時間T0は、
転送時間T1およびT2の和よりも小さいため、CPU
15が転送時間T1およびT2をかけて入力データおよ
び出力データを転送している間に二値化処理が終了す
る。したがって、出力データφBの転送処理が終了する
と時刻t14からメモリバッファに転送された出力デー
タφBを第2のインタフェース部12を介してプリンタ
6に出力する処理が行われる。そして、時刻t15に次
の1ライン分の処理が開始される。
【0025】このように、本例のデータ処理装置10に
おいては、画像処理回路20の入力バッファ22および
出力バッファ23で入力データおよび出力データを一時
的に蓄積できるので、画像処理回路20で画素毎に二値
化処理されるのを待たずに、CPU15はデータを転送
する処理を継続して行うことができる。したがって、図
3に示したケースでは、CPU15による入力データお
よび出力データの転送処理と、画像処理回路20におけ
る二値化処理が並列に実行され、1ライン分の入力デー
タφMを受信し、出力データφBを送信するデータ処理
時間Tdは、送受信の時間TinおよびTout、およ
び転送時間T1およびT2の和となり、9.4ms程度
となる。したがって、比較例の3/4程度までデータ処
理時間Tdを短縮することができる。
【0026】なお、画像処理回路20における二値化処
理は、入力データおよび出力データの転送処理に限ら
ず、CPU15が実行するその他の処理、すなわち、受
信工程あるいは送信工程のいずれかの処理の少なくとも
1部と並列に実行することが可能である。図4に示した
ケースは、画像処理回路20におけるに二値化処理を、
次の1ライン分の入力データφMを受信する処理と並列
に行うデータ処理方法を示している。このデータ処理方
法においては、時刻t21に1ライン分の入力データφ
Mを受信する処理を開始し、時刻t22に受信が終了す
ると、その入力データφMをメモリバッファから画像処
理回路20の入力バッファ22に転送する。そして、時
刻t23に画像処理回路20における二値化処理を開始
すると共に、CPU15は、次の1ライン分の入力デー
タφMを受信する処理を開始する。
【0027】本例においては、受信処理のための時間T
inが二値化処理時間T0よりも長いので、時刻t24
に二値化処理が終了して出力バッファに出力データが出
力された後、時刻t25に次の1ライン分の入力データ
の受信が終了する。このため、CPU15は、時刻t2
5から続いて出力バッファ23から出力データを転送す
る処理を開始する。時刻t26に出力データの転送が終
了すると、続いて、出力データφBをプリンタ6に送信
する処理を行う。時刻t27に送信する処理が終了する
と、メモリバッファに受信されていた次の1ライン分の
入力データφMの転送を開始する。
【0028】このように、図4に示したデータ処理方法
においても、CPU15は受信、データ転送、送信とい
った処理を連続して行い、入力データが二値化されるの
を待つ必要はない。したがって、1ライン分のデータの
処理時間Tdは図3に示したデータ処理方法と同じであ
り、比較例の3/4程度まで処理時間を短縮できる。
【0029】(実施例2)図5に、本例のデータ処理装
置10において、出力データφBを第2のインタフェー
ス部12を介してプリンタ6に送信する際に、内部バス
14と異なった出力バス18を用いるデータ処理方法を
示してある。本例のデータ処理方法においては、まず、
時刻t31に第1のインタフェース部11を介して入力
データφMが受信され、メモリバッファに蓄積される。
そして、時刻t32にメモリバッファから画像処理回路
20の入力バッファ22に入力データφMが転送され
る。時刻t33に、入力データが転送されると、画像処
理回路20において二値化処理が開始される。これと同
時に、CPU15により、次の1ライン分の入力データ
を受信する処理が開始される。
【0030】一方、画像処理回路20では、時刻t34
に出力データφBが出力バッファ23に出力され、その
出力データφBが出力バス18および第2のインタフェ
ース部12に送信される。出力バス18を用いて出力デ
ータφBを転送および送信する処理時間は、内部バスを
用いて出力データφBを送信する処理時間と略同じある
いは若干長くなる程度である。特に、出力データφBの
データ量は入力データφMの半分以下なので、出力デー
タφBを出力バス18を介して送信する処理は、次の1
ライン分の入力データφMを受信する処理が終了する時
刻t35より前に終了する。そして、時刻t35から受
信済みの次の1ライン分の入力データφMを転送する処
理が行われる。
【0031】このように、図5に示したデータ処理方法
においては、入力データφMの受信および転送と、出力
データφBの転送および送信に異なった経路(バス)を
用いることにより、これらの入力データφMを受信また
は転送する処理(受信工程)と、出力データφBを転送
または送信する処理(送信工程)を並列に行うことがで
きる。したがって、1ライン分の入力データφMを受信
し、二値化した出力データφBを送信する処理時間Td
は、データ量の大きな入力データφMを受信し転送する
時間TinおよびT1の和となり、6.5ms程度とな
る。このため、本例のデータ処理方法においては、比較
例の約半分程度まで処理時間を短縮することができる。
【0032】(実施例3)図6に、本発明のさらに異な
ったデータ処理方法を示してある。本例においては、デ
ータ処理装置10のCPU15にDMAコントローラと
しての機能を持たせており、入力データφMを受信する
際に、メモリバッファを介さずに、入力データφMを第
1のインタフェース部11から画像処理回路20の入力
バッファ22に転送できるようにしている。したがっ
て、このデータ処理方法においては、メモリバッファを
介して入力バッファ22にデータを転送する2段階の処
理を、直に入力バッファ22にデータを入力する1段階
の処理にすることができ、さらに処理時間Tdを短縮す
ることができる。
【0033】すなわち、時刻t41に入力データφMの
受信を開始すると、その入力データφMは画像処理回路
20の入力バッファ22に転送される。そして、時刻t
42に入力データφMの転送が終了すると、二値化処理
が開始される。それと同時に、次の1ライン分の受信が
開始され、入力バッファ22の内の二値化処理された入
力データの領域に次のラインの入力データが蓄積され
る。時刻t43に二値化処理された出力データφBは、
上記のデータ処理方法と同様に独立した出力バスおよび
第2のインタフェース部12を介してプリンタ6に出力
される。出力データφBを転送および送信する処理は、
上記に説明したように、入力データφMを受信する処理
が終了する時刻t45と同時あるいはその前である。し
たがって、入力バッファ22が1ライン分しか記憶でき
ないとしても、スキャナから取り込んだデータを格納す
るときはすでにそこにあったデータは画像処理が終了し
ているので、CPU15は続いて次の1ライン分の入力
データφMを受信する処理を開始することができる。
【0034】このように、本例のデータ処理方法におい
ては、1ライン分の入力データφMを受信して二値化
し、その出力データφBを出力するデータ処理を、1ラ
イン分の入力データφMを受信する時間Tinで行うこ
とができる。したがって、データ処理時間Tdは、4.
3ms程度となり、比較例の処理時間の1/3程度まで
短縮できる。
【0035】なお、上記では、CPU15をDMAコン
トローラとして使用しているが、内部バス14を制御可
能なDMAコントローラを別途設置しても良いことはも
ちろんである。
【0036】(実施例4)図7に、本発明のさらに異な
った実施例を示してある。本例のデータ処理方法におい
ては、入力データφMを受信する処理に加え、出力デー
タφBを送信する処理においてもCPU15をDMAコ
ントローラとして用いている。したがって、内部バス1
4に対し独立した出力バス18を用いなくても出力デー
タφBを送信するための処理時間を短縮することが可能
となり、短時間で入力データφMを二値化して出力デー
タφBとして送信する処理時間Tdを大幅に短縮するこ
とができる。
【0037】すなわち、時刻t51に入力データφMの
受信を開始すると、その入力データφMは画像処理回路
20の入力バッファ22に転送される。そして、時刻t
52に入力データφMの転送が終了すると、二値化処理
が開始される。それと同時に、次の1ライン分の入力デ
ータφMを受信する処理が開始され、入力バッファ22
の内の二値化処理された入力データの領域に次のライン
の入力データが蓄積される。時刻t53に入力データφ
Mを受信する処理が終了すると、CPU15は出力バッ
ファ23に蓄積された出力データφBを第2のインタフ
ェース部12にDMA転送し、プリンタ6に送信する。
出力データφBの送信が終了すると時刻t54に次の1
ライン分の入力データφMを受信する処理と、画像処理
回路20において入力バッファ22に入力済みの入力デ
ータを二値化する処理が開始される。
【0038】このように、本例のデータ処理方法におい
ては、入力データφMをメモリバッファを介して入力バ
ッファに転送する処理と、出力データφBをメモリバッ
ファを介して転送する処理を省略することができるの
で、入力データφMを受信して出力データφBを送信す
る処理時間Tdは、受信時間Tinおよび送信時間To
utの和となり、6.5ms程度となる。したがって、
本例のデータ処理方法においては比較例の処理時間の1
/2程度に短縮することができる。
【0039】なお、以上の各実施例においては、スキャ
ナ5およびプリンタ6をローカルで接続可能な第1およ
び第2のインタフェース部11および12を介して入力
データφMを受信し、出力データφBを送信するように
しているが、これら第1および第2のインタフェース部
11および12の代わりに、ネットワークインタフェー
ス部13を介して入力データφMを受信し、あるいは出
力データφBを送信することも可能である。そして、そ
のような場合でも上述したように、画像処理回路20に
入力および出力バッファを設けることにより、画像処理
回路20における二値化処理を他のデータを送受信ある
いは転送する処理と並列に行うことが可能であり、デー
タ処理時間Tdを短縮できる。
【0040】また、出力バス18およびネットワークイ
ンタフェース部13を介してLAN7に接続されたネッ
トワークプリンタに出力データφBを送信することが可
能であり、このケースでもデータ処理時間Tdを上記と
同様に短縮することができる。さらに、CPU15をD
MAコントローラとして用いることももちろん可能であ
り、メモリバッファを介してデータ転送を行う工程を省
略することにより、処理時間Tdを短縮することができ
る。
【0041】
【発明の効果】以上に説明したように、本発明の多階調
の入力データをスキャナなどの周辺処理装置から受信し
て二値化し、プリンタなどの他の周辺処理装置に出力す
るデータ処理装置およびデータ処理方法においては、ま
ず、二値化処理を行う画像処理装置に入力バッファおよ
び出力バッファを設けることにより、二値化処理を、入
力データを受信し転送する受信工程、あるいは出力デー
タを転送し送信する送信工程の少なくとも1部と並列に
処理することができる。このため、入力データを受信し
て出力データを送信するまでの処理時間を短縮すること
ができる。また、二値化処理された出力データを入力デ
ータを受信あるいは転送する経路と異なった経路で転送
あるいは送信することにより、入力データを受信あるい
は転送する処理(受信工程)と、出力データを転送ある
いは送信する処理(送信工程)を並列に実行することが
可能となり、処理時間をさらに短縮することができる。
加えて、入力データあるいは出力データをDMA転送す
ることにより、RAMのメモリバッファに一時的に入力
データあるいは出力データを蓄積する処理を省くことが
できるので、処理時間を短縮することができる。
【0042】したがって、本発明のデータ処理装置およ
びデータ処理方法により、スキャナで読み取った画像を
プリンタで出力するスキャナとプリンタの組み合わせで
コピーを行うことができるデータ処理装置において、処
理速度が格段に速く使いやすいデータ処理装置を提供す
ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るデータ処理装置の概
略構成を示すブロック図である。
【図2】比較例として、入力および出力バッファを用い
ないデータ処理方法を示すタイミングチャートである。
【図3】入力および出力バッファを用いたデータ処理方
法を示すタイミングチャートである。
【図4】図3と異なったプロセスで入力および出力バッ
ファを用いたデータ処理方法を示すタイミングチャート
である。
【図5】出力バッファを用いたデータ処理方法を示すタ
イミングチャートである。
【図6】受信する際にDMA転送を用いたデータ処理方
法を示すタイミングチャートである。
【図7】受信および送信する際にDMA転送を用いたデ
ータ処理方法を示すタイミングチャートである。
【符号の説明】
10・・データ処理装置 11・・第1のインタフェース部 12・・第2のインタフェース部 13・・ネットワークインタフェース部 14・・内部バス 15・・CPU 16・・ROM 17・・RAM(メモリバッファ) 18・・出力バス 20・・画像処理装置(画像処理回路) 21・・バスインタフェース制御回路 22・・入力バッファ 23・・出力バッファ 24・・色変換回路 26・・二値化回路
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B057 AA11 CA01 CA02 CA08 CA12 CA16 CB01 CB02 CB08 CB16 CC01 CH05 CH11 CH14 CH16 5B061 BA03 DD06 DD09 DD11 PP05 RR03 5C073 AA01 AB07 BA03 BB09 BD02 CA03 5C077 LL18 PQ13 PQ22

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 多階調の入力データを受信可能な第1の
    インタフェース部と、 その入力データを二値化可能な画像処理装置と、 この画像処理装置により二値化された出力データを送信
    可能な第2のインタフェース部と、 これら第1のインタフェース部、画像処理装置および第
    2のインタフェース部が接続された内部バスと、 この内部バスを制御可能なCPUと、 一時的な記憶領域となるメモリとを有し、 前記画像処理装置は、前記内部バスから多階調の入力デ
    ータを纏まった単位で入力可能な入力バッファと、前記
    内部バスに二値化された出力データを纏まった単位で出
    力可能な出力バッファとを備えていることを特徴とする
    データ処理装置。
  2. 【請求項2】 請求項1において、前記第1のインタフ
    ェース部から前記画像処理装置へ入力データを直接転送
    可能なDMAコントローラを有することを特徴とするデ
    ータ処理装置。
  3. 【請求項3】 請求項1において、前記画像処理装置か
    ら第2のインタフェース部へ出力データを直接転送可能
    なDMAコントローラを有することを特徴とするデータ
    処理装置。
  4. 【請求項4】 請求項2または3において、前記CPU
    がDMAコントローラとしての機能を備えていることを
    特徴とするデータ処理装置。
  5. 【請求項5】 多階調の入力データを受信可能な第1の
    インタフェース部と、 その入力データを二値化可能な画像処理装置と、 この画像処理装置により二値化された出力データを送信
    可能な第2のインタフェース部と、 前記画像処理装置から前記第2のインタフェース部に二
    値化された出力データを転送可能な独立した出力バスと
    を有することを特徴とするデータ処理装置。
  6. 【請求項6】 請求項5において、前記第1のインタフ
    ェース部および画像処理装置が接続された内部バスと、 この内部バスを制御可能なCPUと、 一時的な記憶領域となるメモリとを有し、 前記画像処理装置は、前記内部バスから多階調の入力デ
    ータを纏まった単位で入力可能な入力バッファを備えて
    いることを特徴とするデータ処理装置。
  7. 【請求項7】 請求項6において、前記第1のインタフ
    ェース部から前記画像処理装置へ入力データを直接転送
    可能なDMAコントローラを有することを特徴とするデ
    ータ処理装置。
  8. 【請求項8】 請求項7において、前記CPUがDMA
    コントローラとしての機能を備えていることを特徴とす
    るデータ処理装置。
  9. 【請求項9】 請求項1または5において、前記第1の
    インタフェース部は、スキャナと接続可能なスキャナ接
    続部またはコンピュータネットワークに接続可能なネッ
    トワーク接続部であり、前記第2のインタフェース部は
    プリンタと接続可能なプリンタ接続部または前記ネット
    ワーク接続部であることを特徴とするデータ処理装置。
  10. 【請求項10】 第1のインタフェース部を介して多階
    調の入力データを纏まった単位で受信し画像処理装置の
    入力バッファに転送する受信工程と、 その入力バッファの入力データを画像処理装置により二
    値化し、出力データを出力バッファに出力する画像処理
    工程と、 その出力バッファから二値化された出力データを纏まっ
    た単位で第2のインタフェース部を介して送信する送信
    工程とを有し、 前記受信工程または送信工程の少なくとも1部と、前記
    画像処理工程の少なくとも1部が並列処理されることを
    特徴とするデータ処理方法。
  11. 【請求項11】 請求項10において、前記受信工程で
    は第1のインタフェース部から前記画像処理装置の入力
    バッファへ入力データをDMA転送することを特徴とす
    るデータ処理方法。
  12. 【請求項12】 請求項10において、前記送信工程で
    は画像処理装置の出力バッファから第2のインタフェー
    ス部へ出力データをDMA転送することを特徴とするデ
    ータ処理方法。
  13. 【請求項13】 第1のインタフェース部を介して多階
    調の入力データを受信し、内部バスを用いて画像処理装
    置に転送する受信工程と、 その入力データを画像処理装置により二値化した出力デ
    ータを出力バッファに出力する画像処理工程と、 二値化された出力データを前記内部バスと異なったバス
    を用いて第2のインタフェース部から送信する送信工程
    とを有し、 前記受信工程の少なくとも1部と前記送信工程の少なく
    とも1部が並列処理されることを特徴とするデータ処理
    方法。
  14. 【請求項14】 請求項13において、前記受信工程で
    は、前記画像処理装置の入力バッファに纏まった単位で
    入力データを転送し、 前記受信工程の少なくとも1部と前記画像処理工程の少
    なくとも1部が並列処理されることを特徴とするデータ
    処理方法。
JP18667698A 1998-07-01 1998-07-01 データ処理装置およびデータ処理方法 Withdrawn JP2000020716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18667698A JP2000020716A (ja) 1998-07-01 1998-07-01 データ処理装置およびデータ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18667698A JP2000020716A (ja) 1998-07-01 1998-07-01 データ処理装置およびデータ処理方法

Publications (1)

Publication Number Publication Date
JP2000020716A true JP2000020716A (ja) 2000-01-21

Family

ID=16192711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18667698A Withdrawn JP2000020716A (ja) 1998-07-01 1998-07-01 データ処理装置およびデータ処理方法

Country Status (1)

Country Link
JP (1) JP2000020716A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024037076A1 (zh) * 2022-08-17 2024-02-22 深圳比特微电子科技有限公司 数据交互方法、装置、系统、电子设备和存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024037076A1 (zh) * 2022-08-17 2024-02-22 深圳比特微电子科技有限公司 数据交互方法、装置、系统、电子设备和存储介质

Similar Documents

Publication Publication Date Title
JP3660182B2 (ja) 画像処理装置
US7200685B2 (en) Communication apparatus for communicating data between separate toplogies, and related method, storage medium, and program
US20040255175A1 (en) Image processing device, method for saving power consumption of the image processing device, and a computer product
JP3059520B2 (ja) データ処理装置及びファクシミリ装置
CN100393095C (zh) 用于多功能图像处理设备的图像处理方法
JPH05221030A (ja) 印刷制御装置
JP2001156987A (ja) 画像形成システム、方法および記憶媒体
KR930006826B1 (ko) 레이저 프린터 겸용 레이저 팩시밀리 시스템
JP2000020716A (ja) データ処理装置およびデータ処理方法
JP5338538B2 (ja) 画像処理装置、その制御方法および制御プログラム
US8514441B2 (en) Image processing apparatus and control method thereof, in which an address for image data depends on whether the image data is input via a detachable image processing device
US7315906B2 (en) Integrated circuit device having network connection for image data processing operation for obtaining and loading a driving program for external device
JP2000347824A (ja) 画像データ印刷システムおよび画像データ印刷方法
JP2003241983A (ja) 情報処理装置及び情報処理方法
JPH09265367A (ja) プリンタ制御装置およびプリンタ制御方法
JP2003244452A (ja) 画像処理装置
JP2001047677A (ja) プリンタ制御装置
JP4413041B2 (ja) データ転送システム及び画像形成装置
JP3129906B2 (ja) ファクシミリ装置
JPH11179975A (ja) カラープリンタ制御装置
JP2001156955A (ja) 画像形成装置およびファックス装置
JPH02143356A (ja) 通信制御装置および分散処理システム
JPH09312776A (ja) カラーイメージ処理装置
JP2000225749A (ja) プリンタのコントローラボードおよびプリンタ
JPH05254184A (ja) プリンタ装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906