ITMI962120A1 - Metodo per generare un segnale di orologio di ripristino di dati efm e circuito ad aggancio di fase per attuare tale metodo - Google Patents

Metodo per generare un segnale di orologio di ripristino di dati efm e circuito ad aggancio di fase per attuare tale metodo Download PDF

Info

Publication number
ITMI962120A1
ITMI962120A1 IT96MI002120A ITMI962120A ITMI962120A1 IT MI962120 A1 ITMI962120 A1 IT MI962120A1 IT 96MI002120 A IT96MI002120 A IT 96MI002120A IT MI962120 A ITMI962120 A IT MI962120A IT MI962120 A1 ITMI962120 A1 IT MI962120A1
Authority
IT
Italy
Prior art keywords
signal
output
frequency
clock pulses
value
Prior art date
Application number
IT96MI002120A
Other languages
English (en)
Inventor
Lee Jae-Shin
Dong-Myung Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of ITMI962120A1 publication Critical patent/ITMI962120A1/it
Application granted granted Critical
Publication of IT1284947B1 publication Critical patent/IT1284947B1/it

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Descrizione dell ' invenzione industriale avente per titolo: "METODO PER GENERARE UN SEGNALE DI OROLOGIO DI RIPRISTINO DI DATI EFM E CIRCUITO AD AGGANCIO DI FASE PER ATTUARE TALE METODO"
Sfondo dell ' invenzione
La presente invenzione si riferisce ad una apparecchiatura per registrare e riprodurre dati basata su una modulazione otto-quattordici (eight-to-fourteen) (EFM), e più particolarmente, ad un metodo per generare un segnale di orologio di ripristino di dati EFM e un circuito ad aggancio di fase (PLL) per attuare il metodo, per l'uso in un sistema quale un CD-ROM o un lettore di dischi video digitali (DVDP) .
In un sistema di riproduzione variabile per riprodurre dati a prescindere da un motore a mandrino, dati EFM riprodotti da un segnale di orologio fisso quale un cristallo, non possono essere ripristinati normalmente .
Quindi, è richiesto un segnale di orologio di ripristino per ripristinare normalmente i dati EFM. Un PLL serve a generare questo segnale di orologio di ripristino.
La funzione di un PLL convenzionale è limitata alla rivelazione di fase, risultante in un intervallo di reperimento da 10 a -10. Un sistema quale un CD-ROM o DVDP avente 4 velocità multiple o più, tuttavia, richiede un PLL avente un intervallo di reperimento più ampio al fine di avere accesso a dati di un disco ad una velocità maggiore. Uh PLL convenzionale avente un ampio intervallo di reperimento mostrato in Figura 1 conprende un rivelatore 10 di numero massimo (Tmax), un rivelatore di fase 12, un miscelatore 14, una pompa di carica 16, un filtro passa-basso (LPP) 18, un oscillatore controllato in tensione (VCO) 20, e un contatore programmabile 22.
Il rivelatore di fase 12 di Figura 1 rivela una differenza di fase tra dati EFM ricevuti attraverso un terminale di ingresso IM1 e un segnale di orologio ricevuto dal contatore 22, ed emette in uscita un segnale indicativo della differenza di fase della punta di carica 16 attraverso il miscelatore 14.
La ponpa di carica 16 carica o scarica in base al segnale in uscita dal miscelatore 14. Il VCO 20 emette in uscita un segnale di orologio avente una frequenza variabile al contatore programmabile 22 in risposta ad un segnale di uscita in corrente continua (DC) dal LPF 18. Il contatore programmabile 22 divide in frequenza il segnale d'orologio in uscita dal VCO 20 in risposta ad un segnale corrispondente ad una velocità multipla, cioè, una velocità di trasmissione di dati, ricevuta attraverso un terminale di ingresso IN2, ed emette in uscita il segnale di orologio diviso in frequenza al rivelatore di fase 12 e al rivelatore Tmax 10.
Il rivelatore Tmax 10 rivela i bordi dei dati riprodotti EFM ricevuti attraverso il terminale di ingresso IN1, determina il numero di impulsi di orologio in uscita dal contatore programmabile 22 tra un bordo di salita e un bordo di ceduta, e rivela un numero massimo (Tmax) di impulsi d’orologio.
Il rivelatore Traax 10 determina se il Tmax rivelato ò U T, dove T indica un ciclo di orologio. Se il Tmax è più grande di U T, il rivelatore di Tmax 10 emette in uscita un segnale per ridurre la frequenza del segnale di orologio alla pompa di carica 16 attraverso il miscelatore 14. Se il Tmax è più piccolo di U T, il rivelatore di Tmax 10 «nette in uscita un segnale per aumentare la frequenza del segnale di orologio alla pompa di carica 16 attraverso il miscelatore 14.
Inoltre, se il Tmax ò U T, il rivelatore di Tmax 10 non emette in uscita alcun segnale al miscelatore 14. Cosi, il miscelatore 14 riceve solo un segnale di uscita dal rivelatore di fase 12. Quando ò ottenuta la sincronizzazione di fase dal rivelatore di fase 12, il VCO 20 emette in uscita un predeterminato segnale di orologio di ripristino ad un gruppo di ripristino di dati EFH (non mostrato) attraverso un terminale di uscita OUT.
Il PLL convenzionale di Figura 1 avente un ampio intervallo di reperimento, rivela un Tmax in 128 sezioni di bordo, compara il Tmax con U T, e controlla la frequenza del segnale di orologio del VCO 20, richiedendo così una considerevole quantità di tempo per variare la frequenza del segnale di orologio.
Un altro problema con il PLL convenzionale è che la frequenza del segnale di orologio può essere variata mediante un valore scelto da diversi valori del Tmax rivelati, richiedendo così una considerevole quantità di tempo per generare un segnale di orologio di ripristino e portando ad un notevole ritardo per l'accesso ai dati di un disco.
In aggiunta, esso richiede una considerevole quantità di tempo per mettere il PLL convenzionale in un intervallo di aggancio.
Sommario dell'invenzione
Per limitare i suddetti problemi, uno scopo della presente invenzione è di fornire un metodo per generare un segnale di orologio eseguito in un PLL avente un ampio intervallo di reperimento per ridurre il tempo di accesso ai dati.
Un altro scopo della presente invenzione è di fornire un PLL avente un ampio intervallo di reperimento, per attuare il suddetto metodo per generare un segnale di orologio della presente invenzione.
Per ottenere il primo scopo, è previsto un metodo per generare un segnale di orologio di ripristino di dati EFM comprendente le fasi di: rivelare un bordo di salita e un bordo di caduta di segnale EFM; contare il numero di impulsi di orologio in una sezione dei bordi di salita e di caduta; determinare se il valore contato è tra un minimo e un massimo numero di impulsi di orologio ammessi tra il bordo di salita e il bordo di caduta; aumentare la frequenza del segnale di orologio se il valore contato è più piccolo del valore minimo; diminuire la frequenza del segnale di orologio se il valore contato è più grande del valore minimo; e sincronizzare le fasi degli impulsi di orologio se il valore contato non è minore del valore minimo e non è maggiore del valore massimo.
Per ottenere il secando scopo, è previsto un circuito ad aggancio di fase per generare impulsi di orologio necessari per ripristinare il segnale EFH riprodotto da un disco, comprendente: mezzi di rivelazione della frequenza per rivelare il numero di impulsi di orologio in essa durante un'ampiezza di inpulsi del segnale KFM, cooperando il numero rivelato con valori predeterminati massimo e minimo ed emettendo in uscita un segnale indicativo del valore di conparazione risultante; un oscillatore controllato in tensione per variare una frequenza di oscillazione in risposta ad un segnale di controllo DC ed emettendo in uscita gli insulsi di orologio corrispondenti alla frequenza di oscillazione; un contatore programmabile per dividere in frequenza gli impulsi di orologio in uscita dall'oscillatore controllato in tensione in risposta ad una predeterminata velocità multipla ed emettente in uscita gli inpulsi di orologio divisi in frequenza; mezzi di rivelazione di fase per rivelare una differenza di fase tra il segnale KFM e gli impulsi di orologio in uscita dal contatore programmabile, ed emettente in uscita un segnale indicativo della differenza di fase; mezzi di miscelazione per miscelare l'uscita dei mezzi di rivelazione di fase con l'uscita dei mezzi di rivelazione di frequenza; e mezzi generanti un segnale di controllo per emettere in uscita il segnale di controllo DC (in corrente continua) in accordo all'uscita dei mezzi di miscelazione. Breve descrizione dei disegni
I suddetti seppi e vantaggi della presente invenzione saranno più chiari dalla descrizione dettagliata di una sua realizzazione preferita con riferimento ai disegni annessi in cui:
la Figura 1 è un diagramma a blocchi di un PLL convenzionale avente un ampio intervallo di reperimento;
la Figura 2 è un grafo di flusso spiegante un metodo per generare un segnale di orologio di ripristino di dati EFM in accordo alla presente invenzione;
la Figura 3 è un diagramma a blocchi di un PLL per attuare il metodo di Figura 2 in accordo alla presente invenzione; e
le Figure 4A e 4B sono diagranmi di tempo di segnali in ingresso e in uscita dal PLL di Figura 3, rispettivamente.
Descrizione dettagliata dell'invenzione
Uh PLL della presente invenzione sarà descritto con riferimento ai disegni annessi.
La Figura 2 è un grafo di flusso spiegante un metodo per generare un segnale di orologio, quando il PLL della presente invenzione ò messo in un intervallo di aggancio. Il metodo per generare il segnale di orologio è eseguito dai passi 30-36 per determinare il numero di impulsi di orologio esistenti in un*asprezza di impulso di un segnale BFM e dai passi 38-42 per variare la frequenza degli inpulsi di orologio o degli impulsi di sincronizzazione, in accordo al numero degli impulsi di orologio.
Il PLL di Figura 3 conprende una porzione di rivelazione di frequenza 60 per determinare il numero di inpulsi di orologio in ingresso nell'ampiezza di ispulso di un segnale BFM ricevuto attraverso un terminale di ingresso INI, nel conparare il numero determinato di impulsi di orologio con predeterminati valori massimo e minimo, ed emettere in uscita un segnale indicativo del valore di comparazione, un VCQ 20 per variare una frequenza in risposta ad un segnale di controllo DC per emettere in uscita un segnale di orologio corrispondente alla frequenza variata attraverso un terminale di uscita OUT, un cantatore programmabile 22 per dividere in frequenza il segnale di orologio ricevuto dal VCO 20 in accordo ad una predeterminata velocità multipla di un disco immessa attraverso un terminale d’ingresso IN2 per emettere in uscita il segnale di orologio diviso in frequenza, un rivelatore di fase 12 per rivelare una differenza di fase tra il segnale EFM e il segnale di orologio in uscita dal contatore programmabile 22 ed emettere in uscita un segnale indicativo della differenza di fase, un miscelatore 14 per miscelare le uscite del rivelatore di fase 12 e della porzione di rivelazione di frequenza 60 e una pompa di carica 16 e un LPF 18 che costituiscono una porzione di generazione di un segnale di controllo 70 per emettere in uscita il segnale di controllo DC in accordo all'uscita del miscelatore 14.
Le Figure 4A e 4B sono diagrammi di tempo di segnali in ingresso e in uscita del PLL di Figura 3, rispettivamente. La Figura 4A è un diagramma di tempo di un segnale EFM ricevuto attraverso il terminale di ingresso IN1 di Figura 3, e la Figura 4B è un diagramma di tempo di un segnale di orologio in uscita dal terminale di uscita OUT. Il numero di riferimento 84 indica 11 impulsi di orologio (U T) e il numero di riferimento 86 indica 3 inpulsi di orologio (3T).
Il PLL della presente invenzione si basa sulla caratteristica che il numero di dati EFM successivi 0s o 1s riprodotti per generare un segnale di orologio di ripristino è ristretto a 3 fino a 11. Cioè, poiché i dati EFM riprodotti contengono informazioni relative al segnale di orologio di ripristino, il PLL avente un ampio intervallo di reperimento rivela i bordi e genera un segnale di orologio di ripristino dai bordi rivelati.
La porzione di rivelazione di frequenza 60 di Figura 3 ha un rivelatore di bordo doppio 62 per rivelare i bordi di salita e di caduta del segnale EFM ricevuto dal terminale di ingresso IN2, un contatore 64 per contare il numero di impulsi di orologio in uscita dal cantatore programmabile 22 tra il bordo di salita e il bordo di caduta del segnale EFM, e un cooperatore per ricevere i bordi di salita e di caduta, comparando il valore contato con i valori massimo e minimo per determinare se il valore contato ò più grande del valore massimo o più piccolo del valore minimo per emettere in uscita un segnale indicativo del valore di comparazione risultante.
Il contatore programmabile 22 riceve un segnale di orologio in uscita dal VCO 20, divide in frequenza il segnale di orologio in ingresso in risposta ad una velocità di rotazione multipla di un disco ricevuta attraverso un terminale di ingresso IN2, ed emette in uscita il segnale di orologio diviso in frequenza al rivelatore di fase 12 e al contatore 64. Qui, quanto più grande è la velocità multipla, tanto più piccolo è il rapporto di divisione.
Quando il PLL di Figura 3 è impostato in un intervallo di aggancio, un segnale di orologio di sincronizzazione viene emesso in uscita da una porzione di ripristino di dati EFM (non mostrata), come sotto descritto.
Il rivelatore di doppio bordo 62 rivela un bordo di salita e un bordo di caduta di dati EFM mostrati in Figura 4A ed emette in uscita un segnale rappresentante i bordi rivelati al contatore 64 e al comparatore 66, nel passo 30. Il contatore 64 conta il numero di impulsi di orologio, in uscita dal contatore programmabile 22 tra bordi adiacenti del segnale KFM ed anette in uscita il valore contato al comparatore 66, nel passo 32. Il comparatore 66 compara il valore contato con i valori minimo e massimo (Tmin e Tmax) di impulsi di orologio ammissibili nella ampiezza (WEFM 80 e WEFM 82) del segnale EFM per determinare se Tmin è inferiore al valore contato e se Tmax ò maggiore del valore contato, nel passo 34. Come descritto sopra, Tmin e Tmax sono dati come 3 e il in base alle caratteristiche dei dati EFM.
Se nel passo 34, il valore contato ò più piccolo di Tmax o più grande di Tmin, nel passo 36 viene determinato se il valore contato è più piccolo di Tmin. Se il valore contato non è più piccolo di Tmin, nel passo 40 viene diminuita la frequenza di un segnale di orologio in uscita dal VCO 20. Cioè, se ci sono 11 impulsi di orologio o più nella WEFM 80, la frequenza del segnale di orologio è considerata grande, e quindi il miscelatore 14 miscela il segnale dal comparatore 66 con il segnale corrispondente ad una differenza di fase in uscita dal rivelatore di fase 12 e poi la pompa di carica 16 scarica le cariche elettriche. Conseguentemente, l'LPF 18 emette in uscita un segnale di controllo di decelerazione DC al VCO 20, per diminuire la frequenza del segnale di orologio di oscillazione in risposta al segnale di controllo di decelerazione DC.
Tuttavia, se il valore contato è più piccolo di Tmin, la frequenza del segnale di orologio viene aumentata per ammettere 3 o più impulsi di orologio nell'ampiezza più piccola WEFM 82 del segnale EFM mostrato in Figura 4B nel passo 38. Il comparatore 66 anette in uscita un segnale al miscelatore 14 per aumentare la frequenza. Il miscelatore 14 miscela il segnale in uscita dal comparatore 66 con un segnale in uscita dal rivelatore di fase 12, indicativo di una differenza di fase, e la pompa di carica 16 rienpie cariche in base all'uscita del miscelatore 14. L'LPF 18 emette in uscita un segnale di controllo di accelerazione DC al VCO 20 in base alle cariche riempite dalla pcmpa di carica 16, per aumentare così la frequenza di oscillazione del segnale di orologio in risposta al segnale di controllo di accelerazione DC.
Se Tmin ò inferiore al valore contato e Tmax ò maggiore del valore contato, la porzione di rivelazione di frequenza 60 non emette in uscita alcun segnale, e il PLL è controllato solo dal rivelatore di fase 12, effettuando così una sincronizzazione di fase, nel passo 42. Qui, il rivelatore di fase 12 rivela una differenza di fase tra il segnale BFM ricevuto attraverso il terminale di ingresso INI e il segnale di orologio diviso in uscita dal contatore programmabile 22, ed emette in uscita un segnale indicativo della differenza di fase alla pcnpa di carica 16 attraverso il miscelatore 14.
Poiché la pcmpa di carica 16, l'LPF 18, il VCO 20, e il contatore programmabile 22 sono gli stessi mostrati in Figura 1, la loro descrizione dettagliata sarà emessa.
Come sopra descritto, nel metodo di generazione del segnale di orologio eseguito in un PLL avente un ampio intervallo di reperimento, la frequenza del segnale di orologio viene variata conparando il numero di impulsi di orologio ammessi in una ampiezza del segnale EFM con valori massimo e minimo. Così, il segnale di orologio viene generato in breve tempo e viene aumentata la velocità di accesso ai dati. Quando il disco è ad un arresto o un lettore ottico salta mediante un motore a mandrino, la frequenza del segnale di orologio del VCO 20 viene controllata in un intervallo di aggancio di frequenza in base ad una differenza tra le velocità del motore a mandrino. Cosi, il PLL viene rapidamente posto in un intervallo di bloccaggio.

Claims (3)

1. Un metodo per generare un segnale di orologio di ripristino di dati EFM, comprendente le fasi di: rivelare un bordo di salita e un bordo di caduta di un segnale EFM; contare il numero di impulsi di orologio in una sezione di bordi di salita e di caduta; determinare se il valore contato è tra un numero minimo e un numero massimo di impulsi di orologio ammissibile tra detto bordo di salita e detto bordo di caduta; aumentare la frequenza di detto segnale di orologio se detto valore contato è più piccolo di detto valore minimo; diminuire la frequenza di detto segnale di orologio se detto valore contato è più grande di detto valore massimo; e sincronizzare le fasi di detti inpulsi di orologio se detto valore contato non è minore di detto valore minimo e non è maggiore di detto valore massimo.
2. Un circuito ad aggancio di fase per generare impulsi di orologio necessari per ripristinare segnali EFM riprodotti da un disco, comprendente: mezzi di rivelazione di frequenza per rivelare il numero di inpulsi di orologio in ingresso durante un'ampiezza di impulso di detto segnale EFM, comparare detto numero rivelato con predeterminati valori massimo e minimo, ed emettere in uscita un segnale indicativo del valore di comparazione risultante; un oscillatore controllato in tensione per variare una frequenza di oscillazione in risposta ad un segnale di controllo DC (in corrente continua) ad emettere in uscita detti impulsi di orologio corrispondenti a detta frequenza di oscillazione; un contatore programmabile per dividere in frequenza detti impulsi di orologio in uscita da detto oscillatore controllato in tensione, in risposta ad una predeterminata velocità multipla ed emettere in uscita detti impulsi di orologio divisi in frequenza; mezzi di rivelazione di fase per rivelare una differenza di fase tra detto segnale EFM e detti impulsi di orologio in uscita da detto contatore programmabile, ed emettere in uscita un segnale indicativo di detta differenza di fase; mezzi miscelatori per miscelare l'uscita di detti mezzi di rivelazione di fase con l'uscita di detti mezzi di rivelazione di frequenza; e mezzi di generazione di un segnale di controllo per emettere in uscita detto segnale di controllo DC in base all'uscita di detti mezzi miscelatori .
3. Circuito ad aggancio di fase secondo la rivendicazione 2, in cui detti mezzi di rivelazione di frequenza comprendono: mezzi di rivelazione di doppio bordo per rivelare un bordo di salita e un bordo di caduta di detto segnale EFM; un contatore per contare il numero di impulsi di orologio in uscita da detto contatore programmabile tra detto bordo di salita e detto bordo di caduta; e mezzi di comparazione per comparare detto valore contato di detto contatore con detti valori massimo e minimo per determinare se detto valore contato è più grande di detto valore massimo o più piccolo di detto valore minimo in risposta all'uscita di detti mezzi di rivelazione di doppio bordo, ed emettere in uscita un segnale indicativo di detto valore di conpar azione risultante.
IT96MI002120A 1996-03-30 1996-10-11 Metodo per generare un segnale di orologio di ripristino di dati efm e circuito ad aggancio di fase per attuare tale metodo IT1284947B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009580A KR100190032B1 (ko) 1996-03-30 1996-03-30 Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프

Publications (2)

Publication Number Publication Date
ITMI962120A1 true ITMI962120A1 (it) 1998-04-11
IT1284947B1 IT1284947B1 (it) 1998-05-28

Family

ID=19454695

Family Applications (1)

Application Number Title Priority Date Filing Date
IT96MI002120A IT1284947B1 (it) 1996-03-30 1996-10-11 Metodo per generare un segnale di orologio di ripristino di dati efm e circuito ad aggancio di fase per attuare tale metodo

Country Status (5)

Country Link
US (1) US5920214A (it)
JP (1) JPH09284127A (it)
KR (1) KR100190032B1 (it)
IT (1) IT1284947B1 (it)
NL (1) NL1004141C2 (it)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972657B2 (ja) * 1997-06-20 1999-11-08 山形日本電気株式会社 Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法
KR100585052B1 (ko) * 1997-11-12 2006-11-30 삼성전자주식회사 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법
KR200314154Y1 (ko) * 1997-12-29 2003-08-14 엘지정보통신주식회사 디피피엘엘에서 주파수와 위상 동시 보상 장치
KR100524897B1 (ko) * 1998-03-17 2006-01-12 삼성전자주식회사 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법
GB2339352B (en) * 1998-06-30 2002-02-06 Lsi Logic Corp Testing analog to digital converters
JP4297552B2 (ja) * 1998-07-06 2009-07-15 富士通マイクロエレクトロニクス株式会社 セルフ・タイミング制御回路
JP3462786B2 (ja) * 1999-03-30 2003-11-05 三洋電機株式会社 デジタル復調装置
US6326826B1 (en) * 1999-05-27 2001-12-04 Silicon Image, Inc. Wide frequency-range delay-locked loop circuit
FI20001000A (fi) * 2000-04-27 2001-10-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely taajuusmoduloidun signaalin vastaanottamiseksi
MXPA03008598A (es) 2001-03-22 2005-03-07 Oryxe energy int inc Metodo y composicion para utilizar materiales organicos, derivados de plantas, extraidos de aceite en combustibles fosiles para emisiones reducidas.
GB2377345B (en) * 2001-07-02 2004-06-16 Motorola Inc Time synchronisation system and method
US7145855B2 (en) * 2002-07-30 2006-12-05 Media Tek Inc. Method of controlling an optical disk drive by calculating a target frequency of a DPLL signal
US7623586B2 (en) * 2002-10-23 2009-11-24 Panasonic Corporation Frequency and phase control apparatus and maximum likelihood decoder
US20060238908A1 (en) * 2003-02-24 2006-10-26 Looijkens Marinus Adrianus H Timing control circuit for an optical recording apparatus
TWI288398B (en) * 2004-12-08 2007-10-11 Realtek Semiconductor Corp Clock generating apparatus and method in optical storage system
US20060239661A1 (en) * 2005-04-22 2006-10-26 Mediatek Inc. Frequency detection methods
DE102005032375A1 (de) * 2005-07-08 2007-04-12 Deutsche Thomson-Brandt Gmbh Demodulation eines Abtastsignals eines Speichermediums
ES2387100T3 (es) * 2005-07-28 2012-09-13 Ima Industria Macchine Automatiche S.P.A. Método de intercambio de información entre unidades digitales en un sistema distribuido
US7764759B2 (en) * 2006-06-13 2010-07-27 Gennum Corporation Linear sample and hold phase detector for clocking circuits
US8095102B2 (en) * 2008-11-17 2012-01-10 Infineon Technologies Ag Phase-lock loop
TWI695585B (zh) * 2019-07-31 2020-06-01 力林科技股份有限公司 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
US5278874A (en) * 1992-09-02 1994-01-11 Motorola, Inc. Phase lock loop frequency correction circuit
JP2616357B2 (ja) * 1992-09-28 1997-06-04 ヤマハ株式会社 位相ロックループ回路
DE4344867C1 (de) * 1993-12-29 1995-04-06 Ant Nachrichtentech Digitaler Phasendetektor
US5661425A (en) * 1994-06-20 1997-08-26 Sharp Kabushiki Kaisha Digital PLL circuit
US5594763A (en) * 1995-06-06 1997-01-14 Cirrus Logic, Inc. Fast synchronizing digital phase-locked loop for recovering clock information from encoded data

Also Published As

Publication number Publication date
NL1004141C2 (nl) 1997-10-02
KR100190032B1 (ko) 1999-06-01
US5920214A (en) 1999-07-06
JPH09284127A (ja) 1997-10-31
KR970067249A (ko) 1997-10-13
IT1284947B1 (it) 1998-05-28

Similar Documents

Publication Publication Date Title
ITMI962120A1 (it) Metodo per generare un segnale di orologio di ripristino di dati efm e circuito ad aggancio di fase per attuare tale metodo
US4542351A (en) PLL for regenerating a synchronizing signal from magnetic storage
JP3088233B2 (ja) 再生クロック生成回路
JP3308846B2 (ja) 位相同期回路及び記録再生装置
JPH08307730A (ja) 同期信号発生回路
KR100205354B1 (ko) 데이터 분리 회로
TWI298978B (it)
JP3457626B2 (ja) ジッタ検出回路
EP0443272A2 (en) Method and apparatus for synchronizing multiple CD players
JP2005025865A (ja) 位相誤差判定方法、デジタルｐｌｌ装置
US5226046A (en) Method and apparatus for synchronizing digital data steams
JPS6014522A (ja) デジタル信号に同期したクロツク信号発生装置
JP2699350B2 (ja) デジタルｐｌｌ回路
JP3434421B2 (ja) 離散的な記録長で変調記録されたデジタル情報を再生する装置
US20020039397A1 (en) Phase comparator circuit
JP4129711B2 (ja) Ｐｌｌ回路
JP3384671B2 (ja) 位相比較器
US5889418A (en) Frequency detector of phase locked loop
JPH087468A (ja) 光ディスク再生装置
JPH0653821A (ja) ディジタルｐｌｌ回路
JPH01307317A (ja) Ｐｌｌ回路
JPS58100206A (ja) デジタル信号の再生装置
KR0154386B1 (ko) 광디스크 장치의 스핀들모터 제어신호 생성장치
JPH11330954A (ja) デジタルｐｌｌ回路
JP4072784B2 (ja) スィープジェネレータを備えるｐｌｌ回路

Legal Events

Date Code Title Description
0001 Granted