KR0154386B1 - 광디스크 장치의 스핀들모터 제어신호 생성장치 - Google Patents

Abstract

본 발명은 광디스크 장치의 스핀들모터의 제어신호 생성장치에 관한 것으로, 한 프레임 단위로 생성되는 신호의 주파수와 기준 프레임 신호인 기준신호와의 위상차를 파악하여 그 위상차에 따라 구해지는 속도상수로 스핀들 모터를 제어함에 의해 클럭 추출용 위상동기 루프회로가 흐트러짐이 없이 입력데이타로 부터의 클럭을 추출하도록 한 것이다.

이와같은 본 발명은 스핀들 모터의 회전속도를 검출하기 위해 프레임단위로 길이를 검출하는 프레임길이 검출수단과; 상기 검출된 한 프레임의 길이 데이타를 프레임 검출수단의 제 1 래치신호에 의해 래치하는 제 1 래치수단과; 일정주기를 갖는 기준 프레임신호와의 위상차를 검출하는 위상차 검출수단과; 상기 검출된 위상차값과 상기 제 1 래치수단에서 래치된 한 프레임의 길이 데이타를 상, 하위 어드레스로 입력받아 해당 데이타를 출력하는 데이타롬과; 상기 데이타롬에서 출력된 데이타를 상기 프레임길이 검출수단으로 부터 입력되는 제 1 로드신호 및 클럭에 의해 다운카운트를 실시하는 다운카운터수단과; 상기 다운카운터수단에서 얻어진 카운터값과 이의 반전 카운트값중 상기 프레임길이 검출수단의 선택신호에 의해 하나를 선택하여 출력하는 선택수단과; 상기 선택수단에서 선택된 카운트값을 버퍼링하여 모터구동수단을 통해 스핀들 모터를 제어하는 버퍼로 이루어짐을 특징으로 한다.

Description

광디스크 장치의 스핀들모터 제어신호 생성장치

제1도는 본 발명 광디스크 장치의 스핀들모터 제어신호 생성장치의 구성도.

제2도는 제1도의 위상차 검출부를 보다 상세하게 도시한 도.

제3도는 제1도의 각부 출력 파형도.

제4도는 제2도의 각부 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

100 : 위상차 검출부 101 : 프레임길이 검출부

102 : 제 1 래치부 103 : 데이타롬

104 : 다운 카운터부 105 : 제 1 반전소자

106 : 선택부 107 : 버퍼부

본 발명은 광디스크장치의 스핀들모터 제어신호 생성에 관한 것으로, 좀더 상세하게는 데이타로 부터 클럭을 추출하기 위해 사용되는 클럭 추출용 위상동기 루프회로(PLL)가 흐트러짐 없이 입력 데이타와 항상 동기상태를 유지하도록 한 프레임 단위로 생성되는 신호의 주파수 및 기준신호와의 위상차를 파악하여 정상상태가 되도록 스핀들 모터를 제어하는데 필요한 신호를 생성하도록 하는 광디스크장치의 스핀들모터 제어신호 생성장치에 관한 것이다.

일반적으로 광디스크 장치에서의 스핀들 모터 제어방법으로는 광픽업으로 부터 읽어낸 데이타에서 클럭을 추출하기 위해서는 클럭 추출용 위상동기 루프회로(PLL; Phase Locked Loop)가 입력되는 데이타와 동기되어야 한다.

특히 씨디 패밀리(CD-family) 디스크를 사용하는 장치에서는 입력되는 데이타의 길이가 스핀들 모터의 회전수에 의해 가변되므로 스핀들 모터의 속도를 제어함에 의해 클럭 추출용 위상동기 루프회로의 동기를 맞추어 주어야 한다.

그러나 상기와 같은 일반적인 광디스크 장치에서 스핀들 모터 제어방법은 전술한 바와같이, 입력되는 데이타의 길이가 스핀들 모터의 회전수에 의해 가변되고 이를 입력받는 위상동기 루프회로의 동작이 불안정하여 동기가 흐트러지게 되고 이에따라 스핀들 모터를 정밀하게 제어하는데 있어서, 한계성이 있을뿐 아니라 회로의 구성이 복잡하고 정확한 위상동기 루프의 동작이 이루어지지 못하게 되는 문제점이 있었다.

따라서, 본 발명의 목적은 이와같은 종래의 문제점을 감안하여 한 프레임 단위로 생성되는 신호의 주파수와 기준 프레임 신호인 기준신호와의 위상차를 파악하여 그 위상차에 따라 구해지는 속도상수로 스핀들 모터를 제어함에 의해서 클럭 추출용 위상동기 루프회로가 흐트러짐이 없이 입력 데이타로부터의 클럭을 정확하게 추출하도록 하는 광디스크 장치의 스핀들모터 제어신호 생성장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명 광디스크 장치의 스핀들 모터 제어신호 생성장치는 스핀들 모터의 회전속도를 검출하기 위해 입력 클럭에 동기시켜 매 프레임단위로 길이를 검출하는 프레임길이 검출수단과; 상기 프레임길이 검출수단에서 검출된 한 프레임의 길이 데이타를 프레임 검출수단의 제 1 래치신호에 의해 래치하는 제 1 래치수단과; 상기 입력 클럭과 일정주기를 갖는 기준 프레임신호와의 위상차를 검출하는 위상차 검출수단과; 상기 위상차 검출수단에서 검출된 위상차값과 상기 제 1 래치수단에서 래치된 한 프레임의 길이 데이타를 상, 하위 어드레스로 입력받아 해당 번지내의 데이타를 출력하는 데이타롬과; 상기 데이타롬에서 출력된 데이타를 상기 프레임길이 검출수단으로부터 입력되는 제 1 로드신호 및 클럭에 의해 다운카운트를 실시하는 다운카운터수단과; 상기 다운카운터수단에서 얻어진 카운트값과 이의 반전 카운트값중 상기 프레임길이 검출수단의 선택신호에 의해 하나를 선택하여 출력하는 선택수단과; 상기 선택수단에서 선택된 카운트값을 버퍼링하여 모터구동수단을 통해 스핀들 모터를 제어하는 버퍼로 이루어짐을 특징으로 한다.

상기에서, 위상차 검출수단은 한 프레임의 길이를 나타내는 정보신호와 일정주기를 갖는 기준 프레임신호와의 위상차를 비교하여 속도의 저속 및 고속에 따른 위상차를 구하는 위상비교부와; 상기 위상비교부에서 비교된 고속 위상값과 클럭을 논리곱하여 다운 클럭을 발생하는 제 1 논리곱소자와; 상기 위상비교부에서 얻어진 저속 위상값과 클럭을 논리곱하여 업클럭을 발생하는 제 2 논리곱소자와; 상기 위상비교부에서 얻어진 저속 및 고속의 위상값을 논리합하여 제 2 로드신호를 발생하는 제 1 논리합소자와; 상기 제 1 논리합소자의 제 2 로드신호에 의해 상기 제 1, 제 2 논리곱소자의 업/다운 클럭을 업/다운 카운트하는 업/다운 카운터부와; 상기 위상비교부의 제 2 래치신호에 의해 상기 업/다운 카운터부의 위상 데이타를 래치하는 제 2 래치부로 이루어짐을 특징으로 한다.

상기에서 위상비교부는 제2도에서와 같이, 상기 일정주기를 갖는 기준 프레임신호를 반전하는 제 1 반전소자와; 상기 제 1 반전소자에서 반전된 신호와 기준 프레임신호를 입력받아 정보신호에 동기시켜 출력하는 제 1 플립플롭과; 상기 한 프레임의 길이를 나타내는 정보신호를 반전하는 제 2 반전소자와; 상기 제 2 반전소자에서 반전된 신호와 길이 정보신호를 입력받아 기준 프레임신호에 동기시켜 출력하는 제 2 플립플롭과; 상기 기준 프레임신호와 길이 정보신호를 논리합하여 제 2 래치신호를 발생하는 제 2 논리합소자로 이루어짐을 특징으로 한다.

이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

본 발명 광디스크 장치의 스핀들모터 제어신호 생성장치의 구성도로서, 이에 도시한 바와같이, 스핀들 모터(109)의 회전속도를 검출하기 위해 입력 클럭(CLK)에 따라 한 프레임 길이를 나타내는 정보신호(WFCK)를 가지고 프레임길이(주파수)를 검출하는 프레임길이 검출부(101)와; 상기 프레임길이 검출부(101)에서 검출된 한 프레임의 길이 데이타를 프레임 검출부(101)의 제 1 래치신호(Latch1)에 의해 래치하는 제 1 래치부(102)와; 상기 입력 클럭(CLK)과 일정주기를 갖는 기준 프레임신호(RFCK)와의 위상차를 검출하는 위상차 검출부(100)와; 상기 위상차 검출부(100)에서 검출된 위상차값과 상기 제 1 래치부(102)에서 래치된 한 프레임의 길이 데이타를 상, 하위 어드레스로 입력받아 해당 번지내의 데이타를 출력하는 데이타롬(103)과; 상기 데이타롬(103)에서 출력된 데이타를 상기 프레임길이 검출부(101)로 부터 입력되는 제 1 로드신호(Load1) 및 클럭(CLK)에 의해 다운카운트를 실시하는 다운카운터부(104)와; 상기 다운카운터부(104)에서 얻어진 카운트값과 이를 제 1 반전소자(105)를 통해 반전한 카운트값중 상기 프레임길이 검출부(101)의 선택신호(ACC/Dec)에 의해 하나를 선택하여 출력하는 선택부(106)와; 상기 선택부(106)에서 선택된 카운트값을 제 1 반전소자(105)에 의해 버퍼링하여 모터구동부(108)를 통해 스핀들 모터(109)를 제어하는 버퍼(107)로 구성한다.

상기에서, 위상차 검출부(100)는 한 프레임의 길이를 나타내는 정보신호(WFCK)와 일정주기를 갖는 기준 프레임신호(RFCK)와의 위상차를 비교하여 속도의 저속 및 고속에 따른 위상차를 구하는 위상비교부(100a)와; 상기 위상비교부(100a)에서 비교된 고속 위상값과 클럭(CLK)을 논리곱하여 다운클럭(D-CK)을 발생하는 제 1 논리곱소자(100c)와; 상기 위상비교부(100a)에서 얻어진 저속 위상값과 클럭(CLK)을 논리곱하여 업클럭(U-CK)을 발생하는 제 2 논리곱소자(100d)와; 상기 위상비교부(100a)에서 얻어진 저속 및 고속의 위상값을 논리합하여 제 2 로드신호(Load2)를 발생하는 제 1 논리합소자(100b)와; 상기 제 1 논리합소자(100b)의 제 2 로드신호(Load2)에 의해 상기 제 1, 제 2 논리곱소자(100c)(100d)의 업/다운 클럭(U-CK/D-CK)을 업/다운 카운트하는 업/다운 카운터부(100e)와; 상기 위상비교부(100a)의 제 2 래치신호(Latch2)에 의해 상기 업/다운 카운터부(100e)의 위상 데이타를 래치하는 제 2 래치부(100f)로 구성한다.

상기에서 위상비교부(100a)는 제2도에서와 같이, 상기 일정주기를 갖는 기준 프레임신호(RFCK)를 반전하는 제 2 반전소자(30)와; 상기 제 2 반전소자(30)에서 반전된 신호와 기준 프레임신호(RFCK)를 입력받아 정보신호(WFCK)에 동기시켜 출력하는 제 1 플립플롭(10)과; 상기 한 프레임의 길이를 나타내는 정보신호(WFCK)를 반전하는 제 3 반전소자(40)와; 상기 제 3 반전소자(40)에서 반전된 신호와 길이 정보신호(WFCK)를 입력받아 기준 프레임신호(RFCK)에 동기시켜 출력하는 제2플립플롭(20);과 상기 기준 프레임신호(RFCK)와 길이 정보신호(WFCK)를 논리합하여 제 2 래치신호(Latch2)를 발생하는 제 2 논리합소자(80)로 구성한다.

이와같이, 구성된 본 발명의 작용 효과를 제1 내지 제4도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 프레임길이 검출부(101)는 스핀들 모터(109)의 회전속도를 검출하기 위한 것으로, 씨디-패밀리의 길이를 제3도의 (b)와 같이 입력정보신호(디지탈신호 프로세서에서 생성되며 1프레임당 한 주기의 클럭 형태의 신호)(WFCK)의 하이(H)가 되는 길이를 카운트함에 의해 검출하여 제3도의 (f)와 같은 제 1 래치신호(Latch1)에 의해 제 1 래치부(102)에 래치 된다.

그리고, 위상차 검출부(100)의 위상비교부(100a)는 상기 제3도 및 제4도의 (b)와 같은 정보신호(WFCK)와 제3도 및 제4도의 (a)와 같은 기준 프레임신호(디지탈신호 프로세서에서 생성되며 정상회전시 1프레임당 생성되어야할 한주기의 클럭형태의 신호)(RFCK)의 포시티브 에지(Edge)에서의 위상을 비교하여 제3도의 (c) 및 (d)와 같은 저속(Slow), 고속신호(fast)를 생성하고 이 저속, 고속신호를 각각 제 1 논리합소자(100b)에서 논리합하여 제3도의 (h) 및 제4도의 (g)와 같은 제 2 로드신호(Load2)를 생성하고 이를 업/다운 카운터부(100e)에 제공하게 된다.

한편 상기 위상차 검출부(100)의 제 1, 제 2 논리곱소자(100c)(100d)는 상기 입력 클럭(CLK)과 각각의 고속, 저속신호를 논리곱하여 제4도의 (e) 및 (f)와 같은 업/다운 클럭(U-CLK)(D-CLK)를 생성하여 상기한 업/다운 카운터부(100e)에 제공하게 되고, 제2도의 위상비교부(100a)의 제 2 논리합소자(80)는 정보신호(WFCK)와 기준 프레임신호(RFCK)를 논리합하여 제3도의 (e) 및 제4도의 (h)와 같은 제 2 래치신호(Latch2)를 생성하여 제 2 래치부(100f)에 제공하게 된다.

상기한 업/다운 카운터부(100e)는 제 2 로드신호(Load2)가 논리적으로 하이(H)인 동안 카운트 동작을 행하고, 로우(L)인 동안은 외부에 세트된 값을 로드하여 출력하게 되는데 정보신호(WFCK)가 기준 프레임신호(RFCK)보다 뒤질경우 업카운터로, 앞설경우에는 다운 카운터로 동작하게 된다.

상기 업/다운 카운터부(100e)에서 카운트된 값은 위상비교부(100a)에서 출력되는 제 2 래치신호(Latch)의 포시티브 에지에서 제 2 래치부(100f)에 래치된다.

상기 제 1, 제 2 래치부(102)(100f)에 래치된 값은 데이타롬(103)의 어드레스를 가리키는데 위상비교부(100a)의 저속, 고속신호가 로우(L)일 경우(정보신호 WFCK와 기준 프레임신호 RFCK의 위상이 같은 경우) 제 2 래치부(100f)에 래치된 값은 업/다운 카운터부(100e)의 외부에 세트된 값이 출력되므로 제 1 래치부(102)에 래치된 값에 따라 데이타롬(103)의 N번 어드레스에 들어있는 데이타중 하나가 출력된다.

여기서, N은 0부터 임의의 수, 예를들면 100까지이다.

상기 제 2 래치부(100f)에 래치된 값이 업/다운 카운터부(100e)의 외부에 세트된 값과 틀릴경우 그에 해당하는 어드레스의 데이타가 데이타롬(103)으로부터 출력된다.

즉, 제 1 래치부(102)에 래치된 값은 1프레임의 길이, 즉 주파수를 나타내는 값이고 제 2 래치부(100e)에 래치된 값은 기준신호와의 위상차 이다.

N번 어드레스에는 주파수에 따른 데이타가 들어있고 N ± 1, 2 --- 에는 N번 어드레스의 데이타 ± 위상차에 해당되는 값이 들어있다.

상기 데이타롬(103)의 데이타는 정보신호(WFCK)의 네가티브 에지에서 생성되는 제 1 로드신호(Load1)에 의해 다운 카운터부(104)에 로드된 후 제3도의 (i)와 같이, 다운카운터부(104)의 출력신호를 생성하게 된다.

그리고 선택부(106)는 프레임길이 검출부(101)에서 출력되는 제3도의 (j)와 같은 선택신호(ACC/Dec)가 로우일 경우 제 1 반전소자(105)를 통한 값을 선택하고 하이일 경우에는 다운카운터부(104)에서 입력되는 신호를 선택하여 버퍼부(107)에 제공하게 된다.

상기 3-상태 버퍼부(107)는 제 1 반전소자(105)로 부터 입력되는 제어신호가 로우일 경우에는 인에이블되어 선택부(106)에서 선택된 값을 모터구동장치(108)에 제공하게 되고, 하이일 경우에는 디스에이블되어 제3도의 (k)와 같은 엠디피(MDP)신호를 모터구동장치(108)에 제공하게 된다.

상기 3상 모터구동장치(108)는 입력된 엠디피신호를 가지고 스핀들 모터(109)를 구동하게 된다.

그리고, 상기에서 기준 프레임신호(RFCK)와 정보신호(WFCK)의 위상차를 검출하여 그에 대한 데이타를 얻어내기 위한 위상차 검출부(100)의 구성은 제2도와 같으며, 그 타이밍도는 제4도와 같다.

상기 위상차 검출부(100)의 위상 비교부(100a)는 제 1, 제 2 플립플롭(10), (20)과 제 2, 제 2 반전소자(30)(40)로 구성되는데, 프리세트단자(PR)에는 데이타입력이 반전되어 인가되고 클럭단자에는 위상비교되는 신호가 인가된다.

위상비교부(100a)는 데이타단자(D)에 인가되는 신호가 하이일 경우 프리세트단자에는 로우가 인가되므로 프리세트 상태가 되어 출력은 항상 로우이다.

데이타입력단자(D)에 인가되는 신호가 로우일 경우 클럭단자에 인가되는 신호가 포시티브 에지를 나타내면 출력은 하이가 되고 그렇지 않으면 전상태를 유지하게 된다.

이에따라 정보신호(WFCK)의 위상이 뒤질경우 제 1 플립플롭(10)에서 제4도의 (c)와 같은 신호가 출력되고, 앞설경우에는 제 2 플립플롭(20)에서 제4도의 (d)와 같은 신호가 출력된다.

이 두신호를 제 1 논리합소자(100b)로 논리합하여 업/다운 카운터부(100e)에 제 2 로드신호(Load2)를 생성하게 된다.

업/다운 카운터부(100e)는 제 2 로드신호(Load2)가 하이일때카운트 동작을 행하고 그 이외에는 로드동작을 행하여 입력단자(D)에 입력되는 80H를 출력으로 출력하게 된다.

제 2 로드신호(Load2)가 하이일때 저속, 고속신호중 하이가 되는 쪽만 클럭이 인가되므로 저속이 하이인 경우 업카운터를, 고속이 하이인 경우에는 다운카운터를 행하게 된다.

이 카운트된 값은 제 2 래치신호(Latch2)의 포시티브 에지에서 버퍼부(107)를 통해 출력되는데 제 2 래치신호(Latch2)는 기준 프레임신호(RFCK)와 정보신호(WFCK)를 논리합하여 생성한다.

이상에서 상세히 설명한 바와같이, 본 발명에 따르면 한 프레임 단위로 생성되는 신호의 주파수와 기준 프레임 신호인 기준신호와의 위상차를 파악하여 그 위상차에 따라 구해지는 속도상수로 스핀들 모터를 제어함에 의해서 클럭 추출용 위상동기 루프회로가 흐트러짐이 없이 입력 데이타로 부터의 클럭을 정확하게 추출할 수 있는 효과가 있다.

Claims (3)

1. 스핀들 모터의 회전속도를 검출하기 위해 입력 클럭에 동기시켜 매 프레임단위로 길이를 검출하는 프레임길이 검출수단과; 상기 프레임길이 검출수단에서 검출된 한 프레임의 길이 데이타를 프레임 검출수단의 제 1 래치신호에 의해 래치하는 제 1 래치수단과; 상기 입력 클럭과 일정주기를 갖는 기준 프레임신호와의 위상차를 검출하는 위상차 검출수단과; 상기 위상차 검출수단에서 검출된 위상차값과 상기 제 1 래치수단에서 래치된 한 프레임의 길이 데이타를 상, 하위 어드레스로 입력받아 해당 번지내의 데이타를 출력하는 데이타롬과; 상기 데이타롬에서 출력된 데이타를 상기 프레임길이 검출수단으로 부터 입력되는 제 1 로드신호 및 클럭에 의해 다운카운트를 실시하는 다운카운터수단과; 상기 다운카운터수단에서 얻어진 카운트값과 이의 반전 카운트값중 상기 프레임길이 검출수단의 선택신호에 의해 하나를 선택하여 출력하는 선택수단과; 상기 선택수단에서 선택된 카운트값을 버퍼링하여 모터구동수단을 통해 스핀들 모터를 제어하는 버퍼부로 구성함을 특징으로 한 광디스크 장치의 스핀들모터 제어신호 생성장치.
2. 제1항에 있어서, 위상차 검출수단은 한 프레임의 길이를 나타내는 정보신호와 일정주기를 갖는 기준 프레임신호와의 위상차를 비교하여 속도의 저속 및 고속에 따른 위상차를 구하는 위상비교부와; 상기 위상비교부에서 비교된 고속 위상값과 클럭을 논리곱하여 다운 클럭을 발생하는 제 1 논리곱소자와; 상기 위상비교부에서 얻어진 저속 위상값과 클럭을 논리곱하여 업클럭을 발생하는 제 2 논리곱소자와; 상기 위상비교부에서 얻어진 저속 및 고속의 위상값을 논리합하여 제 2 로드신호를 발생하는 제 1 논리합소자와; 상기 제 1 논리합소자의 제 2 로드신호에 의해 상기 제 1, 제 2 논리곱소자의 업/다운 클럭을 업/다운 카운트하는 업/다운 카운터부와; 상기 위상비교부의 제 2 래치신호에 의해 상기 업/다운 카운터부의 위상 데이타를 래치하는 제 2 래치부로 구성함을 특징으로 한 광디스크 장치의 스핀들모터 제어신호 생성장치.
3. 제2항에 있어서, 위상비교부는 상기 일정주기를 갖는 기준 프레임 신호를 반전하는 제 1 반전소자와; 상기 제 1 반전소자에서 반전된 신호와 기준 프레임신호를 입력받아 정보신호에 동기시켜 출력하는 제 1 플립플롭과; 상기 한 프레임의 길이를 나타내는 정보신호를 반전하는 제 2 반전소자와; 상기 제 2 반전소자에서 반전된 신호와 길이 정보신호를 입력받아 기준 프레임신호에 동기시켜 출력하는 제 2 플립플롭과; 상기 기준 프레임신호와 길이 정보신호를 논리합하여 제 2 래치신호를 발생하는 제 2 논리합소자로 구성함을 특징으로 한 광디스크 장치의 스핀들모터 제어신호 생성장치.