IT9019716A1 - Metodo per ridurre la degradazione dovuta a elettroni caldi in dispotivi semiconduttori - Google Patents
Metodo per ridurre la degradazione dovuta a elettroni caldi in dispotivi semiconduttoriInfo
- Publication number
- IT9019716A1 IT9019716A1 IT019716A IT1971690A IT9019716A1 IT 9019716 A1 IT9019716 A1 IT 9019716A1 IT 019716 A IT019716 A IT 019716A IT 1971690 A IT1971690 A IT 1971690A IT 9019716 A1 IT9019716 A1 IT 9019716A1
- Authority
- IT
- Italy
- Prior art keywords
- layer
- metal layer
- titanium
- emptying
- regions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 54
- 239000002784 hot electron Substances 0.000 title claims description 30
- 230000015556 catabolic process Effects 0.000 title claims description 29
- 238000006731 degradation reaction Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 239000010936 titanium Substances 0.000 claims description 33
- 229910052719 titanium Inorganic materials 0.000 claims description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 32
- 239000001257 hydrogen Substances 0.000 claims description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims description 27
- 230000015654 memory Effects 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 22
- 230000000694 effects Effects 0.000 claims description 18
- 238000001465 metallisation Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 8
- 230000000779 depleting effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000006872 improvement Effects 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims 2
- 230000003252 repetitive effect Effects 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000637 aluminium metallisation Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Descrizione dell'invenzione avente per titolo:
"METODO PER RIDURRE IA DEGRADAZIONE DOVUTA A ELETTRONI CALDI IN DISPOSITIVI SEMICONDUTTORI"
RIASSUNTO
Viene descritto un metodo per ridurre gli effetti di degradazione associati con 11iniezione a valanga o passaggio per effetto tunnel di elettroni caldi in un dispositivo saniconduttore ad effetto di carpo. Il metodo della presente invenzione prevede di coprire le regioni attive del dispositivo semiconduttore con uno strato di svuotamento protettivo di titanio che viene depositato direttamente sotto agli strati di metallizzazione ordinari usati per connettere il dispositivo alle linee di bit e parola in un insieme. L'inclusione dello strato di svuotamento di titanio in un dispositivo di memoria "flash" comporta un sostanziale miglioramento nella durata del tempo di cancellazione e riduce la perdita di cariche in eccesso normalmente associata con dispositivi ad elettroni caldi.
L'invenzione si riferisce al campo della fabbricazione di celle di memoria programmabili elettricamente e cancellabili elettricamente (memorie "flash"); in particolare a quelle celle che conoscono effetti di degradazione indotti da elettroni caldi.
La degradazione di MOSFFT (transistor ad effetto di campo in semiconduttore metallo-ossido) ad n canali è diventata di grande importanza nei circuiti VLSI (integrazione su grandissima scala) presenti e futuri, dato il campo elettrico sempre crescente in dispositivi di dimensione ridotta.Gli effetti di degradazione di portatore caldo sono cruciali, specialmente per l’affidabilità di quei dispositivi che si basano su meccanismi di trasferimento di cariche elettriche quali iniezione a valanga, iniezione a effetto canale,effetto tunnel di Fowler-Nordheim, iniezione di elettroni caldi dal substrato, e simili. Conprese in questa categoria di dispositivi sono memorie a sola lettura prograimvabili elettricamente (EPROM) nonché memorie a sola lettura programmabili elettricamente e cancellabili elettricamente (EEPROM).
Le memorie "flash" (ad esempio EEPROM) sono particolarmente sensibili ad effetti di degradazione dovuti al fatto che vi sono un numero notevole di elettroni caldi generati in ciascuna cella nel corso della programmazione e cancellazione elettrica. In tali, memorie flash la prestazione degli elettroni caldi è spinta a limiti estremi.Ad esempio, nel corso di cicli di memoria flash (cioè quando il dispositivo viene ripetutamente programmato e cancellato), un numero notevole di elettroni caldi del substrato vengono imprigionati nello strato di ossido isolante di porta che separa la regione di pozzo dalla p;>rta isolata.Quanto maggiore è ilnumero dicicli a cui è sottoposto un dispositivo di memoria, tanto maggiore è il numero di portatori che risultano imprigionati nell'ossido di porta.
Effetti di degradazione indotti da elettroni caldi si osservano spesso in memorie flash in due modi. In modo più sensibile, i tempi di cancellazione/programmazione per un dato insieme di memoria aumentano molto oltre i loro limiti normali. Questo fenomeno viene spesso indicato come "durata di tempo di cancellazione/tempo di programmazione".Ciò significa che, quando i dispositivi sono sottoposti a cicli ripetuti, si deve assegnare una maggiore quantità di tempo di cancellazione/programnazione per ciascun ciclo successivo per assicurare che l'intero insieme sia caricato o scaricato completamente.
Il secondo modo in cui si manifestano effetti di degradazione in un insieme di memoria flash è sotto forma di una perdita di carica in eccesso ("apparente”), che rende il dispositivo di memoria inaffidabile.Cioè,anche se il dispositivo è programmato inizialmente ad un livello "apparentemente" corretto,col tempo tale livello di prograimvazione può scendere al di sotto dei limiti di funzionamento affidabile.Questa perdita di carica "apparente" è provocate da uno spostamento nella transconduttanza dei dispositivi dopo ampi cicli programmazione/cancellezione.
Benché non sia ancora noto l'esatto meccanismo per la degradazione del dispositivo, molti studi hanno indicato che può essere dovuta alla generazione di uno strato di interfaccia col legata a.l1'idrogeno. Questa teoria suggerisce che idrogeno venga incorporato nella struttura del dispositivo nel corso di varie fasi di lavorazione, fra cui la fase finale di ricottura. Una sorgente di idrogeno che può essere introdotta nel dispositivo è lo strato di passivazione ricco di idrogeno, che comprende tipicamente qualche forma di ossido o riitruro (ad esempio è comunemente usato ossinitruro).
Sono stati suggeriti molti modi per migliorare la stabilità di elettroni caldi in dispositivi MOS. Ad esempio, un gruppo di ricercatori ha modificato·con successo il profilo di drogaggio del pozzo graduando il pozzo o impiegando livelli di drogaggio leggero per ridurre l'intensità di campo elettrico di canale. Tuttavia, anche con l'uso di tali strutture che riducono il campo, può persistere ancora degradazione indotta da elettroni caldi.
In un articolo riportato in IEDM 88, a partire da pag. 22, dal titolo "Improvement of Endurance to Hot-Carrier Degradation by Hydrogen Blocking P-SiO" di S. Yoshida ed altri, fu proposto l'uso di un ossido di silicio allo stato di plasma come rimedio al problema degli elettroni caldi. Gli autori ritenevano che si potesse creare un effetto di blocco contro idrogeno imprigionando gli atomi di idrogeno con legami disponibili presenti nello strato di ossido di silicio allo stato di plasma. Fu dimostrato che l'ossido di silicio allo stato di plasma aveva ottima capacità di imprigionare e bloccare idrogeno.
Una tecnica alternativa per eseguire ricottura finale in ambiente di azoto, piuttosto ohe in un normale ambiente di idrogeno, viene descritta in un articolo di F-C. Hsu ed altri, dal titolo "Effective Final Anrieal on Hot-Electron Induced MOSFET Degradation", IEEE Electron Device Letters, Voi, EDL-6, N" 7, luglio 1985.Questo articolo riporta che il contenuto di idrogeno in determinati dispositivi può essere ridotto eseguendo una ri-cottura finale in atmosfera di azoto. La degradazione indotta da elettroni caldi può così essere soppressa ad un livello trascurabile. Un basso contenuto di idrogeno porta a bassa degradazione, come riferito da Hsu ed altri. Questi risultati danno un forte sostegno al modello di idrogeno per degradazione di dispositivi provocata da elettroni caldi.
Un'altra tecnica, che comporta l'uso di una lunga ricottura in azoto, è descritta in un articolo di Shuo-Tung Chang ed altri, dal titolo "Reduced Oxide Charge Trapping in Approved Hot-Electron Reliability and Submìcroroeter MOS Devices Fabricated by Titanium Salicide Process", IEEE Electron Devices Letters,Voi. 9. N" 5, maggio 1988. La ricottura in idrogeno è discussa in collegamento con un procedimento con siliciuro di titanio {siliciuro autoallineato<)>, che è una nuova tecnica per ridurre la resistenza di pozzo sorgente in dispositivi a porta di silicio. II.siliciuro di titanio forma l'elettrodo di porta del dispositivo. Gli autori trovarono che spruzzamento catodico di titanio può provocare danni dovuti a radiazioni all'interfaccia silicio-ossido per generazione di stati di interfaccia, degradando così le prestazioni del transistor.Tipicamente fu eseguita una ricottura in idrogeno per eliminare tale danno per radiazioni.Gli autori scoprirono che, usando azoto invece di idrogeno, la ricottura comporta minore degradazione indotta da elettroni caldi.
Anche usando qualcuna delle tecniche sopra ricordate, la sollecitazione indotta da elettroni caldi in memorie flash rinane un problema molto serio; in particolare ove le memorie flash sono usate in applicazioni con ciclo esteso. Qui esse devono avere la capacità di effettuare molti cicli senza che si abbia maggiore durata del tempo di cancellazione o eccessivo imprigionamento di cariche nello strato di ossido.
Come si vedrà, la presente invenzione fornisce un metodo di fabbricazione di dispositivi a memoria flash che comprende depositare uno strato di svuotamento di titanio sottostante e generalmente coincidente con strati normali di metallizzazione. Questo strato di svuotamento di titanio non viene intenzionalmente con-vertito in siliciuro e forma effettivamente parte del materiale di metallizzazione interconnesso. L'inclusione di questo strato di svuotamento agisce impedendo all'idrogeno presente nello strato di passivazione di interagire col trasferimento continuo di cariche che si verifica nella regione di ossido di porta dei dispositivi di memoria. Usando il metodo della presente invenzione, la durata di tempo di cancellazione diventa trascurabile, mentre aumenta sostanzialmente 1'affidabilità dei dispositivi di memoria flash.
L'invenzione concerne un metodo di riduzione degli effetti della degradazione indotti da elettroni caldi in dispositivi semiconduttori a effetto di campo. Tlmetodo della presente invenzione comprende le fasi di depositare uno strato metallico protettivo di svuotarrento su almeno le regioni attive del dispositivo semiconduttore prima della deposizione di uno strato di passiva-zione.Lo strato metallico di svuotamento deve essere composto di un materiale che non ha affinità per l'idrogeno, la cui. presenza si è dimostrato avere un effetto deleterio su dispositivi a elettroni caldi.Nella forma di realizzazione preferita lo strato di titanio è depositato in uno spessore di 1500 A,e tale strato ha bordi che sono coincidenti con quelli dello strato di metallizzazione in alluminio che forma la linea di bit in un insieme di memoria.Lo strato metallico di svuotamento in titanio è in contatto con la regione di pozzo del dispositivo fornendo cosi collegamento elettrico. Usando il metodo della presente invenzione, si riduce sostanzialmente durata del tempo di cancellazione e perdita di carica in eccesso in dispositivi a memoria flash.
La presente invenzione verrà conpresa più completamente dalla descrizione dettagliata data qui di seguito e dai disegni allegati della forma di realizzazione preferita dell’invenzione, che non devono tuttavia essere visti come limitanti l’invenzione alla forma di realizzazione specifica, ma servono esclusivamente per spiegazione e comprensione.Nei disegni:
fig.1 è una vista in sezione di un dispositivo EPROM a flash realizzato in modo da comprendere uno strato metallico di.
svuotamento secondo la forma di. realizzazione generalmente preferita della presente invenzione;
fig. 2 è una vista dall'alto del dispositivo EPROM a flash mostrato in fig. 1. Fig. 2 mostra la relazione tra lo strato metallico di svuotamento e lo strato di metallizzazione di alluminio nella forma di realizzazione generalmente preferita della presente invenzione;
fig. 3a illustra gli spostamenti di margine e di soglia di tensione psr unità sottoposte a 5000 cicli dopo cottura a 250°C per 48 ore. I dati per fig. 3a furono ottenuti da un dispositivo fabbricato senza uno strato metallico di svuotamento;
fig. 3b mostra carparativamente gli spostamenti di margine e di soglia di tensione per unità sottoposte a 5000 cicli dopo cottura a 250°C per 48 ore per dispositivi fabbricati usando il metodo della presente invenzione;
fig. 4 mostra la durata del tenpo di cancellazione in secondi per un gruppo di dispositivi fabbricati senza uno strato metallico di svuotamento;
fig. 4b mostra conparativamente la durata del tempo di cancellazione per un gruppo di dispositivi fabbricati usando il metodo della presente invenzione.
Viene descritto un metodo per la fabbricazione di dispositivi ad effetto di campo che riduce effetti di degradazione indotti da elettroni caldi. Nella seguente descrizione vengono esposti numerosi dettagli specifici, quali spessori, conposizioni, eoe., per consentire una piena comprensione della presente invenzione. Risulterà tuttavia evidente al tecnico del ramo che tali specifici dettagli non sono essenziali ptsr applicare la seguente invenzione. In altri oasi non si sono esposte in dettaglio fasi di lavorazione ben note, per non complicare inutilmente la presente invenzione.
La cella di memoria della presente invenzione è prodotta inpiegando tecnologia di semiconduttori metallo-ossido (MOS). La particolare lavorazione inpiegata non è critica per la presente invenzione, in quanto la presente invenzione si adatta facilmente a qualunque procedimento volto alla fabbricazione di dispositivi soggetti ad effetti di degradazione indotti da elettroni caldi. Nella forma di realizzazione preferita, il metodo della presente invenzione è usato congiuntamente con un procedimento per la fabbricazione di un dispositivo o insieme di memoria flash (cioè EEPROM) che si basa su iniezione di elettroni caldi, o passaggio per effetto tunnel, di conduttori tra il substrato ed un elemento a porta isolata.
Come ricordato sopra, cicli ripetuti di memorie flash comportano perdita di cariche dalla porta isolata ed una corrispondente degradazione nelle prestazióni del dispositivo. Si ritiene che questo fenomeno sia provocato in parte dall'introduzione di idrogeno nelle regioni attive del dispositivo a effetto di campo. La presenza di idrogeno incrementa la formazione di stato di interfaccia e provoca degradazione del dispositivo. Mentre la maggior parte dei dispositivi di memoria flash sono fabbricati, normalmente in modo tale che le regioni attiva e canale siano coperte con uno strato di metallizzazione dì alluminio, atomi di idrogeno possono ancora diffondere sotto tale strato di metallizzazione attraverso gli spazi aperti disposti tra le linee metal-1iche.
Con riferimento ora alla fig. 1, viene mostrata una cella di memoria flash fabbricata utilizzando il metodo della forma di realizzazione attualmente preferita. Le fasi di lavorazione usate per fabbricare il dispositivo di memoria flash di fig. 1 fino alle fasi di metallizzazione sono preferibilmente le fasi descritte nella domanda di brevetto U.S. dal titolo "Low voltage EPROM Celi", N" 892.446, depositata il 4 agosto 1986, ceduta al cessionario della presente invenzione.
In breve, celle di memoria della presente forma di realizzazione preferita sono fabbricate su un substrato 13 di silicio di tipo p. Viene usato un orientamento di cristalli di <10O> con un substrato con drogaggio relativamente leggero (da 38 a 36 Ω-cm). Usando uno strato di mascheratura di nitruro di silicio, vengono dapprima definite regioni 15 (di isolamento), quindi viene fatto accrescere ossido di campo fino ad uno spessore di circa 7500 A.
Dopo la formazione delle regioni di ossido di campo, viene fatto accrescere termicamente un ossido 24 a effetto tunnel di elevata intensità sulla regione di canale del substrato. Io spessore dell'ossido dell'area ad effetto tunnel è circa 100 A.
Dopo di ciò n«jstratu ]6 di silicio policrist.il1ino con drogaggio fosforoso viene depositato e sottoposto ad incisione In un disegno di strisce parallele che formeranno successivamente le porte isolate per ciascuna delle celle di memoria. Dopo formazione di uno strato dielettrico 22 accresciuto termicamente sullo strato 16, un secondo strato di polisilicio 17 viene depositato e sottoposto ad incisione in strisce parallele che corrono in genere parallelamente a quelle dello strato 16. Il secondo strato 17 definisce la porta di controllo per il dispositivo di memoria ed è inpiegato come maschera per l'incisione dello strato sottostante 16, Lo strato 16 forma la porta isolata del dispositivo. L'elemento 17 a porta di controllo si estende sopra alla regione attiva 12 di canale della cella e si estende oltre la regione di effetto tunnel fino alla cella successiva, formando così una linea di parola in un insieme.
Le regioni di sorgente e pozzo per le celle sono formate dopo che è stato definito lo strato 17 p»ly 2. Dapprima viene usato un impianto di arsenico per formare una regione relativamente poco profonda di sorgente e pozzo. Nella forma di realizzazione attualmente preferita, l'impianto di arsenico avviene ad un livello di 60 keV ad un livello di 4xl0is atomi/cm2. Ciò forma una giunzione a sorgente di fosforo relativamente profonda, in quanto il fosforo diffonde facilmente nel silicio. Questo impianto fa sì che il lato sorgente abbia un gradiente di concentrazione di drogante più profondo e più graduale del.lato pozzo. In alternativa, queste regioni possono essere formate con fasi ordinarie di diffusione. Come mostrato in fig. 1, impianto più profondo viene usato nella regione sorgente 11 per ridurre la corrente di substrato durante cancellazione elettrica. (La regione 11 rappresenta una sorgente comune nell'insieme di memoria flash).
Dopo formate le regioni sorgente e pozzo, viene accresciuto sopra alle superfici sorgente/pozzo e porta poly uno strato 23 di ossido termico. Una pellicola dielettrica 18 ottenuta per CVD (deposizione chimica di vapore) viene quindi depositata sopra all'ossido termico per rendere piano il dispositivo.
Per aprire il contatto di pozzo, il dispositivo viene mascherato ed inciso finché viene esposta un'area di silicio direttamente sulla regione di pozzo. Questa diventa la regione 14 di contatto di pozzo della fig. 1. In procedimenti di tecnica nota, uno strato 20 di metallizzazione di alluminio è depositato normalmente sul dispositivo per connettere le regioni di pozzo e forma le linee di bit dell'insieme di memoria. Tuttavia, secondo il metodo della presente invenzione, uno strato metallico 19 di svuotamento è depositato subito prima della deposizione di alluminio. Questo strato di svuotamento si estende completamente sopra alle regioni attive e di. canale del dispositivo. Nella forma di realizzazione preferita, lo strato metallico 19 di svuotamento è disegnato in modo parallelo allo strato metallico 20 di alluminio così che i bordi degli strati 19 e 20 sono sostanzialmente coincidenti. In alternativa, lo strato 19 di svuotamento e lo strato metallico 20 possono essere definiti usando fasi separate di inasoheratura. Infine l'intero dispositivo viene passivato con lo strato isolante 21, che è formato da un ossinitruro nella forma di realizzazione corrente.
Lo strato metallico 19 di svuotamento è formato da una sostanza che ha un'affinitità per gli atomi di idrogeno. In tal modo lo strato Retaliico 19 di svuotamento agisce come un blocco o "getter" (assorbente metallico di gas) per idrogeno, impedendogli efficacemente di diffondere nelle regioni attive o di canale del dispositivo. Una sorgente comune di atomi idrogeno in ogni procedimento a s;emiconduttori è lo strato 21 di passivazione che comprende tipicamente ossido o ossinitruro di silicio. Senza uno strato metallico di svuotamento avente una certa affinità per l'idrogeno,,gli atomi di.idrogeno diffondono facilmente sotto allo strato di metallizzazione (generalmente al confine metallizzazione/ossido di campo) e migrano quindi nella regione 12 di canale. Là essi generano stati di interfaccia che sono parzialmente responsabili di perdita di carica in eccesso nel corso di cicli.
Nella forma di realizzazione correntemente preferita, lo strato 19 conprende titanio. Si possono anche usare altri composti ricchi di titanio quali nitruro di titanio o titanio tungsteno. Fondamentalmente può essere impiegato ogni metallo che abbia affinità per idrogeno o che presenti un numero sufficiente di legami disponibili con cui inprigionare idrogeno. Lo spessore di titanio nella forma di realizzazione preferita è circa 1500 A per uno strato di al 1 urànio del lo spessore.· di 1 micron. Si ritiene che qualunque spessore maggiore di 100 A sia sufficiente a ridurre adeguatamente gli effetti di degradazione associati con cicli di. elettroni caldi.
Come già visto, lo strato metallico 19 di svuotamento è formato subito prima della deposizione dello strato 20 di metallizzazione.Tale strato metallico di svuotamento viene depositato usando una delle numerose tecniche di deposizione ben note. Ad esempio, nella forma di realizzazione preferita, titanio viene depositato sulla fetta di silicio per spruzzamento catodico. Quindi viene depositato sulla fetta di silicio alluminio e sia titanio che alluminio vengono conformati in modo coincidente per formare linee di interconnessione (ad esempio linee di bit).
Si deve notare che, in alcuni procedimenti di tecnica nota, titanio tungsteno viene depositato in prossimità del contatto di pozzo al fine di impedire migrazione di alluminio nel silicio e fornire alla regione di pozzo un contatto con resistenza elettrica bassa. Tuttavia, in tali procedimenti, il disegno di tungsteno normalmente non si estende oltre i bordi dell'apertura di contatto. Viceversa, nella presente invenzione, lo strato 19 di svuotamento di titanio si estende per 11intera porzione attiva del dispositivo a effetto di campo ed è formato generalmente coincidente con lo strato 20 di metallizzazione di alluminio. Ciò è conforme al suo scopo come strato di svuotamento per impedire l'introduzione di atomi di idrogeno nel dispositivo.
La fig. 2 montiviuniivista dall'alto della cella di memoria flash mostrata in fig. 1. L'elemento a torta isolata è rappresentato dalla regione tratteggiata 16, mentre lo strato 17, che forma la porta di controllo, è mostrato formante la linea rii parola nell'insiene. Perpendicolare alla linea 17 di parola di polisiliciò è la linea di bit formata dallo strato metallico 20 di alluminio. Lo strato di svuotamento di titanio è indicato ancora come strato 19 iPer comodità di illustrazione i bordi degli strati 19 e 20 sono mostrati leggermente separati. Nella forma di realizzazione preferita, entrambi gli strati sono incisi contemporaneamente cosi che i loro bordi sono sostanzialmente coincidenti). Formando un foglio o una copertura contigua di metallo protettivo sulle regioni di canale ed attive del dispositivo di memoria flash, lo strato 19 di titanio riduce sostanzialmente la quantità di idrogeno che può diffondere nelle regioni di ossido 22-24. Così 10 strato 19 di svuotamento agisce per mantenere l'integrità dell'ossido 24 nell’area di effetto tunnel tra la porta isolata 16 e 11 pozzo 10. Usando il metodo esposto dalla presente invenzione le celle EPROM flash mostrate nelle fig. 1 e 2 possono essere sottoposte a cicli ripetuti senza soffrire gli effetti di degradazione normalmente associati ai dispositivi a elettroni caldi.
Mentre la fig. 2 mostra i bordi dello strato 20 di metallizzazione di alluminio approssimativamente coincidenti con i bordi dello strato .19 di svuotamento di titanio, si comprende che 1'invenzione funzionerebbe ugualmente bene se uno strato si estendesse oltre l'altro. Sono anche possibili ,3⁄4.ltri disegni, o relazioni tra gli. strati di alluminio e titanio. Per bloccare o assorbire idrogeno, lo strato 19 di svuotamento di titanio deve solo coprire adeguatamente le regioni attive e di canale del dispositivo a porta isolata. Perciò si può impiegare una varietà di disegni metallici di svuotamento senza uscire dallo spirito e dall'ambito della presente invenzione.
Riferendosi ora alle fig. 3a e 3b, sono mostrati spostamento di margine e spostamento di soglia di tensione (VT) per unità sottoposte a 5000 cicli dopo cottura a 250®C per 48 ore. (La cottura a 250” per 48 ore è una tecnica comune usata per accelerare la vita di un dispositivo semiconduttore). Lo spostamento di margine è una misura della perdita di carica che può verificarsi in una memoria flash e rappresenta una variazione nelle caratteristiche I-V del dispositivo. In generale, maggiore spostamento di margine corrisponde a maggiore perdita di carica nel dispositivo. I dati per fig. 3 furono presi da un gruppo di dispositivi fabbricati usando il procedimento descritto sopra, ma senza lo strato di svuotamento di titanio. I dispositivi di fig. 3b furono fabbricati in modo identico a quelli di fig. 3a, eccetto che fu compresa la fase addizionale di formare uno strato di svuotamento di titanio pr:Lma della deposizione di alluminio secondo il metodo della presente invenzione. Comparando le fig. 3a e 3b, lo spostamento di margine per i dispositivi fabbricati con uno strato di svuotamento di titanio è sostanzialmente minore che per i dispositivi fabbricaiL senza t:,i1e strato. To spostamento di soglia di tensione (VT),un'altra misura di ferriita di carica, è all'.incirca comparabile neidue casi.. Io scostamento di margine aumentato nei. dispositivi di tecnica nota comporta che vi sia una quantità aumentata di perdita apparente di carica nei dispositivi prodotti senza lo strato barriera di titanio.
Con riferimento alle fig. 4a e 4b, sono mostrate durate di. tempo di cancellazione per gli stessi due gruppi di dispositivi (cioè quelli fabbricati senza uno strato di svuotamento di.titanio e quelli fabbricati con uno strato di svuotamento di titanio). I dati della fig. 4a, rappresentanti il procedimento di fabbricazione di tecnica nota, mostrano una durata di tempo di cancellazione che è maggiore di circa tre volte in confronto ai dispositivi fabbricati con uno strato di svuotamento di titanio (fig. 4b) dopo 5000 cicli di circa 0,4 secondi.
Mentre molte variazioni e modifiche della presente invenzione risulteranno indubbiamente evidenti al tecnico del ramo che abbia letto la descrizione precedente, si deve conprendere che la particolare forma di realizzazione mostrata e descritta a titolo di illustrazione non deve in alcun modo essere considerata limitativa. Ad esempio, benché questa descrizione abbia mostrato l'uso di uno strato metallico di svuotamento con un certo disegno ed estensione, si possono usare anche altri disegni o configurazioni senza uscire dallo spirito e dal carpo della presente invenzione. Inoltre, altri elementi o composti possono essere usati in sostituzione del titanio. Perciò riferimenti ai dettagli delle illustrazioni non sono volti a limitare la portata delle rivendicazioni, che di per se stesse riportano le caratteristiche viste come essenziali all'invenzione.
Si è cosi descritto un metodo per ridurre gli effetti di degradazione associati con iniezione a valanga o passaggio di. elettroni caldi per effetto tunnel in un dispositivo semiconduttore a effetto di campo.
Claims (9)
- RIVENDICAZIONI 1) Metodo per ridurre gli effetti di degradazione indotti da elettroni caldi in un dispositivo semiconduttore a effetto di campo comprendente le fasi di: (a) depositare uno strato metallico di svuotamento sulle regioni attive di detto dispositivo, detto strato avendo un'affinità per idrogeno così da ridurre la presenza di atomi di idrogeno in prossimità di dette regioni attive di detto dispositivo; e (b) conformare detto strato metallico di svuotamento.
- 2) Metodo come in 1), in cui detto strato metallico di svuotamento comprende un composto contenente titanio.
- 3) Metodo come in 1), in cui detto strato metallico di svuotamento è scelto dal gruppo consistente di titanio, nitruro di titanio e titanio tungsteno.
- 4) Metodo come in 3), In cui detto strato metallico di svuotamento ha uno spessore di circa 1500 A.
- 5) Procedimento per formare in un semiconduttore un disposi.tivo a effetto rii. campo comprendente le fasi, di: (a) fabbricare tuo elemento a porta discosto sopra detta regione di canile ed isolato da detto substrato; (b) formare regioni di sorgente e di pozzo in un substrato, definendo così una regione di canale; e (c) depositare uno strato di metallizzazione per realizzare contatto elettrico con dette regioni di sorgente e di pozzo; un miglioramento per ridurre degradazione indotta da elettroni caldi in detto dispositivo ad effetto di campo comprendente la fase addizionale di: depositane uno strato metallico di svuotamento su almeno detta regione di canale prima della fase (c), detto strato metallico di svuotamento avendo un’affinità per idrogeno così da rendere trascurabili gli effetti di degradazione indotti da elettroni caldi .
- 6) Procedimento come in 5), in cui detto strato metallico di svuotamento si trova sotto a detto strato di metallizzazione ed ha bordi che sono sostanzialmente coincidenti con detto strato di metallizzazione.
- 7) Procedimento come in 6), in cui detto strato metallico di svuotamento copre anche dette regioni di sorgente e pizzo di detto dispositivo.
- 8) Procedimento come in 7), in cui detto strato metallico di svuotamento conprende un composto che contiene titanio.
- 9) Procedimento come in 7), in cui detto strato metallico di svuotamento e STOIto dal gruppo consistente di titanio, nitruro di titanio e titanio tungsteno. 10> Procedimento come in 9), in cui detto strato metallico di svuotamento è depositato in uno spessore di circa 1500 A. 11) Procedimento per la fabbricazione di un dispositivo di memoria progranmbile elettricamente e cancellabile elettricamente, caratterizzato da un metodo per ridurre gli effetti di degradazione indotta da elettroni caldi associati con cicli ripetitivi di detto dispositivo di memoria, conprendente le fasi di: (a) depositare un primo strato di metallizzazione per coprire sostanzialmente almeno le regioni attive di detto dispositivo e fornire contatto elettrico a certe regioni di substrato, detto strato metallico di svuotamento avendo un'affinità per idrogeno tale die venga ridotta la presenza di atomi di idrogeno in prossimità di dette regioni attive di detto dispositivo; (b) depositare un secondo strato di metallizzazione su almeno una porzione di detto strato metallico di svuotamento per fornire collegamento elettrico a detto dispositivo; e (c) conformare detto primo e detto secondo strato per formare interconnessioni elettriche. 12) Metodo come in 11), in cui detto dispositivo di memoria è del tipo noto come flash EEPROM. 13) Metodo come in 12), in cui detto strato metallico di svuotamento è scelto dal gruppo consistente di titanio, nitruro di titanio e titanio tungsteno. 14)Metodo conio in t?>), in cui detto strato metallico di svuotamento ha bordi che sono sostanziaIntente coincidenti con detto secondo strato di metallizzazione. 15)Metodo come in 14), in cui detto strato metallico di svuotamento è depositato in uno spessore nell'intervallo da 100 a 3000 A. 16) Procedimento per formare in un semiconduttore un insieme di dispositivi di memoria elettricamente programmabili ed elettricamente cancellabili del tipo noto come memorie flash, comprendente le fasi di : (a) fabbricare una pluralità di elementi a porta disposti su dette regioni di canale e isolati da detto substrato; (b) formare regioni di sorgente e pozzo in un substrato, definendo così una pluralità di regioni di canale; (c)depositare uno strato di metallizzazione per formare linee di bit e di parola in detto insieme, detto strato di metallizzazione facendo contatto elettrico con dette regioni di sorgente o pozzo; e (d)passivare detto insieme di memoria; 17) Procedimento come in 16) in cui per ridurre la durata del tempo di cancellazione e la perdita di carica in eccesso risultante d;j ripetuti cicli di detti dispositivi,in detto insieme, è prevista la fase addizionale di: (e)depositare uno strato metallico di svuotamento su almeno dette regioni di sorgente o pozzo d.i detti dispositivi p>rima della fase (c) . 18) Procedimento come in 17), in cui detto strato metallico di svuotamento si trova al di. sotto di detto strato di metallizzazione,facenfo contatto elettrico con dette regioni di sorgente o pozzo. 19) Procedimento come in 18), in cui detto strato metallico di svuotamento copre anche dette regioni di canale di detti dispositivi di memoria. 20)Procedimento come in 19), in cui detto strato metallico di svuotamento è scelto dal gruppo consistente di titanio, nitruro di titanio e titanio tungsteno. 21) Procedimento come in 20), in cui detto strato metallico di svuotamento ha bordi che sono sostanzialmente coincidenti con i bordi di detto strato di metallizzazione. 22)Procedimento come in 21), in cui detto strato metallico di svuotamento è depositato in uno spessore di circa 1500 A.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32730289A | 1989-03-22 | 1989-03-22 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT9019716A0 IT9019716A0 (it) | 1990-03-19 |
| IT9019716A1 true IT9019716A1 (it) | 1991-09-19 |
| IT1239459B IT1239459B (it) | 1993-11-02 |
Family
ID=23276001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT19716A IT1239459B (it) | 1989-03-22 | 1990-03-19 | Metodo per ridurre la degradazione dovuta a elettroni caldi in dispotivi semiconduttori |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH02281663A (it) |
| DE (1) | DE4007895C2 (it) |
| FR (1) | FR2644934A1 (it) |
| GB (1) | GB2229575B (it) |
| HK (1) | HK1000976A1 (it) |
| IT (1) | IT1239459B (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015322B1 (ko) * | 1993-07-23 | 1996-11-07 | 현대전자산업 주식회사 | 차폐용 플레이트를 갖는 반도체소자 제조방법 |
| JP2003297956A (ja) | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP4212299B2 (ja) | 2002-05-09 | 2009-01-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879746A (en) * | 1972-05-30 | 1975-04-22 | Bell Telephone Labor Inc | Gate metallization structure |
| US4288256A (en) * | 1977-12-23 | 1981-09-08 | International Business Machines Corporation | Method of making FET containing stacked gates |
| WO1981000487A1 (en) * | 1979-08-13 | 1981-02-19 | Ncr Co | Hydrogen annealing process for silicon gate memory device |
| JP2515715B2 (ja) * | 1984-02-24 | 1996-07-10 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| US4566026A (en) * | 1984-04-25 | 1986-01-21 | Honeywell Inc. | Integrated circuit bimetal layer |
| US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
| JPS62143476A (ja) * | 1985-12-18 | 1987-06-26 | Fujitsu Ltd | 半導体記憶装置 |
| US4707721A (en) * | 1986-02-20 | 1987-11-17 | Texas Instruments Incorporated | Passivated dual dielectric gate system and method for fabricating same |
| IT1201840B (it) * | 1986-08-28 | 1989-02-02 | Sgs Microelettronica Spa | Procedimento per realizzare contatti ohmici metallo-semiconduttore |
| CA1306072C (en) * | 1987-03-30 | 1992-08-04 | John E. Cronin | Refractory metal - titanium nitride conductive structures and processes for forming the same |
| US4824803A (en) * | 1987-06-22 | 1989-04-25 | Standard Microsystems Corporation | Multilayer metallization method for integrated circuits |
-
1990
- 1990-01-08 GB GB9000360A patent/GB2229575B/en not_active Expired - Lifetime
- 1990-03-13 DE DE4007895A patent/DE4007895C2/de not_active Expired - Lifetime
- 1990-03-19 IT IT19716A patent/IT1239459B/it active IP Right Grant
- 1990-03-20 FR FR9003536A patent/FR2644934A1/fr not_active Withdrawn
- 1990-03-22 JP JP2069896A patent/JPH02281663A/ja active Pending
-
1997
- 1997-12-23 HK HK97102597A patent/HK1000976A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE4007895C2 (de) | 2000-03-30 |
| GB2229575B (en) | 1993-05-12 |
| IT9019716A0 (it) | 1990-03-19 |
| IT1239459B (it) | 1993-11-02 |
| HK1000976A1 (en) | 1998-05-15 |
| FR2644934A1 (fr) | 1990-09-28 |
| GB9000360D0 (en) | 1990-03-07 |
| GB2229575A (en) | 1990-09-26 |
| JPH02281663A (ja) | 1990-11-19 |
| DE4007895A1 (de) | 1990-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229311A (en) | Method of reducing hot-electron degradation in semiconductor devices | |
| US7087182B2 (en) | Process of forming an electrically erasable programmable read only memory with an oxide layer exposed to hydrogen and nitrogen | |
| TWI609480B (zh) | Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method | |
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| US7042054B1 (en) | SONOS structure including a deuterated oxide-silicon interface and method for making the same | |
| KR100372328B1 (ko) | 반도체저장장치 | |
| US8993400B1 (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
| CN101071815A (zh) | 半导体器件及其制造方法 | |
| US20060138478A1 (en) | Semiconductor device and method of forming same | |
| US6437424B1 (en) | Non-volatile semiconductor memory device with barrier and insulating films | |
| US5395780A (en) | Process for fabricating MOS transistor | |
| US6759296B2 (en) | Method of manufacturing a flash memory cell | |
| US6528399B1 (en) | MOSFET transistor with short channel effect compensated by the gate material | |
| KR101133212B1 (ko) | 채널 영역 양측에 배치된 소오스/드레인 영역을 갖는반도체 소자 및 그 형성 방법 | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| IT9019716A1 (it) | Metodo per ridurre la degradazione dovuta a elettroni caldi in dispotivi semiconduttori | |
| US20050077547A1 (en) | Method of fabricating a metal oxide semiconductor field effect transistor and a metal oxide semiconductor field effect transistor | |
| KR100850138B1 (ko) | 반도체 소자의 게이트 절연막 및 그 형성방법 | |
| US7851892B2 (en) | Semiconductor memory device and method for fabricating the same | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| KR20080032841A (ko) | 블로킹 산화막을 구비하는 플래쉬 메모리 소자의 제조 방법 | |
| JP3605994B2 (ja) | ２層ゲート型半導体記憶装置の製造方法 | |
| KR100506269B1 (ko) | 반도체장치의웰형성방법 | |
| KR20060011604A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19980327 |