IT8922428A1 - Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. - Google Patents
Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. Download PDFInfo
- Publication number
- IT8922428A1 IT8922428A1 IT1989A22428A IT2242889A IT8922428A1 IT 8922428 A1 IT8922428 A1 IT 8922428A1 IT 1989A22428 A IT1989A22428 A IT 1989A22428A IT 2242889 A IT2242889 A IT 2242889A IT 8922428 A1 IT8922428 A1 IT 8922428A1
- Authority
- IT
- Italy
- Prior art keywords
- type
- metallization
- insulation
- insulation pocket
- power device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000009413 insulation Methods 0.000 claims description 31
- 238000001465 metallisation Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims 1
- 229910021339 platinum silicide Inorganic materials 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
DESCRIZIONE
dell'invenzione industriale dal titolo:
"Dispositivo monolitico di potenza ?i semiconduttore di tipo verticale con una protezione contro le correnti parassite".
RIASSUNTO
Il dispositivo monolitico di potenza a semiconduttore di tipo verticale comprende un substrato (1) di tipo N+ sul quale ? sovrapposto uno strato epitassiale (2) di tipo N- nel quale ? ricavata una sacca di isolamento (3) di tipo P . Tale sacca contiene regioni di tipo N (4, 15) e di tipo P (8) che a loro volta contengono regioni di tipo N+ (11, 12; 13; 14) e di tipo P (6, 7, 9, 10) che definiscono componenti circuitali (T1, T2, T5) del dispositivo. La sacca di isolamento (3) ? interamente ricoperta da una prima metallizzazione (21, 30) collegata a massa. Tale metallizzazione (21, 30) ? a sua volta protetta da uno strato di isoLante (18) atto a permettere L'attraversamento di piste metalliche (20) o di una seconda metallizzazione (31) per il collegamento tra i vari componenti. (Mg.2)
DESCRIZIONE
La presente invenzione riguarda un dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite.
Una struttura integrata a semiconduttore di tipo verticale comprende essenzialmente un substrato di tipo N+ sul quale ? sovrapposto uno strato epitassiale di tipo N- nel quale ? ricavata, una sacca di isolamento di tipo P con estremit? affioranti, collegate a massa. La sacca di isolamento contiene regioni di tipo N che includono regioni di tipo P e di tipo N+ che definiscono componenti circuitali del dispositivo. Sul fondo delle regioni N sono inoltre presenti regioni di tipo N+.
Ai componenti attivi del circuito sono associati componenti parassiti i quali si accendono quando sono accesi i componenti attivi circuitali ad essi corrispondenti, ed iniettano corrente nella parte centrale della sacca di isolamento P.
La corrente iniettata percorre la sacca di isolamento e raggiunge il terminale metallico di massa.
Se tale terminale ? lontano rispetto alla zona di iniezione, la sacca di isolamento stessa sale in tensione in quanto il percorso resistivo che deve fare la corrente per raggiungere il terminale di massa ? pi? lungo.
Un simile innalzamento in tensione, che pu? essere anche di alcuni volts, pu? pregiudicare il funzionamento del circuito integrato.
Inoltre nel caso in cui il substrato di tipo N+ vada basso in tensione mentre la sacca di isolamento sale in tensione, un diodo di giunzione parassita posto tra dette regioni entra in conduzione iniettando corrente nel substrato e compromettendo cosi il funzionamento dell'intero.
Da simili comportamenti circuitali si comprende la necessit? di mettere a massa la sacca P in pi? punti possibile. Tale problema viene generalmente risolto collegando tra loro un numero consistente di contatti di massa sulla sacca P di isolamento per mezzo di una pista metallica che poi viene collegata a massa. Tale procedimento ? tanto pi? complicato quanto maggiore ? il numero di contatti di massa che si fanno e richiede un notevole ingombro dato che le piste metaniche di massa devono essere compatibili con le numerose piste di interconnessione dei vari elementi circuitali.
Scopo della presente invenzione ? quello di ovviare agli inconvenienti anzidetti, causati dalla presenza di collegamenti selettivi a massa della sacca di isolamento.
In accordo con l'invenzione tale scopo ? raggiunto con un dispositivo monolitico di potenza a semiconduttore di tipo verticale comprendente un substrato di tipo N+ nel quale ? ricavata una sacca di isolamento P ad estremit? affioranti sulla superficie del substrato, la quale contiene a sua volta regioni di tipo N per il contenimento di regioni di tipo N+ e di tipo P che definiscono componenti circuitali del dispositivo, caratterizzato dal fatto che dette estremit? affioranti della sacca di isolamento sono interamente ricoperte da una prima metallizzazione collegata a massa.
In questo modo il percorso resistivo tra la zona di iniezione di corrente nella sacca di isolamento da parte dei componenti parassiti e il terminale di massa ? comunque breve e non d? origine agli inconvenienti sopra descritti.
Le caratteristiche della presente invenzione saranno rese maggiormente evidenti da sue forme di realizzazione pratica illustrate a titolo di esempio non limitativo negli uniti disegni, in cui:
la figura 1 illustra una vista in sezione longitudinale di un dispositivo monolitico di potenza a semiconduttore di tipo verticale sprovvisto di protezione secondo l'invenzione;
la figura 2 mostra una vista in pianta di una prima forma di realizzazione del dispositivo monolitico di potenza secondo l' invenzione, munito di protezione contro le correnti parassite;
la figura 3 ? una sezione della figura 2 secondo la linea III-III;
la figura 4 ? una sezione della figura 2 secondo la linea IV-IV;
la figura 5 mostra una vista in pianta di una seconda forma di realizzazione del dispositivo monolitico di potenza secondo l'invenzione;
la figura 6 ? una sezione della figura 5 secondo la linea VI-VI.
Con riferimento alla figura 1 il dispositivo?monolitico di potenza comprende un substrato 1 di tipo N+ sul quale ? fatto crescere uno strato epitassiale 2 di tipo N-, nel quale ? ricavata una sacca di isolamento 3 di tipo P con estremit? affioranti sulla superficie del substrato. La regione 1 e la sacca 3 formano un diodo D1.
All'interno della sacca 3 sono ricavate regioni 4, 15 di tipo N per il contenimento dei componenti attivi del circuito. All'interno della regione 4 ? ricavata una regione 6 di tipo P e regioni 11, 12 di tipo N+. La regione 12 costituisce il collettore di un transistore T1 il cui emettitore ? realizzato nella regione 11 e la cui base ? realizzata nella regione 6. All'interno della regione 15 sono ricavate regioni 7, 9, 10 di tipo P, e una regione 13 di tipo N+. La regione 13 costituisce la base di un transistore T2 il cui collettore ? realizzato nella regione 7, a sua volta collegata alla regione 10, ed il cui emettitore ? realizzato nella regione 9. Tra la regione 15 e la sacca 3 ? inoltre realizzato un diodo D2.
Sul fondo delle regioni 4, 15 sono ricavate regioni 16, 17 di tipo N+. Tali regioni 16, 17 costituiscono le basi di un primo transistore parassita T4 il cui emettitore ? realizzato nella regione 6 ed il cui collettore ? realizzato nella sacca 3 e di un secondo transistore parassita T3 il cui emettitore ? realizzato nella regione 9 di tipo P ed il cui collettore ? realizzato nella sacca 3.
Inoltre all'interno dello strato epitassiale 2 ? ricavata Lina regione 8 di tipo P e al suo interno una regione 14 di tipo N+. La regione 8 costituisce la base di un transistore di potenza T5, il cui emettitore ? realizzato neLla regione 14 ed il cui collettore ? realizzato nello strato epitassiale 2 fino a raggiungere il substrato 1.
Con riferimento al funzionamento del circuito illustrato in figura 1, quando il transistore T2 ? acceso, ? pure acceso il transistore parassita T3 ad esso relativo; quando il transistore T1 ? in saturazione, ? attivo il transistore parassita T4 ad esso relativo.
I transistori parassiti T3 e T4 accesi iniettano corrente nella sacca di isolamento P, regione 3. Tale corrente percorre la sacca di isolamento 3, e raggiunge il terminale di massa. Se tale terminale ? lontano dalle zone dove viene iniettata la corrente nella sacca di isolamento, la sacca sale in tensione in quanto il percorso resistivo che deve fare la corrente per raggiungere il terminale di massa ? pi? lungo.
L'innalzamento in tensione della sacca di isolamento P pu? essere anche di alcuni Volts e quando le regioni 4, 15 di tipo N contenute nella sacca di isolamento P vanno basse in tensione la conduzione dei transistori parassiti T3, T4 pu? pregiudicare il funzionamento del circuito integrato.
L'innalzamento in tensione della sacca di isolamento P in combinazione con l'abbassamento in tensione della regione 15 di tipo N causa inoltre l'entrata in conduzione del diodo 02.
Anche il substrato 1, utilizzato come collettore del transistore verticale di potenza T5, pu? andare molto basso in tensione in corrispondenza della saturazione del transistore. Se tra il substrato 1 e la sacca di isolamento 3 si stabilisce una differenza di tensione superiore alla tensione di soglia di conduzione del diodo D1, quest'ultimo entra in conduzione e compromette il funzionamento dell'intero circuito.
Per ovviare all'innalzamento in tensione della sacca di isolamento P causata dalla esistenza dei transistori parassiti, con riferimento alle figure 2, 3, 4, le estremit? affioranti della sacca di isolamento P sono, in accordo con l?invenzione, interamente ricoperte da una metallizzazione 21, ad esempio uno strato di siliciuro metallico, preferibilmente di platino, la cui resistenza ? di circa 1 ohm per quadro, cio? circa 100 volte minore della resistenza per quadro della sacca di isolamento P. Alcune zone della sacca di isolamento P vengono raggiunte e contattate da piste metalliche di alluminio, non mostrate, collegate a massa secondo tecniche note.
In questo modo le correnti di fuga dei transistori parassiti T3, T4 vengono convogliate a massa attraverso percorsi a bassa resistivit? e non si ha quindi l'innalzamento in tensione della sacca di isolamento P.
La metallizzazione 21 ? a sua volta ricoperta da uno strato di isolante 18, ad esempio ossido di silicio, per permettere L'incrocio della metallizzazione 21 da parte di piste metalliche 20 d'interconnessione dei vari elementi circuitali del circuito integrato, raggiunti in corrispondenza di piazzole di contatto 19.
Con riferimento alle figure 5 e 6 una forma di realizzazione alternativa del dispositivo secondo l'invenzione prevede la deposizione, sopra le estremit? affioranti della sacca di isolamento P, di una prima metallizzazione 30 atta a formare la rete di massa, alla quale sono sovrapposti uno strato di isolamento 40 e una seconda metallizzazione 31 d'interconnessione dei vari elementi circuitali del circuito integrato. Entrambe le metallizzazioni sono realizzate di preferenza in alluminio, mentre per lo strato di isolante si utilizza di preferenza ossido di silicio.
Claims (11)
- RIVENDICAZIONI 1. Dispositivo monolitico di potenza a semiconduttore di tipo verticale comprendente un substrato (1) di tipo N+ nel quale ? ricavata una sacca di isolamento P (3) ad estremit? affioranti sulla superficie del substrato, la quale contiene a sua volta regioni di tipo N (4, 15) e di tipo P (8) per il contenimento di regioni di tipo N+ (11, 12; 13; 14) e di tipo P (6; 7, 9, 10) che definiscono componenti circuitali del dispositivo, caratterizzato dal fatto che dette estremit? affioranti della sacca di isolamento (3) sono interamente ricoperte da una prima metallizzazione (21, 30) collegata a massa.
- 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detta prima metallizzazione (21) ? realizzata in siliciuro metallico.
- 3. Dispositivo secondo la rivendicazione 2, caratterizzato dal fatto che detta prima metallizzazione (21) ? realizzata in siliciuro di platino.
- 4. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detta prima metallizzazione (30) ? realizzata in a lluminio.
- 5. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detta prima metallizzazione (21, 30) ? ricoperta da uno strato di isolante (18, 40).
- 6. Dispositivo secondo la rivendicazione 5, caratterizzato dal fatto che detto strato di isolante (18) ? realizzato in ossido di silicio.
- 7. Dispositivo secondo la rivendicazione 5, caratterizzato dal fatto che sullo strato di isolante (18) sono poste piste metalliche di interconnessione (20) dei vari elementi circuitali.
- 8. Dispositivo secondo la rivendicazione 7, caratterizzato dal fatto che dette piste metalliche di interconnessione (20) sono realizzate in alluminio.
- 9. Dispositivo secondo la rivendicazione 5, caratterizzato dal fatto che sullo strato di isolante (40) ? posta una seconda metallizzazione (31) di interconnessione dei vari elementi cii? cuitali.
- 10. Dispositivo secondo la rivendicazione 9, caratterizzato dal fatto che detta seconda metallizzazione (31) ? realizzata in alluminio.
- 11. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detta sacca di isolamento (3) ? ricavata in uno strato epitassiale (2) sovrapposto a detto substrato (1).
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT02242889A IT1236797B (it) | 1989-11-17 | 1989-11-17 | Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. |
| US07/605,447 US5221855A (en) | 1989-11-17 | 1990-10-30 | Monolithic vertical-type semiconductor power device with a protection against parasitic currents |
| KR1019900017732A KR100190352B1 (ko) | 1989-11-17 | 1990-11-02 | 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자 |
| EP19900203022 EP0429131A3 (en) | 1989-11-17 | 1990-11-14 | Monolithic vertical-type semiconductor power device with a protection against parasitic currents |
| JP2308941A JPH03173169A (ja) | 1989-11-17 | 1990-11-16 | 寄生電流に対する保護を備えたモノリシック垂直型半導体電力デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT02242889A IT1236797B (it) | 1989-11-17 | 1989-11-17 | Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8922428A0 IT8922428A0 (it) | 1989-11-17 |
| IT8922428A1 true IT8922428A1 (it) | 1991-05-17 |
| IT1236797B IT1236797B (it) | 1993-04-02 |
Family
ID=11196182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT02242889A IT1236797B (it) | 1989-11-17 | 1989-11-17 | Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5221855A (it) |
| EP (1) | EP0429131A3 (it) |
| JP (1) | JPH03173169A (it) |
| KR (1) | KR100190352B1 (it) |
| IT (1) | IT1236797B (it) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0544048B1 (en) * | 1991-11-25 | 1997-06-18 | STMicroelectronics S.r.l. | Integrated bridge device optimising conduction power losses |
| EP1172848A1 (en) * | 2000-07-14 | 2002-01-16 | STMicroelectronics S.r.l. | Integrated semiconductor structure |
| US7156115B2 (en) * | 2003-01-28 | 2007-01-02 | Lancer Partnership, Ltd | Method and apparatus for flow control |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3517280A (en) * | 1967-10-17 | 1970-06-23 | Ibm | Four layer diode device insensitive to rate effect and method of manufacture |
| US4174562A (en) * | 1973-11-02 | 1979-11-20 | Harris Corporation | Process for forming metallic ground grid for integrated circuits |
| US4106048A (en) * | 1977-04-27 | 1978-08-08 | Rca Corp. | Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor |
| FR2492165A1 (fr) * | 1980-05-14 | 1982-04-16 | Thomson Csf | Dispositif de protection contre les courants de fuite dans des circuits integres |
| IT1210916B (it) * | 1982-08-05 | 1989-09-29 | Ates Componenti Elettron | Transistore integrato protetto contro le sovratensioni. |
| EP0109996B1 (fr) * | 1982-11-26 | 1987-06-03 | International Business Machines Corporation | Structure de résistance autopolarisée et application à la réalisation de circuits d'interface |
| JPS59108326A (ja) * | 1982-12-14 | 1984-06-22 | Sanyo Electric Co Ltd | 集積回路 |
| IT1214806B (it) * | 1984-09-21 | 1990-01-18 | Ates Componenti Elettron | Dispositivo integrato monolitico di potenza e semiconduttore |
| FR2575333B1 (fr) * | 1984-12-21 | 1987-01-23 | Radiotechnique Compelec | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| US4825278A (en) * | 1985-10-17 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Radiation hardened semiconductor devices |
| JPS63114261A (ja) * | 1986-09-11 | 1988-05-19 | フェアチャイルド セミコンダクタ コーポレーション | トランジスタ用の自己整合型ベース分路 |
| US4883772A (en) * | 1986-09-11 | 1989-11-28 | National Semiconductor Corporation | Process for making a self-aligned silicide shunt |
| GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
| US4999684A (en) * | 1988-05-06 | 1991-03-12 | General Electric Company | Symmetrical blocking high voltage breakdown semiconducotr device |
| US4864379A (en) * | 1988-05-20 | 1989-09-05 | General Electric Company | Bipolar transistor with field shields |
-
1989
- 1989-11-17 IT IT02242889A patent/IT1236797B/it active IP Right Grant
-
1990
- 1990-10-30 US US07/605,447 patent/US5221855A/en not_active Expired - Lifetime
- 1990-11-02 KR KR1019900017732A patent/KR100190352B1/ko not_active IP Right Cessation
- 1990-11-14 EP EP19900203022 patent/EP0429131A3/en not_active Withdrawn
- 1990-11-16 JP JP2308941A patent/JPH03173169A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR910010700A (ko) | 1991-06-29 |
| US5221855A (en) | 1993-06-22 |
| IT1236797B (it) | 1993-04-02 |
| JPH03173169A (ja) | 1991-07-26 |
| EP0429131A3 (en) | 1992-01-08 |
| KR100190352B1 (ko) | 1999-06-01 |
| EP0429131A2 (en) | 1991-05-29 |
| IT8922428A0 (it) | 1989-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041043B2 (ja) | パワーｍｏｓｆｅｔトランジスタ回路 | |
| IT8322946A1 (it) | Circuito di protezione per dispositivi a circuito integrato | |
| KR950030309A (ko) | 반도체장치의 보호회로 | |
| JP7286635B2 (ja) | 半導体装置 | |
| CN103022028A (zh) | 具有集成霍尔传感器的半导体装置 | |
| ITMI962384A1 (it) | Transistore igbt con controllo integrato | |
| KR930018718A (ko) | Cmos 집적회로 | |
| KR890005875A (ko) | 설계자유도의 향상된 배선을 갖는 반도체 집적회로 | |
| IT8922428A1 (it) | Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. | |
| CN107658291A (zh) | 用于保护集成电路免于静电放电的结构 | |
| KR900013634A (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| US4969024A (en) | Metal-oxide-semiconductor device | |
| IT8922289A1 (it) | Dispositivo di protezione contro la rottura di una regione diffusa di tipo n+ inserita in una struttura integrata di potenza a semiconduttore di tipo verticale | |
| JPS6027190B2 (ja) | 論理装置 | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| JPS5928058B2 (ja) | 集積論理回路 | |
| US6538291B1 (en) | Input protection circuit | |
| ITMI972675A1 (it) | Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione | |
| JPS59500157A (ja) | スイツチング装置 | |
| ITMI990331A1 (it) | Didpositivo con transitore bipolare e transitore mosfet integrati in configurazione emitter switching | |
| JPH1070133A (ja) | 垂直構造一体型バイポーラ・トランジスタ | |
| JP2525142B2 (ja) | 半導体集積回路 | |
| JP3878353B2 (ja) | 電流検出セルを有する縦型ｍｏｓ半導体装置 | |
| KR100308074B1 (ko) | 집적회로 | |
| JPH0258864A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19971129 |