JPH03173169A - 寄生電流に対する保護を備えたモノリシック垂直型半導体電力デバイス - Google Patents
寄生電流に対する保護を備えたモノリシック垂直型半導体電力デバイスInfo
- Publication number
- JPH03173169A JPH03173169A JP2308941A JP30894190A JPH03173169A JP H03173169 A JPH03173169 A JP H03173169A JP 2308941 A JP2308941 A JP 2308941A JP 30894190 A JP30894190 A JP 30894190A JP H03173169 A JPH03173169 A JP H03173169A
- Authority
- JP
- Japan
- Prior art keywords
- region
- metallization
- insulating
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 title abstract description 16
- 238000009413 insulation Methods 0.000 claims abstract description 18
- 238000001465 metallisation Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims 1
- 229910021339 platinum silicide Inorganic materials 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- -1 but Preferably Chemical compound 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は寄生電流に対する保護を備えたモノリシック垂
直型半導体電力デバイスに関する。
直型半導体電力デバイスに関する。
垂直型半導体集積構造は本質的に、Ｎ゛゛基板を具備し
、その上部に、アースに接続された突出する末端を備え
たＰ型絶縁ポケットが内部に得られているＮ−型エピタ
キシャル層が重畳されている。その絶縁ポケットはデバ
イスの回路コンポーネントを規定しているＰ及びＮ＋型
領域（含むＮ型領域を含んでいる。Ｎ領域の底部には、
またＮ゛型領域（ある。
、その上部に、アースに接続された突出する末端を備え
たＰ型絶縁ポケットが内部に得られているＮ−型エピタ
キシャル層が重畳されている。その絶縁ポケットはデバ
イスの回路コンポーネントを規定しているＰ及びＮ＋型
領域（含むＮ型領域を含んでいる。Ｎ領域の底部には、
またＮ゛型領域（ある。
回路の能動コンポーネントには寄生コンポーネントが関
連づけられており、この寄生コンポーネントは、それに
関連した回路の能動コンポーネントがスイッチ・オンさ
れたときにスイッチ・オンして、電流を絶縁ポケットＰ
の中央部分に注入する。
連づけられており、この寄生コンポーネントは、それに
関連した回路の能動コンポーネントがスイッチ・オンさ
れたときにスイッチ・オンして、電流を絶縁ポケットＰ
の中央部分に注入する。
注入された電流はその絶縁ポケットを通って流れ、そし
て接地された金属端子に到達する。
て接地された金属端子に到達する。
もしもかかる端子がその注入領域から遠く離れていると
すると、その絶縁ポケット自体は、電流がアース端子に
達するまでに通らなければならない抵抗経路が長いので
、電圧を上昇する。
すると、その絶縁ポケット自体は、電流がアース端子に
達するまでに通らなければならない抵抗経路が長いので
、電圧を上昇する。
数ボルトにもなるかかる電圧上昇は集積回路の動作を危
険にする。
険にする。
更に、絶縁ポケットが電圧を上昇する間にＮ゛゛基板が
低い電圧になる場合、かかる領域間における寄生接合ダ
イオードは導通して、電流を基板に注入するので、全体
の動作を危険にする。
低い電圧になる場合、かかる領域間における寄生接合ダ
イオードは導通して、電流を基板に注入するので、全体
の動作を危険にする。
かかる回路動作特性から、できる限り多くの点でポケッ
トＰをアースする必要性が理解できる。かかる問題は一
般に、接地される金属トラックによって、絶縁ポケット
Ｐ上でそれらの間に多くの接地接点を接続することによ
って解決される。かかるプロセスでは、接地接点の数が
多（なればなるほど複雑になり、そして金属接地トラッ
クは異なる回路素子の幾つかの接続トラックと共用され
るので寸法が大きくなる。
トＰをアースする必要性が理解できる。かかる問題は一
般に、接地される金属トラックによって、絶縁ポケット
Ｐ上でそれらの間に多くの接地接点を接続することによ
って解決される。かかるプロセスでは、接地接点の数が
多（なればなるほど複雑になり、そして金属接地トラッ
クは異なる回路素子の幾つかの接続トラックと共用され
るので寸法が大きくなる。
本発明の目的は、絶縁ポケットの選択的接地接点の存在
により惹起される前述の欠点を克服することにある。
により惹起される前述の欠点を克服することにある。
本発明によると、かかる目的は、Ｎ゛゛基板を具備し、
該基板の表面上に突き出た末端を備えたＰ型絶縁ポケッ
トが内部に得られ、且つ更にデバイスの回路コンポーネ
ントを規定するＮ°型領域（びＰ型領域を包含するため
のＮ型領域及びＰ型領域を含んでいて、その絶縁ポケッ
トの突き出し末端が接地された第１の金属化部分により
全体的に覆われていることを特徴とするモノリシック垂
直型半導体電力デバイスによって達成される。
該基板の表面上に突き出た末端を備えたＰ型絶縁ポケッ
トが内部に得られ、且つ更にデバイスの回路コンポーネ
ントを規定するＮ°型領域（びＰ型領域を包含するため
のＮ型領域及びＰ型領域を含んでいて、その絶縁ポケッ
トの突き出し末端が接地された第１の金属化部分により
全体的に覆われていることを特徴とするモノリシック垂
直型半導体電力デバイスによって達成される。
この方法では、寄生コンポーネントの一部上における絶
縁ポケットへの電流の注入領域と接地端子との間におけ
る抵抗性通路はいかなる場合においても短いので、上述
した欠点はなくなる。
縁ポケットへの電流の注入領域と接地端子との間におけ
る抵抗性通路はいかなる場合においても短いので、上述
した欠点はなくなる。
本発明の特徴は添付図面に非限定的実施例として示され
ている実施例についての以下の詳細な記載から明らかに
なろう。
ている実施例についての以下の詳細な記載から明らかに
なろう。
第１図を参照すると、モノリシック電力デバイスは、上
部にＮ−型エピタキシャル層２が成長されたＮ゛゛基板
１を具備し、エピタキシャル層２内にその基板の表面に
突き出た末端を有するＰ型絶縁ポケット３が得られる。
部にＮ−型エピタキシャル層２が成長されたＮ゛゛基板
１を具備し、エピタキシャル層２内にその基板の表面に
突き出た末端を有するＰ型絶縁ポケット３が得られる。
領域ｌ及びポケット３がダイオードＤＩを形成している
。
。
ポケット３の内側では、回路の能動コンポーネントを包
含するためのＮ型領域４．１５が得られる。領域４の内
側には、Ｐ層領域６とＮ゛型領域（１１１２とが得られ
る。領域１２は、エミッタが領域１１において形成され
、ベースが領域６において形成されているトランジスタ
ＴＩのコレクタを構成する。領域１５では、Ｐ型領域７
，９．１０及びＮ°型領域（１３得られる。領域１３は
、コレク夕が領域で達成され、更に領域１０に接続され
、エミッタが領域９で達成されているトランジスタＴ２
のベースを構成する。領域１５とポケット３との間には
、ダイオードＤ２がある。
含するためのＮ型領域４．１５が得られる。領域４の内
側には、Ｐ層領域６とＮ゛型領域（１１１２とが得られ
る。領域１２は、エミッタが領域１１において形成され
、ベースが領域６において形成されているトランジスタ
ＴＩのコレクタを構成する。領域１５では、Ｐ型領域７
，９．１０及びＮ°型領域（１３得られる。領域１３は
、コレク夕が領域で達成され、更に領域１０に接続され
、エミッタが領域９で達成されているトランジスタＴ２
のベースを構成する。領域１５とポケット３との間には
、ダイオードＤ２がある。
領域４．１５の底部では、Ｎ゛型領域（１６１７が得ら
れる。かかる領域１６及び１７は、エミッタが領域６に
おいて達成され、コレクタがポケット３において達成さ
れている第１の寄生トランジスタＴ４のベース及び、エ
ミッタがＰ型領域９において達成され、コレクタがポケ
ット３において達成されている第２の寄生トランジスタ
Ｔ３のベースを構成する。
れる。かかる領域１６及び１７は、エミッタが領域６に
おいて達成され、コレクタがポケット３において達成さ
れている第１の寄生トランジスタＴ４のベース及び、エ
ミッタがＰ型領域９において達成され、コレクタがポケ
ット３において達成されている第２の寄生トランジスタ
Ｔ３のベースを構成する。
更に、エピタキシャル層２の内側では、Ｐ型領域８が得
られ、そして領域８の内側では、Ｎ゛型領域（１４得ら
れる。領域８は電力トランジスタＴ５のベースを構成し
、そのエミッタは領域１４において達成され、そのコレ
クタはそれが基板１に達するまでエピタキシャル層２に
おいて達成されている。
られ、そして領域８の内側では、Ｎ゛型領域（１４得ら
れる。領域８は電力トランジスタＴ５のベースを構成し
、そのエミッタは領域１４において達成され、そのコレ
クタはそれが基板１に達するまでエピタキシャル層２に
おいて達成されている。
第１図に例示されている回路の動作を参照すると、トラ
ンジスタＴ２がオンになると、それに対応している寄生
トランジスタＴ３もオンする。
ンジスタＴ２がオンになると、それに対応している寄生
トランジスタＴ３もオンする。
トランジスタＴｌが飽和している場合、それに対応して
いる寄生トランジスタＴ４は能動状態になる。
いる寄生トランジスタＴ４は能動状態になる。
寄生トランジスタＴ３及びＴ４がオンになると、それら
は絶縁ポケットＰ、つまり、領域３へと電流を注入する
。かかる電流は絶縁ポケット３を通って流れて、そして
接地端子に到達する。
は絶縁ポケットＰ、つまり、領域３へと電流を注入する
。かかる電流は絶縁ポケット３を通って流れて、そして
接地端子に到達する。
もしも電流が絶縁ポケット内に注入される領域から離れ
て前述の端子があるならば、その電流が接地端子に達す
るため通らなければならない抵抗性通路が長いので、そ
のポケットは電圧を上昇する。
て前述の端子があるならば、その電流が接地端子に達す
るため通らなければならない抵抗性通路が長いので、そ
のポケットは電圧を上昇する。
絶縁ポケットＰの電圧上昇は数ボルトにもなり、絶縁ポ
ケットＰに含まれているＮ型領域４及び１５が低い電圧
になる場合、寄生トランジスタＴ３及びＴ４の導通が集
積回路の動作を危険にさらす。
ケットＰに含まれているＮ型領域４及び１５が低い電圧
になる場合、寄生トランジスタＴ３及びＴ４の導通が集
積回路の動作を危険にさらす。
更にＮ型領域１５の電圧降下とともに絶縁ポケッｌ−Ｐ
の電圧上昇が発生すると、ダイオードＤ２を導通せしめ
る。
の電圧上昇が発生すると、ダイオードＤ２を導通せしめ
る。
垂直電力トランジスタＴ５のコレクタとして使用される
基板１はそのトランジスタの飽和点において非常に低い
電圧になる。もしも基板１と絶縁ポケット３との間に、
ダイオードＤ１の閾値導通電圧よりも高い電圧差がある
ならば、そのダイオードは導通して、その回路全体の動
作を危険にする。
基板１はそのトランジスタの飽和点において非常に低い
電圧になる。もしも基板１と絶縁ポケット３との間に、
ダイオードＤ１の閾値導通電圧よりも高い電圧差がある
ならば、そのダイオードは導通して、その回路全体の動
作を危険にする。
第２図、第３図及び第４図に示されるように、本発明に
よれば、寄生トランジスタの存在に起因した絶縁ポケッ
トＰの電圧上昇を克服するために、絶縁ポケットＰの突
き出し末端は、金属化部分２１、例えば、金属ポリシリ
サイド（ｐｏｌｙ−ｓｉｌｉｃｉｄｅ） 、好ましくは
、プラチナの層によって全体がカバーされており、その
抵抗は、絶縁ポケットＰの抵抗／スクエアよりも約１０
０倍低い約１Ω／スクエアである。絶縁ボケッ）Ｐの成
る領域は、従来技術に従って、接地された図示されてい
ないアルミニウムの金属トラックニ達し、且つそれによ
って接触されている。
よれば、寄生トランジスタの存在に起因した絶縁ポケッ
トＰの電圧上昇を克服するために、絶縁ポケットＰの突
き出し末端は、金属化部分２１、例えば、金属ポリシリ
サイド（ｐｏｌｙ−ｓｉｌｉｃｉｄｅ） 、好ましくは
、プラチナの層によって全体がカバーされており、その
抵抗は、絶縁ポケットＰの抵抗／スクエアよりも約１０
０倍低い約１Ω／スクエアである。絶縁ボケッ）Ｐの成
る領域は、従来技術に従って、接地された図示されてい
ないアルミニウムの金属トラックニ達し、且つそれによ
って接触されている。
こうすることで、寄生トランジスタＴ３及びＴ４の漏洩
電流は低い抵抗性通路を通り、接地される、従って絶縁
ポケットＰには電圧の上昇がない。
電流は低い抵抗性通路を通り、接地される、従って絶縁
ポケットＰには電圧の上昇がない。
金属化部分２１は、更にバンブ接点１９に達し、且つ集
積回路の異なる回路素子に接続している金属トラック２
０の部分上において金属化部分２１の横断を可能にする
ために、絶縁層１８、つまりシリコン酸化物によって覆
われている。
積回路の異なる回路素子に接続している金属トラック２
０の部分上において金属化部分２１の横断を可能にする
ために、絶縁層１８、つまりシリコン酸化物によって覆
われている。
第５図及び第６図を参照すると本発明によるデバイスの
別な実施例は、絶縁ポケットＰの突出する端部上に、接
地回路網を形成するのに適した第１の金属化部分３０の
蒸着部（ｄｅｐｏｓｉｔｉｏｎ）を備えており、その上
部に、絶縁層４０と、集積回路の異なる回路素子を接続
している第２の金属化部分３１とが重畳されている。両
金属化部分はアルミニウム達成されるのが好ましいが、
方絶縁層としては、シリコン酸化物を使用するのが好ま
しい。
別な実施例は、絶縁ポケットＰの突出する端部上に、接
地回路網を形成するのに適した第１の金属化部分３０の
蒸着部（ｄｅｐｏｓｉｔｉｏｎ）を備えており、その上
部に、絶縁層４０と、集積回路の異なる回路素子を接続
している第２の金属化部分３１とが重畳されている。両
金属化部分はアルミニウム達成されるのが好ましいが、
方絶縁層としては、シリコン酸化物を使用するのが好ま
しい。
第１図は、本発明による保護を備えていないモノリシッ
ク垂直型半導体電力デバイスを例示する縦断面図である
。第２図は、寄生電流に対する保護を備えている本発明
によるモノリシック電力装置の第１の実施例の頂部平面
図である。 第３図は、第２図の線■−■に沿って切断した断面図で
ある。第４図は、第２図の綿ｒＶ−ＩＶに沿って切断し
た断面図である。第５図は、本発明によるモノリシック
電力デバイスの第２の実施例の頂部平面図である。第６
図は、第５図の線ＩＶ−ＩＶに沿って切断した断面図で
ある。 １・・・基板、２・・・エピタキシャル層、３・・・絶
縁ポケット、４・・・Ｎ型領域、６〜１０・・・Ｐ型領
域、１１〜１４・・・Ｎ＋型領域（１５・・・Ｎ型領域
、２１．３０・・・金属化部分。
ク垂直型半導体電力デバイスを例示する縦断面図である
。第２図は、寄生電流に対する保護を備えている本発明
によるモノリシック電力装置の第１の実施例の頂部平面
図である。 第３図は、第２図の線■−■に沿って切断した断面図で
ある。第４図は、第２図の綿ｒＶ−ＩＶに沿って切断し
た断面図である。第５図は、本発明によるモノリシック
電力デバイスの第２の実施例の頂部平面図である。第６
図は、第５図の線ＩＶ−ＩＶに沿って切断した断面図で
ある。 １・・・基板、２・・・エピタキシャル層、３・・・絶
縁ポケット、４・・・Ｎ型領域、６〜１０・・・Ｐ型領
域、１１〜１４・・・Ｎ＋型領域（１５・・・Ｎ型領域
、２１．３０・・・金属化部分。
Claims (1)
- 【特許請求の範囲】 １、Ｎ＾＋型基板（１）を具備し、この基板にその表面
上に突出する末端を備えたＰ型絶縁ポケット（３）が得
られており、更にデバイスの回路コンポーネントを規定
するＮ＾＋型領域（１１、１２、１３；１４）及びＰ型
領域（６、７、９、１０）を封じ込めるためのＮ型領域
（４、１５）及びＰ型領域（８）を含んで成り、絶縁ポ
ケット（３）の前記突出する末端が、アース接続された
第１の金属化部分（２１、３０）により全体的に覆われ
ていることを特徴とするモノリシック垂直型半導体電力
デバイス。 ２、前記第１の金属化部分（２１）が、金属シリサイド
で達成されている請求項１記載のデバイス。 ３、前記第１の金属化部分（２１）がプラチナ・シリサ
イドで達成されている請求項２記載のデバイス。 ４、前記第１の金属化部分（３０）がアルミニウムで達
成されている請求項１記載のデバイス。 ５、前記第１の金属化部分（２１、３０）が絶縁材料（
１８、４０）の層により覆われている請求項１記載のデ
バイス。 ６、前記絶縁材料の層（１８）がシリコン酸化物で達成
されている請求項５記載のデバイス。 ７、前記絶縁材料の層（１８）上に、異なる回路素子を
接続する金属トラック（２０）がある請求項５記載のデ
バイス。 ８、前記金属接続トラック（２０）がアルミニウムで達
成されている請求項７記載のデバイス。 ９、前記絶縁材料の層（４０）の上に、異なる回路素子
を接続する第２の金属化部分（３１）がある請求項５記
載のデバイス。 １０、前記第２の金属化部分（３１）がアルミニウムで
達成されている請求項９記載のデバイス。 １１、前記絶縁ポケット（３）が前記基板（１）上に重
畳されたエピタキシャル層（２）で得られる請求項１記
載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22428A/89 | 1989-11-17 | ||
| IT02242889A IT1236797B (it) | 1989-11-17 | 1989-11-17 | Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03173169A true JPH03173169A (ja) | 1991-07-26 |
Family
ID=11196182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2308941A Pending JPH03173169A (ja) | 1989-11-17 | 1990-11-16 | 寄生電流に対する保護を備えたモノリシック垂直型半導体電力デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5221855A (ja) |
| EP (1) | EP0429131A3 (ja) |
| JP (1) | JPH03173169A (ja) |
| KR (1) | KR100190352B1 (ja) |
| IT (1) | IT1236797B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69126618T2 (de) * | 1991-11-25 | 1998-01-08 | Sgs Thomson Microelectronics | Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten |
| EP1172848A1 (en) * | 2000-07-14 | 2002-01-16 | STMicroelectronics S.r.l. | Integrated semiconductor structure |
| US7156115B2 (en) * | 2003-01-28 | 2007-01-02 | Lancer Partnership, Ltd | Method and apparatus for flow control |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108326A (ja) * | 1982-12-14 | 1984-06-22 | Sanyo Electric Co Ltd | 集積回路 |
| JPS61117860A (ja) * | 1984-09-21 | 1986-06-05 | エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− | モノリシツク集積電力半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3517280A (en) * | 1967-10-17 | 1970-06-23 | Ibm | Four layer diode device insensitive to rate effect and method of manufacture |
| US4174562A (en) * | 1973-11-02 | 1979-11-20 | Harris Corporation | Process for forming metallic ground grid for integrated circuits |
| US4106048A (en) * | 1977-04-27 | 1978-08-08 | Rca Corp. | Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor |
| FR2492165A1 (fr) * | 1980-05-14 | 1982-04-16 | Thomson Csf | Dispositif de protection contre les courants de fuite dans des circuits integres |
| IT1210916B (it) * | 1982-08-05 | 1989-09-29 | Ates Componenti Elettron | Transistore integrato protetto contro le sovratensioni. |
| DE3276513D1 (en) * | 1982-11-26 | 1987-07-09 | Ibm | Self-biased resistor structure and application to interface circuits realization |
| FR2575333B1 (fr) * | 1984-12-21 | 1987-01-23 | Radiotechnique Compelec | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
| US4825278A (en) * | 1985-10-17 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Radiation hardened semiconductor devices |
| JPS63114261A (ja) * | 1986-09-11 | 1988-05-19 | フェアチャイルド セミコンダクタ コーポレーション | トランジスタ用の自己整合型ベース分路 |
| US4883772A (en) * | 1986-09-11 | 1989-11-28 | National Semiconductor Corporation | Process for making a self-aligned silicide shunt |
| GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
| US4999684A (en) * | 1988-05-06 | 1991-03-12 | General Electric Company | Symmetrical blocking high voltage breakdown semiconducotr device |
| US4864379A (en) * | 1988-05-20 | 1989-09-05 | General Electric Company | Bipolar transistor with field shields |
-
1989
- 1989-11-17 IT IT02242889A patent/IT1236797B/it active IP Right Grant
-
1990
- 1990-10-30 US US07/605,447 patent/US5221855A/en not_active Expired - Lifetime
- 1990-11-02 KR KR1019900017732A patent/KR100190352B1/ko not_active IP Right Cessation
- 1990-11-14 EP EP19900203022 patent/EP0429131A3/en not_active Withdrawn
- 1990-11-16 JP JP2308941A patent/JPH03173169A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108326A (ja) * | 1982-12-14 | 1984-06-22 | Sanyo Electric Co Ltd | 集積回路 |
| JPS61117860A (ja) * | 1984-09-21 | 1986-06-05 | エスジ−エス・マイクロエレツトロニカ・エス・ピ−・エ− | モノリシツク集積電力半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0429131A2 (en) | 1991-05-29 |
| IT8922428A0 (it) | 1989-11-17 |
| IT1236797B (it) | 1993-04-02 |
| KR100190352B1 (ko) | 1999-06-01 |
| KR910010700A (ko) | 1991-06-29 |
| EP0429131A3 (en) | 1992-01-08 |
| IT8922428A1 (it) | 1991-05-17 |
| US5221855A (en) | 1993-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169300B1 (en) | Insulated gate bipolar transistor with high dynamic ruggedness | |
| US3440500A (en) | High frequency field effect transistor | |
| JPS5943827B2 (ja) | 保護回路 | |
| US8338855B2 (en) | Voltage-controlled bidirectional switch | |
| US3999212A (en) | Field effect semiconductor device having a protective diode | |
| GB1154805A (en) | Monolithic Semiconductor Microcircuits with Improved Means for Connecting Points of Common Potential | |
| US9455253B2 (en) | Bidirectional switch | |
| US4396932A (en) | Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JPS58219763A (ja) | 二端子過電流保護装置 | |
| US5798538A (en) | IGBT with integrated control | |
| US4530000A (en) | Bipolar transistor with protective diode in collector | |
| US20160027907A1 (en) | Bidirectional switch | |
| JPH03173169A (ja) | 寄生電流に対する保護を備えたモノリシック垂直型半導体電力デバイス | |
| US4458408A (en) | Method for making a light-activated line-operable zero-crossing switch | |
| EP0478004A2 (en) | Insulated gate transistor operable at a low drain-source voltage | |
| US4190778A (en) | A.C. supplied integrated semi-conductor logic circuit | |
| JPH01123440A (ja) | 半導体装置 | |
| US5247201A (en) | Input protection structure for integrated circuits | |
| JPH03105977A (ja) | 半導体装置 | |
| KR100241055B1 (ko) | 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터 | |
| JPH055373B2 (ja) | ||
| KR950005470B1 (ko) | 정전기특성이 개선된 반도체장치 | |
| JPS6331110B2 (ja) | ||
| KR100471520B1 (ko) | 반도체디바이스 |