FR2840106A1 - Substrat de matrice et transistor a film mince et leur procede de fabrication, pour un affichage a cristaux liquides - Google Patents
Substrat de matrice et transistor a film mince et leur procede de fabrication, pour un affichage a cristaux liquides Download PDFInfo
- Publication number
- FR2840106A1 FR2840106A1 FR0306050A FR0306050A FR2840106A1 FR 2840106 A1 FR2840106 A1 FR 2840106A1 FR 0306050 A FR0306050 A FR 0306050A FR 0306050 A FR0306050 A FR 0306050A FR 2840106 A1 FR2840106 A1 FR 2840106A1
- Authority
- FR
- France
- Prior art keywords
- electrode
- liquid crystal
- gate
- drain
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 44
- 239000000758 substrate Substances 0.000 title abstract description 40
- 239000010409 thin film Substances 0.000 title abstract description 27
- 239000011159 matrix material Substances 0.000 title description 20
- 238000004519 manufacturing process Methods 0.000 title description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 108091030071 RNAI Proteins 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 101000889335 Bombyx mori Trypsin inhibitor Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Le substrat de matrice comprend : une ligne de grille (102), une ligne de données (112) croisant la ligne de grille pour définir une zone de pixel, et un transistor à film mince (T) relié à ces lignes.Le transistor (T) inclut une couche active (108), des électrodes de source et de drain (114, 116) et une électrode de grille (104) qui comporte une première partie (105a) recouvrant l'électrode de drain (116). Application à la réduction des capacités parasites entre les bornes des transistors à film mince pour des affichages à cristaux liquides.
Description
courant (41) afin de generer ledit signal d'excitation (SE).
SUBSTRAT DE MATRICE ET TRANSISTOR A FILM MINCE ET LEUR
PROCEDE DE FABRICATION, POUR UN AFFICHAGE A CRISTAUX
LIQUIDES
s La presente invention se rapporte a un dispositif d'affichage a cristaux liquides, et plus particulierement a un element de commutation ayant une electrode de grille dans un substrat de matrice et a un transistor a film mince pour un dispositif
d'affichage a cristaux liquides, ainsi qu'a leur procede de fabrication.
En general, un dispositif d'affichage a cristaux liquides (LCD pour l'acronyme 0 liquide crystal display) utilise l'anisotropie optique et les proprietes de polarisation des cristaux liquides. Les molecules de cristaux liquides presentent un ordre d'alignement a orientation definie resultant de leurs formes minces et longues. La direction d'alignement des molecules de cristaux liquides peut etre controlee en appliquant un champ electrique aux molecules de cristaux liquides. En d'autres termes, lorsque l'intensite du champ electrique est modifiee, l'alignement des molecules de cristaux liquides est egalement modifie. Comme la lumiere incidente a travers les cristaux liquides est refractee en fonction de ['orientation des molecules de cristaux liquides, du fait de l'anisotropie optique des molecules alignees de cristaux liquides, on peut controler l'intensite de la lumiere incidente et afficher des images. Parmi les divers types de dispositifs d'affichage a cristaux liquides LCD communement utilises, les dispositifs d'affichage a cristaux liquides a matrice active (AM-LCD), munis de transistors a film mince (TFT pour l'acrynyme de thin film transistors) et d'electrodes de pixel reliees aux transistors a film mince disposes sous 2s la forme de matrice, ont ete developpes a cause de leur resolution elevee et de leur
superiorite pour l'affichage des images mobiles.
La figure 1 est une vue schematique en perspective d'un dispositif d'affichage a cristaux liquides selon l'art anterieur. Sur la figure 1, un dispositif 11 d'affichage a cristaux liquides (LCD) comporte un premier substrat 5 ayant une electrode commune transparente 18 sur une couche de filtre couleur 7 comprenant des sous filtres couleurs 7a a 7c et une matrice noire 6 entre les sous-filtres couleurs adjacents 7a a 7c, et un deuxieme substrat 22 ayant une electrode de pixel 17, un element de commutation "T" et des lignes de matrice. En outre, une couche 14 a cristaux liquides est interposee entre les premier et deuxieme subskats 5 et 22. Ces premier et deuxieme substrats 5 et 22 vent communement designee comme un substrat a filtre couleur et un substrat de matrice, respectivement. L' element de commutation "T", par exemple, est un transistor a film mince (TFT) dispose dans un agencement de matrice et relic a une ligne de grille 13 et a une ligne de donnees 15 se croisant \\HlRS CH6\BRBVBTSYBrevets\2 1] 00\2]] 92. doc - 20 rri 2003 -] /] 3 mutuellement. Une zone de pixel "P" est definie a une partie de croisement de la ligne de grille 13 et de la ligne de donnees 15, et ['electrode de pixel 17 est realisee
en un materiau conducteur transparent dispose sur la zone de pixel "P".
Le dispositif d'affichage a cristaux liquides LCD est excite par un effet electro optique de la couche 14 de cristaux liquides. Comme la couche 14 de cristaux liquides est realisee en un materiau presentant de l'anisotropie dielectrique et de la polarisation spontanee, un dipole est forme dans la couche 14 de cristaux liquides du fait de la polarisation spontanee lorsqu'une tension est appliquee. Ainsi, la direction d'alignement des molecules de cristaux liquides est modifiee en fonction de la o direction d'un champ electrique resultant de la tension appliquee. La propriete optique depend de l'etat d'alignement, et ce phenomene constitue un genre de modulation electrique de la lumiere. En consequence, le dispositif d'affichage a cristaux liquides LCD affiche des images en occultant ou en transmettant la lumiere
en utilisant la modulation electrique de la lumiere.
La figure 2 est une vue en plan schematique representant un substrat de matrice pour un dispositif d'affichage a cristaux liquides selon l'art anterieur. Sur la figure 2, une ligne de grille 13 et une ligne de donnees 15 se croisent mutuellement, et un transistor a film ou couche mince (TFT) "T" est dispose au croisement de la ligne de grille 13 et de la ligne de donnees 15. Un signal de balayage et un signal d'image vent fournis a la ligne de grille 13 et a la ligne de donnees 15 depuis un circuit externe (non represente), respectivement. L' element de commutation a transistor a film mince TFT "T" est relic a la ligne de grille 13, a la ligne de donnees 15, et a une
electrode de pixel 17.
Le transistor a film mince TFT "T" comporte une electrode de grille 31, une couche active 32 et des electrodes de source et de drain 33 et 35. L'electrode de grille 31 est reliee a la ligne de grille 13. Les electrodes de source et de drain 33 et 35 vent formees pour recouvrir ['electrode de grille 32 et vent espacees l'une de l'autre avec la couche active 32 constituent un centre. La couche active 32 est formee de l'un parmi le silicium amorphe (A-Si:H) et le silicium polycristallin (p-Si). L' electrode de source 33 est reliee a la ligne de donnees 15 et ['electrode de drain 35 est reliee a ['electrode de pixel 17 de la zone de pixel "P". L'electrode de pixel 17 s'etend sur la ligne de grille 13 et un condensateur de stockage "CsT" est forme entre les electrodes de grille et de pixel 13 et 17 qui se recouvrent. Selon un autre mode de realisation, le
condensateur de stockage peut 8tre forme selon une autre structure.
Lorsqutun signal de balayage est fourni a ['electrode de grille 31 via la ligne de grille 13, le transistor en couche mince TFT "T" est rendu PASSANT. En meme temps, le signal d'image synchronise avec le signal de balayage est fourni a ['electrode de pixel 17 via ['electrode de drain 35. Ainsi, la couche 14 a cristaux \\HIRSCH6\BRBVBTS\)3revets\21 100\21192. doc - 20 rnai 2003 - 2/]3 liquides (de la figure 1) sur ['electrode de pixel 17 rearranges par une polarisation spontanee en correspondence au signal d'image applique. Lorsque le signal de balayage Lest pas fourni a ['electrode de grille 31, le transistor TFT "T" est rendu NON PASSANT. Dans cet etat NON PASSANT, les charges de ['electrode de pixel s accumulees pendant l'etat PASSANT vent dechargees de facon non souhaitee via le transistor TFT "T" et la couche 14 de cristaux liquides (de la figure 1). Pour empecher cette decharge non souhaitee (fuite), on utilise le condensateur de stockage CST,[. Le condensateur de stockage I'CST,, connecte en parallele a ['electrode de pixel 17 (de la figure 1) compense les charges dechargees pour maintenir une tension de
0 donnees du signal d'image.
Le signal d'image fourni a ['electrode de pixel 17 via ['electrode de drain 35
varie avec les effete des capacites parasites entre les bornes du transistor TFT "T".
Une capacite parasite grille-source "CGS', est generee a une partie de recouvrement de ['electrode de grille 31 et de ['electrode de source 33. Une capacite parasite grille drain "COD" est generee a une partie de recouvrement de ['electrode de grille 31 et de ['electrode de drain 35. Lorsque la couche active 32 est saturee, les charges vent concentrees sur ['electrode de drain 35 et la capacite parasite grille-drain "COD" augmente. La figure 3 est une vue en plan schematique representant un transistor a film mince d'un substrat de matrice pour un dispositif d'affichage a cristaux liquides selon l'art anterieur. Sur la figure 3, un transistor a film ou couche mince (TFT) "T" comporte une electrode de grille 31, une couche active 32 et des electrodes de source et de drain 33 et 35. La couche active 32 recouvre ['electrode de grille 31 et les electrodes de source et de drain 33 et 35. Lorsqu'un signal de balayage est applique a ['electrode de grille 31, le transistor TFT "T" est rendu PASSANT et un signal d' image est applique a un condensateur a cristaux liquides et a un condensateur de stockage [,CSTI' (de la figure 2) via ['electrode de drain 35. Le signal d'image foDi, qui est une tension de pixel "Vp", est maintenu meme apres que le transistor en couche mince TFT soit rendu NON PASSANT. Cependant, la tension de pixel "Vp" varie avec la capacite parasite grille-drain "COD" generee a une partie de recouvrement "D" de ['electrode de grille et de ['electrode de drain 33. Un decalage de tension "AVp" defini par la difference de la tension de pixel "Vp" est communement designe comme la tension de decalage de niveau ou la tension de retour de spot. Cette tension de retour de spot "AVp" est un decalage de tension continu (en courant continu) de la tension de pixel "Vp" excitee en tension alternative (en courant alternatif) et qui est due a la capacite parasite grille-drain,CGD',. La tension de retour de spot "AVp" peut etre exprimee comme suit:
/\VP = CGD. (VGH_VGI)/(CLC+CST+CGD) (1),
\\HIRSCH6\BREVETS\)3revets\21100\21 192.doc - 20 rrmi 2003 - 3/13 ou Cr c est une capacite de cristaux liquides, CST est une capacite de stockage, CGD est une capacite parasite grille-drain d'une partie de recouvrement d'une electrode de grille et d'une electrode de drain, VGH est une tension haute de grille lorsqu'un transistor TFT est rendu PASSANT, et VG! est une tension basse de grille lorsqu'un transistor TFT est rendu NON PASSANT. La tension de retour de spot "AVp" provoque plusieurs inconvenients, tels qu'un scintillement, un collage d' image, et une non- uniformite de la brillance, de
sorte que la qualite d'affichage d'un dispositif LCD est deterioree ou degradee.
En correspondence, la presente invention concerne un dispositif d'affichage a 0 cristaux liquides qui resout sensiblement un ou plusieurs des problemes dus aux
limitations et inconvenients de l'art anterieur.
Un objet de la presente invention est de proposer un dispositif d'affichage a cristaux liquides presentant des qualites d'affichage elevees en minimisant la
capacite parasite entre une electrode de porte et une electrode de drain.
Un autre objet de la presente invention est de proposer un dispositif d'affichage
a cristaux liquides presentant une electrode de grille a forme.
A cet effet, selon le but de la presente invention, telle que decrite en detail ci-
apres, un substrat de matrice pour un dispositif a cristaux liquides comprend: un substrat; une ligne de grille sur le substrat; une ligne de donnees croisant la ligne de grille pour definir une zone de pixel; un transistor a film mince relic a la ligne de grille et a la ligne de donnees, et qui inclut une electrode de grille, une couche active, une couche de contact ohmique, et des electrodes de source et de drain; et une electrode de pixel reliee au transistor a film mince et disposee sur la zone de pixel, et dans ce substrat ['electrode de grille comporte une premiere partie recouvrant
['electrode de drain et une deuxieme partie recouvrant ['electrode de source.
Selon un autre mode de realisation de ['invention, I'electrode de grille fait saillie de la ligne de grille pour definir une premiere longueur de ['electrode de grille selon la direction de la ligne de donnees, et ['electrode de source fait saillie de la ligne de donnees. La couche active et la couche de contact ohmique s'etendent sous
la ligne de donnees.
Selon encore un autre mode de realisation de ['invention, la couche active comprend du silicium amorphe et la couche de contact ohmique comprend du silicium amorphe dope par des impuretes. La premiere partie presente une forme en "V". La deuxieme partie de recouvrement comprend une deuxieme partie. La
3s deuxieme partie presente une forme en "V".
Selon encore un autre mode de realisation de ['invention, la partie presente une deuxieme longueur dans la direction de la ligne de donnees et qui est plus course que
la premiere longueur et plus longue qu'environ 4 m.
\\HIRSCH6\BREVETS\BrevetsUI iOOUI 192.doc - 20 rnai 2003 - 4/13 Selon un autre aspect de ['invention, un procede de fabrication d'un substrat de matrice pour un dispositif d'affichage a cristaux liquides, comprend les etapes consistent: a former une ligne de grille et une electrode de grille sur un substrat, s ['electrode de grille presentant des premier et deuxieme cotes opposes et le premier cote comprenant une premiere partie; a former une couche d'isolation de grille sur la ligne de grille et ['electrode de grille; a former une couche active sur la couche d'isolation de grille; o a former une couche de contact ohmique sur la couche active; a former une ligne de donnees et des electrodes de source et de drain sur la couche de contact ohmique, les lignes de donnees croisant la ligne de grille pour definir une zone de pixel, I'electrode de drain recouvrant ['electrode de grille du premier cote, et ['electrode de source recouvrant ['electrode de grille du deuxieme 1 5 cote; a former une couche de passivation sur la ligne de donnees et sur les electrodes de source et de drain, la couche de passivation comportant un trou de contact de drain exposant ['electrode de drain; et a former sur la zone de pixel une electrode de pixel, connectee a ['electrode de
drain via le trou de contact de drain.
Selon d'autres modes de realisation du procede de ['invention, ['electrode de
grille fait saillie de la ligne de grille, le long du premier cOte pour definir une premiere longueur, et ['electrode de source fait saillie de la ligne de donnees. La
couche active et la couche de contact ohmique s'etendent sous la ligne de donnees.
Selon un autre mode de realisation du procede de ['invention, la couche active comprend du silicium amorphe et la couche de contact ohmique comprend du
silicium amorphe dope aux impuretes. La premiere partie presente une forme en "V".
Le deuxieme cote comprend une deuxieme partie. La deuxieme partie engagee en pointe presente une forme en "V". La premiere partie engagee en pointe presente dans la direction de la ligne de donnees une deuxieme longueur qui est plus course
que ladite premiere longueur et plus grande qu'environ 4,um.
Selon encore un autre aspect de ['invention, un transistor a film mince comprend: un substrat, une electrode de grille sur le substrat presentant des premier et deuxieme cotes opposes, le premier cOte comprenant une premiere partie engagee en pointe; une couche active sur ['electrode de grille et des electrodes de source et de drain sur la couche active, ['electrode de drain recouvrant ['electrode de grille sur le premier cote, et ['electrode de source recouvrant ['electrode de grille sur le \\HIRSCH6\BREVETS\B'evets\21100\21192.doc - 20 mai 2003 - 5/13 deuxieme c8te. Selon un autre mode de realisation de ['invention, la premiere partie
presente une forme en "V".
Selon encore un autre mode de realisation du transistor de ['invention, le premier cote presente une premiere longueur et la premiere partie presente une deuxieme longueur plus course que la premiere longueur et plus longue que 4 1lm. D'autres buts, avantages et caracteristiques apparatront a la lecture de la
description de divers modes de realisation de ['invention, faite a titre non limitatif et
en regard du dessin annexe dans lequel: - la figure 1 est une vue schematique en perspective d'un dispositif d'affichage 0 a cristaux liquides selon l'art anterieur; - la figure 2 est une vue schematique en plan representant un substrat de matrice pour un dispositif d'affichage a cristaux liquides selon l'art anterieur; - la figure 3 est une vue schematique en plan representant un transistor a film mince d'un substrat de matrice pour un dispositif d'affichage a cristaux liquides, selon l'art anterieur; - la figure 4 est une vue schematique en plan representant un substrat de matrice, a titre d'exemple pour un dispositif d'affichage a cristaux liquides selon un mode de realisation de la presente invention; la figure 5 est une vue schematique en plan representant, a titre d'exemple, un transistor a film mince d'un substrat de matrice pour un dispositif d'affichage a cristaux liquides selon un mode de realisation de la presente invention; et - la figure 6 est une vue en coupe transversale schematique, prise le long de la
ligne VI-VI de la figure 4, selon la presente invention.
On va maintenant faire reference de facon detaillee a des modes de realisation
preferes de la presente invention, dont des exemples vent illustres sur les dessins annexes. Sur les figures 4 et 5 un substrat 100 de matrice peut comporter une ligne 102 de grille et une ligne 112 de donnees se croisant mutuellement pour definir une zone de pixel "P". Un transistor a film ou couche mince TFT "T" peut etre dispose au croisement de la ligne 102 de grille et de la ligne 112 de donnees. Le transistor TFT a film mince "T" peut comprendre une electrode 104 de grille, une couche active 108, une couche 110 de contact ohmique et des electrodes de source et de drain 114 et 116. L'electrode de grille 104 peut faire saillie depuis la ligne de grille 102, et un signal de balayage peut etre fourni a ['electrode de grille 104 via la ligne de grille 102. Les electrodes de source et de drain 114 et 116 peuvent etre espacees l'une de l'autre, et la couche active 108 peut comprendre une zone de canal dans un espace entre les electrodes de source et de drain 114 et 116. L'electrode de source 114 peut faire saillie de la ligne de donnees 112 et un signal d'image peut etre fourni a \\HIRSCH6\BREVETS\Brevets\21100\21 192.doc rnal 2003 - 6/13 ['electrode de source 114, via la ligne de donnees 112. La couche 110 de contact ohmique peut etre interposee entre les electrodes de source et de drain 114 et 116, et la couche active 108. Une electrode de pixel 120, en contact avec ['electrode de drain
116, peut etre disposee sur la zone de pixel "P".
Sur la figure 5, 1'electrode de grille 104 comprend des premier et deuxieme cotes 104a et 104b. Le premier cote 104a de 1'electrode de grille 104 peut recouvrir ['electrode de drain 116 pour definir une premiere partie de recouvrement 116a, le deuxieme cOte 104b de ['electrode de grille 104 peut recouvrir ['electrode de source 114 pour definir une deuxieme partie de recouvrement 114a. L'electrode de grille o 104 peut comporter une premiere partie engagee en pointe lO5a sur le premier c8te 104a dans la premiere partie de recouvrement 104a. Par exemple, la premiere partie lO5a peut presenter une forme en "V" (une forme de "V" posee). Lorsque ['electrode de grille presente une premiere longueur "d" dans la direction de la ligne de donnees 112 et la premiere partie l O5a presente une deuxieme longueur "d2" selon la direction de la ligne de donnees 112, la deuxieme longueur "d2" est plus course que la premiere longueur "all" et peut etre plus longue qu'environ 4,um. Bien que ce ne soit pas represente, une deuxieme partie peut etre formee sur le deuxieme cOte 104b sur la
deuxieme partie de recouvrement 114a.
Comme ['electrode de grille 104 peut comprendre la premiere partie 105a, la surface de recouvrement de ['electrode de grille 104 et de ['electrode de drain 116 peut etre reduite. En consequence, la tension de retour de spot peut etre reduite de sorte que les inconvenients du scintillement et du collage d'image peuvent 8tre empeches. La figure 6 est une vue schematique en coupe transversale prise le long de la ligne VI-VI de la figure 4 selon la presente invention. Sur la figure 6, une electrode de grille 104 et une ligne de grille 102 (de la figure 5) reliees a ['electrode de grille 104 vent formees sur un substrat. L'electrode de grille 104 et la ligne de grille 102 (de la figure 5) peuvent etre realisees en un materiau conducteur opaque. L' electrode de grille 104 peut comprendre une premiere partie lO5a (de la figure 5) d'un premier cote 104a (de la figure 5). Dans un autre mode de realisation, ['electrode de grille 104 peut comprendre une deuxieme partie d'un deuxieme cote. Par exemple, la premiere partie lO5a (de la figure 5) peut prendre une forme en "V" (une forme en "V" posee). Lorsque ['electrode de grille 104 presente une premiere longueur "d" (de la figure 5) selon la direction de la ligne de donnees 112, et que la premiere partie 3s lOSa (de la figure 5) presente une deuxieme longueur "d2" (de la figure S) selon la direction de la ligne de donnees 112, la deuxieme longueur "d2" (de la figure 5) est plus course que la premiere longueur "d" (de la figure 5) et peut 8tre plus longue
qu'environ 4,um.
\WRSCH63REVETSIBrevets\21100121192.doc - 20 rnai 2003 - 7/13
8 2840106
Une couche 106 d'isolation de grille comprenant l'un parmi le nitrure de silicium (SiNX) et l'oxyde de silicium (sio2) peut etre formee sur ['electrode de grille 104 et la ligne de grille 102 (de la figure 5). Une couche active 108 et une couche de contact ohmique peuvent etre formees sur la couche 106 d'isolation de grille s en deposant et en formant selon un modele, de facon sequentielle, du silicium amorphe (a-St:H) et du silicium amorphe dope par des impuretes (n+a-Si:H). La couche active 108 et la couche 110 de contact ohmique peuvent etre formees selon un modele pour etre disposees sous une ligne de donnees 112 et des electrodes de source et de drain 114 et 116 qui seront formees au cours d'une etape de fabrication o subsequente. Les proprietes d'adherence de la ligne de donnees 112 et des electrodes 114 et 116 de source et de drain peuvent etre ameliorees par la couche active 108 et la couche 110 de contact ohmique. La ligne de donnees 112 et les electrodes de source et de drain 114 et 116 peuvent etre formees sur la couche 112 de contact
ohmique par depot a la forme d'un modele d'un materiau metallique conducteur.
L'electrode de source 114 peut s'etendre depuis la ligne de donnees 112 et peut etre
espacee de ['electrode de drain 116.
Apres que la ligne de donnees 112 et les electrodes de source et de drain 114 et 116 vent formees, une partie exposee de la couche 110 de contact ohmique entre les electrodes de source et de drain 114 et 116 peut etre sequentiellement soumise a une attaque chimique pour exposer la couche active 108. Une couche de passivation 118, realisee dans l'un des materiaux organiques d'isolation du groupe contenant le benzocyclobutene (BCB) et la resine acrylique peut etre formee sur la ligne de
donnees 112 et sur les electrodes de source et de drain 114 et 116.
Un trou 118a de contact de drain exposant ['electrode de drain 116 peut etre 2s forme par attaque chimique de la couche de passivation 118. Une electrode de pixel peut etre formee sur la couche de passivation 118 et peut etre reliee a ['electrode
de drain 116 vialetrou 118a de contact de drain.
Sur la figure 6, comme 1'electrode de grille 104 comprend la premiere partie a (de la figure 5), une premiere largeur "w" d'une premiere partie de recouvrement 116a de ['electrode de grille 104 et de ['electrode de drain 116 peut etre plus course qu'une deuxieme largeur "w2" d'une deuxieme partie de recouvrement 114a de ['electrode de grille 104 et de ['electrode de source 114. En consequence, la surface plane de la premiere partie de recouvrement 116a peut etre plus petite que la surface plane de la deuxieme partie de recouvrement 114a. Comme la capacite parasite est proportionnelle a la surface du condensateur parasite, la capacite parasite grille-drain entre ['electrode de grille 104 et ['electrode de drain 116 est inferieure a la capacite parasite grille- source entre ['electrode de grille 104 et ['electrode de source 114. La capacite parasite grille-drain est ainsi reduite. Lorsque \\HIRSCH6\BREVETS\Brevets\21100\21 192.doc - 20 mai 2003 - 8/13
9 2840106
['electrode de grille 104 comprend la deuxieme partie, la capacite parasite grille-
source peut egalement etre reduite. En consequence, la tension de retour de spot est reduite grace a la reduction de la capacite parasite grilledrain, de sorte que les inconvenients du scintillement et du collage d'image peuvent etre empeches. On peut s ainsi obtenir un dispositif d'affichage a cristaux liquides LCD presentant des qualites
d' affichage elevees et des grandes dimensions d' affichage.
Il est evident pour l'homme de l'art que diverges modifications et variations peuvent etre apportees au dispositif d'affichage a cristaux liquides selon ['invention sans sortir de ['esprit ou de la portee de ['invention. Bien entendu, la presente
0 invention n'est pas limitee aux modes de realisation decrits et representes et elle est
susceptible de nombreuses variantes aisement accessibles a l'homme de l' art sans
que l'on s'ecarte de ['invention.
\\HIRSCH6\BREVETS\Brevets\21100\21192.doc - 20 rrLai 2003 - 9/13 ' REV END I C AT IONiS 1. Substrat de matrice pour un dispositif d'affichage a cristaux liquides, comprenant: un substrat (100); une ligne de grille (102) sur le substrat; une ligne de donnees (112) croisant la ligne de grille pour definir une zone de pixel; un transistor (T) a film mince relic a la ligne de grille et a la ligne de donnees, o et qui inclut une electrode de grille (104), une couche active (108), une couche (110) de contact ohmique et des electrodes de source et de drain (114, 116); et une electrode (120) de pixel reliee au transistor (T) a film mince et disposee sur la zone de pixel, dans lequel substrat ['electrode de grille (104) comporte une premiere partie (lOSa) recouverte par ['electrode de drain (116) et une deuxieme partie recouverte
par ['electrode de source (114).
2. Substrat selon la revendication 1, dans lequel ['electrode de grille (104) fait saillie de la ligne de grille (102) pour definir une premiere longueur "d" de ['electrode de grille selon la direction de la ligne de donnees (112), et ['electrode de
source (114) fait saillie de la ligne de donnees (112).
3. Substrat selon la revendication 1 ou 2, dans lequel la couche active (108) et la couche (110) de contact ohmique s'etendent sous la ligne de donnees
(1 12).
4. Substrat selon l'une quelconque des revendications 1 a 3, dans lequel
la couche active (108) comprend du silicium amorphe et la couche de contact
ohmique (110) comprend du silicium amorphe dope par des impuretes.
5. Substrat selon l'une quelconque des revendications 1 a 4, dans lequel
la premiere partie (105a) presente une forme en "V".
6. Substrat selon l'une quelconque des revendications 1 a 5, dans lequel
la deuxieme partie de recouvrement (114a) comprend une deuxieme partie.
7. Substrat selon la revendication 6, dans lequel la deuxieme partie
presente une forme en "V".
R:\Brevets\2 1100\21 1 92 doc - 8 aoOr 2003 - 1 0/1 3
8. Substrat selon l'une quelconque des revendications 2 a 7, dans lequel
la premiere partie (lOSa) presente une deuxieme longueur "d2" dans la direction de la ligne de donnees (112) et qui est plus petite que ladite premiere longueur "all" de
['electrode de grille et plus grande qu'environ 4 1lm.
s 9. Procede de fabrication d'un substrat de matrice pour un dispositif d'affchage a cristaux liquides, comprenant les etapes consistent: a former une ligne de grille et une electrode de grille sur un substrat, ['electrode de grille presentant des premier et deuxieme cotes opposes et le premier o cote comprenant une premiere partie; a former une couche d'isolation de grille sur la ligne de grille et ['electrode de grille; a former une couche active sur la couche d'isolation de grille; a former une couche de contact ohmique sur la couche active; a former une ligne de donnees et des electrodes de source et de drain sur la couche de contact ohmique, ligne de donnees croisant la ligne de grille pour definir une zone de pixel, ['electrode de drain recouvrant ['electrode de grille du premier cote, et ['electrode de source recouvrant ['electrode de grille du deuxieme cote; a former une couche de passivation sur la ligne de donnees et sur les electrodes de source et de drain, la couche de passivation comportant un trou de contact de drain exposant ['electrode de drain; et aformer sur la zone de pixel une electrode de pixel, connectee a ['electrode de
drain via le trou de contact de drain.
2s 10. Procede selon la revendication 9, dans loquel 1'electrode de grille fait saillie de la ligne de grille, le long du premier cOte pour definir une premiere
longueur, et ['electrode de source fait saillie de la ligne de donnees.
11. Procede selon la revendication 9 ou 10, dans lequel la couche active et
la couche de contact ohmique s'etendent sous la ligne de donnees.
12. Procede selon l'une quelconque des revendications 9 a 11, dans lequel
la couche active comprend du silicium amorphe et la couche de contact ohmique
comprend du silicium amorphe dope par des impuretes.
' s
13. Procede selon l'une quelconque des revendications 9 a 12, dans lequel
la premiere partie presente une forme en "V".
\\EIIRSCH6\BREVETS\Brevets\2110021 192.doc - 20 rnai 2003 -11/i3
12 2840106
14. Procede selon l'une quelconque des revendications 9 a 13, dans lequel
le deuxieme cOte comprend une deuxieme partie.
15. Procede selon la revendication 14, dans loquel la deuxieme partie presente une forme en "V".
16. Procede selon l'une quelconque des revendications 10 a 15, dans
lequel la premiere partie presente dans la direction de la ligne de donnees une deuxieme longueur qui est plus course que ladite premiere longueur et plus grande
qu'environ 4 m.
17. Transistor (T) a film mince, comprenant: un substrat (100); une electrode de grille (104) sur le substrat presentant des premier (104a) et deuxieme (104b) cates opposes, le premier cate comprenant une premiere partie (105a); une couche active (108) sur ['electrode de grille (104); et des electrodes de source et de drain (114, 116) sur la couche active, ['electrode de drain (116) recouvrant ['electrode de grille sur le premier cOte, et ['electrode de
source (114) recouvrant ['electrode de grille (104) sur le deuxieme cate.
18. Transistor selon la revendication 17, dans lequel la premiere partie
(105a) presente une forme en "V".
2s 19. Transistor selon la revendication 17 ou 18, dans lequel le premier cote (104a) presente une premiere longueur "d" et la premiere partie (105a) presente une deuxieme longueur "d2" plus course que la premiere longueur et plus longue
qutenviron 4 1lm.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0028605A KR100491821B1 (ko) | 2002-05-23 | 2002-05-23 | 액정표시장치용 어레이기판과 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2840106A1 true FR2840106A1 (fr) | 2003-11-28 |
FR2840106B1 FR2840106B1 (fr) | 2006-05-05 |
Family
ID=19720654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0306050A Expired - Fee Related FR2840106B1 (fr) | 2002-05-23 | 2003-05-20 | Substrat de matrice et transistor a film mince et leur procede de fabrication, pour un affichage a cristaux liquides |
Country Status (8)
Country | Link |
---|---|
US (1) | US6927810B2 (fr) |
JP (1) | JP2003347558A (fr) |
KR (1) | KR100491821B1 (fr) |
CN (1) | CN100390649C (fr) |
DE (1) | DE10323406A1 (fr) |
FR (1) | FR2840106B1 (fr) |
GB (1) | GB2388950B (fr) |
TW (1) | TW594342B (fr) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101066303B1 (ko) * | 2004-09-09 | 2011-09-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR20070019457A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치 |
KR100721949B1 (ko) | 2005-09-16 | 2007-05-25 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
KR101190071B1 (ko) * | 2005-12-29 | 2012-10-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
TWI293802B (en) * | 2006-03-28 | 2008-02-21 | Au Optronics Corp | Liquid crystal display device |
GB2462296A (en) * | 2008-08-01 | 2010-02-03 | Cambridge Display Tech Ltd | Pixel driver circuits |
CN102254917B (zh) | 2011-07-07 | 2014-05-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制法 |
CN113641048A (zh) * | 2015-08-28 | 2021-11-12 | 群创光电股份有限公司 | 显示装置 |
CN110931504A (zh) * | 2019-09-17 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0647971A1 (fr) * | 1993-04-23 | 1995-04-12 | Kabushiki Kaisha Toshiba | Transistor a couche mince et affichage dans lequel celui-ci est utilise |
US5945256A (en) * | 1997-12-06 | 1999-08-31 | Samsung Electronics Co., Ltd. | Exposing methods in photolithography used for manufacturing a liquid crystal display |
US6016174A (en) * | 1997-03-27 | 2000-01-18 | Advanced Display Inc. | Method for manufacturing electro-optic element |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2620240B2 (ja) * | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
CA1313563C (fr) * | 1988-10-26 | 1993-02-09 | Makoto Sasaki | Panneau de transistors en couches minces |
JPH0488641A (ja) | 1990-07-31 | 1992-03-23 | Toshiba Corp | 薄膜トランジスタの製造方法 |
US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
JPH05119347A (ja) * | 1991-10-28 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
US5483366A (en) * | 1994-07-20 | 1996-01-09 | David Sarnoff Research Center Inc | LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges |
KR0182053B1 (ko) * | 1995-12-30 | 1999-05-01 | 김광호 | 액정 표시 장치 |
KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
KR100508020B1 (ko) * | 1997-08-13 | 2005-11-03 | 삼성전자주식회사 | 액정표시장치용박막트랜지스터 |
KR100511172B1 (ko) * | 1998-05-21 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 구조 |
KR100542310B1 (ko) * | 1998-12-30 | 2006-05-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시소자_ |
JP4674926B2 (ja) * | 1999-02-12 | 2011-04-20 | エーユー オプトロニクス コーポレイション | 液晶ディスプレイパネル及びその製造方法 |
TW526355B (en) * | 1999-07-14 | 2003-04-01 | Sanyo Electric Co | Reflection type liquid crystal display device |
KR100370800B1 (ko) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제작방법 |
JP3881160B2 (ja) * | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板およびこれを用いた液晶表示装置 |
JP2004527124A (ja) * | 2001-04-10 | 2004-09-02 | サーノフ コーポレイション | 有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置 |
JP4728507B2 (ja) * | 2001-06-08 | 2011-07-20 | Nec液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
KR100494702B1 (ko) * | 2001-12-26 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 액정표시장치 |
-
2002
- 2002-05-23 KR KR10-2002-0028605A patent/KR100491821B1/ko active IP Right Grant
-
2003
- 2003-05-16 TW TW092113314A patent/TW594342B/zh not_active IP Right Cessation
- 2003-05-19 GB GB0311482A patent/GB2388950B/en not_active Expired - Fee Related
- 2003-05-20 FR FR0306050A patent/FR2840106B1/fr not_active Expired - Fee Related
- 2003-05-21 JP JP2003143836A patent/JP2003347558A/ja active Pending
- 2003-05-21 CN CNB031308902A patent/CN100390649C/zh not_active Expired - Fee Related
- 2003-05-21 US US10/442,165 patent/US6927810B2/en not_active Expired - Lifetime
- 2003-05-23 DE DE10323406A patent/DE10323406A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0647971A1 (fr) * | 1993-04-23 | 1995-04-12 | Kabushiki Kaisha Toshiba | Transistor a couche mince et affichage dans lequel celui-ci est utilise |
US6016174A (en) * | 1997-03-27 | 2000-01-18 | Advanced Display Inc. | Method for manufacturing electro-optic element |
US5945256A (en) * | 1997-12-06 | 1999-08-31 | Samsung Electronics Co., Ltd. | Exposing methods in photolithography used for manufacturing a liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
TW594342B (en) | 2004-06-21 |
FR2840106B1 (fr) | 2006-05-05 |
GB0311482D0 (en) | 2003-06-25 |
DE10323406A1 (de) | 2003-12-04 |
KR100491821B1 (ko) | 2005-05-27 |
GB2388950B (en) | 2004-08-04 |
US6927810B2 (en) | 2005-08-09 |
GB2388950A (en) | 2003-11-26 |
TW200307168A (en) | 2003-12-01 |
KR20030090339A (ko) | 2003-11-28 |
CN1459658A (zh) | 2003-12-03 |
CN100390649C (zh) | 2008-05-28 |
JP2003347558A (ja) | 2003-12-05 |
US20030218699A1 (en) | 2003-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10720701B2 (en) | Scanning antenna and method for driving same | |
RU2469367C1 (ru) | Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллический модуль отображения, жидкокристаллическое устройство отображения, телевизионный приемник и способ изготовления подложки активной матрицы | |
US5995176A (en) | Liquid crystal display apparatus having pixels of different orientation of liquid crystal capable of shielding leakage of light through the discontinuity of orientation | |
KR101515468B1 (ko) | 표시장치 및 그 동작방법 | |
RU2623184C1 (ru) | Подложка матрицы и жидкокристаллический дисплей | |
EP2149813A1 (fr) | Substrat de réseau, procédé de fabrication du substrat de réseau, et dispositif d'affichage à cristaux liquides disposant du substrat de réseau | |
KR101213871B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
FR2810148A1 (fr) | Substrat reseau de dispositif d'affichage a cristaux liquides et methode de fabrication correspondante | |
KR20020042898A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
FR2895804A1 (fr) | Dispositif d'affichage a cristaux liquides transflectif et son procede de fabrication. | |
FR2571526A1 (fr) | Panneau d'affichage et son procede de commande | |
US20070024770A1 (en) | Liquid crystal display device and method of fabricating the same | |
US20080111962A1 (en) | Liquid Crystal Display | |
KR100317621B1 (ko) | 액정표시장치 | |
US8199266B2 (en) | Pixel structure, driving method thereof, pixel array structure, and liquid crystal display panel | |
FR2840106A1 (fr) | Substrat de matrice et transistor a film mince et leur procede de fabrication, pour un affichage a cristaux liquides | |
CN108983512B (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
EP0487389A1 (fr) | Ecran plat à matrice active | |
US10520763B2 (en) | Vcom drift improvements by new design and compensation techniques | |
US8194214B2 (en) | Liquid crystal display device | |
US10553615B2 (en) | Array substrate with via holes having gradually decreased areas, photomask for manufacturing array substrate, and display device comprising array substrate | |
US8373169B2 (en) | Thin film transistor of liquid crystal display device with specified channel W/L ratio | |
US20100253857A1 (en) | Liquid crystal device and television receiver | |
US8149010B2 (en) | Method for detecting storage voltage, display apparatus using the storage voltage and method for driving the display apparatus | |
KR940008220B1 (ko) | 박막트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CD | Change of name or company name | ||
PLFP | Fee payment |
Year of fee payment: 14 |
|
PLFP | Fee payment |
Year of fee payment: 15 |
|
PLFP | Fee payment |
Year of fee payment: 16 |
|
PLFP | Fee payment |
Year of fee payment: 17 |
|
ST | Notification of lapse |
Effective date: 20210105 |