KR100721949B1 - 유기 전계발광 표시장치 - Google Patents

유기 전계발광 표시장치 Download PDF

Info

Publication number
KR100721949B1
KR100721949B1 KR1020050086682A KR20050086682A KR100721949B1 KR 100721949 B1 KR100721949 B1 KR 100721949B1 KR 1020050086682 A KR1020050086682 A KR 1020050086682A KR 20050086682 A KR20050086682 A KR 20050086682A KR 100721949 B1 KR100721949 B1 KR 100721949B1
Authority
KR
South Korea
Prior art keywords
data lines
power line
pixels
layer
substrate
Prior art date
Application number
KR1020050086682A
Other languages
English (en)
Other versions
KR20070032447A (ko
Inventor
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050086682A priority Critical patent/KR100721949B1/ko
Priority to US11/521,703 priority patent/US7791266B2/en
Publication of KR20070032447A publication Critical patent/KR20070032447A/ko
Application granted granted Critical
Publication of KR100721949B1 publication Critical patent/KR100721949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전원전압과 데이터 신호가 입력되는 신호 입력부에 있어서, 전원 라인과 데이터 라인의 거리차(Gap)를 멀게 하여 두 라인 사이에 불필요하게 발생되는 기생 커패시터를 막기 위한 유기 전계발광 표시장치를 개시한다. 본 발명의 유기 전계발광 표시장치는 데이터 라인과 오버랩되는 전원 라인을 화소전극 또는 캐소드 전극으로 형성하여 전원전압을 공급함으로써, 두 신호 사이에 발생되는 기생 커패시터를 줄여 데이터 라인의 부하를 감소시킨다.

Description

유기 전계발광 표시장치{Organic Electroluminescent Display Device}
도 1은 종래 기술에 따른 유기 전계발광 표시장치에 구비되는 표시 패널부로 인가되는 신호 입력부의 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 유기 전계발광 표시장치에 구비되는 표시 패널부의 평면도이다.
도 3은 본 발명의 제 1 실시예에 따라 도 2에 도시된 유기 전계발광 표시장치의 신호 입력부의 I-I'를 절단한 단면도이다.
도 4는 본 발명의 제 2 실시예에 따라 도 2에 도시된 유기 전계발광 표시장치의 신호 입력부의 I-I'를 절단한 단면도이다.
본 발명은 유기 전계발광 표시장치에 관한 것으로, 더욱 상세하게는 전원전압과 데이터신호가 입력되는 입력부의 전원 라인과 데이터 라인 사이의 거리차 또는 간격차를 최적화하여 원치 않는 오버랩에 따른 불필요한 기생 커패시턴스가 발 생되지 않도록 미연에 방지하는 유기 전계발광 표시장치에 관한 것이다.
일반적으로, 유기 전계발광 표시장치는 유리 기판 또는 투명한 유기 필름 위에 도포한 형광체에 전계를 인가하여 발광시키는 평면 자기 발광형 디스플레이이다. 전계발광(Electro Luminescence)이란 반도체로 이루어진 형광체에 전계가 인가될 때, 발광하는 현상을 가리킨다.
최근, 경량, 박형 등의 특성으로 휴대용 정보기기에 액정표시장치 LCD와 유기 EL 표시장치 OLED 등이 많이 사용되고 있다. 유기 전계발광 표시장치는 액정표시장치에 비하여 휘도특성 및 시야각 특성이 우수하여 차세대 평판표시장치로 주목받고 있다.
통상, 액티브 매트릭스 유기 전계발광 표시장치 AMOLED에 형성된 화소는 R, G, B 부화소로 구성되고, 각 R, G, B 부화소는 유기 전계발광 표시소자를 구비한다. 각 유기 전계발광 표시소자는 애노드 전극과 캐소드 전극 사이에 각 R, G, B 유기발광층을 개재하고, 애노드 전극과 캐소드 전극에 인가되는 전압에 의해 R, G, B 유기발광층으로 형성된 유기막으로부터 소정의 광을 발광한다.
또한, 액티브 매트릭스 유기 EL 표시장치 AMOLED는 전압 기입 방식(Voltage programming method) 또는 전류 기입 방식(Current programming method)을 사용하여 N*M 개의 유기 전계발광 표시소자들을 구동시킨다.
도 1은 종래 기술에 따른 유기 전계발광 표시장치에 구비되는 표시 패널부로 인가되는 신호 입력부의 단면도이다.
도 1을 참조하면, 유기 전계발광 표시장치에 구비되는 표시 패널부의 일부를 절단한 단면도는 데이터 신호가 입력되는 데이터 라인부(Z)와 상기 데이터 라인부(Z) 양 옆으로 전원 전압이 입력되는 제 1 전원 라인부(X) 및 제 2 전원 라인부(Y)로 나뉘어 진다.
즉, 종래 기술에 따른 단면도는 유기 전계발광 표시장치에 구비되는 표시 패널부의 구성 요소 중에서 데이터 드라이버와 표시 패널을 서로 연결케 하는 다수의 데이터 라인을 절개한 부분이다. 따라서, 상기 다수의 데이터 라인은 소정의 데이터 신호를 상기 표시 패널로 전달하기 위해 스파이터 타이(Spider tie)형의 라인들을 이용하여 출력된다.
먼저, 상기 단면도를 형성하는 제조 공정은 유리나 합성 수지 등으로 이루어진 기판(100)을 구비하며, 상기 기판(100) 상부로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(110)을 형성한다.
단, 버퍼층(110)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.
다음, 상기 기판 전면에 걸쳐 게이트 절연막(120)을 형성한다. 또한, 상기 기판 전면에 걸쳐 표시 패널로 데이터신호를 인가하기 위한 일정간격으로 패터닝되는 다수의 데이터 라인(130)을 형성한다.
여기서, 상기 데이터 라인 물질은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al) 또는 은(Ag)과 같은 금속 물질을 포함하는 합금(ally) 중에 적어도 하나의 금속 물질로 이루어진다.
다음, 상기 다수의 데이터 라인(130)을 포함하는 게이트 절연막(120) 상부인 기판 전면에 걸쳐 층간 절연막(140)을 형성하고, 상기 층간 절연막(140) 상부 전면에 걸쳐 소정의 전원 전극을 형성한다. 이에 따라, 제 1 전원 라인부(X), 제 2 전원 라인부(Y) 및 데이터 라인부(Z)에 상기 전원 전극의 증착에 따른 소정의 전원 라인(150)이 구성된다.
이에 따라, 상기 다수의 데이터 라인(130)과 전원 라인(150) 사이에 기생 커패시터(C)가 형성되며, 상기 기생 커패시터(C)에 의해 부하 성분인 신호 손실, 신호 왜곡, 신호 지연 및 과전력이 생성된다. 즉, 상기 부하 성분으로 인하여 상기 유기 전계발광 표시장치가 발광하는데 지장을 초래한다.
여기서, 상기 전원 라인을 형성하는 물질은 크롬(Cr), 텡스텐(W), 몰리브덴(Mo), 알루미늄(Al) 또는 은(Ag)과 같은 금속 물질을 포함하는 합금(ally) 중에 적어도 하나의 금속 물질로 이루어진다.
상기 제 1 전원 라인부(X), 제 2 전원 라인부(Y) 및 데이터 라인부(Z)에 형성되는 전원 라인(150)의 상부 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 이들의 적층막 중에 하나를 선택하여 패시베이션막(160)을 형성한다.
다음, 상기 패시베이션막(160) 상부에 아크릴 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), SOG(Spin On Glass), 아크릴레이트(Arcylate) 또는 폴리 페놀 수지 중에 적어도 하나의 유기막인 평탄화막(170)을 형성한다.
다음, 상기 평탄화막(170) 상부 전면에 걸쳐 화소 정의막(PDL : 180)을 도포한다.
여기서, 상기 화소 정의막(180)은 아크릴계 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), SOG(Spin On Glass), 아크릴레이드(Acrylate) 또는 폴리 페놀 수지 중에 적어도 하나의 유기 물질로 이루어진다.
상기와 같은 종래의 유기 전계발광 표시장치의 신호 입력부는 전원 라인과 데이터 라인 사이의 거리가 가까워 원치 않는 오버랩에 따른 불필요한 기생 커패시턴스에 의해 부하(load)가 증가되어 데이터 신호의 손실, 왜곡, 지연 등이 발생되는 문제점이 있다.
상기 문제점을 해결하고자 본 발명이 이루고자 하는 기술적 과제는 유기 전계발광 표시장치의 신호 입력부에 형성되는 전원 라인과 데이터 라인 사이에 거리차 또는 간격차를 최대화함으로써, 불필요한 기생 커패시턴스를 제거하는데 있다.
상기 목적을 달성하기 위한 본 발명의 유기 전계발광 표시장치는 데이터 신호와 전원 전압을 다수의 화소로 공급하는 신호 입력부에 형성되는 기판; 상기 기판 상에 형성된 게이트 절연막 상부에 일정간격을 두고 형성되는 다수의 데이터 라인; 상기 다수의 데이터 라인을 포함하는 기판 전면에 형성되는 층간 절연막; 상기 층간 절연막 상부에 형성되는 패시베이션막; 상기 다수의 화소가 형성된 화소부와 분리되어 패터닝되고, 상기 패시배이션막 상부 전면에 형성되는 화소전극; 및 상기 화소전극 상부에 형성되는 화소 정의막을 포함하며, 상기 화소전극은 상기 다수의 화소로 전원전압을 공급하는 것을 특징으로 한다.
또한, 상기 목적은 데이터 신호와 전원 전압을 다수의 화소로 공급하는 신호 입력부에 형성되는 기판; 상기 기판 상에 형성된 게이트 절연막 상부에 일정간격을 두고 형성되는 다수의 데이터 라인; 상기 다수의 데이터 라인을 포함하는 기판 전면에 형성되는 층간 절연막; 상기 층간 절연막 상부에 형성되는 패시베이션막; 상기 패시베이션막 상부에 형성되는 화소 정의막; 및 상기 다수의 화소가 형성된 화소부와 분리되어 패터닝되고, 상기 화소 정의막 상부 전면에 형성되는 캐소드전극을 포함하며, 상기 캐소드전극은 상기 다수의 화소로 전원전압을 공급하는 것을 특징으로 하는 유기 전계발광 표시장치에 의해서도 달성될 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
실시예 1
도 2는 본 발명의 제 1 실시예에 따른 유기 전계발광 표시장치에 구비되는 표시 패널부의 평면도이다.
도 2를 참조하면, 유기 전계발광 표시장치에 구비되는 표시 패널부(200)는 다수의 화소를 포함하는 표시 패널(260), 상기 표시 패널(260)의 상측에 배선되어 전원 전압 VDD을 인가하는 상부전원 라인(210), 상기 표시 패널(260)의 하측에 배선되어 전원 전압 VDD을 인가하는 하부전원 라인(230), 상기 표시 패널(260)의 일 측에 위치되어 기준 전압 VSS을 인가하는 기준전원 라인(220), 상기 표시 패널(260)의 타측에 위치되어 스캔 신호를 출력하는 스캔 드라이버(240), 상기 하부전원 라인의 하측에 형성되어 상기 표시 패널(260)에 데이터 신호를 인가하는 데이터 드라이버(250)를 포함한다.
먼저, 상기 표시 패널(260)은 다수의 스캔 라인, 다수의 데이터 라인으로 정의되는 영역에 형성된 다수의 화소로 구성된다. 상기 각각의 화소는 적색, 녹색, 청색 부화소들의 조합으로 이루어지며, 상기 데이터 라인으로부터 전달되는 데이터 신호와 상기 스캔 라인으로부터 전달되는 스캔 신호와 연결된다.
또한, 상기 화소의 적색, 녹색, 청색 부화소는 동일한 화소 회로의 구성을 갖으며, 유기 전계발광 표시소자에 인가되는 소정의 신호에 상응하는 적색, 녹색, 청색의 빛을 발광하여 특정한 조합색으로 디스플레이된다.
다음, 상기 상부전원 라인(210)은 소정의 전원 전압 VDD을 상기 표시 패널(260)의 다수의 화소로 전달하는 라인으로써, 상기 표시 패널(260)의 다수의 화소와 연결되어 소정의 전원 공급원으로부터 생성된 전원 전압 VDD를 상기 다수의 화소로 공급한다.
다음, 상기 하부전원 라인(230)은 상기 상부전원 라인(210)과 마찬가지의 역할을 수행하는 라인으로써, 상기 소정의 전원 전압 VDD을 상기 표시 패널(260)의 다수의 화소로 전달시키는 라인이다. 즉, 상기 하부전원 라인(230)은 상기 표시 패널(260)의 다수의 화소와 연결되어 소정의 전원 공급원으로부터 생성된 전원 전압 VDD를 상기 다수의 화소로 공급한다. 또한, 상기 하부전원 라인(230)과 상부전원 라인(210)은 별도의 전압을 각각 단독으로 인가받는 것이 아니라, 동일 전압인 전원 전압 VDD를 동시에 수신하며 출력한다. 이에 따라, 상기 하부전원 라인(230)과 상부전원 라인(210)은 내부적으로 서로 연결됨에 의해 상기 표시 패널(260)의 다수의 화소로 상기 전원 전압 VDD를 인가한다.(미도시)
다음, 상기 기준전원 라인(220)은 소정의 기준 전압 VSS을 상기 표시 패널(260)의 다수의 화소로 전달하는 라인으로써, 상기 표시 패널(260)의 다수의 화소와 연결되어 소정의 전원 공급원으로부터 생성된 기준 전압 VSS를 상기 다수의 화소로 공급한다.
다음, 상기 데이터 드라이버(250)는 다수의 데이터 라인을 이용하여 상기 데이터 신호를 전달한다. 즉, 상기 다수의 데이터 라인(250)은 스파이더 타이(Spider tie)의 형태로 상기 표시 패널(160)과 연결됨에 따라, 상기 표시 패널(260)의 다수의 화소로 상기 데이터 신호를 전달한다.
또한, 상기 다수의 데이터 라인은 상기 표시 패널(260)의 존재 영역에서 상기 상부전원 라인(210) 및 하부전원 라인(230)과 서로 커패시터를 성립한다. 즉, 상기 다수의 데이터 라인은 상기 데이터 신호의 흐름에 의해 소정의 제 1 전위가 형성되고, 상기 상부전원 라인(210) 및 하부전원 라인(230)은 상기 전원 전압 VDD의 흐름에 의해 소정의 제 2 전원이 형성된다. 이에 따라, 상기 커패시터는 상기 제 1 전위와 제 2 전위 사이에 전위차로 인해 발생되는 기생 커패시터는 불필요한 값에 해당됨으로 상기 제 1 전위와 제 2 전위 사이의 전위차를 최소로 하는 것이 본 발명의 핵심이다.
다음, 상기 스캔 드라이버(240)는 상기 데이터 신호를 제어하기 위한 스캔 신호를 생성하고, 상기 스캔 신호를 순차적으로 상기 표시 패널(260)의 다수의 화소에 주사시켜 상기 데이터 신호의 입출력을 제어하는 역할을 담당한다.
도 3은 본 발명의 제 1 실시예에 따라 도 2에 도시된 유기 전계발광 표시장치의 신호 입력부의 I-I'를 절단한 단면도이다.
도 3을 참조하면, 본 발명의 제 1 실시예에 따른 유기 전계발광 표시장치의 신호 입력부의 단면도는 제 1 전원 라인부(X'), 제 2 전원 라인부(Y') 및 데이터 라인부(Z')를 포함한다.
즉, 상기 단면도는 유기 전계발광 표시장치에 구비되는 표시 패널부의 구성 요소 중에서 데이터 드라이버와 표시 패널을 서로 연결케 하는 다수의 데이터 라인이 절개된 부분이다. 따라서, 상기 다수의 데이터 라인은 소정의 데이터 신호를 상기 표시 패널로 전달하기 위해 스파이더 타이(Spider tie)형의 라인들을 이용하여 출력된다.
먼저, 상기 단면도를 형성하는 제조 공정은 유리나 합성 수지 등으로 이루어진 기판(300)을 구비하며, 상기 기판(300) 상부로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(310)을 형성한다.
단, 버퍼층(310)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.
다음, 상기 기판 전면에 걸쳐 게이트 절연막(320)을 형성한다. 또한, 상기 기판 전면에 걸쳐 표시 패널로 데이터신호를 인가하기 위하여 일정간격으로 패터닝되는 다수의 데이터 라인(330)을 형성한다.
여기서, 상기 데이터 라인 물질은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al) 또는 은(Ag)과 같은 금속 물질을 포함하는 합금(ally) 중에 적어도 하나의 금속 물질로 이루어진다.
다음, 상기 데이터 라인부(Z')에 형성된 상기 다수의 데이터 라인(330)을 포함하는 게이트 절연막(320) 상부에 층간 절연막(340)을 형성하고, 상기 제 1 전원 라인부(X') 및 제 2 전원 라인부(Y')에 형성된 층간 절연막(340) 상부에 소정의 전원 전극을 형성한다. 즉, 상기 전원 전극은 패터닝되어 제 1 전원 라인부(X')에 제 1 전원 라인(350)이 구비되게 하고, 제 2 전원 라인부(Y')에 제 2 전원 라인(351)이 구비되게 한다.
상기 제 1 전원 라인부(X')의 제 1 전원 라인(350), 제 2 전원 라인부(Y')의 제 2 전원 라인(351) 및 데이터 라인부(Z')에 증착된 상기 층간 절연막(340) 상부 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 이들의 적층막 중에 하나를 선택하여 패시베이션막(360)을 형성한다.
다음, 상기 패시베이션막(360) 상부에 아크릴 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), SOG(Spin On Glass), 아크릴레이트(Arcylate) 또는 폴리 페놀 수지 중에 적어도 하나의 유기막인 평탄화막(370)을 형성한다.
다음, 상기 기판 전면에 걸쳐 형성된 상기 패시베이션막(360)과 평탄화막(370)을 일괄적으로 식각하여 상기 제 1 전원 라인부(X')의 제 1 전원 라인(350)과 제 2 전원 라인부(Y')의 제 2 전원 라인(351)이 노출되도록 소정의 제 1 비어홀(371) 및 제 2 비어홀(372)을 각각 형성한다.
즉, 상기 제 1 전원 라인(350) 및 제 2 전원 라인(351)이 연결되도록 형성된 상기 제 1 비어홀(371) 및 제 2 비어홀(372)을 통하여, 상기 데이터 라인부(Z')의 상기 평탄화막(370) 상부 전면에 걸쳐 화소전극(352)을 증착한다.
상기 화소전극(352)은 다수의 화소들이 형성된 화소부와 분리되어 패터닝된다. 따라서, 상기 화소전극(352)은 제 1 및 제 2 비어홀들(371, 372)을 통하여 연결된 상기 제 1 및 제 2 전원 라인(350, 351)으로부터의 전원전압을 표시 패널에 형성된 다수의 화소로 전달할 수 있다.
상기 화소전극(352)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성된 투명 전극 물질로 구성된다.
다음, 상기 화소전극(352) 상부의 기판 전면에 걸쳐 화소 정의막(PDL : 380)을 도포한다.
여기서, 상기 화소 정의막(380)은 아크릴계 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), SOG(Spin On Glass), 아크릴레이드(Acrylate) 또는 폴리 페놀 수지 중에 적어도 하나의 유기 물질로 이루어진다.
상술한 바와 같이, 본 발명의 제 1 실시예에 따른 유기 전계발광 표시장치는 도 1의 종래 구조와 다르게 상기 다수의 데이터 라인(330)과 오버랩 되는 전원 라인으로 캐소드 전극(352)을 이용함으로써, 다수의 데이터 라인(330)과 전원 라인(352) 사이의 거리차(gap)를 멀게 하여 종래에 비해 기생 커패시터(C')의 커패시턴 스를 훨씬 감소시켰다.
실시예 2
도 4는 본 발명의 제 2 실시예에 따라 도 2에 도시된 유기 전계발광 표시장치의 신호 입력부의 I-I'를 절단한 단면도이다.
도 4를 참조하면, 본 발명의 제 2 실시예에 따른 유기 전계발광 표시장치의 신호 입력부의 단면도는 제 1 전원 라인부(X'), 제 2 전원 라인부(Y') 및 데이터 라인부(Z')를 포함한다.
즉, 상기 단면도는 유기 전계발광 표시장치에 구비되는 표시 패널부의 구성 요소 중에서 데이터 드라이버와 표시 패널을 서로 연결케 하는 다수의 데이터 라인이 절개된 부분이다. 따라서, 상기 다수의 데이터 라인은 소정의 데이터 신호를 상기 표시 패널로 전달하기 위해 스파이더 타이(Spider tie)형의 라인들을 이용하여 출력된다.
먼저, 상기 단면도를 형성하는 제조 공정은 유리나 합성 수지 등으로 이루어진 기판(300)을 구비하며, 상기 기판(300) 상부로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/질화막(SiO2/SiNx)의 적층막 중에 하나를 선택하여 버퍼층(310)을 형성한다.
단, 버퍼층(310)은 반드시 형성되어야 하는 것은 아니며, 선택적으로 형성하는 것이 바람직하다.
다음, 상기 기판 전면에 걸쳐 게이트 절연막(320)을 형성한다. 또한, 상기 기판 전면에 걸쳐 표시 패널로 데이터신호를 인가하기 위하여 일정간격으로 패터닝되는 다수의 데이터 라인(330)을 형성한다.
여기서, 상기 데이터 라인 물질은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al) 또는 은(Ag)과 같은 금속 물질을 포함하는 합금(ally) 중에 적어도 하나의 금속 물질로 이루어진다.
다음, 상기 데이터 라인부(Z')에 형성된 상기 다수의 데이터 라인(330)을 포함하는 게이트 절연막(320) 상부에 층간 절연막(340)을 형성하고, 상기 제 1 전원 라인부(X') 및 제 2 전원 라인부(Y')에 형성된 층간 절연막(340) 상부에 소정의 전원 전극을 형성한다. 즉, 상기 전원 전극은 패터닝되어 제 1 전원 라인부(X')에 제 1 전원 라인(350)이 구비되게 하고, 제 2 전원 라인부(Y')에 제 2 전원 라인(351)이 구비되게 한다.
상기 제 1 전원 라인부(X')의 제 1 전원 라인(350), 제 2 전원 라인부(Y')의 제 2 전원 라인(351) 및 데이터 라인부(Z')에 증착된 상기 층간 절연막(340) 상부 전면에 걸쳐 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 이들의 적층막 중에 하나를 선택하여 패시베이션막(360)을 형성한다.
다음, 상기 패시베이션막(360) 상부에 아크릴 수지, 벤조사이클로부텐 수지(BCB), 폴리이미드 수지(PI), SOG(Spin On Glass), 아크릴레이트(Arcylate) 또는 폴리 페놀 수지 중에 적어도 하나의 유기막인 평탄화막(370)을 형성한다.
다음, 상기 기판 상부의 전면에 걸쳐 화소 정의막(PDL : 380)을 도포한다.
여기서, 상기 화소 정의막(380)은 아크릴계 수지, 벤조사이클로부텐 수지 (BCB), 폴리이미드 수지(PI), SOG(Spin On Glass), 아크릴레이드(Acrylate) 또는 폴리 페놀 수지 중에 적어도 하나의 유기 물질로 이루어진다.
다음, 상기 기판 전면에 걸쳐 형성된 상기 패시베이션막(360), 평탄화막(370) 및 화소 정의막(380)을 일괄적으로 식각하여 상기 제 1 전원 라인부(X'')의 제 1 전원 라인(350)과 제 2 전원 라인부(Y'')의 제 2 전원 라인(251)이 노출되도록 소정의 제 1 비어홀(381) 및 제 2 비어홀(382)을 각각 형성한다.
즉, 상기 제 1 전원 라인(350) 및 제 2 전원 라인(351)이 연결되도록 형성된 상기 제 1 비어홀(381) 및 제 2 비어홀(382)을 통하여, 상기 데이터 라인부(Z')의 상기 화소정의막(380) 상부 전면에 걸쳐 캐소드 전극(352)을 증착한다.
상기 캐소드 전극(352)은 다수의 화소들이 형성된 화소부와 분리되어 패터닝된다. 따라서, 상기 캐소드 전극(352)은 제 1 및 제 2 비어홀들(381, 382)을 통하여 연결된 상기 제 1 및 제 2 전원 라인(350, 351)으로부터의 전원전압을 표시 패널에 형성된 다수의 화소로 전달할 수 있다.
상기 캐소드 전극(352)은 칼슘(Ca), 마그네슘(Mg), 은(Ag)과 같은 금속 물질을 포함하는 합금(ally) 중에 적어도 하나의 금속 물질이다.
상술한 바와 같이, 본 발명의 제 2 실시예에 따른 유기 전계발광 표시장치는 도 1의 종래 구조와 다르게 상기 다수의 데이터 라인(330)과 오버랩 되는 전원 라인으로 캐소드 전극(352)을 이용함으로써, 다수의 데이터 라인(330)과 전원 라인(352) 사이의 거리차(gap)를 멀게 하여 종래에 비해 기생 커패시터(C')의 커패시턴스를 훨씬 감소시켰다.
결국, 본 발명의 제 1 및 제 2 실시예에 따라 데이터 라인과 오버랩 되는 부분의 전원 라인을 화소 전극 또는 캐소드 전극으로 사용함으로써, 두 신호 라인 사이의 거리차가 종래에 비하여 훨씬 멀어지게 하여 기생 커패시터를 감소시켜 데이터 라인의 부하를 감소시킨다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 유기 전계발광 표시장치는 표시 패널부의 신호 입력부의 데이터 라인들과 오버랩 되는 전원 라인을 화소전극 또는 캐소드 전극으로 형성함으로써, 데이터 라인의 부하를 감소시키는 효과가 있다.

Claims (12)

  1. 데이터 신호와 전원 전압을 다수의 화소로 공급하는 신호 입력부에 형성되는 기판;
    상기 기판 상에 형성된 게이트 절연막 상부에 일정간격을 두고 형성되는 다수의 데이터 라인;
    상기 다수의 데이터 라인을 포함하는 기판 전면에 형성되는 층간 절연막;
    상기 층간 절연막 상부에 형성되는 패시베이션막;
    상기 다수의 화소가 형성된 화소부와 분리되어 패터닝되고, 상기 패시배이션막 상부 전면에 형성되는 화소전극; 및
    상기 화소전극 상부에 형성되는 화소 정의막을 포함하며,
    상기 화소전극은 상기 다수의 화소로 전원전압을 공급하는 것을 특징으로 하는 유기 전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 데이터라인이 형성된 이외의 영역에 패터닝되며, 상기 층간 절연막과 상기 패시베이션막 사이에 형성되는 전원 라인을 더 포함하며,
    상기 화소전극은 상기 패시베이션막에 형성된 비어홀을 통하여 상기 전원 라인과 연결되는 것을 특징으로 하는 유기 전계발광 표시장치.
  3. 제 2 항에 있어서,
    상기 화소전극은 ITO 또는 IZO의 투명 전극인 것을 특징으로 하는 유기 전계발광 표시장치.
  4. 제 3 항에 있어서,
    상기 다수의 데이터 라인은 크롬(Cr), 텡스텐(W), 몰리브덴(Mo), 알루미늄(Al), 은(Ag) 또는 이들을 포함하는 합금(ally) 중에 하나인 것을 특징으로 하는 유기 전계발광 표시장치.
  5. 제 4 항에 있어서,
    상기 다수의 데이터 라인은 스파이더 타이(Spider tie)형을 통하여 표시 패널과 연결되는 것을 특징으로 하는 유기 전계발광 표시장치.
  6. 제 5 항에 있어서,
    상기 유기 전계발광 표시장치는 상기 패시베이션막 상부에 형성되는 평탄화 막을 더 포함하는 것을 특징으로 하는 유기 전계발광 표시장치.
  7. 데이터 신호와 전원 전압을 다수의 화소로 공급하는 신호 입력부에 형성되는 기판;
    상기 기판 상에 형성된 게이트 절연막 상부에 일정간격을 두고 형성되는 다수의 데이터 라인;
    상기 다수의 데이터 라인을 포함하는 기판 전면에 형성되는 층간 절연막;
    상기 층간 절연막 상부에 형성되는 패시베이션막;
    상기 패시베이션막 상부에 형성되는 화소 정의막; 및
    상기 다수의 화소가 형성된 화소부와 분리되어 패터닝되고, 상기 화소 정의막 상부 전면에 형성되는 캐소드 전극을 포함하며,
    상기 캐소드 전극은 상기 다수의 화소로 전원전압을 공급하는 것을 특징으로 하는 유기 전계발광 표시장치.
  8. 제 7 항에 있어서,
    상기 다수의 데이터라인이 형성된 이외의 영역에 패터닝되며, 상기 층간 절연막과 상기 패시베이션막 사이에 형성되는 전원 라인을 더 포함하며,
    상기 캐소드전극은 상기 패시베이션막 및 상기 화소 정의막에 형성된 비어홀 을 통하여 상기 전원 라인과 연결되는 것을 특징으로 하는 유기 전계발광 표시장치.
  9. 제 8 항에 있어서,
    상기 캐소드 전극은 칼슘(Ca), 마그네슘(Mg), 은(Ag) 또는 이들을 포함하는합금(ally) 중에 하나인 것을 특징으로 하는 유기 전계발광 표시장치.
  10. 제 9 항에 있어서,
    상기 다수의 데이터 라인은 크롬(Cr), 텡스텐(W), 몰리브덴(Mo), 알루미늄(Al), 은(Ag) 또는 이들을 포함하는 합금(ally) 중에 하나인 것을 특징으로 하는 유기 전계발광 표시장치.
  11. 제 10 항에 있어서,
    상기 다수의 데이터 라인은 스파이더 타이(Spider tie)형을 통하여 표시 패널과 연결되는 것을 특징으로 하는 유기 전계발광 표시장치.
  12. 제 11 항에 있어서,
    상기 유기 전계발광 표시장치는 상기 패시베이션막 상부에 형성되는 평탄화막을 더 포함하는 것을 특징으로 하는 유기 전계발광 표시장치.
KR1020050086682A 2005-09-16 2005-09-16 유기 전계발광 표시장치 KR100721949B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050086682A KR100721949B1 (ko) 2005-09-16 2005-09-16 유기 전계발광 표시장치
US11/521,703 US7791266B2 (en) 2005-09-16 2006-09-15 Organic electroluminescent display having low data line capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086682A KR100721949B1 (ko) 2005-09-16 2005-09-16 유기 전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20070032447A KR20070032447A (ko) 2007-03-22
KR100721949B1 true KR100721949B1 (ko) 2007-05-25

Family

ID=41560440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086682A KR100721949B1 (ko) 2005-09-16 2005-09-16 유기 전계발광 표시장치

Country Status (2)

Country Link
US (1) US7791266B2 (ko)
KR (1) KR100721949B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651262B2 (en) 2018-02-12 2020-05-12 Samsung Display Co., Ltd. Display device
US11404521B2 (en) 2019-10-01 2022-08-02 Samsung Display Co., Ltd. Display apparatus including power supply line and fan-out portion
US11991908B2 (en) 2020-10-13 2024-05-21 Samsung Display Co., Ltd. Display device having an expansion pattern connected to a power transfer wiring

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640085B2 (ja) * 2005-09-30 2011-03-02 カシオ計算機株式会社 表示パネル
JP2009116206A (ja) * 2007-11-09 2009-05-28 Sony Corp Ｅｌ表示パネル及び電子機器
KR101805753B1 (ko) 2011-06-13 2017-12-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6231281B2 (ja) * 2013-01-23 2017-11-15 株式会社ジャパンディスプレイ 表示装置
JP2018060743A (ja) * 2016-10-07 2018-04-12 株式会社ジャパンディスプレイ 表示装置
KR102528500B1 (ko) * 2018-07-19 2023-05-04 삼성디스플레이 주식회사 표시 장치
US20220219875A1 (en) * 2021-01-14 2022-07-14 Royal Consumer Products Llc Fusion pack containing both a sheet stack and corrugated board that are overwrapped by plastic film in a seal tight manner without damage to the sheet stack

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005198A (ko) * 2003-07-07 2005-01-13 삼성에스디아이 주식회사 액티브 매트릭스 디스플레이 장치 및 그 구동방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702858B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100491821B1 (ko) 2002-05-23 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100590249B1 (ko) 2002-10-14 2006-06-15 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
KR100560782B1 (ko) 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100741967B1 (ko) * 2004-11-08 2007-07-23 삼성에스디아이 주식회사 평판표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050005198A (ko) * 2003-07-07 2005-01-13 삼성에스디아이 주식회사 액티브 매트릭스 디스플레이 장치 및 그 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651262B2 (en) 2018-02-12 2020-05-12 Samsung Display Co., Ltd. Display device
US11404521B2 (en) 2019-10-01 2022-08-02 Samsung Display Co., Ltd. Display apparatus including power supply line and fan-out portion
US11991908B2 (en) 2020-10-13 2024-05-21 Samsung Display Co., Ltd. Display device having an expansion pattern connected to a power transfer wiring

Also Published As

Publication number Publication date
KR20070032447A (ko) 2007-03-22
US20100133988A1 (en) 2010-06-03
US7791266B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
KR100721949B1 (ko) 유기 전계발광 표시장치
KR102334953B1 (ko) 표시장치 및 그 구동방법
KR100830981B1 (ko) 유기 발광 표시 장치
CN111354304B (zh) 显示装置
KR102531312B1 (ko) 표시장치
KR20120134222A (ko) 백색 유기발광다이오드 표시소자
US10790344B2 (en) Display device and method for manufacturing the same
KR20180098447A (ko) 유기 발광 표시 장치
JP7148482B2 (ja) 表示装置
KR20180024095A (ko) 표시장치
KR20090046053A (ko) 유기전계발광표시장치 및 이의 구동방법
KR20120041461A (ko) 유기전계발광표시장치
KR102572341B1 (ko) 표시장치
KR101949675B1 (ko) 유기발광 표시장치 및 이의 제조방법
KR20200039263A (ko) 표시장치
US20230284472A1 (en) Transparent display device
KR101450887B1 (ko) 유기전계발광표시장치
KR102394650B1 (ko) 유기발광 표시장치
KR20090072782A (ko) 유기전계발광표시장치
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20090094692A (ko) 유기전계발광표시장치
KR100721945B1 (ko) 유기 전계발광 표시장치
TWI674672B (zh) 顯示裝置
KR102344142B1 (ko) 표시장치
KR100639010B1 (ko) 발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13