KR20030090339A - 액정표시장치용 어레이기판 제작방법 - Google Patents

액정표시장치용 어레이기판 제작방법 Download PDF

Info

Publication number
KR20030090339A
KR20030090339A KR1020020028605A KR20020028605A KR20030090339A KR 20030090339 A KR20030090339 A KR 20030090339A KR 1020020028605 A KR1020020028605 A KR 1020020028605A KR 20020028605 A KR20020028605 A KR 20020028605A KR 20030090339 A KR20030090339 A KR 20030090339A
Authority
KR
South Korea
Prior art keywords
electrode
gate electrode
gate
source
drain
Prior art date
Application number
KR1020020028605A
Other languages
English (en)
Other versions
KR100491821B1 (ko
Inventor
박광순
임철우
송상무
우철민
최승규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0028605A priority Critical patent/KR100491821B1/ko
Priority to TW092113314A priority patent/TW594342B/zh
Priority to GB0311482A priority patent/GB2388950B/en
Priority to FR0306050A priority patent/FR2840106B1/fr
Priority to JP2003143836A priority patent/JP2003347558A/ja
Priority to US10/442,165 priority patent/US6927810B2/en
Priority to CNB031308902A priority patent/CN100390649C/zh
Priority to DE10323406A priority patent/DE10323406A1/de
Publication of KR20030090339A publication Critical patent/KR20030090339A/ko
Application granted granted Critical
Publication of KR100491821B1 publication Critical patent/KR100491821B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치의 동작특성을 결정하는 스위칭 소자의 구성에 관한 것이다.
게이트전극과 액티브층과 소스전극 및 드레인전극으로 구성되는 스위칭 소자에 있어서, 게이트 전극의 일변 중 상기 드레인 전극과 겹쳐지는 부분의 일변을 안쪽으로 꺽어진 형상으로 구성한다.
이와 같이 하면, 상기 드레인 전극과 게이트 전극이 겹쳐지면서 발생는 기생캐패시턴스값(Cgs)이 작아지므로 플리커(fliker)가 발생하지 않는다.
따라서, 고 화질의 액정표시장치를 제작할 수 있다.

Description

액정표시장치용 어레이기판 제작방법{method for fabricating array substrate for LCD}
본 발명은 액정표시장치(LCD)용 어레이기판에 관한 것이며, 특히 어레이기판 상에 형성된 스위칭소자(Switching device)에 관한 것으로, 상기 스위칭소자에서 게이트전극(gate electrode)과 드레인전극(drain electrode)의 겹침면적에서 발생하는 기생용량(Cgd)을 줄여 ΔVP의 값을 줄이는 방법에 관한 것이다.
도 1 은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(7)와 상기 각 컬러필터(7)사이에 구성된 블랙매트릭스(6)와 상기 서브 컬러필터와 블랙매트릭스 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이, 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(도 1의 14)은 자발분극(Spontaneous polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
도 2는 도 1의 구성 중 어레이기판의 일부를 개략적으로 도시한 확대평면도이다.
전술한 구성 중 상기 액정층(도 1의 14)을 구동하기 위해 필요한 요소들은 주사신호(scanning signal, 게이트전압)를 전달하는 게이트배선(13)과, 영상신호(Image signal, 데이터전압)를 전달하는 데이터배선(15)과, 상기 게이트배선과 데이터배선에 각각 연결되고, 상기 게이트배선(13)과 데이터배선(15)이 교차하는 지점에 위치하는 스위칭소자인 박막트랜지스터(T)와, 상기 박막트랜지스터에 연결된 화소전극(pixel electrode)(17)이다.
상기 박막트랜지스터(T)는 상기 게이트배선(13)과 연결된 게이트전극(31)과, 상기 게이트전극(31)상부에서 상기 게이트전극(31)과 소정면적 겹쳐 형성되는 소스전극(33)및 드레인전극(35)으로 구성되며, 상기 소스전극(33)과 드레인전극(35)은 반도체층(이하 "액티브층 ; active layer"이라함)(32)을 사이에 두고 이격되어 형성된다.
상기 액티브층(32)은 일반적으로 비정질실리콘(a-Si:H)을 사용하여 형성하며, 경우에 따라서는 폴리 실리콘(poly silicon)으로 형성할 수 있다.
이때, 상기 소스전극(33)은 데이터배선(15)과 연결되어 형성되고, 상기 드레인전극(35)은 상기 화소영역(P)상에 위치한 화소전극(17)과 연결된다.
여기서, 상기 화소전극(17)의 일부는 상기 화소영역(P)을 정의하는 게이트배선(13)의 상부까지 연장되어 상기 게이트배선과 함께 스토리지 캐패시터(Cst)(C)를 이룬다.(경우에 따라 스토리지 캐패시터의 구성은 다양하게 변형할 수 있다.)
전술한 구성에서, 상기 액정패널은 상기 게이트배선(13)에 접속된 게이트전극(31)에 주사신호(게이트전압)를 인가하여 스위칭소자를 온 상태(ON state)로 하고, 상기 주사신호에 의해 동기 되어 드레인 전극으로부터 진폭이 변조된 영상신호가 화소에 전달되면, 상기 전달된 신호에 의해 상기 화소전극 상에 분포한 액정(도 1의 14)이 분극 하여 재배열하게 된다.
만약, 게이트배선(13)이 선택되지 않으면 오프상태(off state)가 되고, 박막트랜지스터(T)를 통하여 화소영역(P)에 축적된 전하가 오프상태에서 박막트랜지스터(T)및 액정(도 1의 14)에 상기 데이터전압이 계속 방전하게 된다.
이러한 현상을 방지하기 위해, 상기 스토리지 캐패시터(C)는 상기 화소전극(17)에 병렬로 연결하여 사용하게 되며, 상기 스토리지 캐패시터는 방전된 전하를 보충하여 데이터전압을 유지하는 역할을 하게 된다.
전술한 어레이기판의 구성 중 상기 드레인전극에 입력된 영상신호는 상기 박막트랜지스터(T)의 단자간(즉, 드레인 전극과 게이트 전극) 기생용량(parasitic capacitance)에 의해 영향을 받아 변동한다.
상기 박막트랜지스터(T)의 단자(드레인전극과 게이트전극)간 기생용량성분은 상기 게이트전극(31)과 소스전극(33)이 겹쳐지는 부분과 상기 게이트전극(31)과 드레인전극(35)이 겹쳐지는 부분(빗살해칭 영역)에서 발생하며 특히, 상기 게이트전극(31)과 소스전극(33) 사이의 캐패시터에 축적되는 용량을 Cgs라 하고, 상기 게이트전극(31)과 상기 드레인전극(35)이 겹쳐지는 부분에서 발생하는 기생용량을 Cgd라 한다.
이때, 상기 Cgd성분은 상기 반도체영역이 포화상태 일 때, 상기 패널의 전하는 상기 드레인전극(35)쪽으로 집중되기 때문에 상기 Cgd성분이 커지게 된다.
상기 액티브채널에서의 전자 이동도에 의한 박막트랜지스터의 동작특성과,상기 박막트랜지스터 기생용량(Cgd)에 대해 이하, 도 3을 참조하여 설명한다.
도 3은 도 2중 박막트랜지스터가 구성된 영역을 확대한 확대 평면도이다.
박막트랜지스터(T)를 구성하는 게이트전극(31)과 소스전극(33)및 드레인전극(35)과, 상기 게이트전극(31)과 소스전극 및 드레인전극(33,35)과 동시에 겹쳐 구성되는 액티브층(32)으로 구성된다.
상기 박막트랜지스터(T)의 구성에서, 상기 게이트전극(31)에 입력되는 게이트전압이 온 상태(on state)에서 데이터배선(15)을 통해 흐르는 신호전압은 상기 드레인전극(35)을 통해서 상기 액정 캐패시터(LC capacitor) 및 스토리지캐패시터(storage capacitor)(도 2의 C)에 인가된다.
이때 인가된 신호전압은 게이트전압이 오프(off)된 후에도 계속 유지된다.
그러나 상기 게이트전극(31)과 드레인전극(33)의 겹침면적(D)에 의해 발생하는 기생용량(Cgd)때문에 화소전압은 ΔVp만큼의 전압이동(voltage shift)이 발생한다.
이를 일반적으로 레벨이동전압(level shift voltage)또는 킥백전압(kickback voltage)이라 한다.
이러한 킥백전압 ΔVp은 기생용량에 의해 교류 구동하는 단자전압 Vp(t)(21)에 발생하는 직류전압 오프셋(voltage offset)(ΔV)이다.
이러한 오프셋은 아래와 같은 식 (2)에 의해 표현될 수 있다.
-------- (2)
여기서, Clc: 액정의 캐패시터 용량, Cst:스토리지 캐패시턴스, Vg: 게이트 전압, Vd: 드레인 전압, Cgd:게이트전극과 드레인전극의 겹침면적에서 발생하는 기생용량.
이러한 오프셋 전압은 액정 디스플레이에 있어서 패널의 껌뻑임(flicker)과 이미지 고착(image sticking)과 화면밝기의 불균일성 등의 좋지 않은 효과를 일으킨다. 따라서, 화질불량을 유발하는 문제가 있다.
이러한 문제점을 해결하기 위해, 본 발명은 상기 게이트전극과 드레인전극의 형상을 새로운 구조로 설계하여, 드레인전극과 게이트전극 사이의 기생용량(Cgd)을 최소화하여 고화질의 액정패널을 제작하는데 그 목적이 있다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이고,
도 2는 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 3은 도 1 중 박막트랜지스터가 구성된 영역을 확대한 확대 평면도이고,
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 5는 도 4 중 박막트랜지스터가 구성된 영역을 확대한 확대 평면도이고,
도 6은 도 4의 Ⅵ-Ⅵ`을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
102 : 게이트 배선, 104 : 게이트 전극
108 : 액티브층 110 : 오믹 콘택층
112 : 데이터 배선 114 : 소스 전극
116 : 드레인 전극
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 투명한 절연기판과; 상기 기판 상에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선과; 상기 두 배선의 교차점에 구성되고, 상기 게이트배선에서 돌출 형성된 게이트전극과, 액티브층과, 상기 데이터배선에서 돌출 형성된소스전극과 이와는 소정간격 이격된 드레인전극과, 상기 소스 및 드레인전극과 상기 액티브층 사이에 개재된 오믹콘택층으로 구성된 박막트랜지스터에 있어서, 상기 드레인 전극과 겹쳐지는 게이트 전극의 일측 변은 소정의 각으로 안쪽으로 꺽어진 형상인 박막트랜지스터와; 상기 드레인전극과 접촉하면서 상기 화소영역 상에 구성된 투명전극을 포함한다.
상기 액티브층과 오믹콘택층은 상기 데이터배선의 하부에 연장 형성하여 구성한다.
상기 액티브층은 순수한 비정질 실리콘이고, 상기 오믹콘택층은 n+ 또는 p+ 불순물이 혼합된 비정질 실리콘으로 구성한다.
상기 소스 및 드레인 전극과 겹쳐지는 게이트 전극은 양측변이 소정의 각을 가지고 안쪽으로 꺽어진 형상으로 구성할 수도 있다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 투명한 절연기판을 준비하는 단계와; 상기 기판 상에 게이트배선과 상기 게이트배선에서 돌출된 게이트전극을 형성함에 있어서, 상기 게이트 전극의 일측 변은 소정의 각을 가지고 안쪽으로 꺽어진 형상으로 형성하는 단계와; 상기 게이트전극과 게이트배선을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트전극 상부의 게이트 절연막 상에 평면적으로 겹쳐진 액티브층과 오믹콘택층을 형성하는 단계와; 상기 게이트배선과 수직으로 교차하여 화소영역을 정의하는 데이터배선과, 상기 데이터배선에서 소정면적 돌출되어 상기 게이트 전극의 일측 변과 겹쳐지는 소스전극과 이와는 소정간격 이격되어 상기 게이트 전극의 꺽어진 타측 변과 겹쳐진 드레인 전극을 형성하는 단계와; 상기 소스전극 및 드레인전극의 이격된 사이로 액티브층을 노출하는 단계와; 상기 소스전극 및 드레인전극 등이 구성된 기판의 전면에, 상기 드레인전극의 일부를 노출하는 절연막인 보호막을 형성하는 단계와; 상기 노출된 드레인전극과 접촉하면서 상기 화소영역 상에 위치하도록 투명 화소전극을 형성하는 단계를 포함한다.
본 발명의 특징에 따른 박막트랜지스터는 게이트전극과 액티브층과 상기 데이터배선에서 돌출 형성된 소스전극과 이와는 소정간격 이격된 드레인전극으로 구성된 박막트랜지스터에 있어서, 상기 소스 및 드레인 전극과 겹쳐지는 게이트 전극의 양측변은 안쪽으로 소정의 각을 가지고 꺽어져 형성한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명은 상기 드레인 전극과 게이트 전극간 발생하는 기생용량을 줄이기 위해, 상기 게이트 전극의 일변 중 드레인 전극과 겹쳐지는 부분은 안쪽으로 꺽어 형성하는 것을 특징으로 한다.
이하, 도 4는 본 발명에 따른 박막트랜지스터가 구성된 어레이기판의 일부를 개략적으로 나타낸 도면이고, 도 5는 도 4중 박막트랜지스터가 구성된 영역을 확대한 확대평면도이다.(이하, 도 4와 도 5를 참조하여 설명한다.)
도시한 바와 같이, 본 발명에 따른 박막트랜지스터(T)가 구성된 어레이기판(100)은 서로 교차하여 화소영역(P)을 정의하는 게이트배선(102)과 데이터배선(112)을 구성하며, 상기 두 배선의 교차지점에는 박막트랜지스터(T)를 구성한다.
상기 박막트랜지스터(T)는 게이트배선(102)과 연결되어 주사신호를 입력받는 게이트전극(104)과, 상기 게이트전극(104)의 상부에 구성하고, 노출된 부분이 액티브채널(active channel)의 역할을 하는 액티브층(108)과, 액티브층(108)의 상부는 상기 데이터배선(112)에 연결되어 영상신호를 입력받는 소스전극(114)과, 이와는 소정간격 이격된 드레인전극(116)과, 상기 액티브층(108)과 상기 소스전극 및 드레인전극(114, 116) 사이에 오믹콘택층(110)을 구성한다.
상기 화소영역(P) 상에는 상기 드레인전극(116)과 접촉하는 투명 화소전극(120)을 구성한다.
전술한 구성에서, 상기 게이트전극(104)의 양측 상부에 상기 소스전극(114)의 일부와 상기 드레인전극(116)의 일부가 각각 평면적으로 겹쳐 형성된다.
이러한 구조에서, 상기 게이트 전극(104)의 일 변 중 상기 드레인 전극(116)과 겹쳐지는 부분은 안쪽으로 소정의 각을 가지고 꺽어진 형상으로 구성한다.
이때, 상기 게이트전극(104)의 일변은 꺽어진 형상은 4㎛이상의 피치를 가지는 것이 유리하다.
상기 게이트 전극(104)의 꺽임 구조는 소스전극(112)과 겹쳐지는 일변에도 동일하게 적용할 수 있다.
전술한 구성에서, 상기 게이트 전극(104)을 안쪽으로 꺽어 형성하기 때문에, 상기 게이트전극(104)과 겹쳐지는 드레인전극(116)의 면적은 기존에 비해 1/2로 줄어들 수 있다.
결과적으로, ΔVP값이 줄어드는 효과에 의해 액정패널에 발생하는 껌뻑임(flicker)현상 또는 이미지 고착(image sticking)현상을 방지할 수 있게 된다.
이하, 도 6을 참조하여, 전술한 구성으로 제작되는 어레이기판의 제조공정을 간략히 설명한다.
도 6은 도 4의 Ⅵ-Ⅵ를 따라 절단한 단면도이다.
(비정질 실리콘층을 액티브층으로 사용하는 인버티드 스테거드(inverted staggered)형 박막트랜지스터가 구성된 액정표시장치용 어레이기판을 예를 들어 설명한다.)
도시한 바와 같이, 불투명한 도전성 금속을 사용하여 투명한 절연기판(101)상에 게이트전극(104)과, 상기 게이트전극에서 일 방향으로 연장된 게이트배선(도 4의 102)을 형성한다.
이때, 상기 게이트 전극(104)은 이후 형성되는 드레인 전극(116,118)과 겹쳐지는 일측 변을 안쪽으로 소정의 각으로 꺽어 형성한다.
경우에 따라, 상기 소스 및 드레인 전극(114,116)과 접촉하는 게이트 전극(104)의 양측 변을 모두 안쪽으로 소정으로 각으로 꺽어 형성할 수도 있다.
또한, 게이트 전극의 꺽인 형상은 안정적인 박막트랜지스터의 특성을 확보하기 의해서 게이트 전극의 돌출된 길이보다는 작고, 4㎛이상의 피치를 가지는 것이 유리하다.
상기 게이트배선(102)이 형성된 기판(101)의 전면에 질화실리콘(SiNx) 또는 산화실리콘(SiO2)을 증착하여 게이트 절연막(106)을 형성한다.
다음으로, 상기 게이트 전극(104)상부의 게이트 절연막(106)상에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 연속으로 증착하여, 액티브층(active layer)(108)과 오믹콘택층(ohmic contact layer)(110)을 형성한다.
이때, 상기 액티브층(108)과 오믹콘택층(110)은 이후 공정에서 형성되는 데이터배선과 소스-드레인부(소스전극과 드레인전극이 구성될 영역)와 동일한 형상으로 패턴한다.
이와 같이 하는 이유는, 이후 공정에서 증착되는 금속의 부착(adhesion)을 더욱 개선하기 위함이다.
상기 액티브층(108)이 패턴된 기판(101)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 오믹콘택층(110)과 평면적으로 겹쳐지는 데이터배선(112)과, 상기 데이터배선(112)에서 일 방향으로 연장된 소스전극(114)과 이와는 소정간격 이격된 드레인전극(116)을 형성한다.
전술한 구성에서, 상기 드레인 전극(114,116)과 게이트 전극(104)의 겹침 면적은 기존에 비해 1/2의 면적에 해당하므로가 되어 기존에 비해 기생캐패시턴스 값이 적어지는 효과를 얻을 수 있다.
따라서, 상기 드레인전극(116)과 게이트전극(104)의 겹침면적에서 발생하는기생용량(Cgd)에 의한 ΔVp를 줄일 수 있기 때문에 선명한 화질을 보이는 액정패널을 제작하는 것이 가능하다.
상기 데이터배선(112)과 소스전극 및 드레인전극(114, 116)을 형성한 후, 연속하여 상기 소스전극과 드레인전극 사이로 노출된 오믹콘택층을 제거하여 액티브층의 일부(즉, 액티브채널)를 노출한다.
다음으로, 상기 소스 및 드레인전극(114, 116)등이 형성된 기판(101)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질그룹 중 선택된 하나를 코팅하여 보호막(passivation layer)(118)을 형성한다.
연속하여, 상기 보호막(118)을 식각하여 상기 드레인전극(116)의 일부를 노출하는 콘택홀(K)을 형성한다.
다음으로, 상기 콘택홀(K)이 형성된 보호막(118)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 콘택홀(K)을 통해 상기 드레인전극(116)과 접촉하는 화소전극(pixel electrode)(120)을 형성한다.
전술한 바와 같은 공정을 통해 액정표시장치용 어레이기판(100)을 제작할 수 있다.
전술한 바와 같이, 본 발명에 따라 상기 소스전극 및 드레인전극의 구조를변경하여 어레이기판을 제작하게 되면 아래와 같은 효과가 있다.
첫째, 상기 게이트전극과 소스 및 드레인 전극의 겹침면적이 감소하기 때문에, 상기 게이트전극과 드레인전극의 겹침면적에서 발생하는 기생용량을 줄일 수 있으므로 깜빡임이나 이미지 고착현상을 방지할 수 있다.
따라서, 선명한 화질의 대면적 액정패널을 제작할 수 있다.

Claims (12)

  1. 투명한 절연기판과;
    상기 기판 상에 서로 교차하여 화소영역을 정의하는 게이트배선과 데이터배선과;
    상기 두 배선의 교차점에 구성되고, 상기 게이트배선에서 돌출 형성된 게이트전극과, 액티브층과, 상기 데이터배선에서 돌출 형성된 소스전극과 이와는 소정간격 이격된 드레인전극과, 상기 소스 및 드레인전극과 상기 액티브층 사이에 개재된 오믹콘택층으로 구성된 박막트랜지스터에 있어서,
    상기 드레인 전극과 겹쳐지는 게이트 전극의 일측 변은 소정의 각으로 안쪽으로 꺽어진 형상인 박막트랜지스터와;
    상기 드레인전극과 접촉하면서 상기 화소영역 상에 구성된 투명전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 액티브층과 오믹콘택층은 상기 데이터배선의 하부에 연장 형성된 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 액티브층은 순수한 비정질 실리콘이고, 상기 오믹콘택층은 n+ 또는 p+ 불순물이 혼합된 비정질 실리콘으로 구성된 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 소스 및 드레인 전극과 겹쳐지는 게이트 전극은 양측변이 소정의 각을 가지고 안쪽으로 꺽어진 형상으로 구성된 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 게이트 전극의 꺽어진 형상의 피치는 게이트 전극의 돌출된 길이 이하이고 4㎛이상으로 구성된 액정표시장치용 어레이기판.
  6. 투명한 절연기판을 준비하는 단계와;
    상기 기판 상에 게이트배선과 상기 게이트배선에서 돌출된 게이트전극을 형성함에 있어서, 상기 게이트 전극의 일측 변은 소정의 각을 가지고 안쪽으로 꺽어진 형상으로 형성하는 단계와;
    상기 게이트전극과 게이트배선을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트전극 상부의 게이트 절연막 상에 평면적으로 겹쳐진 액티브층과 오믹콘택층을 형성하는 단계와;
    상기 게이트배선과 수직으로 교차하여 화소영역을 정의하는 데이터배선과, 상기 데이터배선에서 소정면적 돌출되어 상기 게이트 전극의 일측 변과 겹쳐지는 소스전극과 이와는 소정간격 이격되어 상기 게이트 전극의 꺽어진 타측 변과 겹쳐진 드레인 전극을 형성하는 단계와;
    상기 소스전극 및 드레인전극의 이격된 사이로 액티브층을 노출하는 단계와;
    상기 소스전극 및 드레인전극 등이 구성된 기판의 전면에, 상기 드레인전극의 일부를 노출하는 절연막인 보호막을 형성하는 단계와;
    상기 노출된 드레인전극과 접촉하면서 상기 화소영역 상에 위치하도록 투명 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  7. 제 6 항에 있어서,
    상기 액티브층과 오믹콘택층은 상기 데이터배선의 하부로 연장 형성된 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 액티브층은 순수한 비정질 실리콘이고, 상기 오믹콘택층은 n+ 또는 p+ 불순물이 혼합된 비정질 실리콘으로 형성된 액정표시장치용 어레이기판 제조방법.
  9. 제 6 항에 있어서,
    상기 소스 및 드레인 전극과 겹쳐지는 게이트 전극은 양측변이 소정의 각을 가지고 안쪽으로 꺽어진 형상으로 구성된 액정표시장치용 어레이기판 제조방법.
  10. 제 6 항에 있어서,
    상기 게이트 전극의 꺽어진 형상의 피치는 게이트 전극의 돌출된 길이 이하이고 4㎛이상으로 구성된 액정표시장치용 어레이기판 제조방법.
  11. 게이트전극과 액티브층과 상기 데이터배선에서 돌출 형성된 소스전극과 이와는 소정간격 이격된 드레인전극으로 구성된 박막트랜지스터에 있어서,
    상기 소스 및 드레인 전극과 겹쳐지는 게이트 전극의 양측변은 안쪽으로 소정의 각을 가지고 꺽어져 형성된 박막트랜지스터.
  12. 제 11 항에 있어서,
    상기 게이트 전극은 게이트 라인으로부터 돌출되어 형성되고, 상기 게이트 전극의 꺽어진 형상의 피치는 게이트 전극의 돌출된 길이 이하이고 4㎛이상으로 구성된 박막트랜지스터.
KR10-2002-0028605A 2002-05-23 2002-05-23 액정표시장치용 어레이기판과 그 제조방법 KR100491821B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR10-2002-0028605A KR100491821B1 (ko) 2002-05-23 2002-05-23 액정표시장치용 어레이기판과 그 제조방법
TW092113314A TW594342B (en) 2002-05-23 2003-05-16 Liquid crystal display device having sunken gate electrode and fabricating method thereof
GB0311482A GB2388950B (en) 2002-05-23 2003-05-19 Liquid crystal display device having sunken gate electrode and fabricating method thereof
FR0306050A FR2840106B1 (fr) 2002-05-23 2003-05-20 Substrat de matrice et transistor a film mince et leur procede de fabrication, pour un affichage a cristaux liquides
JP2003143836A JP2003347558A (ja) 2002-05-23 2003-05-21 液晶表示装置用アレイ基板及びその製造方法、並びに薄膜トランジスタ
US10/442,165 US6927810B2 (en) 2002-05-23 2003-05-21 Liquid crystal display device having indented gate electrode and fabricating method thereof
CNB031308902A CN100390649C (zh) 2002-05-23 2003-05-21 具有凹陷式栅极电极的液晶显示器件及其制造方法
DE10323406A DE10323406A1 (de) 2002-05-23 2003-05-23 Flüssigkristallanzeigevorrichtung mit vertiefter Gate-Elektrode sowie Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028605A KR100491821B1 (ko) 2002-05-23 2002-05-23 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030090339A true KR20030090339A (ko) 2003-11-28
KR100491821B1 KR100491821B1 (ko) 2005-05-27

Family

ID=19720654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028605A KR100491821B1 (ko) 2002-05-23 2002-05-23 액정표시장치용 어레이기판과 그 제조방법

Country Status (8)

Country Link
US (1) US6927810B2 (ko)
JP (1) JP2003347558A (ko)
KR (1) KR100491821B1 (ko)
CN (1) CN100390649C (ko)
DE (1) DE10323406A1 (ko)
FR (1) FR2840106B1 (ko)
GB (1) GB2388950B (ko)
TW (1) TW594342B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066303B1 (ko) * 2004-09-09 2011-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
KR100721949B1 (ko) 2005-09-16 2007-05-25 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR101190071B1 (ko) * 2005-12-29 2012-10-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI293802B (en) * 2006-03-28 2008-02-21 Au Optronics Corp Liquid crystal display device
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
CN102254917B (zh) * 2011-07-07 2014-05-21 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制法
CN113641048A (zh) * 2015-08-28 2021-11-12 群创光电股份有限公司 显示装置
CN110931504A (zh) * 2019-09-17 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
CA1313563C (en) * 1988-10-26 1993-02-09 Makoto Sasaki Thin film transistor panel
JPH0488641A (ja) 1990-07-31 1992-03-23 Toshiba Corp 薄膜トランジスタの製造方法
US5287206A (en) * 1990-11-30 1994-02-15 Sharp Kabushiki Kaisha Active matrix display device
JPH05119347A (ja) * 1991-10-28 1993-05-18 Sanyo Electric Co Ltd 液晶表示装置
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
US5483366A (en) * 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
KR0182053B1 (ko) * 1995-12-30 1999-05-01 김광호 액정 표시 장치
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100508020B1 (ko) * 1997-08-13 2005-11-03 삼성전자주식회사 액정표시장치용박막트랜지스터
KR100502794B1 (ko) * 1997-12-06 2005-10-14 삼성전자주식회사 액정 표시 장치의 패널 제조 방법
KR100511172B1 (ko) * 1998-05-21 2005-11-30 엘지.필립스 엘시디 주식회사 박막트랜지스터의 구조
KR100542310B1 (ko) * 1998-12-30 2006-05-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시소자_
JP4674926B2 (ja) * 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
TW526355B (en) * 1999-07-14 2003-04-01 Sanyo Electric Co Reflection type liquid crystal display device
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
JP3881160B2 (ja) * 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
US6639281B2 (en) * 2001-04-10 2003-10-28 Sarnoff Corporation Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
KR100494702B1 (ko) * 2001-12-26 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치

Also Published As

Publication number Publication date
GB0311482D0 (en) 2003-06-25
JP2003347558A (ja) 2003-12-05
US6927810B2 (en) 2005-08-09
TW594342B (en) 2004-06-21
KR100491821B1 (ko) 2005-05-27
CN100390649C (zh) 2008-05-28
TW200307168A (en) 2003-12-01
GB2388950A (en) 2003-11-26
FR2840106B1 (fr) 2006-05-05
CN1459658A (zh) 2003-12-03
US20030218699A1 (en) 2003-11-27
DE10323406A1 (de) 2003-12-04
GB2388950B (en) 2004-08-04
FR2840106A1 (fr) 2003-11-28

Similar Documents

Publication Publication Date Title
KR100370800B1 (ko) 액정표시장치용 어레이기판 제작방법
US8964140B2 (en) Liquid crystal display
US7683987B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR20020042898A (ko) 액정표시장치용 어레이기판과 그 제조방법
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
KR100756251B1 (ko) 액정표시장치용 어레이기판 제조방법
US7940363B2 (en) Liquid crystal display panel and method for manufacturing the same
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US7369188B2 (en) Thin film transistor substrate having two storage capacitors per pixel, method of manufacturing the same and display apparatus having the same
US20060243975A1 (en) Thin film transistor substrate, method of manufacturing the same and display apparatus having the same
KR20110041139A (ko) 액정표시장치 및 그 제조방법
KR100491821B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US8842249B2 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
KR100767631B1 (ko) 액정표시장치용 어레이기판 제작방법
JP3427664B2 (ja) 横電界方式アクティブマトリクス型液晶表示装置
KR100916605B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100522024B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7626651B2 (en) Method for manufacturing an LCD device defining a TFD structure using a second mask removing a first metal layer, an insulating layer and a second metal layer to expose a transparent electrode layer
US8994903B2 (en) Liquid crystal display
KR100431242B1 (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15