FR2630601A1 - Circuit inverseur bicmos - Google Patents

Circuit inverseur bicmos Download PDF

Info

Publication number
FR2630601A1
FR2630601A1 FR8900087A FR8900087A FR2630601A1 FR 2630601 A1 FR2630601 A1 FR 2630601A1 FR 8900087 A FR8900087 A FR 8900087A FR 8900087 A FR8900087 A FR 8900087A FR 2630601 A1 FR2630601 A1 FR 2630601A1
Authority
FR
France
Prior art keywords
transistor
bipolar transistor
inverter circuit
emitter
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8900087A
Other languages
English (en)
Other versions
FR2630601B1 (fr
Inventor
Yun-Seung Shin
Sung-Ki Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2630601A1 publication Critical patent/FR2630601A1/fr
Application granted granted Critical
Publication of FR2630601B1 publication Critical patent/FR2630601B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Il est proposé un circuit inverseur BiCMOS possédant des transistors MOS complémentaires M1 , M2 et des transistors bipolaires complémentaires Q1 , Q2 et autorisant un fonctionnement à vitesse élevée ainsi qu'un haut degré d'intégration pour la fabrication sur une puce semiconductrice. Le circuit inverseur peut comporter en outre un autre couple de transistors MOS complémentaires afin de permettre une pleine commutation du signal de sortie logique sur l'intervalle Vc c à O V tout en conservant une vitesse de fonctionnement élevée.

Description

La présente invention concerne un circuit inverseur faisant fonction de circuit logique de base, qui est fabriqué à l'aide d'éLéments Si CMOS.
La figure 1 représente un inverseur CMOS classique qui est constitué de transistors MOS de type P et N, M11 et M12, auxqueLs des transistors MOS M13 et M14 et des transistors Q1 et Q2 sont connectés.
Dans Le circuit inverseur CMOS teL que représenté sur la figure 1, si le signal d'entrée IN(11) est au niveau haut, Le transistor MOS M12 est rendu conducteur. Ensuite, La base du transistor Q1 passe au niveau bas afin de maintenir Le transistor
Q1 non conducteur. Dans le même temps, Le transistor MOS M13 devient non conducteur de manière à fournir une polarisation à la base du transistor Q2 et rend conducteur le transistor Q2' si bien que le signal de sortie OUT(14) passe au niveau bas tandis que le transistor MOS M14 devient non conducteur afin d'éliminer Le courant d'exitation direct passant par Les transistors MOS M13 et
M14. Le transistor MOS M14 ne fait passer La base du transistor au potentieL de La terre que lorsque le signal de sortie OUT(14) est au niveau haut.
Inversement, si Le signaL d'entrée IN(11) est au niveau bas, le transistor MOS M11 devient conducteur de manière à fournir une polarisation à La base du transistor Q1, de sorte que, puisque le signal de sortie OUT(14) est maintenu à un niveau haut, le transistor MOS M14 devient conducteur.
Toutefois, dans Le circuit inverseur seLon la technique antérieure, Lorsque Le signaL d'entrée IN(11) passe du niveau bas, aLors que Le transistor MOS M13 est non conducteur et te transistor
MOS M14 est conducteur, au niveau haut, aLors le transistor Q1 devient non conducteur et le transistor MOS M13 devient conducteur.
Ainsi, les transistors MOS M13 et M14 sont simultanément dans
L'état conducteur avant que Le signaL de sortie OUT(14) ne devienne bas (c'est-à-dire pendant Le niveau haut du signaL de sortie), ce qui retarde L'instant de passage à L'état conducteur du transistor
Q2 et aLtère le fonctionnement à grande vitesse du circuit.
Ce retard de commutation apparaît également lorsque le signal d'entrée IN(11) passe du niveau haut au niveau bas, ce qui constitue non seulement une aLtération du fonctionnement à grande vitesse, mais également un obstacle à une intégration élevée du circuit, puisque le circuit inverseur est constitué de quatre transistors MOS et de deux transistors, ce qui rend le circuit complexe.
C'est un but de l'invention de fournir un circuit inverseur Si CMOS simple qui autorise une vitesse élevée de fonctionnement en même temps qu'un haut degré d'intégration lorsqu'on le fabrique sur une puce semiconductrice.
On réalise ce but à L'aide du circuit inverseur BiCMOS selon l'invention, lequel comprend deux transistors MOS complémentaires connectés à une borne d'entrée et deux transistors bipolaires complémentaires auxquels est connectée une sortie logique, si bien qu'on améliore la vitesse de commutation du circuit à transistors MOS, pour lequel la charge capacitive est forte.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur Les dessins annexés, parmi lesquels
la figure 1 est un circuit inverseur CMOS selon la
technique antérieure ;
la figure 2 est un schéma simplifié d'un circuit
inverseur BiCMOS selon l'invention ;
la figure 3 est un autre mode de réalisation du circuit
inverseur Si CMOS selon l'invention ;
la figure 4 est un graphe montrant la caractéristique
de commutation du circuit inverseur BiCMOS de La
figure 2 ; et
la figure 5 est un graphe montrant la caractéristique
de commutation du circuit inverseur BiCMOS de la
figure 3.
On va maintenant décrire le circuit inverseur de l'inven- tion en relation avec la figure 2.
Comme représenté sur la figure 2, un signal d'entrée logique IN(2) est appLiqué par leurs grilles à des transistors
MOS M1 et M2 mutuellement connectés en série. Les drains des transi tors MOS M1 et M2 sont connectés en un noeud P3, lequel est connecté aux bases de transistors bipolaires Q1 et Q2 Les émetteurs des transistors bipoLaires sont connectés entre eux et conduisent à une sortie logique OUT(4). Le colLecteur du transistor Q1 est connecté a.la source d'alimentation électrique
Vcc en même temps que la source du transistor MOS M1. Le collecteur du transistor Q2 est connecté à la source du transistor
MOS M2.
Dans ce mode de réaLisation de l'invention, le niveau du signal de sortie OUT(4) est égal à cc (Vcc-VT.NPN)-VT.PNP' OÙ VU NON et VT PNP sont les tensions de conduction base-émetteur des transistors bipolaires n et Q2.
La figure 3 est un autre mode de réalisation de l'inven- tion, où un circuit inverseur constitué de transistors MOS M3 et M4 auquels sont connectés des transistors bipolaires Q3 et Q4 comporte également des transistors MOS M5 et M6 connectés en série l'un avec L'autre. Les grilles des transistors MOS M5 et M6 sont connectées à une entrée IN(2), laquelle est également connectee aux grilles des transistors MOS M3 et M4. Les drains des transistors
MOS de type P et N, M5 et M6, sont connectés à une sortie OUT(6).
La source du transistor MOS de type P M5 est connectée au collecteur du transistor Q3 et à la source de tension. La source du transistor MOS de type N M6 est connectée à la terre. Avec le circuit inverseur du deuxième mode de réalisation, Le niveau du signal de sortie OUT(6) commutera pleinement, de façon avantageuse, sur l'intervalle de Vcc à O V.
On va ensuite décrire le fonctionnement du circuit inverseur selon L'invention en relation avec la figure 4. Dans Le premier mode de réalisation représenté sur La figure 2, si le signal d'entrée INC2) est bas, le transistor MOS M1 devient conducteur en faisant passer le noeud P3 au niveau haut, si bien que le transistor Q1 devient conducteur et que le transistor Q2 devient non conducteur, le signal de sortie OUT(4) devenant alors haut.
Inversement, si le signaL d'entrée IN(2) est haut, le noeud P3 passe au niveau bas de sorte que le transistor Q1 devient non conducteur et le transistor Q2 devient conducteur, si bien que le signal de sortie OUT(4) passe au niveau bas. Ainsi, le circuit inverseur BiCMOS selon l'invention, qui est constitué d'un inverseur CMOS et de transistors NPN et.PNP atteint une grande vitesse de fonctionnement.
En outre, le deuxième mode de réalisation de l'invention tel que présenté sur la figure 3 comporte aussi des transistors
MOS de type P et N, soit M5 et M6, qui lui sont connectés en paraLLèLe, ce qui permet une complète excursion du signal de sortie
OUT(6) dans l'intervalLe de O à Vcc. Ainsi, le circuit inverseur de la figure 2 présente une caractéristique de commutation telle qu'indiquée sur la figure 4, où L'on peut voir qutun niveau bas pour le signal d'entrée maintient un niveau haut pour le signal de sortie, ce niveau haut étant cependant inférieur à Vcc et étant égal à Vcc VT.NPN
Avantageusement, Le deuxième mode de réalisation représenté sur La figure 3 est en mesure d'élever la tension du signal de sortie OUT(6) jusqu'å Vcc et, dans le cas d'un niveau haut pour le signal d'entrée IN(2), le transistor MOS M passe dans L'état conducteur de sorte que le signal de sortie OUT(6) s'abaisse jusqu'au niveau du potentiel de la terre. Les transistors Q Q2,
Q3 et Q4 qui sont utilisés dans L'invention fonctionnent toujours dans les régions active et de coupure, ce qui améliore la vitesse de fonctionnement du transistor bipolaire.
Par conséquent, selon la présente invention, on obtient un fonctionnement de commutation à vitesse élevée en produisant un circuit inverseur constitué de transistors CMOS auxquels est connecté un circuit bipolaire comprenant des transistors NPN et
PNP, et la diminution de la vitesse de fonctionnement des circuits
MOS classiques est éliminée efficacement du fait de la présence des transistors bipolaires du côté sortie.
En raison de la simplicité de La Configuration, on peut faciLement obtenir une intégration éLevée pour L'inverseur lorsqu'on Le fabrique sur une puce semiconductrice.
Bien entendu, L'homme de L'art sera en mesure d'imaginer, à partir des circuits dont La description vient d'être donnée à titre simplement iLLustratif et nulLement Limitatif1 diverses autres variantes et modifications ne sortant pas du cadre de L'in- vention.

Claims (2)

REVENDICATIONS
1. Circuit inverseur BiCMOS caractérisé en ce qu'il comprend
une entrée (IN(2 > ) destinée à recevoir un signal de niveau haut ou de niveau bas ;
un transistor MOS de'type P (M1; M3) dont la griLLe est connectée à ladite entrée, La source est connectée à une source de tension (Vcc), et Le drain est connecté à un noeud de sortie de signal (P3) ;
un transistor MOS de type N (M2;M4) dont La grille est connectée à Ladite entrée, La source est connectée à la terre, et
Le drain est connecté audit noeud de sortie de signaL ;
un premier transistor bipolaire (Q1; Q3) possédant un émetteur, une base connectée audit noeud de sortie de signal, et un collecteur connecté à la source dudit transistor MOS de type P ;
un deuxième transistor bipolaire (Q2; Q4) possédant une base connectée à la base dudit premier transistor bipoLaire, un émetteur connecté à L'émetteur dudit premier transistor bipoLaire, et un collecteur connecté à La source dudit transistor MOS de type N ; et
une sortie de porte Logique (OUT(4); OUT(6)) connectée à
L'émetteur dudit premier transistor bipolaire ainsi qu'à ceLui du deuxième transistor bipoLaire.
2. Circuit inverseur BiCMOS seLon La revendication 1, caractérisé en ce qu'il comporte en outre un autre inverseur CMOS constitué de transistors MOS de type P et N (M5, M6) connectés en série L'un avec L'autre et dont les grilles sont connectées à ladite entrée, les drains sont connectés à L'émetteur dudit premier transistor bipolaire (Q3), ainsi qu'à L'émetteur du dit deuxième transistor bipoLaire (Q4), et Les sources sont connectées au collecteur dudit premier transistor bipolaire et au collecteur dudit deuxième transistor bipolaire, respectivement, ce qui permet que le niveau de sortie venant de Ladite sortie de porte logique (OUT(6)) commute pleinement sur l'intervalle de Vcc à O V.
FR898900087A 1988-04-21 1989-01-05 Circuit inverseur bicmos Expired - Fee Related FR2630601B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880004540A KR920009870B1 (ko) 1988-04-21 1988-04-21 Bi-CMOS 인버터 회로

Publications (2)

Publication Number Publication Date
FR2630601A1 true FR2630601A1 (fr) 1989-10-27
FR2630601B1 FR2630601B1 (fr) 1994-09-30

Family

ID=19273758

Family Applications (1)

Application Number Title Priority Date Filing Date
FR898900087A Expired - Fee Related FR2630601B1 (fr) 1988-04-21 1989-01-05 Circuit inverseur bicmos

Country Status (7)

Country Link
US (1) US4948990A (fr)
JP (1) JPH02243018A (fr)
KR (1) KR920009870B1 (fr)
DE (1) DE3900232A1 (fr)
FR (1) FR2630601B1 (fr)
GB (1) GB2217941B (fr)
NL (1) NL8900013A (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159818A (ja) * 1988-12-13 1990-06-20 Toshiba Corp 半導体集積回路
US5138195A (en) * 1989-05-19 1992-08-11 Fujitsu Limited Bi-CMOS logic circuit having full voltage swing and rapid turn-off
JPH02305220A (ja) * 1989-05-19 1990-12-18 Fujitsu Ltd Ｂｉ―ｃｍｏｓ回路
DE4000665A1 (de) * 1990-01-11 1991-07-18 Siemens Ag Integrierbare transistorschaltstufe der logik-familie ntl
JPH03231455A (ja) * 1990-02-07 1991-10-15 Toshiba Corp 半導体集積回路
US5043602A (en) * 1990-03-26 1991-08-27 Motorola, Inc. High speed logic circuit with reduced quiescent current
US5136189A (en) * 1990-04-02 1992-08-04 National Semiconductor Corporation Bicmos input circuit for detecting signals out of ecl range
JP2616142B2 (ja) * 1990-05-31 1997-06-04 日本電気株式会社 出力回路
US5132567A (en) * 1991-04-18 1992-07-21 International Business Machines Corporation Low threshold BiCMOS circuit
US5538908A (en) * 1995-04-27 1996-07-23 Lg Semicon Co., Ltd. Method for manufacturing a BiCMOS semiconductor device
US6628139B2 (en) * 2001-08-03 2003-09-30 Micron Technology, Inc. Digital logic devices with extremely skewed trip points and reset circuitry for rapidly propagating signal edges

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103188A (en) * 1977-08-22 1978-07-25 Rca Corporation Complementary-symmetry amplifier
JPS54148469A (en) * 1978-05-15 1979-11-20 Oki Electric Ind Co Ltd Complementary mos inverter circuit device and its manufacture
EP0212004A2 (fr) * 1985-07-01 1987-03-04 Kabushiki Kaisha Toshiba Circuit inverseur semi-conducteur comportant un transistor bipolaire, destiné au traitement rapide de signaux d'entrée/sortie
WO1990002448A1 (fr) * 1988-08-23 1990-03-08 Motorola, Inc. Circuit inverseur a mos complementiare bipolaire

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541353A (en) * 1967-09-13 1970-11-17 Motorola Inc Mosfet digital gate
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
JPS59205828A (ja) * 1983-05-10 1984-11-21 Nec Corp 出力回路
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS60125015A (ja) * 1983-12-12 1985-07-04 Hitachi Ltd インバ−タ回路
JPH07107973B2 (ja) * 1984-03-26 1995-11-15 株式会社日立製作所 スイツチング回路
JP2544343B2 (ja) * 1985-02-07 1996-10-16 株式会社日立製作所 半導体集積回路装置
JPS61274512A (ja) * 1985-05-30 1986-12-04 Oki Electric Ind Co Ltd 出力バツフア回路
US4682054A (en) * 1986-06-27 1987-07-21 Motorola, Inc. BICMOS driver with output voltage swing enhancement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103188A (en) * 1977-08-22 1978-07-25 Rca Corporation Complementary-symmetry amplifier
JPS54148469A (en) * 1978-05-15 1979-11-20 Oki Electric Ind Co Ltd Complementary mos inverter circuit device and its manufacture
EP0212004A2 (fr) * 1985-07-01 1987-03-04 Kabushiki Kaisha Toshiba Circuit inverseur semi-conducteur comportant un transistor bipolaire, destiné au traitement rapide de signaux d'entrée/sortie
WO1990002448A1 (fr) * 1988-08-23 1990-03-08 Motorola, Inc. Circuit inverseur a mos complementiare bipolaire

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 4, no. 8 (E-166), 22 janvier 1980; & JP-A-54 148 469 (OKI DENKI KOGYO K.K.) 20-11-1979 *

Also Published As

Publication number Publication date
KR920009870B1 (ko) 1992-11-02
JPH02243018A (ja) 1990-09-27
NL8900013A (nl) 1989-11-16
GB2217941B (en) 1992-01-29
US4948990A (en) 1990-08-14
DE3900232C2 (fr) 1990-02-15
DE3900232A1 (de) 1989-11-09
GB8900144D0 (en) 1989-03-01
KR890016740A (ko) 1989-11-30
GB2217941A (en) 1989-11-01
FR2630601B1 (fr) 1994-09-30

Similar Documents

Publication Publication Date Title
EP1096681A1 (fr) Commutateur très haute tension
FR2536607A1 (fr) Circuit d'interface
EP0378453B1 (fr) Générateur de tension de référence stable
EP0223627B1 (fr) Circuit de conversion d'une entrée différentielle en niveaux logiques CMOS
EP0388329A1 (fr) Circuit de commande de transistor MOS de puissance sur charge inductive
FR2630601A1 (fr) Circuit inverseur bicmos
KR980006142A (ko) 레이저 퓨즈 옵션회로(laser fuse option circuit)
EP0432058B1 (fr) Circuit d'isolation dynamique de circuits intégrés
FR2747246A1 (fr) Circuit de protection contre de l'electricite statique dans un circuit isole d'une polarisation du substrat
JP2591981B2 (ja) アナログ電圧比較器
JPH05243972A (ja) 化合物半導体集積回路装置
EP0738038A1 (fr) Amplificateur de courant
FR2482382A1 (fr) Circuit a miroir de courant a haute impedance de sortie et a basse " perte de tension "
FR2466838A1 (fr) Circuit d'echantillonnage et de gel a elimination de tension offset
EP0332548B1 (fr) Générateur stabilisé de fourniture de tension de seuil de transistor MOS
JP2861300B2 (ja) Ｍｎｔｌ型半導体集積回路装置
EP1073201B1 (fr) Oscillateur à faible consommation
JP2964775B2 (ja) 参照電圧発生回路
EP0332499B1 (fr) Comparateur rapide avec étage de sortie fonctionnant en deux phases
JPH0653800A (ja) 出力回路
JP2864494B2 (ja) 半導体集積回路
FR2718583A1 (fr) Oscillateur commandé à grande plage de variation de fréquence.
JPH0823271A (ja) Ｃｍｏｓ論理回路
JPH05129908A (ja) 微小可変遅延回路
EP0715240A1 (fr) Régulateur de tension pour circuit logique en mode couple

Legal Events

Date Code Title Description
ST Notification of lapse