FR2570878A1 - Dispositif integre monolithique de puissance a semi-conducteur - Google Patents

Dispositif integre monolithique de puissance a semi-conducteur Download PDF

Info

Publication number
FR2570878A1
FR2570878A1 FR8513746A FR8513746A FR2570878A1 FR 2570878 A1 FR2570878 A1 FR 2570878A1 FR 8513746 A FR8513746 A FR 8513746A FR 8513746 A FR8513746 A FR 8513746A FR 2570878 A1 FR2570878 A1 FR 2570878A1
Authority
FR
France
Prior art keywords
regions
transistor
transistors
darlington
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8513746A
Other languages
English (en)
Other versions
FR2570878B1 (fr
Inventor
Franco Bertotti
Giuseppe Ferla
Salvatore Musumeci
Salvatore Raciti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of FR2570878A1 publication Critical patent/FR2570878A1/fr
Application granted granted Critical
Publication of FR2570878B1 publication Critical patent/FR2570878B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

L'INVENTION CONCERNE UNE STRUCTURE DE DISPOSITIF MONOLITHIQUE A SEMI-CONDUCTEUR, COMPRENANT UN CIRCUIT INTEGRE DE COMMANDE ET DES TRANSISTORS DE PUISSANCE EN MONTAGE DE DARLINGTON, INTEGRES DANS LA MEME PLAQUETTE. ELLE RESOUT LE PROBLEME DE LA COMMUTATION ON-OFF, ENTRAVEE PAR LA PRESENCE DE TRANSISTORS PARASITES QUI EXISTENT A L'INTERIEUR DE LA STRUCTURE ET NE PERMETTENT PAS LE FONCTIONNEMENT REGULIER DU DISPOSITIF EN SATURATION. LA SOLUTION CONSISTE EN UNE DISPOSITION APPROPRIEE DES COMPOSANTS DANS LA PLAQUETTE ET, PLUS PRECISEMENT, AVEC LE TRANSISTOR FINAL DE LA PAIRE DE DARLINGTON DISPOSE EN POSITION INTERMEDIAIRE ENTRE LE TRANSISTOR PILOTE DE LA PAIRE ET LE CIRCUIT INTEGRE DE COMMANDE. L'ADDITION D'ECRANS A SEMI-CONDUCTEUR, PLACES ENTRE LE TRANSISTOR FINAL DU DARLINGTON ET LE CIRCUIT INTEGRE DE COMMANDE, REDUIT ENCORE L'EFFET NUISIBLE DES TRANSISTORS PARASITES.

Description

la présente invention concerne une structure d'un dispo-
sitif électronique à semi-conducteur comprenant, plus particu-
lièrement, au moins un circuit intégré et des composants de
puissance intégrés de manière monolithique dans la même pla-
quette (chip) de matière semi-conductrice. L'association, dans la même plaquette de silicium, de transistors de puissance à haute tension à flux de courant vertical de l'émetteur au collecteur et d'un circuit intégré de commande réalise un dispositif très compact et efficace à un coOt limité, qui permet de répondre aux exigences actuelles
de l'industrie.
Un dispositif de ce type, décrit dans la demande de brevet de la Demanderesse déposée en Italie le 21.8.1984 sous le numéro 6616/A/84, prévoit l'utilisation de jonctions planar à très haute tension de rupture (breakdown), permettant l'emploi du
dispositif dans les applications de puissance à haute tension.
La conformation à haute tension de jonctions planar P-N est
réalisée avec un profil en gradins et une concentration d'impu-
reté qui, de l'un des deux côtés de la jonction, décrolt du
centre à la périphérie sur une étendue prédéterminée.
Le dispositif ainsi réalisé ne peut toutefois pas fonc-
tionner correctement à la commutation. En effet, du fait qu'il
y a plusieurs régions de type opposé de conductivité à l'inté-
rieur de la plaquette, il se forme des transistors bipolaires parasites. Ceux-ci ne donnent pas lieu à des inconvénients quand les jonctions planar à haute tension du dispositif sont
polarisées en sens inverse, parce que, dans ce cas, les jonc-
tions émetteur-base et collecteur-base des transistors parasi--
tes sont polarisées en sens inverse les unes et les autres. Par contre, ils sont nuisibles lorsque les transistors de puissance, commandés par le circuit intégré, sont mis dans l'état de saturation. Dans un tel cas, la formation d'éléments parasites,
qui injectent du courant dans la région d'isolation, qui com-
prend intérieurement le circuit intégré, provoque la polari-
sation directe de la jonction P-N interne existant à la fron-
tière du circuit intégré du dispositif avec la région environ- nante d'isolation, lorsqu'est dépassée la tension de seuil de 0,6 V de cette jonction: cela cause la perte de l'isolation électrique et, en conséquence, le mauvais fonctionnement et, à
la limite, la destruction du circuit intégré du dispositif.
Le but principal de la présente invention est d'utiliser une structure réalisée par le procédé planar, en adoptant les techniques usuelles de fabrication des circuits intégrés, et d'éliminer les inconvénients précités et d'autres qui seront
mis en évidence au cours de la description. Ce but et d'autres
sont atteints, d'après l'invention, par le fait que le circuit intégré de commande et le transistor pilote de la paire de Darlington sont disposés loin l'un de l'autre dans la plaquette et que le transistor final de puissance est disposé en position intermédiaire, en tant qu'élément de séparation. Entre les zones réservées au transistor final de puissance et au circuit
intégré de commande, il est en outre prévu, d'après l'inven-
tion, de petites régions à semi-conducteur fortement dopé qui
interrompent la continuité horizontale de la région de collec-
teur du dispositif et qui ont la fonction d'écrans. La struc-
ture ainsi réalisée rend négligeables les effets nuisibles produits par les transistors parasites, permettant son bon fonctionnement.
Une forme de réalisation de l'invention est décrite ci-
après, à titre d'exemple et sans intention limitative, en
référence aux dessins annexés.
La fig. 1 est une vue en coupe, non à l'échelle, d'une
partie d'une plaquette comprenant un dispositif intégré mono-
lithique selon la technique connue.
la fig. 2 est une vue en plan, non à l'échelle, qui montre sous forme schématique la disposition dans la plaquette d'un
dispositif intégré monolithique réalisé suivant l'invention.
La fig. 3 est une vue en coupe, non à l'échelle, d'une
partie d'une plaquette comprenant le dispositif de la fig. 2.
La fig. 4 reproduit le dispositif représenté sur la fig. 3 en mettant en évidence les transistors parasites à l'intérieur de la structure et elle représente le dispositif avec un écran
moins complexe que celui des fig. 2 et 3.
Les numéros et symboles sur les différentes figures ont été apposés suivant le principe qu'à des parties semblables
correspondent des numéros et des symboles semblables.
En considérant la fig. 1, on voit que les éléments du dispositif suivant la technique connue sont réalisés dans un
1C substrat 1 de silicium monocristallin. Sur celui-ci sont dépo-
sées une première couche épitaxiale 2, puis une seconde couche
épitaxiale 4, toutes deux de résistance élevée, avec des con-
centrations d'impureté égales à 1.1014 atomes/cm3. Un circuit intégré de commande I^, dont est représenté un transistor NPN avec ses électrodes d'émetteur EL, de base 31 et de collecteur 1 est situé au voisinage du bord droit de la plaquette à l'intérieur d'une région d'isolation 3-5 (3 désigne la partie horizontale de la région d'isolation et 5 sa partie verticale) dans]a conformation à haute tension, région qui est reliée à 2C la masse de la configuration de circuit dans laquelle le dispositif est inséré. Du côté opposé, voisin du bord gauche de la plaquette, est situé un transistor de puissance T de type NPN, lui aussi dans la conformation à haute tension. Il est constitué par une région de collecteur, comprise dans les couches 1, 2, 4, avec une électrode de collecteur C, par une région de base 6 avec une électrode de base 3 et par une région d'émetteur 7 avec une électrode d'émetteur E. Les électrodes, indiquées par des hachures sur la figure, se trouvent toutes du même côté de la plaquette, à l'exception de l'électrode de collecteur C qui est située sur le côté opposé. Des pistes métalliques, non représentées sur la figure, situées sur la couche isolante 8 de la plaquette, relient la sortie du circuit de commande IC au transistor de puissance T. Toujours sur la fig. 1, sont mis en évidence, au moyen de lignes de tirets, des éléments parasites qui sont créés à l'intérieur de la structure et qui sont: Tp un transistor de type POP qui se manifeste entre T et IC et qui, pour préciser, a respectivement comme régions d'émetteur, de base et de collecteur les régions 6, 1-2-4
et 3-5.
Tpiso un transistor de type,PN qui se manifeste dans la région d'isolation 3-5 et qui comprend intérieurement le circuit de commande IC, ayant respectivement, comme régions d'émetteur, de base et de collecteur, les régions 9, 3-5
et 1-2-4.
Rpiso la résistance de la région d'isolation verticale 5 de IC.
Lorsque le transistor de puissance T est amené, à partir 1C de l'état d'interdiction (OFF), à travailler en saturation (ON) et que sa jonction base-collecteur est donc polarisée en sens direct, le transistor parasite Tp se polarise en zone active et, en conséquence, même si son gain est inférieur à l'unité, il injecte dans la région d'isolation ou dans une extrémité de la résistance RpIso une quantité du courant de collecteur de T. Ce courant circule dans la Rpiso et dans la masse à laquelle est reliée l'autre extrémité supérieure de la résistance. Dès quun tel courant dépasse la valeur telle que son produit par la résistance Rpiso atteint ou dépasse la valeur de tension de 2C seuil de 0,6 V, la jonction base-émetteur de l'autre transistor TpISo se polarise en sens direct. Par conséquent, dans un tel cas, le courant qui, précédemment, passait exclusivement dans la
RpiSO, est dérivé vers la région 9 et recueilli par le collec-
teur du transistor de l'IC et, par conséquent, provoque la perte de l'isolation électrique de la région 3-5 qui entoure l'IC. C'est ce flux non désiré de courant qui provoque le
mauvais fonctionnement du dispositif monolithique.
On se trouve donc deyant un problème technique que l'invention résout en utilisant une paire de transistors de puissance à haute tension dans la configuration de Darlington, disposés dans la plaquette de telle manière que le transistor final de la paire soit en position intermédiaire entre le
transistor pilote de la paire et le circuit intégré de commande.
En considérant la fig. 2 et la fig. 3, on voit qu'au voisinage du bord gauche de la plaquette est situé le transistor pilote (driver) TD de type NPRI de la paire de Darliggton dans la conformation à haute tension. Ce transistor est constitué par une région de collecteur comprise dans les couches 1-2-4 avec une électrode de collecteur CD, par une région de base 10 avec une électrode de base BD et par une région d'émetteur 11 avec une électrode d'émetteur ED.Placé au milieu entre le TD et l'IC, on voit le transistor final TF de type NPN de ladite paire de Darlington dans la conformation à haute tension, transistor qui est constitué par la même région de collecteur 1-2-4 avec une électrode de collecteur CF qui coïncide avec l'électrode CD, par une région de base 12 avec une électrode de base B. et par une région d'émetteur 13 avec une électrode
d'émetteur EF. L'électrode ED de TD est raccordée électrique-
ment à l'électrode B de TF au moyen d'une piste métallique 14, indiquée par des hachures sur la fig. 3. Sur cette figure, on n'a pas indiqué la connexion qui existe entre la sortie de
11IC et l'entrée du transistor pilote TD de la paire de Dar-
lington. Enfin, entre le TF et l'IC, est placé un écran complexe à semiconducteur, réalisé par la somme de trois écrans
simples S1, S2, S3.
Sur la fig. 4, qui représente le même dispositif que la fig. 3, à cette seule différence que l'écran situé entre l'IC et le TF se réduit au simple écran S1, on a mis en évidence, au moyen de lignes de tirets, des éléments parasites qui sont présents à l'intérieur de la structure suivant l'invention, à savoir: TPD un transistor de type P)2P qui se manifeste entre le TD et l'IC et qui a respectivement, comme régions d'émetteur, de
base et de collecteur, les régions 10, 1-2-4 et 3-5.
TpF un transistor de type PNP qui se manifeste entre le TF et l'IC et qui a respectivement, comme régions d'émetteur, de
base et de collecteur, les régions 12, 1-2-4 et 3-5.
3C TpDF un transistor de type PrP qui se manifeste entre les
transistors TD et TF de la paire de Darlington et qui a res-
pectivement, comme régions d'émetteur, de base et de collec-
teur, les régions 10, 1-2-4 et 12.
TpiSC un transistor de type NPN qui se manifeste dans la région d'isolation 3-5 de l'IC et qui a respectivement, comme régions d'émetteur, de base et de collecteur, les régions 9,
3-5 et 1-2-4.
RpIso la résistance de la région d'isolation verticale 5 de i'IC. :; aturellement, les éléments parasites TPISO et ApISO
sont identiques à ceux de la fig. 1.
Lorsque la paire de Darligton est amenée, à partir de l'état d'interdiction (OFF), à travailler en saturation (ON),
on sait que, dans de telles conditions électriques de fonction-
nement, le transistor final TF travaille, à la différence du transistor pilote TD, en régime de quasi saturation. Cela a
pour conséquence que le transistor parasite TPF, qui se mani-
1C feste entre le TF et l'IC et qui était en interdiction, se met en conduction. la jonction émetteur-base de TpF est faiblement
polarisée en sens direct dans le pire des cas et, en conséquen-
ce, l'action d'injection de courant de collecteur de TF sur la Rpiso peut être résolument négligépar rapport à celle qui est due à TpD. Pour cette raison, l'invention utilise la paire
de Darlington avec le transistor final TF en position intermé-
diaire entre l'IT et TD.
Afin d'éviter que surgisse une tension de polarisation directe de la jonction base-émetteur du transistor parasite TpISO, l'invention réduit le courant injecté vers la région d'isolation de l'IC, en réduisant au minimum le gain hFE du transistor parasite TPD qui se polarise en zone active à la suite de la commutation. L'invention parvient à ce résultat en rendant maximale la distance intercurrente entre les bords situés face à face de TD et de IC de telle manière que le gain de TpD soit C< 1 et, par conséquent, en disposant sur la plaquette la paire de Darlington avec le transistor final en position intermédiaire entre TD et IC et sous forme de
rectangle délimité par deux cotés opposés de la plaquette.
En autre, avec une telle disposition, le transistor para-
site TpDF, qui existe en tout cas à l'intérieur de la paire de Darlington, est utilisé, d'après l'invention, pour dériver
vers TF une partie du courant de collecteur de TD qui, autre-
ment, serait envoyé entièrement, par l'intermédiaire de TpD,
sur la résistance RPISO.
Enfin, l'invention réduit au minimum les effets indésirés et nuisibles, tant de TpD que de TpF, par l'interposition,
entre TF et IC, d'écrans à semiconducteur qui sont essentielle-
ment de deux types.
Pour se référer aux fig. 2 et 3, un premier type d'écran est du type passif: plus précisément, celui qui est désigné par S1 et qui comprend deux régions N+ 15 et 16, ainsi que celui qui est désigné par S3, comprenant deux régions N+ 17 et 18 et équivalent à l'écran précédent S1. Les petites régions qui constituent l'écran S1 sont du même type de conductivité que la région de collecteur de la paire de Darlington par laquelle elles sont entourées, mais elles sont beaucoup plus dopées que celle-ci. Une première région 15 est située au
contact de la couche isolante 8 de la plaquette et a une con-
centration d'impureté de 5.1019 atomes/cm3 dans la zone de contact avec cette couche isolante. Une seconde région 16 est
enterrée sous la précédente à l'interface des couches épitaxia-
les 2, 4 et elle a une concentration d'impureté de 1.1019 atomes/ cm3 dans le noyau central. Cet écran passifS réduit le courant injecté par les transistors parasites TpD et TpF, tous deux de type PIP, dans la région d'isolation de iC: en effet, étant de type K.+ beaucoup plus dopé que la région N\ qui le contient,
il réfléchit les lacunes et aussi, toujours à cause de la con-
centration plus élevée d'impureté que l'écran introduit dans
leur région de base, il réduit leur gain.
Un second type d'écran S2, représenté sur les mêmes fig.
2 et 3 entre les deux écrans passifs S1 et S3, est du type actif.
Il est constitué par une région P+ 19, de conductivité de type opposé à celui qui existe dans la région contiguë 1-2-4 de
collecteur de la paire de Darlington et plus dopée que celle-
ci, et il est relié par l'intermédiaire d'une électrode à la
masse de la configuration de circuit dans laquelle le dispo-
sitif est inséré. La région 19, dans la configuration à haute tension, est diffusée au-dessous de la couche isolante 8 de la plaquette avec une concentration d'impureté, au contact avec celle-ci et dans la zone centrale, de 5.1017 atomes/cm3 jusqu'à la profondeur voulue, par exemple dans toute l'épaisseur de la
couche épitaxiale 4. Elle réduit le gain des transistors para-
sites TpD et TpF, par le fait surtout qu'elle se comporte comme un écran actif, en ce sens qu'étant reliée à la masse du dispositif, elle recueille la quasi totalité du courant injecté par les transistors parasites et, en conséquence, en bloque la
propagation vers la région d'isolation de l'IO.
Eu égard au fait qu'il n'a été illustré et décrit qu'une seule forme d'exécution de la présente invention, il est évident qu'il peut y être apporté de nombreuses variantes et modifica-
tions, sans que l'on s'écarte pour autant du cadre de l'invention.
Par exemple, les transistors de la paire Darlington ne doivent pas nécessairement avoir l'un et l'autre la forme exacte d'un rectangle. Le transistor pilote de la paire de Darlington
1C peut être réalisé par une légère interdigitation avec le tran-
sistor final.
A titre d'autre exemple, l'écran résultant de matière semiconductrice, que l'invention place entre le transistor final de la paire de Darlington et le circuit intégré de commande peut être constitué, soit par des écrans simples des deux types déjà décrits, soit par des combinaisons, même répétées, de
ceux-ci, selon les nécessités de projetage connues des spécia-
listes. Des exemples d'écrans simples et combinés sont repré-
sentés respectivement sur les fig. 4 et 3.

Claims (6)

REVENDICATIONS
1. Structure de dispositif intégré monolithique de puissance à semiconducteur, qui contient au moins deux transistors de
puissance et un circuit intégré de commande, intégrés monoli-
thiquement dans la même plaquette, comprenant un substrat
(1-2-4) de matière semi-conductrice d'un premier type de con-
ductivité (N), délimité par une surface supérieure recouverte en partie d'une couche isolante (8) et constituant la région de collecteur des transistors de puissance; au moins trois régions 1C (3-5; 10; 12) de matière semiconductrice d'un second type de conductivité (P) opposé au précédent, formées dans le substrat (1-2-4) à partir de la surface supérieure au-dessous de la couche isolante (8), de manière à réaliser des jonctions P-N; la première (3-5) de ces trois régions constituant la région d'isolation du circuit intégré, qui contient intérieurement
les dispositifs élémentaires du circuit de commande du disposi-
tif, la deuxième (10) et la troisième (12) régions constituant les régions de base des transistors de puissance; au moins une
quatrième (11) et une cinquième (13) régions de matière semi-
conductrice du premier type de conductivité (N), constituant les régions d'ématteur des transistors de puissance, formées
à partir de la surface supérieure au-dessous de la couche iso-
lante (8) respectivement dans la deuxième (10) et la troisième (12) régions de manière à réaliser des jonctions P-N; des moyens
conducteurs qui établissent des contacts ohmiques avec le subs-
trat et avec les régions de base et d'émetteur des transistors
de puissance, caractérisée en ce qu'elle comprend deux transis-
tors de puissance qui sont raccordés suivant la configuration
de Darlington, le transistor final (TF) de la paire de Dar-
lington étant placé en position intermédiaire entre le tran-
sistor pilote (TD) de la paire de Darlington et le circuit
2S708 78
1 0
intégré de commande (IC), de telle manière que ces deux der-
niers ne puissent pas "se voir" mutuellement.
2. Structure de dispositif selon la revendication 1, carac-
térisée en ce qu'elle comprend au moins un écran (S1), placé entre le transistor final (TF) de la paire de-Darlington et le circuit intégré de commande (IC), constitué par deux régions
au moins; celles-ci sont toutes deux du premier type de conduc-
tivité (N), la première (15) d'entre elles s'étend dans le substrat (1-24), à partir de la surface supérieure, au-dessous de la couche isolante (8) et la seconde région (16) estnoyée dans le substrat au-dessous de la précédente, toutes deux étant essentiellement délimitées dans leur longueur par deux c8tés opposés de la plaquette, sans aucune connexion électrique
avec l'extérieur du dispositif.
3. Structure de dispositif selon fmuequelconque des Rev. 1 ou 2, caractérisée en ce qu'elle comprend au moins un écran (S2) placé entre le transistor final (TF) de la paire de Darlington et le circuit intégré de commande (IC), constitué par une région (19) du second type de conductivité (P) qui s'étend dans le substrat (1-2-4) à partir de la surface supérieure au-dessous de la couche isolante (8), de manière à former une jonction P-N, essentiellement délimitée dans sa longueur par deux côtés opposés de la platine et susceptible d'être reliée, au moyen d'une électrode métallique, à la masse de la configuration de
circuit dans laquelle le dispositif est inséré.
4. Structure de dispositif selon l'une quelconque des reven-
dications 1 à 3, caractérisée en ce que le transistor final (TF) de la paire de Darlington est réalisé avec une géométrie horizontale en forme de rectangle, pratiquement délimitée par
3C deux cotés opposés de la plaquette.
5. Structure de dispositif selon l'une quelconque des reven-
dications 1 à 3, caractérisée en ce que le transistor pilote (TD) de la paire de Darlington est réalisé avec une géométrie horizontale de forme partiellement ou totalement interdigitée
avec celle du transistor final (TF).
6. Structure de dispositif selon l'une quelconque des reven-
dications 1 à 5, caractérisée en ce que le circuit intégré de commande, les transistors de puissance et l'écran (S2) selon la revendication 3 contiennent chacun au moins une jonction P-.; à haute tension, réalisée au moyen d'un profil en gradins et avec une concentration d'impureté qui, de l'un des deux c8tés de la jonction, décroît du centre à la périphérie sur une étendue horizontale prédéterminée, de manière à rendre minimes les intensités moyennes du champ électrique superficiel pour
une tension de rupture (breakdown) prédéterminée de la jonction.
FR8513746A 1984-09-21 1985-09-17 Dispositif integre monolithique de puissance a semi-conducteur Expired FR2570878B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8406620A IT1214806B (it) 1984-09-21 1984-09-21 Dispositivo integrato monolitico di potenza e semiconduttore

Publications (2)

Publication Number Publication Date
FR2570878A1 true FR2570878A1 (fr) 1986-03-28
FR2570878B1 FR2570878B1 (fr) 1988-07-29

Family

ID=11121520

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8513746A Expired FR2570878B1 (fr) 1984-09-21 1985-09-17 Dispositif integre monolithique de puissance a semi-conducteur

Country Status (6)

Country Link
US (1) US4641171A (fr)
JP (1) JPH0732196B2 (fr)
DE (1) DE3533478C2 (fr)
FR (1) FR2570878B1 (fr)
GB (1) GB2168842B (fr)
IT (1) IT1214806B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239060A2 (fr) * 1986-03-27 1987-09-30 STMicroelectronics S.r.l. Procédé pour la fabrication de dispositifs à semiconducteur incluant des dispositifs électroniques CMOS et à haute tension
EP0385524A2 (fr) * 1989-02-27 1990-09-05 STMicroelectronics S.r.l. Structure intégrée monolithique pour un système de commande à deux étapes avec un circuit de translation de niveau constituant d'un signal de commande pour des transistors de puissance

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
DE3856174T2 (de) * 1987-10-27 1998-09-03 Nec Corp Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.
IT1232930B (it) * 1987-10-30 1992-03-10 Sgs Microelettronica Spa Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JP2835116B2 (ja) * 1989-09-29 1998-12-14 株式会社東芝 電力用ｉｃおよびその製造方法
IT1236797B (it) * 1989-11-17 1993-04-02 St Microelectronics Srl Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite.
IT1241050B (it) * 1990-04-20 1993-12-29 Cons Ric Microelettronica Processo di formazione di una regione sepolta di drain o di collettore in dispositivi monolitici a semiconduttore.
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
KR0127282B1 (ko) * 1992-05-18 1998-04-02 도요다 요시또시 반도체 장치
US5610079A (en) * 1995-06-19 1997-03-11 Reliance Electric Industrial Company Self-biased moat for parasitic current suppression in integrated circuits
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
JP4775684B2 (ja) * 2003-09-29 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US969010A (en) * 1907-11-12 1910-08-30 Liberty Mfg Company Rotary motor.
EP0002087A1 (fr) * 1977-11-14 1979-05-30 R.T.C. LA RADIOTECHNIQUE-COMPELEC Société anonyme dite: Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication
FR2450504A1 (fr) * 1979-02-27 1980-09-26 Ates Componenti Elettron Dispositif de protection thermique pour un composant electronique a semi-conducteur
GB2123635A (en) * 1982-07-17 1984-02-01 Bosch Gmbh Robert Darlington transistor circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1263817A (en) * 1969-11-10 1972-02-16 Marconi Co Ltd Improvements in or relating to integrated circuits
JPS51115782A (en) * 1975-04-04 1976-10-12 Hitachi Ltd Semiconductor apparatus
DE2610122C3 (de) * 1976-03-11 1978-11-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Dreipolige Halbleiteranordnung
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
DE2945273A1 (de) * 1979-11-09 1981-05-21 Robert Bosch Gmbh, 7000 Stuttgart Darligton-transistorschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US969010A (en) * 1907-11-12 1910-08-30 Liberty Mfg Company Rotary motor.
EP0002087A1 (fr) * 1977-11-14 1979-05-30 R.T.C. LA RADIOTECHNIQUE-COMPELEC Société anonyme dite: Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication
FR2450504A1 (fr) * 1979-02-27 1980-09-26 Ates Componenti Elettron Dispositif de protection thermique pour un composant electronique a semi-conducteur
GB2123635A (en) * 1982-07-17 1984-02-01 Bosch Gmbh Robert Darlington transistor circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239060A2 (fr) * 1986-03-27 1987-09-30 STMicroelectronics S.r.l. Procédé pour la fabrication de dispositifs à semiconducteur incluant des dispositifs électroniques CMOS et à haute tension
EP0239060A3 (en) * 1986-03-27 1989-11-15 Sgs Microelettronica S.P.A. Method for manufacturing semiconductor integrated circuits including cmos and high-voltage electronic devices
EP0385524A2 (fr) * 1989-02-27 1990-09-05 STMicroelectronics S.r.l. Structure intégrée monolithique pour un système de commande à deux étapes avec un circuit de translation de niveau constituant d'un signal de commande pour des transistors de puissance
EP0385524A3 (fr) * 1989-02-27 1991-08-14 STMicroelectronics S.r.l. Structure intégrée monolithique pour un système de commande à deux étapes avec un circuit de translation de niveau constituant d'un signal de commande pour des transistors de puissance

Also Published As

Publication number Publication date
FR2570878B1 (fr) 1988-07-29
GB2168842B (en) 1988-03-09
IT8406620A0 (it) 1984-09-21
DE3533478A1 (de) 1986-04-10
JPS61117860A (ja) 1986-06-05
JPH0732196B2 (ja) 1995-04-10
GB2168842A (en) 1986-06-25
DE3533478C2 (de) 1995-08-17
IT1214806B (it) 1990-01-18
GB8523264D0 (en) 1985-10-23
US4641171A (en) 1987-02-03

Similar Documents

Publication Publication Date Title
FR2570878A1 (fr) Dispositif integre monolithique de puissance a semi-conducteur
FR2495382A1 (fr) Dispositif redresseur commande par effet de champ
EP0068945B1 (fr) Transistor bipolaire à commande par effet de champ au moyen d&#39;une grille isolée
FR2723260A1 (fr) Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos
EP0040125B1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
FR2544934A1 (fr) Circuit electrique de commutation bloque au repos ayant une faible resistance a l&#39;etat conducteur
FR2533369A1 (fr) Circuit de protection pour dispositifs a circuit integre et structure de semi-conducteur pour proteger un circuit integre
FR2953995A1 (fr) Interrupteur de puissance bidirectionnel commandable a la fermeture et a l&#39;ouverture
FR2586862A1 (fr) Dispositif a semiconducteur en particulier du type mosfet.
FR2550013A1 (fr) Dispositif pour supprimer les surtensions a semi-conducteurs, dont la tension d&#39;amorcage peut etre predeterminee avec precision, et son procede de fabrication
FR2750799A1 (fr) Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif
FR3053834A1 (fr) Structure de transistor
FR2535529A1 (fr) Element de commutation semi-conducteur commande, comprenant au moins un thyristor et un element d&#39;amorcage integres dans une pastille
FR2767967A1 (fr) Composant transistor
FR2739224A1 (fr) Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee
FR2741999A1 (fr) Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande
EP3276662B1 (fr) Structure de protection d&#39;un circuit intégré contre les décharges électrostatiques
FR2598043A1 (fr) Composant semiconducteur de protection contre les surtensions et surintensites
FR2763175A1 (fr) Dispositif semiconducteur de puissance
FR2462025A1 (fr) Circuit integre monolithique a transistors mos complementaires
FR2834385A1 (fr) Commutateur statique bidirectionnel sensible dans les quadrants q4 et q1
FR2490405A1 (fr) Dispositif a circuit integre semi-conducteur
FR2596202A1 (fr) Structure de transistor npn equivalent a tension de claquage plus elevee que la tension de claquage intrinseque des transistors npn

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse