FR2520555A1

FR2520555A1 - Realisation du cablage d'un dispositif a circuit integre a semi-conducteur du type 12 l empile

Info

Publication number: FR2520555A1
Application number: FR8219859A
Authority: FR
Inventors: Setsuo Ogura; Shizuo Kondoh
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-01-25
Filing date: 1982-11-26
Publication date: 1983-07-29
Also published as: GB2113915A; HK71287A; GB2113915B; HK70687A; KR840003536A; IT1160470B; JPH0334661B2; GB2133622A; IT8319236A0; SG36587G; FR2520555B1; DE3302206A1; GB2133622B; MY8700613A; GB8403188D0; JPS58127363A; GB8301731D0; KR910002036B1

Abstract

L'INVENTION CONCERNE UN DISPOSITIF A CIRCUITS INTEGRES A SEMI-CONDUCTEURS. DANS CE DISPOSITIF COMPORTANT PLUSIEURS BLOCS IL COMPRENANT UNE PREMIERE, UNE SECONDE ET UNE TROISIEME REGIONS SEMI-CONDUCTRICES (2A, B, C; 3A, B, C; 5A, B, C), DEUX COUCHES DE CABLAGE METALLIQUES M, M, M; 11A, 11B, 11C SONT RACCORDEES A LA TROISIEME COUCHE SEMI-CONDUCTRICE 5A, B, C DE MANIERE QU'UNE POLARISATION DIRECTE N'EST PAS APPLIQUEE AUX BORNES DES PREMIERE ET SECONDE COUCHES SEMI-CONDUCTRICES 2A, B, C; 3A, B, C. APPLICATION NOTAMMENT A DES CIRCUITS INTEGRES FORMES DE BLOCS D'ELEMENTS A LOGIQUE INTEGREE A INJECTION EMPILES.

Description

L'invention concerne un dispositif à circuits intégrés à semiconducteurs

et plus spécifiquement une

réalisation du câblage d'un dispositif à circuits in-

tégrés à semiconducteurs qui constitue un circuit I L (circuit logique intégré à injection). Le nombre des portes augmente lorsque la gamme dans laquelle les circuits I 2 L sont utilisés s'étend,

et la consommation d'énergie électrique augmente de fa-

çon correspondante.

Un agencement de circuit I 2 L, qui est dénommé

circuit I 2 L empilé, a été utilisé pour réduire la con-

sommation en énergie électrique du circuit I 2 L possé-

dant un nombre accru de portes Le circuit I 2 L empilé se compose de plusieurs blocs I L qui sont constitués

par la réalisation de plusieurs éléments I 2 L qui éta-

blissent une structure logique dans les régions semi-

conductrices électriquement isolées, les blocs I L étant reliés en série entre un potentiel de référence

(potentiel de la masse) et un potentiel prédéterminé.

Afin d'accroître le degré de liberté dans 1 ' agencement du câblage dans le circuit I 2 L empilé et afin d'accroître le degré d'intégration, on a essayé

de former de nombreux câblages à croisement sous-ja-

cent en utilisant une couche de diffisuion réalisée

dans le semiconducteur.

Les auteurs à la base de la présente invention ont proposé antérieurement des câblages à croisement sous-jacent avec la réalisation représentée sur la figure 1, en vue de les utiliser dans le circuit I 2 L empilé C'est-àdire que, comme cela est représenté

sur la figure 1 annexée à la présente demande, le câ-

blage à croisement sous-jacent est formé au moyen de la réalisation d'une couche de câblage 5 formée par diffusion de type N+, qui intersecte un câblage d'

aluminium 4, sur une partie de la surface d'une cou-

che épitaxiale de type N 2 sur un substrat en silicium de type P 1, moyennant l'interposition d'une couche de diffusion de type P 3 La raison visant à utiliser la couche de câblage 5 à diffusion de type N+ en tant que câblage à croisement sous-jacent est liée au fait que

la couche de câblage 5 à diffusion de type N est for-

mée en même temps que s'effectue la formation de la région de collecteur (couche de diffusion de type N) du transistor inverse qui constitue un élément I L, et que la couche de acâblage 5 à diffusion de type N possède une concentration en impuretés supérieure à celle de la couche de diffusion de type P 3 et, par conséquent, possède une faible résistance de couche, ce qui fait qu'elle se prête bien pour être utilisée

en tant que câblage à croisement sous-jacent.

Dans le circuit I 2 L-empilé, il est d'une prati-

que admise de raccorder électriquement tes blocs I L en utilisant les câblages à croisement sous-jacent et d'étendre la couche de câblage situé dans un bloc

2 2

I 2 L donné à d'autres blocs I L, au moyen d'un détour.

En se référant à la figure 2 annexée à la présente de-

mande, on voit que les couches épitaxiales de type N

2 a, 2 b-et 2 c isolées électriquement de la couche iso-

lante de type P 6 sont utilisées en tant que blocs 12 L possédant des potentiels tout-à-fait différents

les uns des autres Par exemple dans le cas d'un cir-

cuit 12 LIC empilé à trois étages représenté sur la fi-

gure 2, la couche épitaxiale de type N 2 a possède un potentiel V 2 a = 1, 4 volt, la couche épitaxiale de type N_ 2 b possède un potentiel V 2 b = 0,7 volt et

la couche épitaxiale de type N 2 c possède un poten-

tiel V 2 c = volt Par conséquent, lorsque les cou-

ches de câblage à croisement sous-jacent réalisées par diffusion de N+ sont formées dans les couches

épitaxiales de type N 2 a, 2 b, 2 c, les couches de ca-

blage à croisement sous-jacent réalisées par une dif-

fusion de type N+ étant placées en contact avec les couches de câblage qui relient électriquement les blocs I L et étant en outre en contact avec les couches de câblage formant un détour de contournement, il se pose un problème concernant les potentiels des couches de diffusion de type P, 3 a, 3 b, 3 c qui sont formées de manière à isoler électriquement les couches

de câblage à croisement sous-jacent réalisées par dif-

fusion de type N+ vis-à-vis des couches épitaxiales de type N 2 a, 2 b, 2 c au moyen de la jonction PN Ceci est dû au fait que l'on a trouvé qu'une partie de 1 ' agencement du câblage à croisement sous-jacent forme

un transistor NPN parasite Q qui est formé de la cou-

p + che de câblage à diffusion de type N 5, de la couche de diffusion de type P 3 et-de la couche épitaxiale de type N 2, comme représenté sur la figute 1 Ici on

suppose que l'agencement du câblage à croisement sous-

jacent de la figure 1 existe dans un bloc I 2 L (bloc I 2 L du troisième étage), dans lequel la tension de

fonctionnement s'étage entre 1,4 volt et 2,1 volts.

C'est-à-dire que l'on suppose que l'agencement du câ-

blage à croisement sous-jacent existe dans la couche

épitaxiale de type N 2 a représentée sur la figure 2.

En outre, sur la fio la couche de câblage M s'étend à par-

tir du bloc I 2 L (bloc I L du second étage) dans lequel la tension de fonctionnement se situe entre 1,4 volt et 0,7 volt, c'est-à-dire qu'elle s'étend à partir du bloc I 2 L qui existe dans la couche épitaxiale de

type N 2 b représentée sur la figure 2 et est raccor-

dée à la couche de câblage de diffusion de type Ni 5.

Dans l'agencement de câblages à croisement sous-jacent mentionné cidessus, la couche de diffusion de type p 3 possède au potentiel de 1,4 volt, qui est le même que le potentiel de la couche épitaxiale N 2 Par conséquent, lorsque la couche de câblage M possède un potentiel de 0,-7 volt, une polarisation directe est

appliquée à la jonction PN J entre la couche de dif-

fusion de type N 5 et la couche de diffusion de ty-

pe P 3, et il apparaît un transistor PNP parasite Qp actif.

Le fonctionnement d'un tel transistor NPN pa-

rasite pose un problème dans une partie dans laquelle la couche de câblage s'étend depuis un bloc I 2 L de commande à faible potentiel jusqu'à un bloc I 2 L de commande à potentiel élevé et passe, en la croisant, au'dessoude la couche de diffusion située dans le

bloc I 2 L de commande à potentiel élevé Le fonction-

nement du transistor NP Nparasite rend impossible de faire fonctionner correctement un transistor inverse

constituant un élément I 2 L qui est raccordé par l'in-

termédiaire d'une couche de diffusion à croisement sous-jacent. Le but de la présente invention est de fournir

un dispositif à circuits intégrés à semiconducteurs em-

pêchant que le fonctionnement du transistor parasite se produise dans la partie de la couche de câblage à

croisement sous-jacent.

Un autre but de la présente invention est de

fournir un dispositif à circuits intégrés à semicon-

ducteurs empêchant le fonctionnement du transistor parasite de s'effectuer dans la partie de la couche de câblage à croisement sous- jacent située dans un circuit I 2 L empilé, et qui soit constitué sous une

forme hautement intégrée.

La caractéristique de la présente invention

réside dans un dispositif à circuitsintégrés à semi-

conducteurs comportant une première couche semicon-

ductrice possédant un premier type de conductivité-

(type N), une seconde couche semiconductrioepossé-

dant un second type de conductivité (type P) qui est en contact avec la première couche semiconductrice, et une troisième couche semiconductrice du premier type de conductivité (type N) qui est contact avec la seconde couche semiconductrice, et dans lequel deux couches de

câblage métalliquessont raccordées à la troisième cou-

che semiconductrice tout en conservant un écartement prédéterminé, cependant qu'un potentiel prédéterminé est appliqué à la seconde couche semiconductrice de

sorte qu'une polarisation directe ne sera pas appli-

quée aux bornes de la première couche semiconductrice

et de la seconde couche semiconductrice.

D'autres caractéristiques et avantages de la

présente invention ressortiront de la description

donnée ci-après prise en référence aux dessins anne-

xés, sur lesquels: la figure 1,dont il a déjà été fait mention, est une vue en perspective montrant un câblage à croisement sous-jacent (résistance); la figure 2, dont il a déjà été fait mention, est une vue en coupe représentant schématiquement le câblage à croisement sous-jacent formé dans une région semiconductrice stratifiée; la figure 3 représente le diamètre d'un circuit 12 L empilé, auquel est appliquée la présente invention; la figure 4 est une vue en coupe montrant un câblage à croisement sous-jacent situé dans un bloc

I 2 L;

la figure 5 est une vue en plan d'un circuit

I 2 LIC empilé réalisé selon une première forme de réa-

lisation de la présente invention; la figure 6 est une vue en coupe correspondant à.la figure 5; la figure 7 est une vue en plan d'un circuit

12 LIC empilé réalisé selon une seconde forme de réali-

2 C 52555

satiorn de la présente invention; la figure 8 est une vue en coupe nznrant Jne

partie du câblage a croisement sous-jacent de la fiu-

re 7; la figure 9 est une vue en plar d'u Zircit

I 2 LIC empilé réalisé selon une troisième forme de réa-

lisation de la présente invention; et la figure 10 est une vue en plan montrant 'ne partie du câblage à croisement sous-jacent selon une

autre forme de réalisation de la présente invention.

Tout d'abord on va expliciter brièvement ci-

après la constitution d'un circuit I L empilé auquel

est appliqutela présente invention.

La figure 3 représente une partie du circuit I 2 L empilé auquel'est appliquée la présente inventicn, et montre des blocs I 2 L du n-ème étage, du (n-l)-ème

étage et du premier étage, ainsi que leur état rac-

cordé Sur la figure 3, des lignes en trait plein

épaissi représentent des couches de câblage métalli-

quespour le raccordement des éléments I 2 L situés dans les blocs I 2 L et pour le raccordement des blocs I 2 L.

Des résistances R 1, R 3 représentent de façon équiva-

lente des couches de câblage à croisement sous-jacent (couches de diffusion) formées dans un dispositif à circuits intégrés à semiconducteurs Une résistance

R 2 possède une valeur supérieure à cellesdes résis-

tances R 1, R 3, agit de manière à décaler le niveau et à faire fonctionner correctement le transistor Q du (n-l)-ème étage et travaille en outre en tant

que câblage à croisement sous-jacent.

Le bloc I 2 L situé dans chaque étage a été

réalisé de façon indépendante dans une couche semi-

conductrice épitaxiale de type N 2 qui est électri-

quement isolée des autres couches correspondantes par un substrat semiconducteur de type P 1 et par

une couche isolante de type P 6, comme cela est repré-

senté sur la figure 4 C'est-à-dire que des couches se-

miconductrices de type 7, 8 et des couches semiconduc-

trices de type N+ 9, 10 sont formées de façon sélec-

tive dans la couche semiconductrice épitaxiale de ty- pe N 2 isolée La couche semiconductrice de type P 7

sert de région d'injecteur, c'est-à-dire sert d'émet-

teur pour un transistor PN*P latéral, la couche semi-

conductrice épitaxiale de type N 2 sert de base du transistor et la couche semiconductrice du type P 8 sert de collecteur du transistor En outre la couche

semiconductrice épitaxiale de type N 2 sert d'émet-

teur pour un transistor NPN inverse, la couche semi-

conductrice de type P 8 sert de base du transistor, et la couche semiconductrice de type N 9 sert de

collecteur pour le transistor Ainsi se trouve réa-

lisé un élément I L (élément de circuit possédant une

fonction logique) Par conséquent un ensemble d'élé-

ments I 2 L ainsi constitués sont formés dans chacune des couches semiconductrices épitaxiales qui sont isolées les unes des autres, afin de constituer des

blocs I 2 L individuels.

Sur la figure 4, la couche semiconductrice de type N+ 5 formée dans la couche semiconductrice de type P 3 sert de résistance de diffusion pour le décalage du niveau et sert également de câblage à croisement sous- jacent, comme mentionné ci-dessus, et forme une résistance R 2 comme représenté sur la

figure 3.

Conformément à la présente invention, le cir-

cuit I 2 L empilé est formé dans un substrat semicon-

ducteur comme cela est expliqué au moyen des formes de réalisation suivantes: Forme de réalisation 1: La figure 5 représente un circuit I 2 LIC empilé dans lequel les couches de type P 3 a, 3 b et 3 c sont raccordées à un potentiel minimum ou au potentiel

de la masse (GND) afin d'isoler les couches de câbla-

ge à croisement sous-jacent (couches de type N+) 5 a, 5 b et 5 c des couches épitaxialesde type N 2 a, 2 b et 2 c.

Le circuit I 2 LIC empilé de la figure 5 se com-

pose de blocs I 2 L de trois étages Dans ce cas les potentiels des couches épitaxiales de type N situées dans le bloc I 2 L du n-ème étage (troisième étage), dans le bloc I 2 L du (n-l)-ème étage (second étage) et

le bloc I 2 L du premier étage sont maintenues respec-

tivement aux valeurs de 1,4 volt, de 0,7 volt et de O volt En outre, dans chacun des blocs I 2 L, comme cela ressortira à l'évidence de la figure 5, les potentiels des couches de type P 3 a, 3 b et 3 c, dans

lesquelles les couches de câblage à croisement sous-

jacent 5 a, 5 b, 5 c sont formées au-dessous des couches de câblage métalliques(couches d'aluminium), La, Lb,

Lc, sont maintenues à un potentiel minimum, c'est-à-

dire sont maintenues au potentiel de masse ( O volt) en étant raccordées par l'intermédiaire des câblages

lla, llb et Ilc Ceci permet d'empêcher un fonctionne-

ment du transistor parasite, qui se produirait sous l'effet de la présence des couches de câblage à croisement sous-jacent (couches de type N+) possédant

un potentiel élevé, des couches du type P et des cou-

ches,épitaxiales du type N C'est-à-dire qu'une cou-

che de câblage métallique M 1 i qui s'étend depuis le

bloc I L du (n-1)-ème étage,est raccordéeà la cou-

che de câblage à croisement sous-jacent 5 a De façon

correspondante la couche de câblage à croisement sous-

jacent 5 a est alimentéepar un potentiel (de 0,7 volt à 1,4 volt) qui est supérieur au potentiel ( O volt)

de la couche de type P 3 a Par conséquent une polari-

sation inverse est appliquée aux bornes de la couche de câblage à croisement sous-jacent 5 a et la couche de type P 3 a, et un transistor parasite n'agit pas

au niveau de la couche de câblage à croisement sous-

jacent 5 a En outre une couche de câblage M 2 s'éten-

dant à partir du bloc I L du n-ème étage est raccor-

dée à la couche de câblage à croisement sous-jacent b Par conséquent la couche de câblage à croisement sous-jacent 5 b est alimentdepar un potentiel (de 1,4 volt à 2,1 volts) qui est supérieur au potentiel (O

volt) de la couche de type P 3 b Par conséquent une po-

larisation inverse est appliquée aux bornes de la couche de câblage à croisement sous-jacent 5 b et de la couche de type P 3 b, de sorte qu'Iun transistor parasite ne fonctionne pas au niveau de la couche de

câblage à croisement sous-jacent 5 b En outre une cou-

che de câblage métallique M 3 située dans le bloc I L

du premier étage est raccordée à une couche de câbla-

ge à croisement sous-jacent 5 c Par conséquent la cou-

che de câblage à croisement sous-jacent 5 c est alimen-

tée par un potentiel ( 0,7 volt) qui est égal ou supé-

rieur au potentiel ( O volt) de la couche de type P

3 c Par conséquent une polarisation directe n'est ja-

mais appliquée aux bornes de la couche de câblage à croisement sousjacent 5 c et de la couche de type P 3 c. Comme mentionné ci-dessus, une polarisation directe n'est pas appliquée aux bornes des couches de câblage à croisement sous-jacent 5 a, 5 b et 5 c et des régions de type P 3 a, 3 b, 3 c et par conséquent un transistor parasite n'agit pas La figure 6 est une vue en coupe qui représente schématiquement le

circuit de câblage de la figure 5.

Conformément à la forme de réalisation men-

tionnée ci-dessus, les potentiels des couches de ty-

pe P 3 a, 3 b et 3 c sont maintenues au potentiel de la masse afin d'empêcher l'apparition du fonctionnement d'un transistor parasite Par conséquent le nombre

des couches de câblage métallique raccordée aux cou-

ches de type P augmente, ce qui entraîne une réduc- teur du degré d'intégration des dispositifs à circuits

intégrés à semiconducteurs.

Afin d'empêcher l'apparition du fonctionnement

d'un transistor parasite, on comprendra que les cou-

ches de type P situées dans les blocs I 2 L n'ont pas be-

soin d'être nécessairement maintenues à une tension minimum, pourvu que les couches de câblage s'étendant

depuis les blocs I 2 L de commande à faible potentiel jus-

qu'aux bloc I 2 L de commande à potentiel élevé n'inter-

sectent pas, en passant au-dessous d'elles, les couches

de câblage métallique situées dans les blocs I 2 L de com-

mande à potentiel élevé La forme de réalisation indi-

quée ci-après viseà réaliser un dispositif à circuits intégrés à semiconducteurs qui est constitué sous une

forme hautement intégrée par rapport à la forme de réa-

lisation 1 mentionnée ci-dessus, et ce conpte-tenu des

indications mentionnées précédemment.

Forme de réalisation 2: la figure 7 représente un circuit I 2 LIC empilé,

dans lequel les régions de type P 3 a, 3 b, 3 c, dans les-

quelles des couches de câblage à croisement sous-jacent (couches de type N+) 5 a, 5 b, 5 c de chacun des blocs sont formées, possèdent des potentiels qui sont réglés de manière à être égaux aux potentiels des couches

épitaxiales de type N 2 a, 2 b, 2 c.

Sur la figure 7, les couches de type P 3 a, 3 b,

3 c sont raccordées électriquement aux couches épitaxia-

les de type N 2 a, 2 b, 2 c au moyen de couches de câbla-

ge métalliques(couches d'aluminium) 12 a, 12 b, 12 c res-

pectivement Concrètement parlant, chacune des couches de cablage métallique 12 a, 12 b, 12 c est formée sur une couche de type N+ 5 ' qui relie électriquement la couche épitaxiale de type N 2 à la couche P 3, à la

manière d'une couche de câblage métallique (électro-

de) 12 de la figure 8, dans laquelle une couche de câblage métallique (couche d'aluminium) 5 formée sur

une pellicule de Si O 2 13 traverse la couche de câbla-

ge à croisement sous-jacent 5, et correspond à la

couche de câblage métallique La de la figure 7 La cou-

che de câblage métallique 4 (La) s'étend à partir du bloc I 2 L (bloc I 2 L à faible potentiel) du (n-1)-ème

étage jusqu'au bloc I 2 L (bloc I 2 L de commande à po-

tentiel élevé) du n-ème étage et contribue à éviter d'

utiliser la couche de câblage à croisement sous-ja-

cent située dans le bloc I 2 L du n-ème étage La cou-

che de type N+ 5 intersecte; en passant au-dessous d'elle, la couche de câblage M 4 située dans le bloc

I L'du n-âme étage par rapport à la couche de ca-

blage métallique 4 (La).

Le tableau 1, indiqué ci-après, indique

les potentiels Vepi, Vp et VN de la couche épitaxia-

le de type N, de la couche de type P et de la couche

de type N+ situées dans les couches de câblage à croi-

sement sous-jacent 5 a, 5 b (résistances de diffusion

R 1 l, R 2) du circuit I 2 LIC empilé ainsi réalisé.

TABLEAU 1

R 11 R 2

Potentiel Vepi de la couche épitaxiale de"type N (po (n-1) VF (n-2) VF tentiel fixe) en volts Potentiel Vp de la couche de type P (potentiel fixe) (n-l) VF (n-2) VF en volts Potentil VN de la couche de câblage à cdroisemeht sous (n-1) VF (n-1) VF à jacent (potentiel variable) à en volts n VF n VF VF: polarisation directe = 0,7 volt n: nombre d'étages Comme cela ressortira à l'évidence du tableau

1, le potentiel de la couche de type P ne devient ja-

mais inférieur au potentiel de la couche de câblage à croisement sousjacent C'est pourquoi, conformément à cette forme de réalisation, le fonctionnement d'un transistor parasite ne développe pas même lorsque le

potentiel de la couche de type N est modifié pour pas-

ser du potentiel de la masse au potentiel de la couche épitaxiale de type N dans laquelle la couche de type P est formée Par exemple, dans le cas du circuit I 2 LIC empilé comportant trois étages tel que représenté sur la figure 7, le potentiel de la couche de type P 3 a,

dans laquelle la couche de câblage à croisement sous-

jacent 5 a (résistance ou diffusion Rl) est formée,

possède une valeur de 1,4 volt qui est égale au po-

tentiel de la couche épitaxiale de type N D'autre part la couche de câblage à croisement sous-jacent 5 a est alimentà par un potentiel compris entre 1,4 volt et 2,1 volts Par conséquent, une polarisation

directe n'est jamais appliquée aux bornes de la cou-

che de câblage à croisement sous-jacent 5 a et de la

couche de type P 3 a Le potentiel de la couche de ty-

pe P 3 b, dans laquelle la couche de câblage à croise-

ment sous-jacent 5 b (résistance de diffusion R 2) est formée, et d'une valeur de 0,7 volt qui est égale au

potentiel de la couche épitaxiale de type N La cou-

che de câblage à croisement sous-jacent 5 b est,d'autre part, raccordée à la couche de câblage métallique M 2 qui s'étend à partir du bloc I L du troisième étage et est alimentée par un potentiel compris entre 1,4 volt et 2,1 volts Par conséquent une polarisation

directe n'est jamais appliquée aux bornes de la cou-

che de câblage à croisement sous-jacent 5 b et de la

couche de type P 3 b.

Dans le circuit I 2 LIC empilé de cette forme de réalisation, les régions de câblage peuvent être

grandement réduites par rapport au circuit I 2 LIC em-

* pilé de la première forme de réalisation mentionnée

ci-dessus C'est-à-dire que, étant donné que le po-

tentiel de la couche de type P est réglé de manière à être égal au potentiel de la couche épitaxial de type N dans laquelle est formée la région de type P, un long câblage pour le potentiel de masse peut être supprimé et c'est un câblage extrêmement court qui est requis pour réaliser le raccordement à la

couche épitaxiale de type N voisine Afin de réali-

ser un dispositif à circuits intégrés à semicondcu-

teurs possédant une forme hautement intégrée, tout en empêchant l'apparition d'un fonctionnement d'un

transistor parasite, conformément à la présente in-

vention la couche de câblage à croisement sous-ja-

cent ne doit pas passer au-dessous de la couche de câblage qui s'étend depuis un bloc I 2 L de commande à faible potentiel jusqu'à un bloc I 2 L de commande

à potentiel élevé, et la couche de câblage à croi-

sement sous-jacent devrait être adaptée à une cou-

che de câblage réalisant un raccordement électrique uniquement dans un seul bloc I 2 L.

Dans le cas d'une couche de câblage M 2 s'é-

tendant depuis un bloc I 2 L de commande à potentiel

élevé jusqu'à un bloc I 2 L de commande à faible poten-

tielcomme cela ressortira à l'évidence des formes de réalisation 1 et 2 mentionnées ci-dessus, le transistor parasite ne fonctionne pas même lorsque la couche de câblage à croisement sous-jacent 5 b

est adaptée Ci-après on mentionne une forme de réa-

lisation dans laquelle cette idée technique est mi-

se en oeuvre pratiquement.

Forme ide réalisation 3:

La figure 9 représente un circuit I 2 LIC empi-

lé dans lequel la couche de câblage métallique M 5 du

bloc IL de commande à potentiel élevé peut être rac-

S cordée à un bloc I 2 L de commande à potentiel faible au

moyen d'un détour dû à la condition requise de l'agen-

cement du câblage, et la couche de câblage à croise-

ment sous-jacent 5 b est adaptée.

Sur la figure 9 les potentiels des couches de type P 3 b, 3 c, dans lesquelles sont formées les

couches de câblage à croisement sous-jacent (résis-

tances de diffusion) 5 b, 5 c, sont réglés de manière à être égaux aux potentiels des couches épitaxiales du type N 2 b, 2 c, dans lesquelles les couches de type P sont formabs Les potentiels des couches P

3 b, 3 c peuvent être maintenus à un potentiel mini-

mum (potentiel de la masse).

Le circuit I 2 LIC empilé mentionné ci-dessus

empêche l'apparition du fonctionnement d'un transis-

tor parasite qui se produirait par l'intermédiaire f.

de la couche épitaxiale de type N 2 b, de la couche de type P 3 b et de la couche de câblage à croisement sous-jacent (couche de type N) 5 b, pour les mêmes

raisons que celles mentionnées dans la forme de réa-

lisation 2 En particulier les potentiels de la cou-

che épitaxiale de type:N 2 b,-t de la couche de type

P 3 b ne deviennent pas égaux au potentiel de la cou-

che de câblage à croisement sous-jacent 5 c, mais pren-

nent nécessairement des valeurs plus faibles que le

potentiel de la couche de câblage à croisement sous-

jaènt 5 b, et ce d'au moins un niveau de tension de polarisation directe ( 0,7 volt) de manière à fournir une marge accrue De même, dans ce circuit, les régions de cdblag* peuvent être grandement réduites et ce pour

les nomee raisons que celles mentionnées dans la secon-

de forme de réalisation.

Le circuit I 2 LIC empilé de la troisième forme

de réalisation peut être modifié comme mentionné ci-

après. ( 1) Sur la figure 9, la couche de câblage à

croisement sous-jacent 5 b contactant la couche de ca-

blage métallique M 5 peut être formée dans le bloc I 2 L

dans lequel la couche de câblage à croisement sous-ja-

cent 5 c a été formée.

Dans ce cas le potentiel de la couche de type P 3 c est inférieur au potentiel de la couche de type

P 3 b et aucun transistor parasite ne fonctionne.

( 2) La couche de câblage à croisement sous-ja-

cent 5 b peut être formée dans la couche épitaxiale de type N 2 a (bloc 2 L du n-ème étage) à la place de la couche épitaxiale de type N 2 b (bloc I 2 L du (n-l)-ème étage) et le potentiel de la couche de type P peut

être réglé à une valeur égale au potentiel de la cou-

ce épitaxiale de type N 2 b (bloc 12 L du (n-l)-ème étage) afin d'isoler la couche de câblage à croisement sous-jacent 5 b par rapport à la couche épitaxiale de

N 2 a.

Dans ce cas le potentiel de la couche de type P est inférieur au potentiel de la couche épitaxiale de type N 2 a et une polarisation directe n'estpas appliquée aux bornes de la couche de type P et de la

couche épitaxiale de type N 2 a La couche de câbla-

ge à croisement sous-jacent estalimentée par un po-

tentiel supérieur au potentiel de la couche de type P et une polarisation directe n'est pas appliquée

aux bornes de la couche de câblage à croisement sous-

jacent ni de la couche de type P C'est pourquoi il

est possible d'empêcher l'apparition du fonctionne-

ment d'un transistor parasite.

Lorsque le potentiel de la couche de type P est réglé de manière à être inférieur au potentiel de la couche épitaxiale de type N, il est possible de réaliser plusieurs couches de câblage à croisement

sous-jacent proches les unes des autres dans la cou-

che de type P On va décrire ce point de façon détail-

lée ci-après.

La figure 10 représente une partie d'un cir-

cuit I 2 LIC empilé dans lequel deux couches de câbla-

ge à croisement sous-jacent 5 al, 5 a 2 sont formées à proximité les unes des autres dans une couche de

type P 3.

Lorsque les deux couches de câblage à croise-

ment sous-jacent 5 a 1, 5 a 2 sont formées de manière à être rapprochéesl'une de l'autre dans la couche de

type P 3 comme représenté sur la figure 10, il appa-

rait cependant un problème résidant dans le transis-

tor latéral parasite Qp formé par les deux couches

de câblage à croisement sous-jacent (couches de ty-

pe N+) 5 al, 5 a 2 dans la couche de type P 3 En ef-

fet il apparaît un transistor latéral parasite ac-

tif (cas A), et il ne se développe aucun transis-

tor latéral parasite (cas B) selon les conditions.

Le tableau 2 représente les potentiels des couches de câblage à croisement sous-jacent 5 al, 5 a 2 et de la couche de type P dans les cas A et B.

TABLEAU 2

Cas A Cas B Potentiel VN de la première couche de câblage:(n-l) VF (n-l) VF à croisement sous-jacent à n VF a 1 (potentiel variable) en tension Potentiel VP de la couche de type P 3 (potentiel fixe) (n-l) VF (n-2) VF en tension Potentiel V 2 de la seconde couche de ca/lage à croise (n-l) VF (n-l) VF ment sous-jacent 5 a 2 (poten à n VF tiel variable) en tension Les cas A et B mentionnés ci-dessus vont être décrits ci-après de façon détaillée en liaison avec le

circuit I 2 LIC empilé constitué de trois étages (n= 3).

( 1) Cas A: Comme représenté sur la figure 10, la couche de type P 3 est raccordée à la couche épitaxiale de type N par l'intermédiaire d'une électrode 14 A de

manière à maintenir le potentiel de la couche de ty-

pe P 3 à 1,4 volt Lorsque le potentiel de la premiè-

re couche de c&blage à croisement sous-jacent 5 a 1 est

Vnl= 2,1 volts, et que le potentiel de la seconde cou-

che de câblage à croisement sous-jacent 5 a 2 est VN 1 î 1,4 volt, le potentiel d'une partie de la couche de type P (base) 3 augmente de sorte que le transistor latéral parasite Qp fonctionne Ceci est dû au fait

aue la couche de câblage de-type P 3 possède une fai-

ble concentration en impuretés et par conséquent pos-

sède une résistance R 1 qui entraîne que le potentiel VPR d'une partie de la couche de type P 3 passe à une

valeur supérieure à 1,4 volt Par conséquent une ten-

sion supérieure à 0,7 volt est appliquée aux bornes

de la couche de type P (base) 3 et de la seconde cou-

che de cablage à croisement sous-jacent (émetteur) 5 a 2, de sorte que le transistor Qp agit En outre, lorsque la première couche de câblage à croisement sous-jacent a 1 possède un potentiel VN 2 = 1,4 volt et que la se- conde couche de câblage à croisement sous-jacent 5 a 2 possède un potentiel VN 2 = 2,1 volts, le transistor latéral parasite Qp agit également Dans ce cas la première couche de câblage à croisement sousjacent a 1 sert d'émetteur et la seconde couche de câblage à

croisement sous-jacent 5 a 2 sert de collecteur.

( 2) cas B:

Comme représenté sur la figure 10, le poten-

tiel de la couche de type P 3 est réglé de manière à être égal au potentiel ( 0,7 volt) de la couche épitaxiale de type N située dans le bloc I 2 L du (n-1)-ème étage au

moyen d'une couche de câblage métallique 14 B C'est-à-di-

re que le potentiel de la couche de type P 3 est réglé à une valeur inférieure au potentiel de la couche épi-

taxiale N 2.

Lorsque la première couche de câblage à croise-

ment sous-jacent 5 a 1 possède un potentiel VN 1 = 2,1 volts

et que la seconde couche de câblage à croisement sous-

jacent 5 a 2 possède un potentiel VN 2 =l,4 volt, le poten-

tiel d'une partie de la couche de type P (base) 3 augmen-

te comme indiqué dans le cas A Cependant étant donné que le potentiel de la couche de type P 3 reste à 0,4 volt, le potentiel Vp R dans -:une partie de la couche de type

P n'augmente jamais au-dessus de 1,4 volt Par consé-

quent le transistor latéral parasite QP n'agit pas.

Lorsque le potentiel de la couché de type P est réglé de manière à être inférieur au potentiel de la

couche épitaxiale de type N comme dans le cas B men-

tionné ci-dessus, le transistor latéral parasite ne fonctionne pas même lorsque plusieurs couches de cablage à croisement sous-jacent sont formées dansla couche de type P de manière à être proches les unes

des autres.

Par conséquent dans le cas d'un circuit I 2 L em-

pilé qui requiert une pluralité de couches de câblage à croisement sousjacent formées en étant proches les

unes des autres dans la couche de type P, il est sou-

haitable que la couche de type P soit raccordée élec-

triquement à la couche épitaxiale de type N située

dans le bloc I 2 L du dernier étage.

Claims

REVENDICATIONS 1 Dispositif à circuits intégrés à semicon- ducteurs, caractérisé en ce qu'il comporte une pre- mière couche semiconductrice ( 2 a,b,c) d'un premier type de conductivité, une seconde couche semiconduc- trice ( 3 a,b,c) possédant un second type de conductivi- té et qui est en contact avec la première couche se- miconductrice, et une troisième couche semiconductri- ce ( 5 a,b,c) possédant le premier type de conductivi- té et qui est en contact avec ladite seconde couche semiconductrice, et que deux couches de câblage mé- tallique (M 1,M 2,M 31 la,llb,llc) sont raccordées à ladite troisième couche semiconductrice ( 5 a,b,c), en maintenant une distance prédéterminée, et qu'un po- tentiel prédéterminé est appliqué à ladite seconde région semiconductrice ( 3 a,h,c) de sorte qu'une polarisation directe ne sera pas appliquée aux bor- nes de ladite première couche semiconductrice, ni aux bornes de ladite seconde couche semiconductri- ce. 2 Dispositif à circuits intégrés à semi- conducteurs, caractérisé en ce qu'il comporte plu- sieurs régions semiconductrices ( 2 a,b,c,) qui sont électriquement isolées les unes des autres, des 1 é 6- ments de circuit formés dans une partie de chacune desdites régions, des couches de cablage métalli- ques(La,b,c) servant à raccorder lesdits éléments de circuits formés sur lesdites régions, des cou- ches semiconductrices à croisement sous-jacent ( 5 a,b,c,) qui s'étendent au-dessous desdites cou- ches de cablage métalliques(La,b,c) et qui sont formées dans d'autres parties des régions semicon- ductrices, et une première couche semiconductrice ( 3 a,b,c) qui possède une conductivité du type op- posé à celle des couches semiconductrices à croi- sement sous-jacent ( 5 a,b,c) et qui agit de manière à isoler électriquement lesdites couches semiconduc- trices à cablage sous-jacent vis-à-vis desdites ré- gions, et que ladite première couche semiconductri- ce ( 3 a,b,c) est alimentée par un potentiel prédéter- miné de sorte qu'une polarisation directe n'est pas appliquée aux bornes desdites couches semiconductri- ces à croisement sous-jacent ( 5 a,b,c) ni aux bornes de première région semiconductrice. 3 Dispositif à circuits intégrés à semi- conducteurs selon la revendication 2, caractérisé en ce que ledit élément de circuit est un élément de logique intégréea injection (I 2 L). 4 Dispositif à circuits intégrés à semi- conducteurs à logique intégrée à injection, carac- térisé en ce qu'il comporte-des première, seconde et troisième région semiconductrices ( 2 a,b,c) qui sont électriquement isolées les unes des autres, un premier bloc de logique intégrée à injection constitué par plusieurs éléments de logique inté- gréeà injection (I 2 L) formés dans la première ré- gion semiconductrice ( 2 a), un second bloc de logi- que intégr 6 à injection constitué par plusieurs éléments de logique intégré à injection (I 2 L) for- més dans la seconde région semiconductrice ( 2 b), un troisième bloc de logique intégré à injection constitué par plusieurs éléments de logique inté- gréaà injection (I 2 L) réalisé dans la troisième région semiconductrice ( 2 c), des première, secon- de et troisième couches de câblage métalliques(La, b,c) qui sont formées dans lesdits premier, second et troisième blom de logique intégr& à injection (I 2 L), une première couche semiconductrice à croi- sement sous-jacent ( 5 a) qui s'étend au-dessous de la première couche de càblage métallique (La) formée dans ladite première région semiconductrice, une se- conde couche semiconductrice à croisement sous-jacent ( 5 b) qui passe au-dessous de la seconde couche de ca- blage métallique (Lb) formée dans la seconde région semiconductrice, une troisième couche semiconductri- ce à croisement sous-jacent ( 5 c) qui s'étend au-des- sous de la troisième couche de câblage métallique (Lc) formée dans la troisième région semiconductrice; une première couche semiconductrice ( 3 a) qui possède une conductivité de type opposé à celle de ladite pre- mière couche semiconductrice à croisement sous-jacent ( 5 a) et qui agit de minière à isoler électriquement ladite première couche semiconductrice à croisement sous-jacent ( 5 a) vis-à-vis de ladite première région semiconductrice ( 2 a), une seconde couche semiconductri- ce ( 3 b) qui possède un type de conductivité opposé à celui de ladite seconde couche semiconductrice à croisement sous-jacent ( 5 b) et qui agit de manière à isoler électriquement ladite seconde couche àemi- conductrice à croisement sous-jacent ( 5 b), vis-à-vis de la seconde région semiconductrice ( 2 b) et une troisième couche semiconductrice ( 3 c) qui possède une conductivité d'un type opposé à celui de ladite troi- sième couche semiconductrice à croisement sous-jacent ( 5 c)et qui agit de manière à isoler électriquement ladite troisième couche semiconductrice à croisement sous-jacent vis-à-vis de laditetroisième région se- miconductrice ( 2 c), et que lesdites première, secon- de et troisième région semiconductrice ( 2 a,b,c) sont alimentées par des potentiels prédéterminés qui sont différents les uns des autres, de telle manière qu'une polarisation directe ne sera pas appliquée aux bornes de ladite première couche semiconductrice à croisement sous-jacent ( 5 a) et de la première couche semiconduc- trice { 2 a), ni aux bornes de ladite seconde couche semi- conductrice à croisement sous-jacent ( 5 b) et de ladite seconde couche ( 5 b), ni aux bornes-de ladite troisième couche semiconductrice à croisement sous-jacent ( 5 c) et de ladite troisième couche semiconductrice ( 2 c). Dispositif à circuits intégrés à semicon- ducteurs à logique intégr( à injection selon la reven- dicat Ion 4, caractérisé en ce que le potentiel de la- dite-seconde région semiconductrice ( 2 b) est maintenu de manière à être supérieur au potentiel de ladite première région semiconductrice ( 2 a) et que le poten- tiel de ladite troisième région semiconductrice ( 2 c) est maintenu de manière a être supérieur au potentiel de ladite seconde région semiconductrice ( 2 b. 6 Dispositif à circuits intégrés à semicon 4 ducteurs à logique intégre a injection selon la reven- dication 5, caractérisé en ce que les potentiels des- dite première, seconde et troisième couche semiconduc- trice ( 3 a,b,c) sont égaux au potentiel de ladite pre- mière région semiconductrice ( 2 a). 7 Dispositif à circuits intégrés à semicon- ducteurs à logique intégré à injection selon la reven- dication 5, caractérisé en ce que lesdites première, seconde et troisième couche semiconductrices( 3 a,b,c) sont raccordées électriquement respectivement -auxdi- tes première, seconde et troisième région semiconduc- trice ( 2 a,b,c). 8 Dispositif à circuits intégrés à semicon- ducteurs à logique intégréeà injection selon la reven- dication 5, caractérisé en ce que ladite troisième cou- che semiconductrice ( 3 c) est raccordée électriquement à ladite seconde région semiconductrice ( 2 b). 9 Dispositifà circuits intégrés à semicon- ducteurs à logique intégr 6 àà injection selon la reven- dication 8, caractérisé en ce qu'une quatrième couche semiconductrice à croisement sous-jacent possédant le mnme type de conductivité que celui de la troisième couche semiconductrice à croisement sous-jacent ( 5 c) est formée dans ladite troisième couche semiconduc- trice ( 3 c), en étant à proximité de la troisième, cou- semiconductrice à croisement sous-jacent ( 5 c). Dispositif à circuits intégrés à semi- conducteurs à logique intégréeà injection selon la revendication 5, caractérisé en ce que la troisième couche de cablage métallique (Lc) est raccordée électriquement à un élément de logique intégrée à injection (I 2 L) situé dans le second bloc de logi- que intégré à injection.

1 l Dispositif à circuits intégrés à semi-

conducteurs forme'd'éléments (I 2 L) empilés, caracté-

risé en ce qu'il comporte un premier et un second blocs(I 2 L) constituéschacun par plusieurs éléments (I 2 L), et que ledit second bloc (I 2 L) est disposé sur un substrat semiconducteur dans une position située en avant dudit premier bloc (I 2 L) et que des couches de c&blage à croisement sous-jacent (lla,b,c)constituée en un matériau::semiconducteur

formé dans le substrat semiconducteur sont utili-

sées pour relier électriquement les éléments (I 2 L)

situés dans lesdits premier et second blocs (I 2 L).

f 1