FR2589279A1 - Dispositif semi-conducteur electronique pour proteger des circuits integres contre des decharges electrostatiques et procede pour le fabriquer - Google Patents
Dispositif semi-conducteur electronique pour proteger des circuits integres contre des decharges electrostatiques et procede pour le fabriquer Download PDFInfo
- Publication number
- FR2589279A1 FR2589279A1 FR8614921A FR8614921A FR2589279A1 FR 2589279 A1 FR2589279 A1 FR 2589279A1 FR 8614921 A FR8614921 A FR 8614921A FR 8614921 A FR8614921 A FR 8614921A FR 2589279 A1 FR2589279 A1 FR 2589279A1
- Authority
- FR
- France
- Prior art keywords
- layer
- polarity
- chemical element
- diffusion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 229910052729 chemical element Inorganic materials 0.000 claims 11
- 238000002513 implantation Methods 0.000 claims 4
- 239000008188 pellet Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000011272 standard treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
CE DISPOSITIF SEMI-CONDUCTEUR ELECTRONIQUE POUR PROTEGER DES CIRCUITS INTEGRES CONTRE DES DECHARGES ELECTROSTATIQUES A UN VOLUME MINIMAL, PEUT RESISTER A DES TENSIONS DOMMAGEABLES ELEVEES ET ETRE PRODUIT PENDANT LES MEMES PHASES DE PRODUCTION QUE LE CIRCUIT INTEGRE A PROTEGER. LE DISPOSITIF COMPORTE DEUX DIODES 5, 6 MONTEES EN SERIE ET EN OPPOSITION, DISPOSEES ENTRE UNE ENTREE IN DU CIRCUIT INTEGRE 2 A PROTEGER ET LA LIGNE DE TERRE 3, AVEC LES CATHODES 8, 10 RACCORDEES ENSEMBLE ET FORMEES PAR UNE SEULE COUCHE SEMI-CONDUCTRICE 15 ET DONT LES ANODES 7, 9 SONT FORMEES DANS UNE SEULE PHASE DE PROCEDE EN EMPLOYANT DES TECHNIQUES DE PRODUCTION HAUT-BAS (TOP-BOTTOM PRODUCTION).
Description
i Dispositif semi-conducteur électronique pour protéger des circuits
intégrés contre des décharges électrostatiques et
procédé pour le fabriquer.
La présente invention concerne un dispositif semi-conducteur électronique pour protéger des circuits intégrés de décharges
électrostatiques, ainsi qu'un procédé pour fabriquer le dis-
positif.
On connaît différentes réalisations de dispositifs de protec-
tion pour des circuits intégrés, notamment pour des circuits intégrés linéaires, contre des décharges électrostatiques des deux signes. Par exemple, certaines solutions emploient les jonctions base-émetteur ou base-collecteur définissant
des diodes et des résistances selon différentes configurations.
D'autres solutions comportent des redresseurs au silicium commandés montés entre la borne d'entrée du circuit intégré
à protéger et une ligne de tension de référence.
Toutefois, ces solutions ne donnent pas complètement satisfac-
tion de plusieurs points de vue. En particulier, ces réalisa-
tions connues exigent une surface d'intégration relativement
importante, ce qui contribue à augmenter les dimensions tota-
les de l'ensemble comprenant le circuit intégré et le disposi-
tif de protection.
Un autre inconvénient des solutions connues, notamment de cel-
les employant des diodes et des résistances,est qu'elles
ont des impédances série relativement élevées et qu'en consé-
quence la puissance dissipée est relativement importante.
En conséquence, ces structures sont efficaces contre des tensions dommageables en dessous d'une certaine valeur, et elles ne peuvent être employées dans le cas o le circuit
intégré doit être protégé contre des décharges électrostati-
ques de très forte tension.
Tenant compte de ce qui précède, le but de la présente inven-
tion est de procurer un dispositif semi-conducteur électroni-
que pour protéger des circuits intégrés contre des décharges
électrostatiques, qui élimine les inconvénients de la techni-
que antérieure et fonctionne fiablement contre les décharges électrostatiques positives et négatives pouvant survenir au niveau des broches du circuit intégré. Un but particulier de la présente invention est de procurer un dispositif de protection électronique ayant un volume minimal et qui, en particulier, n'exige pas de surface semi-conductrice en plus de la surface exigée pour intégrer le circuit électronique
à protéger.
Un autre but de la présente invention est de procurer un dispositif de protection électronique capable de résister
à des tensions dommageables élevées de sorte qu'on peut éga-
lement l'employer dans le cas o la protection est exigée
contre des décharges de valeur élevée.
Un autre but de la présente invention est de procurer un dispositif de protection électronique pouvant être fabriqué pendant les mêmes phases de production que le circuit intégré
à protéger, n'entraînant ainsi aucun coût de production addi-
tionnel. Les buts précités, ainsi que d'autres qui apparaîtront mieux ciaprès, sont atteints par un dispositif semi-conducteur électronique pour protéger des circuits intégrés contre des décharges électrostatiques, selon l'invention, monté entre une entrée du circuit à protéger et une ligne de tension de référence, comportant deux diodes montées en série et en opposition, chacune ayant une borne d'anode et une borne de cathode, caractérisé en ce que ces diodes sont étroitement intégrées, que les bornes des deux diodes raccordées l'une à l'autre sont procurées dans une couche unique et que les
couches qui forment les bornes des diodes raccordées respec-
tivement à l'entrée du circuit intégré et à la ligne de ten-
sion de référence sont fabriquées simultanément.
L'invention concerne en outre un procédé pour fabriquer le
dispositif de protection électronique décrit, ayant les carac-
téristiques indiquées ci-dessus.
L'invention sera mieux comprise à la lecture de la descrip-
tion détaillée, donnée ci-après à titre d'exemple seulement, d'une réalisation préférée, en liaison avec le dessin joints sur lequel:
- la figure 1 est un schéma électrique équivalent du disposi-
tif selon l'invention; et - la figure 2 est une coupe transversale à travers une puce de silicium dans laquelle a été intégré le dispositif de
la figure 1.
En se reportant à la figure 1, le dispositif de protection selon l'invention a été repéré dans son ensemble en 1 et est monté entre la ligne d'entrée (IN) d'un circuit intégré 2 à protéger (représenté schématiquement sous la forme d'un rectangle en tirets contenant des composants linéaires tels que des transistors) et une ligne de tension de référence
3 (raccordée à la terre). De façon plus détaillée, le disposi-
tif de protection comporte deux diodes 5 et 6 montées en série et en opposition; de façon plus précise, l'anode 7 de la diode 5 est raccordée à la ligne d'entrée IN, tandis que sa cathode 8 est raccordée à la cathode 10 de la diode
6, dont l'anode 9 est raccordée à la ligne de terre 3.
Selon l'invention, les diodes 5 et 6 sont étroitement intégrées avec les cathodes respectives 8 et 10 formées par la même couche semi-conductrice, tandis que les anodes 7 et 9 sont
fabriquées selon la technique haut-bas (top-bottom technique).
Cette structure est représentée sur la figure 2, qui montre
la disposition symétrique des couches semi-conductrices consti-
tuant le dispositif.
Ainsi, en se reportant à la figure 2, le dispositif comporte un substrat de type P 12, électriquement raccordé à la terre et une couche épitaxiale supérieure de type N 13 définissant
la face supérieure 18 du dispositif.
A cheval sur la jonction du substrat 12 et de la couche épita-
xiale 13, sont formées les diodes 5, 6 selon l'invention.
De façon plus détaillée, la figure représente la région de
type P 14, s'étendant à l'intérieur du substrat 12 et paral-
lèle à lui, une couche de type N 15 disposée exactement à cheval sur le substrat 12 et la couche épitaxiale 13, ainsi
qu'une autre région de type P+ 16 disposée pratiquement symé-
triquement à la région 14 par rapport à la couche 15 et s'éten-
dant à l'intérieur de la couche épitaxiale 13. Les couches 14, 15 et 16 forment respectivement l'anode de la diode 6, la cathode commune des diodes 5 et 6 et l'anode 7 de la diode 5. La structure est complétée par une zone de liaison de type P+ 17, s'étendant de la face supérieure 18 du dispositif jusqu'à la région 16, par une couche métallique 19 formant la pastille d'entrée du circuit intégré 2 et par une couche d'oxyde isolant 20, seulement partiellement représentée sur
la figure 2.
Le procédé pour fabriquer le dispositif selon l'invention
est le suivant. En partant du substrat de type P 12 (c'est-à-
dire dopé au bore), on effectue d'abord un dépôt et une diffu-
sion d'antimoine. Cette phase est effectuée en même temps que la phase de dépôt et de diffusion pour le circuit intégré à protéger pour procurer la couche enterrée. De cette manière, on obtient une région de type N+. Ensuite, au-dessus de cette région de couche enterrée, on effectue un implant de bore en même temps qu'un implant de bore dans le circuit intégré à protéger pour obtenir l'isolation implantée. Ensuite, la couche épitaxiale 13 croît à haute température, avec diffusion résultante du bore et de l'antimoine à l'intérieur de la couche épitaxiale et du substrat. Du fait cependant que le bore a un coefficient de diffusion plus élevé que l'antimoine, on obtient une diffusion plus profonde du bore, qui traverse la région d'antimoine et enrichit la zone du substrat située en dessous de la couche dopée à l'antimoine. De cette manière, la région 16 se forme à l'intérieur de la couche épitaxiale 13, et la région 14 se forme à l'intérieur du substrat 12 dans la même phase de production. On effectue ensuite un dépôt de bore sur la couche épitaxiale 13 en correspondance avec les régions 16 et 14, cette opération étant suivie par la diffusion du bore à travers la couche épitaxiale 13 pour
obtenir la région 17, laquelle sert à amener jusqu'à la sur-
face l'anode 7 de la diode 5, correspondant à la zone 16.
Cette phase également peut être effectuée simultanément avec la formation du puits isolant diffusé dans le
circuit intégré à protéger.
Comme on peut le voir, l'invention atteint complètement les buts proposés. En particulier, on doit souligner le fait que le dispositif selon l'invention a un volume extrêmement réduit et ne nécessite aucune surface supplémentaire par rapport à celle déjà nécessitée par le circuit intégré à protéger. En fait, du fait de la technique employée, les deux diodes peuvent être procurées directement en dessous
des pastilles d'entrée du circuit intégré à protéger.
En outre, le dispositif selon l'invention peut résister à des tensions dommageables élevées. En fait, par rapport aux solutions employant des diodes procurées en utilisant la jonction base-émetteur ou basecollecteur de structuresà transistors,il a une impédance série beaucoup plus faible et, par voie de conséquence, une dissipation de puissance
réduite en correspondance.
Enfin, on doit noter le fait que le dispositif selon l'inven-
tion, comme il a déjà été expliqué en détail, peut être obtenu en même temps qu'est produit le circuit intégré à protéger,
avec des phases de traitement standards; de ce fait, il n'exi-
ge aucune phase d'opération séparée.
L'invention ainsi conçue est susceptible de nombreuses modifi-
cations et variations, sans s'écarter de la portée du concept inventif. Par exemple, la couche de type N 15 peut être
fabriquée au moyen d'implantations d'ions et peut thermique-
ment croître en même temps que les couches 14 et 16.
En outre, tous les détails peuvent être remplacés par d'autres
détails techniquement équivalents.
7 2589279
Claims (7)
1. Dispositif semi-conducteur électronique pour protéger des circuits intégrés contre des décharges électrostatiques, monté entre une borne d'entrée (IN) du circuit intégré (2)
à protéger et une ligne de tension de référence (3), compre-
nant deux diodes (5, 6) montées en série et en opposition et ayant des premières bornes (8, 10) raccordées ensemble et des deuxièmes bornes (7, 9) raccordées respectivement à la borne d'entrée et à la ligne de tension de référence, caractérisé en ce que ces diodes (5, 6) sont étroitement
intégrées, que les premières bornes, raccordées l'une à l'au-
tre (8, 10),de ces diodes sont formées dans une seule couche semiconductrice (15) et que les couches (14, 16) formant
les deuxièmes bornes (7, 9) sont produites simultanément.
2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend un substrat (12) d'une première polarité,
une couche épitaxiale (13) s'étendant entre une face extérieu-
re (18) du dispositif (1) et le substrat (12), une couche
enterrée (15) ayant une deuxième polarité pratiquement oppo-
sée à la première polarité et s'étendant au moins partiellement entre le substrat (12) et la couche épitaxiale (13) et formant
la couche semi-conductrice unique, une première et une deuxié-
me région implantées, fabriquées simultanément et fortement dopées (14, 16),ayant pratiquement la première polarité, ces régions implantées (14, 16) s'étendant respectivement dans le substrat (12) et dans la couche épitaxiale (13) en
contact avec la couche enterrée (15) sur ses deux côtés oppo-
sés, formant ainsi avec cette couche enterrée deux jonctions,
ainsi qu'une zone de liaison fortement dopée (17) ayant prati-
quement la même polarité et s'étendant à travers la couche épitaxiale (13) entre la face extérieure (18) du dispositif (1) et la région implantée (16) s'étendant dans la couche
épitaxiale (13).
3. Dispositif selon la revendication 1 ou la revendication 2, caractérisé en ce qu'il est prévu en dessous d'une pastille
8 2589279
d'entrée du circuit intégré (2) à protéger.
4. Procédé pour fabriquer un dispositif de protection électro-
nique pour un circuit intégré à protéger, selon l'une ou
plusieurs des revendications précédentes, ce dispositif de
protection comprenant deux diodes montées en série et en opposition et étant défini par une couche semi-conductrice commune d'une première polarité, dopée avec un premier élément chimique, et deux régions semiconductrices d'une deuxième polarité, opposée à cette première polarité, s'étendant sur les deux côtés opposés de cette couche commune, caractérisé en ce qu'il comporte un seul stade d'implantation, sur la
couche commune, d'un deuxième élément chimique ayant un coef-
ficient de diffusion supérieur au premier élément chimique,
et un stade de diffusion d'au moins ce deuxième élément chimi-
que, d'o il résulte que les deux régions implantées sont
formées su-r deux-cetés-opposes de la couche commune.
5. Procédé selon la revendication 4, caractérisé par: - un premier dépôt et une diffusion ou une implantation d'un élément chimique sur un substrat d'une première polarité
pour former une première couche d'une deuxième polarité prati-
quement opposée à la première polarité,et par un dépôt et
une diffusion simultanés d'une couche enterrée pour un cir-
cuit intégré à protéger; - une implantation d'un deuxième élément chimique sur la première couche, sur une surface au moins égale à la surface
du premier dépôt, ce deuxième élément chimique ayant un coef-
ficient de diffusion supérieur au premier élément chimique
pour former des couches ayant pratiquement la première polari-
té, et parune implantation simultanée pour former une isolation implantée dans le circuit intégré à protéger; - la croissance d'une couche épitaxiale à haute température avec diffusion simultanée du premier et du deuxième élément chimique, formant ainsi deux régions implantées séparées
9 2589279
s'étendant respectivement dans le substrat et dans la couche épitaxiale en contact avec la première couche enterrée sur les deux côtés opposés de celle -ci; et - un deuxième dépôt et une diffusion du deuxième élément chimique dans la couche épitaxiale en correspondance avec les régions implantées pour former une région de liaison ayant pratiquement la première polarité, et par le dépôt et la diffusion simultanés des couches isolantes du circuit
intégré à protéger.
6. Procédé selon la revendication 5, caractérisé en ce que la première polarité est du type P et que la deuxième polarité est du type N.
7. Procédé selon les revendications 5 et 6, caractérisé en
ce que le premier élément chimique est l'antimoine et que
le deuxième élément chimique est le bore.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22639/85A IT1186338B (it) | 1985-10-29 | 1985-10-29 | Dispositivo elettronico a semiconduttore per la protezione di circuiti integrati da scariche elettrostatiche e procedimento per la sua fabbricazione |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2589279A1 true FR2589279A1 (fr) | 1987-04-30 |
| FR2589279B1 FR2589279B1 (fr) | 1991-06-07 |
Family
ID=11198725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR868614921A Expired - Lifetime FR2589279B1 (fr) | 1985-10-29 | 1986-10-27 | Dispositif semi-conducteur electronique pour proteger des circuits integres contre des decharges electrostatiques et procede pour le fabriquer |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4829344A (fr) |
| JP (1) | JPS62104156A (fr) |
| DE (1) | DE3635523A1 (fr) |
| FR (1) | FR2589279B1 (fr) |
| GB (1) | GB2182490B (fr) |
| IT (1) | IT1186338B (fr) |
| NL (1) | NL8602705A (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218143A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体集積回路装置 |
| IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
| US4750081A (en) * | 1987-10-19 | 1988-06-07 | Unisys Corporation | Phantom ESD protection circuit employing E-field crowding |
| US5172290A (en) * | 1988-08-10 | 1992-12-15 | Siemens Aktiengesellschaft | Gate-source protective circuit for a power mosfet |
| JPH02234463A (ja) * | 1989-01-20 | 1990-09-17 | Siemens Ag | Ｅｓｄ保護構造 |
| US5182223A (en) * | 1990-12-19 | 1993-01-26 | Texas Instruments Incorporated | Method of making an integrated circuit with capacitor |
| DE4200884A1 (de) * | 1991-01-16 | 1992-07-23 | Micron Technology Inc | Integrierte halbleiterschaltungsvorrichtung |
| IT1253683B (it) * | 1991-09-12 | 1995-08-22 | Sgs Thomson Microelectronics | Dispositivo a bassa corrente di perdita per la protezione di un circuito integrato da scariche elettrostatiche. |
| US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
| TW367603B (en) * | 1998-06-20 | 1999-08-21 | United Microelectronics Corp | Electrostatic discharge protection circuit for SRAM |
| US20060268479A1 (en) * | 2005-05-31 | 2006-11-30 | Atmel Germany Gmbh | ESD protection structure |
| US8810004B2 (en) | 2009-11-26 | 2014-08-19 | Nxp, B.V. | Methods, systems and devices for electrostatic discharge protection |
| KR101923763B1 (ko) | 2015-03-13 | 2018-11-30 | 매그나칩 반도체 유한회사 | 레벨 쉬프트 회로 보호용 정전기 방전 보호 회로 및 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2005929A1 (fr) * | 1968-04-10 | 1969-12-19 | Rca Corp | Transistor a effet de champ et a porte isolee protege contre les surtensions |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2875505A (en) * | 1952-12-11 | 1959-03-03 | Bell Telephone Labor Inc | Semiconductor translating device |
| DE1046783B (de) * | 1956-07-13 | 1958-12-18 | Siemens Ag | Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang |
| NL275029A (fr) * | 1961-05-16 | 1900-01-01 | ||
| US3268739A (en) * | 1963-06-20 | 1966-08-23 | Dickson Electronics Corp | Semiconductor voltage reference system having substantially zero temperature coefficient |
| US3263092A (en) * | 1963-09-12 | 1966-07-26 | Dickson Electronics Corp | Low impedance voltage regulating circuit |
| CH427042A (de) * | 1963-09-25 | 1966-12-31 | Licentia Gmbh | Halbleiterbauelement mit einem Halbleiterkörper aus drei oder mehr Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps |
| US3469155A (en) * | 1966-09-23 | 1969-09-23 | Westinghouse Electric Corp | Punch-through means integrated with mos type devices for protection against insulation layer breakdown |
| GB1285272A (en) * | 1970-04-01 | 1972-08-16 | Hallite Holdings Ltd | Gland seal assemblies |
| US3806773A (en) * | 1971-07-17 | 1974-04-23 | Sony Corp | Field effect transistor having back-to-back diodes connected to the gate electrode and having a protective layer between the source and the diodes to prevent thyristor action |
| JPS53101987A (en) * | 1977-02-16 | 1978-09-05 | Sanyo Electric Co Ltd | Transistor incorporated into monolithic integrated circuit |
| JPS5946566B2 (ja) * | 1977-07-05 | 1984-11-13 | 旭化成株式会社 | ミミズ養殖槽 |
| JPS55102268A (en) * | 1979-01-31 | 1980-08-05 | Toshiba Corp | Protecting circuit for semiconductor device |
| US4264941A (en) * | 1979-02-14 | 1981-04-28 | National Semiconductor Corporation | Protective circuit for insulated gate field effect transistor integrated circuits |
| US4476476A (en) * | 1979-04-05 | 1984-10-09 | National Semiconductor Corporation | CMOS Input and output protection circuit |
| JPS5756960A (en) * | 1980-09-22 | 1982-04-05 | Hitachi Ltd | Semiconductor integrated circuit device |
| US4405933A (en) * | 1981-02-04 | 1983-09-20 | Rca Corporation | Protective integrated circuit device utilizing back-to-back zener diodes |
| JPS58161378A (ja) * | 1982-03-18 | 1983-09-24 | Toshiba Corp | 定電圧ダイオ−ド |
| US4607274A (en) * | 1982-10-15 | 1986-08-19 | Nec Corporation | Complementary MOS field effect transistor integrated circuit with protection function |
| US4626882A (en) * | 1984-07-18 | 1986-12-02 | International Business Machines Corporation | Twin diode overvoltage protection structure |
-
1985
- 1985-10-29 IT IT22639/85A patent/IT1186338B/it active
-
1986
- 1986-10-18 DE DE19863635523 patent/DE3635523A1/de not_active Ceased
- 1986-10-20 US US06/921,071 patent/US4829344A/en not_active Expired - Lifetime
- 1986-10-20 GB GB8625068A patent/GB2182490B/en not_active Expired
- 1986-10-27 FR FR868614921A patent/FR2589279B1/fr not_active Expired - Lifetime
- 1986-10-28 NL NL8602705A patent/NL8602705A/nl not_active Application Discontinuation
- 1986-10-28 JP JP61258102A patent/JPS62104156A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2005929A1 (fr) * | 1968-04-10 | 1969-12-19 | Rca Corp | Transistor a effet de champ et a porte isolee protege contre les surtensions |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 11B, avril 1982, Armonk, N.Y., US; L.E. KNEPPER: "ESD protection without parasitic NPN", pages 6042-6043 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US4829344A (en) | 1989-05-09 |
| IT8522639A0 (it) | 1985-10-29 |
| GB2182490A (en) | 1987-05-13 |
| IT1186338B (it) | 1987-11-26 |
| FR2589279B1 (fr) | 1991-06-07 |
| DE3635523A1 (de) | 1987-04-30 |
| JPS62104156A (ja) | 1987-05-14 |
| NL8602705A (nl) | 1987-05-18 |
| GB2182490B (en) | 1989-10-11 |
| GB8625068D0 (en) | 1986-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2589279A1 (fr) | Dispositif semi-conducteur electronique pour proteger des circuits integres contre des decharges electrostatiques et procede pour le fabriquer | |
| FR2529013A1 (fr) | Circuit a haute frequence et dispositif semi-conducteur pour equiper un tel circuit | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2700416A1 (fr) | Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. | |
| FR2683947A1 (fr) | Diode de protection monolithique basse tension a faible capacite. | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| US4439912A (en) | Infrared detector and method of making same | |
| EP3262403B1 (fr) | Capteur d'humidite avec module thermique | |
| EP0289431B1 (fr) | Circuit intégré protégé contre des surtensions | |
| FR2589278A1 (fr) | Dispositif electronique pour proteger des circuits integres des charges electrostatiques et procede pour le fabriquer | |
| FR2468208A1 (fr) | Dispositif semiconducteur avec une diode zener | |
| FR2684240A1 (fr) | Transistor mos a zener de protection integree. | |
| EP3276662B1 (fr) | Structure de protection d'un circuit intégré contre les décharges électrostatiques | |
| EP0002087B1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| JPS6235580A (ja) | モノリシツク温度補償形電圧基準ダイオ−ド | |
| EP0090686B1 (fr) | Transistor PNP fort courant faisant partie d'un circuit intégré monolithique | |
| FR2606214A1 (fr) | Transistor bipolaire du type heterojonction | |
| FR2820875A1 (fr) | Structure d'inductance integree | |
| FR2776124A1 (fr) | Dispositif semiconducteur a diode et procede de fabrication | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2503933A1 (fr) | Circuit integre comprenant un reseau de transistors | |
| EP0568466B1 (fr) | Diode à avalanche enterrée | |
| US3486087A (en) | Small capacity semiconductor diode | |
| FR2585202A1 (fr) | Element pilote pour charges inductives | |
| EP0069634A2 (fr) | Diode Zener compensée en température et stable sous irradiation et procédé de fabrication d'une telle diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |