DE1046783B - Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang - Google Patents

Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang

Info

Publication number
DE1046783B
DE1046783B DES49475A DES0049475A DE1046783B DE 1046783 B DE1046783 B DE 1046783B DE S49475 A DES49475 A DE S49475A DE S0049475 A DES0049475 A DE S0049475A DE 1046783 B DE1046783 B DE 1046783B
Authority
DE
Germany
Prior art keywords
semiconductor
junction
semiconductor body
area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES49475A
Other languages
English (en)
Inventor
Dr Rer Nat Adolf Herlet
Dipl-Phys Reimer Emeis
Dr-Ing Arnulf Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES49475A priority Critical patent/DE1046783B/de
Publication of DE1046783B publication Critical patent/DE1046783B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

  • Halbleiteranordnung mit einem schwach dotierten Halbleiterkörper und einem großflächigen p-n-libergang Bei p-s-n-Gleichrichtern, d. h. p-n-Gleichrichtern mit einer verhältnismäßig schwach n- oder p-leitenden Basiszone, insbesondere aus Silizium, wurde die Erfahrung gemacht, daß an der äußeren p-n-Grenze Nebenschlüsse auftreten können, die auf Oberflächeneinflüsse zurückzuführen sind. Sie können so erklärt werden, daß sich auf der z. B. schwach n-leitenden Basiszone eine hoch p-leitende Oberflächenschicht bildet, durch welche an der äußeren p-n-Grenze- die Sperrfähigkeit stark herabgesetzt wird. Letztere ist bekanntlich dem Störstellengehalt des schwächer dotierten Bereiches umgekehrt proportional.
  • Die Erfindung beruht auf dem Gedanken, die schädlichen Nebenschlüsse durch eine Kompensation der Oberflächeneinflüsse mittels Anreicherung des betreffenden Oberflächenbereiches an passenden Störstellen von passendem Leitfähigkeitstyp zu beseitigen.
  • Demgemäß bezieht sich die Erfindung auf eine Halbleiteranordnung, z. B. Gleichrichter, mit einem schwach dotierten Halbleiterkörper, insbesondere aus Silizium und beispielsweise mit einerStörstellendichte von 1013 cm-3, und einem großflächigen p-n-Übergang. Erfindungsgemäß ist anschließend an die äußere Grenze des p-n-Überganges auf der Oberfläche des Halbleiterkörpers die Oberflächenschicht des Halbleiterkörpers mit Störstellen vom entgegengesetzten Leitfähigkeitstyp so weit angereichert, daß die durch Oberflächeneinflüsse hervorgerufene Erhöhung der Leitfähigkeit mindestens teilweise kompensiert wird.
  • An Hand der Zeichnung soll die Erfindung näher erläutert werden. Die Figur zeigt oben das Profilschema eines Gleichrichterelements in zwei Teilen, von denen nur der rechts dargestellte die Verbesserung gemäß der Erfindung aufweist, der links dargestellte Teil aber nicht. Unterhalb des Profilschemas sind in einem Schaubild entsprechende Störstellenkonzentrationen, welche als passend angenommene Beispiele zu betrachten sind, in logarithmischem Ordinatenmaßstab in Abhängigkeit von der Ortskoordinate x längs des oberen Randes des Gleichrichterprofils in linearem Abszissenmaßstab aufgetragen. Dem gezeichneten Beispiel ist als Grundkörper 10 ein schwach p-leitender Silizium-Einkristall zugrunde gelegt mit einer Akzeptorendichte NAb von 1013 CM-3, welche im Schaubild durch eine gestrichelte waagerechteLinie bezeichnet ist. Die strichpunktierte Linie Ni bezeichnet die Eigenleitungskonzentration. In den Halbleitergrundkörper ist auf der Unterseite ein Stück Aluminiumfolie einlegiert und dadurch ein sperrfreierKontakt 11 geschaffen. Auf der Oberseite ist ein Stück antimonhaltiger Goldfolie einlegiert und dadurch der zweite Anschlußkontakt 12 gebildet. Durch den Antimongehalt ist ein dem Kontakt 12 vorgelagerter Bereich 13 in einen n-leitenden umgewandelt worden. in welchem nach dem Schaubild eine Störstellendichte ND von beispielsweise 1017 cm-3 herrscht. Zwischen ihm und dem Grundkörper 10 befindet sich der im Profilschema durch eine gestrichelte Linie angedeutete p-n-Übergang 14. Die äußere p-n-Grenze ist die Schnittlinie der p-n-Übergangsfläche mit der Halbleiteroberfläche. Von ihr sind im Profilschema also nur die beiden Punkte 15 a und 15 b zu sehen. Im linken Teil der Zeichnung schließt sich an die Stelle 15 a eine hochleitende p-Schicht 16 auf der Oberfläche des Halbleiterkörpers 10 an.
  • In dieser Schicht kann die Akzeptorendichte NA., beispielsweise 2 - 1015 cm-3 betragen, wie im Schaubild angegeben. Werden jedoch gemäß der rechten Seite des Profilschemas in eine Oberflächenschicht 17, welche der äußeren p-n-Grenze 15 b innerhalb des p-leitenden Halbleiterbereiches benachbart ist, zusätzlich Donatorstörstellen eingebracht, so kann bei ausreichender Menge dieser zusätzlich eingebrachten Störstellen die hochleitende p-Schicht in eine schwach p- oder sogar schwach n-leitende Oberflächenschicht umgewandelt werden. Die 1Nettostörstellenkonzentration I NA-NDI soll vorzugsweise gleich derjenigen im Inneren der Basis oder kleiner sein. Demgemäß ist im Schaubild eine Nettostörstellenkonzentration NA-ND eingetragen, welche unterhalb der gestrichelten Linie =VAb der Basiskonzentration bei 2 - 1012 CM-3 liegt.
  • Die zusätzlichenDonatorstörstellen können zugleich mit der Herstellung des p-n-Überganges durch Einlegieren oderEindiffundieren eingebracht werden oder auch nachträglich durch eine besondere Behandlung, z. B. durch Aufstäubung, Aufglimmen, gegebenenfalls gefolgt von einer Wärmebehandlung zwecks Eindiffus sion bei einer verhältnismäßig niedrigen Temperatur, die unterhalb der Schmelztemperaturen der beteiligten Stoffe liegt.

Claims (3)

  1. PATENTANSPRÜCHE: 1. Halbleiteranordnung, z. B. Gleichrichter, mit einem schwach dotierten Halbleiterkörper, insbesondere aus Silizium und beispielsweise mit einer Störstellendichte von 1013 cm-3, und einem großflächigen p-n-Übergang, dadurch gekennzeichnet, daß anschließend an die äußere Grenze des p-n-Überganges auf der Oberfläche des Halbleiterkörpers die Oberflächenschicht des Halbleiterkörpers mit Störstellen vom entgegengesetzten Leitfähigkeitstyp so weit angereichert ist, daß die durch Oberflächeneinflüsse hervorgerufene Erhöhung der Leitfähigkeit mindestens teilweise kompensiert wird.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Nettostörstellenkonzentratio_ n in der Oberflächenschicht der Basiszone gleich derjenigen im Inneren der Basiszone oder kleiner gewählt ist. 3. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die die Oberflächeneinflüsse kompensierenden zusätzlichen Störstellen zugleich mit der Herstellung des p-n-Überganges durch Einlegieren oder Eindiffundieren eingebracht werden. 4. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die die Oberflächeneinflüsse kompensierenden zusätzlichen Störstellen nach der Herstellung des p-n-Überganges durch eine besondere Behandlung auf die Halbleiteroberfläche aufgebracht und durch eine Wärmebehandlung eindiffundiert werden. In Betracht gezogene Druckschriften: Deutsche Patentanmeldung G 13110 VIII c/21 g (bekanntgemacht am 3. Februar 1955); Bell System Technical Journal, Bd. 33, 1954, Nr.
  3. 3, S. 518 bis 533.
DES49475A 1956-07-13 1956-07-13 Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang Pending DE1046783B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES49475A DE1046783B (de) 1956-07-13 1956-07-13 Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES49475A DE1046783B (de) 1956-07-13 1956-07-13 Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang

Publications (1)

Publication Number Publication Date
DE1046783B true DE1046783B (de) 1958-12-18

Family

ID=7487298

Family Applications (1)

Application Number Title Priority Date Filing Date
DES49475A Pending DE1046783B (de) 1956-07-13 1956-07-13 Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang

Country Status (1)

Country Link
DE (1) DE1046783B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1151605B (de) * 1960-08-26 1963-07-18 Telefunken Patent Halbleiterbauelement
DE1208412B (de) * 1959-11-13 1966-01-05 Siemens Ag Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements
US3287182A (en) * 1963-09-25 1966-11-22 Licentia Gmbh Semiconductor arrangement
US4829344A (en) * 1985-10-29 1989-05-09 Sgs Microelettronica Spa Electronic semiconductor device for protecting integrated circuits against electrostatic discharges

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1208412B (de) * 1959-11-13 1966-01-05 Siemens Ag Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements
DE1151605B (de) * 1960-08-26 1963-07-18 Telefunken Patent Halbleiterbauelement
DE1151605C2 (de) * 1960-08-26 1964-02-06 Telefunken Patent Halbleiterbauelement
US3287182A (en) * 1963-09-25 1966-11-22 Licentia Gmbh Semiconductor arrangement
US4829344A (en) * 1985-10-29 1989-05-09 Sgs Microelettronica Spa Electronic semiconductor device for protecting integrated circuits against electrostatic discharges

Similar Documents

Publication Publication Date Title
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2422621A1 (de) Halbleiteranordnung vom iii-v-typ mit ohmschen kontakten und verfahren zur herstellung dieser kontakte
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE1179646B (de) Flaechentransistor und Verfahren zu seiner Herstellung
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE1046783B (de) Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang
DE2625856A1 (de) Halbleiterbauelement
DE2334417A1 (de) Halbleiterstrahlungsdetektor und verfahren zu dessen herstellung
DE1589693C3 (de) Halbleiterbauelement mit flächenhaftem PN-Übergang
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE1261487B (de) Verfahren zur Herstellung eines Siliciumkoerpers mit mehreren Schichten verschiedenen Leitungstyps
DE2028632C3 (de) Zenerdiode
DE1035780B (de) Transistor mit eigenleitender Zone
DE2360081C3 (de) Thyristor mit monolithisch integrierter Diode und Verfahren zu seiner Herstellung
AT253023B (de) Halbleiteranordnung, insbesondere druckempfindliche Halbleiteranordnung, und Verfahren zur Herstellung derselben
DE1544327C3 (de)
CH619072A5 (de)
DE1564259C (de) Verfahren zum Herstellen einer Dreischicht Halbleiterscheibe
DE1295237B (de) Druckempfindliche Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1564259B1 (de) Verfahren zum Herstellen einer Dreischicht-Halbleiterscheibe
DE1564106B2 (de) Verfahren zum herstellen eines feldeffekttransistorelementes
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode
DE1544227A1 (de) Verfahren zum Diffundieren von Verunreinigungen in feste Stoffe
DE1673124C3 (de) Verfahren zur Bestimmung der Dotierungskonzentration in Halbleitermaterialien
DE1108040B (de) Verfahren zur Vorbehandlung von Halbleitern, auf denen mittels Bleilegierungen p-n-Zonen erzeugt worden sind, vor dem AEtzen