DE1208412B - Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements - Google Patents

Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements

Info

Publication number
DE1208412B
DE1208412B DES65833A DES0065833A DE1208412B DE 1208412 B DE1208412 B DE 1208412B DE S65833 A DES65833 A DE S65833A DE S0065833 A DES0065833 A DE S0065833A DE 1208412 B DE1208412 B DE 1208412B
Authority
DE
Germany
Prior art keywords
semiconductor
zone
conductivity type
doped
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES65833A
Other languages
English (en)
Inventor
Dr Rer Nat Horst Irmler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DES65833A priority Critical patent/DE1208412B/de
Priority to DE19591414438 priority patent/DE1414438B2/de
Priority to FR843670A priority patent/FR1279484A/fr
Priority to CH1267860A priority patent/CH389104A/de
Priority to GB39111/60A priority patent/GB924121A/en
Publication of DE1208412B publication Critical patent/DE1208412B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/38Devices controlled only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/16Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a liquid phase
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/50Alloying conductive materials with semiconductor bodies

Landscapes

  • Thyristors (AREA)

Description

  • Elektrisches Halbleiterbauelement mit mindestens einem an die Oberfläche des Halbleiterkörpers tretenden pn-Übergang und Verfahren zum Herstellen eines solchen Bauelements
    Die Erfindung bezieht sich auf einen verbesserten
    A ufbnni eines elektrischen Halbleiterbauelements mit
    mindestens einem an die Oberfläche des Halbleiter-
    köi-pers tretenden pn-Übergang sowie auf Verfahren
    zum 1-Ierstellen eines solchen Halbleiterbauelements.
    Durch diesen verbesserten Aufbau soll insbeson-
    dere eine Vorbeugung gegen Oberflächeneinflüsse er-
    reicht werden, die sich sonst elektrisch nachteilig auf
    tlie oberflächennahen Bereiche des Halbleiterkörpers,
    n;inilich in diesen nachteilig auf die Ladungsträger-
    dichte. atiswirken und dadurch die Sperrfähigkeit
    des j@@@-eiligcn pn-Übergangs und die Betriebstüchtig,
    kcit eines solchen. Halbleiterbauelements nachteilig
    beeinflussen können.
    Mir eine solche Zielsetzung ist es bereits bekannt-
    an der Oberfläche eines schwach dotierten
    Halbleiterkörpers, an der ein großflächiger pn-Über-
    ,-an- heraustritt. anschließend an die äußere Grenze
    des@pn-Überganas die Oberflächenschicht des Halb-
    leiterkörpers mit Störstellen des entgegengesetzten
    elektrischen Leitungstyps so weit anzureichern, daß
    eine durch Oberflächeneinflüsse hervorgerufene Er-
    höhung der elektrischen Leitfähigkeit mindestens teil-
    weise kompensiert wird.
    Es soll also nach diesem bekannten Verfahren eine
    ewsprechend der elektrischen Reichweite von Ober-
    flächeneinflüssen am schwach dotierten Ausgangs-
    halbleiterkörper in ihrer elektrischen Leitfähigkeit
    erhöhte Oberflächenschicht_ in ihrem Leitfähigkeits-
    wert wieder an diesen ursprünglichen ohne die Ober-
    flächeneinflüsse bestandenen Leitfähigkeitswert her-
    werden. Hierfür ."erden bei deal berann-
    ten Verfahren als aeei@@nete Behandlungsmethoden
    der Genannten Oberflächenteile des Halbleiterkör-
    pers, z. B. bei einem schwach p-leitenden Halbleiter-
    ausgangskörper, das Einbrin-gen der zusätzlichen Do-
    naeorstörstellen zugleich mit der Z=ierstellung des pn-
    Überaanas durch Einlegieren oder Eindi zundieren
    oder eine bcsond@ere nachträglich vorgenommene Be-
    wie z. B. durch Aufstäuben, Aufaliminen,
    gegebenenfalls gefolgt von einer @`Järmebehandlung
    zvlecäzs Eindiffusion bei einer verhältnismäßig nied-
    rir.en Temperatur, die unterhalb der Schmelztempe-
    ratur der beteiligtün sto°ie liegt, angegeben.
    Die "v@äliegeilile Enindunn Geht nun bei ihrer Ziel-
    setzung von %i?de_'äiä L«'erle`?ingen aus.
    Es ist belannr, bei ei@hiistalüne@i Halbleiteranord-
    i1ungen dein als Sperrseliiclit :zirl:=sarieii prl-Übergai1g
    =xiclien eine hoch dotierte Zone des einen und eine
    sch-;aach dotierte Zone des anderen Dotierungsvorzei-
    cli#ziis zu legen. Die `Virkuiias@,Teise derartiger Anord-
    nungen und das der Erfindung zugrunde liegende
    Problem seien an Hand von F i g. 1 erläutert, die in schematischer Form einen an sich bekannten Silizium-Gleichrichter mit der Dotierungsfolge p-si,-n darstellt.
  • In der F i g. 1 ist mit 1 eine Aluminium-Grundplatte und mit 2 der Silizium-Einkristall bezeichnet. Unmittelbar über der Aluminiumplatte 1 liegt eine hoch p-dotierte Schicht 3 mit einer Konzentration von et=.-ja 101s Aluminium-Störstellen pro Kubikzentimeter. Über der Schicht 3 lieät eine schwach p-dotierte Schicht 4 mit einer Konzentration von
    etwa 101e Bor-Störstellen pro Kubikzentimeter. Mit 5
    ist eine hoch n-dotierte Zone mit einer Konzentration
    von etwa 1019 Antimon-Störstellen pro Kubikzenti-
    meter bezeichnet. An die Zone 5 schließt sieh eine
    Elektrode 6 an, die aus Gold mit Antirnonzusatz be-
    steht. Die Grenzfläche der Zone 5 ist durch eine aus-
    gezogene Linie 51b angedeutet. Die gesamte Anord-
    nung ist etwa rotationssymmetrisch um die Achse 7.
    Wird aii den Gleichrichter in der in der F i g. 1
    angedeuteten Richtung eine Sperrspannung angelegt,
    so entstehen in den Zonen 4 und 5 durch >b@;@ande@n
    der b,°wegliehen Ladungsträger, nämlich der Elektro-
    nen bzw. Löcher, Raurnladungsschichten, deren
    Grenzflächen durch die gestrichelten Linien 4a bz%xr.
    5a angedeutet sind. Die Dicke der Raumladungs-
    schichten ist bei einer :;e2ebenen Sperrspannun? um
    so größer, je kleiner die Störstellenkonzentration in der betreffenden Zone ist. Sie ist daher in der hoch dotierten Zone 5 um einige Zehnerpotenzen geringer als in der Zone 4. Die Dicke der Raumladungsschicht hängt ferner von der angelegten Sperrspannung ab, und zwar wächst sie mit der Quadratwurzel aus dieser Spannung. Mit wachsender Sperrspannung wird daher die Feldstärke in der Raumladungsschicht größer; überschreitet sie einen bestimmten Wert, so tritt infolge Stoßionisation ein Durchbruch der Sperrschicht ein, der die Sperrfähigkeit des Gleichrichters begrenzt. Die sogenannte Durchbruchsspannung der Sperrschicht liegt um so höher, je größer die Breite der Raumladungsschichten bei einer bestimmten Spannung ist. Die schwach p-dotierte Zone 4 hat die Aufgabe, eine Raumladungsschicht großer Dicke zu liefern.
  • Beim Anlegen einer Spannung in Flußrichtung wird der Vorwärtsstrom von den Ladungsträgern der hoch dotierten n- und p-Zonen getragen; die Ladungsträger haben eine so große Lebensdauer, daß sie den Abstand zwischen der n-Zone und der p-Zone ohne wesentliche Verluste überbrücken können.
  • Es ist, wie bereits angeführt wurde, bekannt, daß pn-Halbleiteranordnungen der in F i g. 1 dargestellten Art gegen Oberflächenverunreinigungen überaus empfindlich sind. Die für die Entwicklung der im nachfolgenden beschriebenen Erfindung in Betracht gezogene Wirkung derartiger Verunreinigungen kann vermutlich etwa, wie folgt, physikalisch gedeutet werden.
  • Es sei angenommen, daß am Gleichrichter eine Sperrspannung liegt, so daß sich in der Zone 4 eine Raumladungsschicht mit der Grenzfläche 4 a ausbildet. Es sei ferner angenommen, daß die Oberfläche durch Atome 10 verunreinigt ist, die die Neigung haben, negative Ionen zu bilden. Derartige Stoffe können beispielsweise aus Säuredämpfen stammen. Die Anlagerung bzw. Bildung eines negativen Ions an der Oberfläche. der schwach p-dotierten Zone 4 wirkt ähnlich wie die Einführung eines zusätzlichen Akzeptors in den Oberflächenbereich dieser Zone. Die Akzeptorendichte dieser Zone wird also im Oberflächenbereich erhöht; das hat zur Folge, daß die Raumladungsschicht an dieser Stelle zusammenschrumpft, und zwar etwa entsprechend der in der F i g. 1 mit 11 bezeichneten punktierten Linie. Da an dieser Stelle die Dicke der Raumladungsschicht geringer geworden ist, ist auch die Sperrfähigkeit des Gleichrichters abgesunken; mit anderen Worten der Durchbruch tritt bei einer niedrigeren Spannung ein.
  • Es ist üblich, die Oberfläche des Halbleiterkristalls, insbesondere an den Austrittsstellen des pn-Übergangs, so gründlich wie möglich zu reinigen, beispielsweise durch Ätzen. Abgesehen davon, daß dies nur in beschränktem Umfang möglich ist, wird die Empfindlichkeit der Anordnung gegen später hinzukommende Verunreinigungen dadurch nicht behoben.
  • Zur Verbesserung der Arbeitsweise von elektrischen Halbleiterbauelementen mit einkristallinem Halbleiterkörper sowie mindestens einem an die Oberfläche des Halbleiterkörpers tretenden pn-Übergang unter Berücksichtigung einer Vorbeugung von Oberflächeneinflüssen von negativem oder positivem Einwirkungscharakter, so daß das Erzeugnis betriebsmäßig gegenüber solchen Einflüssen praktisch unempfindlich gemacht wird, ist das Halbleiterbauelement erfindungsgemäß derart ausgebildet, daß zwischen einer stark dotierten Zone eines ersten Leitungstyps und einer schwach dotierten Zone eines zweiten entgegengesetzten Leitungstyps eine schwach dotierte Zone des ersten Leitungstyps angeordnet ist, welche die stark dotierte Zone des ersten Leitungstyps mindestens nahe der Oberfläche des Halbleiterkörpers umschließt und welche mindestens eine Dicke entsprechend derjenigen Tiefe hat, bis zu welcher sich Einflüsse an der Oberfläche vorhandener Anlagerungen elektrisch in dem Halbleiterkörper auf die Ladungsträgerdichte auswirken können.
  • Die Anlagerungen können dabei an der Oberfläche des Halbleiterkörpers absorbierte oder adsorbierte Stoffe sein.
  • Die Dicke der genannten schwach dotierten Zone ist dabei derart größer als die Reichweite und elektrische Kraft dieser eingelagerten Stoffe, daß an der Oberfläche des Halbleiterkörpers zwei schwach dotierte aneinandergrenzende Zonen entgegengesetzten elektrischen Leitungstyps heraustreten, in denen eine bestimmte Verschiebung der dem pn-übergang zwischen beiden Zonen abgewandten Grenzflächen der in beiden schwach dotierten Zonen entsprechend der am Halbleiterbauelement liegenden vorgegebenen Sperrspannung gebildeten Raumladungszonen stattfinden kann. Diese mögliche Verschiebung soll eine solche sein, daß in der oberflächennahen Zone des Halbleiterkörpers durch elektrisch negativ oder positiv wirkende Oberflächeneinflüsse hervorgerufene Verlagerungen dieser Grenzflächen niemals zu einem Unterschreiten eines erwünschten vorgegebenen gegenseitigen Abstandes der genannten Grenzflächen, also nur zur Erhaltung eines Mindestwertes der maßgeblichen Gesamtdicke beider anteiligen Raumladungszonenbereiche führen können und damit also die Erhaltung eines Mindestwertes der maßgeblichen Gesamtdicke beider anteiligen Raumladungszonen gewährleistet ist.
  • Weitere vorteilhafte technische Merkmale, die in Verbindung mit der grundsätzlichen Erfindung zur Anwendung gelangen können, werden sich im Verlaufe der nachfolgenden Beschreibung und der Erläuterung des Ausführungsbeispiels nach der F i g. 2 der Zeichnung ergeben.
  • Ein Ausführungsbeispiel der Erfindung ist in der F i g. 2 schematisch dargestellt. Es handelt sich in der F i g. 2 wiederum um einen Siliziumgleichrichter; soweit in der F i g. 2 die gleichen Hinweiszeichen verwendet sind wie in der F i g. 1, haben sie die gleiche Bedeutung.
  • Zum Unterschied von der Anordnung nach der F i g. 1 ist bei dem Ausführungsbeispiel der Erfindung nach der F i g. 2 die hoch n-dotierte Zone 5 von einer schwach n-dotierten Zone 15 umgeben, die sich ringförmig an die Zone 5 anschließt. Die Grenzfläche der schwach n-dotierten Zone 15 gegenüber der schwach p-dotierten Zone 4 ist mit 15b bezeichnet. Die Fläche 15 b tritt an der Oberfläche des Kristalls mit einer kreisförmigen Grenzlinie aus, die die entsprechende Austrittslinie der Fläche 5 b vollständig umschließt.
  • Legt man an die Anordnung nach der F i g. 2 in der angedeuteten Weise eine Sperrspannung, so bilden sich in den Zonen 4, 15 und 5 Raumladungsschichten aus. Die Raumladungsschichten sind etwa durch die gestrichelt angedeuteten Flächen 4 a, 15 a und 5 a begrenzt. Die Dotierungen der beiden schwach dotierten Zonen 4 und 15 sind so gewählt, daß sich die angelegte Sperrspannung an ihrer Grenzfläche 15 b etwa im Verhältnis 1 : 1 auf die Raumladungsschichten der beiden Zonen verteilt; das entspricht etwa einer gleichen Dicke beider Raumladungsschichten.
  • Oberflächenverunreinigungen haben bei der Halbleiteranordnung nach der Erfindung die folgende Wirkung: Die Anlagerung von Atomen 10, die negative Ionen bilden, also als Akzeptoren wirken (vgl. dazu die linke Seite der F i g. 2), hat - ähnlich wie es im Zusammenhang mit der F i g. 1 geschildert wurde -zur Folge, daß die Raumladungsschicht in der Zone 4 an der Oberfläche des Kristalls zusammenschrumpft (punktierte Begrenzung 16). In der schwach n-dotierten Zone 15 haben dagegen die oberflächlich angelagerten Akzeptoren die Wirkung, daß der Störstellengehalt an der Oberfläche vermindert, die Breite der Raumladungsschicht also vergrößert wird (punktierte Begrenzungslinie 17). Wie aus der linken Hälfte der F i g. 2 ersichtlich ist, bleibt dabei der Abstand der Raumladungs-Grenzflächen 16 und 17 im wesentlichen der gleiche wie der Abstand der Grenzflächen 4a und 15a bei ideal reiner Kristalloberfläche. Die Verunreinigung der Oberfläche hat also keinen oder mindestens einen sehr verringerten Einfluß auf die Sperrspannungsfestigkeit der Halbleiteranordnung.
  • \C'erden an der Oberfläche des Kristalls Atome 20 angelagert, die positive Ionen bilden, also als Donatorcn wirken (vgl. dazu die rechte Hälfte der 1~ i g. 2), so x-erbreiert sich die Raumladungsschicht in der Zone 4 (punktierte Begrenzung 18), während die Dicke der Raumladungsschicht in der Zone 15 abniinnit (punktierte Begrenzung 19). Insgesamt bleibt auch hier die Gesamtbreite beider Raumladungsschichten etwa die gleiche.
  • Die Halbleiteranordnung nach der Erfindung ist also sowohl gegen donatoren- wie akzeptorenartige Verunreinigungen der Oberfläche weitgehend unempfindlich.
  • In der F i `. 2 ist eine Ausführungsform der Erfindung dargestellt, bei der die hoch n-dotierte Zone 5 nur in einem rindförmigen Bereich von der schwach n-dotierten Zone 15 umgeben ist, während ihr zentraler Teil unmittelbar an die schwach p-dotierte Zone 4 angrenzt. Da es für den angestrebten Effekt, die Wirkung von Oberflächenverunreinigungen auszuschalten, auf die Lage der Dotierungszonen in der Nähe der Oberfläche ankommt, kann man an sich auch die schwach n-dotierte Zone 15 so ausbilden, daß sie die Zone 5 kalottenartig vollständig umschließt. Die dargestellte Ausführungsform mit ringt' Zone 15 ist jedoch vorzuziehen, da eine zusätzliche Dotierung der Zwischenzone zwischen den hochdotierten Zonen 5 und 3 die Lebensdauer der Ladungsträger in diesem Gebiet beträchtlich verrin-,gern und damit die Durchlaßeigenschaften des Gleichrichters verschlechtern kann.
  • Zur Herstellung einer Halbleiteranordnung nach ehr Erfindung kann man in der Weise verfahren, daß man zunächst in an sich bekannter Weise durch Einführen des Dotierungsstoffes von der Oberfläche her eine schwach dotierte Zone erzeugt und dann einen zentralen Bereich dieser Zone in entsprechender Weise hoch nachdotiert, so daß sich insgesamt eine Dotierungsverteilung gemäß der F i g. 2 ergibt. Bei Halbleiteranordnungen mit Silizium als Kristallgrundstoff ist es an sich bekannt, den Kristall im sogenannten Legierungsverfahren mittels einer aufgelegten und zum Schmelzen gebrachten Gold-Antimon-Folie zu dotieren, wobei Antimon das wirksame Störstellenmaterial ist. Eine Halbleiteranordnung nach der vorliegenden Erfindung kann in entsprechender Weise dadurch hergestellt werden, daß die schwach dotierte Zone mittels einer Goldfolie mit einem Antimongehalt von etwa 1 : 106 oder weniger (Gewichtsverhältnis) erzeugt wird, daß diese Folie nach dem Einlegieren z. B. durch Abätzen von der Kristalloberfläche entfernt wird und daß anschließend die hoch dotierte Zone mittels einer Goldfolie kleinerer Fläche mit einem Antimongehalt von etwa 1 :10° hergestellt wird.
  • Die Erfindung ist nicht nur bei den geschilderten Halbleiterdioden, sondern in entsprechender Weise auch bei Halbleiteranordnungen anderer Art, insbesondere Transistoren und anderen mehrschichtigen Halbleiterbauelementen, wie z. B. Halbleiter-Stromtoren, anwendbar.

Claims (4)

  1. Patentansprüche: 1. Elektrisches Halbleiterbauelement mit mindestens einem an die Oberfläche des Halbleiterkörpers tretenden pn-Übergang, dadurch g e -k e n n z e i c h n e t, daß zwischen einer stark dotierten Zone eines ersten Leitungstyps und einer schwach dotierten Zone eines zweiten entgegengesetzten Leitungstyps eine schwach dotierte Zone des ersten Leitungstyps angeordnet ist, welche die stark dotierte Zone des ersten Leitungstyps mindestens nahe der Oberfläche des Halbleiterkörpers umschließt und weiche mindestens eine Dicke entsprechend derjenigen Tiefe hat, bis zu welcher sich Einflüsse an der Oberfläche vorhandener Anlagerungen elektrisch in dem Halbleiterkörper auf die Ladungsträgerdichte auswirken können.
  2. 2. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, daß in einen schwach dotierten Halbleiterkörper vom einen Leitungstyp durch Einführen von Dotierungsstoff vom anderen Leitungstyp von der Oberfläche her eine schwach dotierte Zone.vom anderen Leitungstyp erzeugt wird und dann ein zentraler Bereich dieser Zone hochdotiert wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium hergestellt wird, daß zum Einführen des Dotierungsstoffes für die schwach dotierte Zone eine Goldfolie mit einem Antimongehalt von etwa 1 :106 oder weniger einlegiert wird und nach dem Einlegieren die Goldfolie, z. B. durch Abätzen, von der Halbleiteroberfläche entfernt wird und daß anschließend die Nachdotierung des zentralen Bereiches mittels einer Goldfolie kleinerer Fläche mit einem Antiinongehalt von etwa 1 : 10? vorgenommen wird.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Dotierungen der beiden schwach dotierten Zonen derart gewählt sind, daß sich eine an das Halbleiterbauelement angelegte Sperrspannung etwa im Verhältnis 1 : 1 auf die Raumladungsschichten dieser beiden Zonen verteilt. In Betracht gezogene Druckschriften: Deutsche Auslegeschriften Nr. 1033 786, 1046 783; deutsche Auslegeschrift Nr. W 6366 VIII c/ 21g, 11/02 (bekanntgemacht am 14. 2. 1952); französische Patentschriften Nr. 65 476, (1048 471); belgische Patentschrift Nr. 572 917; USA.-Patentschriften Nr. 2 813 048, 2 819 990.
DES65833A 1959-11-13 1959-11-13 Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements Pending DE1208412B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DES65833A DE1208412B (de) 1959-11-13 1959-11-13 Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements
DE19591414438 DE1414438B2 (de) 1959-11-13 1959-11-13
FR843670A FR1279484A (fr) 1959-11-13 1960-11-10 Dispositif semi-conducteur à monocristal
CH1267860A CH389104A (de) 1959-11-13 1960-11-11 Einkristalline Halbleiteranordnung und Verfahren zu deren Herstellung
GB39111/60A GB924121A (en) 1959-11-13 1960-11-14 A monocrystalline semi-conductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES65833A DE1208412B (de) 1959-11-13 1959-11-13 Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements

Publications (1)

Publication Number Publication Date
DE1208412B true DE1208412B (de) 1966-01-05

Family

ID=7498342

Family Applications (1)

Application Number Title Priority Date Filing Date
DES65833A Pending DE1208412B (de) 1959-11-13 1959-11-13 Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements

Country Status (2)

Country Link
CH (1) CH389104A (de)
DE (1) DE1208412B (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE572917A (de) * 1957-11-14
FR65476E (fr) * 1950-09-29 1956-02-21 Thomson Houston Comp Francaise Procédé de préparation de dispositifs utilisant des couches de transition entre semiconducteurs des types p et n
US2813048A (en) * 1954-06-24 1957-11-12 Bell Telephone Labor Inc Temperature gradient zone-melting
US2819990A (en) * 1956-04-26 1958-01-14 Bell Telephone Labor Inc Treatment of semiconductive bodies
DE1033786B (de) * 1954-03-05 1958-07-10 Western Electric Co Verfahren zur Herstellung eines Silizium-Gleichrichters
DE1046783B (de) * 1956-07-13 1958-12-18 Siemens Ag Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR65476E (fr) * 1950-09-29 1956-02-21 Thomson Houston Comp Francaise Procédé de préparation de dispositifs utilisant des couches de transition entre semiconducteurs des types p et n
DE1033786B (de) * 1954-03-05 1958-07-10 Western Electric Co Verfahren zur Herstellung eines Silizium-Gleichrichters
US2813048A (en) * 1954-06-24 1957-11-12 Bell Telephone Labor Inc Temperature gradient zone-melting
US2819990A (en) * 1956-04-26 1958-01-14 Bell Telephone Labor Inc Treatment of semiconductive bodies
DE1046783B (de) * 1956-07-13 1958-12-18 Siemens Ag Halbleiteranordnung mit einem schwach dotierten Halbleiterkoerper und einem grossflaechigen p-n-UEbergang
BE572917A (de) * 1957-11-14

Also Published As

Publication number Publication date
CH389104A (de) 1965-03-15

Similar Documents

Publication Publication Date Title
DE112012004043B4 (de) Halbleitereinrichtung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102013019851B4 (de) Schottky-Diode mit reduzierter Flussspannung
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE102006011697B4 (de) Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
DE1489937A1 (de) Halbleiterbauelement
DE3145592A1 (de) "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte"
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE112021002169T5 (de) Halbleitervorrichtung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2419019C3 (de) Verfahren zum Herstellen eines Sperrschichtfeldeffekttransistors
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE112024001112T5 (de) Halbleitervorrichtung
DE1208412B (de) Elektrisches Halbleiterbauelement mit mindestens einem an die Oberflaeche des Halbleiterkoerpers tretenden pn-UEbergang und Verfahren zum Herstellen eines solchen Bauelements
DE2310453B2 (de) Verfahren zum Herstellen eines gegen Überspannungen geschützten Halbleiterbauelementes
DE102016110203B4 (de) Verbesserte Halbleiteranordnung mit Schottky-Diode und Verfahren zu deren Herstellung
DE2361171A1 (de) Halbleitervorrichtung
DE1573717B2 (de) Druckempfindliches halbleiterbauelement
DE3029836C2 (de) Thyristor
DE4410461C1 (de) Halbleiterbauelement mit anodenseitiger Getterung
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1464703C3 (de)
DE19839971C2 (de) Randstruktur für Halbleiterbauelemente
DE2444881C3 (de) Legierungsverfahren zum Herstellen eines Halbleiterbauelementes
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper