JPH02234463A

JPH02234463A - Ｅｓｄ保護構造

Info

Publication number: JPH02234463A
Application number: JP2006981A
Authority: JP
Inventors: Rudolf Mitterer; ルードルフ、ミツテラー; Ewald Soutschek; エワルト、ゾウチエツク; Wolfgang Nikutta; ウオルフガング、ニクツタ
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1989-01-20
Filing date: 1990-01-16
Publication date: 1990-09-17
Also published as: EP0379199A1; DE59005485D1; CA2008025A1; ATE105109T1; EP0379199B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はＣＭＯＳテクノロジーによる回路装置に対す
るＥＳＤ保護構造に関するものである．〔従来の技術〕集積ＭＯＳ回路はその人力端および出力端において公知
のように高速の静電放電に対して敏感である．従って、
既に過去において、一方では集積回路の電気的な信号作
用への影響ができるかぎりわずかであり、また他方では
これを静電放電の有害な作用から保護する構造が開発さ
れた．相応の構造は“ＥＳＤ保護構造”　　（ＥＳＤ＝
ｅ　ｌ　ｅ　ｃ　ｔｒｏｓｔａｔｉｃ　　ｄｉｓｃｈａ
ｒｇｅ）と呼ばれる．たとえば“高速ＣＭＯＳ論理′゜
というタイトルの１９８４年のテキサスインスツルメン
ト社のパンフレットには第４頁に１つのダイオード、２
つのバイポーラトランジスタおよび１つの抵抗を有する
ＥＳＤ保護構造が示されている．〔発明が解決しようと
する課題〕本発明の課題は、ＣＭＯＳテクノロジーによる回路装置
に対する他のＥＳＤ保護構造を得ることである．〔課題を解決するための手段］この課題を解決するため、本発明のＥＳＤ保護構造にお
いては、２つの逆直列に接続されたダイオードおよび１
つのフィルタ要素が設けられており、ダイオードもフィ
ルタ要素も回路装置の１つの接続パッドと回路装置の１
つの供給電位との間に接続されており、ダイオードの１
つの共通の接続範囲が、電気的に浮動した電位にあり且
つ回路装置の第２の基板範囲の伝導形と反対の伝導形を
存する第１の基板範囲内に配置されており、さらにフィ
ルタ要素が接続パッドと回路装置のその他の部分との間
に配置されるものである．有利な構成は請求項２以下に
あげられている．〔実施例〕以下、図面により本発明を一層詳細に説明する．第１図
には回路装置の１つの接続パッド２が機能一図解的に示
されている．接続パッド２と回路装置の詳細には示され
ていないその他の部分４との間に本発明によるＥＳＤ保
護構造が配置されている．この構造は主要な構成部分と
して２つの逆直列に接続されたダイオードＤ１、Ｄ２と
、それに対して並列に１つのフィルタ要素１とを含んで
いる．両構成部分は接続バッド２と回路装置の１つの供
給電位■ＳＳとの間に配置されている。

公知のようにＣＭＯＳテクノロジーでは第１の伝導形の
、たいていは凹みとして構成された第１の基板範囲Ｗが
第２の基板範囲Ｓのなかに配置されている．第２の基板
範囲Ｓの伝導形は第１の基板範囲Ｗの伝導形と反対であ
る．いまの例ではいわゆるｐウェルーＣＭＯＳテクノロ
ジーが仮定されている．このことは、第１の基板範囲Ｗ
がｐ伝導形であり、第２の基板範囲Ｓがｎ伝導形である
ことを意味する．この場合、ダイオードＤ１、Ｄ２の陰
極は接続パッド２または供給電位■ＳＳと接続されてい
る．相応に両ダイオードＤ１、Ｄ２の陽極は共通の接続
範囲３として一緒に接続されている．さらにそれらは凹
んだ第１の基板範囲Ｗのなかに配置されている．これは
電気的に浮動する電位を有する（“フローティング）．
第２図による実施例では第１の基板範囲Ｗは第２の基板
範囲Ｓの主面に配置されている．それに対して第３図に
よる実施例では第１の基板範囲Ｗは第２の基板範囲Ｓの
なかに埋め込まれている．フィルタ要素１が１つの抵抗
Ｒを含んでいることは存利である．抵抗Ｒは接続パッド
２と回路装置のその他の部分４との間に配置されている
。抵抗Ｒは、通常のように、第２の基板範囲Ｓに対して
容量性の固有部分を有し、ＲＣ要素の意味でのフィルタ
作用を可能にする．このことは第１図中に破線で示され
ており、また参照符号Ｃえを付されている．抵抗Ｒが拡
散抵抗として、またはポリシリコンから成る抵抗として
実現されることは有利である．また抵抗Ｒが５００Ωと
１ｋΩとの間の抵抗値を有することは有利である．拡散抵抗としての実現は、製造が簡単であるという利点
を与える．拡散領域は回路装置の他の電子的構成要素、
たとえばトランジスタの拡散６１１Ｍと同時に、特別な
金属化を必要とせずに製作され得る．さらにそれは、た
とえばポリシリコンから成る抵抗と比較して、比較的高
いバルク抵抗およびより高い熱的負荷可能性に基づいて
所要面積がわずかであるという利点を有する．さらにこ
の形式の抵抗は、他の抵抗と比較して、比較的高い容量
性の固有作用を有し、それにより抵抗Ｒの特性“抵抗”
と共にフィルタ要素１　（ＲＣ要素）の良好なフィルタ
要素作用を生ずる．さらに、同じく破線で示されている
ダイオード作用ＤＩ１が第２の基板範囲Ｓに対して生ず
る．それにより下記の作用が生ずる．すなわち、接続パッド
２におけるＥＳＤパルスの生起の際に、これが先ず１つ
の小さい残ｔｇｔ圧まで逆直列のダイオードＤ１、Ｄ２
および後段に接続されているフィルタ要素１の前記のＲ
Ｃ特性により崩壊かつ遅延される．この小さい残留電圧
はダイオード作用Ｄ，によりさらに崩壊される．ポリシリコンから成る抵抗の実施例では作動中に上記の
ダイオード作用が生じない．従って、第４図中に示され
ているように、抵抗Ｒと供給電位■ＳＳとの間に容量的
に作用するダイオードをたとえばゲート制御されるダイ
オードの形態で、すなわちトランジスタＴとして設ける
ことが存利である．そのドレインは抵抗Ｒおよび回路装
置のその他の部分４と接続されている．トランジスタＴ
のソースおよびゲートは供給電位ＶＳＳと接続されてい
る．トランジスタＴの伝導形は第２の基板範囲Ｓの伝導
形と同一である．このことは、トランジスタＴが同じく
第２の基板範囲Ｓと反対の伝導形である基板範囲（凹ん
だ第１の基板範囲Ｗと類領）内に配置されていることを
条件付ける．トランジスタＴが両ダイオードＤ１、Ｄ２
と同一の基板範囲Ｗ内に配置されていることは、製造費
用がわずかですむので、有利である．このことは第５図
中に示されている．第６図には、第２の基板範囲Ｓがｐ形である木発明によ
るＥＳＤ保護構造が示されている．相応に、凹んだ第１
の基板範囲Ｗはｎ形である（ｎウェルーＣＭＯＳテクノ
ロジー）．トランジスタＴは再び第２の基板範囲Ｓと同
一の形、すなわちｐ形である．また両ダイオードＤｉ　
Ｄ２の配置は、第２の基板範囲Ｓがｎ形である第１図、
第４図および第５図に示されている配置と逆にされてい
る．第６図による配置では両ダイオードＤ１、Ｄ２の陰
極は共通の接続範囲３として一緒に接続されており、他
方陽極は接続パッド２または供給電位と接続されている
．供給電位としては、一般に通常の命名によればＣＭＯ
Ｓテクノロジーでは基準電位“接地”である供給電位Ｖ
ＳＳ　（第１図、第４図、第５図参照）ではなく、上記
の命名によれば通常の“供給電位”であり、電位ｖＳＳ
を基準にして一般に＋３ｖないし＋７■である１つの基
準電位ＶＤＤが選ばれている．第７図には本発明の１つの別の有利な実施例が示されて
いる．その際にＥＳＤ保ｒ！！構造は、抵抗Ｒと一方で
は回路装置のその他の部分４、他方では１つの別の供給
電位ＶＤＤとの間に配置されている１つの別のダイオー
ドＤを含んでいる（ｐウェルーＣＭＯＳテクノロジーが
再び仮定されている）．別の供給電位ＶＤＤは、供給電
位ＶＳＳと一緒に回路装置の供給・電圧Ｕを形成する集
積回路装置の供給電位である．それによってフィルタ要
素１の後でなお生ずるＥＳＤ過振動パルスが迅速にかつ
危険なしに崩壊し得る．相応の配置が、第６図に類似して、ｎウエルＣＭＯＳテ
クノロジーに対しても形成可能である．本発明によるＥ
ＳＤ保護構造の作用は下記のように説明することができ
る。すなわち、生ずる高いＥＳＤパルスはダイオードＤ
１、Ｄ２のなかで崩壊される．なぜならば、これは直列
抵抗のために非常に高い電流、従ってまた非常に畜い損
失電力を受け入れ得るからである。こうしてダイオード
Ｄ１、Ｄ２の非常に迅速なスイソチング経過に基づいて
、ＲＣ要素として作用するフィルタ要素１によりフィル
タアウトされる非常に短い過電圧パルスのみが生ずる．
その際に生ずる電流の流れは抵抗Ｒにより制限される．
前記のように、その際に抵抗Ｒおよび（または）トラン
ジスタＴは容量的にも作用する．〔発明の効果］本発明の利点は下記のように要約することができる。

（１１ＥＳＤパルスに対する高い強度（２）　　ラッチアップに対するわずかな敏感さ（３）
最小の漏れ電流（４）ｎウエルーＣＭＯＳテクノロジーでもｐウェルー
ＣＭＯＳテクノロジーでも使用可能

【図面の簡単な説明】

第１図および第４図ないし第７図は本発明の種々の実施
例の接続構成図、第２図および第３図は本発明の異なる
実施例の断面図である。１・・・フィルタ要素２・・・接続パッド３・・・共通接続範囲４・・・回路装置のその他の部分Ｄ１、Ｄ２・・・ダイオードＲ・・・抵抗Ｓ・・・第２の基板範囲Ｗ・・・第１の基板範囲

Claims

【特許請求の範囲】１）ＣＭＯＳテクノロジーによる回路装置に対するＥＳ
Ｄ保護構造において、２つの逆直列に接続されたダイオ
ード（Ｄ１、Ｄ２）および１つのフィルタ要素（１）が
設けられており、ダイオード（Ｄ１、Ｄ２）もフィルタ
要素（１）も回路装置の１つの接続パッド（２）と回路
装置の１つの供給電位（ＶＳＳ；ＶＤＤ）との間に接続
されており、ダイオード（Ｄ１、Ｄ２）の１つの共通の
接続範囲（３）が、電気的に浮動した電位にあり且つ回
路装置の第２の基板範囲（Ｓ）の伝導形（ｎ；ｐ）と反
対の伝導形（ｐ；ｎ）を有する第１の基板範囲（Ｗ）内
に配置されており、さらにフィルタ要素が接続パッド（
２）と回路装置のその他の部分（４）との間に配置され
ていることを特徴とするＥＳＤ保護構造。２）第１の基板範囲（Ｗ）が第２の基板範囲（Ｓ）の１
つの主面に配置されていることを特徴とする請求項１記
載のＥＳＤ保護構造。３）第１の基板範囲（Ｗ）が第２の基板範囲（Ｓ）のな
かに埋め込まれていることを特徴とする請求項１または
２記載のＥＳＤ保護構造。４）フィルタ要素（１）が、接続パッド（２）と回路装
置のその他の部分（４）との間に配置されている１つの
抵抗（Ｒ）を含んでいることを特徴とする請求項１ない
し３の１つに記載のＥＳＤ保護構造。５）抵抗（Ｒ）が第２の基板範囲（Ｓ）に対して容量作
用（Ｃ＿Ｒ）を有することを特徴とする請求項４記載の
ＥＳＤ保護構造。６）抵抗（Ｒ）が１つの拡散抵抗であることを特徴とす
る請求項４または５記載のＥＳＤ保護構造。７）抵抗（Ｒ）が第２の基板範囲（Ｓ）に対してダイオ
ード作用（Ｄ１）を有することを特徴とする請求項６記
載のＥＳＤ保護構造。８）抵抗（Ｒ）が主としてポリシリコンを含んでいるこ
とを特徴とする請求項４または５記載のＥＳＤ保護構造
。９）抵抗（Ｒ）の値が５００Ωと１ｋΩとの間であるこ
とを特徴とする請求項４ないし８の１つに記載のＥＳＤ
保護構造。１０）フィルタ要素（１）が１つのダイオード、特に回
路装置のその他の部分（４）と供給電位（ＶＳＳ；ＶＤ
Ｄ）との間に配置された、トランジスタ（Ｔ）のように
ゲート制御されるダイオードを含んでいることを特徴と
する請求項４ないし９の１つに記載のＥＳＤ保護構造。１１）トランジスタ（Ｔ）が第２の基板範囲（Ｓ）と同
じ伝導形（ｎ；ｐ）であることを特徴とする請求項１０
記載のＥＳＤ保護構造。１２）トランジスタが逆直列のダイオード（Ｄ１、Ｄ２
）と同じ第１の基板範囲（Ｗ）内に配置されていること
を特徴とする請求項１０または１１記載のＥＳＤ保護構
造。１３）回路装置のその他の部分（４）と１つの別の供給
電位（ＶＤＤ；ＶＳＳ）との間に配置された１つの別の
ダイオード（Ｄ）を含んでいることを特徴とする請求項
１ないし１２の１つに記載のＥＳＤ保護構造。