FR2475333A1 - Systeme de commande pour une reproduction a niveaux multiples de gradation, notamment pour un recepteur de fac-similes - Google Patents

Abstract

UN SIGNAL D'IMAGE D'ENTREE EST CONVERTI, POUR CHAQUE POINT D'IMAGE, EN UN PREMIER SIGNAL SEQUENTIEL A K BITS S DANS UN GENERATEUR DE SIGNAUX 47 COMPORTANT DES 1 EN UN NOMBRE CORRESPONDANT AU NIVEAU DE GRADATION DU POINT D'IMAGE, CE SIGNAL ETANT INSCRIT DANS UNE MEMOIRE A ACCES DIRECT 55, 56, QUI EST LU AVEC PRODUCTION D'UN SECOND SIGNAL SEQUENTIEL S QUI EST SOUMIS A UNE CONVERSION SERIE-PARALLELE DANS UN REGISTRE A DECALAGE 64, PAR ECHELONS DE M BITS, QUI SONT DELIVRES A L'APPAREIL D'ENREGISTREMENT 13. APPLICATION NOTAMMENT AUX APPAREILS DE FAC-SIMILE, AUX IMPRIMANTES ET AUX DISPOSITIFS D'AFFICHAGE A DIODES A LUMINESCENCE.

Description

La présente invention concerne un système de comman-

de pour une reproduction à niveaux multiples de gradation,

du type utilisé avec un récepteur de fac-similés, une impri-

mante, un dispositif d'affichage électroluminescent et au-

tres, et plus particulièrement un système de commande desti- né à la commande d'organes d'enregistrement ou d'organes d'affichage de manière à réaliser non pas un enregistrement monochrome à deux niveaux, mais un enregistrement avec une

échelle des gris.

Dans l'enregistrement thermique utilisé dans le système fac-similé, comme cette technique nécessite un temps

relativement long d'enregistrement de 2 à 5 ms/point, un si-

gnal d'image série est converti en des signaux parallèles

qui sont envoyés simultanément sous la forme d'un même nom-

bre de signaux de sortie parallèles aux organes d'enregistre-

ment. Pour un enregistrement avec une échelle de gris, il

est également nécessaire d'utiliser une conversion série-

parallèle. Des systèmes de commande pour un tel enregistre-

ment ou un tel affichage utilisant une échelle de gris ont été proposés dans le brevet déposé aux Etats-Unis d'Amérique sous le No. 4.074.319 "Light Emitting Diode Array Imaging System-Parallel Approach" (Solution à système parallèle pour

la formation d'images en utilisant un réseau de diodes photo-

émissives ou à luminescence), et dans le brevet déposé aux Etats-Unis d'Amérique sous le No. 4.071.849, "System for

Printing Images Having A Halftone" (Système permettant l'im-

pression d'images possédant une demi-teinte). Dans le sys-

tème de commande décrit dans le premier brevet cité, un si-

gnal d'image d'entrée est converti, pour chaque point d'ima-

ge, en un signal comportant plusieurs impulsions, dont le nombre correspond au niveau de gradation du point d'image

et le signal converti est introduit dans un registre à déca-

lage à prises multiples. Lorsqu'un nombre déterminé de points d'image ont été inscrits, le registre à décalage est lu à une faible vitesse de manière à obtenir de ce dernier, sur

chaque prise, un signal de sortie envoyé à la diode corres-

pondante faisant partie des diodes à luminescence (LED) d'un

réseau de diodes à luminescence. De cette manière on trans-

forme un signal de point d'image en des impulsions dont le nombre correspond au niveau de gradation du signal de point d'image. Plus le nombre des impulsions est important, plus la quantité de lumière émise par la diode à luminescence

et envoyée avec le signal de point d'image augmente. Par con-

séquent le réseau de diodes à luminescence fournit un affi- chage possédant des niveaux de gris et, en outre, plusieurs

signaux de points d'image sont envoyés en parallèle au ré-

seau de diodes à luminescence. Ce système requiert un très

grand nombre d'éléments du registre à décalage pour la con-

version série-parallèle et n'est donc pas pratique pour

l'enregistrement ou l'affichage d'un signal de fac-similé,.

En outre ce système nécessite beaucoup de temps pour changer le nombre des niveaux de gradation par point d'image, ainsi que le nombre des points, d'image devant être envoyés en

parallèle au réseau de diodes à luminescence, et par consé-

quent est d'une application limitée.

Dans le système développé dans le brevet déposé aux Etats-Unis d'Amérique et cité en second plus haut, un signal d'image d'entrée est converti, pour chaque point d'image, en des codes parallèles possédant plusieurs bits,dont chacun correspond au niveau de gradation du point d'image, les bits

respectifs des codes étant introduits en parallèle dans plu-

sieurs registres à décalage. Lorsque les bits ont été ins-

crits dans les registres à décalage jusqu'à la capacité com-

plète de ces derniers, les registres à décalage sont lus si-

multanément et les codes de sortie sont inscrits chacun dans un registre à décalage de conversion série-parallèle, sous la forme d'un signal binaire indiquant que chaque code est supérieur ou inférieur à une valeur déterminée. Lors de chaque opération de lecture hors des registres à décalage, la valeur prédéterminée est accrue et la même opération se

répète. Des signaux de sortie parallèles provenant du regis-

tre à décalage de conversion série-parallèle sont envoyés

simultanément à des organes correspondants d'enregistrement.

Ce système requiert également un nombre relativement impor-

tant d'éléments constitutifs et ne fournit aucune souplesse pour la modification du nombre des niveaux de gradation et du nombre des sorties en parallèle. En outre dans le cas o

le signal d'entrée est un signal analogique, il est néces-

saire d'utiliser un convertisseur analogique/numérique cou-

teux. Un objet de la présente invention est de fournir un système de commande pour la reproduction à niveaux multiples de gradation, dont le nombre des éléments constitutifs soit faible et qui puisse par conséquent être fabriqué à un coût réduit.

Un autre objet de la présente invention est de four-

nir un système de commande pour la reproduction à niveaux multiples de gradation, qui permette une modification aisée du nombre des niveaux de gradation et du nombre des sorties parallèles et soit susceptible par conséquent d'avoir une

application étendue.

Un autre objet de la présente invention est de four-

nir un système de commande pour la reproduction à niveaux

multiples de gradation, dont le nombre des éléments consti-

tutifs soit faible, qui soit d'une utilisation quasiment

universelle et puisse être fabriqué à un faible coût.

Conformément à la présente invention, un point d'image d'entrée est converti, pour chaque point d'image,

par un dispositif de production de signaux modulés par nom-

bre d'impulsions, en un signal numérique séquentiel de K bits P.i,1 Pi,.. ., PiK (i étant le numéro du point d'image). Cette conversion peut être effectuée par exemple

en utilisant des dispositifs connus de modulation par nom-

bre d'impulsions, permettant de convertir un signal en im-

pulsions dont le nombre correspond à l'amplitude du signal.

Cette conversion permet d'obtenir un premier signal séquen-

tiel P1 1,' P1,2' P1,3' *-- PlK' P2,1' P2,2' P2,3'..

P2,K " M,1' M,2' PM,3 *., PM,K. Le premier signal séquentiel est converti par un dispositif de conversion de séquence de telle manière que le même numéro j de chaque bit P..(j = 1, 2, 3,... K) peut se poursuivre pour M bits, ce qui permet d'obtenir un second signal séquentiel ,1'' P2,1' P3, 1j' '" Pm'i P1,2' P2,2' P3,2' --' M,2' P1,K' P2,K' P3,K' * *- PMK- Cette conversion peut

être aisément réalisée, par exemple en inscrivant le pre-

mier signal séquentiel dans une mémoire à accès direct ou aléatoire, tout en mettant à jour son adresse de ligne dans un ordre séquentiel et en mettant à jour son adresse de colonne lors de chaque enregistrement de K bits du signal

dans la mémoire, et en effectuant la lecture hors de la mé-

moire à accès direct, tout en mettant à jour l'adresse de colonne dans un ordre séquentiel et en mettant à jour

l'adresse de ligne lors de chaque lecture des M bits.

Le second signal séquentiel est converti en des signaux pa-

rallèles pour chaque ensemble de M bits, et les signaux de

sortie parallèles-à M bits sont envoyés à M organes d'enre-

gistrement ou à Morganes d'affichage.

Comme cela a été décrit ci-dessus, conformément à

la présente invention, un signal d'image d'entrée est con-

verti en un premier signal séquentiel qui est ensuite trans-

formé en un second signal séquentiel qui est alors soumis

à une conversion série-parallèle. Le dispositif de conver-

sion de séquence peut être constitué par une ou deux mémoi-

res à accès direct et-par un très petit nombre d'organes permettant de commander leur inscription et leur lecture,

et le nombre des bits d'un registre à décalage pour la con-

version série-parallèle peut être faible et, en outre, la conversion fournissant le premier signal séquentiel peut

être effectuée par un très petit nombre d'organes. Par con-

séquent le système selon la présente invention peut être

réalisé en utilisant un nombre remarquablement faible d'élé-

ments constitutifs par rapport aux systèmes de l'art anté-

rieur. En outre le nombre des niveaux de gradation et le

nombre des sorties parallèles peuvent être aisément modi-

fiés au moyen d'un changement du mode de production des adresses dans le dispositif de conversion de séquence. Par conséquent le système selon la présente invention permet une

grande souplesse de fonctionnement.

A titre d'exemple on a décrit ci-dessous et illustré

schématiquement aux dessins annexés plusieurs formes de réa-

lisation d'un dispositif selon l'invention.

La figure l est un schéma-bloc représentant un sys-

tème classique de commande pour l'enregistrement, à deux

niveaux, d'un signal d'image.

La figure 2 est un graphique représentant la courbe

caractéristique d'enregistrement pour un papier thermo-

sensible. La figure 3 est un schéma-bloc montrant un système

classique de commande pour une reproduction à niveaux multi-

ples de gradation.

La figure 4 est un schéma-bloc montrant un autre

agencement du système classique de commande.

La figure 5 est un schéma-bloc montrant une forme

de réalisation du système de commande conforme à l'invention.

Les figures 6A à 6N sont des diagrammes permettant d'expliquer le fonctionnement du système représenté sur la

figure 5.

La figure 7 est un diagramme montrant l'ordre d'accès à une mémoire 55 en vue de son inscription et de sa lecture. La figure 8 est un diagramme montrant un exemple de

l'état de mémorisation de la mémoire 55.

La figure 9 est un autre diagramme montrant la forme d'onde d'un signal de sortie S13 provenant d'un sélecteur

57 représenté sur la figure 5, dans le cas de l'état de mémo-

risation de la figure 8.

La figure 10 est un diagramme montrant des formes

d'ondes de signaux de sortie Xi à X32 provenant d'une bascu-

le bistable 65 et correspondant à l'exemple de la figure 9.

Pour faciliter une meilleure compréhension de la présente invention, on va décrire tout d'abord un système

d'enregistrement thermique de l'art antérieur. En se réfé-

rant tout d'abord à la figure 1, on va décrire un système de commande pour un enregistrement à deux niveaux d'un signal d'image d'entrée sur un papier thermosensible. Sur la figure 1, le signal d'image d'entrée est appliqué en série par l'intermédiaire d'une borne 11 à un circuit 12 de sélection côté X, dans lequel il est converti en des signaux X1, X2, Xm, parallèles à m bits. Les signaux convertis sont envoyés à une tête d'enregistrement thermique 13. On obtient alors des points imprimés sur le papier thermosensible (non représentés). Dans la tête d'enregistrement thermique 13 il

est prévu plusieurs circuits série de résistances chauffan-

tes 14 et de diodes de blocage 15. Les circuits série sont raccordés ensemble tous les m-ièmescircuits de manière à

former n groupes et les m points de raccordement sont raccor-

dés aux m bornes de sortie du circuit 12 de sélection côté

X, qui leur correspondent. Des circuits correspondant, fai-

sant partie des circuits série, des n groupes sont raccordés à leurs autres extrémités et les n points de raccordement sont raccordés respectivement aux n bornes de sélection d'un circuit 16 de sélection côté Y, qui délivre des signaux de

sélection Y1, Y2,... Yn' un par un, aux n bornes de sélec-

tion, selon un ordre séquentiel. Par conséquent lorsque m premiers bits d'un signal d'image d'entrée sont envoyés au circuit 12 de sélection côté X, le signal de sélection Y1 est produit et les m résistances chauffantes 14 sélectionnées par le signal de sélection Y1 sont alimentées par des signaux parallèles X1,... X. Lorsque les m bits suivants du signal m d'image d'entrée sont envoyés au circuit 12.de sélection

côté X, les signaux de sortie Xl,... Xmconvertis en paral-

lèle,de ce circuit sont envoyés aux m résistances chauffan-

tes 14 sélectionnées par le signal de sélection Y2. Ainsi

m fois n points imprimés d'une ligne sont obtenus par la sé-

lection de Y1 à Yn, successivement. Ensuite la même opéra-

tion que celle décrite ci-dessus avec déplacement du papier thermosensible suivant une direction verticale du réseau des éléments chauffants, est mise en oeuvre de façon répétée

afin d'obtenir une feuille du document enregistré. Par consé-

quent chaque résistance chauffante 14 est alimentée par un

signal pendant un intervalle de temps correspondant sensible-

ment aux m bits du signal d'image d'entrée.. Ainsi le système

classique requiert un intervalle de temps relativement impor-

tant de 2 à 5 ms par bit pour l'enregistrement sur le papier thermosensible, mais permet-l'enregistrement d'un signal

d'image d'entrée continu sans qu'il soit nécessaire de con-

vertir ce signal en un signal à faible vitesse.

L'enregistrement effectué par le système de commande

représenté sur la figure 1 est l'enregistrement à deux ni-

veaux, qui ne possède pas le niveau de gris. La courbe ca-

ractéristique d'enregistrement du papier thermosensible est

telle que représentée sur la figure 2, sur laquelle la densi-

té optique d'un enregistrement augmente proportionnellement à la largeur de l'impulsion d'un courant d'enregistrement,

les abscisses représentant la largeur ou durée de l'impul-

sion et les ordonnées la densité optique de l'enregistre-

ment, la tension appliquée à la résistance chauffante ser-

vant de paramètre E. Par conséquent, en modifiant la largeur ou durée de l'impulsion pour chaque point d'enregistrement, il est possible d'obtenir des enregistrements possédant le niveau de gris. Des systèmes d'enregistrement à plusieurs niveaux de gradation, qui réalisent un enregistrement ou un

affichage avec le niveau de gris et effectuent une conver-

sion parallèle-série d'un signal d'image d'entrée pour la sortie, sont proposés dans les deux brevets déposés aux

Etats-Unis d'Amérique, mentionnés précédemment.

Le système décrit dans le brevet déposé aux Etats-

Unis d'Amérique sous le No. 4.074.319 utilise un dispositif du type décrit sur la figure 3. Un signal d'image d'entrée

provenant d'une borne d'entrée 11 est envoyé à un modifica-

teur 17, dans lequel il est converti, et ce pour chaque point d'image, en un signal binaire possédant un nombre fixe

de bits correspondant au niveau de gradation du point d'ima-

ge. Par exemple lorsque le nombre de gradation est représen-

té par huit niveaux incluant un niveau zéro, si un point d'image du signal d'image d'entrée possède le niveau 5, c'est la sortie "0011111" qui est imprimée; en effet les bits du signal binaire sont pondérés de façon identique. Le signal de sortie converti provenant du modificateur 17 est inscrit en série dans un registre à décalage 18 et, lors de la réalisation de l'inscription d'un signal possédant un certain nombre de points d'image, par exemple cinq points d'images, le registre à décalage 18 est lu, mais, dans ce cas, il est lu en parallèle à des intervalles réguliers de sept bits, c'est-à-dire que cinq bits sont lus à un moment donné et la cadence de lecture choisie est égale à 1/5-ième de la cadence d'inscription. Les signaux formés des bits en parallèle, ainsi lus, sont envoyés par l'intermédiaire d'un sélecteur 19 à celles des diodes à luminescence (LED) d'un

réseau de diodes à luminescence 21, qui correspondent respec-

tivement aux signaux des bits. Au cours de la lecture en parallèle, le signal de sortie provenant du modificateur 17 est inscrit dans un autre registre à décalage 22. Lors de l'achèvement de l'opération de lecture hors du registre à décalage 18, le registre à décalage 22 est lu et ses cinq bits parallèles sont envoyés par l'intermédiaire du sélecteur 19 au réseau de diodes à luminescence 21. Lors de la lecture du registre à décalage 18 (ou 22) le signal à 7 bits pour

chaque point d'image est obtenu à partir d'une ligne de sor-

tie lue du registre à décalage et le nombre de "1" situés dans le signal à 7 bits correspond au niveau de gradation du point d'image. Par conséquent la période d'éclairement de la diode à luminescence, qui est alimentée par le signal provenant de la ligne de sortie, varie avec le nombre de "1" envoyés pendant la période des 7 bits et la quantité de

lumière, qui est émise par la diode à luminescence, corres-

pond au niveau de gradation du signal de point d'image déli-

vré. Sous l'effet de la commande d'un organe de commande 23,

le modificateur 17 est activé et l'organe de commande 23 com-

mande la commutation des sélecteurs-19 et 24. Le sélecteur 24 sélectionne les signaux d'horloge d'inscription et de lecture provenant de l'organe de commande 23 et les envoie

aux registres à décalage 18 et 22.

Dans le système représenté sur la figure 3, étant

donné que le nombre des bits de chacun des registres à déca-

lage 18 et 22 est important, ces derniers sont d'une taille importante et par conséquent la taille du sélecteur 19 est également importante. En outre la reproductibilité des niveaux de gradation varie avec le papier thermosensible ou bien avec les organes d'affichage utilisés et, en outre, la vitesse de fonctionnement du récepteur de fac-similés varie; par conséquent le nombre des bits parallèles envoyés aux organes d'enregistrement ou aux organes d'affichage, c'est-à-dire le nombre des bits de sortie. parallèles de chacun des registres à décalage 18 et 19 de la figure 3,

varie en fonction de la vitesse de fonctionnement. Pour ré-

soudre ce problème, il est nécessaire de changer les posi-

tions des bornes de sortie parallèles des registres à décala-

ge 18 et 19 ou bien d'augmenter le nombre des bits, mais ce-

ci prend beaucoup de temps et est pénible et par conséquent est quasiment impossible. En d'autres termes ce système ne

présente aucune souplesse de fonctionnement.

En se référant maintenant à la figure 4, on va décri-

re brièvement le système mentionné dans le brevet déposé aux

Etats-Unis d'Amérique sous le No. 4.071.849. Un signal d'ima-

ge d'entrée est transformé, pour chaque point d'image, en un code binaire de trois bits parallèles correspondant au niveau de gradation du point d'image, et les codes binaires sont inscrits respectivement dans des registres à décalage 41, 42 et 43 d'une mémoire-tampon 38 par l'intermédiaire de bornes d'entrée 25, 26 et 27. Lorsque les signaux d'image d'entrée de points d'image d'une ligne ont été enregistrés dans la mémoire-tampon 38, cette dernière est lue. Les registres à décalage 41, 42 et 43 établissent une circulation de uns et leurs signaux de sortie sont envoyés à un circuit de porte de sélection 44 et, simultanément, ces signaux de sortie sont

envoyés par réaction aux entrées des registres à décalage.

Le circuit de porte de sélection 44 est alimenté par un code à seuil à 3 bits provenant d'un circuit de commande de temps et délivre un signal de sortie "1" ou "0", selon que le

code provenant de la mémoire-tampon 38 est supérieur ou infé-

rieur à la valeur de seuil. Le signal de sortie série prove-

nant du circuit de porte de sélection 44 est envoyé à un

registre à décalage 46, dans lequel il est soumis à une con-

version série-parallèle, et les signaux de sortie parallèles sont envoyés respectivement à des résistances chauffantes 14 d'une tête d'enregistrement thermique 13. Toutes les fois que les registres à décalage 41, 42 et 43 ont été lus sur l'ensemble de leurs zones, la valeur de seuil du code à seuil,

obtenue à partir du circuit de commande de temps 45, est ac-

crue de façon séquentielle et l'ensemble de la mémoire-tam-

pon 38 est lue de façon répétée, selonlenombre des niveaux maximum de gradation. Par conséquent, dans le cas o un

point d'image possède un niveau élevé de gradation, le nom-

bre de "1", qui est envoyé à la même résistance chauffante 14 après le démarrage en vue de lire la mémoire-tampon 38, augmente, ce qui réalise un enregistrement avec une échelle des gris. Dans le système décrit en référence à la figure

4, étant donné que ce système utilise en tant que mémoire-

tampon 38, des registres à décalage en un nombre identique à celui des bits parallèles du code binaire d'entrée, sa taille est également relativement importante, comme cela

sera décrit ci-après comparativement à une forme de réalisa-

tion de la présente invention. En outre dans le cas de la modification du nombre des niveaux de gradation ou du nombre des bits parallèles, il est nécessaire d'augmenter le nombre

des registres à décalage utilisés. Par conséquent ce systè-

me est également d'une application limitée. En outre, dans

le cas o le signal d'image d'entrée est-un signal analogi-

que, il est nécessaire d'utiliser un convertisseur analogi-

que/numérique coûteux pour convertir le signal d'image d'en-

trée en un signal codé binaire debits parallèles.

La figure 5 représente une forme de réalisation du système de commande selon la présente invention et dans lequel le nombre des niveaux de gradation sans le niveau de blanc "0", K, est égal à 32 et dans lequel le nombre des points d' image devant être transmis simultanément, M, est égal à 32. Par exemple un signal d'image Si représenté sur la figure 6B est envoyé depuis une borne d'entrée il à un

circuit 47 produisant des signaux modulés par nombre d'im-

pulsions, dans lequel le signal d'image est converti, pour chaque point d'image, en un signal numérique série à 32

bits, conformément au niveau de gradation du point d'image.

Les bits de ce signal numérique sont pondérés de façon iden-

tique et le nombre des bits est égal au niveau le plus élevé

de gradation K. Le circuit 47 produisant des signaux modu-

lés par nombre d'impulsions possède un agencement tel que par exemple celui représenté sur la figure 5, dans lequel, dans un circuit d'échantillonnage et de maintien 48, le,

signal d'image d'entrée est échantillonné-bloqué, pour cha-

que point d'image, par une impulsion d'horloge S2 possédant une fréquence 0 représentée sur la figure 6C. Le signal de sortie S3 provenant du circuit d'édhantillonnage et de

maintien 48 est tel que représenté sur la figure 6D, sur la-

quelle la valeur d'échantillonnage, c'est-à-dire la valeur d'amplitude correspondant au niveau de gradation de chaque

point d'image, est maintenue jusqu'à l'apparition de l'im-

pulsion suivante d'horloge d'échantillonnage. Le signal de sortie S3 est envoyé à un comparateur 49 en vue d'y être

comparé à un signal de référence en dents de scie S4 repré-

il senté sur la figure 6E et qui est envoyé par un générateur 51 de signaux de référence. Le signal de référence S4 est synchronisé avec l'impulsion d'horloge S2, et le comparateur 49 délivre un signal de sortie, tel que par exemple un signal S5 modulé avec une modulation d'impulsions en largeur, tel que représenté sur la figure 6F et qui possède une largeur ou durée d'impulsion correspondant au niveau de gradation de chaque point d'image. Le signal S5 est envoyé à un circuit ET 52, dans lequel il est combiné selon la combinaison logique ET avec un signal d'horloge à cadence élevée So

(figure 6A), dont la fréquence est 32 fois supérieure à cel-

le de l'impulsion d'horloge S2 et qui est envoyé depuis une

borne 53, qui délivre un signal S6 modulé par nombre d'impul-

sions (figure 6G). En supposant que chaque bit du signal S6 modulé par nombre d'impulsions est représenté par Pi j (i étant le numéro du point d'image et j le numéro du niveau de gradation), le signal S6 est un premier signal séquentiel dont les bits sont disposés dans l'ordre P1 1' P1,2' P1,31

J, P1,32, P2,1, P2,2, P2,3' *- P2,321... P 32,1, P 32,2,

P32,3'..., P32,32' et ce signal représente le signal de

sortie du circuit 47 produisant les signaux modulés par nom-

bre d'impulsions. Par conséquent l'information du niveau de gradation du point d'image i estconvertie en 32 signaux binaires du signal modulé par nombre d'impulsions P ij( = 1 à 32), et le nombre de "1" apparaissant successivement dans le signal Pi j dépend du niveau de gradation du point d'image. L'impulsion d'horloge S0 à cadence élevée provenant de la borne 53 est délivrée à un compteur 54, dans lequel sa

fréquence est divisée dans le rapport 1/32 en vue de produi-

re le signal S2, qui est envoyé au générateur 51 de signaux

de référence, en vue de commander ce dernier.

Le signal S6 modulé par nombre d'impulsions est inscrit dans l'une de deux mémoires à accès direct 55 et 56

par l'intermédiaire d'un sélecteur 50. Le signal S6 est ins-

crit dans et lu hors des mémoires 55 et 56, de façon alter-

née pour lesdites mémoires, par échelons de M (32 dans le cas de cet exemple) points d'image. Les mémoires 55 et 56 possèdent chacune une capacité de 32 x 32 = 1024 bits et il se produit un accès à une cellule prédéterminée faisant

- 2475333

partie des cellules de mémoire, au moyen d'une adresse Ax

pour l'affectation de l'une de 32 lignes de sélection de li-

gnes et au moyen d'une-adresse Ay pour l'affectation de

* l'une de 32 lignes de sélection de colonnes. On va mainte-

nant décrire l'ordre des accès à la mémoire 55, en référence à la figure 7. L'adresse (Ax, Ay) pour la mémoire 55 est

mise à jour selon l'ordre ou séquence (1,1.) v (2,1) -

(32,1) - (1,2))... (32,32), c'est-à-dire que l'adresse de ligne Ax est mise à jour de façon séquentielle

et toutes les fois que le numéro du niveau de gradation supé-

rieur K (32) est atteint, l'adresse de colonne Ay est mise à jour.; De cette manière le signal S6 est inscrit dans un ordre tel que celui indiqué par les flèches en traits pleins sur la figure 7. Dans ce cas l'information qui est ainsi mémorisée dans la mémoire 55 est telle que par exemple celle décrite dans la figure 8. Sur la figure 8, chaque colonne (Ay) correspond à chacun des M = 32 points d'image, qui sont simultanément envoyés, et plus l'amplitude de chaque point d'image du signal d'image S1 est importante, plus arrive

un nombre important de "1" apparaissant successivement sui-

vant la direction d'une ligne. L'inscription dans et la lec-

ture hors de la mémoire 56 s'effectuent de la même manière

pour la mémoire 55.

L'information des 32 points d'image ainsi mémorisée dans l'une des mémoires 55 et 56 est lue dans l'ordre décrit ci-dessous, tandis quel'information des 32 points d'image suivants est mémorisée dans l'autre mémoire. Grâce à une mise à jour de l'adresse de colonne Ay dans l'ordre (1,1) (1,2) -... (1,32) - (2,1) -... (32,32), tel que

cela est indiqué par les flèches en traits interrompus re-

présentées sur la figure 7 et grâce à la mise à jour de l'adresse de ligne Ax toutes les fois que le nombre M (32) est atteint, l'information est lue en synchronisme avec l'impulsion d'horloge SO de cadence élevée. Un signal S ainsi lu hors de la mémoire 55 possède une forme d'onde telle que celle représentée sur la figure 9. Sur la figure 9, la lettre de référence j indique le numéro du niveau de gradation, qui est égal au numéro de l'adresse de ligne Ax sur la figure 8. Les signaux S et S12 (figures 6L et M) 1 (fgre2L tM

lus hors des mémoires 55 et 56 sont combinés par un sélec-

teur 57 pour former un signal S13 (figure 6N). Le signal

S13 est un second signal séquentiel, dont les bits sont dis-

posés dans l'ordre P1,1 P21, P3,1 "' 32,1' l,2" P2,2, P3,,2,...,J P32,2, t. p 1,32' p2,32' p3,32' "-' P32,32 Ce signal est un signal du type dans lequel 32 bits du premier signal séquentiel S6 apparaissent successivement

pour le même numéro du niveau de gradation j.

Les adresses Ax et Ay pour les mémoires 55 et 56 et les signaux de commande pour les sélecteurs 50 et 57 sont produits de la manière suivante. Des impulsions d'horloge S0 à cadence élevée provenant de la borne 53 sont comptées par le compteur 54 à 32 pas. Le signal S2, qui est un signal de sortie 24 du compteur 54, inversé par un inverseur 67, est compté par un compteur 58 à 32 pas. Le signal de sortie provenant du compteur 58 est inversé par un inverseur 68 et est envoyé à une bascule bistable 59, en vue de commander cette dernière. Les compteurs 54 et 58 de la bascule bistable 59 sont chacun remis à l'état initial par un signal de phase

provenant d'une borne 61 au début de l'exploration. La bas-

cule bistable 59 est inversée toutes les 1024 impulsions

d'horloge S0 à cadence élevée en vue de délivrer à ces bor-

nes de sortie Q et Q, des signaux S7 et S8 tels que repré-

sentés sur les figures 6H et 6I respectivement et qui sont déphasés de 1800 l'un par rapport à l'autre. Les signaux

S7 et S8 sont envoyés, en tant que signaux de commande lec-

ture/inscription, en vue de lire/d'inscrire les signaux de sortie des bornes des mémoires 55 et 56 respectivement et,

simultanément, ils sont envoyés en tant que signaux de com-

mande ou de sélection aux sélecteurs respectifs 62 et 63 et sont en outre envoyés, en tant que signaux de commande de commutation aux sélecteurs 50 et 57 respectivement. Les états de comptage des compteurs 54 et 58 sont envoyés aux côtés d'entrée X et Y des sélecteurs 62 et 63. Ces derniers

fournissent chacun l'un des signaux d'entrée X et Y en fonc-

tion des signaux de commande de sélection S7 et S6* Le si-

gnal de sortie provenant du sélecteur 62 est envoyé à l'en-

trée d'adresse Ay de la mémoire 55 et à l'entrée d'adresse Ax de la mémoire 56. On suppose que les mémoires 55 et 56

2475333'

réalisent l'opération d'inscription lorsque les signaux d'entrée présents à leurs bornes de lecture/inscription sont au niveau bas et que l'opération de lecture est effectuée lorsque les signaux d'entrée sont au niveau haut, que le sélecteur 50 raccorde le côté sortie du circuit ET 52 au côté entrée de la mémoire 55 ou 56 selon que le signal de commande de commutation S7 est au niveau haut ou au niveau

bas, que le sélecteur 57 raccorde le côté sortie de la mé-

moire 55 ou 56 au côté entrée d'un. registre à décalage 64 selon que le signal de commande de commutation S8 est au niveau haut ou au niveau bas, et que les sélecteurs 62 et 63 sélectionnent le côté d'entrée X ou le côté d'entrée Y selon que leurs signaux de commande de sélection S7, S8

sont au niveau haut ou au niveau bas.

Lorsque le signal S7 est au niveau haut, comme cela est représenté sur la figure 6H, le signal S8 est au niveau

bas et la mémoire 55 effectue l'opération d'inscription.

Dans les sélecteurs 62 et 63, des états de comptage des comp-

teurs 55 et 58 sont sélectionnés et sont envoyés en tant qu'adresses Ax et Ay à la mémoire 55. En outre étant donné que le sélecteur 50 est raccordé au côté de la mémoire 55, comme représenté, le signal S6 est envoyé en tant que signal d'inscription à la mémoire 55, comme cela est indiqué par

S9 sur la figure 6J, et ce signal est inscrit dans la mémoi-

re 55 dans l'ordre, représenté par des traits continus, des adresses comme cela a été décrit précédemment en rapport avec la figure 7. En outre, à ce moment-là, étant donné que la mémoire 56 est à l'état de fonctionnement de lecture et est alimentée par les états de comptage des compteurs 54 et 58 servant d'adresses Ay et Ax, la mémoire 56 est lue selon

l'ordre, représenté par les lignes interrompues, des adres-

ses comme cela a été indiqué précédemment en liaison avec

la figure 7, et l'information ainsi lue est envoyée au re-

gistre à décalage 64. Lors du comptage de 1024 impulsions

d'horloge S0 à cadence élevée par le compteur 58, la bas-

cule bistable 59 est inversée par le signal de sortie de comptage provenant du compteur 58 de manière à faire passer le signal S7 au niveau bas et le signal S8 au niveau haut, ce qui a pour effet que la mémoire 55 est placée dans son état de fonctionnement de lecture et que la mémoire 56 est placée dans son état de fonctionnement d'inscription. Les

sélecteurs 62 et 63 sélectionnent respectivement les conte-

nus des compteurs 58 et 54, qui sont respectivement envoyés aux entrées d'adresses Ax et Ay de la mémoire 55 et aux en- trées d'adresses Ay et Ax de la mémoire 56. Le signal S9 inscrit précédemment dans la mémoire 55 est lu sous la forme d'un signal Sil, comme représenté sur la figure 6L, et le signal S6 est inscrit sous la forme d'un signal S10 (figure 6K), dans la mémoire 56 par l'intermédiaire du sélecteur 50. Par conséquent les sélecteurs 50 et 57, les mémoires 55 et 56, les compteurs 54 et 58 et les sélecteurs 62 et 63

constituent des dispositifs de conversion de séquence des-

tinés à convertir le premier signal séquentiel S1 en le second signal séquentiel S13'

L'impulsion d'horloge S0 à cadence élevée est en-

voyée, à partir de la borne 53, en tant qu'impulsion d'hor-

loge de décalage, au registre à décalage 64, de sorte que le second signal séquentiel S13 est inscrit en série dans le

registre à décalage 64, et ce en synchronisme avec l'impul-

sion de cadence S0 à cadence élevée. Dans le présent exemple, étant donné que le nombre des étages de décalage ou le nombre des bits parallèles du registre à décalage 64 est égal à 32, l'intervalle de temps nécessaire pour remplir le registre à décalage 64 avec 32 bits du signal S13 coIncide avec 1/0,

comme cela est représenté sur la figure 9. Le registre à dé-

calage 64 convertit le signal S13 en des signaux parallèles par échelons de 32 bits et les transfère en parallèle dans une bascule bistable 65. Le signal S2 est envoyé, en tant que signal de commande de bascule bistable, à la bascule

bistable 65 de manière à bloquer les signaux de sortie paral-

lèles provenant du registre à décalage 64. Les signaux de sortie parallèles X1 à X32 délivrés par la bascule bistable sont envoyés aux résistances chauffantes correspondantes 14 de la tête d'enregistrement thermique 13. Les formes

d'ondes des signaux de sortie X1 à X32 provenant de la bascu-

le bistable 65 sont telles que représentées sur la figure

, dans le cas du signal S13 représenté sur la figure 9.

Dans l'exemple de la figure 9, étant donné que des "1" sont

2475333'

envoyés à tous les étages de décalage du registre à décalage 64 pour les niveaux de gradation allant de 1 à 28, des "1' apparaissent successivement dans les signaux de sortie X1 à X32 pour des impulsions allant de la 1-ière à la 28-ième impulsions du signal d'horloge S2. Lorsque j = 29 sur la figure 9, un premier bit passe au niveau "" et les autres bits restent au niveau "1", de sorte que seule la sortie du dernier étage du registre à décalage 64 passe à l'état "" et, lors de l'apparition d'une 29-ième impulsion du signal d'horloge S 2 la sortie X1 devient "0" et les sorties X2 à X32 restent au niveau "1", comme cela est représenté sur la figure 10. De façon similaire, les sorties Xi à X32 sont maintenues au niveau "1" depuis l'instant du verrouillage

sur "1" jusqu'à l'instant du verrouillage sur "0". La pério-

de pendant laquelle chacune des données provenant du. regis-

tre à décalage 64 est verrouillée est égale à la période 1/0 du signal d'horloge S2 dans cet exemple. Par conséquent les largeurs ou durées des impulsions des sorties X1 à X32

de la bascule bistable sont égales chacune à un multiple en-

tier de 1/0 et varient par échelons de 1/0 sur une plage

allant de 0 à 32/0.

De cette manière on obtient les 32 signaux de sor-

tie parallèles X1 à X32, qui possèdent des largeurs ou

durées d'impulsions correspondant respectivement à l'ampli-

tude variable du signal d'image. Les signaux de sortie pa-

rallèles X1 à X32 modulés avec une modulation d'impulsions

en largeur, sont envoyés aux résistances chauffantes corres-

pondantes 14 (non représentées) d'une tête d'enregistrement thermique 13, de la même manière que cela a été décrit pour

la figure 1, et les résistances chauffantes d'un bloc spé-

cifiées par un circuit 16 de sélection du côté Y sont par-

courues par un courant. A cet instant, les points possédant

des densités optiques correspondant aux largeurs des impul-

sions des signaux de sortie parallèles X1 à X32 sont impri-

més sur un papier thermosensible (non représenté) maintenu en contact avec la tête d'enregistrement thermique 13, ce

qui permet un enregistrement avec une échelle des gris.

Le signal de sortie de report provenant du compteur 58 est compté par un compteur 66 et l'état de comptage de ce dernier est décodé par le circuit 16 de sélection côté Y et est délivré sous la forme de l'un des signaux de sortie Y1 à Y *Par conséquent pour chaque commutation des opérations n

d'inscription et de lecture des mémoires 55 et 56, le comp-

teur 66 est avancé par pas d'un étage en vue de passer au

groupe de résistances chauffantes 14, devant être sélec-

tionné. Le compteur 66 est ramené à zéro par le signal de

phase provenant de la borne 61.

Dans la forme de réalisation représentée sur la figure 5, le nombre des niveaux de gradation, K = 32, et

le nombre des points d'image devant être simultanément en-

voyés à la tête d'enregistrement thermique 13, c'est-à-dire le nombre des signaux de sortie parallèles X1 à X32, M = 32, sont choisis égaux l'un à l'autre, ce qui simplifie l'accès

bidimensionnel.-En effet, comme cela a été décrit précédem-

ment, l'information d'adresse délivrée par les compteurs

58 et 54, c'est-à-dire leurs états de comptage, sont en-

voyés sous la forme de cinq bits à niveau haut et de cinq

bits à niveau bas aux bornes d'entrée d'adresses des mémoi-

res 55 et 56, tout en étant commutés par les sélecteurs 62 et 63 par échelons de 32 points d'image, ce qui permet un accès aux mémoires 55 et 56 selon un ordre désiré. Même dans

le cas o le nombre des niveaux de gradation, K, et le nom-

bre des points d'image devant être simultanément envoyés à la tête d'enregistrement thermique, M, diffèrent, il se produit un accès à K lignes et à M colonnes des cellules de

mémoire des mémoires 55 et 56 et l'ordre d'accès à des mé-

moires en vue de leur inscription et de leur lecture est commuté entre les directions des colonnes et des lignes,

comme cela a été décrit précédemment en référence à la figu-

re 7. En outre la distribution des bits d'adresses de ni-

veau haut et de niveau bas parmi les bits de sortie prove-

nant des compteurs 54 et 58 peut être modifiée de manière

que par exemple dans le cas de K = 8 et de M = 25, des si-

O 1 2

gnaux de sortie 2 2 et 2 du compteur 54 et des signaux de sortie 23, 24 du compteur 54, les signaux de sortie 20,

21 22 3 4

2,2 22, 23, 24 du compteur 58 peuvent être envoyés d'une manière commutable, en tant que bits d'adresses de niveau bas et de niveau haut aux mémoires 55 et 56, conformément aux nombres K et M. En outre il est également possible d'augmenter ou de réduire le nombre des bits de sortie des compteurs 54 et 58 conformément aux nombres K et M et de

choisir pour ces nombres K et M des valeurs autres que cel-

les fournissant K x M = 1024, tout en restant dans la capa-

cité des mémoires 55 et 56.

Bien que, dans ce qui précède, on ait indiqué que le premier signal séquentiel P 1,1' P1,2' P1,3' --y P1,K' P2,1' P2,2' P2,3' *'' P2,K' '''' PM,'i' PM,2' PM,3' PM, est converti en le second signal séquentiel P1 1i

P2,1' P3,1' *-t PM,i' P1,2' P2,2' P3,2' '''' PM,2' '..

P1,K' P2,K' P3,K' -'' PM,K, la présente invention ne se trouve pas limitée de façon spécifique à ces exemples et il

est également possible de convertir le premier signal séquen-

tiel en un second signal séquentiel par exemple, P '

PM-1,1' PM-2,1 ''.' P1,' PM,2' PM-1,2' PM-2,2' ' ' P1,2'

PM,K' PM-1,K' PM-2,K' '''' P1,K' ou P1,K' P2,K' P3,K' P MK' P1,K-l' P2,Ki' P3,K-i'.... PM,K-i'... 1Pi' P2,1' P3,1... PMi- Sur la figure 5, la bascule bistable

65 peut être supprimée. En outre le système selon la présen-

te invention peut être utilisé pour commander non seulement

la tête d'enregistrement thermique, mais également par exem-

ple une tête d'enregistrement permettant un enregistrement électrostatique. Dans un tel cas, une tension en dents de scie, possédant une période égale à un intervalle de temps d'enregistrement d'un point d'image, 1/0, est envoyée à une

électrode commune disposée sur un côté du papier d'enregis-

trement du système d'enregistrement électrostatique et des signaux de sortie parallèles X1 à M sont envoyés à des électrodes de points, disposées sur l'autre côté du papier d'enregistrement. En outre la présente invention peut être

appliquée non seulement à la commande de tels organes d'enre-

gistrement, mais également à la commande d'organes d'afficha-

ge tels qu'un réseau de diodes à luminescence, comme cela a

été décrit précédemment en référence à la figure 3.

Ci-après on va indiquer les différences existant en-

tre la forme de réalisation de la présente invention repré-

sentée sur la figure 5 et les exemples de l'art antérieur représentés sur les figures 3 et 4. Dans le système de la figure 3, le signal de sortie provenant du modificateur 17 est identique aux signaux de sortie S6 provenant du circuit ET 52 de la figure 5; cependant, sur la figure 3, ce signal séquentiel est introduit dans les registres à décalage à prises multiples 18 et 22 et les signaux de sortie issus de ces registres possèdent la même structure que le signal

d'entrée, mais les signaux de sortie sont délivrés simulta-

nément à partir de plusieurs étages de mise en forme du signal et les registres à décalage 18 et 19 sont lus à une

vitesse faible. Contrairement à cela, sur la figure 5, on uti-

lise les mémoires à accès direct 55 et 56 et les signaux d'entrée arrivant dans ces mémoires et les signaux de sortie issus de ces dernières diffèrent du point de vue de la forme et les signaux de sortie sont soumis à la conversion

série-parallèle effectuée dans le registre à décalage 64.

Dans le fac-similé existant, l'intervalle de temps

nécessaire pour obtenir un document enregistré selon le for-

mat IS0 A4 est égal à une, trois ou six minutes, selon le système utilisé et le nombre des points d'image devant être

simultanément transmis M, varie avec la vitesse d'enregistre-

ment. En outre le papier thermosensible, qui est maintenant disponible, possède environ 16 niveaux de gradation, mais on s'attend à ce que cette caractéristique de gradation soit améliorée. Compte tenu de ces éléments, il est préférable que le nombre des niveaux de gradation, K, et le nombre des points d'image devant être simultanément envoyés, M, puissent être modifiés dans une gamme étendue. A titre d'exemple, pour

accroître le nombre des niveaux de gradation K dans le sys-

tème de l'art antérieur représenté sur la figure 3, il est nécessaire de modifier les positions de sortie des prises des registres à décalage 18 et 22 et d'accroître le nombre des étages de décalage des registres à décalage 18 et 22;

cependant de telles modifications sont quasiment impossibles.

De même, pour accroître le nombre des bits devant être simul-

tanément envoyés, il faut augmenter le nombre des étages de décalage des registres à décalage 18 et 22, ce qui provoque

un accroissement de la quantité du matériel utilisé. Con-

trairement à cela, dans le système de la figure 5, lorsque K = 32 et M = 32, on peut modifier ces chiffres en les faisant passer à 16 et 64 ou bien à 8 et 128, respectivement, en utilisant les mêmes mémoires 55 et 56 et en modifiant la distribution des bits dans les signaux de sortie provenant des compteurs 54 et 58. En outre en utilisant, comme dans le cas des mémoires 55 et 56, des mémoires possédant une capa-

cité suffisante, on peut accroître un des nombres K et M men-

tionnés ci-dessus ou même ces deux nombres en modifiant sim-

plement les connexions des sorties des compteurs 54 et 58.

Lorsque l'on utilise comme compteurs 54 et 58, des compteurs

possédant une valeur de comptage suffisamment élevée, dispo-

nibles maintenant sur le marché, on peut modifier les nom-

bres K et M sans remplacer les compteurs 54 et 58. Il est évident que l'on peut réduire à volonté les nombres K et M. En outre lorsqu'on utilise, en tant que mémoires 55 et 56, des mémoires possédant des capacités différentes, mais le même réseau de broches, il suffit, pour modifier les nombres K et M, de remplacer les mémoires 55 et 56 et la quant-té de matériel nécessaire n'a pas besoin d'être accrue. Ainsi l'équipement de la figure 5 présente une grande souplesse

d'utilisation.

Dans le système classique représenté sur la figire 4, le signal séquentiel provenant de la porte de sélection - 44 correspond au signal de sortie S13 provenant du sélecteur 57 du système de la figure 5 et le système de l'art antérieur est identique à la forme de réalisation de la figure 5 en ce qui concerne le fait que le signal séquentiel est soumis à

la conversion série-parallèle dans le registre à décalage 46.

Cependant le système de la figure 4 diffère entièrement du système de la figure 5 du point de vue des moyens permettant d'obtenir le second signal séquentiel S 13. Sur la figure 4, des signaux codés en binaire possédant trois bits par point

d'image pour huit niveaux de gradation par exemple sont ins-

crits en parallèle dans les registres à décalage 41, 42 et 43. Pour accroître le nombre des niveaux de gradation, K, il est nécessaire d'augmenter le nombre des registres à

décalage de la mémoire-tampon 38 et, pour accroître le nom-

bre des bits devant être simultanément envoyés, M, il faut augmenter le nombre des étages de décalage des registres à décalage 41, 42 et 43.; et ces deux accroissements de nombre conduisent à des modifications auxquelles est associé un accroissement de la quantité du matériel. En outre lorsque l'on remplace K = 32 et M = 32 par K - 16 et M = 64 ou par K = 8 et M = 128, comme cela a été mentionné précédemment, il est nécessaire de remplacer l'ensemble de la mémoire- tampon 38, de la porte de sélection 44 et du circuit de commande de temps 45. En d'autres termes le système de l'art antérieur de la figure 4 ne présente pas de souplesse d'utilisation par rapport au système de la figure 5. De plus,

comme cela a été décrit précédemment, dans le cas o le si-

gnal d'image d'entrée est un signal analogique, il doit être converti par un convertisseur analogique/numérique en un signal numérique formé de bits parallèles et le convertisseur

analogique/numérique est coûteux.

Ci-après on va décrire de façon concrète le fait que dans le cas o l'on utilise des éléments à circuits intégrés d'une utilisation générale, que l'on trouve maintenant sur le marché, la forme de réalisation de la figure 5 requiert

un modèle nettement moins important que les systèmes classi-

ques des figures 3 et 4. Dans le cas de l'enregistrement sur un papier d'enregistrement de format A4 avec utilisation de registres à décalage à 8 bits disponibles dans le commerce, les nombres M et K étant égaux respectivement à 128 et à 32, le système de la figure 3 requiert (32/8 =) quatre registres à décalage pour constituer les registres à décalage 18 et 22, étant donné que l'on a K = 32 pour chaque point d'image et (4 x 128 x 2 =) 1024 registres à décalage à 8 bits, étant

donné que M = 128, et étant donné que les registres à déca-

lage 18 et 22 sont prévus chacun en double. En outre, le sé-

lecteur 19 requiert environ 32 sélecteurs à 4 bits, étant donné que l'on a M = 128, et en outre plusieurs éléments à circuits intégrés sont nécessaires pour le modificateur 17 et pour l'organe de commande 23, tandis qu'un élément à circuits intégrés est nécessaire pour le sélecteur 24. Par conséquent le système de la figure 3 requiert un total égal à environ 1100 éléments à circuits imprimés etce qui est

inévitable, ne présente aucune souplesse d'utilisation.

Dans le système de la figure 4, l'un des registres à décalage constituant la mémoire-tampon 38 est un registre à 128 bits et (128/8 =) 16 registres à décalage à 8 bits sont nécessaires, et, étant donné que K = 32, la mémoire-tampon 38 est formée de cinq rangées de registres à décalage; par conséquent c'est un nombre total de (16 x 5 =) 80 registres à décalage à 8 bits qui sont nécessaires. Dans le cas de la réalisation d'opérations de lecture/inscription parallèles

du type décrit sur la figure 3 ou 5, une autre mémoire-

tampon doit être prévue en plus de la mémoire-tampon 38, ce qui a pour effet qu'il est nécessaire d'utiliser un nombre total de 160 registres à décalage à 8 bits et, en outre, un élément à circuits intégrés est nécessaire pour la porte de sélection 44 et pour le circuit de commande de temps 45. En

outre (128/8 =) 16 registres à décalage à 8 bits pour le re-

gistre à décalage 46 et 16 bascules bistables à 8 bits, qui

ne sont pas représentées sur la figure 4, mais seraient né-

cessaires pour le même fonctionnement que sur la figure 5,

sont requis. Par conséquent le système de la figure 4 néces-

site au total environ 200 éléments à circuits intégrés.

Contrairement à cela, dans la forme de réalisation de la figure 5, les mémoires 55 et 56 peuvent être chacune constituée par un élément de mémoire à (128 x 32 =) 4096 bits, et les compteurs 54 et 58, les sélecteurs 62 et 63, le comparateur 49, le générateur 51 de signaux de référence et le circuit d'échantillonnage et de maintien 48 peuvent être chacun constitués par un élément à circuits intégrés et, en outre, le circuit ET 52 et les sélecteurs 50 et 57 peuvent être chacun constitués par un élément à circuit intégré. En

outre (128/8 =) 16 registres à décalage à 8 bits pour le re-

gistre à décalage 64 et 16 bascules bistables à 8 bits pour la bascule bistable 65 sont nécessaires. Par conséquent le système de la figure 5 peut être constitué par un nombre au

total inférieur à 50 éléments à circuits intégrés. Ceci mon-

tre que le système selon la présente invention nécessite un matériel nettement moins conséquent que les systèmes des figures 3 et 4, qui requièrent respectivement environ 1100

et environ 200 éléments à circuits intégrés.

Comme cela a été décrit précédemment, conformément

à la présente invention, la conversion en impulsions possé-

dant des largeurs ou durées correspondant à plusieurs niveaux de gradation, ce qui implique une conversion série-parallèle,

peut être réalisée au moyen d'un agencement simple de cir-

cuits et on peut prévoir, de façon économique, un système de

commande pour la reproduction à niveaux multiples de grada-

tion, utilisé avec un dispositif d'enregistrement thermique,

un dispositif d'enregistrement électrostatique et un disposi-

tif d'affichage possédant un réseau d'organes d'affichage.

En outre la présente invention permet le copiage avec même

un accroissement appréciable du nombre des niveaux de grada-

tion par accroissement de la cadence de l'impulsion d'horlo-

ge SO a cadence élevée et par accroissement de la capacité

de mémoire, et par conséquent ne conduit pas à un accroisse-

ment important de matériel. En outre la présente invention permet une grande souplesse d'utilisation dans le cas de la

modification du nombre des niveaux de gradation K et du nom-

bre des bits d'entrée parallèles M.

Comme cela ressortira à l'évidence, toute modifica-

tion et/ou variation peuvent être mises en oeuvre sans sor-

tir du cadre de la présente invention.

Claims (9)

REVENDICATIONS

1. Système de commande pour une reproduction à ni-

veaux multiples de gradation, caractérisé en ce qu'il compor-

te un dispositif (47) produisant des signaux modulés par nombre d'impulsions pour réaliser la conversion d'un signal d'image d'entrée comportant une information de niveau de

gradation, en un signal numériquesérie, possédant K (nom-

bre entier supérieur ou égal à 2) bits Pi,l' Pi,2' '..., Pi,K (i étant le numéro d'un point d'image) pour chaque point d'image, correspondant au niveau de gradation du point d'image en vue d'obtenir un premier-signal séquentiel P11'

P1,2' P1,3' ' P1,K' P2,K' P2,2' P2;3'... P2K' '''' PM,'

PM,2' PM,3' PM,K; des dispositifs de conversion de séquence (50, 57, 55, 56,.54, 58, 62, 63) pour convertir le premier signal séquentiel en un second signal séquentiel qui,

en supposant chaque bit du premier signal séquentiel repré-

senté par Pij (j = 1, 2,... K), possède des bits Pl1' P2,1' P3,1' '''' PM, ,i' P1,2' P2,2' P3,2' '''' PM,2' ''''

PM,2 ' ' P1,K' P2,K' 3,K' '' PMK' de sorte que le numé-

ro j peut se poursuivre pour M bits, tout en passant à un

ordre séquentiel, un convertisseur série-parallèle (64) per-

mettant la conversion série-parallèle des seconds signaux séquentiels par échelons de M bits en signaux parallèles de

M bits, et un dispositif de commande (65) permettant d'ap-

pliquer des signaux parallèles de M bits simultanément aux

M organes d'enregistrement ou d'affichage.

2. Système de commande selon la revendication 1, ca-

ractérisé en ce que les dispositifs de conversion de séquen-

ce comportent une mémoire à accès direct (55; 56) possédant

plus de K x M cellules de mémoire, auxquelles l'accès s'ef-

fectue au moyen d'adresses de colonnes et de et des dispositifs de commande de lecture/inscription (50, 59, 62, 63) pour l'inscription du premier signal séquentiel (S6)

dans la mémoire à accès direct (55; 56), suivant ses colon-

nes pour chaque ensemble de K bits, et pour lire ce signal hors de la mémoire suivant la direction de ses lignes pour

chaque ensemble de M bits.

3. Système de commande selon la revendication 2, caractérisé en ce que deux mémoires (55) 56) sont prévues et que les dispositifs de commande de lecture/inscription (50,54, 62, 63) sont agencés de telle manière que, lorsque l'une des

mémoires subit une opération d'inscription, l'autre mémoi-

re subit une opération de lecture et que lors de chaque inscription des K x M bits, il se produit une commutation réciproque entre l'opération d'inscription et l'opération de lecture.

4. Système de commande selon la revendication 3, caractérisé en ce que les dispositifs de commande de lecture/ inscription (50, 54, 58, 59, 62, 63) comportent un compteur

(54; 58) destiné à compter les impulsions d'horloge synchro-

nisées avec l'opération de conversion du dispositif (47) de production de signaux modulés par nombre d'impulsions, des

premier et second sélecteurs (62, 63) pour commuter les sor-

ties à bits de bas niveau et les sorties à bitsde niveau haut en provenance du compteur (54; 58) et à les envoyer aux adresses de lignes et de colonnes des deux mémoires à

accès direct (55, 56) et un dispositif de commande de commu-

tation (57) destiné à commander la commutation des premier et second sélecteurs en synchronisme avec la commutation

entre les opérations d'inscription et de lecture.

5. Système de commande selon l'une quelconque des

revendications 1 à 4, caractérisé en ce que le dispositif

(64) de conversion série-parallèle est constitué par un registre à décalage qui est alimenté par le second signal

séquentiel (S13) pour délivrer M bits en parallèle.

6. Système de commande selon la revendication 5,

caractérisé en ce qu'il comporte en outre une bascule bista-

ble (65) à M bits, qui bloque le contenu des M bits, lors de chaque application de M bits du second signal séquentiel

(S13) au registre à décalage (64).

7. Système de commande selon l'une quelconque des

revendications 1 à 6, caractérisé en ce que les organes

d'enregistrement sont des résistances chauffantes (14)

d'une tête d'enregistrement thermique (13), permettant l'en-

registrement sur un papier thermosensible.

8. Système de commande selon l'une quelconque des

revendications 1 à 7, caractérisé en ce que le dispositif

(47) de production de signaux modulés par nombre d'impul-

2475333-

sions, est un dispositif permettant de convertir chaque point d'image en impulsions dont le nombre correspond au

niveau de gradation du point d'image.

9. Système de commande selon la revendication 8, caractérisé en ce que le dispositif (47) de production de signaux modulés par nombre d'impulsions est un dispositif permettant de convertir chaque point d'image en un signal dans lequel des "l"(ou des "O") apparaissent successivement en un nombre correspondant au niveau de gradation du point

d'image.

k