ES2432358T3 - Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N - Google Patents

Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N Download PDF

Info

Publication number
ES2432358T3
ES2432358T3 ES05001413T ES05001413T ES2432358T3 ES 2432358 T3 ES2432358 T3 ES 2432358T3 ES 05001413 T ES05001413 T ES 05001413T ES 05001413 T ES05001413 T ES 05001413T ES 2432358 T3 ES2432358 T3 ES 2432358T3
Authority
ES
Spain
Prior art keywords
microcontroller
pins
coupled
package
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES05001413T
Other languages
English (en)
Inventor
Scott Fink
Richard Hull
Gregory Bingham
Scott Ellison
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24586883&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2432358(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Application granted granted Critical
Publication of ES2432358T3 publication Critical patent/ES2432358T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

Un procedimiento para dotar a un paquete de Circuito Integrado (IC) con una funcionalidad de microcontrolador,que comprende: dotar a un chip (11) de IC dentro de dicho paquete de IC con un núcleo (12) de microcontrolador que pre-senta un bus de datos de n-bits, una memoria acoplada con dicho núcleo (12) de microcontrolador y un pluralidadde bloques (26) funcionales acoplados con dicho núcleo (12) de microcontrolador; dotar a dicho paquete de IC de una pluralidad de clavijas (34; 36; 38) eléctricamente acopladas a dicho chip(11) de IC, en el que un número total de clavijas (34; 36; 38) de dicho paquete de IC es inferior o igual a n;caracterizado por, la provisión de al menos una de dicha pluralidad de clavijas (34; 36; 38) como una clavija multifunción eléctricamenteacoplada con al menos dos bloques (26) funcionales de dicha pluralidad de bloques (26) funcionales, en el que elnúcleo (12) de microcontrolador es operable para habilitar solo uno de dichos al menos dos bloques (26) funcionalespara soportar una función para dicha clavija multifunción, en el que un primer bloque (26) funcional es una unidad depuerto de E / S bidireccional y un segundo bloque (26) funcional proporciona una función de programación en serie.

Description

Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N
Antecedentes de la invención
1. Campo de la invención
La presente invención se refiere al campo de los microcontroladores y al de los procedimientos aplicados a ellos y, más concretamente, a un microcontrolador que presenta una arquitectura de n-bits (esto es, una anchura de bus de datos) con un número de clavijas tipo Entrada / Salida (E / S) inferior a n y a un procedimiento aplicado a aquél.
2. Descripción de la técnica relacionada
Los microcontroladores son ampliamente conocidos y utilizados en muy diferentes aplicaciones. Una arquitectura típica utilizada hoy en día en los microcontroladores es la arquitectura de 8-bits (esto es, la anchura del bus de datos del microcontrolador es una anchura de 8 bits). Un problema en este y otros tamaños de microcontroladores es que para soportar una arquitectura de n-bits, se requieren más de n clavijas para ser conectadas al microcontrolador. Mediante la reducción del número de clavijas requeridas para soportar un n-bit o más concretamente, un controlador de 8-bits, el coste global de la utilización del dispositivo se reduce, y se conserva el espacio limitado. Por tanto, existía la necesidad de proporcionar un microcontrolador que ofreciera una arquitectura de n-bits con un número de clavijas inferior o igual a n y a un procedimiento para su aplicación.
La publicación de K.AXER: “Una EEPROM con un Bus de 12C para Electrónica de Consumidor” Conferencia de Circuitos de Estados Sólidos [“An EEPROM with 12C Bus for Consumer Electronics” Solid States Circuits Conference], 1984, ESSCIRC “84”, décima conferencia, septiembre de 2004 (09-2004), páginas 153 a 156, divulga un paquete de Circuito Integrado que comprende una unidad de función de control de IC acoplada a un bus de 8-bits en el que el número total de clavijas de dicho paquete de Circuito Integrado acoplado a dicha unidad de control de IC es igual a 8.
El documento US-A-742 215 divulga una tarjeta de IC que incorpora 8 clavijas de contacto que incorpora el mismo número de clavijas que su anchura del bus de datos interno. El documento ilustra una clavija multifunción conectada a dos bloques funcionales, esto es, una función de entrada y una función de salida.
Sumario de la invención
El procedimiento de la invención se define en la reivindicación independiente. Otras mejoras están caracterizadas en las reivindicaciones dependientes.
Breve descripción de las formas de realización preferentes
Los expuestos y otros objetos, características distintivas y ventajas de la invención se pondrán de manifiesto a partir de la subsecuente, más concreta, descripción de las formas de realización preferentes de la invención, como se ilustra en el dibujo que se acompaña.
Breve descripción del dibujo
La FIG. 1 es una vista de un diagrama de bloques simplificado del paquete microcontrolador de IC que incorpora un bus de datos de n-bits y n-clavijas.
Descripción de las formas de realización preferentes
Se divulga un paquete de Circuito Integrado (IC) que comprende, en combinación, un chip de IC con un microcontrolador en su interior que presenta un bus de datos de n-bits, y hasta n clavijas eléctricamente acopladas al microcontrolador. El paquete de IC comprende también un medio de registro de control acoplado al microcontrolador para recibir señales de habilitación e inhabilitación. Unos medios de configuración de la función de clavija están también incluidos acoplados al medio de registro de control para determinar una función para una clavija correspondiente de las n clavijas. El medio de configuración de la función de clavija comprende al menos un medio de bloque funcional acoplado al medio de registro de control para determinar una función para una clavija correspondiente. El medio de configuración de función de clavija puede comprender una pluralidad de medios de bloque funcional cada uno acoplado al medio de registro de control y a una correspondiente clavija de las n clavijas para determinar una función diferente para la clavija correspondiente de las n clavijas. El medio de registro de control proporciona unos medios de línea de control independientes para cada uno de los medios de bloque funcional para transferir a cada uno de los medios de bloque funcional una de las señales de habilitación y de inhabilitación. Solo uno de los medios de bloque funcionales por clavija es habilitado una vez cada uno mediante la señal de habilitación para configurar una clavija correspondiente para una función asociada con los medios de bloque funcional habilitados. Cada medio de bloque funcional está acoplado a una clavija correspondiente de las n clavijas y al microcontrolador para transferir
datos entre la clavija correspondiente y el microcontrolador cuando es habilitado un bloque concreto de los bloques funcionales. Así mismo, las n clavijas incluyen un número de clavijas tipo Entrada / Salida (E / S) inferior a n.
Con referencia a la FIG. 1, el paquete de IC o paquete de la presente invención se muestra y se designa globalmente mediante la referencia numeral 10. El paquete 10 de IC comprende un chip 11 de IC con un núcleo de microcontrolador o simplemente el microcontrolador 12 dispuesto en su interior que presenta un Bus de Datos (DB) de n-bits y hasta n clavijas 34 a 38 eléctricamente acopladas al microcontrolador 12. El modo de fabricación de los paquetes 10 de IC, de los chips 11, y de los microcontroladores 12 son bien conocidos por los expertos en la materia. El microcontrolador 12 presenta, en general, un bus de datos amplio de n-bits pero más concretamente aquí, una arquitectura de 8-bits o una arquitectura de bus de datos. Nótese que el bus de datos propiamente dicho no se muestra con detalle para simplificar el dibujo.
El paquete 10 de IC comprende también un registro 16 de control acoplado al microcontrolador 12 por medio de un bus 14 de señales de control para recibir señales de habilitación e inhabilitación del microcontrolador 12. Los registros de control son bien conocidos por los expertos en la materia. El registro 16 de control puede ser cualquier elemento que pueda contener un estado conocido (esto es, carga, corriente, o tensión) como por ejemplo SRAM, DRAM, EPROM, EEPROM, ROM, Lógica Combinatoria, PROM, o similares. El registro 16 de control proporciona la capacidad de memoria suficiente para almacenar y transferir las señales de habilitación e inhabilitación enviadas desde el microcontrolador 12 a los bloques 26 funcionales lo que se describirá más adelante. El protocolo de comunicaciones para el envío de las señales de habilitación e inhabilitación desde el microcontrolador 12 hasta los bloques 26 funcionales por medio del registro 16 de control es bien conocido por los expertos en la materia. Las señales de habilitación e inhabilitación son encaminadas desde el registro 16 de control hasta los bloques 26 funcionales apropiados por medio de los buses 18 a 24. Desde los buses 22 y 24, cada bloque 26 funcional está acoplado por medio de unos conectores 28 para recibir la señal de habilitación o inhabilitación enviada desde el registro 16 de control. Nótese también que cada bloque 26 funcional presenta una conexión 32 con una clavija 34 respectiva para transferir datos hacia o desde la clavija 34. Así mismo, cada bloque 26 funcional presenta una conexión 30 con el microcontrolador 12 para transferir hacia o recibir del microcontrolador 12 los datos apropiados.
Nótese que las clavijas 36 y 38 no presentan ningún bloque funcional 26 acoplado a ellas. Ello se debe a que estas clavijas 36 y 38 son suministro de alimentación y de tierra para el paquete 10 y, por tanto, no requieren ningún bloque funcional. Nótese que las líneas de alimentación y de tierra procedentes de las clavijas 36 y 38 no se muestran para simplificar el dibujo. Las clavijas representan o bien solo clavijas de entrada o de tipo E / S, ambos tipos sobradamente conocidos en la técnica. Cuál entre la clavija 34 es solo de entrada y cuál es de tipo E /S depende de la aplicación del usuario. Nótese que la segunda clavija 34 de la esquina izquierda superior del paquete 10 solo incorpora un bloque 26 funcional acoplado a ella. De esta manera, esta clavija 34 concreta presenta solo una función asociada con ella. Nótese que esta representación de función única se muestra solo con la finalidad de demostrar cuál sería el aspecto de una clavija 34 de función única. De esta manera, cualquiera de las clavijas 34 podrían ser clavijas de función única, o una clavija 34 de función múltiple. Así mismo, nótese que las demás clavijas 34 se muestran con dos bloques 26 funcionales por cada clavija 34 y, por tanto, estas clavijas 34 tienen dos funciones. En otras palabras, el número de función por clavija 34 iguala el número de bloques funcionales asociados con esa clavija 34. De acuerdo con ello, cualquiera de las clavijas 34 podría incorporar uno, dos o más bloques 26 funcionales asociados con ella. Esto se representa en el dibujo mediante las líneas discontinuas entre los bloques 16 funcionales. Así mismo, nótese que las líneas discontinuas entre las clavijas 34, que indican que este paquete 10 podría tener más o menos de ocho clavijas 34 a 38, pero la clave es que el número de clavijas 34 a 38 sea menor o igual a la anchura del bus de datos del microcontolador 12.
La porción de configuración de las funciones de las clavijas del paquete 10 se define como simplemente uno o más bloques 26 funcionales. Los elementos internos de los bloques 26 funcionales no se muestran para simplificar el dibujo. Las funciones que las clavijas 34 a 38 deben soportar para un microcontrolador 12 son sobradamente conocidas por los expertos en la materia como clavija de Puerto de E / S Bidireccional, clavija de Datos de Programación en Serie, clavija de Reloj de Programación en Serie, y similares. El punto es que hay muchas funciones que las clavijas 34 a 38 soportan con destino a un microcontrolador 12, siendo todas ellas bien conocidas, y no es necesario indicarlas de manera específica. Así mismo, los bloques 26 funcionales, los cuales habilitan una clavija 34 a 38 concreta para que se comporte de acuerdo con lo requerido con una función determinada, son también bien conocidos en la técnica y, por tanto, no es necesario mostrarlos con detalle. Una característica clave de la presente invención es que debido a que las clavijas 34 son multifuncionales, solo se requieren n clavijas de 34 a 38 y que todos los comandos de control de los datos para el microcontrolador 12 que presentan un bus de datos de n-bits (esto es, 8bits) utilizan el completo bus de n-bits.
Operación
Con referencia a la FIG. 1, al ejecutar una instrucción, el microcontrolador 12 envía las señales de control apropiadas hasta el registro 16 de control, el cual habilita e inhabilita los bloques 26 funcionales apropiados para una clavija 34 determinada. Nótese que, dado que pueden ser utilizados varios bloques 26 funcionales por cada clavija 34, solo un bloque funcional puede ser habilitado cada vez. Los datos se desplazan hasta el paquete 10 desde una clavija 34, a través de un conector 32 correspondiente, del bloque 26 funcional habilitado, de un conector 30 correspondiente, y hasta el microcontrolador 12. El trayecto inverso envía datos desde el microcontrolador 12 fuera de una clavija
34 concreta del paquete 10. Ya se sitúe la trayectoria del flujo de datos dentro o fuera del micrcontrolador 12, el microcontrolador 12 envía las señales de habilitación e inhabilitación apropiadas hasta los bloques funcionales 26 apropiados con el fin de operar las clavijas 34 deseadas de acuerdo con lo requerido.

Claims (12)

  1. REIVINDICACIONES
    1.-Un procedimiento para dotar a un paquete de Circuito Integrado (IC) con una funcionalidad de microcontrolador, que comprende:
    dotar a un chip (11) de IC dentro de dicho paquete de IC con un núcleo (12) de microcontrolador que presenta un bus de datos de n-bits, una memoria acoplada con dicho núcleo (12) de microcontrolador y un pluralidad de bloques (26) funcionales acoplados con dicho núcleo (12) de microcontrolador;
    dotar a dicho paquete de IC de una pluralidad de clavijas (34; 36; 38) eléctricamente acopladas a dicho chip
    (11) de IC, en el que un número total de clavijas (34; 36; 38) de dicho paquete de IC es inferior o igual a n;
    caracterizado por,
    la provisión de al menos una de dicha pluralidad de clavijas (34; 36; 38) como una clavija multifunción eléctricamente acoplada con al menos dos bloques (26) funcionales de dicha pluralidad de bloques (26) funcionales, en el que el núcleo (12) de microcontrolador es operable para habilitar solo uno de dichos al menos dos bloques (26) funcionales para soportar una función para dicha clavija multifunción, en el que un primer bloque (26) funcional es una unidad de puerto de E / S bidireccional y un segundo bloque (26) funcional proporciona una función de programación en serie.
  2. 2.-El procedimiento de acuerdo con la reivindicación 1, en el que la al menos una de dicha pluralidad de clavijas
    (36) es una clavija de tensión de alimentación y una de dicha pluralidad de clavijas (38) es una clavija de masa a tierra.
  3. 3.-El procedimiento de acuerdo con la reivindicación 1, en el que los al menos dos bloques (26) funcionales acoplados con dicho microcontrolador (12) comprenden cada uno una entrada y / o salida (32) de señal acoplada con al menos una clavija (34) multifunción y una entrada (28) de habilitación para habilitar o inhabilitar la función de dicho bloque (26) funcional.
  4. 4.-El procedimiento de acuerdo con la reivindicación 3, que comprende también: el acoplamiento de un registro (16) de control con dicho núcleo (12) de microcontrolador y con dichas entradas (28) de habilitación de dichos bloques
    (26) funcionales.
  5. 5.-El procedimiento de acuerdo con una de las reivindicaciones precedentes 1 a 4, que comprende también: dotar a dicho chip de IC de un bus (14) de señal acoplado con dicho registro (16) de control y con dicho núcleo (12) de microcontrolador para enviar señales desde dicho microcontrolador (12) hasta dicho registro (16) de control dependiendo de cuáles de dichas unidades (26) funcionales necesitan ser habilitadas y cuáles de dichas unidades (26) funciones necesita ser inhabilitadas.
  6. 6.-El procedimiento de acuerdo con una de las reivindicaciones precedentes, en el que dicha pluralidad de clavijas se extienden desde los lados de dicho paquete de IC.
  7. 7.-El procedimiento de acuerdo con una de las reivindicaciones precedentes 1 a 6, en el que dicha memoria es una SRAM, DRAM, EPROM, EEPROM, ROM, PROM o un dispositivo lógico.
  8. 8.-El procedimiento de acuerdo con una de las reivindicaciones precedentes, en el que uno de dichos bloques (26) funcionales proporciona una función de clavija de datos de programación en serie.
  9. 9.-El procedimiento de acuerdo con una de las reivindicaciones precedentes, en el que uno de dichos bloques (26) funcionales proporciona una función de reloj de programación en serie.
  10. 10.-El procedimiento de acuerdo con una de las reivindicaciones precedentes, en el que la al menos una clavija multifunción está eléctricamente acoplada a más de dos bloques (26) funcionales.
  11. 11.-Un procedimiento de acuerdo con una de las reivindicaciones precedentes, en el que para operar el paquete de IC, el procedimiento comprende también la etapa de:
    la ejecución de una instrucción predefinida, tras lo cual son enviadas unas señales de control apropiadas hasta un registro de control que habilita o inhabilita el apropiado bloque funcional acoplado con dicha al menos una clavija multifunción.
  12. 12.-El procedimiento de acuerdo con la reivindicación 11, en el que dicha etapa se lleva a cabo para todas las clavijas multifunción de dicho paquete de IC.
ES05001413T 1996-05-24 1997-04-11 Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N Expired - Lifetime ES2432358T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US644916 1996-05-24
US08/644,916 US5847450A (en) 1996-05-24 1996-05-24 Microcontroller having an n-bit data bus width with less than n I/O pins

Publications (1)

Publication Number Publication Date
ES2432358T3 true ES2432358T3 (es) 2013-12-02

Family

ID=24586883

Family Applications (1)

Application Number Title Priority Date Filing Date
ES05001413T Expired - Lifetime ES2432358T3 (es) 1996-05-24 1997-04-11 Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N

Country Status (8)

Country Link
US (3) US5847450A (es)
EP (2) EP1548607B1 (es)
JP (1) JPH11509950A (es)
KR (1) KR100299149B1 (es)
DE (1) DE69732889T2 (es)
ES (1) ES2432358T3 (es)
TW (1) TW347493B (es)
WO (1) WO1997045870A1 (es)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154353A1 (en) * 2000-05-09 2001-11-14 Cradle Technologies Configurable i/o circuitry defining virtual ports
JP4614501B2 (ja) * 2000-05-22 2011-01-19 クレイドル・テクノロジーズ １以上の仮想ポートを規定する構成回路および集積回路
US7171542B1 (en) * 2000-06-19 2007-01-30 Silicon Labs Cp, Inc. Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins
GB2383856A (en) * 2002-01-08 2003-07-09 Nec Technologies Multi-use pins on ASIC
JP2003296296A (ja) * 2002-01-30 2003-10-17 Oki Electric Ind Co Ltd マイクロコントローラ
US7069454B1 (en) 2002-07-24 2006-06-27 Apple Computer, Inc. System and method for deactivating a first device from a second device
US6734579B1 (en) * 2002-07-24 2004-05-11 Apple Computer, Inc. System and method for activating a first device from a second device
GB2411495A (en) * 2004-02-27 2005-08-31 Cyan Holdings Ltd Method and apparatus for generating configuration data
JP2005331560A (ja) * 2004-05-18 2005-12-02 Matsushita Electric Ind Co Ltd 画像信号処理装置
DE102005014133B3 (de) * 2005-03-29 2006-06-14 Bernhard Engl Integrierte Schaltung mit Mischsignal-Eindrahtschnittstelle und Verfahren zu ihrem Betrieb
US8130560B1 (en) * 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US20070162663A1 (en) * 2005-12-07 2007-07-12 Tsan-Bih Tang Single-chip multiple-microcontroller package structure
US20070162630A1 (en) * 2005-12-07 2007-07-12 Tsan-Bih Tang Single-chip multiple-microcontroller package structure
US7376020B2 (en) * 2005-12-13 2008-05-20 Microchip Technology Incorporated Memory using a single-node data, address and control bus
US7624211B2 (en) * 2007-06-27 2009-11-24 Micron Technology, Inc. Method for bus width negotiation of data storage devices
KR101701729B1 (ko) 2010-03-18 2017-02-22 코닌클리케 필립스 엔.브이. 고체 조명 기구의 디밍 범위를 증가시키는 방법 및 장치
ES2832736T3 (es) 2010-05-17 2021-06-11 Signify Holding Bv Método y aparato para detectar y corregir el funcionamiento inadecuado del atenuador
TWI632306B (zh) 2016-09-10 2018-08-11 本土股份有限公司 Clutch structure
US10509750B2 (en) * 2017-07-24 2019-12-17 American Megatrends International, Llc System and method for controlling multi-function pins in management controller stack

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
US4742215A (en) * 1986-05-07 1988-05-03 Personal Computer Card Corporation IC card system
US4866508A (en) * 1986-09-26 1989-09-12 General Electric Company Integrated circuit packaging configuration for rapid customized design and unique test capability
JPH0328985A (ja) 1989-06-26 1991-02-07 Nec Corp マイクロコンピュータ
JPH087910Y2 (ja) * 1989-11-20 1996-03-06 株式会社エス・エヌ・ケイ テレビゲーム機用メモリカートリッジ
JPH0554153A (ja) 1991-08-29 1993-03-05 Mitsubishi Electric Corp 半導体集積回路装置
US5386579A (en) 1991-09-16 1995-01-31 Integrated Device Technology, Inc. Minimum pin-count multiplexed address/data bus with byte enable and burst address counter support microprocessor transmitting byte enable signals on multiplexed address/data bus having burst address counter for supporting signal datum and burst transfer
JPH05152509A (ja) * 1991-11-27 1993-06-18 Hitachi Ltd 電子回路システム装置
JPH05166391A (ja) 1991-12-17 1993-07-02 Mitsubishi Electric Corp メモリ装置
JPH06168345A (ja) 1992-11-27 1994-06-14 Funai Electric Co Ltd マイコン入出力装置
JPH06314345A (ja) * 1993-04-30 1994-11-08 Hoabanteientsuu Guufuun Yuushienkonshii Ｃｐｕ直列式インタフェース処理法及びその装置
JPH06348867A (ja) * 1993-06-04 1994-12-22 Hitachi Ltd マイクロコンピュータ
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5787299A (en) 1994-09-16 1998-07-28 Philips Electronics North American Corporation Pin selection system for microcontroller having multiplexer selects between address/data signals and special signals produced by special function device
US5574894A (en) * 1994-11-03 1996-11-12 Motorola, Inc. Integrated circuit data processor which provides external sensibility of internal signals during reset

Also Published As

Publication number Publication date
DE69732889D1 (de) 2005-05-04
EP1548607B1 (en) 2013-08-21
US20030074509A1 (en) 2003-04-17
TW347493B (en) 1998-12-11
EP0843893A1 (en) 1998-05-27
US5847450A (en) 1998-12-08
EP0843893A4 (en) 2000-10-04
US6483183B1 (en) 2002-11-19
EP1548607A3 (en) 2007-10-17
US6696316B2 (en) 2004-02-24
EP0843893B1 (en) 2005-03-30
KR100299149B1 (ko) 2001-10-29
DE69732889T2 (de) 2006-02-23
EP1548607A2 (en) 2005-06-29
KR19990035856A (ko) 1999-05-25
JPH11509950A (ja) 1999-08-31
WO1997045870A1 (en) 1997-12-04

Similar Documents

Publication Publication Date Title
ES2432358T3 (es) Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N
US10826499B2 (en) System level interconnect with programmable switching
US7446561B2 (en) I/O circuitry shared between processor and programmable logic portions of an integrated circuit
US7550994B1 (en) Programmable logic device with on-chip nonvolatile user memory
US6806730B2 (en) Method and system for use of an embedded field programmable gate array interconnect for flexible I/O connectivity
US6715044B2 (en) Device and method for controlling solid-state memory system
US20060119384A1 (en) Techniques for combining volatile and non-volatile programmable logic on an integrated circuit
US6521994B1 (en) Multi-chip module having content addressable memory
JP2008526110A (ja) Ｆｐｇａにおける揮発性メモリベースのプログラマブル回路のための不揮発性メモリ構成方式
US5909557A (en) Integrated circuit with programmable bus configuration
US6212591B1 (en) Configurable I/O circuitry defining virtual ports
US5787291A (en) Low power data processing system for interfacing with an external device and method therefor
CN114026552A (zh) 具有可配置逻辑外围设备的微控制器
KR100206898B1 (ko) 멀티세트 디램 제어장치
EP0628916A1 (en) Microprocessor with multiplexed and non-multiplexed address/data busses
JP2006156814A (ja) マルチチップパッケージ半導体装置
JP4614501B2 (ja) １以上の仮想ポートを規定する構成回路および集積回路
JPH05241698A (ja) 入出力ポートの制御方式
ES2220223B1 (es) Sistema de desarrollo de aplicaciones electronicas basado en dispositivos logicos configurables y en el bus serie universal.
EP0976055A1 (en) Data-path architecture for speed
KR19990048938A (ko) 프로그래머블 어드레스 회로
JP2000020454A (ja) 半導体集積回路
JPS6072318A (ja) 論理ｌｓｉ
JP2001184853A (ja) 半導体集積装置
JPH01116717A (ja) メモリカード回路