ES2402819T3

ES2402819T3 - Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal

Info

Publication number: ES2402819T3
Application number: ES11189880T
Authority: ES
Inventors: Woo Suk Ko; Sang Chul Moon
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2009-02-13
Filing date: 2009-06-03
Publication date: 2013-05-09
Anticipated expiration: 2029-06-03
Also published as: EP2424146A1; EP2424145B1; US10090859B2; ES2429030T3; US20150333770A1; US8503551B2; SI2424146T1; US20140016720A1; PT2219313E; US20170353196A1; PL2219313T3; CN102100067A; ATE535069T1; EP2219313B1; US9094136B2; EP2424145A1; DK2219313T3; US20110286535A1; US8897390B2; EP2219313A1

Abstract

Un transmisor para transmitir datos de difusión deUn transmisor para transmitir datos de difusión de vídeo digital, el transmisor que comprende: unos vídeo digital, el transmisor que comprende: unos primeros medios de codificación de Corrección de Eprimeros medios de codificación de Corrección de Errores sin Canal de Retorno, FEC, (702-0) para codrrores sin Canal de Retorno, FEC, (702-0) para codificarFEC los datos de Conducto de Capa Física, PLificarFEC los datos de Conducto de Capa Física, PLP; unos segundos medios de codificación FEC (702-LP; unos segundos medios de codificación FEC (702-L1) para datos de señalización de Capa 1 de codific1) para datos de señalización de Capa 1 de codificación FEC;medios de formación de segmento de datosación FEC;medios de formación de segmento de datos (706) para construir al menos un segmento de dato (706) para construir al menos un segmento de datos que trasporta losdatos de PLP codificados FEC; ms que trasporta losdatos de PLP codificados FEC; medios de formación de tramas (711) para ensamblar edios de formación de tramas (711) para ensamblar el al menos un segmento de datos y los datos deseñel al menos un segmento de datos y los datos deseñalización de Capa 1 codificados FEC para formar unalización de Capa 1 codificados FEC para formar una señal de trama, en donde el transmisor está confa señal de trama, en donde el transmisor está configurado para procesar los datos de señalización deigurado para procesar los datos de señalización de Capa 1,en donde los datos de señalización de Capa Capa 1,en donde los datos de señalización de Capa 1 incluyen una información de Dslice_ID que ident 1 incluyen una información de Dslice_ID que identifica el al menos unsegmento de datos en la trama ifica el al menos unsegmento de datos en la trama de señal, en donde los datos de señalización de Cade señal, en donde los datos de señalización de Capa 1 incluyen una información de PLP_type que indipa 1 incluyen una información de PLP_type que indica si un PLP es unPLP común o un PLP de datos normca si un PLP es unPLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de seales o un PLP de datos agrupados y los datos de señalización de Capa 1además incluyen una informacióñalización de Capa 1además incluyen una información de PLP_bundle_Flag, la información de PLP_bundlen de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLPestá empaquetado o no co_Flag que indica si el PLPestá empaquetado o no con otros PLP dentro de un sistema de difusión, y enn otros PLP dentro de un sistema de difusión, y en donde el PLP empaquetado que transporta al menos donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentosun servicio se demultiplexa en múltiples segmentos dedatos. dedatos.

Description

Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal

Antecedentes de la invención

Campo de la invención

La presente invención se refiere a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal y, más particularmente, a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

Según se ha desarrollado la tecnología de difusión digital, los usuarios han recibido imágenes en movimiento en alta definición (HD). Con el continuo desarrollo de un algoritmo de compresión y el elevado rendimiento de los componentes físicos, se proporcionará a los usuarios en el futuro un mejor entorno. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una variedad de servicios suplementarios a los usuarios así como una señal de video y una señal de audio.

La Difusión de Video Digital (DVB)-C2 es la tercera especificación en unirse a la familia de DVB de sistemas de transmisión de segunda generación. Desarrollada en 1994, hoy en día la DVB-C está desplegada en más de 50 millones de sintonizadores de cable en el todo el mundo. En línea con los otros sistemas DVB de segunda generación, la DVB-C2 usa una combinación de códigos de comprobación de paridad de Baja densidad (LDPC) y BCH. Esta potente corrección de Errores sin Canal de Retorno (FEC) proporciona alrededor de 5 dB de mejora de relación portadora a ruido sobre la DVB-C. Los esquemas de intercalado de bits apropiados optimizan la robustez global del sistema de FEC. Extendidas por una cabecera, estas tramas se denominan Conductos de la Capa Física (PLP). Uno o más de estos PLP se multiplexan en un segmento de datos. Se aplica un intercalado de dos dimensiones (en los dominios del tiempo y de la frecuencia) a cada segmento permitiendo al receptor eliminar el impacto de los deterioros de ráfagas y de interferencia selectiva en frecuencia tal como una entrada de frecuencia única.

Con el desarrollo de estas tecnologías de difusión digital, aumenta el requerimiento de un servicio tal como una señal de video y una señal de audio y el tamaño de los datos deseados por los usuarios o aumenta gradualmente el número de canales de difusión. “La codificación y modulación de canal de estructura de Trama de Difusión de Vídeo Digital (DVB) para un sistema de difusión de televisión digital terrestre de segunda generación (DVB-T2)” del ETSI, cita de Internet, 1 de octubre de 2008 (), describe una estructura de trama para codificación y modulación en difusión de vídeo digital.

Compendio de la invención

En consecuencia, la presente invención está dirigida a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal que obvian sustancialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la capacidad de corrección de error de los bits que configuran un servicio.

Ventajas, objetos y rasgos adicionales de la invención se establecerán en adelante en parte en la descripción que sigue y en parte llegarán a ser evidentes para aquellos expertos en la técnica tras el examen de lo siguiente. Los objetivos y otras ventajas de la invención se pueden realizar y alcanzar mediante la estructura particularmente señalada en la descripción escrita y las reivindicaciones de ésta así como en los dibujos adjuntos.

Para lograr los objetos, la presente invención proporciona un transmisor para transmitir datos de difusión, el transmisor comprende: unos primeros medios de codificación de Corrección de Errores Sin Canal de Retorno, FEC, para codificar FEC los datos del Conducto de Capa Física, PLP; unos segundos medios de codificación FEC para codificar FEC datos de señalización de Capa 1; medios de construcción de segmento de datos para construir al menos un segmento de datos que transporta los datos de PLP codificados FEC; medios de construcción de tramas para ensamblar el al menos un segmento de datos y los datos de señalización de Capa 1 codificados FEC para formar una trama de señal, en donde el transmisor está configurado para procesar los datos de señalización de Capa 1, en donde los datos de señalización de Capa 1 incluyen información Dslice_ID que identifica el al menos un segmento de datos en la trama de señal, en donde los datos de señalización de Capa 1 incluyen una información del PLP_type que indica si un PLP es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de

PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.

Aún otra realización de la presente invención proporciona un receptor para procesar datos de difusión, el receptor que comprende: medios de análisis sintáctico de tramas para analizar sintácticamente una trama de señal que tiene al menos un segmento de datos que transporta uno o más datos de Conducto de Capa Física, PLP y una cabecera de trama que incluye datos de señalización de Capa 1 y que saca el al menos un segmento de datos y los datos de señalización de Capa 1; medios de análisis sintáctico de segmento de datos para analizar sintácticamente el al menos un segmento de datos y que saca los datos de PLP; medios de decodificación de Corrección de Errores Sin Canal de Retorno, FEC, para decodificar FEC los datos de PLP; y segundos medios de decodificación FEC para decodificar FEC los datos de señalización de Capa 1, en donde el receptor está configurado para procesar los datos de señalización de Capa 1, en donde los datos de señalización de Capa 1 incluyen información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal, en donde los datos de señalización de Capa 1 además incluyen una información de PLP_type que indica si un PLP es un PLP común o un PLP de datos normales

o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.

Aún otra realización de la presente invención proporciona un método de recepción de datos de difusión, el método que comprende: analizar sintácticamente una trama de señal que tiene al menos un segmento de datos que transporta uno o más datos de Conducto de Capa Física, PLP, y una cabecera de trama que incluye datos de señalización de Capa 1 y que saca el al menos un segmento de datos y los datos de señalización de Capa 1; analizar sintácticamente el al menos un segmento de datos y que saca los datos de PLP; decodificar con Corrección de Errores Sin Canal de Retorno, FEC, los datos de PLP; y decodificar FEC los datos de señalización de Capa 1, en donde los datos de señalización de Capa 1 incluyen información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal, en donde los datos de señalización de Capa 1 además incluyen una información de PLP_type que indica si un PLP es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.

Aún otra realización de la presente invención proporciona un método de transmisión de datos de difusión, el método que comprende: codificar con Corrección de Errores Sin Canal de Retorno, FEC, los datos de Conducto de Capa Física, PLP; y codificar FEC los datos de señalización de Capa 1; construir al menos un segmento de datos que transporta los datos de PLP codificados FEC; ensamblar el al menos un segmento de datos y los datos de señalización de Capa 1 codificados FEC para formar una trama de señal, en donde los datos de señalización de Capa 1 incluyen información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal, en donde los datos de señalización de Capa 1 además incluyen una información de PLP_type que indica si un PLP es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado con otros PLP dentro de un sistema de difusión, y en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.

Descripción de las realizaciones preferidas

Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen una parte de esta solicitud, ilustran la(s) realización(es) de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La Fig. 1 es un ejemplo de un sistema de transmisión digital.

La Fig. 2 es un ejemplo de un procesador de entrada.

La Fig. 3 es una información que se puede incluir en Banda Base (BB).

La Fig. 4 es un ejemplo de un módulo BICM.

La Fig. 5 es un ejemplo de un codificador acortado/perforado.

La Fig. 6 es un ejemplo de aplicación de varias constelaciones.

La Fig. 7 es otro ejemplo de casos donde se considera la compatibilidad entre sistemas convencionales.

La Fig. 8 es una estructura de trama que comprende un preámbulo para señalización de L1 y símbolos de datos para datos de PLP.

La Fig. 9 es un ejemplo de un formador de tramas.

La Fig. 10 es un ejemplo del módulo de inserción de piloto 404 mostrado en la Fig. 4.

La Fig. 11 es una estructura de SP.

La Fig. 12 es una nueva estructura de SP o Patrón Piloto (PP5').

La Fig. 13 es una estructura de PP5' sugerida.

La Fig. 14 es una relación entre el símbolo de datos y el preámbulo.

La Fig. 15 es otra relación entre el símbolo de datos y el preámbulo

La Fig. 16 es un ejemplo de un perfil de retardo de canal por cable.

La Fig. 17 es una estructura de piloto disperso que usa z=56 y z=112.

La Fig. 18 es un ejemplo de modulador basado en OFDM.

La Fig. 19 es un ejemplo de estructura de preámbulo.

La Fig. 20 es un ejemplo de decodificación de Preámbulo.

La Fig. 21 es un proceso para el diseño de un preámbulo más optimizado.

La Fig. 22 es otro ejemplo de estructura de preámbulo.

La Fig. 23 es otro ejemplo de decodificación de Preámbulo.

La Fig. 24 es un ejemplo de estructura de Preámbulo.

La Fig. 25 es un ejemplo de la decodificación de L1.

La Fig. 26 es un ejemplo de procesador analógico.

La Fig. 27 es un ejemplo de sistema receptor digital.

La Fig. 28 es un ejemplo de un procesador analógico usado en el receptor.

La Fig. 29 es un ejemplo de demodulador. La Fig. 30 es un ejemplo de analizador sintáctico de tramas.

La Fig. 31 un ejemplo de demodulador BICM.

La Fig. 32 es un ejemplo de decodificación LDPC que usa acortado/perforación.

La Fig. 33 es un ejemplo de procesador de salida.

La Fig. 34 es un ejemplo de una tasa de repetición de bloque de L1 de 8 MHz.

La Fig. 35 es un ejemplo de una tasa de repetición de bloque de L1 de 8 MHz.

La Fig. 36 es una nueva tasa de repetición de bloque de L1 de 7,61 MHz.

La Fig. 37 es un ejemplo de señalización de L1 que se transmite en la cabecera de trama.

La Fig. 38 es el resultado de simulación del preámbulo y la Estructura de L1.

La Fig. 39 es un ejemplo de intercalador de símbolos.

La Fig. 40 es un ejemplo de una transmisión de bloque de L1.

La Fig. 41 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama.

La Fig. 42 es un ejemplo de intercalado/desintercalado de frecuencia o tiempo.

La Fig. 43 es una tabla que analiza la sobrecarga de señalización de L1 que se transmite en la cabecera de

FECFRAME en el módulo de Inserción de Cabecera de ModCod 307 en el recorrido de datos del módulo BICM

mostrado en la Fig. 3.

La Fig. 44 está mostrando una estructura de la cabecera de FECFRAME para minimizar la sobrecarga.

La Fig. 45 está mostrando un rendimiento de la tasa de error de bits (BER) de la protección de L1 antes

mencionada.

La Fig. 46 está mostrando ejemplos de una trama de transmisión y la estructura de trama de FEC.

La Fig. 47 está mostrando un ejemplo de señalización de L1.

La Fig. 48 está mostrando un ejemplo de la señalización de L1 previa.

La Fig. 49 está mostrando una estructura de bloque de señalización de L1.

La Fig. 50 está mostrando un intercalado en tiempo de L1.

La Fig. 51 está mostrando un ejemplo de la extracción de información de modulación y código.

La Fig. 52 está mostrando otro ejemplo de señalización de L1 previa.

La Fig. 53 está mostrando un ejemplo de planificación del bloque de señalización de L1 que se transmite en un

preámbulo. La Fig. 54 está mostrando un ejemplo de señalización de L1 previa donde se considera un aumento de potencia. La Fig. 55 está mostrando un ejemplo de señalización de L1. La Fig. 56 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 57 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 58 está mostrando un ejemplo de sincronización de L1 previa. La Fig. 59 está mostrando un ejemplo de señalización de L1 previa. La Fig. 60 está mostrando un ejemplo de señalización de L1. La Fig. 61 está mostrando un ejemplo de recorrido de la señalización de L1. La Fig. 62 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 63 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 64 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 65 está mostrando un ejemplo de señalización de L1. La Fig. 66 es un ejemplo de intercalador de símbolos. La Fig. 67 está mostrando un rendimiento de intercalado del intercalador en tiempo de la Fig. 66. La Fig. 68 es un ejemplo de intercalador de símbolos. La Fig. 69 está mostrando un rendimiento de intercalado del intercalador en tiempo de la Fig. 68. La Fig. 70 es un ejemplo de intercalador de símbolos. La Fig. 71 es otro ejemplo de intercalado en tiempo. La Fig. 72 es un resultado de intercalado que usa el método mostrado en la Fig. 71. La Fig. 73 es un ejemplo del método de direccionamiento de la Fig. 72. La Fig. 74 es otro ejemplo de intercalado en tiempo de L1. La Fig. 75 es un ejemplo de desintercalador de símbolos. La Fig. 76 es otro ejemplo de desintercalador. La Fig. 77 es un ejemplo de desintercalador de símbolos. La Fig. 78 es un ejemplo de direcciones de fila y columna para desintercalado en tiempo.

La Fig. 79 muestra un ejemplo del intercalado de bloque general en un dominio de símbolos de datos donde no se

usan pilotos.

La Fig. 80 es un ejemplo de un transmisor OFDM que usa segmentos de datos.

La Fig. 81 es un ejemplo de un receptor OFDM que usa segmentos de datos.

La Fig. 82 es un ejemplo de intercalador en tiempo y un ejemplo de desintercalador en tiempo.

La Fig. 83 es un ejemplo de formación de símbolos OFDM.

La Fig. 84 un ejemplo de un Intercalador en Tiempo (TI).

La Fig. 85 un ejemplo de un Intercalador en Tiempo (TI). La Fig. 86 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en un receptor.

La Fig. 87 es un ejemplo de un proceso en un receptor para tener la L1_XFEC_FRAME a partir del preámbulo.

La Fig. 88 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en un

receptor.

La Fig. 89 un ejemplo de un Intercalador en Tiempo (TI).

La Fig. 90 es un ejemplo de un transmisor OFDM que usa segmentos de datos.

La Fig. 91 es un ejemplo de un receptor OFDM que usa segmentos de datos.

La Fig. 92 un ejemplo de un Intercalador en Tiempo (TI).

La Fig. 93 un ejemplo de un Desintercalador en Tiempo (TDI).

La Fig. 94 un ejemplo de un Intercalador en Tiempo (TI).

La Fig. 95 es un ejemplo de flujo de intercalado y desintercalado en tiempo del preámbulo.

La Fig. 96 es un parámetro de profundidad de Intercalado en Tiempo en la señalización de cabecera de L1.

La Fig. 97 es un ejemplo de una señalización de cabecera de L1, estructura de L1 y un método de relleno.

La Fig. 98 es un ejemplo de señalización de L1.

La Fig. 99 es un ejemplo de dslice_ti_depth.

La Fig. 100 es un ejemplo de dslice_type.

La Fig. 101 es un ejemplo de plp_type.

La Fig. 102 es un ejemplo de Plp_payload_type.

La Fig. 103 es un ejemplo de Plp_modcod.

La Fig. 104 es un ejemplo de GI.

La Fig. 105 es un ejemplo de PAPR.

La Fig. 106 es un ejemplo de señalización de L1.

La Fig. 107 es un ejemplo de plp_type.

La Fig. 108 es un ejemplo de señalización de L1.

La Fig. 109 es un ejemplo de una señalización de cabecera de L1, estructura de L1, y un método de relleno.

La Fig. 110 es un ejemplo de señalización de L1.

La Fig. 111 está mostrando ejemplos de campos de señalización de L1.

La Fig. 112 es un ejemplo de señalización de L1.

La Fig. 113 es un ejemplo de plp_type.

La Fig. 114 es un ejemplo de señalización de L1 y señalización de L2 para tipos de PLP normal y empaquetadas.

La Fig. 115 es un ejemplo de flujo de acción de decodificación de L1 y L2 de un receptor DVB-C2 convencional con un sintonizador único de 8 MHz.

La Fig. 116 es un ejemplo de flujo de acción de decodificación de L1 y L2 de un receptor DVB-C2 de gama alta con múltiples sintonizadores o un único sintonizador de banda ancha.

La Fig. 117 es un ejemplo de una señalización de L2 para C2.

La Fig. 118 es un ejemplo de la duración del símbolo OFDM activo.

La Fig. 119 es un ejemplo de valores del intervalo de guarda.

La Fig. 120 es un ejemplo de señalización de L1.

La Fig. 121 es un ejemplo de intercalado en tiempo de bloque de L1.

Descripción de las realizaciones preferidas

Se hará referencia ahora en detalle a las realizaciones preferidas de la presente invención, ejemplos de las cuales se ilustran en los dibujos adjuntos. Siempre que sea posible, se usarán los mismos números de referencia en todos de los dibujos para referirse a las mismas partes o similares.

En la siguiente descripción, el término “servicio” es indicativo de cualquier contenido de difusión que se puede transmitir/recibir por el aparato de transmisión/recepción de señal.

La Fig. 1 muestra un ejemplo del sistema de transmisión digital según una realización de la presente invención. Las entradas pueden comprender un número de flujos MPEG-TS o flujos GSE (Encapsulación General de Flujo). Un procesador de entrada 101 puede añadir parámetros de transmisión al flujo de entrada y realizar la planificación para un módulo BICM 102. El módulo BICM 102 puede añadir redundancia e intercalar datos para corrección de errores del canal de transmisión. Un formador de tramas 103 puede construir tramas añadiendo información de señalización de la capa física y pilotos. Un modulador 104 puede realizar una modulación sobre los símbolos de entrada en métodos eficientes. Un procesador analógico 105 puede realizar diversos procesos para convertir las señales digitales de entrada en señales analógicas de salida.

La Fig. 2 muestra un ejemplo de un procesador de entrada. El flujo MPEG-TS o GSE de entrada se puede transformar por el procesador de entrada en un total de n flujos que se pueden procesar independientemente. Cada uno de estos flujos puede ser o bien una trama de TS completa que incluye múltiples componentes de servicio o bien una trama de TS mínima que incluye un componentes del servicio (es decir, video o audio). Además, cada uno de estos flujos puede ser un flujo GSE que transmite o bien múltiples servicios o bien un único servicio.

La interfaz de entrada 202-1 puede asignar un número de bits de entrada igual a la capacidad máxima del campo de datos de una trama en Banda Base (BB). Se puede insertar un relleno para completar la capacidad del bloque de códigos LDPC/BCH. El sincronizador de flujo de entrada 203-1 puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del Flujo de Transporte (o Flujo Genérico empaquetado), para garantizar retardos y tasas de bits constantes extremo a extremo.

Para permitir la recombinación del Flujo de Transporte sin requerir una memoria adicional en el receptor, los Flujos de Transporte se retardan por el compensador de retardo 204-1~n considerando los parámetros de intercalado de los PLP de datos en un grupo y el PLP común correspondiente. El módulo de borrado de paquetes Nulos 205-1~n puede aumentar la eficiencia de la transmisión eliminando los paquetes nulos insertados para un caso de servicio de VBR (tasa de bits variable). Los módulos de codificador de Comprobación de Redundancia Cíclica (CRC) 206-1~n pueden añadir la paridad de CRC para aumentar la fiabilidad de la transmisión de la trama en BB. Los módulos de inserción de la cabecera en BB (207-1~n) pueden añadir una cabecera de trama de BB en la parte de inicio de la trama en BB. La información que se puede incluir en una cabecera en BB se muestra en la Fig. 3.

Un módulo Fusionador/segmentador 208 puede realizar el segmentado de tramas en BB a partir de cada PLP, fusionando las tramas en BB a partir de múltiples PLP, y planificando cada trama en BB dentro de una trama de transmisión. Por lo tanto, el módulo fusionador/segmentador 208 puede sacar la información de señalización de L1 que se refiere a la asignación del PLP en la trama. Por último, un módulo de aleatorización en BB 209 puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre bits dentro de los flujos de bits. Los módulos sombreados en la Fig. 2 son módulos usados cuando el sistema de transmisión usa un único PLP, los otros módulos de la Fig. 2 son módulos usados cuando el dispositivo de transmisión usa múltiples PLP.

La Fig. 4 muestra una realización del módulo BICM según la presente invención. La Fig. 4a muestra un BICM para un recorrido de datos y la Fig. 4b muestra un BICM para un recorrido de señalización de L1.

Con referencia a la Fig. 4a, un codificador externo 301 y un codificador interno 303 pueden añadir redundancia a los flujos de bits de entrada para corrección de errores. Un intercalador externo 302 y un intercalador interno 304 pueden intercalar bits para impedir un error de ráfaga. El intercalador Externo 302 se puede omitir si el BICM es específicamente para DVB-C2. Un demultiplexor de bits 305 puede controlar la fiabilidad de cada salida de bits desde el intercalador interno 304. Un correlacionador de símbolos 306 puede correlacionar flujos de bits de entrada en flujos de símbolos. En este momento, es posible usar cualquiera de una QAM convencional, una MQAM que usa el BRGC antes mencionado para mejoran del rendimiento, un NU-QAM que usa modulación No uniforme, o un NU-MQAM que usa modulación No uniforme aplicada a BRGC para mejora del rendimiento. Para construir un sistema que es más robusto frente al ruido, se pueden considerar combinaciones o modulaciones que usen MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de errores y la capacidad de la constelación. En este momento, el correlacionador de Símbolos 306 puede usar una constelación apropiada según la tasa de código y la capacidad de la constelación. La Fig. 6 muestra un ejemplo de tales combinaciones.

El caso 1 muestra un ejemplo de usar solamente la NU-MQAM a una tasa de código baja para una implementación del sistema simplificada. El caso 2 muestra un ejemplo de usar la constelación optimizada a cada tasa de código. El transmisor puede enviar información acerca de la tasa de código del código de corrección de errores y la capacidad de la constelación al receptor de manera que el receptor pueda usar una constelación apropiada. La Fig. 7 muestra otro ejemplo de casos donde se considera la compatibilidad entre sistemas convencionales. Además de los ejemplos, son posibles combinaciones adicionales para optimizar el sistema.

El módulo de inserción de Cabecera de ModCod 307 mostrado en la Fig. 4 puede tomar la información de realimentación de codificación y modulación Adaptativas (ACM)/codificación y modulación Variables (VCM) y añadir información del parámetro usado en la codificación y modulación a un bloque FEC como cabecera. La cabecera del tipo de Modulación/Tasa de código (ModCod) puede incluir la siguiente información:

* Tipo de FEC (1 bit) – LDPC larga o corta

*: Tasa de código (3 bits)

*: Modulación (3 bits) - hasta QAM de 64K

*: Identificador de PLP (8 bits)

El Intercalador de Símbolos 308 puede realizar el intercalado en el dominio de los símbolos para obtener efectos de intercalado adicionales. Se pueden realizar procesos similares realizados en el recorrido de los datos sobre el recorrido de señalización de L1 pero posiblemente con parámetros diferentes 301-1 ~ 308-1. En este punto, se puede usar un codificador de acortado/perforado 303-1 para código interno.

La Fig. 5 muestra un ejemplo de codificación de LDPC usando acortamiento/perforación. El proceso de acortamiento se puede realizar sobre los bloques de entrada que tienen menos bits que un número de bits requerido para codificación de LDPC tantos bits cero requeridos para la codificación LDPC se pueden rellenar por el módulo de rellenado de ceros 301c. Los flujos de bits de entrada Rellenados de Ceros pueden tener bits de paridad a través del codificador LDPC 302c. En este momento, para flujos de bits que correspondan a flujos de bits originales, los ceros se pueden eliminar (303c) y para flujos de bits de paridad, se puede realizar una perforación según las tasas de código por el módulo de perforación de paridad 304c. Estos flujos de bits de información procesados y flujos de bits de paridad se pueden multiplexar en las secuencias originales y sacar por el Multiplexor 305c.

La Fig. 8 muestra una estructura de trama que comprende un preámbulo para la señalización de L1 y un símbolo de datos para los datos del PLP. Se puede ver que el preámbulo y los símbolos de datos se pueden generar cíclicamente, usando una trama como unidad. Los símbolos de datos comprenden el tipo 0 del PLP que se transmite usando una modulación/codificación fija y el tipo 1 del PLP que se transmite usando una modulación/codificación variable. Para el tipo 0 del PLP, una información tal como la modulación, el tipo de FEC, y la tasa de códigos de FEC se transmiten en el preámbulo (ver la Fig. 9 para el módulo de inserción de cabecera de Trama 401). Para el tipo 1 del PLP, la información correspondiente se puede transmitir en la cabecera del bloque de FEC de un símbolo de datos (ver la Fig. 3 para el módulo de inserción de cabecera de ModCod 307). Mediante la separación de los tipos de PLP, se puede reducir la sobrecarga de ModCod en un 3~4% a partir de una tasa de transmisión total, para el tipo 0 del PLP que se transmite a una tasa de bits fija. En un receptor, para una modulación/codificación fija del PLP del tipo 0 del PLP, el eliminador de cabecera de Trama r401 mostrado en la Fig. 30 puede extraer la información sobre la Modulación y tasa de código FEC y proporcionar la información extraída a un módulo de decodificación BICM. Para un PLP de modulación/codificación variable del tipo 1 del PLP, el extractor del ModCod r307, r307-1 mostrado en la Fig. 31 puede extraer y proporcionar los parámetros necesarios para la decodificación BICM.

La Fig. 9 muestra un ejemplo de un formador de tramas. Un módulo de inserción de cabecera de tramas 401 puede formar una trama a partir de los flujos de símbolos de entrada y pueden añadir una cabecera de trama en la parte delantera de cada trama transmitida. La cabecera de trama puede incluir la siguiente información:

* Número de canales unidos (4 bits)

*: Intervalo de guarda (2 bits)

*: PAPR (2 bits)

*: Patrón piloto (2 bits)

*: Identificación del sistema digital (16 bits)

*: Identificación de la trama (16 bits)

*: Longitud de trama (16 bits) - número de símbolos de Multiplexado por División de Frecuencia Ortogonal (OFDM) por trama

*: Longitud de supertrama (16 bits) - número de tramas por supertrama

*: Número de PLP (8 bits)

*: para cada PLP Identificación del PLP (8 bits) ID de unión de canales (4 bits) Comienzo del PLP (9 bits)

Tipo de PLP (2 bits) – PLP común u otros Tipo de carga útil del PLP (5 bits) Tipo de MC (1 bit) – modulación y codificación fija/variable si el tipo de MC == modulación y codificación fija

Tipo de FEC (1 bit) - LDPC larga o corta Tasa de código (3 bits) Modulación (3 bits) - hasta QAM de 64K

fin si; Número de canales de supresión (2 bits) para cada supresión

Inicio de la supresión (9 bits)

Anchura de la supresión (9 bits) fin para; Anchura del PLP (9 bits) – número máximo de bloques de FEC del PLP Tipo de intercalado en tiempo del PLP (2 bits)

fin para;

* CRC-32 (32 bits)

Se supone un entorno de unión de canales para la información L1 transmitida en la cabecera de Trama y los datos que corresponden a cada segmento de datos se definen como un PLP. Por lo tanto, una información tal como el identificador del PLP, identificador de unión de canales, y dirección de inicio del PLP se requieren para cada canal usado en la unión. Una realización de esta invención sugiere transmitir el campo ModCod en la cabecera de trama de FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo ModCod en la cabecera de Trama si el tipo de PLP soporta modulación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una banda de Supresión para cada PLP, transmitiendo la dirección de inicio de la Supresión y su anchura, la codificación que corresponde a las portadoras en el receptor puede llegar a ser innecesaria.

La Fig. 10 muestra un ejemplo del Patrón Piloto (PP5) aplicado en un entorno de unión de canales. Como se muestra, si las posiciones de SP son coincidentes con las posiciones de piloto del preámbulo, puede ocurrir una estructura de piloto irregular.

La Fig. 10a muestra un ejemplo de módulo de inserción de piloto 404 como se muestra en la Fig. 9. Como se representa en la Fig. 10a, si se usa una banda de frecuencia única (por ejemplo, 8 MHz), el ancho de banda disponible es de 7,61 MHz, pero si se unen múltiples bandas de frecuencia, se pueden eliminar las bandas de guarda, de esta manera, la eficiencia en frecuencia puede aumentar extremadamente. La Fig. 10b es un ejemplo de módulo de inserción del preámbulo 504 como se muestra en la Fig. 18 que se transmite en la parte delantera de la trama e incluso con unión de canales, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es un ancho de banda del bloque de L1. Esta es una estructura que considera el ancho de banda de un sintonizador que realiza un barrido del canal inicial.

Existen patrones piloto tanto para los Símbolos de Datos como del Preámbulo. Para el símbolo de datos, se pueden usar patrones piloto dispersos (SP). El Patrón Piloto (PP5) y el Patrón Piloto (PP7) de T2 pueden ser buenos candidatos para la interpolación solamente de frecuencia. El PP5 tiene x=12, y=4, z=48 para GI=1/64 y PP7 tiene x=24, y=4, z=96 para GI=1/128. También es posible una interpolación en el tiempo adicional para una mejor estimación del canal. Los patrones piloto para el preámbulo pueden cubrir todas las posiciones de piloto posibles para la adquisición del canal inicial. Además, las posiciones de piloto del preámbulo deberían ser coincidentes con las posiciones de SP y se desea un único patrón de pilotos tanto para el preámbulo como para los SP. Los pilotos de preámbulo se podrían usar también para una interpolación en el tiempo y cada preámbulo podría tener un patrón piloto idéntico. Estos requisitos son importantes para la detección del C2 en el barrido y necesarios para una estimación del desplazamiento de frecuencia con la correlación de secuencia de codificación. En un entorno de unión de canales, la coincidencia en las posiciones del piloto se debería mantener también para unión de canales debido a que una estructura de piloto irregular puede degradar el rendimiento de interpolación.

En detalle, si una distancia z entre los pilotos dispersos (SP) en un símbolo OFDM es 48 y si una distancia y entre los SP que corresponden a una portadora de SP específica a lo largo del eje de tiempo es 4, una distancia efectiva x después de la interpolación en el tiempo llega a ser 12. Esto es cuando una fracción del intervalo de guarda (GI) es 1/64. Si la fracción del GI es 1/128, se pueden usar x=24, y=4 y z=96. Si se usa unión de canales, las posiciones de SP se pueden hacer coincidentes con las posiciones de piloto de preámbulo generando puntos no continuos en la estructura de piloto dispersa.

En este momento, las posiciones de piloto del preámbulo se pueden hacer coincidentes con cada una de las posiciones de SP de los símbolos de datos. Cuando se usa unión de canales, el segmento de datos donde se transmite un servicio, se puede determinar con independencia de la granularidad del ancho de banda de 8 MHz. Sin embargo, reducir la sobrecarga para el direccionamiento del segmento de datos, se puede elegir una transmisión que comienza desde la posición de SP y que finaliza en la posición del SP.

Cuando un receptor recibe tales SP, si es necesario, la estimación del canal (r501) mostrada en la Fig. 29 puede realizar una interpolación en el tiempo para obtener los pilotos mostrados en las líneas de puntos de la Fig. 10 y 10 y realizar la interpolación en frecuencia. En este momento, para puntos no continuos cuyos intervalos se designan como ‘32' en la Fig. 10a, se pueden implementar o bien realizando interpolaciones en la izquierda y derecha separadamente o bien realizando interpolaciones solamente en un lado entonces realizando una interpolación en el otro lado usando las posiciones de piloto ya interpoladas cuyo intervalo es 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, de esta manera, un receptor puede minimizar el consumo de potencia realizando una estimación del canal y decodificando solamente las portadoras necesarias.

La Fig. 11 muestra otro ejemplo de PP5 aplicado en el entorno de unión de canales o una estructura de SP para mantener una distancia efectiva x como 12 para evitar la estructura de SP irregular mostrada en la Fig. 10 cuando se usa unión de canales. Como se muestra, si la distancia de SP se mantiene consistente en caso de unión de canales, no habrá problema en la interpolación de frecuencia pero las posiciones de piloto entre el símbolo de datos y el preámbulo pueden no ser coincidentes. En otras palabras, esta estructura no requiere estimación de canal adicional para una estructura de SP irregular, sin embargo, las posiciones de SP usadas en unión de canales y las posiciones de piloto del preámbulo llegan a ser diferentes para cada canal.

La Fig. 12 muestra una nueva estructura de SP o PP5' para proporcionar una solución a los dos problemas antes mencionados en el entorno de unión de canales. Específicamente, una distancia de piloto de x=16 puede resolver esos problemas. Para conservar la densidad de piloto o para mantener la misma sobrecarga, un PP5' puede tener x=16, y=3, z=48 para GI=1/64 y un PP7' puede tener x=16, y=6, z=96 para GI=1/128. Se puede mantener aún la capacidad de interpolación solamente en frecuencia. Las posiciones de piloto se representan en la Fig. 12 para comparación con la estructura de PP5.

La Fig. 13 muestra un ejemplo de un nuevo Patrón de SP o estructura de PP5' en el entorno de unión de canales. Como se muestra en la Fig. 46, si se usa o bien un canal único o bien unión de canales, se puede proporcionar una distancia de piloto efectiva de x=16. Además, debido que las posiciones de SP se pueden hacer coincidentes con las posiciones de piloto del preámbulo, se puede evitar un deterioro de la estimación de canal causado por la irregularidad de SP o las posiciones de SP no coincidentes. En otras palabras, no existe ninguna posición irregular de SP para un interpolador de frecuencia y se proporciona coincidencia entre el preámbulo y las posiciones de SP.

En consecuencia, los nuevos patrones de SP propuestos pueden ser ventajosos porque se puede usar un único patrón de SP tanto para un canal único como unidos; no se puede causar ninguna estructura de piloto irregular, de esta manera es posible una buena estimación del canal; tanto las posiciones del preámbulo como de piloto de SP se pueden mantener coincidentes; la densidad de piloto se puede mantener la misma que para el PP5 y el PP7 respectivamente; y se puede conservar también la capacidad de interpolación solamente en Frecuencia.

Además, la estructura de preámbulo pueden cumplir los requisitos tales como que las posiciones de piloto del preámbulo deberían cubrir todas las posibles posiciones de SP para una adquisición de canal inicial; el número máximo de portadoras debería ser 3409 (7,61 MHz) para un barrido inicial; se deberían usar exactamente los mismos patrones piloto y la secuencia de aleatorización para la detección de C2; y no se requiere un preámbulo de detección específica como P1 en T2.

En términos de relación con la estructura de la trama, se puede modificar la granularidad de la posición del segmento de datos a 16 portadoras en lugar de 12, de esta manera, puede ocurrir menos sobrecarga de direccionamiento de posición y no se puede esperar ningún otro problema con respecto a la condición del segmento de datos, condición de ranura Nula, etc.

Por lo tanto, en el módulo de estimación de canal r501 de la Fig. 62, se pueden usar pilotos en cada preámbulo cuando se realiza interpolación en el tiempo de SP del símbolo de datos. Por lo tanto, se pueden mejorar la adquisición de canal y la estimación del canal en los límites de la trama.

Ahora, con respecto a los requisitos relacionados con el preámbulo y la estructura de piloto, hay consenso en que las posiciones de los pilotos de preámbulo y los SP deberían coincidir con independencia de la unión de canales; el número total de portadoras en el bloque de L1 debería ser divisible por la distancia de piloto para evitar una estructura irregular en el límite de la banda; los bloques de L1 se deberían repetir en el dominio de la frecuencia; y los bloques de L1 deberían ser siempre decodificables en una posición de ventana de sintonizador arbitraria. Los requisitos adicionales serían que las posiciones de piloto y los patrones se deberían repetir en periodos de 8 MHz; el desplazamiento en frecuencia portadora correcto se debería estimar sin conocimiento de la unión de canales; y la decodificación del L1 (reordenación) es imposible antes de que se compense el desplazamiento en frecuencia.

La Fig. 14 muestra una relación entre un símbolo de datos y un preámbulo cuando se usan estructuras de preámbulo como se muestra en la Fig. 19 y la Fig. 20. El bloque de L1 se puede repetir en periodos de 6 MHz. Para una decodificación de L1, se debería encontrar tanto el desplazamiento en frecuencia como el patrón de desplazamiento de Preámbulo. La decodificación de L1 no es posible en una posición de sintonizador arbitraria sin información de unión de canales y un receptor no puede diferenciar entre el valor de desplazamiento del preámbulo y el desplazamiento de frecuencia.

De esta manera, un receptor, específicamente para que el eliminador de cabecera de Trama (r401) mostrado en la Fig. 30 realice la decodificación de señal de L1, necesita ser obtenida una estructura de unión de canales. Debido a que la cantidad de desplazamiento del preámbulo esperada en las dos regiones sombreadas verticalmente en la Fig. 30 es conocida, el sintonizador de tiempo/frecuencia r505 en la Fig. 29 puede estimar el desplazamiento de frecuencia portadora. En base a la estimación, el recorrido de la señalización de L1 r308-1 ~ r301-1 en la Fig. 31 puede decodificar el bloque de L1.

La Fig. 15 muestra una relación entre el símbolo de datos y el preámbulo cuando se usa la estructura de preámbulo que se muestra en la Fig. 22. El bloque de L1 se puede repetir en periodos de 8 MHz. Para la decodificación de L1, solamente necesita ser encontrado el desplazamiento de frecuencia y puede no ser requerido un conocimiento de la unión de canales. El desplazamiento de frecuencia se puede estimar fácilmente usando la secuencia conocida de la Secuencia Binaria Pseudoaleatoria (PRBS). Como se muestra en la Fig. 48, el preámbulo y los símbolos de datos están alineados, de esta manera, puede llegar a ser innecesaria una búsqueda de sincronismo adicional. Por lo tanto, para un receptor, específicamente para el eliminador de cabecera de Trama r401 mostrado en la Fig. 63, es posible que solamente necesite ser obtenido un pico de correlación con una secuencia de aleatorización de piloto para realizar la decodificación de la señal de L1. El sintonizador de tiempo/frecuencia r505 en la Fig. 29 puede estimar el desplazamiento de frecuencia portadora a partir de la posición de pico.

La Fig. 16 muestra un ejemplo de un perfil de retardo de canal por cable.

Desde el punto de vista del diseño del piloto, el GI actual ya sobreprotege la dispersión de retardo del canal por cable. En el peor caso, rediseñar el modelo del canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia de piloto debería ser un divisor de 3584 portadoras (z=32 o 56). Una densidad de piloto de z=32 puede aumentar la sobrecarga de piloto, de esta manera, se puede elegir z=56. Una cobertura de retardo ligeramente menor puede no ser importante en un canal por cable. Por ejemplo, puede ser de 8 μ s para PP5' y de

4 μ s para PP7' comparados con 9,3 μ s (PP5) y 4,7 μ s (PP7). Se pueden cubrir retardos significativos por ambos patrones piloto incluso en el peor caso. Para la posición de piloto de preámbulo no son necesarias más de todas las posiciones de SP en el símbolo de datos.

Si se puede ignorar el recorrido de retardo de -40 dB, la dispersión de retardo real pueden llegar a ser de 2,5 μ s, 1/64 GI = 7 μ s, o 1/128 GI = 3,5 μ s. Esto muestra que el parámetro de distancia de piloto, z=56 puede ser un valor lo bastante bueno. Además, z=56 puede ser un valor conveniente para estructurar el patrón piloto que permite una

estructura de preámbulo mostrada en la Fig. 48.

La Fig. 17 muestra la estructura de piloto disperso que usa z=56 y z=112 que se construye en el módulo de inserción de piloto 404 en la Fig. 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Las portadoras de los bordes se podrían insertar para cerrar el borde.

Como se muestra en la Fig. 50, los pilotos están alineados a 8 MHz de cada borde de la banda, cada posición de piloto y estructura de piloto se puede repetir cada 8 MHz. De esta manera, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, se puede usar una estructura de piloto común entre el preámbulo y los símbolos de datos. Por lo tanto, el módulo de estimación de canal r501 en la Fig. 29 puede realizar una estimación del canal usando la interpolación en el preámbulo y los símbolos de datos debido a que no puede ocurrir ningún patrón de piloto irregular, con independencia de la posición de la ventana que se decida por las ubicaciones del segmento de datos. En este momento, usar solamente una interpolación de frecuencia puede ser suficiente para compensar la distorsión del canal de la dispersión de retardo. Si se realiza adicionalmente una interpolación en tiempo, se puede realizar una estimación del canal más precisa.

En consecuencia, en el nuevo patrón de piloto propuesto, la posición de piloto y el patrón se pueden repetir en base a un periodo de 8 MHz. Se puede usar un único patrón piloto tanto para el preámbulo como los símbolos de datos. La decodificación de L1 puede ser siempre posible sin un conocimiento de unión de canales. Además, el patrón piloto propuesto puede no afectar las partes comunes con T2 debido a que se puede usar la misma estrategia de piloto del patrón piloto disperso; el T2 ya usa 8 patrones piloto diferentes; y no se puede aumentar la complejidad significativa de receptor por los patrones piloto modificados. Para una secuencia de aleatorización de piloto, el periodo de la PRBS puede ser de 2047 (secuencia m); la generación de PRBS se puede reiniciar cada 8 MHz, del que el período es de 3584; la tasa de repetición de pilotos de 56 puede ser también co-prima con 2047; y no se puede esperar ningún problema de PAPR.

La Fig. 18 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolos de entrada se pueden transformar en el dominio del tiempo mediante el módulo de IFFT 501. Si es necesario, se puede reducir la relación de potencia de pico a media (PAPR) en el módulo de reducción de PAPR 502. Para los métodos de PAPR, se pueden usar la extensión de la constelación Activa (ACE) o la reserva de tono. El módulo de inserción de GI 503 puede copiar al menos parte del símbolo OFDM efectivo para rellenar el intervalo de guarda en una forma de prefijo cíclico.

El módulo de inserción del preámbulo 504 puede insertar un preámbulo en la parte delantera de cada trama transmitida de manera que un receptor pueda detectar una señal digital, trama y adquirir la adquisición del desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar una señalización de la capa física tal como el tamaño de FFT (3 bits) y el tamaño del intervalo de Guarda (3 bits). El módulo de inserción del Preámbulo 504 se puede omitir si el modulador es específicamente para DVB-C2.

La Fig. 19 muestra un ejemplo de una estructura de preámbulo para unión de canales, generados en el módulo de inserción del preámbulo 504 en la Fig. 51. Un bloque de L1 completo debería ser “siempre decodificable” en cualquier posición de la ventana de sintonización de 7,61 MHz arbitraria y no debería ocurrir ninguna pérdida de la señalización de L1 con independencia de la posición de la ventana del sintonizador. Como se muestra, los bloques de L1 se pueden repetir en el dominio de la frecuencia en periodos de 6 MHz. Los símbolos de datos pueden ser de unión de canales para cada 8 MHz. Si, para la decodificación de L1, un receptor usa un sintonizador tal como el sintonizador r603 representado en la Fig. 28 que usa un ancho de banda de 7,61 MHz, el eliminador de la cabecera de Trama r401 en la Fig. 30 necesita reordenar el bloque de L1 desplazado cíclico recibido (Fig. 20) a su forma original. Esta reordenación es posible debido a que el bloque de L1 se repite para cada bloque de 6 MHz.

La Fig. 21 muestra un proceso para diseñar un preámbulo más optimizado. La estructura del preámbulo de la Fig. 19 usa solamente 6 MHz del ancho de banda total del sintonizador de 7,61 MHz para la decodificación de L1. En términos de eficiencia del espectro, el ancho de banda del sintonizador de 7,61 MHz no se utiliza completamente. Por lo tanto, puede haber una optimización adicional en la eficiencia del espectro.

La Fig. 22 muestra otro ejemplo de estructura de preámbulo o estructura de símbolos de preámbulo para una eficiencia del espectro completa, generada en el módulo de Inserción de la Cabecera de Trama 401 en la Fig. 42. Al igual que el símbolo de datos, los bloques de L1 se puedan repetir en el dominio de la frecuencia en periodos de 8 MHz. Un bloque de L1 completo aún es “siempre decodificable” en cualquier posición de la ventana de sintonización de 7,61 MHz arbitraria. Después de la sintonización, los datos de 7,61 MHz se pueden considerar como un código perforado virtualmente. Tener exactamente el mismo ancho de banda tanto para los símbolos de datos como del preámbulo y exactamente la misma estructura de piloto tanto para los símbolos de datos como del preámbulo puede maximizar la eficiencia del espectro. Otros rasgos tales como la propiedad de desplazamiento cíclico y no enviar el bloque de L1 en caso de ningún segmento de datos se pueden mantener sin cambios. En otras palabras, el ancho de banda de los símbolos del preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, como se

muestra en la Fig. 57, el ancho de banda de los símbolos del preámbulo puede ser el ancho de banda del sintonizador (aquí, es de 7,61 MHz). El ancho de banda del sintonizador se puede definir como un ancho de banda que corresponde a un número de portadoras activas totales cuando se usa un canal único. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder al número de portadoras activas totales (aquí, es de 7,61 MHz).

La Fig. 23 muestra un código perforado virtualmente. Los datos de 7,61 MHz entre el bloque de L1 de 8 MHz se pueden considerar como codificados perforados. Cuando un sintonizador r603 mostrado en la Fig. 28 usa un ancho de banda de 7,61 MHz para la decodificación de L1, el eliminador de la cabecera de Trama r401 en la Fig. 30 necesita reordenar el bloque de L1 desplazado cíclico, recibido en la forma original como se muestra en la Fig. 56. En este momento, se realiza la decodificación de L1 usando el ancho de banda entero del sintonizador. Una vez que se reordena el bloque de L1, un espectro del bloque de L1 reordenado puede tener una región en blanco dentro del espectro como se muestra en el lado superior derecho de la Fig. 23 debido a que un tamaño original del bloque de L1 es de 8 MHz de ancho de banda.

Una vez que la región en blanco se rellena con ceros, o bien después del desintercalado en el dominio de símbolos por el desintercalador en frecuencia r403 en la Fig. 30 o por el desintercalador de símbolos r308-1 en la Fig. 31 o bien después del desintercalado en el dominio de bits por el descorrelacionador de símbolos r306-1, el multiplexor de bits r305-1, y el desintercalador interno r304-1 en la Fig. 31, el bloque puede tener una forma que parece estar perforada como se muestra en el lado inferior derecho de la Fig. 23.

Este bloque L1 se puede decodificar en el módulo de decodificación acortado/perforado r303-1 en la Fig. 31. Usando esta estructura de preámbulo, se puede utilizar el ancho de banda del sintonizador entero, de esta manera se pueden aumentar la eficiencia del espectro y la ganancia de codificación. Además, se pueden usar una estructura de piloto y ancho de banda idénticos para el preámbulo y los símbolos de datos.

Además, si el ancho de banda del preámbulo o el ancho de banda de los símbolos del preámbulo se ajusta como un ancho de banda del sintonizador como se muestra en la Fig. 25, (es de 7,61 MHz en el ejemplo), se puede obtener un bloque de L1 completo después de la reordenación incluso sin perforación. En otras palabras, para una trama que tenga símbolos de preámbulo, donde los símbolos del preámbulo tienen al menos un bloque de capa 1 (L1), se puede decir, que el bloque de L1 tiene 3408 subportadoras activas y las 3408 subportadoras activas corresponden a los 7,61 MHz de la banda de Radiofrecuencia (RF) de 8 MHz.

De esta manera, se pueden maximizar la eficiencia del espectro y el rendimiento de la decodificación de L1. En otras palabras, en un receptor, se puede realizar la decodificación en el bloque del módulo de decodificación perforado/acortado r303-1 en la Fig. 31, después de la realización del desintercalado en el dominio de símbolos solamente.

En consecuencia, la nueva estructura de preámbulo propuesta puede ser ventajosa porque es completamente compatible con el preámbulo usado previamente excepto que el ancho de banda es diferente; los bloques de L1 se repiten en periodos de 8 MHz; el bloque L1 se puede decodificar siempre con independencia de la posición de la ventana del sintonizador; el ancho de banda del sintonizador Completo se puede usar para la decodificación de L1; la máxima eficiencia del espectro puede garantizar más ganancia de codificación; un bloque de L1 incompleto se puede considerar como codificado perforado; se puede usar la misma y simple estructura de piloto tanto para el preámbulo como para los datos; y se puede usar un ancho de banda idéntico tanto para el preámbulo como para los datos.

La Fig. 26 muestra un ejemplo de un procesador analógico. Un DAC (601) puede convertir la señal de entrada digital en una señal analógica. Después el ancho de banda de la frecuencia de transmisión se convierte ascendentemente en el convertidor ascendente 602 y la señal analógica filtrada a través del filtro analógico 603 se puede transmitir.

La Fig. 27 muestra un ejemplo de un sistema receptor digital según una realización de la presente invención. La señal recibida se convierte en una señal digital en un procesador analógico r105. Un demodulador r104 puede convertir la señal en datos en el dominio de la frecuencia. Un analizador sintáctico de tramas r103 puede eliminar los pilotos y las cabeceras y permitir la selección de la información del servicio que necesita ser decodificada. Un demodulador de BICM r102 puede corregir los errores en el canal de transmisión. Un procesador de salida r101 puede restaurar el flujo del servicio transmitido originalmente y la información de temporización.

La Fig. 28 muestra un ejemplo de un procesador analógico usado en el receptor. Un módulo Sintonizador/AGC (Controlador Automático de Ganancia) r603 puede seleccionar el ancho de banda de frecuencia deseado a partir de la señal recibida. El convertidor descendente r602 puede restaurar la banda base. Un ADC r601 puede convertir la señal analógica en una señal digital.

La Fig. 29 muestra un ejemplo de demodulador. Un detector de trama r506 puede detectar el preámbulo, comprobar si existe una señal digital correspondiente, y detectar un comienzo de una trama. Un sintonizador de tiempo/frecuencia r505 puede realizar la sincronización en los dominios del tiempo y la frecuencia. En este momento, para la sincronización el dominio del tiempo, se puede usar una correlación del intervalo de guarda. Para la sincronización en el dominio de la frecuencia, se puede usar una correlación o se puede estimar un

desplazamiento a partir de la información de fase de una subportadora que se transmite en el dominio de la frecuencia. Un eliminador del preámbulo r504 puede eliminar el preámbulo de la parte delantera de la trama detectada. Un eliminador del GI r503 puede eliminar el intervalo de guarda. Un módulo de FFT r501 puede transformar la señal en el dominio del tiempo en una señal en el dominio de la frecuencia. Un módulo de estimación/ecualización de canal r501 puede compensar errores estimando la distorsión en el canal de transmisión usando un símbolo piloto. El eliminador del Preámbulo r504 se puede omitir si el demodulador es específicamente para DVB-C2.

La Fig. 30 muestra un ejemplo de un analizador sintáctico de tramas. El eliminador de pilotos (r404) puede eliminar el símbolo de piloto. Un desintercalador en frecuencia r403 puede realizar el desintercalado en el dominio de la frecuencia. Un fusionador de símbolos OFDM r402 puede restaurar la trama de datos a partir de los flujos de símbolos transmitidos en símbolos OFDM. Un eliminador de la cabecera de trama r401 puede extraer la señalización de la capa física a partir de la cabecera de cada trama transmitida y eliminar la cabecera. La información extraída se puede usar como parámetros para los siguientes procesos en el receptor.

La Fig. 31 muestra un ejemplo de un demodulador de BICM. La Fig. 31a muestra un recorrido de los datos y la Fig. 31b muestra un recorrido de la señalización de L1. Un desintercalador de símbolos r308 puede realizar el desintercalado en el dominio de símbolos. Un extractor ModCod r307 puede extraer los parámetros ModCod de la parte delantera de cada trama en BB y poner a disposición los parámetros para los siguientes procesos de decodificación y demodulación adaptativa/variable. Un descorrelacionador de Símbolos r306 puede descorrelacionar los flujos de símbolos de entrada en flujos de Relación de Verosimilitud de Registro (LLR) de bits. Los flujos de LLR de los bits de Salida se pueden calcular usando una constelación usada en un correlacionador de Símbolos 306 del transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MAQM antes mencionadas, calculando tanto el eje I como el eje Q cuando se calcula el bit más cercano del MSB y calculando tanto el eje I como el eje Q cuando se calculan el resto de bits, se puede implementar un descorrelacionador de símbolos eficiente. Este método se puede aplicar a, por ejemplo, LLR Aproximada, LLR Exacta, o de decisión Severa.

Cuando se usa una constelación optimizada según la capacidad de la constelación y una tasa de código del código de corrección de errores en el Correlacionador de símbolos 306 del transmisor, el Descorrelacionador de símbolos r306 del receptor puede obtener una constelación usando la información de la tasa de código y la capacidad de la constelación transmitida desde el transmisor. El multiplexor de bits r305 del receptor puede realizar una función inversa a la del demultiplexor de bits 305 del trasmisor. El Desintercalado interno r304 y el desintercalador externo r302 del receptor puedan realizar funciones inversas del intercalador interno (304) e intercalador externo 302 del transmisor, respectivamente para obtener el flujo de bits en su secuencia original. El desintercalador externo r302 se puede omitir si el demodulador de BICM es específicamente para DVB-C2.

El decodificador interno r303 y el decodificador externo r301 del receptor pueden realizar procesos de decodificación correspondientes al codificador interno 310 y codificador externo 301 del transmisor, respectivamente, para corregir errores en el canal de transmisión. Procesos similares realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1, pero con diferentes parámetros r308-1 ~ r301-1. En este punto, como se explicó en la parte del preámbulo, se puede usar un módulo de codificación acortada/perforada r303-1 para la decodificación de señal de L1.

La Fig. 32 muestra un ejemplo de decodificación LDPC que usa el módulo de acortado/perforación r303-1. Un demultiplexor r301a puede sacar de manera separada la parte de información y la parte de paridad del código sistemático a partir de los flujos de bits de entrada. Para la parte de información, el módulo de rellenado de ceros r302a puede realizar un rellenado de ceros según un número de flujos de bits de entrada del decodificador de LDPC, y para la parte de paridad, los flujos de bits de entrada para el decodificador de LDPC se pueden generar desperforando la parte perforada en el módulo de desperforación de paridad r303a. La decodificación LDPC por el módulo r304a se puede realizar en los flujos de bits generados, y se pueden eliminar los ceros en la parte de información mediante el eliminador de ceros r305a y sacar.

La Fig. 33 muestra un ejemplo de un procesador de salida. Un desaleatorizador en BB r209 puede restaurar los flujos de bits aleatorizados en el transmisor. Un Divisor r202 puede restaurar las tramas en BB que corresponden a múltiples PLP que se multiplexan y transmiten desde el transmisor según el recorrido del PLP. Para cada recorrido del PLP, unos eliminadores de la cabecera en BB r207-1~n pueden eliminar la cabecera que se transmite en la parte delantera de la trama en BB. Un decodificador CRC r206-1~n puede realizar la decodificación CRC y poner a disposición las tramas en BB fiables para una selección. Un Módulo de inserción del paquetes nulos r205-1~n puede restaurar los paquetes nulos que se eliminaron para una mayor eficiencia de la transmisión en su ubicación original. Un Módulo de recuperación de retardo r204-1~n puede restaurar un retardo que existe entre cada recorrido del PLP.

Un módulo de recuperación de reloj de salida r203-1~n puede restaurar la temporización original del flujo de servicio a partir de la información de temporización transmitida desde el sincronizador de flujo de entrada 203-1~n. Un módulo de interfaz de salida r202-1~n puede restaurar los datos en el paquete TS/GS a partir de los flujos de bits de entrada que se segmentan en la trama en BB. Un procesador posterior de salida r201-1~n puede restaurar múltiples flujos de TS/GS en un flujo TS/GS completo, si es necesario. Los bloques sombreados mostrados en la Fig. 33

representan módulos que se pueden usar cuando se procesa un único PLP en un momento y el resto de los bloques representan módulos que se pueden usar cuando se procesan múltiples PLP al mismo tiempo.

Los patrones de piloto de preámbulo se diseñaron cuidadosamente para evitar un aumento de la PAPR, de esta manera, necesita ser considerado si la tasa de repetición de L1 puede aumentar la PAPR. El número de bits de información de L1 varía dinámicamente según la unión de canales, el número de PLP, etc. En detalle, es necesario considerar cosas tales como que el tamaño del bloque de L1 fijo puede introducir una sobrecarga innecesaria; la señalización de L1 se debería proteger más fuertemente que los símbolos de datos; y el intercalado en tiempo del bloque de L1 puede mejorar la robustez sobre los deterioros de canal tales como la necesidad de ruido impulsivo.

Para una tasa de repetición de bloque de L1 de 8 MHz, como se muestra en la Fig. 34, se presenta una eficiencia de espectro completa (un aumento del Ancho de Banda del 26,8%) con perforación virtual pero se puede incrementar la PAPR dado que el ancho de banda de L1 es el mismo que aquél de los símbolos de datos. Para la tasa de repetición de 8 MHz, se puede usar un intercalado en frecuencia del DVB-T2 de 4K-FFT para las partes comunes y el mismo patrón se puede repetir a sí mismo en un período de 8 MHz después del intercalado.

Para una tasa de repetición de bloque de L1 de 6 MHz, como se muestra en la Fig. 35, se puede presentar una eficiencia de espectro reducida sin perforación virtual. Puede ocurrir un problema similar de PAPR que para el caso de 8 MHz dado que los anchos de banda de L1 y los símbolos de datos comparten el LCM=24 MHz. Para la tasa de repetición de 6 MHz, se puede usar un intercalado en frecuencia del DVB-T2 de 4K-FFT para las partes comunes y el mismo patrón se puede repetir a sí mismo en un período de 24 MHz después del intercalado.

La Fig. 36 muestra una nueva tasa de repetición de bloque de L1 de 7,61 MHz o ancho de banda de sintonizador completo. Se puede obtener una eficiencia del espectro completa (un aumento del BW del 26, 8%) sin perforación virtual. Puede no haber un problema de PAPR dado que los anchos de banda de L1 y los símbolos de datos comparten el LCM ≈ 1704 MHz. Para la tasa de repetición de 7,61 MHz, se puede usar un intercalado en frecuencia del DVB-T2 de 4K-FFT para las partes comunes y el mismo patrón se puede repetir a sí mismo en un período de aproximadamente 1704 MHz después del intercalado.

La Fig. 37 es un ejemplo de la señalización de L1 que se transmite en la cabecera de trama. Cada información en la señalización de L1 se puede transmitir al receptor y se puede usar como un parámetro de decodificación. Especialmente, la información se puede usar en el recorrido de la señal de L1 mostrado en la Fig. 31 y los PLP se pueden transmitir en cada segmento de datos. Se puede obtener una robustez aumentada para cada PLP.

La Fig. 39 es un ejemplo de un intercalador de símbolos 308-1 como se muestra en el recorrido de señalización de L1 en la Fig. 4 y también puede ser un ejemplo de su desintercalador de símbolos correspondiente r308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 31. Los bloques con líneas inclinadas representan bloques de L1 y los bloques sólidos representan portadoras de datos. Los bloques de L1 se pueden transmitir no solamente dentro de un único preámbulo, sino que también se pueden transmitir dentro de múltiples bloques OFDM. Dependiendo del tamaño del bloque de L1, el tamaño del bloque de intercalado puede variar. En otras palabras, el num_L1_sym y la extensión de L1 pueden ser diferentes uno de otro. Para minimizar una sobrecarga innecesaria, los datos se pueden transmitir dentro del resto de las portadoras de los símbolos de OFDM donde se transmite el bloque de L1. En este punto, se puede garantizar una eficiencia del espectro completa debido a que el ciclo de repetición del bloque de L1 es aún un ancho de banda de sintonizador completo. En la Fig. 39, los números en los bloques con las líneas inclinadas representan el orden de bit dentro de un único bloque LDPC.

En consecuencia, cuando se escriben los bits en una memoria de intercalado en la dirección de las filas según un índice de símbolos como se muestra en la Fig. 72 y se leen en la dirección de las columnas según un índice de portadora, se puede obtener un efecto de intercalado de bloques. En otras palabras, se puede intercalar un bloque LDPC en el dominio del tiempo y el dominio de la frecuencia y entonces se puede transmitir. El num_L1_sym puede ser un valor predeterminado, por ejemplo, se puede establecer un número entre 2~4 como el número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque de L1, se puede usar para un código de LDPC perforado/acortado que tenga una longitud mínima de la palabra de código la protección de L1.

La Fig. 40 es un ejemplo de una transmisión de bloque de L1. La Fig. 40 ilustra la Fig. 39 en el dominio de la trama. Como se muestra en el lado izquierdo de la Fig. 40, los bloques L1 se pueden extender en un ancho de banda de sintonizador completo o como se muestra en el lado derecho de la Fig. 40, los bloques L1 se pueden extender parcialmente y el resto de las portadoras se pueden usar para portadora de datos. En cualquier caso, se puede ver que la tasa de repetición del bloque de L1 puede ser idéntica a un ancho de banda de sintonizador completo. Además, para los símbolos OFDM que usan una señalización de L1 que incluye el preámbulo, solamente se puede realizar el intercalado de símbolos mientras que no se permite la transmisión de datos en esos símbolos OFDM. En consecuencia, para el símbolo OFDM usado para la señalización de L1, un receptor puede decodificar la L1 realizando el desintercalado sin decodificar los datos. En este punto, el bloque de L1 puede transmitir la señalización de L1 de la trama actual o la señalización de L1 de una trama posterior. En el lado del receptor, los parámetros de L1 decodificados a partir de recorrido de decodificación de la señalización de L1 mostrado en la Fig. 31 se puede usar para el proceso de decodificación para el recorrido de los datos desde el analizador sintáctico de tramas de la trama posterior.

En resumen, en un transmisor, los bloques de intercalado de la región de L1 se pueden realizar escribiendo los bloques en una memoria en una dirección de las filas y leyendo los bloques escritos desde la memoria en una dirección de las columnas. En un receptor, el desintercalado de los bloques de la región de L1 se puede realizar escribiendo los bloques en una memoria en una dirección de las columnas y leyendo los bloques escritos desde la memoria en una dirección de las filas. Las direcciones de lectura y escritura del transmisor y receptor se pueden intercambiar.

Cuando se realiza una simulación con suposiciones tales como CR=1/2 para la protección de L1 para las partes comunes con T2; correlación de símbolos 16-QAM; densidad de pilotos de 6 en el Preámbulo; número de LDPC corta implica que se hace una cantidad requerida de perforación/acortado, se pueden obtener resultados o conclusiones tales como que solamente un preámbulo único para la transmisión de L1 puede no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño de bloque de L1; la palabra de código LDPC más corta (por ejemplo información de 192 bis) entre el código acortado/perforado se puede usar para flexibilidad y una granularidad fina; y se puede añadir un Rellenado si se requiere con una sobrecarga despreciable. El resultado se resume en la Fig. 38.

En consecuencia, para una tasa de repetición de bloque de L1, un ancho de banda de sintonizador completo sin perforación virtual puede ser una buena solución y aún puede no surgir un problema de PAPR con una eficiencia del espectro completa. Para la señalización de L1, una estructura de señalización eficiente puede permitir una configuración máxima en un entorno de unión de 8 canales, 32 supresiones, 256 segmentos de datos, y 256 PLP. Para la estructura de bloque de L1, se puede implementar una señalización de L1 flexible según el tamaño del bloque de L1. Se puede realizar un intercalado en tiempo para una mejor robustez para las partes comunes con T2. Una menor sobrecarga puede permitir la transmisión de datos en el preámbulo.

El intercalado de bloques del bloque de L1 se puede realizar para una mejor robustez. El intercalado se puede realizar con un número predefinido fijo de símbolos de L1 (num_L1_sym) y un número de portadoras extendidas por la L1 como un parámetro (L1_span). La misma técnica se usa para el intercalado del preámbulo P2 en DVB-T2.

Se puede usar el bloque de L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización de L1, provocando una sobrecarga reducida. Se puede obtener una eficiencia del espectro completa sin problemas de PAPR. Menos de 7,61 MHz de repetición puede significar que se puede enviar más redundancia pero no se usa. Puede no surgir con ningún problema de PAPR dada la tasa de repetición de 7,61 MHz para el bloque de L1.

La Fig. 41 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 41 es diferente de la Fig. 37 en que el campo de L1_span que tiene 12 bits se divide en 2 campos. En otras palabras, el campo L1_span se divide en un L1_column que tiene 9 bits y un L1_row que tiene 3 bits. El L1_column representa el índice de la portadora que expande el L1. Debido a que el segmento de datos comienza y finaliza en cada 12 portadoras, que es la densidad de piloto, los 12 bits de sobrecarga se pueden reducir en 3 bits para alcanzar los 9 bits.

La L1_row representa el número de símbolos OFDM donde se extiende la L1 cuando se aplica intercalado en tiempo. En consecuencia, el intercalado en tiempo se puede realizar dentro de un área de L1_columns multiplicado por L1_rows. Alternativamente, se puede transmitir un tamaño total de bloques de L1 de manera que la L1_span mostrada en la Fig. 37 se puede usar cuando no se realiza un intercalado en tiempo. Para tal caso, el tamaño del bloque de L1 es de 11.776 x 2 bits en el ejemplo, de esta manera 15 bits es suficiente. En consecuencia, el campo L1_span se puede componer de 15 bits.

La Fig. 42 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 42 muestra una parte de una trama de transmisión completa. La Fig. 42 también muestra la unión de múltiples anchos de banda de 8 MHz. Una trama puede constar de un preámbulo que transmite bloques de L1 y un símbolo de datos que transmite datos. Los diferentes tipos de símbolos de datos representan segmentos de datos para diferentes servicios. Como se muestra en la Fig. 42, el preámbulo transmite bloques de L1 en cada 7,61 MHz.

Para el preámbulo, se realiza el intercalado en frecuencia o tiempo dentro de los bloques de L1 y no se realiza entre bloques de L1. Es decir, para el preámbulo, se puede decir que el intercalado se realiza a nivel de bloque de L1. Esto permite la decodificación de los bloques de L1 mediante la transmisión de los bloques de L1 dentro de un ancho de banda de una ventana del sintonizador incluso cuando la ventana del sintonizador se ha movido a una ubicación aleatoria dentro de un sistema de unión de canales.

Para decodificar un símbolo de datos en un ancho de banda de la ventana del sintonizador aleatoria, no debería ocurrir un intercalado entre los segmentos de datos. Es decir, para segmentos de datos, se puede decir que el intercalado se realiza a nivel de segmento de datos. En consecuencia, el intercalado en frecuencia y el intercalado en tiempo se deberían realizar dentro de un segmento de datos. Por lo tanto, un intercalador de símbolos 308 en un recorrido de los datos de un módulo de BICM del transmisor como se muestra en la Fig. 4 puede realizar el intercalado de símbolos para cada segmento de datos. Un intercalador de símbolos 308-1 en un recorrido de la señal de L1 puede realizar el intercalado de símbolos para cada bloque de L1.

Un intercalador de frecuencia 403 mostrado en la Fig. 9 necesita realizar el intercalado en el preámbulo y los símbolos de datos de manera separada. Específicamente, para el preámbulo, el intercalado en frecuencia se puede realizar para cada bloque de L1 para el símbolo de datos, el intercalado en frecuencia se puede realizar para cada segmento de datos. En este punto, el intercalado en tiempo en el recorrido de los datos o recorrido de la señal de L1 no se puede realizar considerando el modo de baja latencia.

La Fig. 43 es una tabla que analiza la sobrecarga de la señalización de L1 que se transmite en una cabecera de FECFRAME en la Inserción de Cabecera de ModCod (307) sobre el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37. Como se ve en la Fig. 76, para un bloque de LDPC corta (tamaño = 16.200), puede ocurrir una sobrecarga máxima del 3,3% que puede no ser despreciable. En el análisis, se suponen 45 símbolos para la protección de la FECFRAME y el preámbulo es una trama C2 específica de señalización de L1 y la cabecera de FECFRAME es una señalización de L1 específica de la FECFRAME, es decir, Mod, Cod, e identificador PLP.

Para reducir la sobrecarga de L1, se pueden considerar planteamientos según dos tipos de Segmentos de datos. Para casos de tipo ACM/VCM y PLP múltiples, la trama se puede mantener la misma que para la cabecera de FECFRAME. Para casos de tipo ACM/VCM y PLP único, se puede eliminar el identificador del PLP de la cabecera de FECFRAME, provocando hasta el 1,8% de reducción de sobrecarga. Para casos de tipo CCM y múltiples PLP, el campo Mod/Cod se puede eliminar de la cabecera de FECFRAME, provocando hasta el 1,5% de reducción de sobrecarga. Para casos de tipo CCM y PLP único, no se requiere cabecera de FECFRAME, de esta manera, se puede obtener hasta un 3,3% de reducción de la sobrecarga.

En una señalización de L1 acortada, se puede transmitir o bien la Mod/Cod (7 bits) o bien el identificador de PLP (8 bits), pero puede ser demasiado corta para obtener alguna ganancia de codificación. Sin embargo, es posible que no se requiera sintonización debido a que los PLP pueden estar alineados con la trama de transmisión de C2; cada ModCod de cada PLP se puede conocer a partir del preámbulo; y un cálculo simple puede permitir la sincronización con la FECFRAME específica.

La Fig. 44 está mostrando una estructura de una cabecera de FECFRAME para minimizar la sobrecarga. En la Fig. 44, los bloques con las líneas inclinadas y el Formador de FECFRAME representan un diagrama de bloques detallado del Módulo de Inserción de la Cabecera ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra la Fig. 4. Los bloques sólidos representan un ejemplo de un módulo de codificación interno 303, el intercalador interno 304, el demultiplexor de bits 305, y el correlacionador de símbolos 306 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 4. En este punto, la señalización de L1 acortada se puede realizar debido a que la CCM no requiere un campo de Mod/Cod y el PLP único no requiere un identificador de PLP. En esta señal de L1 con un número reducido de bits, la señal de L1 se puede repetir tres veces en el preámbulo y se puede realizar una modulación BPSK, de esta manera, es posible una señalización robusta. Finalmente, el Módulo de Inserción de Cabecera de ModCod 307 puede insertar la cabecera generada en de cada trama FEC. La Fig. 51 está mostrando un ejemplo del extractor de ModCod r307 en el recorrido de los datos del módulo de demodulación de BICM mostrado en la Fig. 31.

Como se muestra en la Fig. 51, la cabecera de FECFRAME se puede analizar en el analizador sintáctico r301b, entonces los símbolos que transmiten información idéntica en símbolos repetidos se pueden retardar, alinear, y entonces combinar en el módulo de combinación de Rake r302b. Finalmente, cuando se realiza una demodulación BPSK en el módulo r303b, el campo de la señal de L1 recibido se puede restaurar y este campo de señal de L1 restaurado se puede enviar al controlador del sistema para ser usado como parámetros para la decodificación. La FECFRAME analizada sintácticamente se puede enviar al descorrelacionador de símbolos.

La Fig. 45 está mostrando un rendimiento de la tasa de error de bits (BER) de la protección de L1 antes mencionada. Se puede ver que se obtienen alrededor de 4,8 dB de ganancia de SNR a través de una repetición en tres veces. La SNR requerida es de 8,7 dB a una BER = 1E-11.

La Fig. 46 está mostrando ejemplos de estructuras de trama FEC y de trama de transmisión. Las estructuras de trama FEC mostradas en el lado superior derecho de la Fig. 46 representan la cabecera de FECFRAME insertada por el Módulo de Inserción de Cabecera de ModCod 307 en la Fig. 4. Se puede ver que dependiendo de varias combinaciones de condiciones, es decir, tipo CCM o ACM/VCM y PLP único o múltiple, se pueden insertar diferentes tamaños de cabeceras. O bien, puede no ser insertada ninguna cabecera. Las tramas de transmisión formadas según los tipos de segmentos de datos y mostradas en el lado inferior izquierdo de la Fig. 46 se pueden formar por el Módulo de inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 9 y el fusionador/segmentador 208 del procesador de entrada mostrado en la Fig. 2. En este punto, se puede transmitir la FECFRAME según los diferentes tipos de segmento de datos. Usando este método, se puede reducir un máximo del 3,3% de la sobrecarga. En el lado superior derecho de la Fig. 79, se muestran cuatro tipos diferentes de estructuras, pero un experto en la técnica comprendería que éstos son solamente ejemplos, y que cualquiera de estos tipos y sus combinaciones se pueden usar para el segmento de datos.

En el lado del receptor, el Eliminador de cabecera de trama r401 del Módulo analizador sintáctico de tramas que se muestra en la Fig. 30 y el Extractor de ModCod r307 del módulo demodulador de BICM mostrado la Fig. 31 pueden extraer un parámetro del campo de ModCod que se requiere para la decodificación. En este punto, según los tipos

de segmento de datos de la transmisión se pueden extraer los parámetros de la trama. Por ejemplo, para el tipo CCM, los parámetros se pueden extraer a partir de la señalización de L1 que se transmite en el preámbulo y para el tipo ACM/VCM, se pueden extraer los parámetros a partir de la cabecera de FECFRAME.

Como se muestra en el lado superior derecho de la Fig. 79, la estructura de fecframe se puede dividir en dos grupos, en los que el primer grupo son las tres estructuras de trama superiores con cabecera y el segundo grupo es la última estructura de trama sin cabecera.

La Fig. 47 está mostrando un ejemplo de señalización de L1 que se puede transmitir dentro del preámbulo por el Módulo de inserción de la cabecera de trama 401 del Módulo formador de tramas mostrado la Fig. 42. Esta señalización de L1 es diferente de la señalización de L1 previa en que el tamaño del bloque de L1 se puede transmitir en bits (L1_size, 14 bits); el encendido/apagado del intercalado en tiempo sobre el segmento de datos es posible (dslice_time_intrlv, 1 bit); y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de señalización de L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo de Mod/Cod se puede transmitir dentro del preámbulo en lugar de dentro de la cabecera de FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado del receptor, el módulo de decodificación interno acortado/perforado r303-1 del demodulador de BICM como se muestra en la Fig. 31 puede obtener el primer bloque de LDPC, que tiene un tamaño de bloque de L1 fijo, transmitido dentro del preámbulo, a través de la decodificación. Los números y el tamaño del resto de los bloques de LDPC se pueden obtener también.

Se puede usar un intercalado en tiempo cuando se necesitan múltiples símbolos OFDM para la transmisión de L1 o cuando hay un segmento de datos intercalado en el tiempo. Es posible un encendido/apagado flexible del intercalado en tiempo con una bandera de intercalado. Para el intercalado en tiempo del preámbulo, se puede requerir una bandera de intercalado en tiempo (1 bit) y un número de símbolos OFDM intercalados (3 bits), de esta manera, un total de 4 bits se pueden proteger de una forma similar a una cabecera de FECFRAME acortada.

La Fig. 48 está mostrando un ejemplo de la señalización de L1 previa que se puede realizar en el Módulo de inserción de cabecera de ModCod 307-1 en el recorrido de los datos del módulo de BICM mostrado en la Fig. 4. Los bloques con las líneas inclinadas y el Formador del Preámbulo son ejemplos del módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 4. Los bloques sólidos son ejemplos del Módulo de inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 42.

También, los bloques sólidos pueden ser ejemplos del módulo de codificación interno acortado/perforado 303-1, el intercalador interno 304-1, el demultiplexor de bits 305-1, y el correlacionador de símbolos 306-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 4.

Como se ve en la Fig. 48, la señal de L1 que se transmite en el preámbulo se puede proteger usando codificación LDPC acortada/perforada. Se pueden insertar los parámetros relacionados dentro de la Cabecera en forma de señalización de L1 previa. En este punto, solamente los parámetros de intercalado en tiempo se pueden transmitir en la Cabecera del preámbulo. Para asegurar una mayor robustez, se puede realizar una repetición en cuatro veces. En el lado receptor, para ser capaz de decodificar la señal de L1 que se transmite en el preámbulo, el extractor de ModCod 307-1 en el recorrido de la señalización de L1 del demodulador de BICM como se muestra la Fig. 31 necesita usar el módulo de decodificación mostrado en la Fig. 18. En este punto, debido a hay una repetición de cuatro veces a diferencia de la cabecera de FECFRAME de decodificación previa, se requiere un proceso de recepción Rake que sincroniza los símbolos repetidos cuatro veces y añade los símbolos.

La Fig. 49 muestra una estructura del bloque de señalización de L1 que se transmite desde el Módulo de inserción de cabecera de trama 401 del Módulo formador de tramas como se muestra en la Fig. 42. Está mostrando un caso donde no se usa intercalado en tiempo en un preámbulo. Como se muestra en la Fig. 49, se pueden transmitir diferentes tipos de bloques de LDPC en el orden de las portadoras. Una vez que se forma y transmite un símbolo OFDM entonces se forma y transmite un siguiente símbolo OFDM. Para el último símbolo OFDM a ser transmitido, si hay cualquier portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se pueden rellenar de manera ficticia. El ejemplo en la Fig. 49 muestra un preámbulo que comprende tres símbolos OFDM. En un lado receptor, para este caso sin intercalado, se puede omitir el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM como se muestra en la Fig. 31.

La Fig. 50 muestra un caso donde se realiza un intercalado en tiempo de L1. Como se muestra en la Fig. 50, el intercalado de bloques se puede realizar de una forma de formación de un símbolo OFDM para índices de portadora idénticos entonces formando unos símbolos OFDM para los siguientes índices de portadora. Como en el caso donde no se realiza intercalado, si hay cualquier portadora pendiente, esas portadoras se pueden usar para transmisión de datos o se pueden rellenar de manera ficticia. En un lado receptor, para este caso sin intercalado, el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM mostrado en la Fig. 31 puede realizar un desintercalado de bloques leyendo los bloques de LDPC en un orden creciente de los números de los bloques de LDPC.

Además, puede haber al menos 2 tipos de segmentos de datos. El tipo de segmento de datos 1 tiene dslice_type = 0 en los campos de señalización de L1. Este tipo de segmento de datos no tiene cabecera de XFECFrame y tiene sus valores mod/cod en los campos de señalización de L1. El tipo de segmento de datos 2 tiene dslice_type = 1 en los campos de señalización de L1. Este tipo de segmento de datos tiene la cabecera de XFECFrame y tiene sus valores mod/cod en la cabecera de XFECFrame.

XFECFrame significa Trama XFEC (Corrección de Errores Sin Canal de Retorno compleja) y mod/cod significa tipo de modulación/tasa de código.

En un receptor, un analizador sintáctico de tramas puede formar una trama a partir de las señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. También, un receptor puede extraer un campo para indicar si realizar o no un desintercalado en tiempo en los símbolos de preámbulo para realizar un desintercalado en tiempo en los símbolos de preámbulo, a partir de la L1 de los símbolos de preámbulo.

En un transmisor, un formador de tramas puede construir una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. Además, se puede insertar en la L1 de los símbolos de preámbulo un campo para indicar si realizar o no un intercalado en tiempo sobre los símbolos del preámbulo para realizar un intercalado en tiempo sobre los símbolos de preámbulo.

Por último, para código acortado/perforado para el módulo de inserción de cabecera de trama 401 del Formador de tramas mostrado en la Fig. 9, se puede determinar un mínimo tamaño de la palabra de código que puede obtener ganancia de codificación y se puede transmitir en un primer bloque de LDPC. De esta manera, el resto de los tamaños de bloques de LDPC se pueden obtener a partir del tamaño de bloque de L1 transmitido.

La Fig. 52 está mostrando otro ejemplo de la señalización de L1 previa que se puede transmitir a partir del Módulo de Inserción de Cabecera de ModCod 307-1 sobre el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 4. La Fig. 52 es diferente de la Fig. 4 en que se ha modificado el mecanismo de protección de la parte de Cabecera. Como se ve en la Fig. 52, la información del tamaño de bloque de L1 L1_size (14 bits) no se transmite en el bloque de L1, sino que se transmite en la Cabecera. En la Cabecera, la información de intercalado en tiempo de 4 bits se puede transmitir también. Para el total de 18 bits de entrada, se usa el código BCH (45, 18) que saca 45 bits y se copia en los dos recorridos y finalmente, se correlaciona QPSK. Para el recorrido Q, se puede realizar un desplazamiento cíclico de 1 bit para una ganancia de diversidad y se puede realizar una modulación de PRBS según la palabra de sincronización. El total de 45 símbolos QPSK se puede obtener a partir de estas entradas de recorrido I/Q. En este punto, si la profundidad de intercalado en el tiempo se fija como un número de preámbulos que se requieren para transmitir el bloque de L1, L1_span (3 bits) que indican que puede no necesitar ser transmitida la profundidad de intercalado en tiempo. En otras palabras, solamente se puede transmitir la bandera de intercalado en tiempo encendido/apagado (1 bit). En el lado receptor, comparando solamente un número de preámbulos transmitidos, sin el uso de L1_span, se puede obtener el desintercalado en tiempo.

La Fig. 53 está mostrando un ejemplo de planificación del bloque de señalización de L1 que se transmite en el preámbulo. Si un tamaño de la información de L1 que se puede transmitir en un preámbulo es Nmax, cuando el tamaño de L1 es menor que Nmax, un preámbulo puede transmitir la información. Sin embargo, cuando el tamaño de L1 es mayor que Nmax, la información de L1 puede ser dividida igualmente de manera que el sub-bloque de L1 dividido es menor que Nmax, entonces se puede transmitir el sub-bloque de L1 dividido en un preámbulo. En este punto, para una portadora que no se usa debido a que la información de L1 es menor que Nmax, no se transmiten datos.

En su lugar, como se muestra en la Fig. 55, se puede aumentar la potencia de las portadoras donde se transmiten los bloques de L1 hasta mantener una potencia de señal de preámbulo total igual a la potencia de los símbolos de datos. El factor de aumento de potencia se puede variar dependiendo del tamaño de L1 transmitido y un transmisor y un receptor pueden tener un valor fijo para este factor de aumento de potencia. Por ejemplo, si solamente se usan la mitad de las portadoras totales, el factor de aumento de potencia puede ser dos.

La Fig. 54 está mostrando un ejemplo de señalización de L1 previa donde se considera el aumento de la potencia. Cuando se compara con la Fig. 52, se puede ver que la potencia del símbolo QPSK se puede aumentar y enviar al formador de preámbulos.

La Fig. 56 está mostrando otro ejemplo del extractor de ModCod r307-1 en el recorrido de la señalización de L1 del módulo demodulador BICM mostrado en la Fig. 31. A partir del símbolo de preámbulo, la FECFRAME de señalización de L1 se puede sacar en el descorrelacionador de símbolos y solamente se puede decodificar parte de la cabecera.

Para el símbolo de cabecera de entrada, se puede realizar la descorrelación QPSK y se puede obtener el valor de la Relación de Verosimilitud de Registro (LLR). Para el recorrido Q, se puede realizar una demodulación de PRBS

según la palabra de sincronización y se puede realizar un proceso inverso del desplazamiento cíclico de 1 bit para la restauración.

Estos dos valores del recorrido I/Q alineados se pueden combinar y se puede obtener la ganancia de SNR. La salida de la decisión severa se puede introducir en el decodificador BCH. El decodificador BCH puede restaurar los 18 bits de la L1 previa a partir de los 45 bits de entrada.

La Fig. 57 está mostrando un extractor de ModCod, homólogo de un receptor. Cuando se compara con la Fig. 56, se puede realizar el control de potencia en los símbolos de entrada del descorrelacionador QPSK para restaurarlo a partir del nivel de potencia aumentado por el transmisor a su valor original. En este punto, se puede realizar un control de potencia considerando un número de portadoras usadas para la señalización de L1 en un preámbulo y tomando un inverso del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia fija la potencia del preámbulo y la potencia de los símbolos de datos idénticos unos con otros.

La Fig. 58 está mostrando un ejemplo de la sincronización de L1 previa que se puede realizar en el extractor de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig.

31. Este es un proceso de sincronización para obtener una posición de inicio de la Cabecera en un preámbulo. Los símbolos de entrada se pueden descorrelacionar QPSK entonces para el recorrido Q de salida, se puede realizar un inverso del desplazamiento cíclico de 1 bit y se puede realizar la alineación. Se pueden multiplicar dos valores de los recorridos I/Q y se pueden demodular los valores modulados por la señalización de L1 previa. De esta manera, la salida del multiplicador puede expresar solamente la PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una secuencia PRBS conocida, se puede obtener un pico de correlación en la Cabecera. De esta manera, se puede obtener una posición de inicio de la Cabecera en un preámbulo. Si es necesario, el control de potencia que se realiza para restaurar el nivel de potencia original, como en la Fig. 57, se puede realizar sobre la entrada del descorrelacionador QPSK.

La Fig. 59 está mostrando otro ejemplo de campo de cabecera de bloque de L1 que se envía al Módulo de Inserción de Cabecera 307-1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 4. La Fig. 59 es diferente de la Fig. 52 en que L1_span que representa la profundidad de intercalado en tiempo se reduce a 2 bits y los bits reservados se incrementan en 1 bit. Un receptor puede obtener el parámetro de intercalado en tiempo del bloque de L1 a partir de la L1_span transmitida.

La Fig. 60 está mostrando procesos de dividir igualmente un bloque de L1 en tantas partes como un número de preámbulos insertando entonces una cabecera dentro de cada uno de los bloques de L1 divididos y asignando entonces los bloques de L1 insertados en la cabecera en un preámbulo. Esto se puede realizar cuando se realiza un intercalado en tiempo con un número de preámbulos donde el número de preámbulos es mayor que el número mínimo de preámbulos que se requiere para transmitir el bloque de L1. Esto se puede realizar en el bloque de L1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 37. El resto de las portadoras, después de transmitir los bloques de L1 pueden tener patrones de repetición cíclicos en lugar de ser rellenadas con ceros.

La Fig. 61 está mostrando un ejemplo de Descorrelacionador de Símbolos r306-1 del módulo de demodulación BICM como se muestra en la Fig. 31. Para un caso en el que los bloques de FEC de L1 se repiten como se muestra en la Fig. 60, cada punto de inicio de los bloques de FEC de L1 se puede alinear, combinar en el módulo r301f, y entonces descorrelacionar QAM en el descorrelacionador QAM r302f para obtener una ganancia de diversidad y una ganancia de SNR. En este punto, el combinador puede incluir procesos de alineación y añadir cada bloque de FEC de L1 y dividir el bloque de FEC de L1 añadido. Para un caso donde solamente se repite parte del último bloque de FEC como se muestra en la Fig. 60, solamente la parte dividida se puede dividir en tantas partes como el número de la cabecera de bloque de FEC y la otra parte se puede dividir por un valor que es uno menos que un número de la cabecera del bloque de FEC. En otras palabras, el número de división corresponde a un número de portadoras que se añade a cada portadora.

La Fig. 65 está mostrando otro ejemplo de planificación de bloque de L1. La Fig. 65 es diferente de la Fig. 60 en que, en lugar de realizar un rellenado con ceros o repetición cuando los bloques de L1 no llenan un símbolo OFDM, el símbolo OFDM se puede rellenar con redundancia de paridad realizando una perforación menor en el código acortado/perforado en el transmisor. En otras palabras, cuando el módulo de perforación de paridad 304c se realiza en la Fig. 5, se puede determinar la tasa de código efectiva según la relación de perforación, de esta manera, perforando tan pocos bits que tienen que ser rellenados de ceros, la tasa de código efectiva se puede disminuir y se puede obtener una mejor ganancia de codificación. El Módulo de desperforación de paridad r303a de un receptor como se muestra en la Fig. 32 puede realizar la desperforación considerando la redundancia de paridad menos perforada. En este punto, debido a que un receptor y un transmisor puedan tener información del tamaño del bloque de L1 total, se puede calcular la relación de perforación.

La Fig. 62 está mostrando otro ejemplo del campo de señalización de L1. La Fig. 62 es diferente de la Fig. 41 en que, para un caso donde el tipo de segmento de datos es CCM, se puede transmitir una dirección de inicio (21 bits) del PLP. Esto puede permitir que la FECFRAME de cada PLP forme una trama de transmisión, sin que la FECFRAME esté alineada con una posición de inicio de una trama de transmisión. De esta manera, se puede

eliminar la sobrecarga de rellenado, que puede ocurrir cuando es estrecha una anchura del segmento de datos. Un receptor, cuando el tipo de segmento de datos es CCM, puede obtener información de ModCod a partir del preámbulo en el recorrido de señalización de L1 del módulo de demodulación de BICM como se muestra en la Fig. 31, en lugar de obtenerlo a partir de la cabecera de FECFRAME. Además, incluso cuando tiene lugar un cambio de canal en una ubicación aleatoria de la trama de transmisión, la sincronización de la FECFRAME se puede realizar sin retardo debido a que la dirección de inicio del PLP se puede obtener ya a partir del preámbulo.

La Fig. 63 está mostrando otro ejemplo de campos de señalización de L1 que pueden reducir la sobrecarga de direccionamiento del PLP.

La Fig. 64 está mostrando los números de símbolos QAM que corresponden a una FECFRAME dependiendo de los tipos de modulación. En este punto, el máximo común divisor del símbolo QAM es 135, de esta manera, se puede reducir una sobrecarga de log2 (135) ≈ 7 bits. De esta manera, la Fig. 63 es diferente de la Fig. 62 en que el número de bits del campo PLP_start se pueden reducir desde 21 bits a 14 bits. Esto es un resultado de considerar 135 símbolos como un único grupo y direccionar el grupo. Un receptor puede obtener un índice de portadora OFDM donde comienza el PLP en una trama de transmisión después de obtener el valor del campo PLP_start y multiplicarlo por 135.

La Fig. 66 y la Fig. 68 muestran ejemplos del intercalador de símbolos 308 que puede intercalar en el tiempo símbolos de datos que se envían desde el Módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo BICM como se muestra en la Fig. 4.

La Fig. 66 es un ejemplo de Intercalador de bloques para el intercalado en el tiempo que puede operar sobre la base de segmentos de datos. El valor de la fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. El intercalado sobre la base de los símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre celdas OFDM adyacentes. El valor K de columna significa una profundidad de intercalado en tiempo, que puede ser 1, 2, 4, 8, o 16... La señalización de K para cada segmento de datos se puede realizar dentro de la señalización de L1. El intercalador en frecuencia 403 como se muestra en la Fig. 9 se puede realizar anterior al intercalador en tiempo 308 como se muestra en la Fig. 4.

La Fig. 67 muestra un rendimiento de intercalado del intercalador en tiempo como se muestra en la Fig. 66. Se supone que un valor de columna es 2, un valor de fila es 8, una anchura del segmento de datos es 12 celdas de datos, y que no están los pilotos continuos en el segmento de datos. La figura superior en la Fig. 67 es una estructura de símbolos OFDM cuando no se realiza intercalado en tiempo y la figura inferior es una estructura de símbolos OFDM cuando se realiza intercalado en tiempo. Las celdas negras representan pilotos dispersos y las celdas no negras representan celdas de datos. El mismo tipo de celdas de datos representan un símbolo OFDM. En la Fig. 100, las celdas de datos que corresponden a un único símbolo OFDM se intercalan en dos símbolos. Se usa una memoria de intercalado que corresponde a ocho símbolos OFDM pero la profundidad de intercalado corresponde solamente a dos símbolos, de esta manera, no se obtiene una profundidad de intercalado completa.

La Fig. 68 se sugiere para lograr una profundidad de intercalado completa. En la Fig. 68, las celdas negras representan pilotos dispersos y las celdas no negras representan celdas de datos. El intercalador en tiempo como se muestra en la Fig. 68 se puede implementar en una forma de intercalador de bloques y puede intercalar segmentos de datos. En la Fig. 68, un número de columna, K representa una anchura de segmento de datos, un número de fila, N representa la profundidad de intercalado en tiempo y el valor, K puede ser valores aleatorios es decir, K=1, 2, 3, ... El proceso de intercalado incluye escribir la celda de datos en una forma trenzada de columna y leer en una dirección de las columnas, excluyendo las posiciones de pilotos. Es decir, se puede decir que el intercalado se realiza de una forma trenzada fila-columna.

Además, en un transmisor, las celdas que se leen en una forma trenzada de columna de la memoria de intercalado corresponden a un único símbolo OFDM y las posiciones de pilotos de los símbolos OFDM se pueden mantener mientras se intercalan las celdas.

También, en un receptor, las celdas que se leen en una forma trenzada de columna de la memoria de desintercalado corresponden a un único símbolo OFDM y las posiciones de pilotos de los símbolos OFDM se puede mantener mientras se desintercalan las celdas.

La Fig. 69 muestra un rendimiento de intercalado en tiempo de la Fig. 68. Para comparación con la Fig. 66, se supone que un número de filas es 8, una anchura de segmento de datos es 12 celdas de datos, y que no están los pilotos continuos en el segmento de datos. En la Fig. 69, las celdas de datos que corresponden a un único símbolo OFDM se intercalan en ocho símbolos OFDM. Como se muestra en la Fig. 102, se usa una memoria de intercalado que corresponde a ocho símbolos OFDM y la profundidad de intercalado resultante corresponde a ocho símbolos OFDM, de esta manera, se obtiene una profundidad de intercalado completa.

El intercalador en tiempo como se muestra en la Fig. 68 puede ser ventajoso porque se puede obtener una profundidad de intercalado completa usando una memoria idéntica; la profundidad de intercalado puede ser flexible, a diferencia de la Fig. 66; en consecuencia, una longitud de la trama de transmisión puede ser también flexible, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el intercalado en tiempo usado para el segmento

de datos, puede ser idéntico al método de intercalado usado para el preámbulo y también puede tener partes en común con un sistema de transmisión digital que use OFDM general. Específicamente, el intercalador en tiempo 308 como se muestra en la Fig. 4 se puede usar antes de que se use el intercalador en frecuencia 403 como se muestra en la Fig. 9. Con respecto a la complejidad de un receptor, puede no ser requerida memoria adicional distinta de la lógica de control de direcciones adicionales que puede requerir una complejidad muy pequeña.

La Fig. 70 muestra un desintercalador de símbolos (r308) correspondiente en un receptor. Puede realizar el desintercalado después de recibir la salida desde el Eliminador de Cabecera de Trama r401. En los procesos de desintercalado, comparado con la Fig. 66, se invierten los procesos de escritura y lectura de intercalado de bloques. Usando la información de la posición de piloto, el desintercalador en tiempo puede realizar un desintercalado virtual no escribiendo a o leyendo desde la posición del piloto en la memoria del intercalador y escribiendo a o leyendo desde una posición de celda de datos en la memoria del intercalador. La información desintercalada se puede sacar en el Extractor del ModCod r307.

La Fig. 71 muestra otro ejemplo de intercalado en tiempo. Se puede realizar la escritura en la dirección diagonal y la lectura fila por fila. Como en la Fig. 68, el intercalado se realiza teniendo en cuenta las posiciones de pilotos. La lectura y la escritura no se realizan para posiciones de pilotos sino que se accede a la memoria de intercalado considerando solamente de las posiciones de las celdas de datos.

La Fig. 72 muestra un resultado de intercalado usando el método mostrado en la Fig. 71. Cuando se compara con la Fig. 69, las celdas con los mismos patrones se dispersan no solamente en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, se puede obtener una profundidad de intercalado completa tanto en los dominios del tiempo como de la frecuencia.

La Fig. 75 muestra un desintercalador de símbolos r308 de un receptor correspondiente. La salida del Eliminador de la Cabecera de Trama r401 se puede desintercalar. Cuando se compara con la Fig. 66, el desintercalado ha conmutado el orden de lectura y escritura. El desintercalador en tiempo puede usar la información de la posición piloto para realizar un desintercalado virtual de manera que no se realice ninguna lectura o escritura en las posiciones de piloto sino para que la lectura o escritura se pueda realizar solamente en las posiciones de las celdas de datos. El desintercalado de datos se puede sacar en el Extractor de ModCod r307.

La Fig. 73 muestra un ejemplo del método de direccionamiento de la Fig. 72. NT significa la profundidad de intercalado en tiempo y ND significa la anchura del segmento de datos. Se supone que el valor de fila, N es 8, una anchura del segmento de datos es de 12 celdas de datos, y no están los pilotos continuos en el segmento de datos. La Fig. 73 representa un método de generación de direcciones para escribir datos en una memoria de intercalado en tiempo, cuando un transmisor realiza un intercalado en tiempo. El direccionamiento comienza desde una primera dirección con una dirección de fila (RA) = 0 y una dirección de columna (CA) = 0. En cada aparición de direccionamiento, se incrementan la RA y CA. Para RA, se puede realizar una operación de módulo con los símbolos OFDM usados en el intercalador en tiempo. Para CA, se puede realizar una operación de módulo con un número de portadoras que corresponde a una anchura de segmento de datos. La RA se incrementa en uno cuando las portadoras que corresponden a un segmento de datos se escriben en una memoria. La escritura en una memoria se puede realizar solamente cuando la ubicación de la dirección actual no es una ubicación de un piloto. Si la ubicación de la dirección actual es una ubicación de un piloto, solamente se puede aumentar el valor de la dirección.

En la Fig. 73, un número de columna, K representa la anchura del segmento de datos, un número de fila, N representa la profundidad de intercalado en tiempo y el valor, K puede tener valores aleatorios, es decir, K=1, 2, 3, ... El proceso de intercalado puede incluir escribir las celdas de datos de una forma trenzada en columna y leer en una dirección de las columnas, excluyendo las posiciones de pilotos. En otras palabras, la memoria de intercalado virtual puede incluir posiciones de piloto pero las posiciones de piloto se pueden excluir en el intercalado real.

La Fig. 76 muestra el desintercalado, un proceso inverso del intercalado en tiempo como se muestra en la Fig. 71. Escribir fila por fila y leer en la dirección diagonal puede restaurar las celdas en las secuencias originales.

El método de direccionamiento usado en un transmisor se puede usar en un receptor. El receptor puede escribir los datos recibidos en una memoria del desintercalador en tiempo fila por fila y puede leer los datos escritos usando los valores de dirección generados y la información de la ubicación del piloto que se puede generar de una manera similar a aquélla de un transmisor. Como una manera alternativa, los valores de dirección generados y la información del piloto que se usaron para escribir se podrán usar para leer fila por fila.

Estos métodos se pueden aplicar en un preámbulo que transmita la L1. Debido a que cada símbolo OFDM que comprende el preámbulo puede tener los pilotos en ubicaciones idénticas, se pueden realizar o bien un intercalado con referencia a los valores de dirección teniendo en cuenta las ubicaciones de piloto o bien un intercalado con referencia a los valores de dirección sin tener en cuenta las ubicaciones de piloto. Para el caso de referirse a los valores de dirección sin tener en cuenta las ubicaciones de piloto, el transmisor almacena datos en una memoria de intercalado en tiempo cada vez. En tal caso, un tamaño de la memoria requerido para realizar el intercalado/desintercalado de preámbulos en un receptor o un transmisor llega a ser idéntica a un número de celdas de carga útil que existen en los símbolos OFDM usados para intercalado en tiempo.

La Fig. 74 es otro ejemplo de intercalado en tiempo de L1. En este ejemplo, el intercalado en tiempo puede situar las portadoras en todos los símbolos OFDM mientras que las portadoras estarían todas situadas en un único símbolo OFDM si no se realizó un intercalado en tiempo. Por ejemplo, para datos situados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM se situará en su ubicación original. La segunda portadora del primer símbolo OFDM se situará en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la portadora de datos de orden i que se ubica en el símbolo OFDM de orden n se situará en un índice de portadora de orden i del símbolo OFDM de orden N mod (i+n), donde i = 0, 1, 2, ... número de portadora-1, n = 0, 1, 2, ... N-1 y N es un número de símbolos OFDM usados en el intercalado en tiempo de L1. En este método de intercalado en tiempo de L1, se puede decir que se realiza un intercalado para todos los símbolos OFDM de una forma trenzada como se muestra en la Fig. 107. Incluso aunque las posiciones de piloto no se ilustran en la Fig. 107, como se mencionó anteriormente, se puede aplicar el intercalado a todos los símbolos OFDM incluyendo los símbolos de piloto. Es decir, se puede decir que el intercalado se puede realizar para todos los símbolos OFDM sin considerar las posiciones de piloto o con independencia de si los símbolos OFDM son símbolos piloto o no.

Si un tamaño de un bloque de LDPC usado en L1 es menor que el tamaño de un único símbolo OFDM, las portadoras restantes pueden tener copias de partes del bloque de LDPC o se pueden rellenar con ceros. En este punto, se puede realizar un mismo intercalado en tiempo como anteriormente. De manera similar, en la Fig. 74, un receptor puede realizar un desintercalado almacenando todos los bloques usados en el intercalado en tiempo de L1 en una memoria y leyendo los bloques en el orden en que se han intercalado, es decir, en el orden de los números escritos en los bloques mostrados en la Fig. 74.

Cuando se usa un intercalador de bloques como se muestra en la Fig. 73, se usan dos almacenadores temporales. Específicamente, mientras que un almacenador temporal está almacenando símbolos de entrada, previamente los símbolos de entrada se pueden leer desde el otro almacenador temporal. Una vez que estos procesos se realizan para un bloque de intercalado de símbolos, se puede realizar el desintercalado conmutando el orden de lectura y escritura, para evitar un conflicto de acceso a memoria. Este estilo “ping pong” de desintercalado puede tener una lógica de generación de direcciones simple. Sin embargo, se puede incrementar la complejidad de los componentes físicos cuando se usan dos almacenadores temporales de intercalado de símbolos.

La Fig. 77 muestra un ejemplo de un desintercalador de símbolos r308 o r308-1 como se muestra en la Fig. 31. Esta realización propuesta de la invención puede usar solamente un único almacenador temporal para realizar el desintercalado. Una vez que se genera un valor de dirección por la lógica de generación de direcciones, el valor de la dirección se puede sacar desde el almacenador temporal y se puede realizar una operación de colocación almacenando un símbolo que se introduce dentro de la misma dirección. Mediante estos procesos, se puede evitar un conflicto de acceso a memoria mientras se lee y escribe. Además, se puede realizar el desintercalado de símbolos usando solamente un único almacenador temporal. Se pueden definir parámetros para explicar esta regla de generación de direcciones. Como se muestra en la Fig. 73, un número de filas de una memoria de desintercalado se puede definir como la profundidad de intercalado en tiempo, D y un número de columnas de la memoria de desintercalado se puede definir como la anchura del segmento de datos, W. Entonces el generador de direcciones puede generar las siguientes direcciones.

la muestra de orden i en el bloque de orden j, incluyendo el piloto

i = 0, 1, 2, ..., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) +Tw) mod D;

Li,j (1) = Ri,j * W + Ci,j;

O bien

Li,j (2) = Ci,j * D + Ri,j;

Las direcciones incluyen posiciones de piloto, de esta manera, se supone que los símbolos de entrada incluyen las posiciones de piloto. Si necesitan ser procesados los símbolos de entrada que incluyan solamente símbolos de datos, se puede requerir una lógica de control adicional que omita las direcciones correspondientes. En este punto, i representa un índice del símbolo de entrada, j representa un índice de bloque de intercalado de entrada, y N=D*W representa una longitud de bloque de intercalado. La operación mod representa la operación del módulo que saca el resto después de la división. La operación div representa la operación de división que saca el cociente después de la

división. Ri,j y Ci,j representan la dirección de fila y dirección de columna de la entrada del símbolo de orden i del bloque de intercalado de orden j, respectivamente. Tw representa el valor de trenzado de columna para direcciones donde se sitúan los símbolos. En otras palabras, cada columna se puede considerar como un almacenador temporal donde se realiza un trenzado independiente según los valores de Tw. Li,j representa una dirección cuando se implementa un almacenador temporal único en una memoria secuencial de una dimensión, no en dos dimensiones. Li,j puede tener valores de 0 a (N-1). Son posibles dos métodos diferentes. Se usa Li,j (1) cuando la matriz de la memoria se conecta fila por fila y se usa Li,j (2) cuando la matriz de la memoria se conecta columna por columna.

La Fig. 78 muestra un ejemplo de direcciones de fila y de columna para desintercalado en tiempo cuando D es 8 y W es 12. J comienza desde j=0 y, para cada valor de j, una primera fila puede representar la dirección de fila y una segunda fila puede representar la dirección de columna. La Fig. 78 muestra solamente las direcciones de los primeros 24 símbolos. Cada índice de columna puede ser idéntico al índice del símbolo de entrada i.

La Fig. 80 muestra un ejemplo de un transmisor OFDM que usa un segmento de datos. Como se muestra en la Fig. 80, el transmisor puede comprender un recorrido del PLP de datos, un recorrido de la señalización de L1, un formador de tramas, y una parte de modulación OFDM. El recorrido del PLP de datos se indica por los bloques con líneas horizontales y líneas verticales. El recorrido de la señalización de L1 se indica por los bloques con líneas inclinadas. Los módulos de procesamiento de entrada 701-0, 701-N, 701-K, y 701-M pueden comprender bloques y secuencias del módulo de interfaz de entrada 202-1, el sincronizador del flujo de entrada 203-1, el compensador de retardo 204-1, el módulo de borrado de paquetes nulos 205-1, el codificador de CRC 206-1, el módulo de inserción de cabecera en BB 207-1, y el aleatorizador en BB 209 realizado para cada PLP como se muestra en la Fig. 2. Los módulos de FEC 702-0, 702-N, 702-K, y 702-M pueden comprender bloques y secuencias del módulo de codificación externo 301 y del módulo de codificación interna 303 como se muestra en la Fig. 4. Un módulo de FEC 702-L1 usado en el recorrido de la L1 puede comprender bloques y secuencias del módulo de codificación externo 301-1 y del módulo de codificación interno acortado/perforado 303-1 como se muestra en la Fig. 4. El módulo de señal de L1 700-L1 puede generar información de L1 requerida para comprender una trama.

Los módulos de intercalado de bits 703-0, 703-N, 703-K, y 703-M pueden comprender bloques y secuencias del intercalador interno 304 y del demultiplexor de bits 305 como se muestra en la Fig. 37. El módulo de desintercalado de bits 703-L1 usado en el recorrido de la L1 puede comprender bloques y secuencias del módulo de intercalado interno 304-1 y del demultiplexor de bits 305-1 como se muestra en la Fig. 4. Los módulos del correlacionador de Símbolos 704-0, 704-N, 704-K, y 704-M pueden realizar funciones idénticas a las funciones del correlacionador de símbolos 306 mostrado en la Fig. 4. El módulo correlacionador de símbolos 704-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las funciones del correlacionador de símbolos 306-1 mostrado en la Fig. 4. Los módulos de cabecera de FEC 705-0, 705-N, 705-K, y 705-M pueden realizar funciones idénticas a las funciones del módulo de inserción de Cabecera de ModCod 307 mostrado en la Fig. 4. El módulo de cabecera de FEC 705-L1 para el recorrido de la L1 puede realizar funciones idénticas a las funciones del módulo de inserción de Cabecera de ModCod 307-1 mostrado en la Fig. 4.

Los módulos de correlacionador de segmento de datos 706-0 y 706-K pueden planificar los bloques de FEC a los correspondientes segmentos de datos y pueden transmitir los bloques de FEC planificados, donde los bloques de FEC corresponden a los PLP que se asignan a cada segmento de datos. El Correlacionador de preámbulo 707-L1 puede planificar los bloques de FEC de señalización de L1 a los preámbulos. Los bloques de FEC de señalización de L1 se transmiten en preámbulos. Los módulos del intercalado en tiempo 708-0 y 708-K pueden realizar funciones idénticas a las funciones del intercalador de símbolos 308 mostrado en la Fig. 4 que puede intercalar segmentos de datos. El intercalador en tiempo 708-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las funciones del intercalador de símbolos 308-1 mostrado en la Fig. 4.

Alternativamente, el intercalador en tiempo 708-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las del intercalador de símbolos 308-1 mostrado en la Fig. 3, pero solamente sobre los símbolos del preámbulo.

Los bloques de intercalador de frecuencia 709-0 y 709-K pueden realizar un intercalado en frecuencia sobre los segmentos de datos. El intercalador en frecuencia 709-L1 usado en el recorrido de L1 puede realizar intercalado en frecuencia según el ancho de banda del preámbulo.

El módulo de generación de pilotos 710 puede generar pilotos que son adecuados para pilotos continuos (CP), pilotos dispersos (SP), borde de segmentos de datos, y preámbulos. Una trama se puede construir a partir de la planificación del segmento de datos, del preámbulo y del piloto en el módulo 711. El módulo de IFFT 712 y el módulo de inserción de GI 713 pueden realizar funciones idénticas a las funciones de los bloques del módulo de IFFT 501 y del módulo de inserción de GI 503 mostrados en la Fig. 18, respectivamente. Por último, el DAC 714 puede convertir las señales digitales en señales analógicas y se pueden transmitir las señales convertidas.

La Fig. 81 muestra un ejemplo de un receptor OFDM que usa un segmento de datos. En la Fig. 81, el sintonizador r700 puede realizar las funciones del sintonizador/AGC r603 y las funciones del convertidor descendente r602 mostrado en la Fig. 61. El ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El sintonizador de tiempo/frecuencia r702 puede realizar funciones idénticas a las funciones del sintonizador de

tiempo/frecuencia r505 mostrado en la Fig. 62. El Detector de tramas r703 puede realizar funciones idénticas a las funciones del detector de tramas r506 mostrado en la Fig. 62.

En este punto, después de que se realice la sincronización de tiempo/frecuencia, se puede mejorar la sincronización usando un preámbulo en cada trama que se enviar desde el detector de tramas r703 durante el proceso de seguimiento.

El eliminador de GI r704 y el módulo de FFT r705 pueden realizar funciones idénticas a las funciones del eliminador de GI r503 y del módulo de FFT r502 mostrados en la Fig. 62, respectivamente.

El estimador del canal r706 y el EQ de canal r707 pueden realizar una parte de estimación del canal y una parte de ecualización de canal del Estimador/Ecualizador de canal r501 como se muestra en la Fig. 62. El analizador sintáctico de tramas r708 puede sacar un segmento de datos y un preámbulo donde se transmiten los servicios seleccionados por un usuario. Los bloques indicados por las líneas inclinadas procesan un preámbulo. Los bloques indicados por líneas horizontales que pueden incluir los PLP comunes, procesan los segmentos de datos. El desintercalador en frecuencia r709-L1 usado en el recorrido de la L1 puede realizar el desintercalado de frecuencia dentro del ancho de banda del preámbulo. El desintercalador en frecuencia r709 usado en el recorrido del segmento de datos puede realizar un desintercalado en frecuencia dentro de un segmento de datos. El módulo de decodificación de cabecera de FEC r712-L1, el desintercalador en tiempo r710-L1, y el descorrelacionador de símbolos r713-L1 usados en el recorrido de la L1 pueden realizar funciones idénticas a las funciones del extractor de ModCod r307-1, el desintercalador de símbolos r308-1, y el descorrelacionador de símbolos r306-1 mostrados en la Fig. 31.

El desintercalador de bits r714-L1 puede comprender módulos y secuencias del demultiplexor de bits r305-1 y el desintercalador interno r304-1 como se muestra en la Fig. 31. El módulo de decodificación de FEC r715-L1 puede comprender módulos y secuencias del módulo de codificación interino acortado/perforado r303-1 y del módulo de decodificación externo r301-1 mostrados en la Fig. 31. En este punto, la salida del recorrido de la L1 puede ser la información de señalización de L1 y se puede enviar a un controlador del sistema para restaurar los datos del PLP que se transmiten en los segmentos de datos.

El desintercalador en tiempo r710 usado en el recorrido del segmento de datos puede realizar funciones idénticas a las funciones del desintercalador de símbolos r308 mostrado en la Fig. 31. El analizador sintáctico del segmento de datos r711 puede sacar el PLP seleccionado por el usuario de los segmentos de datos y, si es necesario, el PLP común asociado con el PLP seleccionados por el usuario. El módulo de decodificación de cabecera FEC r712-C y r712-K puede realizar funciones idénticas a las funciones del extractor de ModCod r307 mostrado en la Fig. 31. El Descorrelacionador de símbolos r713-C y r713-K puede realizar funciones idénticas a las funciones del descorrelacionador de símbolos r306 mostrado en la Fig. 31.

El desintercalador de bits r714-C y r714-K puede comprender bloques y secuencias del demultiplexor de bits r305 y del desintercalador interno r304 como se muestra en la Fig. 31. El módulo de decodificación de FEC r715-C y r715-K pueden comprender bloques y secuencias del módulo de decodificación interno r303 y del módulo de decodificación externo r301 como se muestra en la Fig. 31. Por último, el procesador de salida r716-C y r716-K puede comprender bloques y secuencias del desaleatorizador en BB r209, del eliminador de cabecera en BB r207-1, del decodificador de CRC r206-1, del módulo de inserción de paquetes nulos r205-1, del recuperador de retardos r204-1, del módulo de recuperación del reloj de salida r203-1, y del módulo de interfaz de salida r202-1 que se realizan para cada PLP en la Fig. 2. Si se usa un PLP común, el PLP común y los datos del PLP asociado con el PLP común se pueden transmitir a un recombinador de TS y se pueden transformar en un PLP seleccionado por el usuario.

Se debería señalar a partir de la Fig. 81, que en un receptor, los bloques en el recorrido de la L1 no se secuencian simétricamente a un transmisor a diferencia del recorrido de los datos donde los bloques se sitúan simétricamente o en la secuencia opuesta de un transmisor. En otras palabras, para el recorrido de los datos, se sitúan el Desintercalador en frecuencia r709, el Desintercalador en tiempo r710, el Analizador sintáctico del segmento de datos r711, y los módulos de decodificación de cabecera de FEC r712-C y r712-K. Sin embargo, para el recorrido de la L1, se sitúan el Desintercalador en frecuencia r709-L1, el módulo de decodificación de cabecera de FEC r712-L1, y el desintercalador en tiempo r710-L1.

La Fig. 79 muestra un ejemplo de un intercalador de bloques general en un dominio de símbolo de datos donde no se usan pilotos. Como se puede ver a partir de la figura de la izquierda, la memoria de intercalado se puede rellenar sin pilotos negros. Para formar una memoria rectangular, se pueden usar celdas de relleno si es necesario. En la figura de la izquierda, las celdas de relleno se indican como celdas con líneas inclinadas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón de piloto disperso, se requieren un total de tres celdas de relleno durante cuatro de la duración de símbolo OFDM. Por último, en la mitad de la figura, se muestran los contenidos de la memoria intercalada.

Como en la figura de la izquierda de la Fig. 79, se puede realizar o bien la escritura fila por fila y la realización de un trenzado de columna; o bien la escritura en una forma trenzada desde el principio. La salida del intercalador puede comprender leer fila por fila desde la memoria. Los datos de salida que se han leído se pueden colocar como se

muestra en la figura de la derecha cuando se considera una transmisión OFDM. En este momento, por simplicidad, se puede ignorar el intercalado en frecuencia. Como se ve en la figura, la diversidad en frecuencia no es tan alta como aquélla de la Fig. 73, pero se mantiene en un nivel similar. Por encima de todo, puede ser ventajoso porque la memoria requerida para realizar el intercalado y el desintercalado se puede optimizar. En el ejemplo, el tamaño de la memoria se puede reducir desde W * D a (W-1) * D. Según llega a ser mayor la anchura del segmento de datos, se puede reducir además el tamaño de la memoria.

Para las entradas del desintercalador en tiempo, un receptor debería restaurar los contenidos del almacenador temporal de la memoria en una forma de la figura del medio mientras que se consideran las celdas de relleno. Básicamente, los símbolos OFDM se puede leer símbolo por símbolo y se pueden guardar fila por fila. Se puede realizar entonces un destrenzado correspondiente al trenzado de la columna. La salida del desintercalador se puede sacar en una forma de lectura fila por fila desde la memoria de la figura de la izquierda. En esta forma, cuando se compara con el método mostrado en la Fig. 73, se puede minimizar la sobrecarga del piloto, y en consecuencia se puede minimizar la memoria de intercalado/desintercalado.

La Fig. 82 muestra un ejemplo de un intercalador en tiempo 708-L1 para el recorrido de la L1 de la Fig. 80. Como se muestra en la Fig. 82, el intercalado en tiempo para el preámbulo donde se transmite la L1, puede incluir las celdas de datos de L1 intercaladas, excluyendo los pilotos que se transmiten normalmente en el preámbulo. El método de intercalado puede incluir escribir los datos de entrada en una dirección diagonal (líneas continuas) y leer los datos fila por fila (líneas de puntos), usando métodos idénticos a los que se muestran en referencia a la Fig. 73.

La Fig. 82 muestra un ejemplo de un desintercalador en tiempo r712-L1 en el recorrido de la L1 como se muestra en la Fig. 81. Como se muestra en la Fig. 82, para el preámbulo donde se transmite la L1, se puede realizar el desintercalado de celda de datos de L1, excluyendo los pilotos que se transmiten regularmente en el preámbulo. El método de desintercalado puede ser idéntico al método que se muestra en la Fig. 76 donde los datos de entrada se escriben fila por fila (líneas continuas) y se leen en una dirección diagonal (líneas de puntos). Los datos de entrada no incluyen ningún piloto, en consecuencia, los datos de salida tienen celdas de datos de L1 que no incluyen tampoco pilotos. Cuando un receptor usa un almacenador temporal único en un desintercalador en tiempo para el preámbulo, se puede usar la estructura del generador de direcciones que tiene una memoria de desintercalado como se muestra en la Fig. 77.

Se puede realizar el desintercalado r412-L1 usando operaciones de direcciones como sigue:

la muestra de orden i en el bloque de orden j, incluyendo el piloto

i = 0, 1, 2, ..., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) +Tw) mod D;

Li,j (1) = Ri,j * W + Ci,j;

O bien

Li,j (2) = Ci,j * D + Ri,j;

En las operaciones anteriores, una longitud de una fila, W es una longitud de una fila de una memoria de intercalado como se muestra en la Fig. 82. La longitud de la columna, D es una profundidad de intercalado en tiempo del preámbulo, que es un número de símbolos OFDM que se requieren para transmitir los preámbulos.

La Fig. 83 muestra un ejemplo de la formación de símbolos OFDM planificando los pilotos y preámbulos de entrada a partir del Formador de tramas 711 como se muestra en la Fig. 80. Las celdas en blanco forman una cabecera de L1 que es una señal de salida de la cabecera de FEC 705-L1 en el recorrido de la L1, como se muestra en la Fig.

80. Las celdas en gris representan pilotos continuos para el preámbulo que se generan por el módulo de generación de pilotos 710 como se muestra en la Fig. 80. Las celdas con patrones representan las celdas de señalización de L1 que son una señal de salida del correlacionador de preámbulos 707-L1 como se muestra en la Fig. 80. La figura de la izquierda representa los símbolos OFDM cuando el intercalado en tiempo está apagado y la figura de la derecha representa los símbolos OFDM cuando el intercalado en tiempo está encendido. La cabecera de L1 se puede excluir del intercalado en tiempo debido a que la cabecera de L1 transmite una longitud del campo de señalización de L1 y una información de la bandera de desconexión/conexión del intercalado en tiempo. Esto es debido a que la cabecera

de L1 se añade antes del intercalado en tiempo. Como se mencionó antes, el intercalado en tiempo se realiza excluyendo las celdas de piloto. El resto de las celdas de datos de L1 se pueden intercalar como se muestra en la Fig. 82, entonces se pueden asignar a las subportadoras de OFDM.

La Fig. 84 muestra un ejemplo de unos Intercaladores en Tiempo 708-0 ~708-K que pueden intercalar símbolos de datos que se envían desde los Correlacionadores de Segmentos de Datos 706-0 ~706-K en el recorrido de los datos de un transmisor OFDM que usa un segmento de datos mostrado en la Fig. 80. El intercalado en tiempo se puede realizar para cada segmento de datos. Los símbolos intercalados en el tiempo se puede sacar en los Intercaladores en Frecuencia 709-0 ~709-K.

La Fig. 84 muestra también un ejemplo de un intercalador en tiempo simple que usa un único almacenador temporal. La Fig. 84a muestra una estructura de símbolos OFDM antes del Intercalado en tiempo. Los bloques con los mismos patrones representan el mismo tipo de símbolos OFDM. Las Fig. 84b y 84c muestran una estructura de símbolos OFDM después del Intercalado en tiempo. El método de Intercalado en tiempo se puede dividir en Tipo 1 y Tipo 2. Cada tipo se puede realizar alternativamente para los símbolos pares y los símbolos impares. Un receptor puede realizar el desintercalado en consecuencia. Una de las razones de usar alternativamente tipo 1 y tipo 2 es reducir la memoria requerida en un receptor usando un almacenador temporal única durante el desintercalado en tiempo.

La Fig. 84b muestra un intercalado en tiempo que usa el tipo 1 de intercalado. Los símbolos de entrada se pueden escribir en una dirección diagonal hacia abajo y se pueden leer en la dirección de las filas. La Fig. 84c muestra un intercalado en tiempo que usa el tipo 2 de intercalado. Los símbolos de entrada se pueden escribir en una dirección diagonal hacia arriba y se puede leer en una dirección de las filas. La diferencia entre el tipo 1 y el tipo 2 es si la dirección de escritura del símbolo de entrada es hacia arriba o hacia abajo. Los dos métodos son diferentes en la manera de escribir los símbolos, sin embargo los dos métodos son idénticos en términos de presentar una profundidad de intercalado en tiempo completa y una diversidad de frecuencia completa. Sin embargo, usar estos métodos puede causar un problema durante la sincronización en un receptor debido al uso de los dos esquemas de intercalado.

Puede haber dos soluciones posibles. La primera solución puede ser una señalización de 1 bit de un tipo de intercalado de un primer bloque intercalador que llega primero después de cada preámbulo, a través de la señalización de L1 del preámbulo. Este método está realizando un intercalado correcto a través de la señalización. La segunda solución puede ser formar una trama para que tenga una longitud de un número par de bloques de intercalado. Usando este método, el primer bloque de intercalado de cada trama puede tener un tipo idéntico, de esta manera, se puede resolver el problema de la sincronización del bloque de intercalado. Por ejemplo, el problema de sincronización se puede resolver aplicando el tipo 1 de intercalado a un primer bloque de intercalado y aplicando secuencialmente a los siguientes bloques de intercalado dentro de cada trama, finalizando entonces un último bloque de intercalado de cada trama con el intercalado de tipo 2. Este método requiere que una trama se componga de dos bloques de intercalado pero puede ser ventajoso porque no se requiere ninguna señalización adicional como en el primer método.

La Fig. 89 muestra una estructura de un Desintercalador en tiempo r710 de un receptor mostrado en la Fig. 81. El Desintercalado en Tiempo se puede realizar sobre las salidas del Desintercalador en frecuencia r709. El desintercalador en tiempo de la Fig. 89 representa un esquema de desintercalado que es un proceso inverso de un intercalado en tiempo mostrado en la Fig. 84. El desintercalado, comparado con la Fig. 84, tendrán una manera opuesta en la lectura y la escritura. En otras palabras, el desintercalador de tipo 1 puede escribir los símbolos de entrada en una dirección de las filas y puede leer los símbolos escritos en una dirección diagonal hacia abajo. El desintercalador de tipo 2 puede escribir los símbolos de entrada en una dirección diagonal hacia abajo y puede leer los símbolos escritos en una dirección de las filas. Estos métodos pueden permitir escribir los símbolos recibidos donde los símbolos se leen previamente haciendo una dirección de los símbolos de escritura del desintercalador de tipo 2 idéntica a la dirección de lectura de los símbolos del desintercalador de tipo 1. De esta manera, un receptor puede realizar el desintercalado usando un único almacenador temporal. Además, se puede realizar una implementación simple debido a que los métodos de desintercalado de tipo 1 y tipo 2 se realizan o bien escribiendo y leyendo los símbolos en una dirección diagonal o bien en una dirección de las filas.

Sin embargo, usar estos métodos puede causar un problema en la sincronización en un receptor debido al uso de los dos esquemas de intercalado. Por ejemplo, desintercalar tipo 2 los símbolos intercalados de una manera de tipo 2 pueden causar un deterioro en el rendimiento. Puede haber dos soluciones posibles. La primera solución puede ser determinar un tipo de un bloque de intercalado que llega después de un preámbulo, usando 1 bit de un tipo de intercalado de una parte de la señalización de L1 transmitida. La segunda solución puede ser realizar un desintercalado usando un tipo según un primer bloque de intercalado dentro de una trama, si el número de bloques de intercalado dentro de una trama es un número par. El símbolo desintercalado se puede sacar en el Analizador Sintáctico de Segmento de Datos r711.

La Fig. 85 muestra una lógica de generación de direcciones que es idéntica a la lógica de generación de direcciones de un único almacenador temporal, cuando un intercalador de bloques usa dos almacenadores temporales como en la Fig. 73. La lógica de generación de direcciones puede realizar funciones idénticas a las funciones mostradas en la Fig. 73. Definiendo una profundidad de intercalado en tiempo D como un número de filas de una memoria de

desintercalado y definiendo una anchura de segmento de datos W como un número de columna, las direcciones mostradas en la Fig. 85 se pueden generar mediante el generador de direcciones. Las direcciones pueden incluir posiciones de piloto. Para intercalar en tiempo los símbolos de entrada que incluyen solamente símbolos de datos, se puede requerir una lógica de control puede saltarse direcciones. Las direcciones usadas en los preámbulos de intercalado pueden no requerir posiciones de piloto y se puede realizar el intercalado usando los bloques de L1. La i representa un índice de un símbolo de entrada, N=D*W representa una longitud del bloque de intercalado. Ri y Ci representan una dirección de fila y una dirección de columna de un símbolo de entrada de orden i, respectivamente. Tw representa un valor de trenzado de columna o parámetro de trenzado a partir de una dirección donde se sitúa un símbolo. Li representa las direcciones cuando se implementa una memoria unidimensional que tiene un único almacenador temporal. Los valores de Li pueden ser de 0 a (N-1). En esta memoria unidimensional, al menos son posibles dos métodos. Li (1) está acoplando una matriz de memoria fila por fila y Li (2) está acoplando una matriz de memoria columna por columna. Un receptor puede usar la lógica de generación de direcciones en la lectura de símbolos durante un desintercalado.

La Fig. 86 muestra otro ejemplo de un preámbulo. Para un caso cuando se usa un símbolo OFDM que tiene un tamaño de 4K-FFT en el ancho de banda de 7,61 MHz y una sexta portadora dentro de un símbolo OFDM y se usan portadoras en ambos extremos como pilotos, un número de portadoras que se puede usar en la señalización de L1 se puede asumir que sea 2840. Cuando se unen múltiples canales, pueden existir anchos de banda de preámbulo múltiples. El número de portadoras puede cambiar dependiendo del tipo de pilotos a ser usado, un tamaño de FFT, un número de canales unidos, y otros factores. Si un tamaño de una L1_XFEC_FRAME que incluye la L1_header

(H) que va a ser asignado a un único símbolo OFDM y el bloque de FEC de L1 (L1_FEC1) es menor que un símbolo OFDM único (5w-a-1), la L1_XFEC_FRAME que incluye la L1_header se puede repetir para rellenar una parte restante del símbolo OFDM único (5w-a-2). Esto es similar a la estructura del preámbulo de la Fig. 60. Para que un receptor reciba un segmento de datos que se sitúa en un cierto ancho de banda de canales unidos, una ventana del sintonizador del receptor se puede situar en un cierto ancho de banda.

Si una ventana de sintonizador de un receptor se sitúa como 5w-a-3 de la Fig. 86, puede ocurrir un resultado incorrecto durante la fusión repetida de las L1_XFEC_FRAME. El caso 1 de la Fig. 86 puede ser tal ejemplo. Un receptor encuentra la L1_Header (H) para ubicar una posición de inicio de una L1_Header (H) dentro de una ventana del sintonizador, pero la L1_Header encontrada puede ser una cabecera de una L1_XFEC_FRAME (5w-a4) incompleta. La información de señalización de L1 puede no ser obtenida correctamente si se obtiene una longitud de la L1_XFEC_FRAME en base a esa L1_Header y se añade un resto de la parte (5w-a-5) a una posición de inicio de esa L1_Header. Para impedir tal caso, un receptor puede necesitar operaciones adicionales para encontrar una cabecera de una L1_XFEC_FRAME completa. La Fig. 87 muestra tales operaciones. En el ejemplo, para encontrar una cabecera de una L1_XFEC_FRAME completa, si existe una L1_XFEC_FRAME incompleta en un preámbulo, un receptor puede usar al menos dos L1_Headers para encontrar una ubicación de inicio de la L1_Header para fusionar la L1_XFEC_FRAME. Primero, un receptor puede encontrar la L1_Header a partir de un símbolo OFDM de preámbulo (5w-b-1). Entonces usando una longitud de una L1_XFEC_FRAME dentro de la L1_Header encontrada, el receptor puede comprobar si cada L1_XFEC_FRAME dentro de un símbolo OFDM actual es un bloque completo (5w-b-2) . Si no lo es, el receptor pueda encontrar otra L1_Header a partir del símbolo de preámbulo actual (5w-b-3). A partir de una distancia calculada entre una L1_Header recién encontrada y una L1_Header previa, se puede determinar si una cierta L1_XFEC_FRAME es un bloque completo (5w-b-4). Entonces, se puede usar una L1_Header de una L1_XFEC_FRAME completa como un punto de inicio para fusionar. Usando este punto de inicio, se pueden fusionar la L1_XFEC_FRAME (5w-b5). Usando estos procesos, se puede esperar en un receptor el caso 2 o la fusión correcta mostrada en la Fig. 86. Estos procesos se pueden realizar en el Decodificador de Cabecera de FEC r712-L1 en el recorrido de la señal L1 de la Fig. 81.

La Fig. 88 es un ejemplo de una estructura de preámbulo que puede eliminar las operaciones adicionales antes mencionadas en un receptor. A diferencia con la estructura de preámbulo previa, cuando se rellena una parte restante de un símbolo OFDM, solamente se puede rellenar repetidamente la L1_FEC1 de una L1_XFEC_FRAME, excluyendo la L1_Header (H) (5w-c-2). En este sentido, cuando un receptor encuentra una posición de inicio de una L1_Header (H) para fusionar la L1_XFEC_FRAME, se puede encontrar la L1_Header solamente de la L1_XFEC_FRAME completa (5w-c-4), de esta manera, sin operaciones adicionales, se pueden fusionar la L1_XFEC_FRAME usando la L1_Header encontrada. Por lo tanto, se puede eliminar procesos tales como (5w-b-2), (5w-b-3), y (5w-b-4) mostrados en la Fig. 87 en un receptor. Estos procesos y los procesos homólogos de los procesos se pueden realizar en el Decodificador de Cabecera de FEC 712-L1 en el recorrido de la señal de L1 de un receptor de la Fig. 81 y en la Cabecera de FEC 705-L1 en el recorrido de la señal de L1 de un transmisor de la Fig.

80.

El desintercalador en tiempo r712-L1 en el recorrido de la L1 de un receptor de la Fig. 81 puede desintercalar las celdas de bloque de L1 o celdas con patrones, excluyendo otras celdas tales como la cabecera de preámbulo y las celdas piloto. Las celdas de bloque L1 se representan por celdas con patrones como se muestra en la Fig. 83. La Fig. 90 muestra otro ejemplo de un transmisor OFDM que usa segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar una función idéntica a la del transmisor de la Fig. 80, excepto los bloques añadidos y modificados. El correlacionador de preámbulo 1007-L1 puede correlacionar los bloques de L1 y las cabeceras de bloque de L1 que son salidas de la cabecera de FEC 705-L1 en símbolos de preámbulo usados en una trama de transmisión. Específicamente, la cabecera de bloque de L1 se puede repetir para cada preámbulo y el

bloque de L1 se puede dividir tanto como el número de preámbulos usados. El Intercalador en tiempo 1008-L1 puede intercalar los bloques de L1 que se dividen en preámbulos. En este punto, la cabecera de bloque de L1 puede o bien ser incluida en el intercalado o bien no incluida en el intercalado. Si se incluye la cabecera de bloque de L1 o no puede no cambiar una estructura de señal de una cabecera de bloque de L1 pero cambia el orden de intercalado y de transmisión de los bloques de L1. El repetidor de L1_XFEC 1015-L1 puede repetir los bloques de L1_XFEC intercalados en el tiempo dentro de un ancho de banda de preámbulo. En este punto, la cabecera de bloque de L1 puede ser o bien repetida dentro de un preámbulo o bien no repetida dentro de un preámbulo.

La Fig. 91 muestra otro ejemplo de un receptor OFDM que usa segmentos de datos. Este receptor tiene una estructura idéntica y puede realizar una función idéntica a la del receptor de la Fig. 81, excepto los bloques añadidos y modificados. El módulo de decodificación de cabecera de FEC r1012-L1 puede sincronizar las cabeceras de L1 dentro de un preámbulo. Si las cabeceras de L1 se repiten, las cabeceras de L1 pueden combinarse para obtener una ganancia de la SNR. Entonces, el módulo de decodificación de cabecera de FEC r712-L1 de la Fig. 81 puede realizar una decodificación FEC. El proceso de sincronización puede dar una ubicación de una cabecera correlacionando la palabra de sincronismo de una cabecera y unos preámbulos. Para los desplazamientos en frecuencia de múltiplos de un entero, se puede determinar un intervalo de correlación a partir de un direccionamiento circular.

El módulo de combinación de L1_XFEC r1017-L1 puede combinar los bloques de L1_XFEC para obtener una ganancia de la SNR, cuando se reciben bloques de L1 divididos dentro de un preámbulo. El desintercalador en tiempo r1010-L1 puede desintercalar en tiempo los bloques de L1 dentro de un preámbulo. Dependiendo de si las cabeceras de bloque de L1 están intercaladas en el tiempo en el transmisor o no, las cabeceras de bloque de L1 se pueden desintercalar en consecuencia en un receptor. El orden de desintercalado de los bloques de L1 se puede cambiar dependiendo de si las cabeceras de bloque de L1 están intercaladas en el tiempo en un transmisor o no. Por ejemplo, cuando el intercalado en tiempo está ENCENDIDO como en la Fig. 83, puede cambiar una ubicación de la celda número 33 que es una celda del primer bloque de L1 dentro de un primer preámbulo. En otras palabras, cuando las cabeceras de bloque de L1 no se incluyen en un intercalado, se recibirá la señal de intercalado que tienen las ubicaciones de las celdas como se muestra en la Fig. 83. Si las cabeceras de bloque de L1 se incluyen en un intercalado, necesita ser cambiada una ubicación de la celda número 33 a las celdas desintercaladas que se intercalan diagonalmente, usando una primera celda de una primera cabecera de bloque de L1 dentro de un primer preámbulo como referencia. El fusionador de L1_FEC r1018-L1 puede fusionar los bloques de L1 que se dividen en muchos preámbulos en un único bloque de L1 para la decodificación FEC.

Con 1 bit adicional, el campo PLP_type de los campos de señalización de L1 que se transmiten en un preámbulo puede tener los siguientes valores.

PLP_type = 00 (PLP común)

PLP_type = 01 (PLP de datos normales)

PLP_type = 10 (PLP de datos demultiplexados)

PLP_type = 11 (reservado)

Un PLP de datos normales representa un PLP de datos cuando se transmite un único servicio en un único segmento de datos. Un PLP de datos demultiplexados representa un PLP de datos cuando se demultiplexa un único servicio en múltiples segmentos de datos. Cuando un usuario cambia el servicio, si se almacena la señalización de L1 y la señalización de L2 en un receptor, se puede eliminar la espera de una información de señalización de L1 dentro de una siguiente trama. Por lo tanto, un receptor puede cambiar los servicios de manera eficiente y un usuario puede tener el beneficio de un menor retardo durante un cambio de servicio. La Fig. 95 muestra las estructuras de señal del bloque de L1 que se transmiten en un preámbulo, para un flujo de intercalado en tiempo y un flujo de desintercalado en tiempo. Como se ve en la Fig. 95, el intercalado y el desintercalado se pueden realizar no sobre un ancho de banda entero del preámbulo, sino sobre un bloque de L1 dividido.

La Fig. 96 es un ejemplo de un campo de intercalado en tiempo de L1 de los campos de señalización de L1, procesados por la cabecera de FEC 705-L1 en el recorrido de la L1 mostrado en la Fig. 90. Como se muestra en la Fig. 96, se pueden usar un bit o dos bits para parámetro de intercalado en tiempo. Si se usa un bit, el intercalado no se realiza cuando el valor del bit es 0 y se puede realizar un intercalado que tiene una profundidad de símbolos OFDM usados en los símbolos de preámbulo cuando el valor del bit es 1. Si se usan dos bits, se realiza un intercalado con una profundidad de intercalado de 0 o ningún intercalado cuando el valor de los bits es 00 y se puede realizar un intercalado que tiene una profundidad de los símbolos OFDM usados en los símbolos de preámbulo cuando el valor de los bits es 01. Se puede realizar un intercalado que tiene una profundidad de cuatro símbolos OFDM cuando el valor de los bits es 10. Se puede realizar un intercalado que tiene una profundidad de ocho símbolos OFDM cuando el valor de los bits es 11.

Un receptor, específicamente, el decodificador de cabecera de FEC r1012-L1 en el recorrido de la L1 mostrado en la Fig. 91 puede extraer los parámetros de Intercalado en Tiempo (TI) mostrados en la Fig. 96. Usando los parámetros, el Desintercalador en tiempo r1010-L1 puede realizar el desintercalado según la profundidad de intercalado. Los

parámetros que se transmiten en la cabecera de L1 son el tamaño de la información de L1 (15 bits), el parámetro de intercalado en tiempo (máximo 2 bits), y la CRC (máximo 2 bits). Si se usa el código Reed-Muller RM (16, 32) para codificar el campo de señalización de cabecera de L1, debido a que los bits que se pueden transmitir son 16 bits, no existe un número suficiente de bits. La Fig. 97 muestra un ejemplo del campo de señalización de L1 que se puede usar para tal caso.

La Fig. 97 muestra un procesamiento realizado en una cabecera de FEC 705-L1 en el recorrido de la L1 de la Fig.

90. En la Fig. 97a, L1( ) en la columna de los campos de señalización representa el tamaño de L1 y TI( ) representa el tamaño para los parámetros de intercalado en tiempo. Para el primer caso o cuando se transmiten el tamaño de L1 (15 bits) y de TI (1 bit), puede no ser necesario un rellenado adicional y se puede obtener un rendimiento de decodificación sustancial de la cabecera de L1, sin embargo, debido a que se transmite la información de si realizar

o no un intercalado en tiempo, para un bloque de L1 corto, no se puede obtener el efecto de intercalado.

Para el segundo caso o cuando el tamaño de L1 se reduce a 1/8 del tamaño original, llega a ser posible transmitir información con números de bits tales como L1 (12 bits), TI (2 bits) y CRC (2 bits). De esta manera, para el segundo caso, se puede esperar el mejor rendimiento de decodificación de L1 y el efecto de intercalado en tiempo. Sin embargo, el segundo caso requiere un proceso de rellenado adicional para hacer el tamaño de L1 un múltiplo de ocho si el tamaño de L1 no es un múltiplo de ocho. La Fig. 97b representa el método de rellenado que se puede realizar en la señal de L1 700-L1 de la Fig. 90. Muestra que el rellenado se sitúa después del bloque de L1 y se cubre con la codificación CRC. En consecuencia, en un receptor, el decodificador de FEC BCH/LDPC r715-L1 en el recorrido de la L1 de la Fig. 91 puede realizar la decodificación FEC, entonces si no hay error cuando se comprueba el campo CRC, se puede realizar un análisis sintáctico de bits según el campo de señalización de L1, entonces se requiere un proceso que define el resto de los bits como relleno o CRC32 y que excluye el resto de los bits de los parámetros.

Para el tercer caso o cuando el tamaño de L1 se expresa con un número de celdas correlacionadas QAM, no un número de bits, se puede reducir el número de bits. Para el cuarto caso, el tamaño de L1 se expresa no como un tamaño de un bloque de L1 entero, sino como un tamaño de L1 por cada símbolo OFDM. De esta manera, para que un receptor obtenga un tamaño de un bloque de L1 entero, necesita ser realizada la multiplicación del tamaño del bloque de L1 en un único símbolo OFDM por un número de símbolos OFDM usados en el preámbulo. En este caso, el tamaño de L1 real necesita excluir el relleno.

Para el quinto caso, expresando el bloque de L1 no como un número de bits sino como un número de celdas correlacionadas QAM, es posible más reducción en los bits. Para el tercer hasta el quinto casos, se muestran los parámetros TI, CRC, y un número de bits de relleno necesario. Para un caso donde el tamaño del bloque de L1 se expresa como un número de celdas, para que un receptor obtenga el tamaño de L1 en bits, el receptor necesita multiplicar un número de bits donde solamente se transmiten celdas mediante un tamaño de L1 recibido. Además, necesita ser excluido un número de bits de relleno.

El último caso muestra un número total aumentado de bits a 32 bits usando dos bloques de código de RM en la cabecera. Los campos de CRC total llegan a ser cuatro bits debido a que cada bloque de código de RM necesita dos bits en el campo de CRC. Un receptor o decodificador de cabecera de FEC r1012-L1 en el recorrido de la L1 de la Fig. 91, necesita obtener los parámetros necesarios realizando una decodificación FEC sobre un total de dos bloques de FEC. Usando los parámetros obtenidos, un receptor, específicamente desintercalador en tiempo r1010-L1 en el recorrido de la L1 de la Fig. 91, puede determinar si realizar o no el desintercalado y puede obtener una profundidad de desintercalado, si se determina que sea realizado el desintercalado. Además, el decodificador de FEC BCH/LDPC r715-L1 puede obtener la longitud del bloque de LDPC requerida para realizar la decodificación FEC y los parámetros de acortado/perforado. Se pueden eliminar los campos de relleno innecesarios requeridos para enviar la señal de L1 a un controlador del sistema.

La Fig. 92 muestra un ejemplo de un Intercalador en Tiempo (TI) de segmento de datos. El proceso de TI supone que son conocidas todas las posiciones de piloto. El TI puede sacar solamente celdas de datos, excluyendo los pilotos. El conocimiento de las posiciones de piloto permite un número correcto de celdas de salida para cada símbolo OFDM. También, se puede implementar el TI mediante un único almacenador temporal en un receptor.

La Fig. 93 muestra un ejemplo de una implementación eficiente del Desintercalador en Tiempo en un receptor. La Fig. 93a muestra cuatro esquemas diferentes de desintercalado según una realización de la presente invención. La Fig. 93b muestra un único almacenador temporal que realiza el desintercalado. La Fig. 93c muestra un esquema ejemplar para dirigir los bloques de L1 en una matriz de 2D o una secuencia de 1D.

Como se muestra en la Fig. 93a-c, usar un algoritmo de almacenador temporal único puede ser la implementación más eficiente del desintercalador en tiempo. El algoritmo se puede caracterizar leyendo las celdas de salida primero desde la memoria, entonces escribir las celdas de entrada donde se leen las celdas de salida. Se puede considerar el direccionamiento diagonal como un direccionamiento circular en cada columna.

Más específicamente, con referencia a la Fig. 93a, estos cuatro métodos de escritura y lectura se aplican secuencialmente a las tramas C2 que se reciben en un receptor. La primera trama recibida en un receptor se escribe

dentro de la memoria del desintercalador en la Fig. 93b en el camino para el bloque de orden 0 en la Fig. 93a y se lee en el camino para el bloque 1º. La segunda trama recibida se escribe dentro de la memoria del desintercalador en la Fig. 93b en el camino para el bloque 1º y se lee para el bloque 2º. La tercera trama recibida se escribe dentro de la memoria del desintercalador en la Fig. 93b en el camino para el bloque 2º y se lee en el camino para el bloque 3º. La cuarta trama recibida se escribe dentro de la memoria del desintercalador en la Fig. 93b en el camino para el bloque 3º y se lee en el camino para el bloque de orden 0, y así sucesivamente. Es decir, los métodos de escritura y lectura de la Fig. 93a se pueden aplicar secuencial y cíclicamente a las tramas de C2 que se reciben secuencialmente.

El proceso de Intercalado en Tiempo (TI) se puede realizar en los preámbulos como se muestra en la Fig. 94. Las posiciones de piloto se eliminan periódica y fácilmente y no es necesario ningún intercalado para la cabecera de bloque de L1. Esto es debido a que la cabecera del preámbulo transporta los parámetros de TI y tanto el intercalado como el no intercalado tienen los mismos resultados debido a la repetición. De esta manera, solamente las celdas de señalización de L1 se intercalan. Se puede aplicar un único almacenador temporal usado en el TI del segmento de datos.

La Fig. 95 muestra el flujo de Intercalado/Desintercalado en Tiempo de preámbulo. El intercalado se puede realizar dentro de un bloque de L1, en lugar de en el preámbulo entero. En un transmisor, como se muestra en la Fig. 95a, el

bloque de L1 se puede codificar entonces se puede realizar un intercalado dentro del bloque de L1 , y el bloque de L1 intercalado se puede repetir dentro de un preámbulo. En un receptor, como se muestra en la Fig. 95b,

a partir de un preámbulo recibido , el bloque de L1 se puede combinar o sincronizar y se puede obtener un

único período de bloque de L1 , y el bloque de L1 combinado se puede desintercalar .

La Fig. 96 muestra unos parámetros de profundidad de intercalado en el Tiempo en la señalización de cabecera de L1. Para la estructura de cabecera de L1, RM (16, 32) tiene una capacidad de 16 bits. Un máximo de 2 bits de CRC puede mejorar el rendimiento de la BER de RM. Los campos de señalización requeridos de la cabecera de L1 son L1_info_size (15 bits) que puede requerir un máximo de 5 símbolos OFDM y TI_depth (2 bits o 1 bit). Sin embargo, un total de 18 o 19 bits exceden la capacidad de la cabecera de L1.

La Fig. 97 muestra un ejemplo de señalización de cabecera de L1 y una estructura y un método de rellenado.

La Fig. 98 muestra un ejemplo de una señalización de L1 trasmitida en una cabecera de trama. La información de señalización de L1 se puede usar como parámetros de decodificación en un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener los parámetros de la señalización de L1 a partir de las señales del recorrido de la L1 que se decodifican según un orden para cada campo y longitud de campo. Los siguientes explican el significado de cada campo y su uso. Se puede modificar un nombre de cada campo, un número de bits para cada campo o un ejemplo de cada campo.

Num_chbon: Este campo indica un número de canales usados en una unión de canales. Usando este campo, un receptor puede obtener un ancho de banda total de los canales usados. El canal puede tener 6 MHz, 7 MHz, 8 MHz u otros valores de ancho de banda.

Num_dslice: Este campo indica un número de segmentos de datos que existen en un canal unido. Después de la decodificación de la señalización de L1, un receptor accede a un bucle donde está contenida la información de los segmentos de datos, para obtener la información del segmento de datos. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Num_notch: Este campo indica un número de bandas de supresión que existen en un canal unido. Después de la decodificación de la señalización de L1, un receptor accede a un bucle donde está contenida la información de la banda de supresión, para obtener la información de la banda de supresión. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Para cada segmento de datos, se puede transmitir en un preámbulo de una cabecera de trama un dslice_id, dslice_start, dslice_width, dslice_ti_depth, dslice_type, dslice_pwr_allocation, y la información del PLP. El segmento de datos se puede considerar como un ancho de banda específico que contiene uno o más PLP. Los servicios se pueden transmitir en los PLP. Un receptor necesita acceder al segmento de datos que contiene un PLP específico, para decodificar un servicio.

Dslice_id: Este campo se puede usar para la identificación del segmento de datos. Cada segmento de datos en un canal unido puede tener un valor único. Cuando un receptor accede a uno de los PLP para decodificar los servicios, este campo se puede usar por el receptor para diferenciar un segmento de datos donde se sitúa el PLP, de otros segmentos de datos.

Dslice_start: Este campo indica una ubicación de inicio de un segmento de datos dentro de un canal unido. Usando este campo, un receptor puede obtener una frecuencia donde comienza el segmento de datos. Además, se puede realizar una sintonización para acceder a un segmento de datos usando este campo.

Dslice_width: Este campo indica una anchura de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo se puede usar en un desintercalado en tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador r700 de la Fig. 91. Se puede usar información tal como dslice_start y dslice_width como señal de control del Sintonizador (r700).

Dslice_ti_depth: Este campo indica la profundidad del intercalador en tiempo usado en los segmentos de datos de intercalado en tiempo. Junto con dslice_width, un receptor puede obtener una anchura y una profundidad de un desintercalador en tiempo y puede realizar un desintercalado en tiempo. La Fig. 99 muestra un ejemplo de una dslice_ti_depth. En el ejemplo, se usan 1, 4, 8, o 16 de los símbolos OFDM en el intercalado en tiempo. Esto se realiza en el desintercalador en tiempo r710 de la Fig. 91. Dslice_width y dslice_ti_depth se pueden usar como señal de control.

Dslice_type: Este campo indica un tipo de segmento de datos. El segmento de datos de tipo 1 tiene un único PLP dentro de él y el PLP es una CCM (codificación y modulación constante) aplicada. El segmento de datos de tipo 2 representa todas los otros tipos de segmentos de datos. Usando este campo, un receptor puede realizar la decodificación según el PLP. El PLP de tipo 1 no tiene una cabecera de FECFRAME, de esta manera un receptor no busca la cabecera de FECFRAME. Para el tipo 2, un receptor busca la cabecera de FECFRAME del PLP para obtener información de MODCOD. La Fig. 100 muestra un ejemplo de dslice_type. Usando este campo, el analizador sintáctico del segmento de datos r711 de la Fig. 91 puede controlar el decodificador de cabecera de FEC r712-c, k.

Dslice_pwr_allocation: Este campo indica una potencia de un segmento de datos. Cada segmento de datos puede tener una potencia diferente de los otros segmentos de datos. Ello es para la adaptación del enlace en el sistema por cable. Un receptor puede usar este campo para controlar la potencia del segmento de datos recibido. El Sintonizador r700 de la Fig. 91 puede ajustar la ganancia de señal usando este campo.

Num_plp: Este campo indica un número de PLP en un segmento de datos. Después de la decodificación de señalización de L1, un receptor accede a un bucle que incluye información del PLP. Usando este campo un receptor puede obtener un tamaño del bucle y decodificar los PLP.

Para cada PLP, se puede transmitir en una cabecera de trama (preámbulo) un plp_id, plp_type, reprocesado PSI/SI, plp_payload_type, plp_modcod, y plp_start_addr. Cada PLP puede transmitir uno o más flujos o paquetes tales como TS y GSE. Un receptor puede obtener servicios decodificando los PLP donde se transmiten los servicios.

Plp_id: Este campo es un identificador del PLP y tiene un valor único para cada PLP en un canal unido. Usando este campo, un receptor pueda acceder al PLP donde existe un servicio a decodificar. Este campo puede servir a un propósito idéntico que el plp_id transmitido en una cabecera de FECFRAME. El decodificador de la Cabecera de FEC r712-c, k de la Fig. 91 puede acceder a los PLP necesarios usando este campo.

Plp_type: Este campo indica si el tipo de PLP es un PLP común o un PLP de datos. Usando este campo, un receptor puede encontrar un PLP común y puede obtener la información requerida para decodificar un paquete de TS a partir del PLP común. Además, el receptor puede decodificar un paquete de TS dentro de un PLP de datos. La Fig. 101 muestra un ejemplo de plp_type.

Reprocesamiento PSI/SI: Este campo indica si se reprocesa o no una PSI/SI de una señal recibida. Usando este campo, un receptor puede determinar si referirse a una PSI/SI de un servicio específico de un servicio transmitido. Si un receptor no puede referirse a la PSI/SI de un servicio específico desde un servicio transmitido, la PSI/SI a la que se puede referir mediante un servicio específico se puede transmitir a través del PLP común, por ejemplo. Usando esta información, un receptor puede decodificar los servicios.

Plp_payload_type: Este campo indica el tipo de datos de carga útil que transmite un PLP. Un receptor puede usar este campo antes de decodificar los datos dentro de los PLP. Si un receptor no puede decodificar un tipo específico de datos, se puede impedir decodificar un PLP que contenga ese tipo específico de datos. La Fig. 102 muestra un ejemplo de plp_payload_type. Si un segmento de datos tiene un PLP único y se aplica CCM al segmento de datos, es decir, al segmento de datos de tipo 1, se pueden transmitir adicionalmente campos tales como plp_modcod y plp_start_addr.

Plp_modcod: Este campo indica el tipo de modulación y la tasa de código de FEC usados en el PLP. Usando este campo, un receptor puede realizar la demodulación QAM y la decodificación de FEC. La Fig. 103 muestra un ejemplo de plp_modcod. Esos valores mostrados en la figura se pueden usar en la modcod que se transmite en una cabecera de una FECFRAME. El Descorrelacionador de Símbolos r713-c, k y el Decodificador de FEC BHC/LDPC r715-c, k de la Fig. 91 pueden usar este campo para la decodificación.

Plp_start_addr: Este campo indica donde aparece una primera FECFRAME de un PLP en una trama de transmisión. Usando este campo, un receptor puede obtener una ubicación de inicio de la FECFRAME y realizar una decodificación de FEC. Usando este campo, el Analizador Sintáctico de segmentos de Datos r711 de la Fig. 91 puede sincronizar las FECFRAME para los PLP de tipo 1. Para cada banda de supresión, se puede transmitir una información tal como notch_start y notch_width en una cabecera de trama (preámbulo).

Notch_start: Este campo indica una ubicación de inicio de una banda de supresión. Notch_width: Este campo indica una anchura de una banda de supresión. Usando notch_start y notch_width, un receptor puede obtener una ubicación y un tamaño de una banda de supresión dentro de un canal unido. Además, se puede obtener una ubicación de sintonización para una decodificación del servicio correcta y se puede comprobar una existencia de un servicio dentro de un cierto ancho de banda. El Sintonizador r700 de la Fig. 91 puede realizar la sintonización usando esta información.

GI: Este campo indica la información del intervalo de guarda usado en un sistema. Un receptor puede obtener información del intervalo de guarda usando este campo. El Sincronizador de Tiempo/Frecuencia r702 y el eliminador del GI r704 de la Fig. 91 pueden usar este campo. La Fig. 104 muestra un ejemplo.

Num_data_symbols: Este campo indica un número de símbolos OFDM de datos, excepto el preámbulo, usados en una trama. Se puede definir una longitud de la trama de transmisión mediante este campo. Usando este campo, un receptor puede predecir una ubicación de un preámbulo siguiente, de esta manera, se puede usar este campo para decodificar la señalización de L1. El Analizador Sintáctico de Tramas r708 de la Fig. 91 puede usar este campo y predecir los símbolos OFDM que son preámbulo y enviar la señal al recorrido de decodificación del preámbulo.

Num_c2_frames: Este campo indica el número de tramas que existen en una supertrama. Usando este campo, un receptor puede obtener un límite de una supertrama y puede predecir la información repetida por cada supertrama.

Frame_idx: Este campo es un índice de trama y se reinicia para cada supertrama. Usando este campo, un receptor puede obtener un número de trama actual y encontrar una ubicación de la trama actual dentro de una supertrama. Usando este campo, el Analizador sintáctico de tramas r708 de la Fig. 91 puede averiguar cuántas tramas están en la parte delantera de una trama actual en una supertrama. Junto con num_c2_frames, se pueden predecir el cambio que ocurre en una señalización de L1 y se puede controlar la decodificación de L1.

PAPR: Este campo indica si se usa no una reserva de tono para reducir una PAPR. Usando este campo, un receptor puede procesarlo en consecuencia. La Fig. 105 muestra un ejemplo. Por ejemplo, si se usa una reserva de tono, un receptor puede excluir las portadoras usadas en una reserva de tono, de la decodificación. Específicamente, el Analizador sintáctico del segmento de datos r711 de la Fig. 91 puede usar este campo para excluir las portadoras de la decodificación.

Reservado: Este campo son bits adicionales reservados para uso futuro.

La Fig. 106 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. En la Fig. 106, la información añadida adicionalmente a la Fig. 98 puede hacer más eficiente la decodificación del servicio por un receptor. Los siguientes campos explican solamente la información adicional. Los otros campos son los mismos que en la Fig. 98.

Network_id: Este campo indica una red a donde pertenece la señal transmitida. Usando este campo, un receptor puede averiguar una red actual. Cuando un receptor sintoniza con otra red para encontrar un servicio en la red, el receptor puede procesarlo más rápido debido a que usar solamente la decodificación de L1 es suficiente para tomar una decisión de si la red sintonizada es una red deseada o no.

C2_system_id: Este campo identifica un sistema a donde pertenece una señal transmitida. Usando este campo, un receptor puede averiguar el sistema actual. Cuando un receptor sintoniza con otro sistema para encontrar un servicio en el sistema, el receptor puede procesarlo más rápido debido a que usar solamente la decodificación de L1 es suficiente para tomar una decisión de si el sistema sintonizado es un sistema deseado o no.

C2_signal_start_frequency: Este campo indica una frecuencia de inicio de los canales unidos. C2_signal_stop_frequency: Este campo indica una frecuencia final de los canales unidos. Usando c2_signal_start_frequency y c2_signal_stop_frequency, se pueden encontrar los anchos de banda de RF de todos los segmentos de datos decodificando L1 de cierto ancho de banda dentro de los canales unidos. Además, este campo se puede usar para obtener una cantidad de desplazamiento de frecuencia requerida en la sincronización de las L1_XFEC_FRAME. El Combinador de XFEC de L1 r1017-L1 de la Fig. 91 puede usar este campo. Además, cuando un receptor recibe los segmentos de datos situados en ambos extremos del canal unido, este campo se puede usar para sintonizar a una frecuencia apropiada. El Sintonizador r700 de la Fig. 91 puede usar esta información.

Plp_type: Este campo indica si un PLP es un PLP común, un PLP de datos normales o un PLP de datos agrupados. Usando este campo, un receptor puede identificar un PLP común y puede obtener la información requerida para decodificar el paquete de TS a partir del PLP común, entonces puede decodificar el paquete de TS dentro de un PLP

de datos agrupados. Aquí, el PLP común puede ser un PLP que contenga datos compartidos por múltiples PLP. La Fig. 107 muestra un ejemplo de este campo. El PLP de datos normales es un PLP de datos que no tiene un PLP común. En este caso, un receptor no necesita encontrar un PLP común. Un PLP común o PLP agrupado puede transmitir información tal como plp_group_id. Para los otros tipos de PLP, es posible una transmisión más eficiente debido a que no necesita ser transmitida información adicional.

Plp_group_id: Este campo indica un grupo a donde pertenece un PLP actual. El PLP de datos agrupados puede transmitir los parámetros de TS común usando un PLP común. Usando este campo, si el PLP decodificado actualmente es un PLP agrupado, un receptor puede encontrar un PLP común necesario, obtener los parámetros requeridos para el paquete de TS de los PLP agrupados, y formar un paquete de TS completo.

Reserved_1/reserved_2/reserved_3: estos campos son bits adicionales reservados para uso futuro para un bucle de segmento de datos, un bucle de PLP, y una trama de transmisión, respectivamente.

La Fig. 108 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 106, se puede transmitir información más optimizada, de esta manera, puede ocurrir una sobrecarga de señalización menor. En consecuencia, un receptor puede decodificar los servicios eficientemente. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar los parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener los parámetros de señalización de L1 a partir de las señales del recorrido de L1 que se decodifican según un orden de cada campo y longitud de campo. Se puede modificar un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo. Las descripciones de los campos excepto dslice_width son idénticas a las descripciones de campos antes mencionadas. Una función de dslice_width de acuerdo con un ejemplo es como sigue.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo se puede usar en un desintercalado en tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador r700 de la Fig. 91. Se puede usar información tal como dslice_start y dslice_width como señal de control del Sintonizador r700. En este punto, la anchura de un segmento de datos se puede extender hasta 64 MHz usando 12 bits para este campo de dslice_width. Usando este campo, un receptor puede determinar si un sintonizador disponible actualmente puede decodificar el segmento de datos actual. Si una anchura de un segmento de datos es mayor que un ancho de banda de un sintonizador legado de un receptor, para decodificar tal segmento de datos, un receptor puede usar o bien al menos dos sintonizadores legados o bien un sintonizador con un ancho de banda lo bastante grande. En el ejemplo, una granularidad de los valores usados en dslice_start, dslice_width, notch_start y notch_width puede ser 12 portadoras (celdas) OFDM. En otras palabras, un receptor puede encontrar una ubicación de una celda OFDM real multiplicando los valores transmitidos por 12. En el ejemplo, para una granularidad de Plp_start_addr, se puede usar una portadora (celda) OFDM. En otras palabras, un receptor puede averiguar cuantos símbolos OFDM y celdas OFDM están en la parte delantera de una ubicación de inicio de un PLP dentro de un símbolo OFDM. Dslice_start y dslice_width se pueden usar para este propósito. El Analizador Sintáctico del segmento de Datos r711 de la Fig. 91 puede realizar tal proceso.

La Fig. 109 muestra un ejemplo del procesamiento en la cabecera de FEC 705-L1 en el recorrido de la L1 de la Fig.

90. Se pueden transmitir un total de 16 bits en la cabecera de FEC de un recorrido de la L1. Se pueden asignar catorce bits para el L1_info_size. Si el L1_info_size tiene un valor que es la mitad de la longitud del bloque de L1 transmitido realmente, un receptor puede multiplicar el L1_info_size recibido por dos para obtener la longitud real del bloque de L1 e iniciar la decodificación de L1. Esta longitud obtenida del bloque de L1 es una longitud que incluye el rellenado.

Para el bloque de L1 que se determina que no tiene error a través de la comprobación de CRC, un receptor puede considerar el resto de los bits después de la decodificación de L1 como relleno. Los últimos dos bits, similar a métodos previos, se pueden usar para indicar la profundidad de intercalado en tiempo de los preámbulos. El correlacionador del preámbulo 1007-L1 de la Fig. 90 puede determinar los símbolos OFDM requeridos para transmitir los bloques de L1. Posteriormente, el Intercalador en tiempo 1008-L1 de la Fig. 90 puede realizar el intercalado en tiempo. Usando la información de la profundidad de intercalado en tiempo y el L1_info_size, un receptor puede averiguar qué tamaño del bloque de L1 se transmite y cuantos símbolos OFDM. La combinación, mezcla y desintercalado en tiempo de los bloques de L1 se pueden realizar en el Combinador de XFEC de L1 12417-L1, el Fusionador de L1_FEC 12418-L1 y el Desintercalador en Tiempo 12410-L1 de la Fig. 91, respectivamente.

En un receptor en la Fig. 91, una longitud de un bloque de XFEC de L1 dentro de un símbolo OFDM se puede obtener dividiendo una longitud del bloque de L1 total por un número de los símbolos OFDM usados en un preámbulo. El número de símbolos OFDM se puede obtener a partir de un valor definido en ti_depth. El Combinador de XFEC de L1 12417-L1 de un receptor puede obtener el bloque de XFEC de L1. Entonces, se puede realizar el Desintercalado en tiempo 12410-L1 usando la ti_depth. Por último, se pueden fusionar los bloques de XFEC de L1 para obtener un bloque L1_FEC. Después del Fusionador de L1_FEC 12418-L1, el Desintercalado de bits r714-L1, y

la decodificación LDPC/BCH r715-L1, se puede obtener el bloque de L1. El L1_info_size se puede multiplicar por dos, se puede comprobar CRC del bloque de L1, y se pueden codificar la L1. Se puede ignorar el rellenado innecesario.

La Fig. 110 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 108, se modifican los números de bits de algunos campos y se añaden algunos campos para mejorar la eficiencia de decodificación del servicio por un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener los parámetros de señalización de L1 a partir de las señales del recorrido de la L1 que se decodifican según un orden de cada campo y una longitud de campo. Se puede modificar un nombre de cada campo, un número de bits de cada campo, o un ejemplo de cada campo. Excepto los campos modificados de la figura previa, las descripciones de los campos son idénticas a las descripciones de campos antes mencionadas. RESERVED_1, RESERVED_2, RESERVED_3, y RESERVED_4 son campos reservados para uso futuro. En el ejemplo, PLP_START puede indicar una información idéntica a la plp_start_addr antes mencionada.

L1_PART2_CHANGE_COUNTER indica un número de tramas desde la primera trama a una trama que tiene un cambio en cualquiera de la información de señalización de L1, excluyendo un cambio en el PLP_START, de las tramas previas. Es decir, este campo indica el número de tramas por delante donde cambiará la configuración. Usando este campo, un receptor puede omitir la decodificación de L1 para cada trama para obtener la información de L1. En otras palabras, usando el valor de L1_PART2_CHANGE_COUNTER, un receptor puede determinar qué trama tiene un cambio en la información de L1 de las tramas previas, de esta manera, no se realiza ninguna decodificación de L1 para tramas antes de que ocurra una trama con cambio en L1, entonces se puede realizar la decodificación de L1 para la trama que tiene el cambio en L1. De esta manera, se pueden omitir las operaciones innecesarias. Usando este campo, un receptor puede evitar la operación de decodificación de L1 redundante. Este valor también se puede calcular por un receptor con información de L1 ya decodificada.

Si el L1_PART2_CHANGE_COUNTER es 0, significa que no ha habido un cambio en la L1 durante al menos 256 tramas (2^8, 8 es el número de bits usados para el L1_PART2_CHANGE_COUNTER). En este uno de los mejores casos, un receptor necesita decodificar L1 solamente cada 51 segundos. Este proceso se puede realizar en el Analizador Sintáctico de Tramas r708 de la Fig. 91. El Analizador Sintáctico de Tramas puede determinar si el preámbulo actual tiene un cambio en L1 y puede controlar los procesos posteriores en el recorrido de la señal de L1. Un receptor puede calcular el PLP_START para una trama específica a partir de los PLP_START y PLP_MODCOD ya obtenidos, sin realizar la decodificación de L1 para obtener el PLP_START.

La Fig. 111 muestra ejemplos de campos mostrados en la Fig. 110. Los bloques de un receptor pueden realizar los procesos según los valores indicados por los campos en los ejemplos.

La Fig. 112 muestra otro ejemplo de la señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 110, se modifican algunos campos y se añaden algunos campos para mejorar una eficiencia de la decodificación de servicios por un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener parámetros de señalización de L1 a partir de las señales del recorrido de L1 que se decodifican según un orden de cada campo y la longitud de campo. Se puede modificar un nombre de cada campo, un número de bits de cada campo, o un ejemplo de cada campo. Excepto los campos modificados de la figura previa, las descripciones de los campos son idénticas a las descripciones de campos antes mencionadas.

Las descripciones de DSLICE_START, DSLICE_WIDTH, NOTCH_START, y NOTCH_WIDTH son idénticas a las descripciones previas. Sin embargo, se puede minimizar la sobrecarga de señalización señalizando los campos con un número mínimo de bits según el modo de GI. En consecuencia, se puede decir que la señalización de DSLICE_START, DSLICE_WIDTH, NOTCH_START, y NOTCH_WIDTH se basa en el modo de GI. La información de L1 se puede obtener a partir del recorrido de la señal de L1 de un receptor de la Fig. 91. Un controlador de sistema puede determinar un número de bits usados para cada campo según el valor de GI obtenido y puede leer los campos en consecuencia. El valor de GI necesita ser transmitido antes que otros valores.

En lugar de DSLICE_START y DSLICE_WIDTH, se pueden transmitir 12 bits de posición de sintonización que indican una ubicación optimizada para obtener un segmento de datos y 11 bits del valor de desplazamiento a partir de la posición de sintonización para indicar una anchura de un segmento de datos. Especialmente, usando los 11 bits del valor de desplazamiento, se pueden señalizar los segmentos de datos que ocupan un máximo de 8 canales unidos y un receptor que pueda recibir tales segmentos de datos puede operar apropiadamente. Un sintonizador r700 de un receptor de la Fig. 91 puede determinar el ancho de banda de RF usando una posición de sintonización y puede obtener una anchura de un segmento de datos usando el valor de desplazamiento, para servir un mismo propósito que la DSLICE_WIDTH antes mencionada.

DSLICE_CONST_FLAG es un campo para indicar si una configuración de un segmento de datos específico se mantiene como una constante. Usando este campo obtenido a partir de una L1 de un cierto ancho de banda, un

receptor puede determinar si un segmento de datos específico tiene una configuración constante, entonces el receptor puede recibir los PLP del segmento de datos específico sin decodificación de L1 adicional. Este tipo de proceso puede ser útil para recibir un segmento de datos que se sitúa en un ancho de banda donde no está disponible la decodificación de L1.

DSLICE_NOTCH_FLAG es un campo o una bandera para indicar las bandas de supresión en ambos bordes de un segmento de datos específico. Se puede usar el Bit Más Significativo (MSB) como un indicador para los alrededores de la banda de supresión en un ancho de banda bajo y se puede usar el Bit Menos Significativo (LSB) como un indicador para los alrededores de la banda de supresión en un ancho de banda alto. Usando el campo, cuando un receptor decodifica un segmento de datos específico, el receptor puede tener en cuenta una banda de supresión averiguando los cambios en las portadoras activas causados por los alrededores de pilotos continuos en ambos extremos de una banda de supresión. Esta información se puede obtener también a partir de la información de supresión transmitida en NOTCH_START y NOTCH_WIDTH. El Desintercalador en Tiempo r710 de un receptor de la Fig. 91 puede usar la información para encontrar la ubicación de las portadoras activas y enviar solamente los datos que corresponden a las portadoras activas, al analizador sintáctico de segmentos de datos.

Para PLP_TYPE, se añade un bit adicional a la Fig. 110. La Fig. 113 muestra un ejemplo de PLP_TYPE de la Fig.

112. Se puede transmitir un valor que indica el PLP de datos empaquetados. Se puede multiplexar un flujo de TS grande que tenga una tasa de datos elevada en múltiples PLP. Los PLP de datos empaquetados se pueden usar para indicar los PLP donde se transmiten los flujos multiplexados. Para un receptor legado que es incapaz de decodificar un PLP específico, este campo puede impedir que el receptor acceda al PLP, de esta manera, se puede impedir un posible funcionamiento defectuoso.

Aún como un método alternativo, si se usa el dslice_width antes mencionado junto con el campo dslice_start y la información de supresión, un receptor puede determinar qué frecuencia decodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador (r700) de la Fig. 91. Se puede usar información tal como dslice_start, dslice_width, notch_start, y notch_width como señal de control del Sintonizador r700. De esta manera, puede llegar a ser posible obtener un segmento de datos y sintonizar de manera simultánea a una banda de RF donde no existen problemas de decodificación de L1, evitando la supresión.

Con respecto a la señalización de L1 de la Fig. 112, la Fig. 114 muestra una relación entre la señalización de L1 y la señalización de L2 cuando un PLP es del tipo empaquetado. Además, la Fig. 114 muestra también una acción que se puede tomar por un receptor para tal caso. La TS1 se puede correlacionar en el PLP37 a través de c2dsd de L2. Esta TS1 corresponde a un PLP normal de L1, de esta manera, el PLP se puede decodificar por un receptor normal (sintonizador único de 8 MHz) y un receptor de alta calidad (sintonizador múltiple o sintonizador de banda ancha (>8 MHz)). La TS2 y la TS3 se correlacionan en PLP39 y PLP44 respectivamente, a través de c2dsd. Éstas corresponden al PLP empaquetado de L1, de esta manera, estos PLP se pueden decodificar por un receptor de alta calidad (sintonizador múltiple o sintonizador de banda ancha (>8 MHz)) pero no por un receptor normal (sintonizador único de 8 MHz). En consecuencia, según la información de L1, un receptor puede comprobar si se recibió o no la TS correspondiente.

La Fig. 115 y la Fig. 116 son diagramas de flujo que describen las acciones de decodificación de L1 y de decodificación de L2 para el tipo de PLP empaquetado y el tipo de PLP normal en un receptor normal y un receptor de alta calidad, respectivamente. La Fig. 117 muestra un ejemplo de la estructura y la sintaxis del c2_delivery_system_descriptor para la señalización de L2 mientras que se tiene cuenta la Fig. 112. Este descriptor puede correlacionar el TS_id en plp_id como se muestra en la Fig. 114. La información empaquetada se puede procesar en L1, de esta manera, no necesita ser señalizada en L2. Las variables mostradas en la Fig. 117 se describen como sigue.

Plp_id: Este campo de 8 bits identifica únicamente un PLP de datos dentro de un Sistema C2.

C2_system_id: Este campo de 16 bits identifica únicamente un sistema C2. La parte restante de este descriptor, que sigue inmediatamente al campo C2_system_id solamente está presente una vez por sistema C2, debido a que los parámetros son únicamente aplicables a todos los segmentos de datos trasladados a un Sistema C2 particular. Una presencia o ausencia de esa parte se puede derivar del campo de longitud del descriptor. En ausencia de la parte restante, esta longitud es igual a 0x07, de otro modo se asigna un valor mayor.

C2_Sytem_tuning_frequency: Este campo de 32 bits indica un valor de frecuencia. El intervalo de codificación puede ser desde un mínimo de 1 Hz (0x00000001) hasta un máximo de 4.294.967. 295 Hz (0xFFFFFFFF). Este campo de datos puede dar una frecuencia de sintonización, donde se transmite un Preámbulo completo dentro de una ventana de sintonización. En general la C2_Sytem_tuning_frequency es la frecuencia central de un C2_System, pero se puede desviar de la frecuencia central en caso de que existan supresiones en esta área.

Active_OFDM_symbol_duration: Este campo de 3 bits indica una duración del símbolo OFDM activo. Se muestra un ejemplo en la Fig. 118.

Guard_interval: Este campo de 3 bits indica un intervalo de guarda. Se muestra un ejemplo en la Fig. 119.

En los ejemplos previos de intercalado/desintercalado en tiempo de L1, para los casos cuando TI_DEPTH es “10” u “11”, el Correlacionador de preámbulos 1007-L1 de la Fig. 90 puede dividir uniformemente el bloque de L1 original en cuatro u ocho sub-bloques. Sin embargo, si el tamaño del sub-bloque es menor que un tamaño mínimo requerido para realizar una codificación de FEC, no se puede realizar apropiadamente la codificación de FEC. Una posible solución puede ser establecer un umbral. Si el tamaño del bloque de L1 es menor que un umbral establecido, el bloque de L1 se puede repetir durante cuatro u ocho veces para casos cuando la TI_DEPTH es “10” u “11”. Si el tamaño de un bloque de L1 es mayor que un umbral establecido, se puede dividir uniformemente el bloque de L1 en cuatro u ocho sub-bloques. Se puede establecer el umbral como cuatro u ocho veces del tamaño mínimo requerido para realizar una codificación de FEC.

Además, el establecimiento de la TI_DEPTH como “10” u “11” es para casos cuando el efecto de intercalado en el tiempo no se obtiene debido a un tamaño de bloque de L1 pequeño. De esta manera, se puede definir el umbral como un tamaño de bits de información que se puede transmitir por un único símbolo de preámbulo. Por ejemplo, si se supone una codificación de FEC de L1 idéntica a DVB-T2, un umbral será de 4.772 bits.

Para los casos cuando la TI_DEPTH es “10” u “11”, usar la información del tamaño de L1, profundidad de TI, y un valor de umbral compartido entre un transmisor y un receptor, los módulos de un receptor, desde el decodificador de cabecera de FEC r1012-L1 a L1_FEC_Merger r1018-L1 de la Fig. 91 pueden determinar un tamaño del sub-bloque de L1, combinando, y fusionando los sub-bloques de L1 que se transmiten en un símbolo de OFDM de un preámbulo.

Si un tamaño de L1 es menor que un valor de umbral, el L1_FEC_Merger r1018-L1 de la Fig. 91 no necesita fusionar los sub-bloques divididos debido a que el bloque de L1 original se transmite repetidamente según una TI_DEPTH en cuatro u ocho símbolos OFDM. Sin embargo, si un tamaño de L1 es mayor que un valor de umbral, debido a que se usa un número de símbolos que es mayor que el número de los símbolos OFDM requeridos para transmitir el bloque de L1, el decodificador de cabecera de FEC r1012-L1 de la Fig. 91 puede obtener un tamaño de un sub-bloque usando la TI_DEPTH. Entonces, el combinador L1_FEC r1017-L1 puede combinar los bloques de FEC de L1 y el desintercalador en tiempo r1010-L1 puede realizar el desintercalado. Por último, el fusionador L1_FEC r1018-L1 puede fusionar los bloques de L1_FEC para restaurar el bloque de L1 original.

La Fig. 120 muestra otro ejemplo de la señalización de L1 que se transmite en una cabecera de trama. Comparada con la Fig. 112, se modifican algunos campos y se añaden algunos campos para mejorar una eficiencia de la decodificación de servicio por un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener los parámetros de señalización de L1 a partir de las señales del recorrido de la L1 que se decodifican según un orden de cada campo y la longitud de campo. Se puede modificar un nombre de cada campo, un número de bits de cada campo, o un ejemplo de cada campo. Excepto los campos modificados de la figura previa, las descripciones de los campos son idénticas a las descripciones de los campos antes mencionadas.

DSLICE_TUNE_POS indica una posición de sintonización para que un receptor obtenga un segmento de datos. Dependiendo de un modo de GI, este valor se puede expresar en 12 u 11 bits. DSLICE_OFFSET_RIGHT y DSLICE_OFFSET_LEFT que indican el valor de desplazamiento a partir de una posición de sintonización o una anchura de un segmento de datos, se pueden expresar en 9 u 8 bits, dependiendo de un modo de GI. Si el desplazamiento puede tener un valor con signo, es decir, un valor positivo o negativo, también se puede expresar una posición y una anchura de un segmento de datos que tiene una banda estrecha. El Sintonizador r700 de un receptor en la Fig. 91 puede determinar una banda de RF que usa una posición de sintonización, entonces usando este valor de desplazamiento con signo, se puede obtener la anchura del segmento de datos. De esta manera, este campo puede servir a un mismo propósito que la DSLICE_WIDTH antes mencionada. Un receptor puede obtener la anchura de bits usando un valor de GI.

DSLlCE_NOTCH_FLAG es una bandera que indica que un cierto segmento de datos es adyacente a una banda de supresión. Puede servir a un mismo propósito que los ejemplos antes mencionados pero aquí, solamente se usa 1 bit para este campo por cada segmento de datos. Usando este 1 bit de información, un receptor puede realizar la misma función que los ejemplos antes mencionados.

PLP_BUNDLED_FLAG indica que un PLP es un PLP de datos empaquetados. Es decir, PLP_BUNDLED_FLAG indica si un PLP está o no empaquetado con otro PLP dentro de un sistema de difusión. Este campo puede servir a un mismo propósito que el PLP de datos empaquetados antes mencionado del PLP_TYPE de la Fig. 112. El PLP_TYPE se muestra en la Fig. 110.

La Fig. 121 muestra otros dos ejemplos de intercalado en tiempo que se pueden usar en el recorrido de la L1 de la Fig. 90. Como se ve en Intercalado en Tiempo ENCENDIDO (1), el intercalado puede ser solamente intercalado de bloques. Comparado con el método mostrado en la Fig. 83, el rendimiento del intercalado en frecuencia puede no ser tan bueno como el método mostrado en la Fig. 83. Sin embargo, para los casos cuando la TI_DEPTH es “10” u “11”, sin repetir o dividir los bloques de L1 según un umbral, los bloques de L1 se pueden extender en la dirección del tiempo con independencia del tamaño del bloque de L1 entonces se pueden repetir en un preámbulo si hay

espacio en el preámbulo, de esta manera, este método puede ser ventajoso porque se puede simplificar el control. El intercalado se puede realizar escribiendo los flujos de símbolos de entrada en la dirección de tiempo y leyendo los flujos de símbolos escritos en una dirección de frecuencia. El desintercalador en tiempo r1010-L1 en el recorrido de la L1 de un receptor de la Fig. 91 puede realizar el desintercalado escribiendo los flujos de símbolos de entrada en

5 una dirección de frecuencia y leyendo los flujos de símbolos escritos en una dirección de tiempo.

Un segundo ejemplo o el Intercalado en Tiempo ENCENDIDO (2) de la Fig. 121 incluye el proceso adicional al ENCENDIDO (1) del Intercalado en Tiempo, que es un desplazamiento circular en una dirección de las filas. Mediante este proceso, además de las ventajas del ENCENDIDO (1) del Intercalado en Tiempo, se puede obtener un efecto de extensión en un dominio de la frecuencia. El Desintercalador en tiempo r1010-L1 en el recorrido de la

10 L1 de un receptor de la Fig. 91 necesita realizar un nuevo desplazamiento circular en una dirección de las filas antes de realizar el proceso de ENCENDIDO (1) del Intercalado en tiempo.

Usando los métodos y dispositivos sugeridos, entre otras ventajas es posible implementar un transmisor, receptor digital eficiente y una estructura de señalización de capa física.

Transmitiendo la información de ModCod en cada cabecera de trama en BB que es necesaria para ACM/VCM y

15 transmitir el resto de la señalización de la capa física en una cabecera de trama, se puede minimizar la sobrecarga de señalización.

Se puede implementar una QAM modificada para una transmisión energéticamente más eficiente o un sistema de difusión digital más robusto frente al ruido. El sistema puede incluir el transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

20 Se puede implementar una QAM No uniforme Mejorada para una transmisión energéticamente más eficiente o un sistema de difusión digital más robusto frente al ruido. Se describe también un método del uso de tasa de código del código de corrección de error de la NU-QAM y MQAM. El sistema puede incluir el transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

El método de señalización de L1 sugerido puede producir la sobrecarga en un 3~4% minimizando la sobrecarga de 25 señalización durante la unión de canales.

Será evidente para aquellos expertos en la técnica que se pueden hacer diversas modificaciones y variaciones en la presente invención sin apartarse de la invención.

Claims

REIVINDICACIONES

1. Un transmisor para transmitir datos de difusión de vídeo digital, el transmisor que comprende:

unos primeros medios de codificación de Corrección de Errores sin Canal de Retorno, FEC, (702-0) para codificar FEC los datos de Conducto de Capa Física, PLP;

unos segundos medios de codificación FEC (702-L1) para datos de señalización de Capa 1 de codificación FEC;

medios de formación de segmento de datos (706) para construir al menos un segmento de datos que trasporta los datos de PLP codificados FEC;

medios de formación de tramas (711) para ensamblar el al menos un segmento de datos y los datos de señalización de Capa 1 codificados FEC para formar una señal de trama,

en donde el transmisor está configurado para procesar los datos de señalización de Capa 1,

en donde los datos de señalización de Capa 1 incluyen una información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal,

en donde los datos de señalización de Capa 1 incluyen una información de PLP_type que indica si un PLP es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y

en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.
2. El transmisor de la reivindicación 1, en donde el transmisor además comprende:

medios de intercalado en tiempo (708) para intercalar en tiempo datos dentro de cada uno del al menos un segmento de datos; y

medios de intercalado en frecuencia (709) para intercalar en frecuencia los datos intercalados en tiempo dentro de cada uno del al menos un segmento de datos.
3. Un receptor para procesar datos de difusión de vídeo digital, el receptor que comprende:

medios de análisis sintáctico de tramas (r708) para analizar sintácticamente una trama de señal que tiene al menos un segmento de datos que incluye uno o más datos de Conducto de Capa Física, PLP, y una cabecera de trama que incluye datos de señalización de Capa 1 y que saca el al menos un segmento de datos y datos de señalización de Capa 1;

medios de análisis sintáctico de datos (r711) para analizar el al menos un segmento de datos y que saca los datos de PLP;

unos primeros medios de decodificación de Corrección de Errores Sin Canal de Retorno, FEC, (r715-C) para decodificar FEC los datos de PLP; y

unos segundos medios de decodificación (r715-L1) para decodificar FEC los datos de señalización de Capa 1,

en donde el receptor está configurado para procesar los datos de señalización de Capa 1,

en donde los datos de señalización de Capa 1 incluyen una información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal,

en donde los datos de señalización de Capa 1 incluyen además una información de PLP_type que indica si un PLP es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y

en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.
4. El receptor de la reivindicación 3, en donde el receptor además comprende:

medios de desintercalado en frecuencia (r709) para desintercalar en frecuencia datos dentro de cada uno del al menos un segmento de datos; y

medios de desintercalado en tiempo (r710) para desintercalar en tiempo los datos desintercalados en frecuencia dentro de cada uno del al menos un segmento de datos.
5. Un método para transmitir datos de difusión de vídeo digital, el método que comprende: codificar con Corrección de Errores Sin Canal de Retorno, FEC, los datos de Conducto de Capa Física, PLP; codificar FEC los datos de señalización de Capa 1; construir al menos un segmento de datos que transporta los datos de PLP codificados FEC; ensamblar el al menos un segmento de datos y los datos de señalización de Capa 1 codificados FEC para formar

una trama de señal,

en donde los datos de señalización de Capa 1 incluyen una información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal, en donde los datos de señalización de Capa 1 incluyen además una información de PLP_type que indica si un PLP

es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y

en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.
6.

El método de la reivindicación 5, en donde el método además comprende: intercalar en tiempo datos dentro de cada uno del al menos un segmento de datos; e intercalar en frecuencia los datos intercalados en tiempo dentro de cada uno del al menos un segmento de datos.
7.

Un método para recibir datos de difusión de vídeo digital, el método que comprende:

analizar sintácticamente una trama de señal que tiene al menos un segmento de datos que transporta uno o más datos de Conducto de Capa Física, PLP, y una cabecera de trama que incluye datos de señalización de Capa 1 y que saca el al menos un segmento de datos y datos de señalización de Capa 1;

analizar sintácticamente el al menos un segmento de datos y sacar los datos de PLP;

decodificar con Corrección de Errores Sin Canal de Retorno, FEC, los datos de PLP; y

decodificar FEC los datos de señalización de Capa 1,

en donde los datos de señalización de Capa 1 incluyen una información de Dslice_ID que identifica el al menos un segmento de datos en la trama de señal,

en donde los datos de señalización de Capa 1 incluyen además una información de PLP_type que indica si un PLP es un PLP común o un PLP de datos normales o un PLP de datos agrupados y los datos de señalización de Capa 1 además incluyen una información de PLP_bundle_Flag, la información de PLP_bundle_Flag que indica si el PLP está empaquetado o no con otros PLP dentro de un sistema de difusión, y

en donde el PLP empaquetado que transporta al menos un servicio se demultiplexa en múltiples segmentos de datos.
8. El método de la reivindicación 7, en donde el método además comprende: desintercalar en frecuencia datos dentro de cada uno del al menos un segmento de datos; y desintercalar en tiempo los datos desintercalados en frecuencia dentro de cada uno del al menos un segmento de

datos.