ES2394756T3

ES2394756T3 - Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal

Info

Publication number: ES2394756T3
Application number: ES09161877T
Authority: ES
Inventors: Woo Suk Ko; Ho Taek Hong; Sang Chul Moon
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2009-01-29
Filing date: 2009-06-03
Publication date: 2013-02-05
Anticipated expiration: 2029-06-03
Also published as: DK2432185T3; CN103716145B; DK2432184T3; SI2432184T1; EP2432184A1; CN102301705B; ES2394773T3; PT2432184E; SI2214367T1; PL2432184T3; KR20110105865A; DK2214367T3; EP2214367B1; EP2432185A1; CN103716145A; KR101556168B1; PT2214367E; WO2010087546A1; EP2432185B1; CN102301705A

Abstract

Un transmisor para transmitir datos de difusión a un receptor, el transmisor que comprende:unos medios de procesamiento de entrada (101) configurados para recibir flujos de entrada, para añadir almenos una cabecera en banda base a los flujos de entrada recibidos, y componer al menos una trama en banda base; yunos primeros medios de BICM, Codificación y Modulación Intercalada de Bits, (102; 301 a 308)configurados para codificar datos BCH de la trama en banda base, para codificar LDPC los datoscodificados BCH, y para el intercalado de bits de los datos codificados LDPC;unos segundos medios de BICM (301-1 a 308-1) configurados para codificar BCH datos de señalización deCapa 1, para codificar LDPC los datos de señalización de L1 codificados BCH, y para el intercalado de bitsde los datos de señalización de Capa 1 codificados LDPC;el transmisor que se caracteriza porque además comprende:unos medios de intercalado en el tiempo (1008-L1) configurados para intercalar en el tiempo los datos deseñalización de Capa 1 con una profundidad de intercalado en el tiempo;un formador de tramas (103) configurado para ensamblar los datos intercalados de bits y los datos deseñalización de Capa 1 intercalados en el tiempo para formar una trama de señal que incluye al menos unsímbolo de preámbulo que transporta los datos de señalización de Capa 1; yunos medios de generación OFDM (104) configurados para modular en OFDM la trama de señal formada,en el que el transmisor está configurado para procesar el al menos un símbolo de preámbulo, el al menos unsímbolo de preámbulo incluye una cabecera de Capa 1, y la cabecera de Capa 1 incluye información delL1_INFO_Size que indica la mitad de tamaño de los datos de señalización de L1 y los datos de relleno de bloque deL1 y la información de profundidad de intercalado en el tiempo que indica la profundidad de intercalado en el tiempode los datos de señalización de Capa 1.

Description

Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal

Campo de la invención

La presente invención se refiere a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, y más particularmente, a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

A medida que la tecnología digital de difusión se ha desarrollado, los usuarios han recibido una imagen en movimiento de alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento de los componentes físicos, se proporcionará un entorno mejor a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una variedad de servicios complementarios alos usuarios así como una señal de vídeo y una señal de audio. Los documentos de la ORGANIZACIÓN DVB “en_302xxxv010101rev3.3.doc” y “tm3980.DVB-T2.V0.5.5” revelan métodos de la técnica anterior para difundir señales de vídeo digitales.

La Difusión de Video Digital (DVB)-C2 es la tercera especificación que se une a la familia DVB de sistemas de transmisión de segunda generación. Desarrollada en 1994, hoy DVB-C está desplegada en más de 50 millones de sintonizadores de cable en todo el mundo. En línea con los otros sistemas DVB de segunda generación, DVB-C2 usa una combinación de códigos de comprobación de paridad de Baja densidad (LDPC) y BCH. Esta potente corrección de error sin canal de retorno (FEC) proporciona una mejora de alrededor de 5 dB de relación portadora a ruido sobre DVB-C. Esquemas apropiados de intercalado de bits optimizan la robustez general del sistema de FEC. Extendidas por una cabecera, estas tramas se llaman Conductos de Capa Física (PLP). Uno o más de estos PLP se multiplexan en un segmento de datos. El intercalado de dos dimensiones (en los dominios del tiempo y de la frecuencia) se aplica a cada segmento permitiendo al receptor eliminar el impacto de los deterioros de ráfagas y la interferencia de frecuencia selectiva tal como una entrada de frecuencia única.

Con el desarrollo de estas tecnologías digitales de difusión, aumentó un requisito de un servicio tal como una señal de vídeo y señal de audio y aumentó gradualmente el tamaño de los datos deseados por los usuarios o el número de canales de difusión.

RESUMEN DE LA INVENCIÓN

Por consiguiente, la presente invención se dirige a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal que sustancialmente obvia uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la capacidad de corrección de errores de bits que configuran un servicio.

Las ventajas, objetos y rasgos adicionales de la invención se establecerán en adelante en parte en la descripción que sigue y en parte llegarán a ser evidentes a aquéllos que tienen experiencia habitual en la técnica tras el examen de lo siguiente. Los objetivos y otras ventajas de la invención se pueden realizar y alcanzar por la estructura particularmente señalada en la descripción escrita y las reivindicaciones de la misma así como por los dibujos adjuntos.

DESCRIPCIÓN DE LAS REALIZACIONES PREFERENTES

Los dibujos anexos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen una parte de esta solicitud, ilustran realización(es) de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La Fig. 1 es un ejemplo de modulación de amplitud en Cuadratura -64 (QAM) que se usa en el DVB-T europeo.

La Fig. 2 es un método de Código Gray Reflejado Binario (BRGC).

La Fig. 3 una salida cercana a Gaussiana modificando la 64-QAM usada en DVB-T.

La Fig. 4 es la distancia Hamming entre un par Reflejado en BRGC.

La Fig. 5 es características en QAM donde existe un par Reflejado para cada eje I y eje Q. La Fig. 6 es un método para modificar la QAM usando un par Reflejado de BRGC. La Fig. 7 es un ejemplo de 64/256/1024/4096-QAM modificada. Las Fig. 8-9 son un ejemplo de 64-QAM modificada usando un Par Reflejado de BRGC. Las Fig. 10-11 son un ejemplo de 256-QAM modificada usando un Par Reflejado de BRGC. Las Fig. 12-13 son un ejemplo de 1024-QAM modificada usando un Par Reflejado de BRGC (0 ~ 511). Las Fig. 14-15 son un ejemplo de 1024-QAM modificada usando un Par Reflejado de BRGC (512 ~ 1023). Las Fig. 16-17 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (0 ~ 511). Las Fig. 18-19 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (512 ~ 1023). Las Fig. 20-21 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (1024 ~1535). Las Fig. 22-23 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (1536 ~ 2047). Las Fig. 24-25 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (2048~2559). Las Fig. 26-27 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (2560 ~ 3071). Las Fig. 28-29 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (3072 ~ 3583). Las Fig. 30-31 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (3584 ~4095). La Fig. 32 es un ejemplo de correlación de bits de la QAM Modificada donde 256-QAM se modifica usando BRGC. La Fig. 33 es un ejemplo de transformación de MQAM en una constelación no uniforme. La Fig. 34 es un ejemplo de un sistema de transmisión digital. La Fig. 35 es un ejemplo de un procesador de entrada. La Fig. 36 es una información que se puede incluir en banda Base (BB). La Fig. 37 es un ejemplo de BICM. La Fig. 38 es un ejemplo de codificador acortado/perforado. La Fig. 39 es un ejemplo de aplicar varias constelaciones. La Fig. 40 es otro ejemplo de los casos en que se considera la compatibilidad entre sistemas convencionales. La Fig. 41 es una estructura de trama que comprende el preámbulo para la señalización de L1 y el símbolo de datos

para los datos de PLP. La Fig. 42 es un ejemplo de formador de tramas. La Fig. 43 es un ejemplo de inserción de piloto (404) mostrado en la Fig. 4. La Fig. 44 es una estructura de SP. La Fig. 45 es una nueva estructura de SP o Patrón Piloto (PP) 5'. La Fig. 46 es una estructura PP5' sugerida. La Fig. 47 es una relación entre el símbolo de datos y el preámbulo. La Fig. 48 es otra relación entre el símbolo de datos y el preámbulo. La Fig. 49 es un ejemplo de perfil de retardo del canal de cable. La Fig. 50 es una estructura de piloto dispersa que usa z=56 y z=112. La Fig. 51 es un ejemplo de modulador basado en OFDM.

La Fig. 52 es un ejemplo de estructura de preámbulo. La Fig. 53 es un ejemplo de descodificación de Preámbulo. La Fig. 54 es un proceso para diseñar un preámbulo más optimizado. La Fig. 55 es otro ejemplo de estructura de preámbulo. La Fig. 56 es otro ejemplo de descodificación de Preámbulo. La Fig. 57 es un ejemplo de estructura de Preámbulo. La Fig. 58 es un ejemplo de descodificación de L1. La Fig. 59 es un ejemplo de procesador analógico. La Fig. 60 es un ejemplo de sistema receptor digital. La Fig. 61 es un ejemplo de procesador analógico usado en el receptor. La Fig. 62 es un ejemplo de demodulador. La Fig. 63 es un ejemplo de analizador sintáctico de tramas. La Fig. 64 es un ejemplo de demodulador BICM. La Fig. 65 es un ejemplo de descodificación LDPC que usa acortamiento/perforación. La Fig. 66 es un ejemplo de procesador de salida. La Fig. 67 es un ejemplo de la tasa de repetición de bloque de L1 de 8 MHz. La Fig. 68 es un ejemplo de la tasa de repetición de bloque de L1 de 8 MHz. La Fig. 69 es una nueva tasa de repetición de bloque de L1 de 7,61 MHz. La Fig. 70 es un ejemplo de señalización de L1 que se transmite en la cabecera de la trama. La Fig. 71 es el resultado del preámbulo y la simulación de la Estructura de L1. La Fig. 72 es un ejemplo de intercalador de símbolos. La Fig. 73 es un ejemplo de una transmisión de bloque de L1. La Fig. 74 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 75 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 76 es una tabla de análisis de sobrecarga de la señalización de L1 que se transmite en la cabecera de

FECFRAME en la Inserción de Cabecera ModCod (307) en el trayecto de datos del módulo de BICM mostrado en la

Fig. 3.

La Fig. 77 está mostrando una estructura de cabecera FECFRAME para minimizar la sobrecarga. La Fig. 78 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 anteriormente mencionada.

La Fig. 79 está mostrando ejemplos de una trama de transmisión y una estructura de trama FEC.

La Fig. 80 está mostrando un ejemplo de señalización de L1.

La Fig. 81 está mostrando un ejemplo de señalización de L1 previa.

La Fig. 82 está mostrando una estructura de bloque de señalización de L1.

La Fig. 83 está mostrando un intercalado en el tiempo de L1.

La Fig. 84 está mostrando un ejemplo de extraer modulación e información de código.

La Fig. 85 está mostrando otro ejemplo de la señalización de L1 previa.

La Fig. 86 está mostrando un ejemplo de programación del bloque de señalización de L1 que se transmite en el

preámbulo.

La Fig. 87 está mostrando un ejemplo de señalización de L1 previa donde se considera aumentar la potencia.

La Fig. 88 está mostrando un ejemplo de señalización de L1.

La Fig. 89 está mostrando otro ejemplo de extraer modulación e información de código.

La Fig. 90 está mostrando otro ejemplo de extraer modulación e información de código.

La Fig. 91 está mostrando un ejemplo de sincronización de L1 previa.

La Fig. 92 está mostrando un ejemplo de señalización de L1 previa.

La Fig. 93 está mostrando un ejemplo de señalización de L1.

La Fig. 94 está mostrando un ejemplo del trayecto de señalización de L1.

La Fig. 95 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama.

La Fig. 96 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama.

La Fig. 97 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama.

La Fig. 98 muestra un ejemplo de señalización de L1.

La Fig. 99 es un ejemplo de intercalador de símbolos.

La Fig. 100 está mostrando un rendimiento de intercalado del intercalador en el tiempo de la Fig. 99.

La Fig. 101 es un ejemplo de intercalador de símbolos.

La Fig. 102 está mostrando un rendimiento de intercalado del intercalador en el tiempo de la Fig. 101.

La Fig. 103 es un ejemplo de desintercalador de símbolos.

La Fig. 104 es otro ejemplo de intercalador en el tiempo.

La Fig. 105 es un resultado de intercalado que usa el método mostrado en la Fig. 104.

La Fig. 106 es un ejemplo de método de direccionamiento de la Fig. 105.

La Fig. 107 es otro ejemplo de intercalado en el tiempo de L1.

La Fig. 108 es un ejemplo de desintercalador de símbolos.

La Fig. 109 es otro ejemplo de desintercalador.

La Fig. 110 es un ejemplo de desintercalador de símbolos.

La Fig. 111 es un ejemplo de direcciones de fila y columna para desintercalado en el tiempo. La Fig. 112 muestra un ejemplo de intercalado general de bloques en un dominio de símbolo de datos donde no se usan pilotos.

La Fig. 113 es un ejemplo de un transmisor OFDM que usa segmentos de datos.

La Fig. 114 es un ejemplo de un receptor OFDM que usa segmento de datos.

La Fig. 115 es un ejemplo de intercalador en el tiempo y un ejemplo de desintercalador en el tiempo.

La Fig. 116 es un ejemplo de la formación de símbolos OFDM.

La Fig. 117 es un ejemplo de un Intercalador en el Tiempo (TI).

La Fig. 118 es un ejemplo de un Intercalador en el Tiempo (TI).

La Fig. 119 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en un

receptor.

La Fig. 120 es un ejemplo de un proceso en un receptor para obtener L1_XFEC_FRAME desde el preámbulo.

La Fig. 121 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en un receptor. La Fig. 122 es un ejemplo de un Intercalador en el Tiempo (TI). La Fig. 123 es un ejemplo de un transmisor OFDM que usa segmentos de datos. La Fig. 124 es un ejemplo de un receptor OFDM que usa segmentos de datos. La Fig. 125 es un ejemplo de un Intercalador en el Tiempo (TI). La Fig. 126 es un ejemplo de un Desintercalador en el Tiempo (TDI). La Fig. 127 es un ejemplo de un Intercalador en el Tiempo (TI). La Fig. 128 es un ejemplo de flujo de intercalado y desintercalado en el tiempo de preámbulo. La Fig. 129 es un parámetro de profundidad de Intercalado en el Tiempo en la señalización de cabecera de L1. La Fig. 130 es un ejemplo de una señalización de cabecera de L1, estructura de L1, y un método de relleno. La Fig. 131 es un ejemplo de señalización de L1. La Fig. 132 es un ejemplo de dslice_ti_depth. La Fig. 133 es un ejemplo de dslice_type. La Fig. 134 es un ejemplo de plp_type. La Fig. 135 es un ejemplo de Plp_payload_type. La Fig. 136 es un ejemplo de Plp_modcod. La Fig. 137 es un ejemplo de GI. La Fig. 138 es un ejemplo de PAPR. La Fig. 139 es un ejemplo de señalización de L1. La Fig. 140 es un ejemplo de plp_type. La Fig. 141 es un ejemplo de señalización de L1. La Fig. 142 es un ejemplo de una señalización de cabecera de L1, estructura de L1, y un método de relleno.

DESCRIPCIÓN DE LAS REALIZACIONES PREFERENTES

Se hará ahora referencia en detalle a las realizaciones preferentes de la presente invención, ejemplos de las cuales se ilustran en los dibujos anexos. Siempre que sea posible, los mismos números de referencia se usarán a lo largo de los dibujos para referirse a las partes iguales o similares.

En la siguiente descripción, el término "servicio" es indicativo de cualquiera de los contenidos de difusión que se pueden transmitir/recibir mediante el aparato de transmisión/recepción de señal.

La "Modulación de Amplitud de Cuadratura" (QAM) que usa el Código Binario Reflejado Gray (BRGC) se usa como modulación en un entorno de transmisión de difusión donde se usa Modulación Codificada de Intercalado de Bits (BICM) convencional. La Fig. 1 muestra un ejemplo de 64-QAM usada en la DVB-T europea.

El BRGC se puede hacer usando el método mostrado en la Fig. 2. Un BRGC de n bits se puede hacer añadiendo un código inverso de BRGC de (n-1) bits (es decir, código reflejado) a la parte de atrás de (n-1) bits, añadiendo 0 a una parte delantera de BRGC de (n-1) bits original, y añadiendo 1 a una parte delantera de código reflejado. El código BRGC hecho mediante este método tiene una distancia de Hamming entre códigos adyacentes de uno (1). Además, cuando se aplica el BRGC a la QAM, la distancia de Hamming entre un punto y los cuatro puntos que están más estrechamente adyacentes al punto, es uno (1) y la distancia de Hamming entre el punto y otros cuatro puntos que son los segundos más estrechamente adyacentes al punto, es dos (2). Tales características de las distancias de Hamming entre un punto específico de la constelación y otros puntos adyacentes pueden ser denominadas como regla de correlación de Gray en QAM.

Para hacer un sistema robusto contra el Ruido Gaussiano Blanco Aditivo (AWGN), la distribución de las señales transmitidas desde un transmisor se pueden hacer cercanas a la distribución Gaussiana. Para ser capaces de hacer eso, las ubicaciones de puntos en la constelación se pueden modificar. La Fig. 3 muestra una salida próxima a Gaussiana modificando la 64-QAM usada en DVB-T. Tal constelación puede ser denominada como QAM no uniforme (NU-QAM).

Para hacer una constelación de QAM no uniforme, se puede usar la Función de Distribución Acumulativa Gaussiana (CDF). En el caso de 64, 256 o 1024 QAM, es decir, 2^N AM, la QAM se puede dividir en dos N-PAM independientes. Dividiendo la CDF Gaussiana en N secciones de probabilidad idéntica y permitiendo un punto de señal en cada sección para representar la sección, se puede hacer una constelación que tiene una distribución Gaussiana. En otras palabras, se puede definir la coordenada xj de N-PAM no uniforme nuevamente definida como sigue:

La Fig. 3 es un ejemplo de transformación de 64QAM de DVB-T en NU-64QAM usando los métodos anteriores. La Fig. 3 representa un resultado de modificar las coordenadas de cada eje I y eje Q usando los métodos anteriores y correlacionar los puntos de la constelación previos a las coordenadas nuevamente definidas. En el caso de 32, 128,

o 512 QAM, es decir, QAM cruzada, que no es 2^N QAM, modificando adecuadamente Pj, se puede encontrar una nueva coordenada.

Una realización de la presente invención puede modificar la QAM que usa el BRGC usando las características del BRGC. Como se muestra en la Fig. 4, la distancia de Hamming entre pares Reflejados en el BRGC es uno debido a que difiere sólo en un bit que se añade a la parte frontal de cada código. La Fig. 5 muestra las características en QAM donde el par Reflejado existe para cada eje I y eje Q. En esta figura, el par reflejado existe en cada lado de la línea negra de puntos.

Usando pares Reflejados existentes en QAM, una potencia media de una constelación QAM se puede reducir mientras que se mantiene la regla de correlación de Gray en QAM. En otras palabras, en una constelación donde una potencia media está normalizada como 1, la distancia Euclideana mínima en la constelación se puede aumentar. Cuando esta QAM modificada se aplica a los sistemas de difusión o de comunicación, es posible implementar o bien un sistema más robusto al ruido usando la misma energía que un sistema convencional o bien un sistema con el mismo rendimiento que un sistema convencional pero que usa menos energía.

La Fig. 6 muestra un método para modificar la QAM usando un par Reflejado del BRGC. La Fig. 6a muestra una constelación y la Fig. 6b muestra un diagrama de flujo para modificar la QAM usando un par Reflejado del BRGC. Primero, se tiene que encontrar un punto objetivo que tiene la potencia más alta entre los puntos de la constelación. Los puntos candidatos son puntos donde ese punto objetivo se puede mover y son los puntos colindantes más cercanos del par reflejado del punto objetivo. Entonces, se necesita encontrar un punto vacío (es decir, un punto que aún no está tomado por otros puntos) que tiene la potencia más pequeña entre los puntos candidatos y se comparan la potencia del punto objetivo y la potencia de un punto candidato. Si la potencia del punto candidato es más pequeña, el punto objetivo se mueve al punto candidato. Estos procesos se repiten hasta que una potencia media de los puntos en la constelación alcanza un mínimo mientras que se mantiene la regla de correlación de Gray.

La Fig. 7 muestra un ejemplo de 64/256/1024/4096-QAM modificada. Los valores correlacionados de Gray corresponden a las Fig. 8 ~ 31 respectivamente. Además de estos ejemplos, se pueden realizar otros tipos de QAM modificada que permiten la optimización de potencia idéntica. Esto es debido a que un punto objetivo se puede mover a múltiples puntos candidatos. La QAM modificada sugerida se puede aplicar a, no sólo 64/256/1024/4096-QAM, sino también a QAM cruzada, QAM de mayor tamaño, o modulaciones que usan otros BRGC distintos de QAM.

La Fig. 32 muestra un ejemplo de correlación de bits de QAM Modificada donde 256-QAM se modifica usando el BRGC. La Fig. 32a y la Fig. 32b muestran correlaciones de los Bits Más Significativos (MSB). Los puntos designados como círculos rellenos representan correlaciones de unos y puntos designados como círculos en blanco representan correlaciones de ceros. De la misma manera, cada bit se correlaciona como se muestra en las figuras desde (a) hasta (h) en la Fig. 32, hasta que se correlacionan los Bits Menos Significativos (LSB). Como se muestra en la Fig. 32, la QAM Modificada se puede permitir una decisión de bits que usa sólo los ejes I y Q como la QAM convencional, excepto para un bit que está próximo al MSB (Fig. 32c y Fig. 32d). Usando estas características, se puede hacer un receptor simple modificando parcialmente un receptor para QAM. Un receptor eficiente se puede implementar comprobando tanto los valores I como Q sólo cuando se determina el bit próximo al MSB y calculando sólo I o Q para el resto de bits. Este método se puede aplicar a LLR Aproximada, LLR Exacta, o una decisión firme.

Mediante el uso de la QAM Modificada o MQAM, que usa las características del BRGC anterior, se puede hacer una constelación no uniforme o NU-MQAM. En la ecuación anterior donde se usa la CDF Gaussiana, Pj puede ser modificada para adaptarse a la MQAM. Al igual que la QAM, en la MQAM, se pueden considerar dos PAM que tienen eje I y eje Q. Sin embargo, a diferencia de la QAM donde una serie de puntos que corresponden a un valor de cada eje PAM son idénticos, el número de puntos cambia en la MQAM. Si un número de puntos que corresponde al valor de orden j de la PAM se define como nj en una MQAM donde existen un total de M puntos de la constelación, entonces Pj se puede definir como sigue:

Usando la Pj nuevamente definida, la MQAM se puede transformar en una constelación no-uniforme. Pj se puede definir como sigue para el ejemplo de 256-MQAM

La Fig. 33 es un ejemplo de transformación de la MQAM en la constelación no uniforme. La NU-MQAM hecha usando estos métodos puede conservar características de los receptores de MQAM con coordenadas modificadas de cada PAM. De esta manera, se puede implementar un receptor eficiente. Además, se puede implementar un sistema más robusto al ruido que la NU-QAM previa. Para un sistema transmisión de difusión más eficiente, es posible la hibridización de MQAM y NU- MQAM. En otras palabras, un sistema más robusto al ruido se puede implementar usando la MQAM para un entorno donde se usa un código de corrección de errores con una tasa de código alta y mediante el uso de NU-MQAM de otra manera. Para tal caso, un transmisor puede dejar a un receptor tener información de la tasa de código de un código de corrección de errores usada actualmente y un tipo de modulación usado actualmente tal que el receptor puede demodular de acuerdo con la modulación usada actualmente.

La Fig. 34 muestra un ejemplo de sistema de transmisión digital. Las entradas pueden comprender una serie de flujos MPEG-TS o flujos GSE (Encapsulación General de Flujo). Un módulo de procesador de entrada 101 puede añadir parámetros de transmisión al flujo de entrada y realizar una programación para un módulo de la BICM 102. El módulo de la BICM 102 puede añadir redundancia e intercalar datos para la corrección de errores del canal de transmisión. Un formador de tramas 103 puede construir tramas añadiendo información de señalización de la capa física y pilotos. Un modulador 104 puede realizar la modulación en símbolos de entrada en métodos eficientes. Un procesador analógico 105 puede realizar diversos procesos para convertir las señales digitales de entrada en señales analógicas de salida.

La Fig. 35 muestra un ejemplo de un procesador de entrada. El flujo MPEG-TS o GSE de entrada se puede transformar mediante el preprocesador de entrada en un total de n flujos que se procesarán de forma independiente. Cada uno de estos flujos puede ser o bien un trama de TS completa que incluye componentes de servicios múltiples

o una trama de TS mínima que incluye el componente de servicio (es decir, vídeo o audio). Además, cada uno de esos flujos puede ser un flujo de GSE que transmite o bien servicios múltiples o bien un servicio único.

El módulo de interfaz de entrada 202-1 puede asignar un número de bits de entrada igual a la capacidad máxima del campo de datos de una trama en Banda Base (BB). Un relleno se puede insertar para completar la capacidad de bloque de código LDPC/BCH. El módulo de sincronización de flujo de entrada 203-1 puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del Flujo de Transporte (o Flujo Genérico Empaquetado), a fin de garantizar las tasas de bits y el retardo extremo a extremo constantes.

Para permitir que el Flujo de Transporte se recombine sin requerir memoria adicional en el receptor, los Flujos de Transporte de entrada se retardan mediante los compensadores de retardo 204-1 ~ n considerando parámetros de intercalado de los datos de los PLP en un grupo y el PLP común correspondiente. Los módulos de eliminación de paquetes nulos 205-1 ~ n pueden aumentar la eficiencia de transmisión mediante la eliminación del paquete nulo insertado para un caso de servicio de VBR (tasa variable de bit). Los módulos de codificador de Comprobación de Redundancia Cíclica (CRC) 206-1 ~ n pueden agregar paridad de CRC para aumentar la fiabilidad de la transmisión de la trama en BB. Los módulos de inserción de cabecera en BB 207-1 ~ n pueden añadir una cabecera de trama en BB a la parte inicial de la trama en BB. La información que se puede incluir en la cabecera en BB se muestra en la Fig. 36.

Un módulo de Fusionador/segmentador 208 puede realizar la segmentación de la trama en BB de cada PLP, fusionando las tramas en BB a partir de múltiples PLP, y programando cada trama en BB dentro de una trama de transmisión. Por lo tanto, el módulo fusionador/segmentador 208 puede sacar la información de señalización de L1 que se refiere a la asignación del PLP en la trama. Por último, un módulo aleatorizador en BB 209 puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre los bits dentro de los flujos de bits. Los módulos sombreados de la Fig. 35 son módulos usados cuando el sistema de transmisión usa un único PLP, los otros módulos en la Fig. 35 son módulos usados cuando el dispositivo de transmisión usa múltiples PLP.

La Fig. 37 muestra un ejemplo de módulo de BICM. La Fig. 37a muestra el trayecto de datos y la Fig. 37b muestra el trayecto de L1 del módulo de BICM. Un módulo codificador externo 301 y un módulo codificador interno 303 pueden añadir redundancia a los flujos de bits de entrada para corrección de errores. Un módulo intercalador externo 302 y un módulo intercalador interno 304 pueden intercalar bits para evitar error de ráfaga. El módulo intercalador Externo 302 se puede omitir si la BICM es específicamente para DVB-C2. Un módulo demultiplexor de bits 305 puede controlar la fiabilidad de cada salida de bit desde el módulo intercalador interior 304. Un módulo correlacionador de símbolos 306 puede correlacionar flujos de bits de entrada en flujos de símbolos. En este momento, es posible usar cualquiera de una QAM convencional, una MQAM que usa el BRGC antes mencionado para mejorar el rendimiento, una NU-QAM que usa modulación no uniforme, o una NU-MQAM que usa modulación no uniforme aplicada al BRGC para mejorar el rendimiento. Para construir un sistema que es más robusto frente al ruido, se pueden considerar combinaciones de modulaciones que usan MQAM y/o NU MQAM dependiendo de la tasa de código del código de corrección de errores y la capacidad de la constelación. En este momento, el módulo correlacionador de Símbolos 306 puede usar una constelación adecuada de acuerdo con la tasa de código y la capacidad de la constelación. La Fig. 39 muestra un ejemplo de tales combinaciones.

El Caso 1 muestra un ejemplo de usar solamente NU-MQAM a una tasa de código baja para la implementación del sistema simplificada. El Caso 2 muestra un ejemplo de usar la constelación optimizada a cada tasa de código. El transmisor puede enviar información sobre la tasa de código del código de corrección de errores y la capacidad de la constelación al receptor de manera que el receptor puede usar una constelación apropiada. La Fig.40 muestra otro ejemplo de casos en que se considera la compatibilidad entre sistemas convencionales. Además de los ejemplos, son posibles combinaciones adicionales para optimizar el sistema.

El módulo de inserción de Cabecera ModCod 307 mostrado en la Fig. 37 puede tomar información de realimentación de codificación y modulación Adaptativa (ACM)/codificación y modulación Variable (VCM) y añadir información de parámetros usada en la codificación y la modulación para un bloque FEC como cabecera. La cabecera de tipo de Modulación/Tasa de código (ModCod) puede incluir la siguiente información:

Tipo FEC (1 bit) - LDPC larga o corta

Índice de código (3 bits)

Modulación (3 bits) - hasta 64K QAM

PLP identificador (8 bits)

El módulo intercalador de Símbolos 308 puede realizar el intercalado en el dominio de símbolos para obtener efectos de intercalado adicionales. Procesos similares realizados en el trayecto de datos se puede realizar en el trayecto de señalización de L1 pero con parámetros posiblemente diferentes (301-1 ~ 308-1). En este punto, un módulo de código acortado/perforado (303-1) se puede usar para código interno.

La Fig. 38 muestra un ejemplo de codificación LDPC que usa acortamiento/perforación. El proceso de acortamiento se puede realizar en los bloques de entrada que tienen menos bits que un número de bits requerido para la codificación LDPC tantos bits cero requeridos para codificar LDPC se puede rellenar (301c). Los flujos de bits de entrada Rellenados con Ceros pueden tener bits de paridad a través de la codificación LDPC (302c). En este momento, para flujos de bits que corresponden a flujos de bits originales, los ceros se pueden eliminar (303c) y para flujos de bits de paridad, se puede realizar la perforación (304c) de acuerdo con las tasas de código. Estos flujos de bits de información y flujos de bits de paridad procesados se pueden multiplexar en secuencias originales y sacar (305c).

La Fig. 41 muestra una estructura de trama que comprende el preámbulo para la señalización de L1 y símbolo de datos para los datos del PLP. Se puede ver que el preámbulo y los símbolos de datos se generan cíclicamente, usando una trama como una unidad. Los símbolos de datos comprenden un PLP de tipo 0 que se transmite usando una modulación/codificación fija y un PLP de tipo 1 que se transmite usando una modulación/codificación variable. Para un PLP de tipo 0, información tal como la modulación, el tipo de FEC, y la tasa de código FEC se transmiten en el preámbulo (ver la Inserción de cabecera de Trama 401 de la Fig. 42). Para un PLP de tipo 1, la información correspondiente se puede transmitir en la cabecera de bloque FEC de un símbolo de datos (ver la Inserción de cabecera ModCod 307 de la Fig. 37). Mediante la separación de los tipos de PLP, la sobrecarga ModCod se puede

reducir en un 3 ~ 4% de una tasa de transmisión total, para un PLP de tipo 0 que se transmite a una tasa de bit fija. En un receptor, para PLP de modulación/codificación fija de un PLP de tipo 0, el extractor de cabecera de Trama r401 mostrado en la Fig. 63 puede extraer información sobre la Modulación y la tasa de código FEC y proporcionar la información extraída a un módulo de descodificación de BICM. Para un PLP de modulación/codificación variable de un PLP de tipo 1, módulos de extracción ModCod, r307 y r307-1 mostrados en la Fig. 64 se pueden extraer y proporcionar los parámetros necesarios para la descodificación de BICM.

La Fig. 42 muestra un ejemplo de un formador de tramas. Un módulo de inserción de cabecera de trama 401 puede formar una trama a partir de los flujos de símbolos de entrada y puede añadir una cabecera de trama en la parte delantera de cada trama transmitida. La cabecera de trama puede incluir la siguiente información:

Número de canales unidos (4 bits)

Intervalo de guarda (2 bits)

PAPR (2 bits)

Patrón de Piloto (2 bits)

Identificación del Sistema Digital (16 bits)

Identificación de la Trama (16 bits)

Longitud de la trama (16 bits) - número de símbolos de Multiplexación por División de Frecuencia Ortogonal (OFDM) por trama

Longitud de supertrama (16 bits) - número de tramas por supertrama

número de los PLP (8 bits)

para cada PLP

identificación del PLP (8 bits)

Identificador de unión de canales (4 bits)

inicio del PLP (9 bits)

tipo de PLP (2 bits) - PLP común u otros

tipo de carga útil de PLP (5 bits)

tipo de MC (1 bit) - modulación y codificación fija/variable

si el tipo de MC = modulación y codificación fija

tipo de FEC (1 bit) - LDPC larga o corta

Tasa de código (3 bits)

Modulación (3 bits) - hasta 64K QAM

final sí;

Número de canales de muesca (2 bits)

para cada muesca

inicio de muesca (9 bits)

anchura de muesca (9 bits)

final para;

anchura de PLP (9 bits) - número máximo de bloques FEC de PLP

tipo de intercalado en el tiempo de PLP (2 bits)

final para,

* CRC-32 (32 bits)

El entorno de unión de canales se supone para la información de L1 transmitida en la cabecera de Trama y los datos que corresponden a cada segmento de datos se definen como un PLP. Por lo tanto, la información tal como el identificador del PLP, el identificador de unión de canales, y la dirección de inicio del PLP se requieren para cada canal usado en la unión. Una realización de esta invención sugiere transmitir el campo ModCod en la cabecera de trama FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo ModCod en la cabecera de Trama si el tipo de PLP soporta modulación /codificación fija para reducir la sobrecarga de señalización. Además, si existe una banda de Muesca para cada PLP, mediante la transmisión de la dirección de inicio de la Muesca y su anchura, pueden llegar a ser innecesarias las portadoras correspondientes en el receptor.

La Fig. 43 muestra un ejemplo de Patrón Piloto 5 (PP5) aplicado en un entorno de unión de canales. Como se muestra, si las posiciones de SP son coincidentes con las posiciones piloto preámbulo, puede producirse una estructura piloto irregular.

La Fig. 43a muestra un ejemplo de módulo de inserción de pilotos 404 como se muestra en la Fig. 42. Como se representa en la Fig. 43, si se usa una banda de frecuencia única (por ejemplo, 8 MHz), el ancho de banda disponible es 7,61 MHz, pero si se unen múltiples bandas de frecuencia, las bandas de guarda se pueden eliminar, de esta manera, la eficiencia de frecuencia puede aumentar en gran medida. La Fig. 43b es un ejemplo de módulo de inserción de preámbulo 504 como se muestra en la Fig. 51 que se transmite a la parte delantera de la trama e incluso con la unión de canales, el preámbulo tiene la tasa de repetición de 7,61 MHz, que es el ancho de banda del bloque de L1. Esta es una estructura que considera el ancho de banda de un sintonizador que realiza el barrido inicial de canales.

Los Patrones Piloto existen tanto para el Preámbulo como para los Símbolos de Datos. Para el símbolo de datos, se pueden usar patrones de piloto disperso (SP). El Patrón Piloto 5 (PP5) y el Patrón Piloto 7 (PP7) de T2 pueden ser buenos candidatos para la interpolación sólo en frecuencia. PP5 tiene x=12, y=4, z=48 para GI=1/64 y PP7 tiene x=24, y=4, z=96 para GI=1/128. La interpolación en el tiempo adicional también es posible para una mejor estimación del canal. Los patrones piloto para el preámbulo pueden cubrir todas las posiciones piloto posibles para la adquisición inicial de canales. Además, las posiciones piloto del preámbulo deberían ser coincidentes con las posiciones SP y se desea un único patrón piloto tanto para el preámbulo como para el SP. Los pilotos preámbulo también se podrían usar para interpolación en el tiempo y cada preámbulo podría tener un patrón piloto idéntico. Estos requisitos son importantes para la detección de C2 en el barrido y necesarios para la estimación del desplazamiento de frecuencia con la correlación de secuencia de aleatorización. En un entorno de unión de canales, la coincidencia en las posiciones piloto también se debería mantener para la unión de canales porque la estructura piloto irregular puede degradar el rendimiento de interpolación.

En detalle, si una distancia z entre los pilotos dispersos (SP) en un símbolo OFDM es de 48 y si una distancia y entre los SP correspondientes a una portadora de SP específica a lo largo del eje del tiempo es de 4, una distancia efectiva x después de la interpolación en el tiempo llega a ser de 12. Esto es cuando una fracción del intervalo de guarda (GI) es 1/64. Si la fracción de GI es 1/128, se puede usar x=24, y=4 y z=96. Si se usa la unión de canales, las posiciones SP se pueden hacer coincidentes con las posiciones piloto de preámbulo generando puntos no continuos en la estructura piloto dispersa.

En este momento, las posiciones piloto de preámbulo pueden ser coincidentes con todas las posiciones SP del símbolo de datos. Cuando se usa unión de canales, el segmento de datos donde se transmite un servicio, se puede determinar con independencia de la granularidad del ancho de banda de 8 MHz. Sin embargo, para reducir la sobrecarga para el direccionamiento del segmento de datos, se puede elegir comenzar la transmisión a partir de la posición del SP y terminar en la posición del SP.

Cuando un receptor recibe dichos SP, si es necesario, el módulo de estimación de canal r501 mostrado en la Fig. 62 puede realizar la interpolación en el tiempo para obtener los pilotos mostrados en líneas discontinuas en la Fig. 43 y realizar la interpolación en frecuencia. En este momento, para puntos no continuos de los que se designan intervalos como 32 en la Fig. 43, o bien realizando interpolaciones en la izquierda y derecha de manera separada o realizando interpolaciones en un sólo lado luego se puede implementar realizar la interpolación en el otro lado mediante el uso de las posiciones piloto ya interpoladas de las que el intervalo es de 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, de esta manara, un receptor puede minimizar el consumo de potencia mediante la realización de una estimación de canal y descodificando sólo las subportadoras necesarias.

La Fig. 44 muestra otro ejemplo de PP5 aplicado en el entorno de unión de canales o una estructura de SP para el mantenimiento de la distancia efectiva x como 12 para evitar la estructura de SP irregular mostrada en la Fig. 43 cuando se usa la unión de canales. La Fig. 44a es una estructura de SP para el símbolo de datos y la Fig. 44b es una estructura de SP para el símbolo de preámbulo.

Como se muestra, si la distancia del SP se mantiene coherente en el caso de unión de canales, no habrá ningún problema en la interpolación en frecuencia pero las posiciones piloto entre el símbolo de datos y el preámbulo no pueden ser coincidentes. En otras palabras, esta estructura no requiere una estimación de canal adicional para una estructura del SP irregular, sin embargo, las posiciones del SP usadas en la unión de canales y posiciones piloto del preámbulo llegan a ser diferentes para cada canal.

La Fig. 45 muestra una nueva estructura de SP o PP5' para proporcionar una solución a los dos problemas anteriormente mencionados en el entorno de unión de canales. En concreto, una distancia piloto de x=16 puede resolver esos problemas. Para conservar la densidad del piloto o para mantener la misma sobrecarga, un PP5' puede tener x=16, y=3, z=48 para GI=1/64 y un PP7' puede tener x=16, y=6, z=96 para GI=1/128. La capacidad de interpolación solamente en frecuencia todavía se puede mantener. Las posiciones de piloto se representan en la Fig. 45 para la comparación con la estructura PP5.

La Fig. 46 muestra un ejemplo de un nuevo Patrón SP o estructura PP5' en el entorno de unión de canales. Como se muestra en la figura 46, si se usa o bien un solo canal o bien una unión de canales, se puede proporcionar una distancia piloto efectiva de x=16. Además, debido a que las posiciones de SP pueden ser coincidentes con las posiciones piloto del preámbulo, se puede evitar el deterioro de estimación de canal causado por la irregularidad del SP o posiciones SP no coincidentes. En otras palabras, no existe posición SP irregular para el interpolador en frecuencia y se proporciona una coincidencia entre el preámbulo y las posiciones del SP.

En consecuencia, los nuevos patrones SP propuestos pueden ser ventajosos porque un único patrón SP se puede usar tanto para el canal individual como unido; no se puede provocar una estructura piloto irregular, de esta manera es posible una buena estimación de canal; tanto el preámbulo como las posiciones piloto SP se pueden mantener coincidentes; la densidad piloto se puede mantener la misma que para PP5 y PP7, respectivamente; y la capacidad de interpolación solamente en Frecuencia también se puede conservar.

Además, la estructura del preámbulo puede cumplir los requisitos de manera que las posiciones piloto del preámbulo deberían cubrir todas las posiciones SP posibles para la adquisición del canal inicial; el número máximo de portadoras debería ser de 3409 (7,61 MHz) para el barrido inicial; exactamente se deberían usar los mismos patrones piloto y secuencia de aleatorización para la detección de C2; y no se requiere un preámbulo de detección específica como P1 en T2.

En términos de relación con la estructura de trama, la granularidad de la posición del segmento de datos puede ser modificada a 16 portadoras más que 12, de esta manera, puede ocurrir menos sobrecarga de direccionamiento de posición y ningún otro problema con respecto a la condición de segmento de datos, condición de segmento Nulo etc., se puede esperar.

Por lo tanto, en el módulo de estimación de canal r501 de la Fig. 62, se pueden usar pilotos en cada preámbulo cuando se realiza la interpolación en el tiempo del SP del símbolo de datos. Por lo tanto, se pueden mejorar la adquisición de canal y la estimación de canal en los límites de la trama.

Ahora, con respecto a los requisitos relacionados con el preámbulo y la estructura del piloto, hay consenso en que las posiciones de los pilotos de preámbulo y de los SP deberían coincidir con independencia de la unión de canales; el número de portadoras totales en el bloque de L1 debería ser divisible por la distancia del piloto para evitar la estructura irregular en el borde de la banda; los bloques de L1 se deberían repetir en el dominio de la frecuencia; y los bloques de L1 deberían ser siempre descodificables en una posición de ventana de sintonizador arbitraria. Requisitos adicionales serían que las posiciones y los patrones piloto deberían ser repetidos durante un período de 8 MHz; el desplazamiento correcto de frecuencia portadora debería ser estimado sin el conocimiento de unión de canales; y la descodificación de L1 (reordenamiento) es imposible antes de que se compense el desplazamiento de frecuencia.

La Fig. 47 muestra una relación entre el símbolo de datos y el preámbulo cuando se usan las estructuras de preámbulo como se muestra en la Fig. 52 y la Fig. 53. El bloque de L1 se puede repetir durante un período de 6 MHz. Para la descodificación de L1, se deberían encontrar tanto el desplazamiento de frecuencia como el patrón de desplazamiento del Preámbulo. La descodificación de L1 no es posible en una posición arbitraria del sintonizador sin la información de unión de canales y un receptor no puede diferenciar entre el valor de desplazamiento del preámbulo y el desplazamiento de frecuencia.

De esta manera, un receptor, específicamente para el extractor de cabecera de Trama r401 mostrado en la Fig. 63 para realizar la descodificación de la señal de L1, necesita que sea obtenida la estructura de unión de canales. Debido a que se conoce la cantidad de desplazamiento de preámbulo esperada en dos regiones sombreadas verticalmente en la Fig. 47, el módulo de sincronización en tiempo/frecuencia de r505 en la Fig. 62 puede estimar el desplazamiento de la frecuencia portadora. En base a la estimación, el trayecto de señalización de L1 (r308-1 ~ r301-1) en la Fig. 64 puede descodificar la L1.

La Fig. 48 muestra una relación entre el símbolo de datos y el preámbulo cuando se usa la estructura del preámbulo como se muestra en la Fig. 55. El bloque de L1 se puede repetir durante un período de 8 MHz. Para la descodificación de L1, solamente se necesita que sea encontrado el desplazamiento de frecuencia y puede no ser requerido el conocimiento de la unión de canales. El desplazamiento de frecuencia se puede estimar fácilmente mediante el uso de una Secuencia Binaria Pseudo-Aleatoria (PRBS) conocida. Como se muestra en la Fig. 48, el preámbulo y los datos de símbolos están alineados, de esta manera, la búsqueda de sincronización adicional puede llegar a ser innecesaria. Por lo tanto, para un receptor, específicamente para el módulo extractor de cabecera de Trama r401 mostrado en la Fig. 63, es posible que sólo el pico de correlación con la secuencia de aleatorización piloto necesite ser obtenido para realizar la descodificación de la señal de L1. El módulo de sincronización en tiempo/frecuencia r505 en la Fig. 62 puede estimar el desplazamiento de frecuencia portadora desde la posición de pico.

La Fig. 49 muestra un ejemplo de perfil de retardo del canal de cable.

Desde el punto de vista del diseño del piloto, el GI actual ya protege en exceso la dispersión del retardo del canal de cable. En el caso peor, el rediseño del modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia piloto debería ser un divisor de 3584 portadoras (z=32 o 56). Una densidad de piloto de z=32 puede aumentar la sobrecarga del piloto, de esta manera, se puede elegir z=56. La cobertura de retardo ligeramente menor puede no ser importante en el canal de cable. Por ejemplo, puede ser de 8 !s para PP5' y 4 !s para PP7' comparado con 9,3 !s (PP5) y 4,7 !s (PP7). Los retrasos significativos pueden ser cubiertos por ambos patrones piloto incluso en el caso peor. Para la posición piloto del preámbulo, no son necesarias más que todas las posiciones de SP en el símbolo de datos.

Si se puede ignorar el trayecto de retardo de -40 dB, la dispersión de retardo real puede llegar a ser de 2,5 !s, 1/64 GI = 7 !s, o 1/128 GI = 3,5 !s. Esto muestra que el parámetro de distancia piloto, z=56 puede ser un valor lo suficientemente bueno. Además, z=56 puede ser un valor conveniente para la estructuración del patrón piloto que permite la estructura de preámbulo mostrada en la Fig. 48.

La Fig. 50 muestra la estructura piloto dispersa que usa z=56, z=112 que se construye en el módulo de inserción del piloto 404 en la Fig. 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Se podrían insertar portadoras de borde para cerrar el borde.

Como se muestra en la Fig. 50, los pilotos se alinean a 8 MHz de cada borde de la banda, cada posición de piloto y estructura de piloto se puede repetir cada 8 MHz. De esta manera, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, se puede usar una estructura piloto común entre el preámbulo y los símbolos de datos. Por lo tanto, el módulo de estimación de canal r501 en la Fig. 62 puede realizar la estimación de canal usando interpolación en el preámbulo y los símbolos debido a que no puede ocurrir ningún patrón piloto irregular, con independencia de la posición de la ventana que se decide por las ubicaciones del segmento de datos. En este momento, usar solamente la interpolación en frecuencia puede ser suficiente para compensar la distorsión de canal a partir de la dispersión de retardo. Si se realiza adicionalmente interpolación en el tiempo, se puede realizar una estimación de canal más precisa.

En consecuencia, en el nuevo patrón piloto propuesto, la posición y el patrón piloto se pueden repetir en base a un período de 8 MHz. Un patrón piloto único se puede usar tanto para el preámbulo como los símbolos de datos. La descodificación de L1 siempre puede ser posible sin el conocimiento de la unión de canales. Además, el patrón piloto propuesto puede no afectar el común de los casos con T2 porque se puede usar la misma estrategia piloto del patrón piloto disperso; T2 ya usa 8 patrones piloto diferentes; y no se puede aumentar la complejidad del receptor significativamente por patrones piloto modificados. Para una secuencia de aleatorización de piloto, el período de la PRBS puede ser 2047 (secuencia m), la generación de la PRBS se puede restablecer cada 8 MHz, de la cual el período es de 3584; la tasa de repetición del piloto de 56 puede ser también coprincipal con 2047; y no se puede esperar ningún problema de PAPR.

La Fig. 51 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolos de entrada pueden ser transformados en el dominio del tiempo mediante el módulo IFFT 501. Si es necesario, la relación de potencia pico a promedio (PAPR) se puede reducir en el módulo de reducción de PAPR 502. Para los métodos de PAPR, se puede usar la extensión de constelación Activa (ACE) o la reserva de tono. El módulo de inserción de GI 503 puede copiar una última parte del símbolo efectivo OFDM para llenar el intervalo de guarda en forma de prefijo cíclico.

El módulo de inserción de preámbulo 504 puede insertar el preámbulo en la parte delantera de cada trama transmitida de manera que un receptor puede detectar la señal de digital, la trama y adquirir la adquisición de desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar la señalización de capa física tal como el tamaño FFT (3 bits) y el tamaño del intervalo de Guarda (3 bits). El módulo de inserción de Preámbulo 504 se puede omitir si el modulador es específicamente para DVB-C2.

La Fig. 52 muestra un ejemplo de una estructura de preámbulo para unión de canales, generada en el módulo de inserción de preámbulo 504 en la Fig. 51. Un bloque completo de L1 debería ser "siempre descodificable" en

cualquier posición arbitraria de ventana de sintonización de 7,61 MHz y no debería ocurrir ninguna pérdida de señalización de L1 con independencia de la posición de la ventana del sintonizador. Como se muestra, los bloques de L1 se pueden repetir en el dominio de la frecuencia por período de 6 MHz. El símbolo de datos puede ser de unión de canales para cada 8 MHz. Si, para la descodificación de L1, el receptor usa un sintonizador como el sintonizador de r603 representado en la Fig. 61 que usa un ancho de banda de 7,61 MHz, el extractor de cabecera de Trama r401 en la Fig. 63 necesita reasignar el bloque de L1 desplazado cíclico recibido (Fig. 53) a su forma original. Esta reasignación es posible debido a que el bloque de L1 se repite para cada bloque de 6MHz. La Fig. 53a se puede reordenar en la Fig. 53b.

La Fig. 54 muestra un proceso para diseñar un preámbulo más optimizado. La estructura del preámbulo de la Fig. 52 usa solamente 6MHz del ancho de banda total de sintonizador de 7,61 MHz para la descodificación de L1. En términos de eficiencia espectral, el ancho de banda del sintonizador de 7,61 MHz no se usa plenamente. Por lo tanto, puede haber una optimización adicional en eficiencia espectral.

La Fig. 55 muestra otro ejemplo de la estructura de preámbulo o la estructura de los símbolos de preámbulo para eficiencia espectral total, generada en el módulo de Inserción de Cabecera de Trama 401 en la Fig. 42. Al igual que el símbolo de datos, los bloques de L1 se pueden repetir en el dominio de la frecuencia por período de 8 MHz. Un bloque completo de L1 es aún "siempre descodificable" en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz. Después de la sintonización, los datos de 7,61 MHz se pueden considerar como un código virtualmente perforado. Tener exactamente el mismo ancho de banda tanto para el preámbulo como los símbolos de datos y exactamente la misma estructura piloto tanto para el preámbulo como los símbolos de datos puede maximizar la eficiencia espectral. Otras características tales como la propiedad desplazada cíclica y no enviar el bloque de L1 en caso de no segmentación de datos se pueden mantener sin cambios. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, como se muestra en la Fig. 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (aquí, es de 7,61 MHz). El ancho de banda del sintonizador se puede definir como un ancho de banda que corresponde a un número total de portadoras activas cuando se usa un canal único. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder al número de portadoras activas totales (aquí, es de 7,61 MHz).

La Fig. 56 muestra un código virtualmente perforado. Los datos de 7,61 MHz entre el bloque de L1 de 8 MHz se pueden considerar como codificados perforados. Cuando un sintonizador r603 mostrado en la Fig. 61 usa un ancho de banda de 7,61 MHz para la descodificación de L1, el extractor de cabecera de trama r401 en la Fig. 63 necesita reasignar el bloque de L1 recibido, desplazado cíclico en la forma original como se muestra en la Fig. 56. En este momento, la descodificación de L1 se realiza usando el ancho de banda entero del sintonizador. Una vez que el bloque de L1 se reasigna, un espectro del bloque de L1 reasignado puede tener una región en blanco dentro del espectro como se muestra en la parte superior derecha de la Fig. 56 debido a que un tamaño original del bloque de L1 tiene un ancho de banda de 8 MHz.

Una vez que la región en blanco se rellena de ceros, o bien después del desintercalado en el dominio de símbolos mediante el desintercalador en frecuencia r403 en la Fig. 63 o bien por el desintercalador de símbolos r308-1 en la Fig. 64 o después del desintercalado en el dominio de bits mediante el descorrelacionador de símbolos r306-1, el multiplexor de bits r305-1, y el desintercalador interior r304-1 en la Fig. 64, el bloque puede tener una forma que parece estar perforada como se muestra en la parte inferior derecha de la Fig. 56.

Este bloque de L1 se puede descodificar en el módulo de descodificación perforado/acortado r303-1 en la Fig. 64. Mediante el uso de estas estructuras preámbulo, se puede usar el ancho de banda del sintonizador entero, de esta manera se pueden aumentar la eficiencia espectral y la ganancia de codificación. Además, un ancho de banda idéntico y una estructura de piloto se pueden usar para el preámbulo y los símbolos de datos.

Además, si el ancho de banda del preámbulo o el ancho de banda de los símbolos de preámbulo se establece como un ancho de banda del sintonizador como se muestra en la Fig. 58, (es de 7,61 MHz en el ejemplo), se puede obtener un bloque de L1 completo después de la reasignación incluso sin perforar. En otras palabras, para una trama que tenga símbolos de preámbulo, en la que los símbolos de preámbulo tengan al menos un bloque de capa 1 (L1), se puede decir que, el bloque de L1 tiene 3408 subportadoras activas y las 3408 subportadoras activas corresponden a 7,61 MHz de la banda de Radiofrecuencia (RF) de 8MHz.

De esta manera, se pueden maximizar la eficiencia espectral y el rendimiento de descodificación de L1. En otras palabras, en un receptor, la descodificación se puede realizar en el módulo de descodificación perforado/acortado r303-1 en la Fig.64, después de realizar sólo el desintercalado en el dominio de símbolos.

En consecuencia, la nueva estructura de preámbulo propuesta puede ser ventajosa porque es totalmente compatible con el preámbulo usado previamente excepto que el ancho de banda es diferente; los bloques de L1 se repiten durante un período de 8 MHz; el bloque de L1 puede ser siempre descodificable con independencia de la posición de la ventana del sintonizador; se puede usar el ancho de banda completo del sintonizador para la descodificación de L1; la eficiencia espectral máxima puede garantizar más ganancia de codificación; el bloque de L1 incompleto puede ser considerado como codificado perforado; la misma y simple estructura de piloto se puede usar tanto para el

preámbulo como los datos; y el ancho de banda idéntico se puede usar tanto para el preámbulo como para los datos.

La Fig. 59 muestra un ejemplo de un procesador analógico. Un módulo DAC 601 puede convertir la entrada de señal digital en señal analógica. Después el ancho de banda de frecuencia de transmisión se convierte ascendentemente

(602) y la señal filtrada analógica (603) se puede transmitir.

La Fig. 60 muestra un ejemplo de un sistema de receptor digital. La señal recibida se convierte en señal digital en un módulo de proceso analógico r105. Un demodulador r104 puede convertir la señal en datos en el dominio de la frecuencia. Un analizador sintáctico de tramas r103 puede quitar los pilotos y las cabeceras y permitir la selección de la información de servicio que necesita ser descodificada. Un demodulador de BICM r102 puede corregir errores en el canal de transmisión. Un procesador de salida r101 puede restaurar el flujo de servicio y la información de tiempo originalmente transmitidos.

La Fig. 61 muestra un ejemplo de procesador analógico usado en el receptor. Un módulo sintonizador/AGC r603 puede seleccionar el ancho de banda de frecuencia deseado desde la señal recibida. Un módulo de conversión descendente r602 puede restaurar la banda base. Un módulo ADC r601 puede convertir la señal analógica en señal digital.

La Fig. 62 muestra un ejemplo de demodulador. Un módulo de detección de tramas r506 puede detectar el preámbulo, comprobar si una señal digital correspondiente existe, y detectar un comienzo de una trama. Un módulo de sincronización de tiempo/frecuencia r505 puede realizar la sincronización en los dominios del tiempo y de la frecuencia. En este momento, para la sincronización en el dominio del tiempo, se puede usar una correlación del intervalo de guarda. Para la sincronización en el dominio de la frecuencia, se puede usar la correlación o se puede estimar el desplazamiento a partir de la información de la fase de una subportadora que se transmite en el dominio de la frecuencia. Un módulo de extracción de preámbulo r504 puede quitar el preámbulo de la parte delantera de la trama detectada. Un módulo de extracción de GI r503 puede quitar el intervalo de guarda. Un módulo de FFT r501 puede transformar la señal en el dominio del tiempo en la señal en el dominio de la frecuencia. Un módulo de estimación/ecualización de canal r501 puede compensar los errores estimando la distorsión en el canal de transmisión usando el símbolo piloto. El módulo de extracción del Preámbulo r504 se puede omitir si el demodulador es específicamente para DVB-C2.

La Fig. 63 muestra un ejemplo de analizador sintáctico de tramas. Un módulo de extracción piloto r404 puede extraer el símbolo piloto. Un módulo de desintercalado de frecuencia r403 puede realizar el desintercalado en el dominio de la frecuencia. Un fusionador de símbolos OFDM r402 puede restaurar una trama de datos a partir de los flujos de símbolos transmitidos en símbolos OFDM. Un módulo de extracción de cabecera de tramas r401 puede extraer la señalización de la capa física de la cabecera de cada trama transmitida y quitar la cabecera. La información extraída se puede usar como parámetros para los siguientes procesos en el receptor.

La Fig. 64 muestra un ejemplo de un demodulador de BICM. La Fig. 64a muestra un trayecto de datos y la Fig. 64b muestra un trayecto de señalización de L1. Un desintercalador de símbolos r308 puede realizar el desintercalado en el dominio de símbolos. Un extractor ModCod r307 puede extraer parámetros ModCod desde la parte delantera de cada trama en BB y hacer que los parámetros estén disponibles para los siguientes procesos de demodulación y de descodificación adaptativa/variable. Un descorrelacionador de símbolos r306 puede descorrelacionar los flujos símbolos de entrada en flujos de Relación de Probabilidad de Registro (LLR) de bits. Los flujos LLR de bits de Salida se pueden calcular usando una constelación usada en un correlacionador de Símbolos 306 del transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MQAM anteriormente mencionada, calculando tanto el eje I como el eje Q cuando se calcula el bit más cercano del MSB y calculando o bien el eje I o bien el eje Q cuando se calculan los bits restantes, se puede implementar un descorrelacionador de símbolos eficiente. Este método se puede aplicar a, por ejemplo, la LLR Aproximada, la LLR exacta, o la decisión Firme.

Cuando se usa una constelación optimizada de acuerdo con la capacidad de la constelación y la tasa de código del código de corrección de errores en el correlacionador de Símbolos 306 del transmisor, el descorrelacionador de Símbolos r306 del receptor puede obtener una constelación que usa la tasa de código y la información de la capacidad de la constelación transmitida desde el transmisor. El multiplexor de bits r305 del receptor puede realizar una función inversa del demultiplexor de bits 305 del transmisor. El desintercalador Interior r304 y el desintercalador exterior r302 del receptor pueden realizar funciones inversas del intercalador interno 304 y el intercalador externo 302 del transmisor, respectivamente para obtener el flujo de bits en su secuencia original. El desintercalador externo r302 se puede omitir si el demodulador de BICM es específicamente para DVB-C2.

El descodificador interno r303 y el descodificador externo r301 del receptor pueden realizar los procesos de descodificación correspondientes al codificador interno 303 y el codificador externo 301 del transmisor, respectivamente, para corregir errores en el canal de transmisión. Procesos similares realizados en el trayecto de datos se pueden realizar en el trayecto de señalización de L1, pero con diferentes parámetros (r308-1 ~ r301-1). En este punto, como se explica en la parte del preámbulo, se puede usar un módulo de código acortado/perforado r3031 para la descodificación de señal de L1.

La Fig. 65 muestra un ejemplo de descodificación de LDPC usando acortamiento/perforación. Un demultiplexor r301a puede sacar separadamente la parte de la información y parte de paridad del código sistemático a partir de los flujos de bits de entrada. Para la parte de información, se puede realizar un relleno de ceros (r302a) de acuerdo con una serie de flujos de bits de entrada del descodificador de LDPC, para la parte de paridad, los flujos de bits de entrada (r303a) para el descodificador de LDPC se pueden generar mediante la desperforación de la parte perforada. La descodificación de LDPC (r304a) se puede realizar sobre los flujos de bits generados, los ceros en la parte de información se pueden extraer y sacar (r305a).

La Fig. 66 muestra un ejemplo de procesador de salida. Un desaleatorizador en BB r209 puede restaurar los flujos de bits aleatorizados (209) en el transmisor. Un Divisor r208 puede restaurar las tramas en BB que corresponden a múltiples PLP que se multiplexan y se transmiten desde el transmisor de acuerdo con el trayecto de PLP. Para cada trayecto de PLP, un extractor de cabecera en BB r207-1~n puede extraer la cabecera que se transmite en la parte delantera de la trama en BB. Un descodificador de CRC r206-1~n puede realizar la descodificación de CRC y hacer que las tramas en BB fiables estén disponibles para una selección. Unos módulos de inserción de paquetes Nulos r205-1~n pueden restaurar los paquetes nulos que fueron extraídos para mayor eficiencia de transmisión en su ubicación original. Unos módulos de recuperación de Retardos r204-1~n pueden restaurar un retardo que existe entre cada trayecto de PLP.

Unos módulos de recuperación de reloj de salida r203-1~n pueden restaurar la temporización original del flujo de servicios a partir de la información de tiempo transmitida desde los módulos de sincronización de flujo de entrada 203-1~n. Unos módulos de interfaz de salida r202-1~n pueden restaurar los datos en el paquete de TS/GS a partir de los flujos de bits de entrada que están segmentados en la trama en BB. Unos módulos de proceso posterior de salida r201-1~n pueden restaurar múltiples flujos de TS/GS en un flujo de TS/GS completo, si es necesario. Los bloques sombreados mostrados en la Fig. 66 representan módulos que se pueden usar cuando un PLP único se procesa en un momento y el resto de los bloques representan los módulos que se pueden usar cuando múltiples PLP se procesan al mismo tiempo.

Los patrones piloto del preámbulo se diseñaron cuidadosamente para evitar un aumento de la PAPR, de esta manera, si la tasa de repetición de L1 puede aumentar la PAPR necesita ser considerada. El número de bits de información de L1 varía dinámicamente de acuerdo con la unión de canales, el número de los PLP, etc. En concreto, es necesario considerar cosas tales como que el tamaño de bloque de L1 fijo puede introducir una sobrecarga innecesaria; la señalización de L1 debería ser protegida más fuertemente que los símbolos de datos; y el intercalado en el tiempo del bloque de L1 puede mejorar la robustez sobre el deterioro de canal tal como la necesidad ruido impulsivo.

Para una tasa de repetición de bloque de L1 de 8 MHz, como se muestra en la Fig. 67, la eficiencia espectral completa (26,8% de aumento de BW) se presenta con la perforación virtual pero la PAPR se puede aumentar dado que el ancho de banda de L1 es el mismo que aquél de los símbolos de datos. Para la tasa de repetición de 8 MHz, se puede usar un intercalado en frecuencia de 4K-FFT DVB-T2 para el común de los casos y el mismo patrón puede repetirse a sí mismo en un período de 8 MHz después del intercalado.

Para una tasa de repetición de bloque de L1 de 6 MHz, como se muestra en la Fig. 68, la eficiencia espectral reducida se puede presentar sin perforado virtual. Un problema similar de PAPR que para el caso de 8 MHz puede ocurrir dado que los anchos de banda de L1 y de símbolos de datos comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, el intercalado de frecuencia de 4K-FFT DVB-T2 se puede usar para el común de los casos y el mismo patrón puede repetirse a sí mismo en un período de 24 MHz después del intercalado.

La Fig. 69 muestra una nueva tasa de repetición del bloque de L1 de 7,61 MHz o de ancho de banda sintonizador completo. La eficiencia espectral completa (26,8% de aumento de BW) se puede obtener sin la perforación virtual. Puede no haber un problema de PAPR dado que los anchos de banda de L1 y de símbolos de datos comparten LCM " 1704 MHz. Para la tasa de repeticion de 7,61 MHz, se puede usar el intercalado en frecuencia de 4K-FFT DVB-T2 para el común de los casos y el mismo patrón puede repetirse a sí mismo por período de alrededor de 1704 MHz después del intercalado.

La Fig. 70 es un ejemplo de señalización de L1 que se transmite en la cabecera de trama. Cada información en la señalización de L1 se puede transmitir al receptor y se puede usar como un parámetro de descodificación. En especial, la información se puede usar en el trayecto de señal de L1 mostrado en la Fig. 64 y los PLP se pueden transmitir en cada segmento de datos. Se puede obtener un aumento de robustez para cada PLP.

La Fig. 72 es un ejemplo de un intercalador de símbolos 308-1 como se muestra en el trayecto de señalización de L1 en la Fig. 37 y también puede ser un ejemplo de su correspondiente desintercalador de símbolos r308-1 como se muestra en el trayecto de señalización de L1 en la Fig. 64. Los bloques con líneas inclinadas representan bloques de L1 y bloques de líneas continuas representan las portadoras de datos. Los bloques de L1 se pueden transmitir no sólo dentro de un preámbulo único, sino que también se pueden transmitir en múltiples bloques OFDM. Dependiendo de un tamaño del bloque de L1, el tamaño del bloque de intercalado puede variar. En otras palabras, el num_L1_sym y la extensión de L1 pueden ser diferentes uno respecto al otro. Para minimizar sobrecarga

innecesaria, los datos se pueden transmitir dentro del resto de portadoras de los símbolos OFDM donde se transmite el bloque de L1. En este punto, la eficiencia espectral completa se puede garantizar debido a que el ciclo de repetición del bloque de L1 es todavía un ancho de banda de sintonizador completo. En la Fig. 72, los números en los bloques con líneas inclinadas representan el orden de los bits dentro de un único bloque de LDPC.

En consecuencia, cuando los bits están escritos en una memoria de intercalado en la dirección de la fila de acuerdo con un índice de símbolos como se muestra en la Fig. 72 y se leen en la dirección de la columna de acuerdo con un índice de portadora, se puede obtener un efecto de intercalado de bloque. En otras palabras, un bloque de LDPC se puede intercalar en el dominio del tiempo y el dominio de la frecuencia y luego se puede transmitir. El num_L1_sym puede ser un valor predeterminado, por ejemplo, se puede fijar un número entre 2~4 como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque de L1, se puede usar un código de LDPC perforado/acortado que tiene una longitud mínima de la palabra de código para la protección de L1.

La Fig. 73 es un ejemplo de una transmisión de un bloque de L1. La Fig. 73 ilustra la Fig. 72 en el dominio de la trama. Como se muestra en la Fig. 73a, los bloques de L1 se pueden extender en el ancho de banda del sintonizador completo o como se muestra en la Fig. 73b, los bloques de L1 pueden estar parcialmente extendidos y el resto de las portadoras se pueden usar para la portadora de datos. En cualquier caso, se puede ver que la tasa de repetición del bloque de L1 puede ser idéntica a un ancho de banda de sintonizador completo. Además, para los símbolos OFDM que usan señalización de L1 incluyendo el preámbulo, sólo se puede realizar el intercalado de símbolos mientras que no se permita la transmisión de datos en esos símbolos OFDM. En consecuencia, para el símbolo OFDM usado para la señalización de L1, un receptor puede descodificar la L1 realizando el desintercalado sin descodificación de datos. En este punto, el bloque de L1 puede transmitir señalización de L1 de la trama actual o señalización de L1 de una trama posterior. En el lado del receptor, los parámetros de L1 descodificados a partir del trayecto de descodificación de señalización de L1 mostrados en la Fig. 64 se pueden usar para descodificar el proceso para el trayecto de datos a partir del analizador sintáctico de tramas de la trama posterior.

En resumen, en un transmisor, el intercalado de bloques de la región de L1 se puede realizar escribiendo bloques en una memoria en una dirección de la fila y leyendo los bloques escritos de la memoria en una dirección de la columna. En un receptor, el desintercalado de los bloques de la región L1 se puede realizar escribiendo bloques en una memoria en una dirección de la columna y leyendo los bloques escritos de la memoria en una dirección de la fila. Las direcciones de lectura y escritura del transmisor y receptor se pueden intercambiar.

Cuando la simulación se realiza con suposiciones tales como CR=1/2 para la protección de L1 y el común de los casos T2; correlación de símbolos 16-QAM; densidad de piloto de 6 en el Preámbulo; número de LDPC corto implica que está hecha la cantidad requerida de perforación/acortamiento, resultados o conclusiones tales que solamente el preámbulo para la transmisión de L1 puede no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño de bloque de L1; la palabra de código de LDPC más corta (por ejemplo, información de 192 bits) entre el código acortado/perforado se puede usar para flexibilidad y granularidad fina; y se puede añadir Relleno si se requiere con una sobrecarga insignificante, se pueden obtener. El resultado se resume en la Fig. 71.

En consecuencia, para una tasa de repetición de bloque de L1, un ancho de banda de sintonizador completo sin perforación virtual puede ser una buena solución y aún puede no surgir un problema de PAPR con la eficiencia espectral completa. Para la señalización de L1, la estructura de señalización eficiente puede permitir la configuración máxima en un entorno de unión de 8 canales, 32 muescas, 256 segmentos de datos, y 256 PLP. Para la estructura de bloque de L1, la señalización de L1 flexible se puede implementar de acuerdo con el tamaño de bloque de L1. El intercalado en el tiempo se puede realizar para mejor robustez para el común de los casos T2. Menos sobrecarga puede permitir la transmisión de datos en el preámbulo.

El intercalado de bloques del bloque de L1 se puede realizar para mejor robustez. El intercalado se puede realizar con un número predefinido fijo de símbolos de L1 (num_L1_sym) y un número de portadoras extendido por la L1 como un parámetro (L1_span). La misma técnica se usa para el intercalado de preámbulo de P2 en DVB-T2.

Se puede usar el bloque de L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización de L1, provocando una sobrecarga reducida. La eficiencia espectral completa se puede obtener sin problema de PAPR. Menos de 7,61 MHz de repetición puede significar que se puede enviar más redundancia pero no utilizada. Pueden no surgir problemas de PAPR debido a la tasa de repetición de 7,61 MHz para el bloque de L1.

La Fig. 74 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. Esta Fig. 74 es diferente de la Fig. 70 en que el campo L1_span que tiene 12 bits está dividido en dos campos. En otras palabras, el campo L1_span está divido en una L1_column que tiene 9 bits y una L1_row que tiene 3 bits. La L1_column representa el índice de portadora que extiende la L1. Debido a que el segmento de datos empieza y termina en cada 12 portadoras, que es la densidad del piloto, los 12 bits de sobrecarga se pueden reducir en 3 bits para alcanzar 9 bits.

La L1_row representa el número de símbolos OFDM donde L1 se extiende cuando se aplica el intercalado en el tiempo. En consecuencia, el intercalado en el tiempo se puede realizar dentro de un área de L1_columns

multiplicada por L1_rows. Alternativamente, un tamaño total de bloques de L1 se puede transmitir de manera que L1_span mostrada en la Fig. 70 se puede usar cuando el intercalado en el tiempo no se realiza. Para tal caso, el tamaño de bloque de L1 es 11.776 x 2 bits en el ejemplo, de esta manera es suficiente 15 bits. En consecuencia, el campo L1_span puede estar compuesto de 15 bits.

La Fig. 75 es un ejemplo de intercalado/desintercalado en frecuencia o en el tiempo. La Fig. 75 muestra una parte de una trama de transmisión entera. La Fig. 75 también muestra la unión de múltiples anchos de banda de 8 MHz. Una trama puede constar de un preámbulo que transmite bloques de L1 y un símbolo de datos que transmite datos. Los diferentes tipos de símbolos de datos representan segmentos de datos para diferentes servicios. Como se muestra en la Fig. 75, en el preámbulo transmite bloques de L1 por cada 7,61 MHz.

Para el preámbulo, el intercalado en frecuencia o en el tiempo se realiza dentro de los bloques de L1 y no se realiza entre bloques de L1. Es decir, para el preámbulo, se puede decir que el intercalado se realiza a nivel del bloque de L1. Esto permite la descodificación de los bloques de L1 mediante la transmisión de bloques de L1 dentro de un ancho de banda de la ventana de sintonizador incluso cuando la ventana del sintonizador se ha movido a una ubicación aleatoria dentro de un sistema de unión de canales.

Para descodificar símbolos de datos en un ancho de banda de ventana del sintonizador aleatorio, no debería ocurrir el intercalado entre segmentos de datos. Es decir, para segmentos de datos, se puede decir que el intercalado se realiza a nivel de segmento de datos. En consecuencia, el intercalado en frecuencia y el intercalado en el tiempo se deberían realizar dentro de un segmento de datos. Por lo tanto, un intercalador de símbolos 308 en un trayecto de datos de un módulo de BICM del transmisor como se muestra en la Fig. 37 puede realizar el intercalado de símbolos para cada segmento de datos. Un intercalador de símbolos 308-1 en un trayecto de señal de L1 puede realizar el intercalado de símbolos para cada bloque de L1.

Un intercalador de frecuencia 403 mostrado en la Fig.42 necesita realizar el intercalado en el preámbulo y los símbolos de datos por separado. Específicamente, para el preámbulo, el intercalado de frecuencia se pueden realizar para cada bloque de L1 y para el símbolo de datos, el intercalado en frecuencia se pueden realizar para cada segmento de datos. En este punto, el intercalado en el tiempo en el trayecto de datos o el trayecto de la señal de L1 puede no ser realizado considerando el modo de baja latencia.

La Fig. 76 es una tabla que analiza la sobrecarga de la señalización de L1 que se transmite en una cabecera FECFRAME en el módulo de Inserción de Cabecera ModCod 307 en el trayecto de datos del módulo de BICM como se muestra en la Fig. 37. Como se ve en la Fig. 76, para el bloque de LDPC corto (tamaño = 16200), puede ocurrir una sobrecarga máxima del 3,3% que puede no ser insignificante. En el análisis, se asumen 45 símbolos para la protección de FECFRAME y el preámbulo es una señalización de L1 específica de la trama C2 y la cabecera FECFRAME es señalización de L1 específica de FECFRAME, es decir, Mod, Cod, y el identificador del PLP.

Para reducir la sobrecarga de L1, se pueden considerar planteamientos de acuerdo con dos tipos de segmentos de datos. Para el tipo ACM/VCM y casos de múltiples PLP, la trama se puede mantener la misma que para la cabecera FECFRAME. Para el tipo ACM/VCM y casos de PLP único, el identificador de PLP se puede extraer a partir de la cabecera FECFRAME, provocando una reducción de la sobrecarga de hasta un 1,8%. Para el tipo de CCM y casos de múltiples PLP, el campo de Mod/Cod se puede eliminar de la cabecera FECFRAME, provocando una reducción de la sobrecarga de hasta un 1,5%. Para el tipo de CCM y casos de PLP único, no se requiere una cabecera FECFRAME, de esta manera, se puede obtener hasta un 3,3% de reducción de la sobrecarga.

En una señalización de L1 acortada, se puede transmitir o bien Mod/Cod (7 bits) o bien el identificador de PLP (8 bits), pero puede ser demasiado corto para obtener alguna ganancia de codificación. Sin embargo, es posible no requerir sincronización porque los PLP puede estar alineados con la trama de la transmisión de C2; cada ModCod de cada PLP se puede conocer a partir del preámbulo; y un cálculo simple puede permitir la sincronización con la FECFRAME específica.

La Fig. 77 está mostrando una estructura para una cabecera FECFRAME para minimizar la sobrecarga. En la Fig. 77, los bloques con líneas inclinadas y el Formador de FECFRAME representan un diagrama de bloques de detalle del módulo de Inserción de Cabecera de ModCod 307 en el trayecto de datos del módulo de BICM como se muestra en la Fig. 37. Los bloques de líneas continua representan un ejemplo de módulo de codificación interno 303, intercalador interno 304, demultiplexor de bits 305, y correlacionador de símbolos 306 en el trayecto de datos del módulo de BICM como se muestra en la Fig. 37. En este punto, se puede realizar la señalización acortada de L1 porque la CCM no requiere un campo de Mod/Cod y el PLP único no requiere un identificador de PLP. En esta señal de L1 con un número reducido de bits, la señal de L1 se puede repetir tres veces en el preámbulo y se puede realizar la modulación BPSK, de esta manera, es posible una señalización muy robusta. Finalmente, el módulo de Inserción de Cabecera de ModCod 307 puede insertar la cabecera generada en cada trama de FEC. La Fig. 84 está mostrando un ejemplo del módulo de extracción de ModCod r307 en el trayecto de datos del módulo de demodulación de BICM mostrado en la Fig. 64.

Como se muestra en la Fig. 84, la cabecera FECFRAME se puede analizar sintácticamente (r301b), entonces los símbolos que transmiten información idéntica en símbolos repetidos se pueden retardar, alinear, y luego combinar (combinación Rake r302b). Finalmente, cuando se realiza la demodulación BPSK (r303b), el campo de señal de L1 recibida se puede restaurar y este campo de la señal de L1 restaurado se puede enviar al controlador del sistema para ser usado como parámetros para la descodificación. La FECFRAME analizada sintácticamente se puede enviar al descorrelacionador de símbolos.

La Fig. 78 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 anteriormente mencionada. Se puede ver que se obtienen alrededor de 4,8 dB de ganancia de SNR a través de una repetición de tres veces. La SNR requerida es de 8,7 dB a una BER=1E-11.

La Fig. 79 está mostrando ejemplos de tramas de transmisión y estructuras de trama FEC. Las estructuras de trama FEC mostradas en la parte superior derecha de la Fig. 79 representan la cabecera FECFRAME insertada mediante el módulo de Inserción de Cabecera ModCod 307 de la Fig. 37. Se puede ver que dependiendo de diversas combinaciones de condiciones es decir, tipo de CCM o ACM/VCM y PLP únicas o múltiples, se pueden insertar diferentes tamaños de cabeceras. O bien, se puede no insertar una cabecera. Las tramas de transmisión formadas de acuerdo con los tipos de segmento de datos y mostradas en el lado inferior izquierdo de la Fig. 79 se pueden formar por el módulo de inserción de cabecera de Trama 401 del formador de tramas como se muestra en la Fig. 42 y el módulo fusionador/segmentador 208 del procesador de entrada mostrado en la Fig. 35. En este punto, la FECFRAME se puede transmitir de acuerdo con diferentes tipos de segmento de datos. Usando este método, se puede reducir un máximo de un 3,3% de sobrecarga. En el lado superior derecho de la Fig. 79, se muestran cuatro tipos diferentes de estructuras, pero una persona experta en la técnica entendería que éstos son solamente ejemplos, y cualquiera de estos tipos o sus combinaciones se pueden usar para el segmento de datos.

En el lado receptor, el módulo de extracción de cabecera de Tramas r401 del módulo analizador sintáctico de Tramas como se muestra en la Fig. 63 y el módulo de extracción de ModCod r307 del módulo de demodulación de BICM mostrado en la Fig. 64 pueden extraer un parámetro del campo ModCod que se requiere para la descodificación. En este punto, de acuerdo con los tipos de segmento de datos de transmisión se pueden extraer los parámetros de la trama. Por ejemplo, para el tipo de CCM, los parámetros se pueden extraer a partir de la señalización de L1 que se transmite en el preámbulo y para el tipo ACM/VCM, los parámetros se pueden extraer a partir de la cabecera FECFRAME.

Como se muestra en el lado superior derecho de la Fig. 79, la estructura fecframe se puede dividir en dos grupos, en los que el primer grupo es las tres estructuras de trama superiores con cabecera y el segundo grupo es la última estructura de trama sin cabecera.

La Fig. 80 está mostrando un ejemplo de señalización de L1 que se puede transmitir dentro del preámbulo mediante el módulo de inserción de cabecera de Trama 401 del módulo formador de Tramas mostrado en la Fig. 42. Esta señalización de L1 es diferente de la señalización de L1 previa en que el tamaño del bloque de L1 se puede transmitir en bits (L1_size, 14 bits); es posible encender/apagar el intercalado en el tiempo en el segmento de datos (dslice_time_intrlv, 1 bit); y mediante la definición del tipo de segmento de datos (dslice_type, 1 bit), la sobrecarga de señalización de L1 se reduce. En este punto, cuando el tipo de segmento de datos es de CCM, el campo de Mod/Cod se puede transmitir dentro del preámbulo más que dentro de la cabecera FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado receptor, el descodificador interno acortado/perforado r303-1 de la demodulación de BICM como se muestra en la Fig. 64 puede obtener el primer bloque de LDPC, que tiene un tamaño de bloque fijo de L1, transmitido dentro del preámbulo, a través de la descodificación. Los números y el tamaño del resto de los bloques de LDPC también se pueden obtener.

El intercalado en el tiempo se puede usar cuando se necesitan múltiples símbolos OFDM para la transmisión de L1 o cuando hay un segmento de datos de intercalado en el tiempo. Un encendido/apagado flexible del intercalado en el tiempo es posible con una bandera de intercalado. Para el intercalado en el tiempo del preámbulo, una bandera de intercalado en el tiempo (1 bit) y una serie de símbolos OFDM intercalados (3 bits) se pueden requerir, de esta manera, un total de 4 bits se pueden proteger de una forma similar a una cabecera FECFRAME acortada.

La Fig. 81 está mostrando un ejemplo de señalización previa de L1 que se puede realizar en el módulo de Inserción de Cabecera ModCod 307-1 en el trayecto de datos del módulo de BICM mostrado en la Fig. 37. Los bloques con líneas inclinadas y el Formador de Preámbulo son ejemplos del módulo de Inserción de Cabecera ModCod 307-1 en el trayecto de señalización de L1 del módulo de BICM mostrado en la Fig. 37. Los bloques de líneas continuas son ejemplos del módulo de inserción de cabecera de Tramas 401 del formador de Tramas como se muestra en la Fig.

42.

También, los bloques de líneas continuas pueden ser ejemplos de módulo de código interno acortado/perforado 3031, intercalador interno 304-1, demultiplexor de bits 305-1, y correlacionador de símbolos 306-1 en el trayecto de señalización L1 del módulo de BICM mostrado en la Fig. 37.

Como se ve en la Fig. 81, la señal L1 que se transmite en el preámbulo se puede proteger usando codificación LDPC acortada/perforada. Se pueden insertar parámetros relacionados en la Cabecera en forma de L1 previa. En este punto, sólo los parámetros de intercalado en el tiempo se pueden transmitir en la Cabecera del preámbulo. Para asegurar más robustez, se puede realizar una repetición de cuatro veces. En el lado receptor, para ser capaz de descodificar la señal de L1 que se transmite en el preámbulo, el módulo de extracción de ModCod r307-1 en el trayecto de señalización de L1 de la demodulación de BICM como se muestra en la Fig. 64 necesita usar el módulo de descodificación mostrado en la Fig. 84. En este punto, debido a que hay una repetición de cuatro veces a diferencia de la cabecera de descodificación FECFRAME anterior, se requiere un proceso de recepción Rake que sincroniza los símbolos repetidos cuatro veces y que añade los símbolos.

La Fig. 82 muestra una estructura de L1 del bloque de señalización que se transmite desde el módulo de inserción de la cabecera de Trama 401 del módulo formador de la Trama como se muestra en la Fig. 42. Está mostrando un caso donde no se usa el intercalado en el tiempo en un preámbulo. Como se muestra en la Fig. 82, se pueden transmitir diferentes tipos de bloques de LDPC en el orden de las portadoras. Una vez que un símbolo OFDM se forma y se transmite entonces se forma y se transmite un siguiente símbolo OFDM. Para que el último símbolo OFDM sea transmitido, si hay alguna portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se pueden rellenar de forma ficticia. El ejemplo de la Fig. 82 muestra un preámbulo que consta de tres símbolos OFDM. En un lado receptor, para este caso no intercalado, se puede omitir el desintercalador de símbolos r308-1 en el trayecto de señalización de L1 del demodulador de BICM como se muestra en la Fig. 64.

La Fig. 83 muestra un caso en que se realiza el intercalado en el tiempo de L1. Como se muestra en la Fig. 83, el intercalado de bloques se puede realizar de una manera que forma un símbolo OFDM para índices de portadora idénticos que luego forman unos símbolos OFDM para los siguientes índices de portadora. Como en el caso en que no se realiza ningún intercalado, si hay alguna portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se pueden rellenar de forma ficticia. En un lado receptor, para este caso de no intercalado, el desintercalador de símbolos r308-1 en el trayecto de señalización de L1 del demodulador de BICM mostrado en la Fig. 64 puede realizar el desintercalado del bloque mediante la lectura de bloques de LDPC en orden creciente de los números de los bloques de LDPC.

Además, puede haber al menos dos tipos de segmentos de datos. El segmento de datos de tipo 1 tiene dslice_type = 0 en los campos de señalización de L1. Este tipo de segmento de datos no tiene cabecera de XFECFrame y tiene sus valores mod/cod en los campos de señalización de L1. El tipo de segmento de datos 2 tiene dslice_type = 1 en los campos de señalización de L1. Este tipo de segmento de datos tiene una cabecera de XFECFrame y tiene sus valores mod/cod en la cabecera de XFECFrame.

XFECFrame significa Trama de XFEC (Corrección de Errores sin canal de retorno Compleja) y mod/Cod significa el tipo de modulación/tasa de código.

En un receptor, un analizador sintáctico de tramas puede formar una trama a partir de señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene la XFECFrame sin cabecera de XFECFrame. También, un receptor puede extraer un campo para indicar si realizar desintercalado en el tiempo en los símbolos de preámbulo o no realizar el desintercalado en el tiempo en los símbolos de preámbulo, a partir de la L1 de los símbolos preámbulo.

En un transmisor, un formador de tramas puede construir una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. Además, un campo para indicar si realizar el intercalado en el tiempo en los símbolos de preámbulo o no realizar el intercalado en el tiempo en los símbolos de preámbulo se puede insertar en la L1 de los símbolos de preámbulo.

Por último, para el código acortado/perforado para el módulo de inserción de cabecera de Trama 401 del formador de Tramas mostrado en la Fig. 42, se puede determinar un tamaño mínimo de la palabra de código que puede obtener ganancia de codificación y se puede transmitir en un primer bloque de LDPC. De esta manera, para el resto de tamaños de los bloques de LDPC se pueden obtener de aquél tamaño de bloque de L1 transmitido.

La Fig. 85 está mostrando otro ejemplo de la señalización de L1 previa que se puede transmitir desde el módulo de Inserción de Cabecera ModCod 307-1 en el trayecto de señalización de L1 del módulo de BICM mostrado en la Fig.

37. La Fig.85 es diferente de la Fig. 81 en que el mecanismo de protección de parte de cabecera se ha modificado. Como se ve en la Fig. 85, la información de tamaño de bloque de L1 L1_size (14 bits) no se transmite en el bloque de L1, sino que se transmite en la Cabecera. En la Cabecera, también se puede transmitir la información de intercalado en el tiempo de 4 bits. Para un total de 18 bits de entrada, el código de BCH (45, 18) que saca 45 bits se usa y se copia a los dos trayectos y finalmente, se correlacionan en QPSK. Para el trayecto Q, se puede realizar un desplazamiento cíclico de 1 bit para ganancia de diversidad y se puede realizar la modulación de PRBS de acuerdo con la palabra de sincronización. Un total de 45 símbolos QPSK se pueden sacar de estas entradas de trayecto I/Q. En este punto, si la profundidad del intercalado en el tiempo se establece como un número de preámbulos que se

requiere para transmitir el bloque L1, L1_span (3bits) que indica que la profundidad de intercalado en el tiempo puede no necesitar ser transmitida. En otras palabras, solamente se puede transmitir la bandera de encendido/apagado (1 bit) del intercalado en el tiempo. En un lado receptor, comprobando solamente un número de los preámbulos transmitidos, sin usar la L1_span, se puede obtener la profundidad de desintercalado en el tiempo.

La Fig. 86 está mostrando un ejemplo de programación del bloque de señalización de L1 que se transmite en el preámbulo. Si el tamaño de la información de L1 que se puede transmitir en un preámbulo es Nmax, cuando el tamaño de L1 es menor que Nmax, un preámbulo puede transmitir la información. Sin embargo, cuando el tamaño de L1 es más grande que Nmax, la información de L1 puede ser igualmente dividida de manera que el sub-bloque de L1 dividido sea menor que Nmax, entonces el sub-bloque de L1 dividido se puede transmitir en un preámbulo. En este punto, para una portadora que no se usa debido a que la información de L1 es más pequeña que Nmax, no se transmiten datos.

En su lugar, como se muestra en la Fig. 88, la potencia de las portadoras donde se transmite el bloque de L1 se puede aumentar para mantener una potencia total de la señal de preámbulo igual a la potencia de símbolo de datos. El factor de aumento de potencia se puede variar dependiendo del tamaño de L1 transmitido y un transmisor y un receptor pueden tener un valor fijo de este factor de aumento de potencia. Por ejemplo, si sólo se usan la mitad de las portadoras totales, el factor de aumento de potencia puede ser dos.

La Fig. 87 está mostrando un ejemplo de señalización de L1 previa donde se considera el aumento de potencia. Cuando se compara con la Fig. 85, se puede ver que la potencia del símbolo QPSK se puede aumentar y enviar al formador del preámbulo.

La Fig. 89 está mostrando otro ejemplo de módulo de extracción de ModCod r307-1 en el trayecto de señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 64. A partir del símbolo de preámbulo de entrada, la FECFRAME de señalización de L1 se puede sacar en el descorrelacionador de símbolos y solamente se puede descodificar parte de la cabecera.

Para el símbolo de cabecera de entrada, se puede realizar una descorrelación de QPSK y se puede obtener un valor de la Relación de Probabilidad de Registro (LLR). Para el trayecto Q, se puede realizar una demodulación de PRBS de acuerdo con la palabra de sincronización y se puede realizar un proceso inverso del desplazamiento cíclico de 1bit para la restauración.

Estos dos valores de trayecto I/Q alineados se pueden combinar y se puede obtener la ganancia de SNR. La salida de la decisión firme se puede introducir en el descodificador de BCH. El descodificador de BCH puede restaurar 18 bits de la L1 previa a partir de los 45 bits de entrada.

La Fig. 90 está mostrando una contraparte, el extractor de ModCod de un receptor. Cuando se compara con la Fig. 89, el control de potencia se puede realizar en los símbolos de entrada del descorrelacionador QPSK para restaurar desde el nivel de potencia aumentado por el transmisor a su valor original. En este punto, el control de potencia se puede realizar considerando una serie de portadoras usadas para la señalización de L1 en un preámbulo y tomando un inverso del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia establece la potencia de preámbulo y la potencia de símbolo de datos una idéntica a la otra.

La Fig. 91 está mostrando un ejemplo de sincronización de L1 previa que se puede realizar en el módulo de extracción de ModCod r307-1 en el trayecto de señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 64. Este es un proceso de sincronización para obtener una posición de inicio de la Cabecera en un preámbulo. Los símbolos de entrada pueden ser descorrelacionados QPSK luego para el trayecto Q de salida, se puede realizar un inverso de un desplazamiento cíclico de 1 bit y se puede realizar la alineación. Dos valores de trayectos I/Q se pueden multiplicar y los valores modulados por la señalización de L1 previa se pueden demodular. De esta manera, la salida del multiplicador puede expresar sólo la PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una PRBS de secuencia conocida, se puede obtener un pico de correlación en la Cabecera. De esta manera, se puede obtener una posición de inicio de la Cabecera en un preámbulo. Si es necesario, el control de potencia que se realiza para restaurar el nivel de potencia original, como se muestra en la Fig. 90, se puede realizar en la entrada del descorrelacionador QPSK.

La Fig. 92 está mostrando otro ejemplo de campo de cabecera del bloque de L1 que se envía al módulo de Inserción de Cabecera 307-1 en el trayecto de señalización de L1 del módulo de BICM como se muestra en la Fig. 37. Esta Fig. 92 es diferente de la Fig. 85 en que L1_span que representa la profundidad de intercalado en el tiempo se reduce a 2 bits y los bits reservados se aumentan en 1 bit. Un receptor puede obtener el parámetro de intercalado en el tiempo de bloque de L1 a partir de la L1_span transmitida.

La Fig. 93 está mostrando procesos de dividir igualmente un bloque de L1 en tantas partes como un número de preámbulos que insertan entonces una cabecera en cada uno de los bloques de L1 divididos y luego asignando los bloques de L1 insertados de la cabecera en un preámbulo. Esto se puede realizar cuando un intercalado en el tiempo se realiza con un número de preámbulos donde el número de preámbulos es mayor que un número mínimo

de preámbulos que se requiere para la transmisión del bloque de L1. Esto se puede realizar en el bloque de L1 en el trayecto de señalización de L1 del módulo de BICM como se muestra en la Fig. 37. El resto de las portadoras, después de la transmisión de bloques de L1 pueden tener patrones de repetición cíclicos en lugar de ser rellenados con ceros.

La Fig. 94 está mostrando un ejemplo del Descorrelacionador de Símbolos r306-1 del módulo de demodulación de BICM como se muestra en la Fig. 64. Para un caso en que los bloques de L1 de FEC se repiten como se muestra en la Fig. 93, cada punto de inicio de bloque de L1 de FEC se puede alinear, combinar (r301f), y luego descorrelacionar QAM (r302f) para obtener ganancia de diversidad y ganancia de SNR. En este punto, el combinador puede incluir procesos de alineación y adición de cada bloque de L1 de FEC y dividir el bloque de L1 de FEC añadido. Para un caso en que se repite sólo una parte del último bloque de FEC como se muestra en la Fig. 93, sólo la parte repetida se puede dividir en tantos como un número de cabecera de bloque de FEC y la otra parte se puede dividir por un valor que es uno menos que un número de cabecera de bloque de FEC. En otras palabras, el número de división corresponde a un número de portadoras que se añade a cada portadora.

La Fig.98 muestra otro ejemplo de la programación de bloque de L1. La Fig. 98 es diferente de la Fig. 93 en que, en lugar de realizar el relleno de ceros o una repetición cuando los bloques de L1 no llenan un símbolo OFDM, el símbolo OFDM se puede llenar con redundancia de paridad realizando menos perforado en el código acortado/perforado en el transmisor. En otras palabras, cuando la perforación de paridad (304c) se realiza en la Fig. 38, la tasa de código efectiva se puede determinar de acuerdo con la relación de perforación, de esta manera, perforando tan pocos bits que tienen que ser rellenados a cero, la tasa de código efectiva se puede disminuir y se puede obtener una mejor ganancia de codificación. El módulo de desperforado de Paridad r303a de un receptor como se muestra en la Fig. 65 puede realizar el desperforado considerando la redundancia de paridad menos perforada. En este punto, debido a que un receptor y un transmisor pueden tener información del tamaño de bloque de L1 total, la relación de perforación se puede calcular.

La Fig. 95 está mostrando otro ejemplo de campo de señalización de L1. La Fig. 95 es diferente de la Fig. 74 en que, para un caso en que el tipo de segmento de datos es de CCM, se puede transmitir una dirección de inicio (21 bits) del PLP. Esto puede permitir a la FECFRAME de cada PLP formar una trama de transmisión, sin que la FECFRAME esté alineada con la posición de inicio de una trama de transmisión. De esta manera, la sobrecarga de relleno, que puede ocurrir cuando una anchura de segmento de datos es estrecha, se puede eliminar. Un receptor, cuando un tipo de segmento de datos es de CCM, puede obtener información ModCod del preámbulo en el trayecto de señalización de L1 del demodulador de BICM como se muestra en la Fig. 64, en lugar de obtenerlo de la cabecera FECFRAME. Además, incluso cuando ocurre un salto de canales en una ubicación aleatoria de la trama de transmisión, la sincronización de la FECFRAME se puede realizar sin retardo porque la dirección de inicio del PLP se puede obtener ya desde el preámbulo.

La Fig. 96 está mostrando otro ejemplo de campos de señalización de L1 que puede reducir la sobrecarga de direccionamiento de PLP.

La Fig. 97 está mostrando los números de símbolos QAM que corresponden a una FECFRAME dependiendo de los tipos de modulación. En este punto, un máximo común divisor del símbolo QAM es 135, de esta manera, una sobrecarga de log2 (135) " 7 bits se puede reducir. De esta manera, la Fig. 96 es diferente de la Fig. 95 en que un número de bits del campo de PLP_start se puede reducir desde 21 bits a 14 bits. Este es el resultado de considerar 135 símbolos como un grupo único y direccionar el grupo. Un receptor puede obtener un índice de portadora OFDM en que comienza el PLP en una trama de transmisión después de obtener el valor del campo PLP_start y multiplicarlo por 135.

La Fig. 99 y la Fig. 101 muestran ejemplos del intercalador de símbolos 308 que puede intercalar en el tiempo símbolos de datos que se envían desde el módulo de Inserción de Cabecera ModCod 307 en el trayecto de datos del módulo de BICM como se muestra en la Fig. 37.

La Fig. 99 es un ejemplo de intercalador de Bloque que puede operar sobre una base de segmento de datos. El valor de la fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. El intercalado en forma de símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre celdas OFDM adyacentes. El valor de la columna K significa una profundidad de intercalado en el tiempo, que puede ser de 1, 2, 4, 8, o 16... La señalización de K para cada segmento de datos se puede realizar dentro de la señalización de L1. El intercalador en frecuencia 403 como se muestra en la Fig. 42 se puede realizar anterior al intercalador en el tiempo 308 como se muestra en la Fig. 37.

La Fig. 100 muestra un rendimiento de intercalado del intercalador en el tiempo como se muestra en la Fig. 99. Se supone que un valor de columna es de 2, un valor de la fila es de 8, una anchura de segmento de datos es de 12 celdas de datos, y que no están los pilotos continuos en los segmentos de datos. La figura de la parte superior de la Fig. 100 es una estructura de símbolo OFDM cuando no se realiza un intercalado en el tiempo y la figura inferior de la Fig. 100 es una estructura de símbolo OFDM cuando se realiza un intercalado en el tiempo. Las celdas de color negro representan un piloto disperso y las celdas que no son negras representan celdas de datos. El mismo tipo de

celdas de datos representa un símbolo OFDM. En la Fig. 100, las celdas de datos que corresponden a un símbolo OFDM único se intercalan en dos símbolos. Se usa una memoria de intercalado que corresponde a ocho símbolos OFDM pero la profundidad de intercalado corresponde a sólo dos símbolos OFDM, de esta manera, no se obtiene una profundidad de intercalado completa.

La Fig. 101 se sugiere para alcanzar la profundidad de intercalado completa. En la Fig. 101, las celdas negras representan pilotos dispersos y las celdas que no son negras representan celdas de datos. El intercalador en el tiempo como se muestra en la Fig. 101 se puede implementar en forma de intercalador de bloques y puede intercalar segmentos de datos. En la Fig. 101, un número de columna, K representa una anchura de segmento de datos, un número de la fila, N representa la profundidad de intercalado en el tiempo y el valor, K puede ser valores aleatorios es decir, K=1, 2, 3,.. El proceso de intercalado incluye escribir una celda de datos de una manera de trenzado de columna y leer en una dirección de la columna, excluyendo las posiciones piloto. Es decir, se puede decir que el intercalado se realiza de forma trenzada fila-columna.

Además, en un transmisor, las celdas que se leen de una manera trenzada de columna de la memoria de intercalado corresponden a un símbolo OFDM único y las posiciones piloto de los símbolos OFDM se pueden mantener mientras se intercalan las celdas.

También, en un receptor, las celdas que se leen de una manera trenzada de columna de la memoria de desintercalado corresponden a un símbolo OFDM único y las posiciones piloto de los símbolos OFDM se pueden mantener mientras que se desintercalan en el tiempo las celdas.

La Fig. 102 muestra el rendimiento del intercalado en el tiempo de la Fig. 101. Por comparación con la Fig. 99, se supone que un número de filas es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no están pilotos continuos en el segmento de datos. En la Fig. 102, las celdas de datos que corresponden a un símbolo OFDM único se intercalan en ocho símbolos OFDM. Como se muestra en la Fig. 102, se usa una memoria de intercalado que corresponde a ocho símbolos OFDM y la profundidad de intercalado resultante corresponde a ocho símbolos OFDM, de esta manera, se obtiene una profundidad de intercalado completa.

El intercalador en el tiempo como se muestra en la Fig. 101 puede ser ventajoso porque se puede obtener una profundidad de intercalado completa usando una memoria idéntica; la profundidad de intercalado puede ser flexible, a diferencia de la Fig. 99; en consecuencia, una longitud de la trama de transmisión puede ser demasiado flexible, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el intercalador en el tiempo usado para el segmento de datos, puede ser idéntico al método de intercalado usado para el preámbulo y también pueden tener elementos comunes con un sistema de transmisión digital que usa OFDM general. En concreto, el intercalador en el tiempo 308 como se muestra en la Fig. 37 se puede usar antes del intercalador en frecuencia 403 como se muestra en la Fig. 42 que se usa. Con respecto a una complejidad del receptor, no se puede requerir ninguna memoria adicional más que la lógica de control de dirección adicional que puede requerir una complejidad muy pequeña.

La Fig. 103 muestra un desintercalador de símbolos correspondiente r308 en un receptor. Se puede realizar el desintercalado después de recibir la salida del módulo de Extracción de Cabecera de Trama r401. En los procesos de desintercalado, comparado con la Fig. 99, los procesos de escritura y lectura de intercalado de bloques se invierten. Usando información de posición de piloto, el desintercalador en el tiempo puede realizar el desintercalado virtual mediante la no escritura en o lectura desde una posición de piloto en la memoria del intercalador y mediante la escritura en o lectura desde una posición de celda de datos en la memoria del intercalador. La información desintercalada se puede sacar en el módulo de Extracción ModCod r307.

La Fig. 104 muestra otro ejemplo de intercalado en el tiempo. Se puede realizar una escritura en dirección diagonal y lectura fila por fila. Como en la Fig. 101, el intercalado se realiza teniendo en cuenta las posiciones del piloto. La lectura y la escritura no se realizan para las posiciones del piloto pero se accede a la memoria de intercalado considerando sólo las posiciones de celda de datos.

La Fig. 105 muestra un resultado del intercalado usando el método mostrado en la Fig. 104. Cuando se compara con la Fig. 102, las celdas con los mismos patrones se dispersan no sólo en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, la profundidad de intercalado completa se puede obtener tanto en el dominio del tiempo como en el de la frecuencia.

La Fig. 108 muestra un desintercalador de símbolos r308 de un receptor correspondiente. La salida del módulo de Extracción de Cabecera de Trama r401 se puede desintercalar. Cuando se compara con la Fig. 99, el desintercalado ha conmutado el orden de lectura y escritura. El desintercalador en el tiempo puede usar la información de la posición del piloto para realizar el desintercalado virtual de forma que ninguna lectura o escritura se realiza en posiciones de piloto sino de manera que la lectura o escritura se pueda realizar sólo en las posiciones de celdas de datos. Los datos desintercalados se pueden sacar en el módulo de Extracción ModCod r307.

La Fig. 106 muestra un ejemplo del método de direccionamiento de la Fig. 105. NT significa profundidad de intercalado en el tiempo y ND significa anchura de segmento de datos. Se supone que un valor de fila, N es de 8,

una anchura de segmento de datos es de 12 celdas de datos, y los pilotos no continuos están en segmentos de datos. La Fig. 106 representa un método de generación de direcciones para escribir datos en una memoria de intercalado en el tiempo, cuando un transmisor realiza el intercalado en el tiempo. El direccionamiento se inicia a partir de una primera dirección con la Dirección de Fila (RA)=0 y la Dirección de Columna (CA)=0. En cada aparición de direccionamiento, RA y CA se aumentan. Para la RA, se puede realizar un módulo de operación con los símbolos OFDM usados en el intercalador en el tiempo. Para CA, se puede realizar una operación de módulo con un número de portadoras que corresponde a una anchura de segmento de datos. La RA se puede aumentar en 1 cuando las portadoras que corresponden a un segmento de datos están escritas en una memoria. Se puede realizar la escritura en una memoria sólo cuando una ubicación de la dirección actual no es una ubicación de un piloto. Si la ubicación de la dirección actual es una ubicación de un piloto, sólo se puede aumentar el valor de la dirección.

En la Fig. 106, un número de columna, K representa la anchura del segmento de datos, un número de fila, N representa la profundidad del intercalado en el tiempo y el valor, K puede ser unos valores aleatorios es decir, K=1, 2, 3,… El proceso de intercalado puede incluir escribir las celdas de datos de una manera de trenzado de columna y la lectura en dirección de la columna, excluyendo las posiciones de piloto. En otras palabras, la memoria de intercalado virtual puede incluir posiciones piloto pero las posiciones piloto se pueden excluir en el intercalado real.

La Fig. 109 muestra el desintercalado, un proceso inverso del intercalado en el tiempo como se muestra en la Fig.

104. La escritura fila por fila y la lectura en dirección diagonal pueden restaurar las celdas en las secuencias originales.

El método de direccionamiento usado en un transmisor se puede usar en un receptor. El receptor puede escribir los datos recibidos en una memoria del desintercalador en el tiempo fila por fila y puede leer los datos escritos usando los valores de dirección generados y la información de ubicación del piloto que se pueden generar de una manera similar con aquélla de un transmisor. Como una manera alternativa, los valores de dirección generados y la información del piloto que se usó para escribir se pueden usar para leer fila por fila.

Estos métodos se pueden aplicar en un preámbulo que transmite la L1. Debido a que cada símbolo OFDM que comprende el preámbulo puede tener pilotos en ubicaciones idénticas, ya sea intercalado con referencia a los valores de dirección que tienen en cuenta las ubicaciones de pilotos o pueden ser realizados intercalando con referencia a los valores de dirección sin tener en cuenta las ubicaciones de pilotos. Para el caso de referirse a valores de dirección sin tener en cuenta las ubicaciones del piloto, el transmisor almacena datos en una memoria de intercalado en el tiempo cada vez. Para tal caso, un tamaño de memoria requerido para realizar los preámbulos de intercalado/desintercalado en un receptor o un transmisor llega a ser idéntico a un número de celdas de carga útil existentes en los símbolos OFDM usados para el intercalado en el tiempo.

La Fig. 107 es otro ejemplo de intercalado en el tiempo de L1. En este ejemplo, el intercalado en el tiempo puede colocar portadoras a todos los símbolos OFDM mientras que las portadoras estarían todas situadas en un símbolo OFDM único si no se realizó el intercalado en el tiempo. Por ejemplo, para los datos situados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM se situará en su ubicación original. La segunda portadora del primer símbolo OFDM se situará en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la portadora de datos de orden i que se sitúa en el n-ésimo símbolo OFDM se situará en un i-ésimo índice de portadora de símbolo OFDM de orden N mod (i + n), donde i = 0, 1, 2 ..., número del portadora-1, n = 0, 1, 2,…, N-1, y N es un número de símbolos OFDM usado en el intercalado en el tiempo de L1. En este método de intercalado en el tiempo de L1, se puede decir que el intercalado de todos los símbolos OFDM se realiza de una manera trenzada como se muestra en la Fig. 107. Incluso aunque las posiciones del piloto no se ilustran en la Fig. 107, tal como se mencionó anteriormente, el intercalado se puede aplicar a todos los símbolos OFDM incluyendo los símbolos piloto. Es decir, se puede decir que el intercalado se puede realizar para todos los símbolos OFDM sin considerar las posiciones del piloto o con independencia de si los símbolos OFDM son símbolos piloto o no.

Si un tamaño de un bloque de LDPC usado en L1 es más pequeño que un tamaño de un símbolo OFDM único, las portadoras restantes puede tener copias de partes del bloque de LDPC o se pueden rellenar de ceros. En este punto, se puede realizar un mismo intercalado en el tiempo como anteriormente. Del mismo modo, en la Fig. 107, un receptor puede realizar el desintercalado mediante el almacenamiento de todos los bloques usados en el intercalado en el tiempo de L1 en una memoria y leyendo los bloques en el orden en el que se han intercalado, es decir, en el orden de los números escritos en los bloques mostrados en la Fig. 107.

Cuando se usa un intercalador de bloques como se muestra en la Fig. 106, se usan dos memorias intermedias. Específicamente, mientras que una memoria intermedia está almacenando símbolos de entrada, previamente los símbolos de entrada se pueden leer desde la otra memoria intermedia. Una vez que estos procesos se realizan para un bloque de intercalado de símbolos, el desintercalado se puede realizar conmutando el orden de lectura y de escritura, para evitar conflicto de acceso a la memoria. Este desintercalado de estilo "ping-pong" puede tener una lógica de generación de direcciones simple. Sin embargo, la complejidad de los componentes físicos se puede aumentar cuando se usan dos memorias intermedias de intercalado de símbolos.

La Fig. 110 muestra un ejemplo de un desintercalador de símbolos r308 o r308-1 como se muestra en la Fig. 64. Esta realización propuesta de la invención puede usar sólo una única memoria intermedia para realizar el desintercalado. Una vez que se genera un valor de dirección por la lógica de generación de direcciones, el valor de dirección se puede sacar desde la memoria intermedia y la operación de colocación se puede realizar mediante el almacenamiento de un símbolo que se introduce en la misma dirección. Mediante estos procesos, se puede evitar un conflicto de acceso a la memoria mientras se lee y se escribe. Además, el desintercalado de símbolos se puede realizar usando sólo una única memoria intermedia. Se pueden definir parámetros para explicar esta regla de generación de direcciones. Como se muestra en la Fig. 106, un número de filas de una memoria de desintercalado se puede definir como la profundidad del intercalado en el tiempo, D y un número de columnas de la memoria de desintercalado se puede definir como la anchura del segmento de datos, W. Entonces el generador de direcciones puede generar las siguientes direcciones.

la i-ésima muestra en el j-ésimo bloque, incluyendo el piloto

i = 0, 1, 2, ....., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j(1) = Ri,j*W + Ci,j;

O

Li,j(2) = Ci,j*D + Ri,j;

Las direcciones incluyen posiciones del piloto, de esta manera, los símbolos de entrada se supone que incluyen las posiciones del piloto. Si los símbolos de entrada que incluyen sólo símbolos de datos necesitan ser procesados, se puede requerir una lógica de control adicional que salta las direcciones correspondientes. En este punto, i representa un índice de símbolos de entrada, j representa un índice de bloque de intercalado de entrada, y N=D*W representa una longitud de bloque de intercalado. La operación Mod representa la operación de módulo que saca el resto después de la división. La operación Div representa la operación de división que saca el cociente después de la división. Ri,j y Ci,j representan la dirección de la fila y la dirección de la columna de la entrada de símbolo i-ésimo del bloque de intercalado j-ésimo, respectivamente. Tw representa el valor de trenzado de la columna para las direcciones donde se sitúan los símbolos. En otras palabras, cada columna se puede considerar como una memoria intermedia donde se realiza el trenzado independiente de acuerdo con los valores de Tw. Li,j representa una dirección cuando la única memoria intermedia se implementa en una memoria secuencial de una dimensión, no en dos dimensiones. Li,j puede tener valores de 0 a (N-1). Dos métodos diferentes son posibles. Li,j (1) se usa cuando la matriz de la memoria se conecta fila por fila y Li,j (2) se usa cuando la matriz de la memoria se conecta columna por columna.

La Fig. 111 muestra un ejemplo de direcciones de fila y columna para el desintercalado en el tiempo cuando D es 8 y W es 12. J empieza desde j = 0 y para cada valor de j, una primera fila puede representar la dirección de la fila y una segunda fila puede representar la dirección de la columna. La Fig. 111 muestra sólo las direcciones de los primeros 24 símbolos. Cada índice de columna puede ser idéntico al índice del símbolo de entrada i.

La Fig. 113 muestra un ejemplo de un transmisor OFDM que usa un segmento de datos. Como se muestra en la Fig. 113, el transmisor puede comprender un trayecto de PLP de datos, un trayecto de señalización de L1, un formador de tramas, y una parte de modulación OFDM. El trayecto de PLP de datos se indica mediante bloques con líneas horizontales y verticales. El trayecto de señalización de L1 se indica mediante bloques con líneas inclinadas. Los módulos del proceso de entrada 701-0, 701-N, 701-K, y 701-M pueden comprender bloques y secuencias del módulo de interfaz de entrada 202-1, el módulo de sincronización de flujo de entrada 203-1, el módulo de compensación de retardo 204-1, el módulo de eliminación de paquetes nulos 205-1, el codificador CRC 206-1, el módulo de inserción de cabecera en BB 207-1, y aleatorizador en BB 209 realizado para cada PLP como se muestra en la Fig. 35. Los módulos FEC 702-0, 702-N, 702-K, y 702-M pueden comprender bloques y secuencias del codificador externo 301 y del codificador interno 303 como se muestra en la Fig. 37. Unos módulos FEC 702-L1 usados en el trayecto de L1 pueden comprender bloques y secuencias del codificador externo 301-1 y un codificador interno acortado/perforado 303-1 como se muestra en la Fig. 37. El módulo de señal de L1 700-L1 puede generar información de L1 requerida para comprender una trama.

Los módulos de intercalado de bits 703-0, 703-N, 703-K, y 703-M pueden comprender bloques y secuencias del intercalador interno 304 y el demultiplexor de bits 305 como se muestra en la Fig. 37. El intercalador de bits 703-L1 usado en el trayecto de L1 puede comprender bloques y secuencias del intercalador interno 304-1 y el demultiplexor de bits 305-1 como se muestra en la Fig. 37. Los módulos de correlacionador de símbolos 704-0, 704-N, 704-K, y 704-M pueden realizar funciones idénticas a las funciones del correlacionador de símbolos 306 mostrado en la Fig.

37. El módulo correlacionador de símbolos 704-L1 usado en el trayecto de L1 puede realizar funciones idénticas a las funciones del correlacionador de símbolos 306-1 mostrado en la Fig. 37. Los módulos de cabecera FEC 705-0, 705-N, 705-K, y 705-M pueden realizar funciones idénticas a las funciones del módulo de inserción de Cabeceras ModCod 307 mostrado en la Fig. 37. El módulo de cabecera FEC 705-L1 para el trayecto de L1 puede realizar funciones idénticas a las funciones del módulo de inserción de Cabecera ModCod 307-1 mostrado en la Fig. 37.

Los módulos de correlacionador de segmentos de datos 706-0 y 706-K pueden programar bloques de FEC a segmentos de datos correspondientes y pueden transmitir los bloques FEC programados, donde los bloques de FEC corresponden a los PLP que se asignan a cada segmento de datos. El bloque de correlacionador de preámbulos 707-L1 puede programar bloques de FEC de señalización de L1 a los preámbulos. Los bloques de FEC de señalización de L1 se transmiten en preámbulos. Los módulos de intercalador en el tiempo 708-0 y 708-K pueden realizar funciones idénticas a las funciones del intercalador de símbolos 308 mostrado en la Fig. 37 que pueden intercalar segmentos de datos. El intercalador en el tiempo 708-L1 usado en el trayecto de L1 puede realizar funciones idénticas a las funciones del intercalador de símbolos 308-1 mostrado en la Fig. 37.

Alternativamente, el intercalador en el tiempo 708-L1 usado en el trayecto de L1 puede realizar funciones idénticas al intercalador de símbolos 308-1 mostrado en la Fig. 37, pero sólo en los símbolos del preámbulo.

Los intercaladores en frecuencia 709-0 y 709-K pueden realizar intercalados en frecuencia en los segmentos de datos. El intercalador en frecuencia 709-L1 usado en el trayecto de L1 puede realizar el intercalado en frecuencia de acuerdo con el ancho de banda del preámbulo.

El módulo de generación de pilotos 710 puede generar pilotos que son adecuados para el piloto continuo (CP), el piloto disperso (SP), el borde de segmento de datos, y el preámbulo. Una trama puede ser construida (711) a partir de la programación del segmento de datos, el preámbulo, y el piloto. Los bloques del módulo de IFFT 712 y el módulo de inserción de GI 713 pueden realizar funciones idénticas a las funciones de los bloques del módulo IFFT 501 y el módulo de inserción de GI 503 mostrados en la Fig. 51, respectivamente. Por último, el módulo DAC 714 puede convertir señales digitales en señales analógicas y las señales convertidas se pueden transmitir.

La Fig. 114 muestra un ejemplo de un receptor OFDM que usa un segmento de datos. En la Fig. 114, el sintonizador r700 puede realizar las funciones del módulo sintonizador/AGC r603 y las funciones del módulo de conversión descendente r602 mostrado en la Fig. 61. El ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El módulo de sincronización de tiempo/frecuencia r702 puede realizar funciones idénticas a las funciones del módulo de sincronización de tiempo/frecuencia r505 mostrado en la Fig. 62. El módulo de detección de tramas r703 puede realizar funciones idénticas a las funciones del módulo de detección de tramas r506 mostrado en la Fig.

62.

En este punto, después de que se realiza una sincronización de tiempo/frecuencia, la sincronización se puede mejorar mediante el uso de un preámbulo en cada trama que se envía desde el módulo de detección de tramas r703 durante el proceso de seguimiento.

El módulo de eliminación de GI r704 y el módulo FFT r705 pueden realizar funciones idénticas a las funciones del módulo de eliminación de GI r503 y el módulo de FFT r502 mostrados en la Fig. 62, respectivamente.

El módulo de estimación del canal r706 y módulo de Ecualización del canal r707 pueden realizar una parte de la estimación de canal y una parte de la ecualización del canal del módulo de Est/Ec del canal r501 como se muestra en la Fig. 62. El analizador sintáctico de tramas r708 puede sacar un segmento de datos y el preámbulo donde se transmiten los servicios seleccionados por un usuario. Los bloques indicados por líneas inclinadas procesan un preámbulo. Los bloques indicados por líneas horizontales que pueden incluir PLP común, procesan segmentos de datos. El desintercalador de frecuencia r709-L1 usado en el trayecto de L1 puede realizar el desintercalado de frecuencia dentro del ancho de banda del preámbulo. El desintercalador en frecuencia r709 usado en el trayecto del segmento de datos puede realizar el desintercalado en frecuencia dentro del segmento de datos. El descodificador de cabecera FEC r712-L1, el desintercalador en el tiempo r710-L1, y descorrelacionador de símbolos r713-L1 usados en el trayecto de L1 pueden realizar funciones idénticas a las funciones del módulo de extracción ModCod r307-1, el desintercalador de símbolos r308-1, y el descorrelacionador de símbolos r306-1 mostrados en la Fig. 64.

El desintercalador de bits r714-L1 puede comprender bloques y secuencias de demultiplexor de bits r305-1 y el desintercalador interior r304-1 como se muestra en la Fig. 64. El descodificador FEC r715-L1 puede comprender bloques y secuencias del codificador interno acortado/perforado r303-1 y del descodificador externo r301-1 mostrados en la Fig. 64. En este punto, la salida del trayecto de L1 puede ser la información de señalización de L1 y

se puede enviar a un controlador del sistema para restaurar los datos de PLP que se transmiten en segmentos de datos.

El desintercalador en el tiempo r710 usado en el trayecto del segmento de datos puede realizar funciones idénticas a las funciones del desintercalador de símbolos r308 mostrado en la Fig. 64. El analizador sintáctico de segmentos de datos r711 puede sacar los PLP seleccionados por el usuario de los segmentos de datos y, si es necesario, el PLP común asociado con el PLP seleccionado por el usuario. Los descodificadores de cabecera FEC r712-C y r712-K pueden realizar funciones idénticas a las funciones del módulo de extracción ModCod r307 mostrado en la Fig. 64. Los descorrelacionadores de símbolos r713-C y r713- K pueden realizar funciones idénticas a las funciones del descorrelacionador de símbolos r306 mostrado en la Fig. 64.

El desintercalador de bits r714-C y r714-K puede comprender bloques y secuencias del demultiplexor de bits r305 y el desintercalador interno r304 como se muestra en la Fig. 64. Los descodificadores FEC r715-C y r715-K pueden comprender bloques y secuencias del descodificador interno r303 y del descodificador externo r301 como se muestra en la Fig. 64. Por último, los módulos de proceso de salida r716-C y r716-K pueden comprender bloques y secuencias del desaleatorizador en BB r209, el módulo de eliminación de cabeceras en BB r207-1, el descodificador de CRC r206-1, el módulo de inserción de paquetes nulos r205-1, el recuperador de retardos r204-1, el recuperador del reloj de salida r203-1, y una interfaz de salida r202-1 que se realizan para cada PLP en la Fig. 35. Si se usa un PLP común, el PLP común y el PLP de datos asociado con el PLP común se pueden transmitir a un recombinador de TS y se puede transformar en un PLP seleccionado por el usuario.

Se debería señalar a partir de la Fig. 114, que en un receptor, los bloques en el trayecto de L1 no están simétricamente secuenciados a un transmisor en contraposición al trayecto de datos en que los bloques son colocados simétricamente o en secuencia inversa de un transmisor. En otras palabras, para el trayecto de datos, se colocan el desintercalador en Frecuencia r709, el desintercalador en el Tiempo r710, el analizador sintáctico de segmentos de Datos r711, y el descodificador de cabecera FEC r712-C y r712-K. Sin embargo, para el trayecto de L1, se colocan el desintercalador en Frecuencia r709-L1, el descodificador de cabeceras FEC r712-L1, y el desintercalador en el tiempo r710-L1.

La Fig. 112 muestra un ejemplo de intercalado de bloques general en un dominio de símbolos de datos donde los pilotos no se usan. Como se ve a partir de la Fig. 112a, la memoria de intercalado se puede llenar sin pilotos negros. Para formar una memoria rectangular, se pueden usar celdas de relleno si es necesario. En la Fig. 112a, las celdas de relleno se indican como celdas con líneas inclinadas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón de piloto disperso, se requieren un total de tres celdas de relleno durante cuatro de la duración de símbolos OFDM. Finalmente, en la Fig. 112b se muestran los contenidos de la memoria intercalada.

Como en la Fig. 112a, se puede realizar cualquiera de los dos escribir fila por fila y realizar trenzado de la columna; o escribir de una manera trenzada desde el principio. La salida del intercalador puede comprender leer fila por fila desde la memoria. Los datos de salida que se han leído se pueden colocar como se muestra en la Fig. 112c cuando se considera una transmisión OFDM. En este momento, por simplicidad, el intercalado en frecuencia se puede ignorar. Como se ve en la Fig. 112, la diversidad de frecuencia no es tan alta como aquélla de la Fig. 106, pero se mantiene en un nivel similar. Por encima de todo, puede ser ventajoso porque se pueda optimizar la memoria requerida para realizar el intercalado y el desintercalado. En el ejemplo, el tamaño de la memoria se puede reducir de W * D a (W-1) * D. A medida que la anchura del segmento de datos llega a ser más grande, el tamaño de la memoria se puede reducir más.

Para las entradas del desintercalador en el tiempo, un receptor debería restaurar los contenidos de la memoria intermedia en una forma del medio de la figura de la Fig. 112 mientras que se consideran las celdas de relleno. Básicamente, los símbolos OFDM se pueden leer símbolo por símbolo y se pueden guardar fila por fila. El destrenzado correspondiente al trenzado de columna entonces se puede realizar. La salida del desintercalador se puede sacar en forma de lectura fila por fila a partir de la memoria de la Fig. 112a. De esta forma, cuando se compara con el método mostrado en la Fig. 106, la sobrecarga del piloto se puede minimizar, y consecuentemente la memoria de intercalado/desintercalado se puede minimizar.

La Fig. 115 muestra el intercalado en el tiempo (Fig. 115a) y el desintercalado en el tiempo (Fig. 115b).

La Fig. 115a muestra un ejemplo de un intercalador en el tiempo 708-L1 para el trayecto de L1 de la Fig. 113. Como se muestra en la Fig. 115a, el intercalado en el tiempo en el preámbulo donde se transmite la L1, puede incluir celdas de datos de L1 de intercalado, excluyendo los pilotos que normalmente se transmiten en el preámbulo. El método de intercalado puede incluir la escritura de los datos de entrada en una dirección diagonal (líneas continuas) y la lectura de los datos fila por fila (líneas discontinuas), usando métodos idénticos a los que se muestran en referencia a la Fig. 106.

La Fig. 115b muestra un ejemplo de un desintercalador en el tiempo r712-L1 en el trayecto de L1 como se muestra en la Fig. 114. Como se muestra en la Fig. 115b, para un preámbulo donde se transmite la L1, se puede realizar el desintercalado de la celda de datos de L1, excluyendo los pilotos que se transmiten regularmente en el preámbulo.

El método de desintercalado puede ser idéntico al método que se muestra en la Fig. 109 donde los datos de entrada se escriben fila por fila (línea continua) y se leen en una dirección diagonal (líneas discontinuas). Los datos de entrada no incluyen ningún piloto, consecuentemente, los datos de salida tienen celdas de datos de L1 que no incluyen ningún piloto tampoco. Cuando un receptor usa una memoria intermedia única en un desintercalador en el tiempo para el preámbulo, se puede usar la estructura del generador de direcciones que tiene una memoria de desintercalador como se muestra en la Fig. 110.

El desintercalador (r712-L1) se puede realizar usando las operaciones de dirección como sigue:

la i-ésima muestra en el j-ésimo bloque, incluyendo el piloto

i = 0,1,2,..., N-1;

N = D*W;

Ci, j = i mod W;

Tw = ((Ci, j mod D) * j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j (1) = Ri,j * W + Ci,j;

O

Li,j (2) = Ci,j * D + Ri,j;

En las operaciones anteriores, una longitud de una fila, W es la longitud de una fila de una memoria de intercalado como se muestra en la Fig. 115. La longitud de la columna, D es una profundidad de intercalado en el tiempo del preámbulo, que es un número de símbolos OFDM que se requieren para la transmisión de los preámbulos.

La Fig. 116 muestra un ejemplo de la formación de símbolos OFDM mediante la programación de pilotos y los preámbulos de entrada a partir del formador de tramas 711 como se muestra en la Fig. 113. Las celdas en blanco forman una cabecera de L1 que es una señal de salida del módulo de cabecera FEC 705-L1 en el trayecto de L1, como se muestra en la Fig. 113. Las celdas grises representan pilotos continuos para el preámbulo que se generan por el módulo de generación de pilotos 710 como se muestra en la Fig. 113. Las celdas con patrones representan las celdas de señalización de L1 que son una señal de salida del correlacionador de preámbulos 707-L1 como se muestra en la Fig. 113. La Fig. 116a representa los símbolos OFDM cuando el intercalado en el tiempo está apagado y la Fig. 116b representa los símbolos OFDM cuando el intercalado en el tiempo está encendido. La cabecera de L1 se puede excluir del intercalado en el tiempo porque la cabecera de L1 transmite una longitud del campo de señalización de L1 y una información de bandera encendida/apagada de intercalado en el tiempo. Ello es porque la cabecera de L1 se añade antes del intercalado en el tiempo. Como se mencionó anteriormente, el intercalado en el tiempo se realiza excluyendo las celdas piloto. El resto de las celdas de datos de L1 se puede intercalar como se muestra en la Fig. 115, entonces se pueden asignar a subportadoras OFDM.

La Fig. 117 muestra un ejemplo de unos Intercaladores en el Tiempo 708-0 ~ 708-K que pueden intercalar símbolos de datos que se envían desde los Correlacionadores de Segmentos de Datos 706-0 ~ 706-K en el trayecto de datos de un transmisor OFDM usando el segmento de datos mostrado en la Fig. 113. El intercalado en el tiempo se puede realizar para cada segmento de datos. Los símbolos intercalados en el tiempo se pueden sacar en los Intercaladores en Frecuencia 709-0 ~ 709-K.

La Fig. 117 también muestra un ejemplo de un intercalador en el tiempo simple que usa una única memoria intermedia. La Fig. 117a muestra una estructura de símbolos OFDM antes del intercalado en el Tiempo. Los bloques con los mismos patrones representan el mismo tipo de símbolos OFDM. La Fig. 117b y la Fig. 117c muestran estructuras de símbolos OFDM después del intercalado en el Tiempo. El método de intercalado en el Tiempo se puede dividir en Tipo 1 y Tipo 2. Cada tipo se puede realizar alternativamente para símbolos pares y símbolos impares. Un receptor puede realizar el desintercalado en consecuencia. Una de las razones de usar de forma alternativa el tipo 1 y el tipo 2 es reducir la memoria requerida en un receptor mediante el uso de una única memoria intermedia durante el desintercalado en el tiempo.

La Fig. 117b muestra un intercalado en el tiempo que usa intercalado de tipo 1. Los símbolos de entrada se pueden escribir en dirección en diagonal hacia abajo y se pueden leer en dirección de la fila. La Fig. 117c muestra un intercalado en el tiempo que usa el intercalado de tipo 2. Los símbolos de entrada se pueden escribir en dirección

diagonal hacia arriba y se pueden leer en dirección de la fila. La diferencia entre el tipo 1 y tipo 2 es si una dirección de escritura del símbolo de entrada es hacia arriba o hacia abajo. Los dos métodos son diferentes en una manera de escribir los símbolos, sin embargo, los dos métodos son idénticos en términos de presentar profundidad de intercalado en el tiempo completa y diversidad de frecuencia completa. Sin embargo, usar estos métodos puede causar un problema durante una sincronización en un receptor debido al uso de dos esquemas de intercalado.

Puede haber dos posibles soluciones. La primera solución puede ser la señalización de 1 bit de un tipo de intercalado de un primer bloque de intercalado que llega primero después de cada preámbulo, a través de la señalización de L1 del preámbulo. Este método es realizar un intercalado correcto a través de la señalización. La segunda solución puede ser la formación de una trama que tenga una longitud de un número par de bloques de intercalado. Usando este método, un primer bloque intercalado de cada trama puede tener un tipo idéntico, de esta manera, se puede resolver el problema de la sincronización de bloques de intercalado. Por ejemplo, el problema de sincronización se puede resolver mediante la aplicación de un intercalado de tipo 1 a un primer bloque de intercalado y la aplicación de forma secuencial a los siguientes bloques de intercalado dentro de cada trama, luego finalizando un último bloque de intercalado de cada trama con intercalado de tipo 2. Este método requiere a una trama estar compuesta de dos bloques de intercalado pero puede ser ventajoso porque no se requiere señalización adicional como en el primer método.

La Fig. 122 muestra una estructura de un desintercalador en el Tiempo r710 de un receptor mostrado en la Fig. 114. El desintercalador en el Tiempo se puede realizar en las salidas del desintercalador en Frecuencia r709. El desintercalador en el Tiempo de la Fig. 122 representa un esquema de desintercalado que es un proceso inverso de un intercalado en el tiempo mostrado en la Fig. 117. El desintercalado, en comparación con la Fig. 117, tendrá una manera opuesta en la lectura y la escritura. En otras palabras, el desintercalador de tipo 1 puede escribir los símbolos de entrada en una dirección de fila y puede leer los símbolos escritos en una dirección diagonal hacia abajo. El desintercalador de tipo 2 puede escribir los símbolos de entrada en la dirección diagonal hacia abajo y puede leer los símbolos escritos en la dirección de la fila. Estos métodos pueden permitir la escritura de los símbolos recibidos donde los símbolos son leídos previamente haciendo una dirección de escritura de símbolos del desintercalador de tipo 2 idéntica a una dirección de lectura de símbolos del desintercalador de tipo 1. De esta manera, un receptor puede realizar el desintercalado usando una única memoria intermedia. Además, se puede realizar una implementación simple debido a que los métodos de desintercalado de tipo 1 y tipo 2 se realizan o bien mediante escritura y lectura de símbolos en una dirección diagonal o bien en una dirección de la fila.

Sin embargo, el uso de estos métodos puede causar un problema en la sincronización en un receptor debido a que se usan dos esquemas de intercalado. Por ejemplo, el desintercalado de símbolos intercalados de tipo 1 en una manera de tipo 2 puede causar un deterioro en el rendimiento. Puede haber dos posibles soluciones. La primera solución puede ser determinar un tipo de un bloque de intercalado que llega después de un preámbulo, usando 1 bit de un tipo de intercalado de una parte de señalización de L1 transmitida. La segunda solución se puede realizar desintercalando usando un tipo de acuerdo con un primer bloque de intercalado dentro de una trama, si un número de bloques de intercalado dentro de una trama es un número par. El símbolo desintercalado se puede sacar en un Analizador Sintáctico de Segmento de Datos r711.

La Fig. 118 muestra una lógica de generación de direcciones que es idéntica a una lógica de generación de direcciones de una única memoria intermedia, cuando un intercalador de bloques usa dos memorias intermedias como en la Fig. 106. La lógica de generación de direcciones puede realizar funciones idénticas a las funciones mostradas en la Fig. 106. Mediante la definición de una profundidad de intercalado en el tiempo D como un número de filas de una memoria de desintercalado y definiendo una anchura de segmento de datos W como un número de columnas, las direcciones mostradas en la Fig. 118 se pueden generar mediante un generador de direcciones. Las direcciones pueden incluir posiciones piloto. Para intercalar en el tiempo los símbolos de entrada que incluyen sólo símbolos de datos, se puede requerir una lógica de control que pueda saltarse las direcciones. Las direcciones usadas en los preámbulos de intercalado pueden no requerir posiciones del piloto y el intercalado se puede realizar usando bloques de L1. La i representa un índice de un símbolo de entrada, N = D*W representa una longitud de bloque intercalado. Ri y Ci representan una dirección de fila y una dirección de columna de un símbolo de entrada iésimo, respectivamente. Tw representa un valor de trenzado de columna o parámetro de trenzado de una dirección donde se sitúa un símbolo. Li representa las direcciones cuando se implementa una memoria de una dimensión que tiene una única memoria intermedia. Los valores de Li pueden ser desde 0 a (N-1). En esta memoria de unidimensional, son posibles al menos dos métodos. Li (1) está acoplando una matriz de memoria fila por fila y Li (2) está acoplando una matriz de memoria columna por columna. Un receptor puede usar la lógica de generación de direcciones en símbolos de lectura durante un desintercalado.

La Fig. 119 muestra otro ejemplo de un preámbulo. Para un caso cuando se usa un símbolo OFDM que tiene un tamaño de 4K-FFT en un ancho de banda de 7.61MHz y una sexta portadora dentro de un símbolo OFDM y las portadoras en ambos extremos se usan como pilotos, un número de portadoras que se pueden usar en la señalización de L1 se pueden suponer que sea de 2840. Cuando los múltiples canales están unidos, pueden existir múltiples anchos de banda de preámbulos. El número de portadoras puede cambiar dependiendo de un tipo de pilotos a ser usado, un tamaño de FFT, un número de canales unidos, y otros factores. Si un tamaño de una

L1_XFEC_FRAME que incluye L1_header (H) que se va a ser asignado a un símbolo OFDM único y el bloque FEC de L1 (L1_FEC1) es menor que un símbolo OFDM único (5w-a-1), L1_XFEC_ FRAME que incluye la L1_header se puede repetir para completar una parte restante del único símbolo OFDM (5w-a-2). Esto es similar a la estructura de preámbulo de la Fig. 93. Para un receptor para recibir un segmento de datos que está situado en un cierto ancho de banda de los canales unidos, una ventana de sintonizador del receptor se puede ubicar en un cierto ancho de banda.

Si una ventana de sintonizador de un receptor está situada como 5w-a-3 de la Fig. 119, un resultado incorrecto puede producirse durante la fusión de L1_XFEC_FRAMEs repetida. El caso 1 de la Fig. 119 puede ser tal ejemplo. Un receptor encuentra L1_Header (H) para ubicar la posición de inicio de una L1_Header (H) dentro de una ventana del sintonizador, pero la L1_Header encontrada puede ser una cabecera de una L1_XFEC_FRAME incompleta (5wa-4). La información de señalización de L1 puede no ser obtenida correctamente si una longitud de L1_XFEC_FRAME se obtiene en base a que L1_Header y el resto de la parte (5w-a-5) se añade a una posición inicial de esa L1_Header. Para evitar tal caso, un receptor puede necesitar operaciones adicionales para encontrar una cabecera de una L1_XFEC_FRAME completa. La Fig. 120 muestra tales operaciones. En el ejemplo, para encontrar una cabecera de una L1_XFEC_FRAME completa, si existe una L1_XFEC_FRAME incompleta en un preámbulo, un receptor puede usar al menos dos L1_Headers para encontrar una ubicación de inicio de la L1_Header para la fusión de la L1_XFEC_FRAME. En primer lugar, un receptor puede encontrar la L1_Header a partir de un símbolo OFDM del preámbulo (5w-b-1). Entonces usando una longitud de una L1_XFEC_FRAME dentro de la L1_Header encontrada, el receptor puede comprobar si cada L1_XFEC_FRAME dentro de un símbolo OFDM actual es un bloque completo (5w-b-2). Si no es así, el receptor puede encontrar otra L1_Header a partir del símbolo de preámbulo actual (5w-b-3). A partir de una distancia calculada entre una L1_Header recién encontrada y una L1_Header previa, se puede determinar (5w-b-4) si una cierta L1_XFEC_FRAME es un bloque completo. Entonces, una L1_Header de una L1_XFEC_FRAME completa se puede usar como punto inicial para la fusión. Usando el punto inicial, la L1_XFEC_FRAME se puede fusionar (5w-b-5). Usando estos procesos, el caso 2 o la fusión correcta mostrada en la Fig. 119 se puede esperar en un receptor. Estos procesos se pueden realizar en el Descodificador de Cabeceras FEC r712-L1 en el trayecto de señal de L1 de la Fig. 114.

La Fig. 121 es un ejemplo de una estructura de preámbulo que puede eliminar las operaciones adicionales anteriormente mencionadas en un receptor. A diferencia de la estructura del preámbulo previa, cuando una parte restante de un símbolo OFDM está llena, sólo L1_FEC1 de una L1_XFEC_FRAME, excluyendo la L1_Header (H) se puede llenar repetidamente (5w-c-2). En este sentido, cuando un receptor encuentra una posición de inicio de una L1_Header (H) para fusionar la L1_XFEC_FRAME, la L1_Header de sólo una L1_XFEC_FRAME completa se puede encontrar (5w-c-4), de esta manera, sin operaciones adicionales, la L1_XFEC_FRAME se puede fusionar usando la L1_Header encontrada. Por lo tanto, los procesos tales como 5w-b-2, 5w-b-3 y 5w-b-4 mostrados en la Fig. 120 se pueden eliminar en un receptor. Estos procesos y los procesos de contraparte de los procesos se pueden realizar en el Descodificador de Cabecera FEC r712-L1 en el trayecto de la señal de L1 de un receptor de la Fig. 114 y en la Cabecera FEC 705-L1 en el trayecto de la señal de L1 de un transmisor de la Fig. 113.

El desintercalador en el tiempo r712-L1 en el trayecto de L1 de un receptor de la Fig. 114 puede desintercalar las celdas del bloque de L1 o las celdas con patrones, excluyendo otras celdas tales como la cabecera del preámbulo y las celdas piloto. Las celdas del bloque de L1 están representadas por celdas con patrones como se muestra en la Fig. 116. La Fig. 123 muestra otro ejemplo de un transmisor OFDM que usa segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar una función idéntica a la del transmisor de la Fig. 113, excepto los bloques añadidos y modificados. El correlacionador de preámbulo 1007-L1 puede correlacionar bloques de L1 y cabeceras de bloques de L1 que son salidas de la cabecera FEC 705-L1 en símbolos de preámbulo usados en una trama de transmisión. En concreto, la cabecera del bloque de L1 se puede repetir para cada preámbulo y el bloque de L1 se puede dividir tanto como un número de preámbulos usados. El intercalador en el tiempo 1008-L1 puede intercalar bloques de L1 que se dividen en los preámbulos. En este punto, la cabecera del bloque de L1 puede estar o bien incluida en el intercalado o bien no incluida en el intercalado. Si la cabecera de bloque de L1 está incluida o no puede no cambiar una estructura de señal de una cabecera de bloque de L1 pero puede cambiar un orden de los bloques de L1 de intercalado y transmisión. El módulo de repetición L1_XFEC 1015-L1 puede repetir los bloques L1_XFEC intercalados en el tiempo dentro de un ancho de banda del preámbulo. En este punto, la cabecera de bloque de L1 se puede repetir o bien dentro de un preámbulo o bien no repetir dentro de un preámbulo.

La Fig. 124 muestra otro ejemplo de un receptor OFDM que usa segmentos de datos. Este receptor tiene una estructura idéntica y puede realizar una función idéntica a la del receptor de la Fig. 114, excepto los bloques añadidos y modificados. El descodificador de cabecera FEC r1012-L1 puede sincronizar las cabeceras de L1 dentro de un preámbulo. Si se repiten las cabeceras de L1, las cabeceras de L1 se pueden combinar para obtener una ganancia de SNR. Entonces, el descodificador de cabecera FEC r712-L1 de la Fig. 114 puede realizar una descodificación FEC. El proceso de sincronización puede dar una ubicación de una cabecera mediante la correlación de la palabra de sincronización de una cabecera y los preámbulos. Para desplazamientos de frecuencia de múltiplo de un entero, se puede determinar una gama de correlación a partir del direccionamiento circular.

El combinador L1_XFEC r1017-L1 puede combinar bloques L1_XFEC para obtener una ganancia SRN, cuando los bloques de L1 divididos se reciben dentro de un preámbulo. El desintercalador en el tiempo r1010-L1 puede desintercalar en el tiempo los bloques de L1 dentro de un preámbulo. Dependiendo de si las cabeceras de bloque de L1 están intercaladas en el tiempo en un transmisor o no, las cabeceras de bloque L1 pueden ser desintercaladas en un receptor en consecuencia. Un orden de desintercalado de los bloques de L1 se puede cambiar dependiendo de si las cabeceras de los bloques de L1 están intercaladas en el tiempo en un transmisor o no. Por ejemplo, cuando el intercalado en el tiempo está ENCENDIDO como en la Fig. 116, una ubicación de la celda número 33 que es una primera celda de bloque de L1 dentro de un primer preámbulo, puede cambiar. En otras palabras, cuando las cabeceras de bloque de L1 no se incluyen en un intercalado, se recibirá la señal intercalada que tiene las ubicaciones de las celdas como se muestra en la Fig. 116. Si las cabeceras de bloque de L1 se incluyen en un intercalado, una ubicación de la celda número 33 necesita ser cambiada para desintercalar las celdas que se intercalan en diagonal, usando una primera celda de una primera cabecera de bloque de L1 dentro de un primer preámbulo como referencia. El fusionador L1_FEC r1018-L1 puede fusionar bloques L1 que están divididos en muchos preámbulos en un bloque único de L1 para descodificación FEC.

Con 1 bit adicional, el campo PLP_type de los campos de señalización de L1 que se transmiten en un preámbulo pueden tener los siguientes valores.

PLP_type = 00 (PLP común)

PLP_type = 01 (PLP de datos normal)

PLP_type = 10 (PLP de datos demultiplexado)

PLP_type = 11 (reservado)

Un PLP de datos normal representa un PLP de datos cuando un único servicio se transmite en un segmento de datos único. Un PLP de datos demultiplexado representa un PLP de datos cuando un único servicio es demultiplexado en múltiples segmentos de datos. Cuando un usuario cambia de servicio, si la señalización de L1 y la señalización de L2 se almacenan en un receptor, se puede eliminar la espera de una información de señalización de L1 dentro de una trama siguiente. Por lo tanto, un receptor puede cambiar los servicios de manera eficiente y un usuario puede tener el beneficio de menos retardo durante un cambio de servicio. La Fig. 128 muestra las estructuras de señal de bloque de L1 que se transmiten en un preámbulo, para el flujo de intercalado en el tiempo y el flujo de desintercalado en el tiempo. Como se ve en la Fig. 128, el intercalado y el desintercalado se pueden realizar no en un ancho de banda entero del preámbulo, sino en un bloque de L1 dividido.

La Fig. 129 es un ejemplo de un campo de intercalado en el tiempo de L1 de los campos de señalización de L1, procesados por el módulo de cabecera FEC 705-L1 en el trayecto de L1 mostrado en la Fig. 123. Como se muestra en la Fig. 129, un bit o dos bits se pueden usar para el parámetro de intercalado en el tiempo. Si se usa un bit, el intercalado no se realiza cuando el valor del bit es 0 y el intercalado que tiene una profundidad de símbolos OFDM usada en los símbolos del preámbulo se puede realizar cuando el valor del bit es 1. Si se usan dos bits, el intercalado con profundidad de intercalado de 0 o no intercalado se realiza cuando el valor de bit es 00 y el intercalado que tiene una profundidad de los símbolos OFDM usado en los símbolos del preámbulo se puede realizar cuando el valor de bit es 01. El intercalado que tiene profundidad de cuatro símbolos OFDM se puede realizar cuando el valor de bit es 10. El intercalado que tiene profundidad de ocho símbolos OFDM se puede realizar cuando el valor de bit es 11.

Un receptor, específicamente, el descodificador de cabecera FEC r1012-L1 en el trayecto de L1 mostrado en la Fig. 124 puede extraer los parámetros de Intercalado en el Tiempo (TI) mostrados en la Fig. 129. Usando los parámetros, el desintercalador en el Tiempo r1010-L1 puede realizar el desintercalado de acuerdo con la profundidad de intercalado. Los parámetros que se transmiten en la cabecera de L1 son el tamaño de la información de L1 (15bits), el parámetro de intercalado en el tiempo (máximo 2 bits), y la CRC (máximo 2 bits). Si un código Reed-Muller RM (16, 32) se usa para codificar el campo de señalización de cabecera de L1, debido a que los bits que pueden ser transmitidos son 16 bits, no existe un número suficiente de bits. La Fig. 130 muestra un ejemplo de campo de señalización de L1 que se puede usar para tal caso y un método de relleno.

La Fig. 130 muestra los procesos realizados en el módulo de cabecera FEC 705-L1 en el trayecto de L1 de la Fig.

123. En la Fig. 130a, L1 ( ) en la columna de los campos de señalización representa el tamaño de L1 y TI ( ) representa el tamaño para los parámetros de intercalado en el tiempo. Para el primer caso o cuando el tamaño de L1 (15 bits) y TI (1 bit) se transmiten, el relleno adicional puede no ser necesario y se puede obtener un rendimiento de descodificación considerable de la cabecera de L1, sin embargo, debido a que la información de si realizar o no un intercalado en el tiempo se transmite, para un bloque de L1 corto, el efecto del intercalado no se puede obtener.

Para el segundo caso o cuando el tamaño de L1 se reduce a 1/8 del tamaño original, la transmisión de información con números de bits tales como L1 (12 bits), TI (2 bits) y CRC (2 bits) llega a ser posible. De esta manera, para el segundo caso, se pueden esperar el mejor rendimiento de descodificación de L1 y el efecto de intercalado en el

tiempo. Sin embargo, el segundo caso, requiere el proceso de relleno adicional para hacer el tamaño de L1 un múltiplo de ocho si el tamaño L1 no es un múltiplo de ocho. La Fig. 130b representa el método de relleno que se puede realizar en la señal de L1 (700-L1) de la Fig. 123. Se muestra que el relleno se sitúa después del bloque de L1 y se cubre con la codificación CRC. En consecuencia, en un receptor, el módulo BCH/LDPC de descodificación FEC r715-L1 en el trayecto de L1 de la Fig. 124 puede realizar la descodificación FEC, entonces si no hay error cuando se comprueba el campo de CRC, se puede realizar el análisis sintáctico de bits de acuerdo con el campo de señalización de L1, entonces se requiere un proceso que defina el resto de bits como relleno o CRC32 y que excluya el resto de bits de los parámetros.

Para el tercer caso o cuando el tamaño de L1 se expresa como un número de celdas correlacionadas QAM, no un número de bits, el número de bits se puede reducir. Para el cuarto caso, el tamaño de L1 se expresa no como un tamaño de un bloque de L1 entero, sino como un tamaño de L1 para cada símbolo OFDM. De esta manera, para que un receptor obtenga un tamaño de un bloque de L1 entero, se necesita que sea realizada la multiplicación del tamaño del bloque de L1 en un símbolo OFDM único por un número de símbolos OFDM usados en el preámbulo. En este caso, el tamaño de L1 real necesita excluir el relleno.

Para el quinto caso, expresando el bloque L1 no como un número de bits sino como un número de celdas correlacionadas QAM, es posible más reducción de bits. Para los casos tercero hasta el quinto, se muestran los parámetros TI, CRC, y un número de bits de relleno necesarios. Para un caso en que se expresa el tamaño de bloque de L1 como un número de celdas, para que un receptor obtenga el tamaño de L1 en bits, el receptor necesita multiplicar un número de bits donde sólo se transmiten las celdas por un tamaño de L1 recibido. Además, un número de bits de relleno necesita ser excluido.

El último caso muestra un aumento en el número total de bits a 32 bits mediante el uso de dos bloques de código RM en la cabecera. Unos campos CRC totales llegan a ser cuatro bits debido a que cada bloque de código RM necesita dos bits del campo CRC. Un receptor o descodificador de cabecera FEC r1012-L1 en el trayecto de L1 de la Fig. 124, necesita obtener los parámetros necesarios realizando la descodificación FEC en un total de dos bloques FEC. Usando los parámetros obtenidos, un receptor, específicamente el desintercalador en el tiempo r1010-L1 en el trayecto de L1 de la Fig. 124, puede determinar si realizar o no el desintercalado y puede obtener una profundidad de desintercalado, si se determina que el desintercalado sea realizado. Además, el módulo BCH/LDPC de descodificación FEC r715-L1 puede obtener la longitud del bloque de LDPC requerida para realizar la descodificación FEC y los parámetros de acortado/perforación. Los campos de relleno innecesarios requeridos para enviar la señal de L1 a un controlador del sistema se pueden eliminar.

La Fig. 125 muestra un ejemplo de un Intercalado en el Tiempo (TI) del segmento de datos. El proceso de TI supone que todas las posiciones de piloto son conocidas. El TI puede sacar solamente las celdas de datos, excluyendo los pilotos. Conocer las posiciones de pilotos permite un número correcto de celdas de salida para cada símbolo OFDM. También, el TI se puede implementar por una única memoria intermedia en un receptor.

La Fig. 126 muestra un ejemplo de una implementación eficiente de un Desintercalador en el Tiempo en un receptor. La Fig. 126a muestra cuatro esquemas diferentes de desintercalado de acuerdo con una realización de la presente invención. La Fig. 126b muestra una única memoria intermedia que realiza el desintercalado. La Fig. 126c muestra un esquema ejemplar para dirigir los bloques de L1 en una matriz de 2D o una secuencia 1D.

Como se muestra en las Fig. 126a-c, usando un algoritmo de memoria intermedia único puede ser más eficiente la implementación del desintercalador en el tiempo. El algoritmo se puede caracterizar por la lectura de las celdas de salida desde la primera memoria, y luego escribir las celdas de entrada donde se leen las celdas de salida. El direccionamiento diagonal puede ser considerado como un direccionamiento circular en cada columna.

Más específicamente, con referencia a la Fig. 126a, estos cuatro métodos de escritura y lectura aplican secuencialmente a las tramas C2 que se reciben en un receptor. La primera trama recibida en un receptor está escrita en la memoria de desintercalado en la Fig. 126b en la forma para el bloque de orden 0 en la Fig. 126a y se lee en la forma para que el bloque 1º. La segunda trama recibida está escrita en la memoria del desintercalador en la Fig. 126b en la forma para el bloque 1º y se lee para el bloque 2º. La tercera trama recibida se escribe en la memoria del desintercalador en la Fig. 126b en la forma para el bloque 2º y se lee en la forma para el bloque 3º. La cuarta trama recibida se escribe en la memoria del desintercalador en la Fig. 126b en la forma para el bloque 3º y se lee en la forma para el bloque de orden 0, y así sucesivamente. Es decir, los métodos de escritura y lectura de la Fig. 126a se pueden aplicar secuencialmente y cíclicamente a las tramas C2 que se reciben de forma secuencial.

El proceso de intercalado en el tiempo (TI) se puede realizar en los preámbulos como se muestra en la Fig. 127. Las posiciones piloto son periódicas y se eliminan fácilmente y no es necesario el intercalado para la cabecera de bloque de L1.Esto es porque la cabecera del preámbulo transporta parámetros de TI y tanto el intercalado como el no intercalado tienen los mismos resultados debido a la repetición. De esta manera, sólo se intercalan celdas de señalización de L1. La memoria intermedia única usada en el segmento de datos de TI se puede aplicar.

La Fig. 128 muestra el Flujo de Intercalado/Desintercalado en el Tiempo del preámbulo. El intercalado se puede realizar dentro de un bloque de L1, en lugar del preámbulo entero. En un transmisor, como se muestra en la Fig.

128a, el bloque de L1 se puede codificar

entonces se puede realizar un intercalado dentro del bloque de L1 , y el bloque de L1 intercalado se puede repetir dentro de un preámbulo. En un receptor, como se muestra en la Fig.

128b, a partir de un preámbulo recibido , el bloque de L1 se puede combinar o sincronizar y se puede obtener un

único período de bloque de L1 , y el bloque de L1 combinado se puede desintercalar .

La Fig. 129 muestra unos parámetros de profundidad de intercalado en el Tiempo en la señalización de cabecera de L1. Para la estructura de cabecera de L1, el RM (16, 32) tiene una capacidad de 16 bits. Un máximo de 2 bits de la CRC pueden mejorar el rendimiento de la BER del RM. Los campos de señalización requeridos de la cabecera de L1 son L1_info_size (15 bits) que puede requerir un máximo de 5 símbolos OFDM y TI_depth (2 bits o bit 1). Sin embargo, un total de 18 o 19 bits superan la capacidad de la cabecera de L1.

La Fig. 131 muestra un ejemplo de una señalización de L1 transmitida en una cabecera de trama. La información de señalización de L1 se puede usar como parámetros de descodificación en un receptor. Especialmente, los módulos en el trayecto de la señal de L1 de la Fig. 124 pueden realizar la descodificación de señalización de L1 y los módulos en el trayecto del PLP de la Fig. 124 pueden usar parámetros, de esta manera, los servicios pueden ser descodificados. Un receptor puede obtener los parámetros de la señalización de L1 a partir de las señales del trayecto de L1 que se descodifican de acuerdo con un orden de cada campo y longitud de campo. A continuación se explica el significado de cada campo y su uso. Un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo se puede modificar.

Num_chbon: Este campo indica un número de canales usados en una unión de canales. Usando este campo, un receptor puede obtener un ancho de banda total de los canales usados. El canal puede tener 6MHz, 7MHz, 8MHz, u otros valores de ancho de banda.

Num_dslice: Este campo indica un número de segmentos de datos existentes en un canal unido. Después de la descodificación de señalización de L1, un receptor accede a un bucle donde está contenida la información de los segmentos de datos, para obtener información del segmento de datos. Usando este campo, un receptor puede obtener un tamaño del bucle para la descodificación.

Num_notch: Este campo indica un número de bandas de muesca existentes en un canal unido. Después de la descodificación de señalización de L1, un receptor accede a un bucle donde está contenida la información de la banda de muesca, para obtener información de la banda de muesca. Usando este campo, un receptor puede obtener un tamaño del bucle para la descodificación.

Para cada segmento de datos, dslice_id, dslice_start, dslice_width, dslice_ti_depth, dslice_type, dslice_pwr_allocation, y la información de PLP se pueden transmitir en un preámbulo de una cabecera de trama. El segmento de datos puede ser considerado como un ancho de banda específico que contiene uno o más PLP. Los servicios pueden ser transmitidos en los PLP. Un receptor necesita acceder a un segmento de datos que contiene un PLP específico, para descodificar un servicio.

Dslice_id: Este campo puede ser usado para la identificación del segmento de datos. Cada segmento de datos en un canal unido puede tener un valor único. Cuando un receptor accede a uno de los PLP para descodificar servicios, este campo puede ser usado por el receptor para diferenciar un segmento de datos donde se ubica el PLP, a partir de otros segmentos de datos.

Dslice_start: Este campo indica una ubicación de inicio de un segmento de datos dentro de un canal unido. Usando este campo, un receptor puede obtener una frecuencia donde se inicia el segmento de datos. Además, la sintonización para acceder a un segmento de datos se puede realizar usando este campo.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo puede ser usado en el desintercalado en el tiempo para permitir la descodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia descodificar a partir de las señales recibidas de RF. Este proceso se puede realizar en el Sintonizador r700 de la Fig. 124. Información tal como dslice_start y dslice_width se puede usar como una señal de control del Sintonizador r700.

Dslice_ti_depth: Este campo indica la profundidad del intercalador en el tiempo usado en segmentos de datos intercalados en el tiempo. Junto con dslice_width, un receptor puede obtener una anchura y una profundidad de un desintercalador en el tiempo y puede realizar el desintercalado en el tiempo. La Fig. 132 muestra un ejemplo de un dslice_ti_depth. En el ejemplo, se usan 1, 4, 8, o 16 símbolos OFDM en el intercalado en el tiempo. Esto se realiza en el desintercalador en el tiempo r710 de la Fig. 124. Dslice_width y dslice_ti_depth se pueden usar como señal de control.

Dslice_type: Este campo indica el tipo de un segmento de datos. El segmento de datos de tipo 1 tiene un único PLP dentro de él y el PLP es una CCM (codificación y modulación constante) aplicada. El segmento de datos de tipo 2 representa todos los otros tipos de segmentos de datos. Usando este campo, un receptor puede realizar la descodificación de acuerdo con el PLP. Un PLP de tipo 1 no tiene cabecera FECFRAME, de esta manera un receptor no busca la cabecera FECFRAME. Para el tipo 2, un receptor busca la cabecera FECFRAME del PLP para obtener información MODCOD. La Fig. 133 muestra un ejemplo de dslice_type. Usando este campo, el analizador sintáctico del segmento de datos r711 de la Fig. 124 puede controlar los descodificadores de cabecera FEC r712-c,

k.

Dslice_pwr_allocation: Este campo indica una potencia de un segmento de datos. Cada segmento de datos puede tener una potencia diferente a partir de otros segmentos de datos. Es para la adaptación de enlace en el sistema de cable. Un receptor puede usar este campo para controlar la potencia del segmento de datos recibido. El sintonizador r700 de la Fig. 124 puede ajustar la ganancia de la señal usando este campo.

Num_plp: Este campo indica un número de PLP en un segmento de datos. Después de la descodificación de señalización de L1, un receptor accede a un bucle que incluye información del PLP. Usando este campo un receptor puede obtener un tamaño del bucle y descodificar los PLP.

Para cada PLP, un plp_id, plp_type, reprocesamiento PSI/SI, plp_payload_type, plp_modcod y plp_start_addr se pueden transmitir en una cabecera de trama (preámbulo). Cada PLP puede transmitir uno o más flujos o paquetes tales como TS y GSE. Un receptor puede obtener servicios mediante la descodificación de los PLP en que se transmiten los servicios.

Plp_id: Este campo es un identificador de PLP y tiene un valor único para cada PLP en un canal unido. Usando este campo, un receptor puede acceder a un PLP donde existe un servicio para descodificar. Este campo puede servir a un propósito idéntico al plp_id transmitido en una cabecera FECFRAME. Los descodificadores de Cabecera FEC r712-c, k de la Fig. 124 pueden acceder a un PLP necesario usando este campo.

Plp_type: Este campo indica si un tipo de PLP es un PLP común o un PLP de datos. Usando este campo, un receptor puede encontrar un PLP común y puede obtener la información requerida para la descodificación de un paquete TS a partir del PLP común. Además, el receptor puede descodificar un paquete de TS dentro de un PLP de datos. La Fig. 134 muestra un ejemplo de plp_type.

Reprocesamiento PSI/SI: Este campo indica si una PSI/SI de una señal recibida se vuelve a procesar o no. Usando este campo, un receptor puede determinar si se refiere a la PSI/SI de un servicio específico a partir de un servicio transmitido. Si el receptor no puede referirse a una PSI/SI de un servicio específico a partir de un servicio transmitido, la PSI/SI que puede ser referida mediante un servicio específico se puede transmitir a través de un PLP común, por ejemplo. Usando esta información, un receptor puede descodificar servicios.

Plp_payload_type: Este campo indica el tipo de datos de carga útil que transmite el PLP. Un receptor puede usar este campo antes de descodificar datos dentro de los PLP. Si un receptor no puede descodificar un tipo específico de datos, se puede impedir la descodificación de un PLP que contenga ese tipo específico de datos. La Fig. 135 muestra un ejemplo de plp_payload_type. Si un segmento de datos tiene un PLP único y una CCM se aplica al segmento de datos es decir, el segmento de datos de tipo 1, los campos tales como plp_modcod y plp_start_addr se pueden transmitir de forma adicional.

Plp_modcod: Este campo indica el tipo de modulación y la tasa de código FEC usada en el PLP. Usando este campo, un receptor puede realizar una demodulación QAM y descodificación FEC. La Fig. 136 muestra un ejemplo de plp_modcod. Aquellos valores mostrados en la Fig. 136 se pueden usar en un modcod que se transmite en una cabecera de una FECFRAME. Los descorrelacionadores de símbolos r713-c, k y el módulo de BCH/LDPC de Descodificación FEC r715-c, k de la Fig. 124 pueden usar este campo para la descodificación.

Plp_start_addr: Este campo indica dónde aparece una primera FECFRAME de un PLP en una trama de transmisión. Usando este campo, un receptor puede obtener una ubicación de inicio de la FECFRAME y realizar la descodificación FEC. Usando este campo, el Analizador Sintáctico de segmentos de Datos r711 de la Fig. 124 puede sincronizar las FECFRAME para los PLP de tipo 1. Para cada banda de muesca, se puede transmitir información tal como notch_start y notch_width en una cabecera de trama (preámbulo).

Notch_start: Este campo indica una ubicación de inicio de una banda de muesca. Notch_width: Este campo indica una anchura de una banda de muesca. Usando notch_start y notch_width, un receptor puede obtener una ubicación y un tamaño de una banda de muesca dentro de un canal unido. Además, se puede obtener una ubicación de sintonización para una descodificación de servicios correcta y se puede comprobar la existencia de un servicio dentro de un cierto ancho de banda. El sintonizador r700 de la Fig. 124 puede realizar la sintonización usando esta información.

GI: Este campo indica la información del intervalo de guarda usada en un sistema. Un receptor puede obtener información del intervalo de guarda usando este campo. El módulo de Sincronización de Tiempo/Frecuencia r702 y el módulo de eliminación de GI r704 de la Fig. 124 pueden usar este campo. La Fig. 137 muestra un ejemplo.

Num_data_symbols: Este campo indica un número de símbolos OFDM de datos, excepto el preámbulo, usado en una trama. Se puede definir una longitud de trama de transmisión mediante este campo. Usando este campo, un receptor puede predecir una ubicación de un preámbulo siguiente, de esta manera, este campo puede ser usado para la descodificación de la señalización de L1. El Analizador Sintáctico de tramas r708 de la Fig. 124 puede usar este campo y predecir los símbolos OFDM que son preámbulo y enviar una señal a la trayectoria de descodificación del preámbulo.

Num_c2_frames: Este campo indica un número de tramas existentes en una supertrama. Usando este campo, un receptor puede obtener un límite de una supertrama y se puede predecir la información repetida por cada supertrama.

Frame_idx: Este campo es un índice de trama y se reinicia para cada supertrama. Usando este campo, un receptor puede obtener un número de trama actual y encontrar una ubicación de la trama actual dentro de una supertrama. Usando este campo, el analizador sintáctico de Tramas r708 de la Fig. 124 puede encontrar cuántas tramas están delante de una trama actual en una supertrama. Junto con num_c2_frames, se puede predecir el cambio que ocurre en una señalización de L1 y se puede controlar la descodificación de L1.

PAPR: Este campo indica si una reserva de tono para reducir una PAPR se usa o no. Usando este campo, un receptor puede procesar en consecuencia. La Fig. 138 muestra un ejemplo. Por ejemplo, si se usa una reserva de tono, un receptor puede excluir las portadoras usadas en una reserva de tono, de la descodificación. En concreto, el analizador sintáctico de segmentos de Datos r711 de la Fig. 124 puede usar este campo para excluir las portadoras de la descodificación.

Reserved: Este campo es los bits adicionales reservados para uso futuro.

La Fig. 139 muestra otro ejemplo de la señalización de L1 transmitida en una cabecera de trama. En la Fig. 139, la información añadida adicionalmente a la Fig. 131 puede hacer la descodificación del servicio mediante un receptor más eficiente. Los campos siguientes explican sólo la información adicional. Los otros campos son los mismos que en la Fig. 131.

Network_id: Este campo indica una red a la que pertenece la señal transmitida. Usando este campo, un receptor puede descubrir una red actual. Cuando un receptor sintoniza a otra red para encontrar un servicio en la red, el receptor se puede procesar más rápido porque usar sólo la descodificación de L1 es suficiente para tomar la decisión de si la red sintonizada es una red deseada o no.

C2_system_id: Este campo identifica un sistema al que pertenece una señal transmitida. Usando este campo, un receptor puede averiguar el sistema actual. Cuando un receptor sintoniza con otro sistema para encontrar un servicio en el sistema, el receptor puede procesar más rápido porque usar sólo la descodificación de L1 es suficiente para tomar la decisión de si el sistema sintonizado es un sistema deseado o no.

C2_signal_start_frequency: Este campo indica una frecuencia de inicio de canales unidos. C2_signal_stop_frequency: Este campo indica una frecuencia final de los canales unidos. Usando c2_signal_start_frequency y c2_signal_stop_frequency, los anchos de banda de RF de todos los segmentos de datos se pueden encontrar mediante la descodificación de L1 de cierto ancho de banda dentro de los canales unidos. Además, este campo se puede usar para obtener una cantidad de desplazamiento de frecuencia requerida en la sincronización de las L1_XFEC_FRAMEs. El combinador L1 XFEC r1017-L1 de la Fig. 124 puede usar este campo. Además, cuando un receptor recibe segmentos de datos ubicados en ambos extremos de un canal unido, este campo se puede usar para sintonizar con una frecuencia adecuada. El sintonizador r700 de la Fig. 124 puede usar esta información.

Plp_type: Este campo indica si un PLP es un PLP común, un PLP de datos normal, o un PLP datos agrupados. Usando este campo, un receptor puede identificar un PLP común y puede obtener la información requerida para la descodificación de paquetes de TS desde el PLP común, luego puede descodificar un paquete TS dentro de un PLP de datos agrupados. La Fig. 140 muestra un ejemplo de este campo. El PLP de datos normal es un PLP de datos que no tiene PLP común. En este caso, un receptor no necesita encontrar un PLP común. El PLP común o el PLP agrupado puede transmitir información tal como plp_group_id. Para los otros tipos de PLP, es posible una transmisión más eficiente porque no necesitan que sea transmitida información adicional.

Plp_group_id: Este campo indica un grupo al que pertenece un PLP actual. El PLP de datos agrupados puede transmitir parámetros de TS común usando un PLP común. Usando este campo, si un PLP actualmente descodificado es un PLP agrupado, un receptor puede encontrar un PLP común necesario, obtener los parámetros requeridos para un paquete de TS de un PLP agrupado, y formar un paquete de TS completo.

Reserved_1/reserved_2/reserved_3: Estos campos son bits adicionales reservados para uso futuro para un bucle de segmento de datos, un bucle de PLP, y una trama de transmisión, respectivamente.

La Fig. 141 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 139, se puede transmitir información más optimizada, de esta manera, puede ocurrir menos sobrecarga de señalización. En consecuencia, un receptor puede descodificar servicios eficientemente. Especialmente, los módulos en el trayecto de señal de L1 de la Fig. 124 pueden realizar la descodificación de señalización de L1 y los módulos en el trayecto de PLP de la Fig. 124 pueden usar parámetros, de esta manera, se pueden descodificar los servicios. Un receptor puede obtener parámetros de señalización de L1 a partir de señales de trayecto de L1 que se descodifican de acuerdo con un orden de cada campo y la longitud de campo. Un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo se puede modificar. Las descripciones de los campos excepto dslice_width son idénticas a las descripciones de campos anteriormente mencionadas. Una función de dslice_width de acuerdo con un ejemplo es como sigue.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo se puede usar en el desintercalado en el tiempo para permitir la descodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia descodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador r700 de la Fig. 124. La información de tal dslice_start y dslice_width se puede usar como la señal de control del Sintonizador r700. En este punto, la anchura de un segmento de datos se puede extender hasta 64 MHz usando 12 bit para este campo de dslice_width. Usando este campo, un receptor puede determinar si un sintonizador disponible actualmente puede descodificar el segmento de datos actual. Si una anchura de un segmento de datos es mayor que un ancho de banda de un sintonizador legado de un receptor, para descodificar tal segmento de datos, un receptor puede usar o bien al menos dos sintonizadores legados o bien un sintonizador con un ancho de banda lo bastante grande. En el ejemplo, una granularidad de los valores usados en dslice_start, dslice_width, notch_start, y notch_width puede ser de 12 portadoras (celdas) OFDM. En otras palabras, un receptor puede encontrar una ubicación de una celda OFDM real multiplicando los valores transmitidos por 12. En el ejemplo, para una granularidad de Plp_start_addr, se puede usar una portadora (celda) OFDM. En otras palabras, un receptor puede averiguar cuántos símbolos OFDM y celdas OFDM están delante de una ubicación de inicio de un PLP dentro de un símbolo OFDM. Un dslice_start y dslice_width se pueden usar para este propósito. El Analizador Sintáctico de segmentos de datos r711 de la Fig. 124 puede realizar tal proceso.

La Fig. 142 muestra un ejemplo de procesos en el módulo de cabecera FEC 705-L1 en el trayecto de L1 de la Fig.

123. La Fig. 142a muestra una estructura de cabecera FEC y la Fig. 142b muestra ejemplos de profundidad de TI explicados en la Fig. 129. Se pueden transmitir un total de 16 bits en la cabecera FEC de un trayecto de L1. Se pueden asignar catorce bits para L1_info_size. Si L1_info_size tiene un valor que es una mitad de la longitud de bloque de L1 transmitida realmente, un receptor puede multiplicar el L1_info_size recibido por dos y obtener la longitud real del bloque de L1 e iniciar la descodificación de L1. Esta longitud obtenida del bloque de L1 es una longitud que incluye el relleno.

Para el bloque de L1 que se determina que no tenga errores hasta comprobar la CRC, un receptor puede considerar el resto de bits después de la descodificación de L1 según se rellena. Los dos últimos bits, similares como en métodos previos, se pueden usar para indicar la profundidad de intercalado en el tiempo de los preámbulos. El correlacionador de preámbulo 1007-L1 de la Fig. 123 puede determinar los símbolos OFDM requeridos para transmitir los bloques de L1. Más tarde, el intercalador en el tiempo 1008-L1 de la Fig. 123 puede realizar el intercalado en el tiempo. Usando la información de profundidad de intercalado en el tiempo y el L1_info_size, un receptor puede averiguar qué tamaño del bloque de L1 se transmite en cuántos símbolos de OFDM. La combinación, fusión, y desintercalado en el tiempo de bloques de L1 se puede realizar en el combinador L1 XFEC 1017-L1, el Fusionador L1_FEC 1018-L1, y el desintercalador en el Tiempo 1010-L1 de la Fig. 124, respectivamente.

En un receptor en la Fig. 124, se puede obtener una longitud de un bloque L1 XFEC dentro de un símbolo OFDM dividiendo una longitud de bloque de L1 total por un número de símbolos OFDM usados en un preámbulo. El número de símbolos OFDM se puede obtener a partir de un valor definido en ti_depth. El combinador de L1 XFEC 1017-L1 de un receptor puede obtener el bloque de L1 XFEC. Entonces, el desintercalado en el Tiempo 1010-L1 se puede realizar usando ti_depth. Finalmente, los bloques L1 XFEC se pueden fusionar para obtener un bloque L1_FEC. Después del Fusionador L1_FEC 1018-L1, el desintercalador de bit r714-L1, y el descodificador de LDPC/BCH r715-L1, se puede obtener el bloque de L1. El L1_info_size se puede multiplicar por dos, el bloque de L1 se puede comprobar CRC, y se puede descodificar la L1. Se puede descartar el relleno innecesario.

Usando los métodos y dispositivos sugeridos, entre otras ventajas es posible implementar un transmisor, receptor, y estructura digital de señalización de capa física eficientes.

Mediante la transmisión de la información ModCod en cada cabecera de trama en BB que es necesaria para ACM/VCM y transmitiendo el resto de la señalización de capa física en una cabecera de trama, se puede minimizar la sobrecarga de señalización.

Se puede implementar una QAM modificada para una transmisión de energía más eficiente o un sistema de difusión digital más robusto al ruido. El sistema puede incluir un transmisor y receptor para cada ejemplo revelado y las combinaciones de los mismos.

Se puede implementar una QAM no uniforme Mejorada para una transmisión de energía más eficiente o un sistema

de difusión digital de transmisión más robusto al ruido. También se describe un método de uso de una tasa de código del código de corrección de errores de NU-MQAM y MQAM. El sistema puede incluir un transmisor y receptor para cada ejemplo revelado y las combinaciones de los mismos.

El método de señalización de L1 sugerido puede reducir la sobrecarga en un 3 ~ 4% minimizando la sobrecarga de señalización durante la unión de canales.

Será evidente a aquellos expertos en la técnica que se pueden hacer diversas modificaciones y variaciones en la presente invención sin apartarse de la invención.

Claims

REIVINDICACIONES

1. Un transmisor para transmitir datos de difusión a un receptor, el transmisor que comprende:

unos medios de procesamiento de entrada (101) configurados para recibir flujos de entrada, para añadir al menos una cabecera en banda base a los flujos de entrada recibidos, y componer al menos una trama en banda base; y

unos primeros medios de BICM, Codificación y Modulación Intercalada de Bits, (102; 301 a 308) configurados para codificar datos BCH de la trama en banda base, para codificar LDPC los datos codificados BCH, y para el intercalado de bits de los datos codificados LDPC;

unos segundos medios de BICM (301-1 a 308-1) configurados para codificar BCH datos de señalización de Capa 1, para codificar LDPC los datos de señalización de L1 codificados BCH, y para el intercalado de bits de los datos de señalización de Capa 1 codificados LDPC;

el transmisor que se caracteriza porque además comprende:

unos medios de intercalado en el tiempo (1008-L1) configurados para intercalar en el tiempo los datos de señalización de Capa 1 con una profundidad de intercalado en el tiempo;

un formador de tramas (103) configurado para ensamblar los datos intercalados de bits y los datos de señalización de Capa 1 intercalados en el tiempo para formar una trama de señal que incluye al menos un símbolo de preámbulo que transporta los datos de señalización de Capa 1; y

unos medios de generación OFDM (104) configurados para modular en OFDM la trama de señal formada,

en el que el transmisor está configurado para procesar el al menos un símbolo de preámbulo, el al menos un símbolo de preámbulo incluye una cabecera de Capa 1, y la cabecera de Capa 1 incluye información del L1_INFO_Size que indica la mitad de tamaño de los datos de señalización de L1 y los datos de relleno de bloque de L1 y la información de profundidad de intercalado en el tiempo que indica la profundidad de intercalado en el tiempo de los datos de señalización de Capa 1.
2. El transmisor de la reivindicación 1, en el que los primeros medios de BICM comprenden:

un primer codificador de BCH (702-0) configurado para codificar BCH los datos de la trama en banda base para generar unos datos protegidos de errores;

un primer codificador LDPC (702-0) configurado para codificar LDPC los datos codificados de BCH;

un primer intercalador de bits (703-0) configurado para el intercalado de bits de los datos codificados LDPC;

un primer correlacionador QAM (306-1, 704-0) configurado para correlacionar los datos de intercalados de bits en palabras de celda y correlacionar las palabras de celda en valores de constelación; y

un intercalador en el tiempo-frecuencia (308, 708-0) configurado para intercalar en el tiempo-frecuencia los datos asignados.
3. El transmisor de la reivindicación 1 o 2, en el que los segundos medios de BICM comprenden:

un segundo codificador de BCH (702-L1) configurado para codificar BCH los datos de señalización de Capa 1;

un segundo codificador LDPC (702-L1) configurado para codificar LDPC los datos de señalización de Capa 1 codificados BCH para generar al menos un bit de paridad de LDPC;

unos medios de perforación configurados pare realizar la perforación en el bit de paridad de LDPC generado;

un segundo intercalador de bits (703-L1) configurado para el intercalado de bits de los datos de señalización de Capa 1 codificados LDPC y el bit de paridad de LDPC perforado; y

un segundo correlacionador QAM (704-L1) configurado para correlacionar los datos de señalización de Capa 1 intercalados en palabras de celda y correlacionar las palabras de celda en valores de constelación.
4. El transmisor de la reivindicación 1, configurado además para procesar los datos de relleno de bloque de Capa 1, los datos de relleno de bloque de Capa 1 que aseguran que una longitud de los datos de señalización de Capa 1 y los datos de relleno de bloque de Capa 1 es un múltiplo de 2.
5. Un receptor para procesar datos de difusión, el receptor que comprende:

medios de recepción (r700) configurados para recibir datos de difusión que incluyen una trama de señal que incluye al menos un símbolo de preámbulo que transporta datos de señalización de Capa 1;

el receptor que se caracteriza porque además comprende:

unos medios de desintercalado en el tiempo (r710) configurados para desintercalar en el tiempo los datos de señalización de Capa 1 usando una profundidad de intercalado en el tiempo;

un descorrelacionador QAM (r713-L1) configurado para descorrelacionar los valores de constelación correspondientes a los datos de señalización de Capa 1 en las palabras de celda y para multiplexar las palabras de celda descorrelacionadas en los datos de señalización de Capa 1;

un desintercalador de bits (r714-L1) configurado para desintercalar en bits los datos de señalización de Capa 1 multiplexados;

unos medios de desperforación configurados para realizar la desperforación sobre los datos de señalización de Capa 1;

un descodificador de LDPC (r715-L1) configurado para descodificar LDPC los datos de señalización de Capa 1; y

un descodificador de BCH (r715-L1) configurado para descodificar BCH los datos de señalización de Capa 1 descodificados LDPC,

en el que el receptor está configurado para procesar el al menos un símbolo de preámbulo, el al menos un símbolo de preámbulo incluye una cabecera de Capa 1, y la cabecera de Capa 1 incluye información del L1_INFO_Size que indica la mitad de tamaño de los datos de señalización de L1 y los datos de relleno de bloque de L1 y la información de profundidad de intercalado en el tiempo de L1 que indica la profundidad de intercalado en el tiempo de los datos de señalización de Capa 1.
6. El receptor de la reivindicación 5, que además comprende:

un desintercalador en tiempo-frecuencia (r709) configurado para intercalar en tiempo-frecuencia valores de constelación correspondientes a datos de PLP, Conducto de Capa Física;

un descorrelacionador QAM (r713-C) configurado para descorrelacionar los valores de constelación desintercalados en palabras de celda y para multiplexar las palabras de celda descorrelacionadas en los datos de PLP;

un desintercalador de bits (r714-C) configurado para el desintercalado de bits los datos de PLP multiplexados;

un descodificador de LDPC (r715-C) configurado para descodificar LDPC los datos de PLP desintercalados en bits; y

un descodificador de BCH (r715-C) configurado para descodificar BCH los datos de PLP descodificados LDPC.
7.

El receptor de la reivindicación 5 o 6, configurado además para procesar el al menos un símbolo de preámbulo, en el que el al menos un símbolo de preámbulo incluye los datos de señalización de Capa 1, los datos de relleno de bloque de Capa 1, y los datos de CRC para detección de errores.
8.

El receptor de la reivindicación 7, configurado además para procesar los datos de relleno de bloque de Capa 1, los datos de relleno de bloque de Capa 1 que aseguran que una longitud de los datos de señalización de Capa 1 y los datos de relleno de bloque de Capa 1 son un múltiplo de 2.
9.

Un método para transmitir datos de difusión a un receptor, el método que comprende:

recibir flujos de entrada;

añadir al menos una cabecera en banda base a los flujos de entrada recibidos para componer al menos una trama en banda base a partir de los flujos de entrada recibidos;

codificar BCH los datos de la trama de banda base;

codificar LDPC los datos codificados BCH;

intercalado de bits de los datos codificados LDPC; codificar BCH los datos de señalización de Capa 1; codificar LDPC los datos de señalización de Capa 1 codificados BCH; intercalado de bits de los datos de señalización de Capa 1 codificados LDPC; el método que se caracteriza porque además comprende: intercalar en el tiempo los datos de señalización de Capa 1 intercalados en bits con una profundidad de

intercalado en el tiempo; ensamblar los datos intercalados de bits de la trama en banda base y los datos de señalización de Capa 1

intercalados en el tiempo para formar una trama de señal que incluye al menos un símbolo de preámbulo que transporte los datos de señalización de Capa 1; y modular OFDM la trama de señal formada,

en el que el al menos un símbolo de preámbulo incluye una cabecera de Capa 1, y la cabecera de Capa 1 incluye información del L1_INFO_Size que indica la mitad de tamaño de los datos de señalización de L1 y los datos de relleno de bloque de L1 y la información de profundidad de intercalado en el tiempo que indica la profundidad de intercalado en el tiempo de los datos de señalización de L1.
10. Un método para recibir datos de difusión, el método que comprende:

recibir datos de difusión que incluyen una trama de señal que incluye al menos un símbolo de preámbulo que transporta los datos de señalización de Capa 1; el método que se caracteriza porque además comprende: desintercalar en el tiempo los datos de señalización de Capa 1 usando una profundidad de intercalado en el

tiempo; descorrelacionar, por medio de un método de descorrelación QAM, los valores de la constelación

correspondientes a los datos de señalización de Capa 1 en palabras de celda y multiplexar las palabras celda en datos de señalización de Capa 1; desintercalado de bits de los datos de señalización de Capa 1 multiplexados; y desperforar los datos de señalización de Capa 1; descodificar por medio de un método de descodificación LDPC los datos de señalización de Capa 1; y descodificar por medio de un método de descodificación BCH los datos de señalización de Capa 1

descodificados LDPC, en el que el al menos un símbolo de preámbulo incluye una cabecera de Capa 1, y la cabecera de Capa 1 incluye información del L1_INFO_Size que indica la mitad de tamaño de los datos de señalización de L1 y los datos de relleno de bloque de L1 y la información de profundidad de intercalado en el tiempo L1 que indica la profundidad de intercalado en el tiempo de los datos de señalización de L1.
11.

El método de la reivindicación 10, que además comprende:

desintercalar en tiempo-frecuencia los valores de constelación correspondientes a datos de PLP, Conducto de Capa Física; descorrelacionar los valores de constelación desintercalados en palabras de celda; multiplexar las palabras de celda descorrelacionadas en los datos de PLP; desintercalado de bits de los datos de PLP multiplexados; descodificar LDPC los datos de PLP desintercalados en bits; y descodificar BCH los datos de PLP descodificados LDPC.
12.

El método de la reivindicación 10 u 11, que además comprende: procesar el al menos un símbolo preámbulo, el al menos un símbolo preámbulo que incluye los datos de señalización de Capa 1, los datos de relleno de bloque de Capa 1, y los datos de CRC para detección de errores.
13. El método de la reivindicación 12, en el que los datos de relleno de bloque de Capa 1 son para asegurar que una longitud de datos de señalización de Capa 1 y los datos de relleno de bloque de Capa 1 son un múltiplo de 2.