ES2374649T3 - Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal. - Google Patents

Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal. Download PDF

Info

Publication number
ES2374649T3
ES2374649T3 ES09161875T ES09161875T ES2374649T3 ES 2374649 T3 ES2374649 T3 ES 2374649T3 ES 09161875 T ES09161875 T ES 09161875T ES 09161875 T ES09161875 T ES 09161875T ES 2374649 T3 ES2374649 T3 ES 2374649T3
Authority
ES
Spain
Prior art keywords
preamble
data
deinterlacing
time
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09161875T
Other languages
English (en)
Inventor
Woo Suk Ko
Jeong Hwan Park
Sang Chul Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of ES2374649T3 publication Critical patent/ES2374649T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2721—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Communication Control (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Método para la transmisión de al menos una señal de difusión que tiene datos de servicio para suministrar datos de preámbulo y servicio, comprendiendo el método codificar los datos de preámbulo; entrelazar en el tiempo los datos de preámbulo codificados mediante una forma de giro de fila-columna, en el que la forma de giro de fila-columna comprende células de entrada que se escriben en serie en una memoria de entrelazado en una dirección diagonal, y se leen en serie por filas; formar una trama de señal basándose en los datos de servicio y los datos de preámbulo entrelazados en el tiempo; modular la trama de señal mediante un método de multiplexación por división de frecuencia ortogonal, OFDM; y transmitir la trama de señal modulada en el que la etapa de entrelazar en el tiempo comprende escribir símbolos de datos de preámbulo en la memoria de entrelazado según direcciones en la memoria de entrelazado, caracterizado porque las direcciones se determinan tal como sigue: para el símbolo de entrada de orden i de la memoria de entrelazado, **(Ver fórmula)** donde Ci es un índice de columna y Ri es un índice de fila para el símbolo de entrada de orden i, W es un número de columnas de la memoria de entrelazado, D es un número de filas de la memoria de entrelazado y Div operation representa la operación de división que emite un cociente después de la división.

Description

Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.
Sector de la técnica
La presente invención se refiere a un método para la transmisión y recepción de una señal y un aparato para la transmisión y recepción de una señal, y más particularmente, a un método para la transmisión y recepción de una señal y un aparato para la transmisión y recepción de una señal, que puedan mejorar la eficacia de transmisión de datos.
\vskip1.000000\baselineskip
Estado de la técnica
Como se ha desarrollado una tecnología de difusión digital, los usuarios han recibido una imagen en movimiento de alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y alto rendimiento de hardware, se proporcionará a los usuarios un mejor entorno en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una diversidad de servicios complementarios a los usuarios así como una señal de vídeo y una señal de audio.
La difusión de vídeo digital (DVB)-C2 es la tercera especificación que se une a la familia de DVB de sistemas de transmisión de segunda generación. Desarrollado en 1994, en la actualidad DVB-C se implanta en más de 50 millones de sintonizadores de cable por todo el mundo. En conformidad con los demás sistemas de segunda generación DVB, DVB-C2 usa una combinación de códigos BCH y de comprobación de paridad de baja densidad (LDPC). Esta potente corrección de errores sin canal de retorno (FEC) proporciona aproximadamente una mejora de 5 dB de la relación portadora a ruido sobre DVB-C. Los esquemas de entrelazado de bits apropiados optimizan la robustez global del sistema FEC. Extendidas por una cabecera, estas tramas se denominan conexiones de capa física (PLP). Una o más de estas PLP se multiplexan en un segmento de datos. Se aplica entrelazado bidimensional (en los dominios de tiempo y frecuencia) a cada segmento permitiendo al receptor eliminar el impacto de deterioros por ráfagas e interferencia selectiva de frecuencia tal como el ingreso de frecuencia única.
Con el desarrollo de estas tecnologías de difusión digital, se aumenta el requisito para un servicio tal como una señal de vídeo y una señal de audio y se aumenta el tamaño de los datos deseado por los usuarios o el número de canales de difusión de manera gradual. El documento WO2008/087598 describe un sistema de transmisión de datos para entrelazar símbolos o bits de datos.
\vskip1.000000\baselineskip
Objeto de la invención
Por consiguiente, la presente invención se refiere a un método para la transmisión y recepción de una señal y un aparato para la transmisión y recepción de una señal que sustancialmente evitan uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.
Un objeto de la presente invención es proporcionar un método para la transmisión y recepción de una señal y un aparato para la transmisión y recepción de una señal, que puedan mejorar la eficacia de transmisión de datos.
Otro objeto de la presente invención es proporcionar un método para la transmisión y recepción de una señal y un aparato para la transmisión y recepción de una señal, que puedan mejorar la capacidad de corrección de error de bits que configuran un servicio.
Las ventajas, objetos y características adicionales de la invención se expondrán en parte en la descripción que sigue y en parte resultarán evidentes para los expertos en la técnica tras el examen de lo siguiente. Los objetivos y otras ventajas de la invención pueden realizarse y conseguirse mediante la estructura indicada en particular en la descripción escrita y las reivindicaciones de la misma así como en los dibujos adjuntos.
Para lograr los objetos, un primer aspecto de la presente invención proporciona un método para la transmisión de al menos una señal de difusión según la reivindicación 1.
Otro aspecto de la presente invención proporciona un método para la recepción de una señal de difusión según la reivindicación 5.
Aún otro aspecto de la presente invención proporciona un transmisor para transmitir al menos una señal de difusión según la reivindicación 8.
Aún otro aspecto de la presente invención proporciona un receptor para recibir una señal de difusión según la reivindicación 12.
\vskip1.000000\baselineskip
Descripción de las figuras
Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen parte de esta solicitud, ilustran (una) realización/realizaciones de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:
La figura 1 es un ejemplo de modulación de amplitud en cuadratura (QAM) de 64 estados usada en el DVB-T europeo.
La figura 2 es un método del código binario reflejado de Gray (BRGC).
La figura 3 es una salida próxima al gausiano por modificación de 64 QAM que se usa en DVB-T.
La figura 4 es la distancia de Hamming entre el par reflejado en BRGC.
La figura 5 son las características en QAM en donde existe un par reflejado para cada eje I y eje Q.
La figura 6 es un método para modificar QAM usando un par reflejado de BRGC.
La figura 7 es un ejemplo de 64/256/1024/1024 QAM modificada.
Las figuras 8-9 son un ejemplo de 64 QAM modificada usando un par reflejado de BRGC.
Las figuras 10-11 son un ejemplo de 256 QAM modificada usando un par reflejado de BRGC.
Las figuras 12-13 son un ejemplo de 1024 QAM modificada usando un par reflejado de BRGC (0\sim511).
Las figuras 14-15 son un ejemplo de 1024 QAM modificada usando un par reflejado de BRGC (512\sim1023).
Las figuras 16-17 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (0\sim511).
Las figuras 18-19 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (512\sim1023).
Las figuras 20-21 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (1024\sim1535).
Las figuras 22-23 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (1536\sim2047).
Las figuras 24-25 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (2048\sim2559).
Las figuras 26-27 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (2560\sim3071).
Las figuras 28-29 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (3072\sim3583).
Las figuras 30-31 son un ejemplo de 4096 QAM modificada usando un par reflejado de BRGC (3584\sim4095).
La figura 32 es un ejemplo de mapeo de bit de QAM modificada donde se modifica 256 QAM usando BRGC.
La figura 33 es un ejemplo de transformación de MQAM para dar una constelación no uniforme.
La figura 34 es un ejemplo de sistema de transmisión digital.
La figura 35 es un ejemplo de un procesador de entrada.
La figura 36 es una información que puede incluirse en una banda base (BB).
La figura 37 es un ejemplo de módulo BICM.
La figura 38 es un ejemplo de codificador acortado/perforado.
La figura 39 es un ejemplo de aplicación de diversas constelaciones.
La figura 40 es otro ejemplo de casos en los que se considera la compatibilidad entre sistemas convencionales.
La figura 41 es una estructura de trama que comprende el preámbulo para la señalización L1 y símbolo de datos para datos PLP.
La figura 42 es un ejemplo de formador de tramas.
\global\parskip0.960000\baselineskip
La figura 43 es un ejemplo del módulo 404 de inserción de piloto mostrado en la figura 4.
La figura 44 es una estructura de SP.
La figura 45 es una nueva estructura de SP o patrón piloto (PP5').
La figura 46 es una estructura de PP5' sugerida.
La figura 47 es una relación entre preámbulo y símbolo de datos.
La figura 48 es otra relación entre preámbulo y símbolo de datos.
La figura 49 es un ejemplo de perfil de retardo de canal de cable.
La figura 50 es una estructura de piloto disperso que usa z=56 y z=112.
La figura 51 es un ejemplo de modulador basado en OFDM.
La figura 52 es un ejemplo de estructura de preámbulo.
La figura 53 es un ejemplo de decodificación de preámbulo.
La figura 54 es un proceso para el diseño de preámbulo más optimizado.
La figura 55 es otro ejemplo de estructura de preámbulo.
La figura 56 es otro ejemplo de decodificación de preámbulo.
La figura 57 es un ejemplo de estructura de preámbulo.
La figura 58 es un ejemplo de decodificación L1.
La figura 59 es un ejemplo de procesador analógico.
La figura 60 es un ejemplo de sistema de receptor digital.
La figura 61 es un ejemplo de procesador analógico usado en el receptor.
La figura 62 es un ejemplo de demodulador.
La figura 63 es un ejemplo de analizador sintáctico de trama.
La figura 64 es un ejemplo de demodulador BICM.
La figura 65 es un ejemplo de decodificación LDPC usando acortamiento/perforación.
La figura 66 es un ejemplo de procesador de salida.
La figura 67 es un ejemplo de tasa de repetición de bloque L1 de 8 MHz.
La figura 68 es un ejemplo de tasa de repetición de bloque L1 de 8 MHz.
La figura 69 es una nueva tasa de repetición de bloque L1 de 7,61 MHz.
La figura 70 es un ejemplo de señalización L1 que se transmite en cabecera de trama.
La figura 71 es el resultado de simulación de preámbulo y estructura L1.
La figura 72 es un ejemplo de entrelazador de símbolo.
La figura 73 es un ejemplo de una transmisión de bloque L1.
La figura 74 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.
La figura 75 es un ejemplo de entrelazado/desentrelazado de frecuencia o tiempo.
La figura 76 es una tabla que analiza la sobrecarga de señalización L1 que se transmite en la cabecera FECFRAME en el módulo (307) de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM mostrado en la figura 3.
\global\parskip1.000000\baselineskip
La figura 77 muestra una estructura para la cabecera FECFRAME para minimizar la sobrecarga.
La figura 78 muestra un rendimiento de tasa de error de bit (BER) de la protección L1 mencionada anteriormente.
La figura 79 muestra ejemplos de una estructura de trama FEC y de trama de transmisión.
La figura 80 muestra un ejemplo de señalización L1.
La figura 81 muestra un ejemplo de preseñalización L1.
La figura 82 muestra una estructura de bloque de señalización L1.
La figura 83 muestra un entrelazado de tiempo L1.
La figura 84 muestra un ejemplo de modulación de extracción e información de código.
La figura 85 muestra otro ejemplo de preseñalización L1.
La figura 86 muestra un ejemplo de planificación de bloque de señalización L1 que se transmite en preámbulo.
La figura 87 muestra un ejemplo de preseñalización L1 en la que se considera el aumento de potencia.
La figura 88 muestra un ejemplo de señalización L1.
La figura 89 muestra otro ejemplo de modulación de extracción e información de código.
La figura 90 muestra otro ejemplo de modulación de extracción e información de código.
La figura 91 muestra un ejemplo de presincronización L1.
La figura 92 muestra un ejemplo de preseñalización L1.
La figura 93 muestra un ejemplo de señalización L1.
La figura 94 muestra un ejemplo de trayectoria de señalización L1.
La figura 95 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.
La figura 96 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.
La figura 97 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.
La figura 98 muestra un ejemplo de señalización L1.
La figura 99 es un ejemplo del entrelazador de símbolo.
La figura 100 muestra un rendimiento de entrelazado del entrelazador de tiempo de la figura 99.
La figura 101 es un ejemplo del entrelazador de símbolo.
La figura 102 muestra un rendimiento de entrelazado del entrelazador de tiempo de la figura 101.
La figura 103 es un ejemplo del desentrelazador de símbolo.
La figura 104 es otro ejemplo del entrelazado de tiempo.
La figura 105 es un resultado de entrelazado usando el método mostrado en la figura 104.
La figura 106 es un ejemplo del método de direccionamiento de la figura 105.
La figura 107 es otro ejemplo de entrelazado de tiempo L1.
La figura 108 es un ejemplo del desentrelazador de símbolo.
La figura 109 es otro ejemplo del desentrelazador.
La figura 110 es un ejemplo del desentrelazador de símbolo.
La figura 111 es un ejemplo de direcciones de fila y columna para el desentrelazado de tiempo.
La figura 112 muestra un ejemplo de entrelazado de bloque general en un dominio de símbolo de datos en el que no se usan pilotos.
La figura 113 es un ejemplo de un transmisor OFDM que usa segmentos de datos.
La figura 114 es un ejemplo de un receptor OFDM que usa un segmento de datos.
La figura 115 es un ejemplo de entrelazador de tiempo y un ejemplo de desentrelazador de tiempo.
La figura 116 es un ejemplo de formación de símbolos OFDM.
La figura 117 es un ejemplo de un entrelazador de tiempo (TI).
La figura 118 es un ejemplo de un entrelazador de tiempo (TI).
La figura 119 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un procedimiento en un receptor.
La figura 120 es un ejemplo de un procedimiento en un receptor para obtener L1_XFEC_FRAME del preámbulo.
La figura 121 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un procedimiento en un receptor.
La figura 122 es un ejemplo de un desentrelazador de tiempo.
\vskip1.000000\baselineskip
Descripción detallada de la invención
A continuación se hará referencia en detalle a las realizaciones preferidas de la presente invención, de las que se ilustran ejemplos en los dibujos adjuntos. Siempre que sea posible, se usarán los mismos números de referencia a lo largo de los dibujos para referirse a partes iguales o similares.
En la siguiente descripción, el término "servicio" es indicativo de cualquiera de los contenidos de difusión que pueden transmitirse/recibirse por el aparato de transmisión/recepción de señal.
La modulación de amplitud en cuadratura (QAM) usando el código binario reflejado de Gray (BRGC) se usa como modulación en un entorno de transmisión por difusión en el que se usa la modulación codificada entrelazada de bit (BICM). La figura 1 muestra un ejemplo de 64 QAM usada en la DVB-T europea.
El BRGC puede realizarse usando el método mostrado en la figura 2. Un BRGC de n bits puede realizarse añadiendo un código inverso de BRGC de (n-1) bits (es decir, código reflejado) detrás de (n-1) bits, añadiendo ceros delante del BRGC de (n-1) bits original, y añadiendo unos al principio del código reflejado. El código BRGC realizado con este método tiene una distancia de Hamming entre códigos adyacentes de uno (1). Además, cuando el BRGC se aplica a la QAM, la distancia de Hamming entre un punto y los cuatro puntos más adyacentes al punto, es uno (1) y la distancia de Hamming entre el punto y otros cuatro puntos los segundos más adyacentes al punto, es dos (2). Tales características de las distancias de Hamming entre un punto de constelación específico y otros puntos adyacentes pueden doblarse según la regla de mapeo de Gray en QAM.
Para hacer que un sistema sea robusto contra el ruido gausiano blanco aditivo (AWGN), la distribución de señales transmitidas desde un transmisor puede realizarse cerca de la distribución gausiana. Para poder hacer eso, las ubicaciones de los puntos en la constelación pueden modificarse. La figura 3 muestra una salida próxima a la gausiana modificando la 64 QAM usada en DVB-T. Tal constelación puede doblarse como QAM no uniforme (NU-QAM).
Para realizar una constelación de QAM no uniforme, puede usarse la función de distribución acumulativa gausiana (CDF). En el caso de 64 256 ó 1024 QAM, es decir, 2^{\wedge}N AM, la QAM puede dividirse en dos N-PAM independientes. Al dividir la CDF gausiana en N secciones de idéntica probabilidad y al permitir que un punto de señal en cada sección represente la sección, puede realizarse una constelación con una distribución gausiana. Dicho de otro modo, la coordenada xj de la N-PAM no uniforme recién definida puede definirse del siguiente modo:
1
La figura 3 es un ejemplo de transformación de 64 QAM de DVB-T para dar NU-64 QAM usando los métodos anteriores. La figura 3 representa el resultado de modificar coordenadas de cada eje I y eje Q usando los métodos anteriores y mapeando los puntos de constelación previos respecto a las coordenadas recién definidas. En el caso de QAM de 32, 128 o 512, es decir, QAM de cruz, que no es QAM 2^{\wedge}N, al modificar Pj apropiadamente puede hallarse una nueva coordenada.
Una realización de la presente invención puede modificar QAM usando BRGC al usar características de BRGC. Como se muestra en la figura 4, la distancia de Hamming entre par reflejado en BRGC es uno porque difiere sólo en un bit que se añade al principio de cada código. La figura 5 muestra las características en QAM en las que existe el par reflejado para cada eje I y eje Q. En esta figura, el par reflejado existe a cada lado de la línea de puntos negra.
Al usar pares reflejados existentes en QAM, puede reducirse la potencia media de una constelación QAM mientras se mantiene la regla de mapeo de Gray en QAM. Dicho de otro modo, en una constelación en la que una potencia media se normaliza como 1, la distancia euclidiana mínima en la constelación puede aumentarse. Cuando se aplica esta QAM modificada a sistemas de comunicación o difusión, es posible implementar o bien un sistema más robusto contra el ruido usando la misma energía que en un sistema convencional o bien un sistema con el mismo rendimiento como sistema convencional pero que usa menos energía.
La figura 6 muestra un método para modificar QAM usando el par reflejado de BRGC. La figura 6a muestra una constelación y la figura 6b muestra un diagrama de flujo para modificar QAM usando el par reflejado de BRGC. En primer lugar, necesita hallarse un punto objetivo con la mayor potencia entre los puntos de constelación. Los puntos candidatos son puntos en los que ese punto objetivo puede moverse y son los puntos más próximos del par reflejado del punto objetivo. Entonces, necesita hallarse un punto vacío (es decir, un punto que todavía no ha sido tomado por otros puntos) con la menor potencia entre los puntos candidatos y se comparan la potencia del punto objetivo y la potencia de un punto candidato. Si la potencia del punto candidato es menor, el punto objetivo se mueve hacia el punto candidato. Estos procesos se repiten hasta que una potencia media de los puntos en constelación alcanza un mínimo mientras se mantiene la regla de mapeo de Gray.
La figura 7 muestra un ejemplo de 64/256/1024/4096 QAM modificada. Los valores mapeados de Gray se corresponden con las figuras 8-31 respectivamente. Además de estos ejemplos, pueden realizarse otros tipos de QAM modificada que permitan la optimización de potencia idéntica. Esto se debe a que un punto objetivo puede moverse a múltiples puntos candidatos. La QAM modificada sugerida puede aplicarse no sólo a la 64/256/1024/4096 QAM, sino también a la QAM en cruz, una QAM de mayor tamaño, o modulaciones que usan un BRGC distinto de QAM.
La figura 32 muestra un ejemplo de mapeo de bit de QAM modificada en donde la 256 QAM se modifica usando BRGC. La figura 32a y la figura 32b muestran el mapeo de los bits más significativos (MSB). Los puntos indicados como círculos rellenos representan mapeos de unos y los puntos indicados como círculos en blanco representan mapeos de ceros. De la misma manera, cada bit se mapea como se muestra en las figuras (a) a (h) en la figura 32, hasta que se mapean los bits menos significativos (LSB). Como se muestra en la figura 32, la QAM modificada puede permitir la decisión de bit usando sólo los ejes I o Q como QAM convencional, excepto por un bit que se encuentra junto al MSB (figura 32c y figura 32d). Al usar estas características, puede realizarse un receptor simple modificando parcialmente un receptor para QAM. Un receptor eficaz puede implementarse comprobando ambos valores I y Q únicamente cuando se determina el bit junto al MSB y calculando sólo I o Q para el resto de bits. Este método puede aplicarse a LLR aproximada, LLR exacta o decisión firme.
Al usar la QAM modificada o MQAM, que usa las características del BRGC anterior, puede realizarse la constelación no uniforme o NU-MQAM. En la ecuación anterior en la que se usa la CDF gausiana, Pj puede modificarse para adaptarse a MQAM. Al igual que QAM, en MQAM, pueden considerarse dos PAM con eje I y eje Q. Sin embargo, a diferencia de QAM en la que varios puntos correspondientes a un valor de cada eje PAM son idénticos, el número de puntos cambia en MQAM. Si un número de puntos que corresponden al valor de orden j de PAM se define como nj en una MQAM donde existe un total de M puntos de constelación, entonces Pj puede definirse como sigue:
2
Al usar el Pj recién definido, MQAM puede transformarse en una constelación no uniforme. Pj puede definirse como sigue para el ejemplo de 256-MQAM.
3
La figura 33 es un ejemplo de transformación de MQAM en una constelación no uniforme. La NU-MQAM realizada usando estos métodos puede conservar características de receptores MQAM con coordenadas modificadas de cada PAM. Por tanto puede implementarse un receptor eficaz. Además, puede implementarse un sistema más robusto contra el ruido que el NU-QAM previo. Para un sistema de transmisión por difusión más eficaz, es posible hibridar MQAM y NU-MQAM. Dicho de otro modo, un sistema más robusto contra el ruido puede implementarse usando MQAM para un entorno en el que se usa un código de corrección de errores con una alta tasa de código y si no usando NU-MQAM. Para un caso tal, un transmisor puede permitir que un receptor tenga información de tasa de código de un código de corrección de errores usado actualmente y un tipo de modulación usado actualmente tal que el receptor pueda demodular según la modulación usada actualmente.
La figura 34 muestra un ejemplo de sistema de transmisión digital. Las entradas pueden comprender varios flujos MPEG-TS o flujos GSE (encapsulamiento de flujo general). Un módulo (101) de procesador de entrada puede añadir parámetros de transmisión al flujo de entrada y realizar la planificación para un módulo (102) BICM. El módulo (102) BICM puede añadir datos de entrelazado y redundancia para la corrección de error de canal de transmisión. Un formador (103) de tramas puede formar tramas añadiendo información de señalización de capa física y pilotos. Un modulador (104) puede realizar la modulación sobre símbolos de entrada en métodos eficaces. Un procesador (105) analógico puede realizar varios procesos para convertir las señales digitales de entrada en señales analógicas de salida.
La figura 35 muestra un ejemplo de un procesador de entrada. El flujo MPEG-TS o GSE de entrada puede transformarse mediante el preprocesador de entrada en un total de n flujos que se procesarán independientemente. Cada uno de esos flujos puede ser o bien una trama TS completa que incluye múltiples componentes de servicio o bien una trama TS mínima que incluye componente de servicio (es decir, vídeo o audio). Además, cada uno de esos flujos puede ser un flujo GSE que transmite servicios múltiples o un único servicio.
La interfaz (202-1) de entrada puede asignar un número de bits de entrada igual a la capacidad de campo de datos máximo de una trama de banda base (BB). Puede insertarse un rellenado para completar la capacidad de bloque de código LDPC/BCH. El módulo (203-1) sincronizador de flujo de entrada puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del flujo de transporte (o flujo genérico empaquetado), con el fin de garantizar un retardo y tasas de bit constantes de extremo a extremo.
Con el fin de permitir la recombinación de flujo de transporte sin requerir memoria adicional en el receptor, los flujos de transporte de entrada se retardan por compensadores (204-1\simn) de retardo que consideran parámetros de entrelazado de las PLP de datos en un grupo y la correspondiente PLP común. Los módulos (205-1\simn) de borrado de paquetes nulos pueden aumentar la eficacia de transmisión eliminando paquetes nulos insertados para un caso de servicio de VBR (tasa de bit variable). Los módulos (206-1\simn) de codificador de comprobación de redundancia cíclica (CRC) pueden añadir paridad CRC para aumentar la fiabilidad de transmisión de la trama BB. Los módulos (207-1\simn) de inserción de cabecera BB pueden añadir la cabecera de trama BB en una parte de comienzo de la trama BB. La información que puede incluirse la cabecera se muestra en la figura 36.
Un módulo (208) de fusionador/segmentador puede realizar segmentación de trama BB desde cada PLP, fusionando las tramas BB de múltiples PLP, y planificando cada trama BB dentro de una trama de transmisión. Por tanto, el módulo (208) de fusionador/segmentador puede emitir información de señalización L1 que se refiere a una asignación de PLP en la trama. Finalmente, un módulo (209) de aleatorizador BB puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre los bits dentro de los flujos de bits. Los módulos sombreados en la figura 35 son módulos usados cuando el sistema de transmisión usa una única PLP, los demás módulos en la figura 35 son módulos usados cuando el dispositivo de transmisión usa múltiples PLP.
La figura 37 muestra una realización de módulo BICM. La figura 37a muestra una trayectoria de datos y la figura 37b muestra una trayectoria L1 de módulo BICM. Un módulo (301) de codificador externo y un módulo (303) de codificador interno pueden añadir redundancia a los flujos de bits de entrada para corrección de errores. Un módulo (302) de entrelazador externo y un módulo (304) de entrelazador interno pueden entrelazar bits para evitar el error en ráfaga. El módulo 32 de entrelazador externo puede omitirse si el BICM es específicamente para DVB-C2. Un módulo (305) de demultiplexador de bit puede controlar la fiabilidad de cada salida de bit del módulo (304) de entrelazador interno. Un módulo (306) de mapeador de símbolo puede mapear flujos de bits de entrada en flujos de símbolos. En este momento, es posible usar cualquiera de una QAM convencional, una MQAM que use el BRGC mencionado anteriormente para una mejora de rendimiento, una NU-QAM que use modulación no uniforme, o una NU-MQAM que use modulación no uniforme aplicada a BRGC para una mejora de rendimiento. Para construir un sistema que sea más robusto contra el ruido, pueden considerarse las combinaciones de modulaciones que usan MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de error y la capacidad de constelación. En este momento, el módulo (306) de mapeador de símbolo puede usar una constelación apropiada según la tasa de código y la capacidad de constelación. La figura 39 muestra un ejemplo de tales combinaciones.
El caso 1 muestra un ejemplo del uso de sólo NU-MQAM a baja tasa de código para la implementación de sistema simplificada. El caso 2 muestra un ejemplo de uso de constelación optimizada a cada tasa de código. El transmisor puede enviar información acerca de la tasa de código del código de corrección de error y la capacidad de constelación al receptor de manera que el receptor puede usar una constelación apropiada. La figura 40 muestra otro ejemplo de los casos en los que se considera la compatibilidad entre los sistemas convencionales. Además de los ejemplos, son posibles combinaciones adicionales para la optimización del sistema.
El módulo (307) de inserción de cabecera ModCod mostrado en la figura 37 puede tomar información de realimentación de codificación y modulación adaptativa (ACM)/codificación y modulación variable (VCM) y añadir información de parámetro usada en la codificación y modulación a un bloque FEC como cabecera El tipo de modulación/cabecera de tasa de código (ModCod) puede incluir la siguiente información:
\text{*} Tipo de FEC (1 bit) - LDPC larga o corta
\text{*} Tasa de código (3 bits)
\text{*} Modulación (3 bits) - hasta 64 K QAM
\text{*} dentificador de PLP (8 bits)
\vskip1.000000\baselineskip
El módulo (308) de entrelazador de símbolo puede realizar el entrelazado en el dominio de símbolo para obtener efectos de entrelazado adicionales. Procesos similares realizados en la trayectoria de datos pueden realizarse sobre la trayectoria de señalización L1 pero con parámetros (301-1\sim308-1) posiblemente diferentes. En este punto, puede usarse un módulo (303-1) de código acortado/perforado para código interno.
La figura 38 muestra un ejemplo de codificación LDPC usando acortamiento/perforación. El proceso de acortamiento puede realizarse en bloques de entrada que tienen menos bits que un número de bits requerido para la codificación LDPC puesto que muchos bits cero requeridos para la codificación LDPC pueden rellenarse (301c). Los flujos de bits de entrada rellenados con ceros pueden tener bits de paridad a través de la codificación LDPC (302c). En este momento, para flujos de bits que corresponden a flujos de bits originales, pueden eliminarse los ceros (303c) y para los flujos de bits de paridad, puede realizarse perforación (304c) según tasas de código. Estos flujos de bits de información y flujos de bits de paridad procesados pueden multiplexarse en secuencias originales y emitirse (305c).
La figura 41 muestra una estructura de trama que comprende el preámbulo para la señalización L1 y el símbolo de datos para datos de PLP. Puede verse que los símbolos de preámbulo y datos se generan cíclicamente, usando una trama como unidad. Los símbolos de datos comprenden el tipo 0 de PLP que se transmite usando una modulación/codificación fija y el tipo 1 de PLP que se transmite usando una modulación/codificación variable. Para el tipo 0 de PLP, información tal como modulación, tipo de FEC y tasa de código FEC se transmite en el preámbulo (véase la figura 42 para el módulo 401 de inserción de cabecera de trama). Para el tipo 1 de PLP, la información correspondiente puede transmitirse en la cabecera de bloque FEC de un símbolo de datos (véase la figura 37 para el módulo (307) de inserción de cabecera ModCod). Mediante la separación de tipos de PLP, la sobrecarga ModCod puede reducirse en un 3\sim4% desde una tasa de transmisión total, para el tipo 0 de PLP que se transmite a una tasa de transmisión de bits fija. En un receptor, para PLP de modulación/codificación fija de tipo 0 de PLP, el eliminador (r401) de cabecera de trama mostrado en la figura 63 puede extraer información sobre modulación y tasa de código FEC y proporcionar la información extraída a un módulo de decodificación BICM. Para PLP de codificación/modulación variable de tipo 1 de PLP, los módulos de extractor (r307, r307-1) ModCod mostrados en la figura 64 pueden extraer y proporcionar los parámetros necesarios para decodificación BICM.
La figura 42 muestra un ejemplo de un formador de tramas. La cabecera de trama puede incluir la siguiente información:
\text{*} Número de canales unidos (4 bits)
\text{*} Intervalo de seguridad (2 bits)
\text{*} PAPR (2 bits)
\text{*} Patrón piloto (2 bits)
\text{*} Identificación de sistema digital (16 bits)
\text{*} Identificación de trama (16 bits)
\text{*} Longitud de trama (16 bits) - número de símbolos de multiplexación por división de frecuencia ortogonal (OFDM) por trama
\text{*} Longitud de supertrama (16 bits) - número de tramas por supertrama
\text{*} número de PLP (8 bits)
\text{*} para cada PLP
identificación de PLP (8 bits)
id de unión de canal (4 bits)
Inicio de PLP (9 bits)
Tipo de PLP (2 bits) - PLP común u otras
Tipo de carga útil de PLP (5 bits)
Tipo de MC (1 bit) - modulación & codificación fija/variable
si tipo MC = = modulación & codificación fija
tipo FEC (1 bit) - LDPC largo o corto
tasa de código (3 bits)
Modulación (3 bits) - hasta 64K QAM
fin si;
Número de canales de ranura (2 bits)
Para cada ranura
Inicio de ranura (9 bits)
Anchura de ranura (9 bits)
fin para;
Anchura de PLP (9 bits) - número máximo de bloques FEC de PLP
Tipo de entrelazado de tiempo PLP (2 bits)
fin para;
\text{*} CRC-32 (32 bits)
\vskip1.000000\baselineskip
El entorno de unión de canal se supone para la información L1 transmitida en la cabecera de trama y los datos que corresponden a cada segmento de datos se definen como PLP. Por tanto, la información tal como identificador PLP, identificador de unión de canal, y dirección de inicio PLP se requieren para cada canal usado en la unión. Una realización de esta invención sugiere transmitir el campo ModCod en cabecera de trama FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo ModCod en cabecera de trama si el tipo de PLP soporta modulación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una banda de ranura para cada PLP, al transmitir la dirección de inicio de la ranura y su anchura, puede volverse innecesario decodificar portadoras correspondientes en el receptor.
La figura 43 muestra un ejemplo de patrones piloto 5 (PP5) aplicado en un entorno de unión de canal. Como se muestra, si las posiciones SP son coincidentes con posiciones piloto de preámbulo, puede darse la estructura piloto irregular.
La figura 43a muestra un ejemplo de módulo (404) de inserción de piloto como se muestra en la figura 42. Como se representa en la figura 43, si se usa una banda de frecuencia única (por ejemplo, 8 MHz), el ancho de banda disponible es 7,61 MHz, pero si se unen bandas de frecuencia múltiples, pueden eliminarse las bandas de seguridad, por tanto, la eficacia de frecuencia puede aumentar enormemente. La figura 43b es un ejemplo de módulo (504) de inserción de preámbulo como se muestra en la figura 51 que se transmite en la parte frontal de la trama e incluso con unión de canal, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es el ancho de banda de bloque L1. Ésta es una estructura que considera el ancho de banda de un sintonizador que realiza exploración de canal inicial.
Los patrones piloto existen tanto para los símbolos de preámbulo como de datos. Para el símbolo de datos, pueden usarse patrones (SP) sw piloto disperso. El patrón piloto 5 (PP5) y el patrón piloto 7 (PP7) de T2 pueden ser buenos candidatos para la interpolación de sólo frecuencia. PP5 tiene x=12, y=4, z=48 para GI=1/64 y PP7 tiene x=24, y=4, z=96 para GI=1/128. La interpolación de tiempo adicional también es posible para una mejor estimación de canal. Los patrones piloto para el preámbulo pueden cubrir todas las posiciones piloto posibles para la adquisición inicial de canal. Además, las posiciones piloto de preámbulo deberían ser coincidentes con las posiciones SP y se desea un patrón piloto único tanto para el preámbulo como para SP. Los pilotos de preámbulo podrían usarse también para la interpolación de tiempo y todo preámbulo podría tener un patrón piloto idéntico. Estos requisitos son importantes para la detección C2 en la exploración y necesarios para la estimación de desplazamiento de frecuencia con correlación de secuencia de aleatorización. En un entorno de unión de canal, la coincidencia en las posiciones piloto debería mantenerse también para la unión de canal ya que la estructura piloto irregular puede degradar el rendimiento de la interpolación.
En detalle, si una distancia z entre pilotos dispersos (SP) en un símbolo OFDM es 48 y si una distancia y entre SP correspondientes a un portador SP específico a lo largo del eje de tiempo es 4, una distancia x eficaz después de la interpolación de tiempo se vuelve 12. Esto es cuando una fracción de intervalo de seguridad (GI) es 1/64. Si la fracción GI es 1/128, puede usarse x=24, y=4 y z=96. Si se usa la unión de canal, las posiciones SP pueden hacerse coincidir con las posiciones piloto de preámbulo al generar puntos no continuos en la estructura de piloto disperso.
En este momento, las posiciones piloto de preámbulo pueden coincidir con todas las posiciones SP de símbolo de datos. Cuando se usa la unión de canal, el segmento de datos en el que se transmite un servicio, puede determinarse sin tener en cuenta la granularidad del ancho de banda de 8 MHz. Sin embargo, para reducir la sobrecarga para direccionar el segmento de datos, puede seleccionarse la transmisión para empezar en la posición SP y acabar en la posición
SP.
Cuando un receptor recibe tales SP, si es necesario, el módulo (r501) de estimación de canal mostrado en la figura 62 puede realizar una interpolación de tiempo para obtener los pilotos mostrados con líneas de puntos en la figura 43 y realizar la interpolación de frecuencia. En este momento, para puntos no continuos cuyos intervalos se designan como 32 en la figura 43, tanto si se realizan interpolaciones a derecha e izquierda separadamente como interpolaciones en un solo lado entonces puede implementarse realizar la interpolación en el otro lado usando las posiciones piloto ya interpoladas cuyo intervalo es 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, por tanto, un receptor puede minimizar el consumo de energía realizando una estimación de canal y decodificando únicamente las subportadoras necesarias.
La figura 44 muestra otro ejemplo de PP5 aplicado en entorno de unión de canal o una estructura de SP para mantener la distancia eficaz x como 12 para evitar la estructura SP irregular mostrada en la figura 43 cuando se usa una unión de canal. La figura 44 es una estructura de SP para símbolo de datos y la figura 44b es una estructura de SP para símbolo de preámbulo.
Como se muestra, si la distancia SP se mantiene consistente en caso de unión de canal, no habrá problemas en la interpolación de frecuencia pero las posiciones piloto entre el símbolo de datos y el preámbulo pueden no coincidir. Dicho de otro modo, esta estructura no necesita una estimación de canal adicional para una estructura SP irregular, sin embargo, las posiciones SP usadas en unión de canal y las posiciones piloto de preámbulo se vuelven diferentes para cada canal.
La figura 45 muestra una nueva estructura SP o PP5' para proporcionar una solución a los dos problemas previamente mencionados en el entorno de unión de canal. Específicamente, una distancia piloto de x=16 puede solucionar esos problemas. Para conservar la densidad piloto o para mantener la misma sobrecarga, un PP5' puede tener x=16, y=3, z=48 para GI=1/64 y un PP7' puede tener x=16, y=6, z=96 para GI=1/128. La capacidad de interpolación de sólo frecuencia todavía puede mantenerse. Las posiciones piloto se representan en la figura 45 por comparación con la estructura PP5.
La figura 46 muestra un ejemplo de un nuevo patrón SP o estructura PP5' en entorno de unión de canal. Como se muestra en la figura 46, si se usa cualquier canal o unión de canal único, puede proporcionarse una distancia piloto eficaz x=16. Además, como las posiciones SP pueden hacerse coincidir con las posiciones piloto de preámbulo, puede evitarse el deterioro de la estimación de canal provocado por la irregularidad SP o las posiciones SP no coincidentes. Dicho de otro modo, la posición SP no irregular existe para el interpolador de frecuencia y se proporciona coincidencia entre el preámbulo y las posiciones SP.
Consecuentemente, los nuevos patrones SP propuestos pueden ser ventajosos porque un patrón SP único puede usarse para un canal tanto único como unido; no puede provocarse ninguna estructura piloto irregular, así es posible una buena estimación de canal; las posiciones SP piloto y de preámbulo pueden mantenerse coincidentes; la densidad piloto puede mantenerse igual que para PP5 y PP7 respectivamente; y la capacidad de interpolación de sólo frecuencia también puede conservarse.
Además, la estructura de preámbulo puede cumplir con los requisitos tal como las posiciones piloto de preámbulo deberían cubrir todas las posiciones SP posibles para la adquisición de canal inicial; el número máximo de portadoras debería ser 3409 (7,61 MHz) para la exploración inicial; deberían usarse exactamente los mismos patrones piloto y flujo de aleatorización para la detección C2; y no se requiere ningún preámbulo específico de detección como P1 en T2.
En términos de relación con estructura de trama, la granularidad de posición de segmento de datos puede modificarse hasta 16 portadoras en lugar de 12, por tanto, puede darse menos sobrecarga de direccionamiento de posición y no se esperan otros problemas en relación a la condición de segmento de datos, la condición de ranura nula, etc.
\newpage
Por tanto, en el módulo (r501) de estimación de canal de la figura 62, los pilotos en todo preámbulo pueden usarse cuando se realiza interpolación de tiempo de SP de símbolo de datos. Por tanto, la adquisición de canal y estimación de canal en los límites de trama pueden mejorarse.
Ahora, considerando los requisitos referidos al preámbulo y a la estructura piloto, hay consenso en que las posiciones de pilotos de preámbulo y SP deberían coincidir independientemente de la unión de canal; el número de portadoras totales en el bloque L1 debería poder dividirse por la distancia piloto para evitar una estructura irregular en el borde de banda; los bloques L1 deberían repetirse en el dominio de frecuencia; y los bloques L1 deberían siempre poder decodificarse en la posición de ventana de sintonizador arbitrario. Requisitos adicionales serían que las posiciones y patrones piloto deberían repetirse por períodos de 8 MHz; el desplazamiento de frecuencia de portadora correcto debería estimarse sin conocer la unión de canal; y la decodificación L1 (reordenar) es imposible antes que se compense el desplazamiento de frecuencia.
La figura 47 muestra una relación entre símbolo de datos y preámbulo cuando se usa la estructura de preámbulo como se muestran en la figura 52 y la figura 53. El bloque L1 puede repetirse en períodos de 6 MHz. Para la decodificación de L1, debería hallarse tanto el desplazamiento de frecuencia como el patrón de cambio de preámbulo. La decodificación de L1 no es posible en la posición de sintonizador arbitrario sin información de unión de canal y un receptor no puede diferenciar entre valor de cambio de preámbulo y desplazamiento de frecuencia.
Por tanto, necesita obtenerse un receptor, específicamente para el eliminador (r401) de cabecera de trama mostrado en la figura 63 para realizar estructura de unión de canal, de decodificación de señal L1. Puesto que la cantidad de cambio de preámbulo esperada en dos regiones sombreadas verticalmente en la figura 47 se conoce, el módulo (r505) sincronizador tiempo/frecuencia en la figura 62 puede estimar el desplazamiento de frecuencia de portadora. Basándose en la estimación, la trayectoria (r308-1\simr301-1)) de señalización L1 en la figura 64 puede decodificar el bloque L1.
La figura 48 muestra una relación entre símbolo de datos y preámbulo cuando se usa la estructura de preámbulo como se muestra en la figura 55. El bloque L1 puede repetirse en períodos de 8 MHz. Para decodificación L1, hay que encontrar el desplazamiento de sólo frecuencia y puede no requerirse el conocimiento de unión de canal. El desplazamiento de frecuencia puede estimarse fácilmente usando la secuencia de secuencia binaria pseudoaleatoria (PRBS) conocida. Como se muestra la figura 48, los símbolos de preámbulo y datos están alineados, por tanto, buscar una sincronización adicional puede volverse innecesario. Por tanto, para un receptor, específicamente para el módulo (r401) eliminador de cabecera de trama mostrado en la figura 63, es posible que sólo el pico de correlación con secuencia de aleatorización piloto necesite obtenerse para realizar la decodificación de señal L1. El sincronizador (r505) de tiempo/frecuencia en la figura 29 puede estimar el desplazamiento de frecuencia de portadora desde la posición de pico.
La figura 49 muestra un ejemplo de perfil de retardo de canal de cable.
Desde el punto de vista de diseño piloto, el GI actual ya sobreprotege la dispersión de retardo de canal de cable. En el peor de los casos, rediseñar el modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia piloto debería ser un divisor de 3584 portadoras (z=32 o 56). Una densidad piloto de z=32 puede incrementar la sobrecarga piloto, por tanto, puede escogerse z=56. Una cobertura de retardo un poco menor puede no ser importante en el canal de cable. Por ejemplo, puede ser 8 \mus para PP5' y 4 \mus para PP7' en comparación con
9,3 \mus (PP5) y 4,7 \mus (PP7). Retardos significativos pueden cubrirse por ambos patrones piloto incluso en el peor de los casos. Para la posición piloto de preámbulo, no son necesarias más que todas las posiciones SP en símbolo de datos.
Si la trayectoria de retardo de -40 dB puede ignorarse, la dispersión de retardo real puede volverse 2,5 us, 1/64 GI = 7 \mus, o 1/128 GI = 3,5 \mus. Esto muestra que el parámetro de distancia piloto, z=56 puede ser un valor lo suficientemente bueno. Además, z=56 puede ser un valor conveniente para estructurar el patrón piloto que permite la estructura de preámbulo mostrada en la figura 48.
La figura 50 muestra la estructura de piloto dispersa que usa z=56 y z=112 que se construye en el módulo 404 de inserción de pilotos en la figura 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Podrían insertarse portadoras de borde para cerrar el borde.
Tal como se muestra en la figura 50, los pilotos están alineados a 8 MHz con respecto a cada borde de la banda, cada posición piloto y estructura piloto puede repetirse cada 8 MHz. Por tanto, esta estructura puede soportar la estructura de preámbulo mostrada en la figura 48. Además, puede usarse una estructura piloto común entre símbolos de preámbulo y datos. Por tanto, el módulo r501 de estimación de canal en la figura 62 puede realizar estimación de canal usando interpolación en los símbolos de preámbulo y datos porque no puede producirse ningún patrón piloto irregular, independientemente de la posición de ventana que se decide por ubicaciones de segmento de datos. En este momento, el uso de interpolación de sólo frecuencia puede ser suficiente para compensar la distorsión de canal por dispersión de retardo. Si adicionalmente se realiza interpolación temporal, puede realizarse una estimación de canal más precisa.
\newpage
Consecuentemente, en el nuevo patrón piloto propuesto, la posición piloto y el patrón pueden repetirse basándose en un período de 8 MHz. Puede usarse un único patrón piloto para símbolos de preámbulo y datos. La decodificación L1 puede ser siempre posible sin conocimiento de la unión de canal. Además, el patrón piloto propuesto puede no afectar a la comunidad con T2 porque puede usarse la misma estrategia piloto de patrón piloto disperso; T2 ya usa 8 patrones piloto diferentes; y puede no aumentarse una complejidad de receptor significativa por patrones piloto modificados. Para una secuencia de aleatorización piloto, el período de PRBS puede ser 2047 (secuencia m); la generación PRBS puede reiniciarse cada 8 MHz, de los que el período es 3584; la tasa de repetición piloto de 56 también puede ser coprima con 2047; y puede no esperarse un problema de PAPR.
La figura 51 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolo de entrada pueden transformarse en dominio de tiempo por el módulo (501) IFFT. En caso necesario, puede reducirse la relación entre potencia pico y promedio (PAPR) en el módulo (502) de reducción PAPR. Para métodos PAPR, puede usarse reserva de tono o extensión de constelación activa (ACE). El módulo (503) de inserción de GI puede copiar al menos parte de un símbolo OFDM eficaz para rellenar el intervalo de seguridad en forma de prefijo cíclico.
El módulo (504) de inserción de preámbulo puede insertar un preámbulo en el frente de cada trama transmitida de modo que un receptor pueda detectar una señal digital, trama y adquirir adquisición de desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar señalización de capa física tal como tamaño FFT (3 bits) y tamaño de intervalo de seguridad (3 bits). El módulo (504) de inserción de preámbulo puede omitirse si el modulador es específicamente para DVB-C2.
La figura 52 muestra un ejemplo de una estructura de preámbulo para unión de canal, generada en el módulo (504) de inserción de preámbulo en la figura 51. Un bloque L1 completo debería "poder decodificarse siempre" en cualquier posición de ventana de sintonización de 7,61 MHz arbitraria y no debería producirse pérdida de señalización L1 independientemente de la posición de ventana de sintonizador. Tal como se muestra, los bloques L1 pueden repetirse en dominio de frecuencia en períodos de 6 MHz. El símbolo de datos puede unirse por canal para cada 8 MHz. Si, para decodificación L1, un receptor usa un sintonizador tal como el sintonizador (r603) representado en la figura 61 que usa un ancho de banda de 7,61 MHz, el eliminador (r401) de cabecera de trama en la figura 63 necesita redisponer el bloque L1 con cambio cíclico recibido (figura 53) a su forma original. Esta redisposición es posible porque el bloque L1 se repite para cada bloque de 6 MHz. La figura 53a puede reordenarse en la figura 53b.
La figura 54 muestra un proceso para diseñar un preámbulo más optimizado. La estructura de preámbulo de la figura 52 usa sólo 6 MHz del ancho de banda de sintonizador total de 7,61 MHz para la decodificación L1. En términos de eficacia espectral, el ancho de banda de sintonizador de 7,61 MHz no se utiliza completamente. Por tanto, puede haber una optimización adicional en la eficacia espectral.
La figura 55 muestra otro ejemplo de estructura de preámbulo o estructura de símbolos de preámbulo para la eficacia espectral total, que se genera en el módulo (401) de inserción de cabecera de trama en la figura 42. Justo como el símbolo de datos, los bloques L1 pueden repetirse en dominio de frecuencia en períodos de 8 MHz. Un bloque L1 completo sigue siendo todavía "siempre decodificable" en cualquier posición de ventana de sintonizador de 7,61 MHz arbitraria. Tras la sintonización, los datos de 7,61 MHz pueden considerarse como un código perforado de manera virtual. Teniendo exactamente el mismo ancho de banda para los símbolos de preámbulo y datos y exactamente la misma estructura piloto para los símbolos de preámbulo y datos se puede maximizar la eficacia espectral. Otras características tales como propiedad de cambio cíclico y no enviar el bloque L1 en caso de que no haya segmento de datos pueden mantenerse igual. Dicho de otro modo, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de símbolos de datos o, tal como se muestra en la figura 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (en este caso, es 7,61 MHz). El ancho de banda de sintonizador puede definirse como un ancho de banda que corresponde a un número de portadoras activas totales cuando se usa un único canal. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder al número de portadoras activas totales (en este caso, es 7,61 MHz).
La figura 56 muestra un código perforado de manera virtual. Los datos de 7,61 MHz de entre el bloque L1 de 8 MHz pueden considerarse como de código perforado. Cuando un sintonizador (r603) mostrado en la figura 61 usa un ancho de banda de 7,61 MHz para decodificación L1, el eliminador (r401) de cabecera de trama en la figura 63 necesita redisponer el bloque L1 con cambio cíclico, recibido en su forma original tal como se muestra en la figura 56. En este momento, se realiza decodificación L1 usando todo el ancho de banda del sintonizador. Una vez que se redispone el bloque L1, un espectro del bloque L1 redispuesto puede tener una región en blanco dentro del espectro tal como se muestra en el lado derecho superior de la figura 56 porque un tamaño original del bloque L1 es un ancho de banda de 8 MHz.
Una vez que la región en blanco se ha rellenado con ceros, o bien después de desentrelazado en dominio de símbolo por el desentrelazador (r403) de frecuencia en la figura 63 o por el desentrelazador (r308-1) de símbolo en la figura 64 o después de desentrelazado en dominio de bits por el demapeador (r306-1) de símbolo, el multiplexador (r305-1) de bit y el desentrelazador (r304-1) interno en la figura 64, el bloque puede tener una forma que aparece como perforada tal como se muestra en el lado derecho inferior de la figura 56.
Este bloque L1 puede decodificarse en el módulo (r303-1) de decodificación perforada/acortada en la figura 64. Mediante el uso de esta estructura de preámbulo, puede utilizarse todo el ancho de banda de sintonizador, así puede aumentarse la eficacia espectral y la ganancia de codificación. Además, puede usarse una estructura piloto y ancho de banda idéntico para los símbolos de preámbulo y datos.
Además, si el ancho de banda de preámbulo o si el ancho de banda de símbolos de preámbulo se fija como un ancho de banda de sintonizador tal como se muestra en la figura 58, (es de 7,61 MHz en el ejemplo), puede obtenerse un bloque L1 completo tras la redisposición incluso sin perforación. Dicho de otro modo, para una trama con símbolos de preámbulo, en la que los símbolos de preámbulo tienen al menos un bloque de capa 1 (L1), puede decirse, que el bloque L1 tiene 3408 subportadoras activas y las 3408 subportadoras activas corresponden a 7,61 MHz de una banda de radiofrecuencia (RF) de 8 MHz.
Por tanto, puede maximizarse la eficacia espectral y el rendimiento de decodificación L1. Dicho de otro modo, en un receptor, la decodificación puede realizarse en el módulo (r303-1) de decodificación perforada/acortada en la figura 31, después de realizar sólo desentrelazado en el dominio de símbolo.
Consecuentemente, la nueva estructura de preámbulo propuesta puede ser ventajosa porque es completamente compatible con el preámbulo usado previamente excepto en que el ancho de banda es diferente; los bloques L1 se repiten en períodos de 8 MHz; el bloque L1 siempre descodificarse independientemente de la posición de ventana de sintonizador; puede usarse un ancho de banda de sintonizador total para decodificación L1; una eficacia espectral máxima puede garantizar más ganancia de codificación; el bloque L1 incompleto puede considerarse como con codificación perforada; puede usarse una estructura piloto simple e igual tanto para el preámbulo como los datos; y puede usarse un ancho de banda idéntico tanto para el preámbulo como los datos.
La figura 59 muestra un ejemplo de un procesador analógico. Un módulo (601) DAC puede convertir una entrada de señal digital en una señal analógica. Después de la transmisión, el ancho de banda de frecuencia se convierte de manera ascendente (602) y puede transmitirse la señal (603) filtrada analógica.
La figura 60 muestra un ejemplo de un sistema de receptor digital. La señal recibida se convierte en una señal digital en un módulo (r105) de proceso analógico. Un demodulador (r104) puede convertir la señal en datos en dominio de frecuencia. Un analizador (r103) sintáctico de trama puede eliminar pilotos y cabeceras y permitir la selección de información de servicio que necesita decodificarse. Un demodulador (r102) BICM puede corregir errores en el canal de transmisión. Un procesador (r101) de salida puede restablecer la información de sincronización y el flujo de servicio transmitido originalmente.
La figura 61 muestra un ejemplo de procesador analógico usado en el receptor. Un módulo (r603) de sintonizador/AGC puede seleccionar un ancho de banda de frecuencia deseado a partir de la señal recibida. Un convertidor (r602) descendente puede restablecer la banda base. Un módulo (r601) ADC puede convertir la señal analógica en señal digital.
La figura 62 muestra un ejemplo de demodulador. Un módulo (r506) detector de trama puede detectar el preámbulo, comprobar si existe una señal digital correspondiente y detectar un inicio de una trama. Un módulo (r505) sincronizador de tiempo/frecuencia puede realizar sincronización en los dominios de tiempo y frecuencia. En este momento, para la sincronización de dominio de tiempo, puede usarse una correlación de intervalo de seguridad. Para la sincronización de dominio de frecuencia, puede usarse una correlación o el desplazamiento puede estimarse a partir de información de fase de una subportadora que se transmite en el dominio de frecuencia. Un módulo (r504) eliminador de preámbulo puede eliminar el preámbulo del frente de la trama detectada. Un módulo (r503) eliminador de GI puede eliminar el intervalo de seguridad. Un módulo (r501) FFT puede transformar la señal en el dominio de tiempo en una señal en el dominio de frecuencia. Un módulo (r501) de estimación/ecualización de canal puede compensar errores estimando la distorsión en el canal de transmisión usando un símbolo piloto. El módulo (r504) eliminador de preámbulo puede omitirse si el demodulador es específicamente para DVB-C2.
La figura 63 muestra un ejemplo de analizador sintáctico de trama. Un módulo (r404) eliminador de piloto puede eliminar símbolos piloto. Un módulo (r403) desentrelazador de frecuencia puede realizar desentrelazado en el dominio de frecuencia. Un fusionador (r402) de símbolo OFDM puede restablecer la trama de datos a partir de flujos de símbolo transmitidos en símbolos OFDM. Un módulo (r401) eliminador de cabecera de trama puede extraer señalización de capa física de la cabecera de cada trama y eliminar la cabecera. La información extraída puede usarse como parámetros para los siguientes procesos en el receptor.
La figura 64 muestra un ejemplo de un demodulador BICM. La figura 64a muestra una trayectoria de datos y la figura 64b muestra una trayectoria de señalización L1. Un desentrelazador (r308) de símbolo puede realizar desentrelazado en el dominio de símbolo. Un extractor (r307) ModCod puede extraer parámetros ModCod del frente de cada trama BB y hacer que los parámetros estén disponibles para los siguientes procesos de decodificación y demodulación variable/adaptativa. Un demapeador (r306) de símbolo puede demapear flujos de símbolo de entrada en flujos de razón de verosimilitud logarítmica (LLR) de bits. Los flujos de LLR de bits de salida pueden calcularse usando una constelación usada en un mapeador (306) de símbolo del transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MQAM mencionada anteriormente, calculando tanto el eje I como el eje Q cuando se calcula el bit más próximo a MSB y calculando o bien el eje I o el eje Q cuando se calcula el resto de bits, puede implementarse un demapeador de símbolo eficaz. Este método puede aplicarse a, por ejemplo, LLR aproximada, LLR exacta y decisión firme.
Cuando se usa una constelación optimizada según la capacidad de constelación y la tasa de código de código de corrección de error en el mapeador (306) de símbolo del transmisor, el demapeador (r306) de símbolo del receptor puede obtener una constelación usando la información de capacidad de constelación y tasa de código transmitida desde el transmisor. El multiplexador (r305) de bit del receptor puede realizar una función inversa del demultiplexador (305) de bit del transmisor. El desentrelazador (r304) interno y el desentrelazado (r302) externo del receptor pueden realizar funciones inversas del entrelazador (304) interno y el entrelazador (302) externo del transmisor, respectivamente para obtener el flujo de datos en su secuencia original. El desentrelazador (r302) externo puede omitirse si el demodulador BICM es específicamente para DVB-C2.
El decodificador (r303) interno y el decodificador (r301) externo del receptor pueden realizar procesos de decodificación correspondientes para el codificador (303) interno y el codificador (301) externo del transmisor, respectivamente, para corregir errores en el canal de transmisión. Pueden realizarse procesos similares realizados en la trayectoria de datos, en la trayectoria de señalización L1, pero con diferentes parámetros (r308-1\simr301-1)). En este punto, tal como se explica en la parte del preámbulo, puede usarse un módulo (r303-1) de codificación acortada/perforada para la decodificación de señal L1.
La figura 65 muestra un ejemplo de decodificación LDPC usando acortamiento/perforación. Un demultiplexador (r301a) puede emitir por separado parte de paridad y parte de información de código sistemático de flujos de bits de entrada. Para la parte de información, un rellenado (r302a) con ceros puede realizarse según un número de flujos de bits de entrada de decodificador LDPC, para la parte de paridad, pueden generarse flujos de bits de entrada para (r303a) el decodificador LDPC mediante desperforación de la parte perforada. La decodificación (r304a) LDPC puede realizarse en flujos de bits generados, y los ceros en la parte de información pueden eliminarse y emitirse
(r305a).
La figura 66 muestra un ejemplo de procesador de salida. Un desaleatorizador (r209) BB puede restablecer flujos de bits aleatorizados (209) en el transmisor. Un divisor (r208) puede restablecer tramas BB que corresponden a múltiples PLP que se multiplexan y transmiten desde el transmisor según la trayectoria PLP. Para cada trayectoria PLP, los eliminadores (r207-1)\simn de cabecera BB pueden eliminar la cabecera que se transmite en el frente de la trama BB. Un decodificador (r206-1\simn) CRC puede realizar decodificación CRC y hacer que las tramas BB fiables estén disponibles para la selección. Un módulo (r205-1\simn) de inserción de paquetes nulos puede restablecer los paquetes nulos que se eliminaron para una mayor eficacia de transmisión en su ubicación original. Un módulo (r204-1\simn) de recuperación de retardo puede restablecer un retardo que existe entre cada trayectoria PLP.
Un módulo (r203-1\simn) de recuperación de reloj de salida puede restablecer la sincronización original del flujo de servicio a partir de la información de sincronización transmitida desde el módulo (203-1\simn) de sincronización de flujo de entrada. Un módulo (r202-1\simn) de interfaz de salida puede restablecer los datos en el paquete TS/GS de los flujos de bits de entrada que se segmentan en la trama BB. Un módulo (r201-1\simn) de procesado posterior de salida puede restablecer múltiples flujos TS/GS en un flujo TS/GS completo, en caso necesario. Los bloques sombreados mostrados en la figura 66 representan módulos que pueden usarse cuando se procesa una única PLP de una vez y el resto de bloques representan módulos que pueden usarse cuando se procesan múltiples PLP al mismo
tiempo.
Los patrones piloto de preámbulo se diseñaron con cuidado para evitar un aumento de PAPR, por tanto, es necesario considerar si la tasa de repetición L1 puede aumentar PAPR. El número de bits de información L1 varía dinámicamente según la unión de canal, el número de PLP, etc. En detalle, es necesario considerar cosas tales como que el tamaño de bloque L1 fijo puede introducir una sobrecarga innecesaria; la señalización L1 debería protegerse más que los símbolos de datos; y el entrelazado de tiempo de bloque L1 puede mejorar la robustez sobre el deterioro de canal tal como la necesidad de ruido impulsivo.
Para una tasa de repetición de bloque L1 de 8 MHz, tal como se muestra en la figura 67, la eficacia espectral total (aumento de un 26,8% de BW) se muestra con perforación virtual, pero PAPR puede aumentarse porque el ancho de banda L1 es el mismo que el de los símbolos de datos. Para la tasa de repetición de 8 MHz, puede usarse entrelazado de frecuencia 4K-FFT DVB-T2 para la comunidad y el mismo patrón puede repetirse en sí mismo en un período de 8 MHz tras el entrelazado.
Para una tasa de repetición de bloque L1 de 6 MHz, tal como se muestra en la figura 68, puede mostrarse una eficacia espectral reducida sin perforación virtual. Puede producirse un problema similar de PAPR como para el caso de 8 MHz puesto que los anchos de banda de símbolo de datos y L1 comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, puede usarse entrelazado de frecuencia 4K-FFT DVB-T2 para la comunidad y el mismo patrón puede repetirse en sí mismo en un período de 24 MHz tras el entrelazado.
La figura 69 muestra una nueva tasa de repetición de bloque L1 de 7,61 MHz o ancho de banda de sintonizador total. Puede obtenerse una eficacia espectral total (aumento de un 26,8% de BW) sin perforación virtual. Puede no haber un problema de PAPR puesto que los anchos de banda de símbolo de datos y L1 comparten LCM=1704 MHz. Para la tasa de repetición de 7,61 MHz, puede usarse entrelazado de frecuencia 4K-FFT DVB-T2 para la comunidad y el mismo patrón puede repetirse en sí mismo en períodos de aproximadamente 1704 MHz tras el entrelazado.
\newpage
La figura 70 es un ejemplo de señalización L1 que se transmite en la cabecera de trama. Cada información en señalización L1 puede transmitirse al receptor y puede usarse como un parámetro de decodificación. Especialmente, la información puede usarse en la trayectoria de señal L1 mostrada en la figura 64 y las PLP pueden transmitirse en cada segmento de datos. Puede obtenerse una robustez aumentada para cada PLP.
La figura 72 es un ejemplo de un entrelazador (308-1) de símbolo tal como se muestra en la trayectoria de señalización L1 en la figura 37 y también puede ser un ejemplo de su desentrelazador (r308-1) de símbolo correspondiente tal como se muestra en la trayectoria de señalización L1 en la figura 64. Los bloques con líneas oblicuas representan los bloques L1 y los bloques lisos representan portadoras de datos. Los bloques L1 pueden transmitirse no sólo dentro de un único preámbulo, sino que también pueden transmitirse dentro de múltiples bloques OFDM. Dependiendo de un tamaño de bloque L1, el tamaño del bloque de entrelazado puede variar. Dicho de otro modo, num_L1_sym y L1_span pueden ser diferentes entre sí. Para minimizar una sobrecarga innecesaria, los datos pueden transmitirse dentro del resto de portadoras de los símbolos OFDM en los que se transmite el bloque L1. En este punto, puede garantizarse una eficacia espectral total porque el ciclo de repetición del bloque L1 sigue siendo un ancho de banda de sintonizador total. En la figura 72, los números en bloques con líneas oblicuas representan el orden de bit dentro de un único bloque LDPC.
Consecuentemente, cuando los bits se escriben en una memoria de entrelazado en la dirección de fila según un índice de símbolo tal como se muestra en la figura 72 y se leen en la dirección de columna según un índice de portadora, puede obtenerse un efecto de entrelazado de bloque. Dicho de otro modo, puede entrelazarse un bloque LDPC en el dominio de tiempo y el dominio de frecuencia y entonces puede transmitirse. Num_L1_sym puede ser un valor predeterminado, por ejemplo, un número entre 2-4 puede fijarse como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque L1, puede usarse un código LDPC perforado/acortado que tenga una longitud mínima de la palabra de código para protección L1.
La figura 73 es un ejemplo de una transmisión de bloque L1. La figura 73 ilustra la figura 72 en dominio de trama. Tal como se muestra en el lado izquierdo de la figura 73, los bloques L1 pueden abarcar el ancho de banda de sintonizador total o tal como se muestra en el lado derecho de la figura 73, los bloques L1 pueden abarcarse de manera parcial y el resto de las portadoras pueden usarse para portadora de datos. En cualquier caso, puede observarse que la tasa de repetición del bloque L1 puede ser idéntica a un ancho de banda de sintonizador total. Además, para los símbolos OFDM que usan señalización L1 incluyendo el preámbulo, puede realizarse entrelazado de sólo símbolo mientras que no se permite una transmisión de datos en esos símbolos OFDM. Consecuentemente, para el símbolo OFDM usado para señalización L1, un receptor puede realizar decodificación L1 realizando desentrelazado sin decodificación de datos. En este punto, el bloque L1 puede transmitir señalización L1 de trama actual o señalización L1 de una trama posterior. En el lado de receptor, los parámetros L1 decodificados de la trayectoria de decodificación de señalización L1 mostrada en la figura 641 pueden utilizarse para el proceso de decodificación para la trayectoria de datos del analizador sintáctico de trama de la trama posterior.
Resumiendo, en un transmisor, puede realizarse un entrelazado de bloques de la región L1 escribiendo bloques en una memoria en una dirección de fila y leyendo los bloques escritos de la memoria en una dirección de columna. En un receptor, puede realizarse desentrelazado de bloques de la región L1 escribiendo bloques en una memoria en una dirección de columna y leyendo los bloques escritos de la memoria en una dirección de fila. Las direcciones de lectura y escritura del transmisor y receptor pueden intercambiarse.
Cuando se realiza simulación con suposiciones tales como CR=1/2 para protección L1 y para comunidad de T2; puede obtenerse mapeo de símbolo 16-QAM; densidad piloto de 6 en el preámbulo; número de LDPC corta implica que se realiza una cantidad requerida de perforación/acortamiento, los resultados o conclusiones tales como sólo preámbulo para transmisión L1 pueden no ser suficientes; el número de símbolos OFDM depende de la cantidad del tamaño de bloque L1; puede usarse la palabra de código LDPC más corta (por ejemplo información de 192 bits) entre el código acortado/perforado para flexibilidad y granularidad fina; y el rellenado puede añadirse si se requiere con una sobrecarga despreciable. El resultado se resume en la figura 71.
Consecuentemente, para una tasa de repetición de bloque L1, el ancho de banda de sintonizador total sin perforación virtual puede ser una buena solución y aún puede no surgir un problema de PAPR con eficacia espectral total. Para señalización L1, una estructura de señalización eficaz puede permitir una configuración máxima en un entorno de unión de 8 canales, 32 ranuras, 256 segmentos de datos y 256 PLP. Para la estructura de bloque L1, puede implementarse una señalización L1 flexible según el tamaño de bloque L1. El entrelazado de tiempo puede realizarse para una mejor robustez para comunidad de T2. Menos sobrecarga puede permitir transmisión de datos en el preámbulo.
El entrelazado de bloque del bloque L1 puede realizarse para mejor robustez. El entrelazado puede realizarse con un número predefinido fijo de símbolos L1 (num_L1_sym) y un número de portadoras abarcadas por L1 como parámetro (L1_span). La misma técnica se usa para entrelazado de preámbulo P2 en DVB-T2.
Puede usarse un bloque L1 de tamaño variable. El tamaño es adaptable a la cantidad de bits de señalización L1, dando como resultado una sobrecarga reducida. Puede obtenerse eficacia espectral total sin problema de PAPR. Repetición de menos de 7,61 MHz puede significar que puede enviarse más redundancia pero sin usar. No puede surgir un problema de PAPR por la tasa de repetición de 7,61 MHz para el bloque L1.
La figura 74 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama. Esta figura 74 es diferente de la figura 70 porque el campo L1_span que tiene 12 bits se divide en dos campos. Dicho de otro modo, el campo L1_span se divide en L1_column que tiene 9 bits y L1_row que tiene 3 bits. L1_column representa el índice de portadora que abarca L1. Como el segmento de datos comienza y finaliza cada 12 portadoras, que es la densidad piloto, los 12 bits de sobrecarga pueden reducirse 3 bits hasta alcanzar 9 bits.
L1_row representa el número de símbolos OFDM que abarca L1 cuando se aplica entrelazado de tiempo. Consecuentemente, puede realizarse entrelazado de tiempo dentro de un área de L1_columns multiplicada por L1_rows. Alternativamente, puede transmitirse un tamaño total de bloques L1 de manera que puede usarse L1_span mostrado en la figura 70 cuando no se realiza entrelazado de tiempo. Para un caso tal, el tamaño de bloque L1 es de 11.776 x 2 bits en el ejemplo, por tanto 15 bits es suficiente. Consecuentemente, el campo L1_span puede estar compuesto por 15 bits.
La figura 75 es un ejemplo de entrelazado/desentrelazado de frecuencia o tiempo. La figura 75 muestra una parte de una trama de transmisión completa. La figura 75 también muestra la unión de múltiples anchos de banda de 8 MHz. Una trama puede consistir en un preámbulo que transmite bloques L1 y un símbolo de datos que transmite datos. Las diferentes clases de símbolos de datos representan segmentos de datos para diferentes servicios. Tal como se muestra en la figura 75, el preámbulo transmite bloques L1 para cada 7,61 MHz.
Para el preámbulo, se realiza entrelazado de frecuencia o tiempo dentro de bloques L1 y no se realiza entre bloques L1. Es decir, para el preámbulo, puede decirse que el entrelazado se realiza a nivel del bloque L1. Esto permite decodificar los bloques L1 transmitiendo los bloques L1 dentro de un ancho de banda de ventana de sintonizador aunque se haya movido la ventana de sintonizador a una ubicación aleatoria dentro de un sistema de unión de
canal.
Para la decodificación de símbolo de datos a un ancho de banda de ventana de sintonizador aleatorio, no debe producirse entrelazado entre segmentos de datos. Es decir, para segmentos de datos, puede decirse que el entrelazado se realiza a nivel de segmento de datos. Consecuentemente, deben realizarse entrelazado de frecuencia y entrelazado de tiempo dentro de un segmento de datos. Por tanto, un entrelazador (308) de símbolo en una trayectoria de datos de un módulo BICM de transmisor tal como se muestra en la figura 37 puede realizar entrelazado de símbolo para cada segmento de datos. Un entrelazador (308-1) de símbolo en una trayectoria de señal L1 puede realizar entrelazado de símbolo para cada bloque L1.
Es necesario que un entrelazador (403) de frecuencia mostrado en la figura 42 realice el entrelazado en los símbolos de preámbulo y datos por separado. Específicamente, para el preámbulo, puede realizarse entrelazado de frecuencia para cada bloque L1 y para símbolo de datos, puede realizarse entrelazado de frecuencia para cada segmento de datos. En este punto, puede no realizarse entrelazado de tiempo en la trayectoria de datos o trayectoria de señal L1 considerando un modo de baja latencia.
La figura 76 es una tabla que analiza la sobrecarga de la señalización L1 que se transmite en una cabecera FECFRAME en el módulo (307) de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM tal como se muestra en la figura 76. Tal como se observa en la figura 76, para bloque LDPC corto (tamaño=16200), puede producirse una sobrecarga máxima del 3,3% que puede no ser despreciable. En el análisis, se suponen 45 símbolos para la protección FECFRAME y el preámbulo es una señalización L1 específica de trama C2 y la cabecera FECFRAME es señalización L1 específica de FECFRAME, es decir, identificador PLP, Mod y Cod.
Para reducir la sobrecarga de L1, pueden considerarse planteamientos según dos tipos de segmentos de datos. Para los casos de tipo ACMNCM y múltiples PLP, puede mantenerse igual la trama que para la cabecera FECFRAME. Para los casos de tipo ACM/VCM y único PLP, el identificador PLP puede eliminarse de la cabecera FECFRAME, dando como resultado hasta el 1,8% de reducción de sobrecarga. Para los casos de tipo CCM y múltiples PLP, el campo Mod/Cod puede eliminarse de la cabecera FECFRAME, dando como resultado hasta el 1,5% de reducción de sobrecarga. Para los casos de tipo CCM y única PLP, no se requiere cabecera FECFRAME, por tanto, puede obtenerse hasta el 3,3% de reducción de sobrecarga.
En una señalización L1 acortada, puede transmitirse o bien el identificador Mod/Cod (7 bits) o bien PLP (8 bits), pero puede ser demasiado corto para obtener alguna ganancia de codificación. Sin embargo, es posible que no se requiera sincronización porque las PLP pueden alinearse con la trama de transmisión C2; puede conocerse cada ModCod de cada PLP a partir del preámbulo; y un sencillo cálculo puede permitir la sincronización con la FECFRAME específica.
La figura 77 muestra una estructura para una cabecera FECFRAME para minimizar la sobrecarga. En la figura 77, los bloques con líneas oblicuas y el formador FECFRAME representan un diagrama de bloques detallado del módulo (307) de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM tal como se muestra en la figura 37. Los bloques lisos representan un ejemplo de módulo (303) de codificación interno, entrelazador (304) interno, demultiplexador (305) de bit, y mapeador (306) de símbolo en la trayectoria de datos del módulo BICM tal como se muestra en la figura 37. En este punto, puede realizarse señalización L1 acortada porque CCM no requiere un campo Mod/Cod y una única PLP no requiere un identificador PLP. En esta señal L1 con un número reducido de bits, la señal L1 puede repetirse tres veces en el preámbulo y puede realizarse modulación BPSK, por tanto, es posible una señalización muy robusta. Finalmente, el módulo (307) de inserción de cabecera ModCod puede insertar la cabecera generada en cada trama FEC. La figura 84 muestra un ejemplo del módulo (r307) de extracción ModCod en la trayectoria de datos del módulo de demodulación BICM mostrado en la figura 64.
Tal como se muestra en la figura 84, la cabecera FECFRAME puede analizarse sintácticamente (r301b), luego los símbolos que transmiten información idéntica en símbolos repetidos pueden retardarse, alinearse, y luego combinarse (r302b combinación de rake). Finalmente, cuando se realiza demodulación (r303b) BPSK, puede restablecerse el campo de señal L1 recibido y este campo de señal L1 restablecido puede enviarse al controlador de sistema para usarse como parámetros para decodificación. FECFRAME analizada sintácticamente puede enviarse al demapeador de símbolo.
La figura 78 muestra un rendimiento de tasa de error de bit (BER) de la protección L1 mencionada anteriormente. Puede observarse que se obtiene aproximadamente 4,8 dB de ganancia SNR a través de una repetición de tres veces. La SNR requerida es de 8,7 dB a BER = 1E-11.
La figura 79 muestra ejemplos de estructuras de trama FEC y de trama de transmisión. Las estructuras de trama FEC mostradas en el lado derecho superior de la figura 79 representan la cabecera FECFRAME insertada por el módulo (307) de inserción de cabecera ModCod en la figura 37. Puede observarse que dependiendo de diversas combinaciones de condiciones es decir, tipo CCM o ACM/VCM y única o múltiples PLP, puede insertarse un tamaño diferente de cabeceras. Ahora bien, puede no insertarse ninguna cabecera. Pueden formarse tramas de transmisión formadas según los tipos de segmento de datos y mostradas en el lado izquierdo inferior de la figura 79 mediante el módulo (401) de inserción de cabecera de trama del formador de trama tal como se muestra en la figura 42 y el módulo (208) fusionador/segmentador del procesador de entrada mostrado en la figura 35. En este punto, FECFRAME puede transmitirse según diferentes tipos de segmento de datos. Usando este método, puede reducirse un máximo del 3,3% de sobrecarga. En el lado derecho superior de la figura 79, se muestran cuatro tipos diferentes de estructuras, pero un experto en la técnica entendería que éstos son sólo ejemplos, y puede usarse cualquiera de estos tipos o sus combinaciones para el segmento de datos.
En el lado de receptor, el módulo (r401) de eliminación de cabecera de trama del módulo de analizador sintáctico de trama tal como se muestra en la figura 63 y el módulo (r307) de extracción ModCod del módulo de demodulación BICM mostrado en la figura 64 puede extraer un parámetro de campo ModCod que se requiere para la decodificación. En este punto, según los tipos de transmisión de segmento de datos, pueden extraerse parámetros de trama. Por ejemplo, para el tipo CCM, pueden extraerse parámetros a partir de la señalización L1 que se transmite en el preámbulo y para el tipo ACM/VCM, pueden extraerse parámetros de la cabecera FECFRAME.
Tal como se muestra en el lado derecho superior de la figura 79, la estructura FECFRAME puede dividirse en dos grupos, siendo el primer grupo las tres estructuras de trama superiores con cabecera y siendo el segundo grupo la última estructura de trama sin cabecera.
La figura 80 muestra un ejemplo de señalización L1 que puede transmitirse dentro del preámbulo por el módulo (401) de inserción de cabecera de trama del módulo de formador de trama mostrado en la figura 42. Este señalización L1 es diferente de la señalización L1 anterior porque el tamaño del bloque L1 puede transmitirse en bits (L1_size, 14 bits); es posible activar/desactivar el entrelazado de tiempo en el segmento de datos (dslice_time_intrlv, 1 bit); y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de la señalización L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo Mod/Cod puede transmitirse dentro del preámbulo en vez de dentro de la cabecera FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).
En el lado de receptor, el decodificador (r303-1) interno acortado/perforado del demodulador BICM tal como se muestra en la figura 64 puede obtener el primer bloque LDPC, que tiene un tamaño de bloque L1 fijo, transmitirse dentro del preámbulo, a través de decodificación. Los números y el tamaño del resto de los bloques LDPC también pueden obtenerse.
Puede usarse entrelazado de tiempo cuando múltiples símbolos OFDM son necesarios para la transmisión L1 o cuando existe un segmento de datos con entrelazado de tiempo. Es posible una activación/desactivación flexible del entrelazado de tiempo con una etiqueta de entrelazado. Para entrelazado de tiempo del preámbulo, puede requerirse una etiqueta de entrelazado de tiempo (1 bit) y un número de símbolos OFDM entrelazados (3 bits), por tanto, puede protegerse un total de 4 bits de manera similar a una cabecera FECFRAME acortada.
La figura 81 muestra un ejemplo de preseñalización L1 que puede realizarse en el módulo (307-1) de inserción de cabecera ModCod en la trayectoria de datos de módulo BICM mostrado en la figura 37. Los bloques con líneas oblicuas y el formador de preámbulo son ejemplos del módulo (307-1) de inserción de cabecera ModCod en la trayectoria de señalización L1 del módulo BICM mostrado en la figura 34. Los bloques lisos son ejemplos del módulo 401 de inserción de cabecera de trama del formador de trama tal como se muestra en la figura 42.
Además, los bloques lisos pueden ser ejemplos de módulo (303-1) de codificación acortada/perforada interno, entrelazador (304-1) interno, demultiplexador (305-1) de bit, y mapeador (306-1) de símbolo en la trayectoria de señalización L1 del módulo de BICM mostrado en la figura 37.
Tal como se observa en la figura 81, la señal L1 que se transmite en el preámbulo puede protegerse usando codificación LDPC acortada/perforada. Pueden insertarse parámetros relacionados en la cabecera en forma de pre-L1. En este punto, sólo pueden transmitirse parámetros de entrelazado de tiempo en la cabecera del preámbulo. Para garantizar más robustez, puede realizarse una repetición de cuatro veces. En el lado de receptor, para poder decodificar la señal L1 que se transmite en el preámbulo, el módulo (r307-1) de extracción ModCod en la trayectoria de señalización L1 del demodulador BICM tal como se muestra en la figura 64 es necesario usar el módulo de decodificación mostrado en la figura 84. En este punto, debido a que hay una repetición de cuatro veces a diferencia de la cabecera FECFRAME de decodificación anterior, se requiere un proceso de recepción de rastrillo que sincronice los símbolos repetidos cuatro veces y añada los símbolos.
La figura 82 muestra una estructura de L1 el bloque de señalización que se transmite desde el módulo (401) de inserción de cabecera de trama del módulo de formador de trama tal como se muestra en la figura 42. Muestra un caso en el que no se usa entrelazado de tiempo en un preámbulo. Tal como se muestra en la figura 82, puede transmitirse una clase diferente de bloques LDPC en el orden de las portadoras. Una vez que se forma y se transmite un símbolo OFDM entonces se forma y se transmite un símbolo OFDM siguiente. Para el último símbolo OFDM que ha de transmitirse, si queda alguna portadora, esas portadoras pueden usarse para la transmisión de datos o pueden rellenarse de manera simulada. El ejemplo en la figura 82 muestra un preámbulo que comprende tres símbolos OFDM. En un lado de receptor, para este caso de no entrelazado, puede saltarse el desentrelazador (r308-1) de símbolo en la trayectoria de señalización L1 del demodulador BICM tal como se muestra en la figura 64.
La figura 83 muestra un caso en el que se realiza entrelazado de tiempo L1. Tal como se muestra en la figura 83, puede realizarse entrelazado de bloque de modo que se forme un símbolo OFDM para índices de portadora idénticos, formando entonces un símbolo OFDM para los siguientes índices de portadora. Como en el caso en el que no se realiza entrelazado, si queda alguna portadora, esas portadoras pueden usarse para la transmisión de datos o pueden rellenarse de manera simulada. En un lado de receptor, para este caso de no entrelazado, el desentrelazador (r308-1) de símbolo en la trayectoria de señalización L1 del demodulador BICM mostrado en la figura 64 puede realizar desentrelazado de bloque leyendo bloques LDPC en orden creciente de números de los bloques LDPC.
Además, puede haber al menos dos tipos de segmentos de datos. El tipo 1 de segmento de datos tiene d_slice_type = 0 en los campos de señalización L1. Este tipo de segmento de datos no tiene cabecera XFECFrame y tiene sus valores de mod/cod en campos de señalización L1. El tipo 2 de segmento de datos tiene d_slice_type = 1 en campos de señalización L1. Este tipo de segmento de datos tiene cabecera XFECFrame y tiene sus valores de mod/cod en la cabecera XFECFrame.
XFECFrame significa trama XFEC (compleX Forward Error Correction, corrección de errores hacia delante compleja) y mod/cod significa tipo de modulación/tasa de código.
En un receptor, un analizador sintáctico de trama puede formar una trama a partir de señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera XFECFrame y un segundo tipo de segmento de datos que tiene XFECFrame sin cabecera XFECFrame. Además, un receptor puede extraer un campo para indicar si realizar desentrelazado de tiempo en los símbolos de preámbulo o no realizar desentrelazado de tiempo en los símbolos de preámbulo, a partir de L1 de los símbolos de preámbulo.
En un transmisor, un formador de tramas puede formar una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera XFECFrame y un segundo tipo de segmento de datos que tiene XFECFrame sin cabecera XFECFrame. Además, un campo para indicar si realizar entrelazado de tiempo en símbolos de preámbulo o no realizar entrelazado de tiempo en símbolos de preámbulo pueden insertarse en L1 de los símbolos de preámbulo.
En último lugar, para código acortado/perforado para el módulo (401) de inserción de cabecera de trama del formador de trama mostrado en la figura 42, puede determinarse un tamaño mínimo de palabra de código que puede obtener ganancia de codificación y puede transmitirse en un primer bloque LDPC. De esta manera, para el resto de bloques LDPC puede obtenerse el tamaño a partir de ese tamaño de bloque L1 transmitido.
La figura 85 muestra otro ejemplo de preseñalización L1 que puede transmitirse desde el módulo (307-1) de inserción de cabecera ModCod en la trayectoria de señalización L1 del módulo de BICM mostrado en la figura 37. La figura 85 es diferente de la figura 81 porque se ha modificado el mecanismo de protección de parte de cabecera. Tal como se observa en la figura 85, la información de tamaño de bloque L1 L1_size (14 bits) no se transmite en el bloque L1, sino que se transmite en la cabecera. En la cabecera, también puede transmitirse información de entrelazado de tiempo de 4 bits. Para un total de 18 bits de entrada, se usa código BCH (45, 18) que emite 45 bits y se copia a las dos trayectorias y finalmente, se realiza mapeo QPSK. Para la trayectoria Q, puede realizarse un cambio cíclico de 1 bit para ganancia de diversidad y modulación PRBS según la palabra de sincronización. Puede emitirse un total de 45 símbolos QPSK desde estas entradas de trayectoria I/Q. En este punto, si se fija la profundidad de entrelazado de tiempo como un número de preámbulos que se requiere para transmitir el bloque L1, puede no ser necesario transmitir L1_span (3 bits) que indica la profundidad de entrelazado de tiempo. Dicho de otro modo, sólo puede transmitirse etiqueta de activación/desactivación de entrelazado de tiempo (1 bit). En un lado de receptor, comprobando sólo un número de preámbulos transmitidos, sin usar L1_span, puede obtenerse la profundidad de desentrelazado de tiempo.
La figura 86 muestra un ejemplo de programación de bloque de señalización L1 que se transmite en el preámbulo. Si un tamaño de información L1 que puede transmitirse en un preámbulo es Nmax, cuando el tamaño L1 es menor que Nmax, un preámbulo puede transmitir la información. Sin embargo, cuando el tamaño L1 es mayor que Nmax, la información L1 puede dividirse equitativamente de manera que el subbloque L1 dividido sea menor que Nmax, entonces el subbloque L1 dividido puede transmitirse en un preámbulo. En este punto, para una portadora que no se usa debido a que la información L1 es menor que Nmax, no se transmiten datos.
Más bien, tal como se muestra en la figura 88, puede aumentarse la potencia de las portadoras en las que se transmite el bloque L1 para mantener una señal total de potencia de preámbulo igual a la potencia de símbolo de datos. Puede variarse el factor de aumento de potencia dependiendo del tamaño L1 transmitido y un transmisor y un receptor puede tener un valor fijado de este factor de aumento de potencia. Por ejemplo, si sólo se usan la mitad de las portadoras totales, el factor de aumento de potencia puede ser de dos.
La figura 87 muestra un ejemplo de preseñalización L1 cuando se considera el aumento de potencia. En comparación con la figura 85, puede observarse que la potencia del símbolo QPSK puede aumentarse y enviarse al formador de preámbulo.
La figura 89 muestra otro ejemplo de módulo (r307)-1 de extracción ModCod en la trayectoria de señalización L1 del módulo de demodulación BICM mostrado en la figura 64. A partir del símbolo de preámbulo de entrada, puede emitirse la FECFRAME de señalización L1 al demapeador de símbolo y sólo puede decodificarse parte de la cabecera.
Para el símbolo de preámbulo de entrada, puede realizarse demapeo QPSK y puede obtenerse el valor de la razón de verosimilitud logarítmica (LLR). Para la trayectoria Q, puede realizarse demodulación PRBS según la palabra de sincronización y puede realizarse un proceso inverso del cambio cíclico de 1 bit para restablecimiento.
Estos dos valores de trayectoria I/Q alineados pueden combinarse y puede obtenerse la ganancia SNR. La emisión de decisión firme puede introducirse en el decodificador de BCH. El decodificador de BCH puede restablecer 18 bits de L1 previo de los 45 bits de entrada.
La figura 90 muestra un extractor ModCod homólogo de un receptor. En comparación con la figura 89, puede realizarse un control de potencia en símbolos de entrada de demapeador QPSK para restablecer desde el nivel de potencia aumentado por el transmisor hasta su valor original. En este punto, puede realizarse un control de potencia considerando un número de portadoras usadas para señalización L1 en un preámbulo y tomando la inversa del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia fija la potencia del preámbulo y la potencia de símbolo de datos idénticas entre sí.
La figura 91 muestra un ejemplo de presincronización L1 que puede realizarse en el módulo (r307)-1 de extracción ModCod en la trayectoria de señalización L1 del módulo de demodulación BICM mostrado en la figura 64. Esto es un proceso de sincronización para obtener una posición inicial de cabecera en un preámbulo. Los símbolos de entrada pueden someterse a demapeo QPSK entonces para la trayectoria Q de salida, puede realizarse una inversa del cambio cíclico de 1 bit y puede realizarse alineación. Pueden multiplicarse dos valores de trayectorias I/Q y pueden demodularse valores modulados por preseñalización L1. Por tanto, la salida del multiplexor puede expresar sólo PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una secuencia PRBS conocida, puede obtenerse un pico de correlación en la cabecera. Por tanto, puede obtenerse una posición inicial de cabecera en un preámbulo. En caso necesario, puede realizarse un control de potencia que se realiza para restablecer el nivel de potencia original, como se muestra en la figura 90, en la entrada del demapeador QPSK.
La figura 92 muestra otro ejemplo de campo de cabecera de bloque L1 que se envía al módulo (307-1) de inserción de cabecera en la trayectoria de señalización L1 del módulo BICM tal como se muestra en la figura 37. Esta figura 92 es diferente de la figura 85 porque L1_span que representa la profundidad de entrelazado de tiempo se reduce a 2 bits y se aumentan los bits reservados en 1 bit. Un receptor puede obtener parámetro de entrelazado de tiempo del bloque L1 a partir del L1_span transmitido.
La figura 93 muestra procesos para dividir igualmente un bloque L1 en tantas partes como un número de preámbulos insertando después una cabecera en cada uno de los bloques L1 divididos y asignando después los bloques L1 insertados de cabecera en un preámbulo. Esto puede realizarse cuando se realiza un entrelazado de tiempo con un número de preámbulos cuando el número de preámbulos es mayor que un número mínimo de preámbulos que se requiere para transmitir el bloque L1. Esto puede realizarse en el bloque L1 en la trayectoria de señalización L1 del módulo de BICM tal como se muestra en la figura 37. El resto de las portadoras, después de transmitir los bloques L1 puede tener patrones de repetición cíclica en lugar de estar rellenados con ceros.
La figura 94 muestra un ejemplo del demapeador (r306-1) de símbolos del módulo de demodulación de BICM tal como se muestra en la figura 64. Para un caso en el que los bloques L1 FEC se repiten tal como se muestra en la figura 93, puede alinearse cada punto de inicio de los bloques L1 FEC, combinarse (r301f), y después demapearse con QAM (r302f) para obtener ganancia de diversidad y ganancia de SNR. En este punto, el combinador puede incluir procesos para alinear y añadir cada bloque L1 FEC y dividir el bloque L1 FEC añadido. Para un caso en el que sólo se repite parte del último bloque FEC tal como se muestra en la figura 93, sólo puede dividirse la parte repetida en tanto como un número de cabecera de bloque FEC y la otra parte puede dividirse por un valor que es uno menos que un número de cabecera de bloque FEC. En otras palabras, el número de división corresponde a un número de portadoras que se añade a cada portadora.
La figura 98 muestra otro ejemplo de planificación de bloque L1. La figura 98 es diferente de la figura 93 porque, en lugar de realizar el rellenado con ceros o repetición cuando los bloques L1 no llenan un símbolo OFDM, el símbolo OFDM puede llenarse con redundancia de paridad realizando menos perforación en el código acortado/perforado en el transmisor. En otras palabras, cuando se realiza perforación de paridad (304c) en la figura 38, la tasa de codificación eficaz puede determinarse según la razón de perforación, por tanto, mediante perforación como han de rellenarse con ceros menos bits, puede reducirse la tasa de codificación eficaz y puede obtenerse una mejor ganancia de codificación. El módulo (r303a) de desperforación de paridad de un receptor tal como se muestra en la figura 65 puede realizar una desperforación considerando la redundancia de paridad menos perforada. En este punto, puesto que un receptor y un transmisor pueden tener información del tamaño total del bloque L1, puede calcularse la razón de perforación.
La figura 95 muestra otro ejemplo de campo de señalización L1. La figura 95 es diferente de la figura 74 porque, para un caso en el que el tipo de segmento de datos es CCM, puede transmitirse una dirección de inicio (21 bits) de la PLP. Esto puede permitir que FECFRAME de cada PLP forme una trama de transmisión, sin que la FECFRAME se alinee con una posición de inicio de una trama de transmisión. Por tanto, puede eliminarse una sobrecarga de rellenado, lo que puede producirse cuando una anchura de segmento de datos es estrecha. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información de ModCod a partir del preámbulo en la trayectoria de señalización L1 del demodulador de BICM tal como se muestra en la figura 64, en lugar de obtenerlo de la cabecera de FECFRAME. Además, incluso cuando se produce un zapeo en una ubicación aleatoria de trama de transmisión, puede realizarse la sincronización de FECFRAME sin retardo porque la dirección de inicio de PLP ya puede obtenerse del preámbulo.
La figura 96 muestra otro ejemplo de campos de señalización L1 que pueden reducir la sobrecarga de direccionamiento de PLP.
La figura 97 muestra el número de símbolos de QAM que corresponden a una FECFRAME dependiendo de los tipos de modulación. En este punto, un divisor común superior de símbolo de QAM es 135, por tanto, puede reducirse una sobrecarga de log2(135)\approx7 bits. Por tanto, la figura 96 es diferente de la figura 95 porque puede reducirse un número de bits de campo PLP_start desde 21 bits hasta 14 bits. Éste es el resultado de considerar 135 símbolos como un único grupo y direccionar el grupo. Un receptor puede obtener un índice de portadora de OFDM donde la PLP comienza en una trama de transmisión después de obtener el valor de campo PLP_start y multiplicarlo por 135.
La figura 99 y la figura 101 muestran ejemplos de entrelazador (308) de símbolos que puede entrelazar en el tiempo símbolos de datos que se envían desde el módulo (307) de inserción de cabecera ModCod en la trayectoria de datos del módulo de BICM tal como se muestra en la figura 37.
La figura 99 es un ejemplo de entrelazador de bloque que puede operar según segmentos de datos. El valor de fila significa un número de células de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. Puede que no sea posible el entrelazado basado en símbolos OFDM porque el número de células puede cambiar entre células OFDM adyacentes. El valor de columna K significa una profundidad de entrelazado de tiempo, que puede ser 1, 2, 4, 8, o 16 ... La señalización de K para cada segmento de datos puede realizarse dentro de la señalización L1. El entrelazador (403) de frecuencia tal como se muestra en la figura 42 puede realizarse antes del entrelazador (308) de tiempo tal como se muestra en la figura 37.
La figura 100 muestra un rendimiento de entrelazado del entrelazador de tiempo tal como se muestra en la figura 99. Se supone que un valor de columna es 2, un valor de fila es 8, una anchura de segmento de datos es de 12 células de datos, y que no hay pilotos continuos en el segmento de datos. La figura superior en la figura 100 es una estructura de símbolo OFDM cuando no se realiza entrelazado de tiempo y la figura inferior de la figura 100 es una estructura de símbolo OFDM cuando se realiza entrelazado de tiempo. Las células negras representan al piloto disperso y las células que no son negras representan células de datos. La misma clase de células de datos representa un símbolo OFDM. En la figura 100, las células de datos que corresponden a un único símbolo OFDM están entrelazadas en dos símbolos. Se usa una memoria de entrelazado que corresponde a ocho símbolos OFDM pero la profundidad de entrelazado corresponde a sólo dos símbolos OFDM, por tanto, no se obtiene una profundidad de entrelazado total.
Se sugiere la figura 101 para lograr una profundidad de entrelazado total. En la figura 101, las células negras representan pilotos dispersos y las células que no son negras representan células de datos. El entrelazador de tiempo tal como se muestra en la figura 101 puede implementarse en forma de entrelazador de bloque y puede entrelazar segmentos de datos. En la figura 101, un número de columna, K representa una anchura de segmento de datos, un número de fila, N representa una profundidad de entrelazado de tiempo y el valor, K pueden ser valores aleatorios, es decir, K=1, 2, 3, .... El proceso de entrelazado incluye escribir una célula de datos en forma de giro de columna y leer en una dirección de columna, excluyendo posiciones piloto. Es decir, puede decirse que el entrelazado se realiza de manera girada en fila-columna.
Además, en un transmisor, las células que se leen en forma de giro de columna de la memoria de entrelazado corresponden a un único símbolo OFDM y las posiciones piloto de los símbolos OFDM pueden mantenerse mientras se entrelazan las células.
Asimismo, en un receptor, las células que se leen en forma de giro de columna de la memoria de desentrelazado corresponden a un único símbolo OFDM y las posiciones piloto de los símbolos OFDM pueden mantenerse mientras se desentrelazan en el tiempo las células.
La figura 102 muestra un rendimiento de entrelazado de tiempo de la figura 101 Como comparación con la figura 99, se supone que un número de filas es 8, una anchura de segmento de datos es de 12 células de datos, y que no hay pilotos continuos en el segmento de datos. En la figura 102, las células de datos que corresponden a un único símbolo OFDM están entrelazadas en ocho símbolos OFDM. Tal como se muestra en la figura 102, se usa una memoria de entrelazado que corresponde a ocho símbolos OFDM y la profundidad de entrelazado resultante corresponde a ocho símbolos OFDM, por tanto, se obtiene una profundidad de entrelazado total.
El entrelazador de tiempo tal como se muestra en la figura 101 puede ser ventajoso porque la profundidad de entrelazado total puede obtenerse usando una memoria idéntica; la profundidad de entrelazado puede ser flexible, en oposición a la figura 99; por consiguiente, una longitud de trama de transmisión también puede ser flexible, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el entrelazador de tiempo usado para el segmento de datos, puede ser idéntico al método de entrelazado usado para el preámbulo y también puede tener similitud con un sistema de transmisión digital que usa OFDM general. Específicamente, puede usarse el entrelazador (308) de tiempo tal como se muestra en la figura 37 antes de usar el entrelazador (403) de frecuencia tal como se muestra en la figura 42. Según una complejidad de receptor, puede no requerirse una memoria adicional distinta de la lógica de control de dirección adicional que puede requerir una complejidad muy pequeña.
La figura 103 muestra un desentrelazador (r308) de símbolo correspondiente en un receptor. Puede realizar un desentrelazado después de recibir la emisión del eliminador (r401) de cabecera de trama. En los procesos de desentrelazado, comparado con la figura 99, los procesos de escritura y lectura del entrelazado de bloque se invierten. Mediante el uso de información de posición piloto, el desentrelazador de tiempo puede realizar un desentrelazado virtual al no escribir en o leer desde una posición piloto en la memoria de entrelazador y al escribir en o leer desde una posición de célula de datos en la memoria de entrelazador. La información desentrelazada puede emitirse hacia el módulo (r307) de extractor ModCod.
La figura 104 muestra otro ejemplo de entrelazado de tiempo. La escritura puede realizarse en dirección diagonal y la lectura fila por fila. Como en la figura 101, el entrelazado se realiza teniendo en cuenta las posiciones piloto. La lectura y la escritura no se realizan para posiciones piloto sino que se accede a una memoria de entrelazado considerando sólo posiciones de célula de datos.
La figura 105 muestra un resultado de entrelazado usando el método mostrado en la figura 104. Cuando se compara con la figura 102, las células con los mismos patrones se dispersan no sólo en el dominio de tiempo, sino también en el dominio de frecuencia. En otras palabras, puede obtenerse una profundidad de entrelazado total tanto en los dominios de tiempo como de frecuencia.
La figura 108 muestra un desentrelazador (r308) de símbolo de un receptor correspondiente. La emisión del módulo (r401) de eliminador de cabecera de trama puede desentrelazarse. Cuando se compara con la figura 99, el desentrelazado ha conmutado el orden de lectura y escritura. El desentrelazador de tiempo puede usar información de posición piloto para realizar un desentrelazado virtual de manera que no se realice una lectura o escritura en posiciones piloto sino de modo que pueda realizarse una lectura o escritura sólo en posiciones de célula de datos. Los datos desentrelazados pueden emitirse hacia un módulo (r307) de extractor ModCod.
La figura 106 muestra un ejemplo del método de direccionamiento de la figura 105. NT significa profundidad de entrelazado de tiempo y ND significa anchura de segmento de datos. Se supone que un valor de fila, N es 8, una anchura de segmento de datos es de 12 células de datos, y que no hay pilotos continuos en el segmento de datos. La figura 106 representa un método para generar direcciones para escribir datos en una memoria de entrelazado en el tiempo, cuando un transmisor realiza un entrelazado de tiempo. El direccionamiento comienza desde una primera dirección con dirección de fila (RA) = 0 y dirección de columna (CA) = 0. En cada aparición de direccionamiento, se incrementan RA y CA. Para RA, puede realizarse una operación de módulo con los símbolos OFDM usados en el entrelazador de tiempo. Para CA, puede realizarse una operación de módulo con un número de portadoras que corresponde a una anchura de segmento de datos. RA puede incrementarse por 1 cuando las portadoras que corresponden a un segmento de datos se escriben en una memoria. La escritura en una memoria puede realizarse sólo cuando una ubicación de dirección actual no es una ubicación de un piloto. Si la ubicación de dirección actual es una ubicación de un piloto, sólo puede aumentarse el valor de dirección.
En la figura 106, un número de columna, K representa la anchura de segmento de datos, un número de fila, N representa la profundidad de entrelazado de tiempo y el valor, K puede ser un valor aleatorio, es decir, K=1, 2,
3, .... El proceso de entrelazado puede incluir escribir células de datos en forma de giro de columna y leer en dirección de columna, excluyendo las posiciones piloto. En otras palabras, la memoria de entrelazado virtual puede incluir posiciones piloto pero las posiciones piloto pueden excluirse en un entrelazado real.
La figura 109 muestra un desentrelazado, un proceso inverso de entrelazado de tiempo tal como se muestra en la figura 104. La escritura fila por fila y la lectura en dirección diagonal pueden restablecer células en secuencias originales.
El método de direccionamiento usado en un transmisor puede usarse en un receptor. El receptor puede escribir datos recibidos en una memoria de desentrelazador de tiempo fila por fila y puede leer los datos escritos usando valores de dirección generados e información de ubicación piloto que puede generarse de una manera similar con la de un transmisor. Como una manera alternativa, los valores de dirección generados y la información piloto que se usaron para la escritura pueden usarse para la lectura fila por fila.
Estos métodos pueden aplicarse en un preámbulo que transmite L1. Puesto que cada símbolo OFDM que comprende un preámbulo puede tener pilotos en ubicaciones idénticas, puede realizarse o bien el entrelazado que se refiere a valores de dirección teniendo en cuenta las ubicaciones de piloto o bien el entrelazado que se refiere a valores de dirección sin tener en cuenta las ubicaciones de piloto. Para el caso de referirse a valores de dirección sin tener en cuenta las ubicaciones de piloto, el transmisor almacena datos cada vez en una memoria de entrelazado de tiempo. Para tal caso, un tamaño de la memoria requerida para realizar preámbulos de entrelazado/desentrelazado en un receptor o un transmisor se vuelve idéntico a un número de células de carga útil que existe en los símbolos OFDM usados para entrelazado de tiempo.
La figura 107 es otro ejemplo de entrelazado de tiempo L1. En este ejemplo, el entrelazado de tiempo puede colocar portadoras en todos los símbolos OFDM mientras que las portadoras podrían ubicarse en un único símbolo OFDM si no se realiza ningún entrelazado de tiempo. Por ejemplo, para los datos ubicados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM se ubicará en su ubicación original. La segunda portadora del primer símbolo OFDM se ubicará en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la i-ésima portadora de datos que se ubica en un n-ésimo símbolo OFDM se ubicará en un i-ésimo índice de portadora del símbolo OFDM de orden (i+n) mod N, donde i= 0, 1, 2 ... número de portadora-1, n=0, 1, 2 ..., N-1, y N es un número de símbolos OFDM usados en entrelazado de tiempo L1. En este método de entrelazado de tiempo L1, puede decirse que el entrelazado para todos los símbolos OFDM se realiza en forma de giro de columna tal como se muestra en la figura 107. Aunque las posiciones piloto no se ilustren en la figura 107, tal como se mencionó anteriormente, puede aplicarse entrelazado a todos los símbolos OFDM que Incluyen símbolos piloto. Es decir, puede decirse que el entrelazado puede realizarse para todos los símbolos OFDM sin considerar posiciones piloto o independientemente de si los símbolos OFDM son símbolos piloto o no.
Si un tamaño de un bloque LDPC usado en L1 es menor que un tamaño de un único símbolo OFDM, las portadoras restantes pueden tener copias de partes del bloque LDPC o pueden estar rellenadas con ceros. En este punto, puede realizarse un mismo entrelazado de tiempo como anteriormente. De manera similar, en la figura 107, un receptor puede realizar desentrelazado almacenando todos los bloques usados en entrelazado de tiempo L1 en una memoria y leyendo los bloques en el orden en que se han entrelazado, es decir, en el orden de los números escritos en los bloques mostrados en la figura 107.
Cuando se usa un entrelazador de bloque tal como se muestra en la figura 106, se usan dos memorias intermedias. Específicamente, mientras que una memoria intermedia está almacenando símbolos de entrada, los símbolos introducidos previamente pueden leerse a partir de la otra memoria intermedia. Una vez que estos procesos se realizan para un bloque de entrelazado de símbolo, puede realizarse un desentrelazado cambiando el orden de lectura y escritura, para evitar un conflicto de acceso de memoria. Este desentrelazado de estilo "ping-pong" puede tener una lógica de generación de dirección simple. Sin embargo, puede aumentarse la complejidad de hardware cuando se usan dos memorias intermedias de entrelazado de símbolo.
La figura 110 muestra un ejemplo de un desentrelazador (r308 o r308-1) de símbolo tal como se muestra en la figura 64. Esta realización propuesta de la invención puede usar sólo una única memoria intermedia para realizar el desentrelazado. Una vez generado un valor de dirección mediante la lógica de generación de direcciones, el valor de dirección puede emitirse desde la memoria de la memoria intermedia y puede realizarse una operación in situ almacenando un símbolo que se introduce en la misma dirección. Mediante estos procesos, puede evitarse un conflicto de acceso de memoria mientras que se lee y escribe. Además, puede realizarse un desentrelazado de símbolo usando sólo una única memoria intermedia. Los parámetros pueden definirse para explicar esta regla de generación de dirección. Tal como se muestra en la figura 106, pueden definirse varias filas de una memoria de desentrelazado como una profundidad de entrelazado de tiempo, D y puede definirse varias columnas de la memoria de desentrelazado como una profundidad de segmento de datos, W. A continuación, el generador de direcciones puede generar las siguientes direcciones.
\newpage
Muestra de orden i en bloque de orden j, incluyendo piloto
4
Las direcciones incluyen posiciones piloto, por tanto, se supone que los símbolos de entrada incluyen posiciones piloto, Si los símbolos de entrada que incluyen sólo símbolos de datos necesitan procesarse, puede requerirse una lógica de control adicional que se salta las direcciones correspondientes. En este punto, i representa un índice de símbolo de entrada, j representa un índice de bloque de entrelazado de entrada, y N=D*W representa una longitud de bloque de entrelazado. Mod operation representa la operación módulo que emite el resto después de la división. Div operation representa la operación de división que emite un cociente después de la división. Ri,j y Ci,j representan dirección de fila y dirección de columna de entrada de símbolo de orden i de bloque de entrelazado de orden j, respectivamente. Tw representa el valor de giro de columna para direcciones en las que se ubican los símbolos. Dicho de otro modo, cada columna puede considerarse como una memoria intermedia en la que se realiza un giro independiente según valores Tw. Li,j representa una dirección cuando se implementa una única memoria intermedia en una memoria secuencial de una dimensión, no en dos dimensiones. Li,j pueden tener valores de desde 0 hasta (N-1). Son posibles dos métodos diferentes. Li,j(1) se usa cuando la matriz de memoria se conecta fila por fila y Li,j(2) se usa cuando la matriz de memoria se conecta columna por columna.
La figura 111 muestra un ejemplo de direcciones de fila y columna para desentrelazado de tiempo cuando D es 8 y W es 12. J comienza desde j=0 y para cada valor j, una primera fila puede representar la dirección de fila y una segunda fila puede representar la dirección de columna. La figura 111 muestra sólo direcciones de los 24 primeros símbolos. Cada índice de columna puede ser idéntico al índice de símbolo de entrada i.
La figura 113 muestra un ejemplo de un transmisor OFDM usando un segmento de datos. Tal como se muestra en la figura 113, el transmisor puede comprender una trayectoria de PLP de datos, una trayectoria de señalización L1, un formador de tramas y una parte de modulación OFDM. La trayectoria de PLP de datos se indica por bloques con líneas horizontales y líneas verticales. La trayectoria de señalización L1 se indica por bloques con líneas oblicuas. Los módulos (701-0, 701-N, 701-K y 701-M) de procesamiento de entrada pueden comprender bloques y secuencias del módulo (202-1) de interfaz de entrada, módulo (203-1) sincronizador de flujo de entrada, módulo (204-1) compensador de retardo, módulo (205-1) de borrado de paquetes nulos, codificador (206-1 CRC), módulo (207-1) de inserción de cabecera BB y aleatorizador 209 BB realizados para cada PLP tal como se muestra en la figura 35. Los módulos (702-0, 702-N, 702-K y 702-M) FEC pueden comprender bloques y secuencias del codificador (301) exterior y el codificador (303) interior tal como se muestra en la figura 37. Un módulo (702-L1) FEC usado en la trayectoria L1 puede comprender bloques y secuencias del codificador (301-1) exterior y el codificador (303-1) interior acortado/perforado tal como se muestra en la figura 37. El módulo (700-L1) de señal L1 puede generar información L1 requerida para comprender una trama.
Los módulos (703-0, 703-N, 703-K y 703-M) de entrelazado de bit pueden comprender bloques y secuencias del entrelazador (304) interno y demultiplexador (305) de bit tal como se muestra en la figura 37. El entrelazador (703-L1) de bit usado en la trayectoria L1 puede comprender bloques y secuencias del entrelazador (304-1) interior y demultiplexador (305-1) de bit tal como se muestra en la figura 37. Los módulos (704-0, 704-N, 704-K y 704-M) de mapeador de símbolos pueden realizar funciones idénticas con las funciones del mapeador (306) de símbolo mostrado en la figura 37. El módulo (704-L1) de mapeador de símbolo usado en la trayectoria L1 puede realizar funciones idénticas con las funciones del mapeador (306-1) de símbolo mostrado en la figura 37. Los módulos (705-0, 705-N, 705-K y 705-M) de cabecera FEC pueden realizar funciones idénticas con las funciones del módulo (307) de inserción de cabecera ModCod mostrado en la figura 37. El módulo (705-L1) de cabecera FEC para la trayectoria L1 puede realizar funciones idénticas con las funciones del módulo (307-1) de inserción de cabecera ModCod mostrado en la figura 37.
Los módulos (706-0 y 706-K) de mapeador de segmento de datos pueden planificar bloques FEC para segmentos de datos correspondientes y pueden transmitir los bloques FEC planificados, donde los bloques FEC corresponden a PLP que se asignan a cada segmento de datos. El mapeador (707-L1) de preámbulo puede planificar bloques FEC de señalización L1 para los preámbulos. Los bloques FEC de señalización L1 se transmiten en preámbulos. Los módulos (708-0 y 708-K) de entrelazador de tiempo pueden realizar funciones idénticas con las funciones del entrelazador (308) de símbolo mostrado en la figura 37 que pueden entrelazar segmentos de datos. El entrelazador (708-L1) de tiempo usado en la trayectoria L1 puede realizar funciones idénticas con las funciones del entrelazador (308-1) de símbolo mostrado en la figura 37.
Alternativamente, el entrelazador (708-L1) de tiempo usado en la trayectoria L1 puede realizar funciones idénticas con el entrelazador (308-1) de símbolo mostrado en la figura 37, pero sólo en símbolos de preámbulo.
Los bloques (709-0 y 709-K) de entrelazador de frecuencia pueden realizar entrelazado de frecuencia en segmentos de datos. El entrelazador (709-L1) de frecuencia usado en la trayectoria L1 puede realizar entrelazado de frecuencia según el ancho de banda de preámbulo.
El módulo (710) de generación de pilotos puede generar pilotos adecuados para el piloto continuo (CP), piloto disperso (SP), borde de segmento de datos y preámbulo. Una trama puede formarse (711) a partir de la planificación del segmento de datos, preámbulo y piloto en el módulo (711). El módulo (712) IFFT y el módulo (713) de inserción GI pueden realizar funciones idénticas con las funciones de los bloques de módulo (501) IFFT y el módulo (503) de inserción GI mostrados en la figura 51, respectivamente. Finalmente, el módulo (714) DAC puede convertir señales digitales en señales analógicas y las señales convertidas pueden transmitirse.
La figura 114 muestra un ejemplo de un receptor OFDM que usa un segmento de datos. En la figura 114, el sintonizador (r700) puede realizar las funciones del módulo (r603) sintonizador/AGC y las funciones del módulo (r602) convertidor descendente mostrado en la figura 61. El ADC (r701) puede convertir las señales analógicas recibidas en señales digitales. El módulo (r702) sincronizador de tiempo/frecuencia puede realizar funciones idénticas con las funciones del módulo (r505) sincronizador de tiempo/frecuencia mostrado en la figura 62. El módulo (r703) detector de trama puede realizar funciones idénticas con las funciones del módulo (r506) detector de trama mostrado en la figura 62.
En este punto, después de haberse realizado la sincronización de tiempo/frecuencia, puede mejorarse la sincronización usando el preámbulo en cada trama que se envía desde el módulo (r703) detector de trama durante el proceso de seguimiento.
El módulo (r704) eliminador GI y el módulo (r705) FFT pueden realizar funciones idénticas con las funciones del módulo (r503) eliminador GI y el módulo (r502) FFT mostrados en la figura 62, respectivamente.
El módulo (r706) estimador de canal y el módulo (r707) de ecualización de canal pueden realizar una parte de estimación de canal y una parte de ecualización de canal del módulo (r501) de canal Est/Eq tal como se muestra en la figura 62. El analizador (r708) sintáctico de trama puede emitir un preámbulo y segmento de datos cuando se transmiten los servicios seleccionados por un usuario. Los bloques indicados por líneas oblicuas procesan un preámbulo. Los bloques indicados por líneas horizontales que pueden incluir PLP común, procesan segmentos de datos. El desentrelazador (r709-L1) de frecuencia usado en la trayectoria L1 puede realizar desentrelazado de frecuencia dentro del ancho de banda de preámbulo. El desentrelazador (r709) de frecuencia usado en la trayectoria de segmento de datos puede realizar desentrelazado de frecuencia dentro del segmento de datos. El decodificador (r712-L1) de cabecera FEC, desentrelazador (r710-L1) de tiempo y demapeador (r713-L1) de símbolos usados en la trayectoria L1 pueden realizar funciones idénticas con las funciones del módulo (r307)-1 extractor ModCod, el desentrelazador (r308-1) de símbolo y el demapeador (r306-1) de símbolos mostrados en la figura 64.
El desentrelazador (r714-L1) de bit puede comprender bloques y secuencias del demultiplexador (r305-1) de bit y desentrelazador (r304-1) interior tal como se muestra en la figura 64. El decodificador (r715-L1) FEC puede comprender bloques y secuencias del codificador (r303-1) interior acortado/perforado y el decodificador (r301-1) exterior mostrados en la figura 64. En este punto, la salida de la trayectoria L1 puede ser información de señalización L1 y puede enviarse a un controlador de sistema para restablecer datos de PLP que se transmiten en segmentos de
datos.
El desentrelazador (r710) de tiempo usado en la trayectoria de segmento de datos puede realizar funciones idénticas con las funciones del desentrelazador (r308) de símbolo mostrado en la figura 64. El analizador (r711) sintáctico de segmentos de datos puede emitir PLP seleccionada por el usuario de los segmentos de datos y, en caso necesario, PLP común asociada con la PLP seleccionada por el usuario. Los decodificadores (r712-C y r712-K) de cabecera FEC pueden realizar funciones idénticas con las funciones del extractor (r307) ModCod mostrado en la figura 64. Los demapeadores (r713-C y r713-K) de símbolos pueden realizar funciones idénticas con las funciones del demapeador (r306) de símbolo mostrado en la figura 64.
Los desentrelazadores (r714-C y r714-K) de bit pueden comprender bloques y secuencias del demultiplexador (r305) de bit y desentrelazador (r304) interior tal como se muestra en la figura 64. Los decodificadores (r715-C y r715-K) FEC pueden comprender bloques y secuencias del decodificador (r303) interior y el decodificador r301 exterior tal como se muestra en la figura 64. Finalmente, los módulos (r716-C y r716-K) procesadores de salida pueden comprender bloques y secuencias del desaleatorizador (r209) BB, módulo (r207-1) eliminador de cabecera BB, decodificador (r206-1) CRC, módulo (r205-1) de inserción de paquetes nulos, recuperador (r204-1) de retardo, recuperador (r203-1) de reloj de salida, e interfaz (r202-1) de salida que se realizan para cada PLP en la figura 35. Si se usa una PLP común, la PLP común y la PLP de datos asociada con la PLP común pueden transmitirse a un recombinador de TS y pueden transformarse en una PLP seleccionada por el usuario.
Debe observarse a partir de la figura 114, que en un receptor, los bloques en la trayectoria L1 no están secuenciados de manera simétrica con respecto a un transmisor a diferencia de la trayectoria de datos donde los bloques están posicionados de manera simétrica o en secuencia opuesta de un transmisor. Dicho de otro modo, para la trayectoria de datos, el desentrelazador (r709) de frecuencia, desentrelazador (r710) de tiempo, analizador (r711) sintáctico de segmentos de datos y decodificador (r712-C y r712-K) de cabecera FEC están posicionados. Sin embargo, para la trayectoria L1, el desentrelazador (r709-L1) de frecuencia, decodificador (r712-L1) de cabecera FEC y desentrelazador (r710) de tiempo-L1 están posicionados.
La figura 112 muestra un ejemplo de entrelazado de bloque general en un dominio de símbolo de datos en el que los pilotos no se usan. Tal como se observa a partir de la figura 112a, la memoria de entrelazado puede llenarse sin pilotos negros. Para formar una memoria rectangular, pueden usarse células de relleno en caso necesario. En la figura 112a, las células de relleno se indican como células con líneas oblicuas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón de piloto disperso, se requieren un total de tres células de relleno durante cuatro de duración de símbolo OFDM. Finalmente, en la figura 112b, se muestra contenido de memoria entrelazado.
Como en la figura 112a, puede realizarse o bien una escritura fila por fila y realizar giro de columna; o bien escritura en forma de giro desde el inicio. La salida del entrelazador puede comprender la lectura fila por fila a partir de la memoria. Los datos de salida que se han leído pueden colocarse tal como se muestra en la figura 112c cuando se considera la transmisión OFDM. En este momento, por motivos de simplicidad, puede ignorarse el entrelazado de frecuencia. Tal como se observa en la figura 112, la diversidad de frecuencia no es tan elevada como la de la figura 106, sino que se mantiene a un nivel similar. Sobre todo, puede ser ventajoso porque la memoria requerida para realizar el entrelazado y desentrelazado puede optimizarse. En el ejemplo, el tamaño de memoria puede reducirse de W * D a (W-1) * D. Como la anchura del segmento de datos se hace más grande, el tamaño de memoria puede reducirse adicionalmente.
Para las entradas de desentrelazador de tiempo, un receptor debe restablecer el contenido de memoria intermedia como en la figura central de la figura 112 considerando las células de relleno. Básicamente, los símbolos OFDM pueden leerse símbolo por símbolo y pueden guardarse fila por fila. Entonces puede deshacerse el giro correspondiente al giro de columna. La salida del desentrelazador puede emitirse mediante lectura fila por fila a partir de la memoria de la figura 112a. De este modo, en comparación con el método mostrado en la figura 106, puede minimizarse la sobrecarga de piloto, y por consiguiente puede minimizarse la memoria de entrelazado/desentrelazado.
La figura 115 muestra el entrelazador de tiempo (figura 115a) y desentrelazador de tiempo (figura 115b).
La figura 115a muestra un ejemplo de un entrelazador (708-L1) de tiempo para la trayectoria L1 de la figura 113. Tal como se muestra en la figura 115a, el entrelazado de tiempo para el preámbulo en el que se transmite L1, puede incluir entrelazado de células de datos L1, excluyendo pilotos que habitualmente se transmiten en el preámbulo. El método de entrelazado puede incluir la escritura de datos de entrada en una dirección diagonal (líneas continuas) y la lectura de datos fila por fila (líneas discontinuas), que se usan de manera idéntica a los métodos mostrados con referencia a la figura 106.
La figura 115b muestra un ejemplo de un desentrelazador (r712-L1) de tiempo en la trayectoria L1 tal como se muestra en la figura 114. Tal como se muestra en la figura 115b, para un preámbulo en el que se transmite L1, puede realizarse un desentrelazado de célula de datos L1, excluyendo los pilotos que se transmiten con regularidad en el preámbulo. El método de desentrelazado puede ser idéntico al método tal como se muestra en la figura 109 en el que los datos de entrada se escriben fila por fila (líneas continuas) y se leen en una dirección diagonal (líneas discontinuas). Los datos de entrada no incluyen ningún piloto, por consiguiente, los datos de salida tienen células de datos L1 que tampoco incluyen piloto. Cuando un receptor usa una única memoria intermedia en un desentrelazador de tiempo para el preámbulo, puede usarse la estructura de generador de direcciones que tiene una memoria de desentrelazador tal como se muestra en la figura 110.
\newpage
El desentrelazado (r712-L1) puede realizarse usando operaciones de dirección tal como sigue:
5
En las operaciones anteriores, una longitud de una fila, W es una longitud de una fila de una memoria de entrelazado tal como se muestra en la figura 115. La longitud de columna, D es una profundidad de entrelazado de tiempo de preámbulo, que es un número de símbolos OFDM que se requieren para transmitir preámbulos.
La figura 116 muestra un ejemplo de formación de símbolos OFDM mediante la planificación de pilotos y preámbulos de entrada a partir del formador (711) de tramas tal como se muestra en la figura 113. Las células en blanco forman una cabecera L1 que es una señal de salida de la cabecera (705-L1) FEC en la trayectoria L1, tal como se muestra en la figura 113. Las células grises representan pilotos continuos para el preámbulo que se generan mediante el módulo (710) de generación de pilotos tal como se muestra en la figura 113. Las células con patrones representan las células de señalización L1 que son una señal de salida del mapeador (707-L1) de preámbulo tal como se muestra en la figura 113. La figura 116a representa símbolos OFDM cuando el entrelazado de tiempo está desactivado y la figura derecha representa símbolos OFDM cuando el entrelazado de tiempo está activado. La cabecera L1 puede excluirse del entrelazado de tiempo porque la cabecera L1 transmite una longitud de campo de señalización L1 e información de etiqueta de activación/desactivación de entrelazado de tiempo. Se debe a que la cabecera L1 se añade antes del entrelazado de tiempo. Como se mencionó anteriormente, el entrelazado de tiempo se realiza excluyendo células piloto. El resto de células de datos L1 puede entrelazarse tal como se muestra en la figura 115, a continuación puede asignarse a subportadoras OFDM.
La figura 117 muestra un ejemplo de entrelazadores (708-0\sim708-K) de tiempo que pueden entrelazar símbolos de datos que se envían desde los mapeadores (706-0\sim706-K) de segmentos de datos en la trayectoria de datos de un transmisor OFDM usando el segmento de datos mostrado en la figura 113. El entrelazado de tiempo puede realizarse para cada segmento de datos. Los símbolos con entrelazado de datos puede emitirse a entrelazadores (709-0\sim709-K) de frecuencia.
La figura 117 también muestra un ejemplo de un entrelazador de tiempo simple que usa una única memoria intermedia. La figura 117a muestra una estructura de símbolos OFDM antes del entrelazado de tiempo. Los bloques con los mismos patrones representan el mismo tipo de símbolos OFDM. Las figuras 117b y 117c muestran estructuras de símbolos OFDM después del entrelazado de tiempo. El método de entrelazado de tiempo puede dividirse en tipo 1 y tipo 2. Cada tipo puede realizarse alternativamente para símbolos pares y símbolos impares. Por consiguiente un receptor puede realizar desentrelazado. Una de las razones de usar alternativamente el tipo 1 y el tipo 2 es reducir la memoria requerida en un receptor usando una única memoria intermedia durante el desentrelazado de tiempo.
La figura (117b) muestra un entrelazado de tiempo que usa entrelazado de tipo 1. Los símbolos de entrada pueden escribirse en una dirección diagonal descendente y pueden leerse en una dirección de fila. La figura 117c muestra un entrelazado de tiempo que usa entrelazado de tipo 2. Los símbolos de entrada pueden escribirse en una dirección diagonal ascendente y pueden leerse en una dirección de fila. La diferencia entre el tipo 1 y el tipo 2 es si una dirección de escritura del símbolo de entrada es ascendente o descendente. Los dos métodos son diferentes en la manera de escribir los símbolos, sin embargo los dos métodos son idénticos en cuanto a mostrar profundidad de entrelazado de tiempo total y diversidad de frecuencia total. Sin embargo, el uso de estos métodos puede provocar un problema durante la sincronización en un receptor porque se usan dos esquemas de entrelazado.
Puede haber dos posibles soluciones. La primera solución puede ser señalizar 1 bit de un tipo de entrelazado de un primer bloque de entrelazador que viene primero después de cada preámbulo, a través de la señalización L1 de preámbulo. Este método realiza un entrelazado correcto mediante señalización. La segunda solución puede ser formar una trama para tener una longitud de un número par de bloques de entrelazado. Usando este método, un primer bloque de entrelazado de cada trama puede tener un tipo idéntico, por tanto, puede solucionarse el problema de sincronización de bloque de entrelazado. Por ejemplo, el problema de la sincronización puede solucionarse aplicando un entrelazado de tipo 1 a un primer bloque de entrelazado y consecutivamente aplicándolo a los siguientes bloques de entrelazado dentro de cada trama, terminando entonces un último bloque de entrelazado de cada trama con entrelazado de tipo 2. Este método requiere componer una trama de dos bloques de entrelazado pero puede ser ventajoso porque no se requiere señalización adicional como en el primer método.
La figura 122 muestra una estructura de un desentrelazador (r710) de tiempo de un receptor mostrado en la figura 114. El desentrelazado de tiempo puede realizarse en salidas del desentrelazador (r709) de frecuencia. El desentrelazador de tiempo de la figura 122 representa un esquema de desentrelazado que es un proceso inverso de un entrelazado de tiempo mostrado en la figura 117. El desentrelazado, comparado con la figura 117, tendrá una manera opuesta de leer y escribir. Dicho de otro modo, el desentrelazador de tipo 1 puede escribir símbolos de entrada en una dirección de fila y puede leer los símbolos escritos en una dirección diagonal descendente. El desentrelazador de tipo 2 puede escribir símbolos de entrada en dirección diagonal descendente y puede leer los símbolos escritos en una dirección de fila. Estos métodos pueden permitir escribir los símbolos recibidos cuando los símbolos se leen previamente haciendo que una dirección de escritura de símbolos del desentrelazador de tipo 2 sea idéntica a una dirección de lectura de símbolos de un desentrelazador de tipo 1. Por tanto, un receptor puede realizar desentrelazado usando una única memoria intermedia. Además, puede realizarse una simple implementación porque se realizan métodos de desentrelazado de tipo 1 y tipo 2 escribiendo y leyendo símbolos o bien en una dirección diagonal o bien en una dirección de fila.
Sin embargo, el uso de estos métodos puede provocar un problema en la sincronización en un receptor por el uso de dos esquemas de entrelazado. Por ejemplo, el desentrelazado de los símbolos entrelazados de tipo 1 en forma de tipo 2 puede provocar un deterioro en el rendimiento. Puede haber dos posibles soluciones. La primera solución puede ser determinar un tipo de un bloque de entrelazado que viene después de un preámbulo, usando 1 bit de un tipo de entrelazado de una parte de señalización L1 transmitida. La segunda solución puede ser realizar un desentrelazado usando un tipo según un primer bloque de entrelazado dentro de una trama, si un número de bloques de entrelazado dentro de una trama es un número par. El símbolo desentrelazado puede emitirse a un analizador (r711) sintáctico de segmentos de datos.
La figura 118 muestra una lógica de generación de direcciones que es idéntica con una lógica de generación de direcciones de una única memoria intermedia, cuando un entrelazador de bloque usa dos memorias intermedias como en la figura 106. La lógica de generación de direcciones puede realizar funciones idénticas a las funciones mostradas en la figura 106. Mediante la definición de una profundidad de entrelazado de tiempo D como un número de filas de una memoria de desentrelazado y la definición de una anchura de segmento de datos W como un número de columna, pueden generarse las direcciones mostradas en la figura 118 mediante un generador de direcciones. Las direcciones pueden incluir posiciones piloto. Para aplicar un entrelazado de tiempo a símbolos de entrada que incluyen sólo símbolos de datos, puede requerirse una lógica de control que pueda saltarse las direcciones. Las direcciones usadas en los preámbulos de entrelazado pueden no requerir posiciones piloto y el entrelazado puede realizarse usando bloques L1. La i representa un índice de un símbolo de entrada, N=D*W representa una longitud de bloque de entrelazado. Ri y Ci representan una dirección de fila y una dirección de columna de un símbolo de entrada de orden i, respectivamente. Tw representa un valor de giro de columna o parámetro de giro desde una dirección en la que se ubica un símbolo. Li representa direcciones cuando se implementa una memoria dimensional que tiene una única memoria intermedia. Los valores de Li pueden ser desde 0 hasta (N-1). En esta memoria dimensional, son posibles al menos dos métodos. Li(1) acopla una matriz de memoria fila por fila y Li(2) acopla una matriz de memoria columna por columna. Un receptor puede usar la lógica de generación de direcciones en la lectura de símbolos durante un desentrelazado.
La figura 119 muestra otro ejemplo de un preámbulo. Para un caso en el que se usa un símbolo OFDM que tiene un tamaño de 4K-FFT en un ancho de banda de 7,61 MHz y se usan una sexta portadora dentro de un símbolo OFDM y portadoras en ambos extremos como pilotos, puede suponerse que un número de portadoras que puede usarse en señalización L1 es 2840. Cuando se unen múltiples canales, pueden existir múltiples anchos de banda de preámbulo. El número de portadoras puede cambiar dependiendo de un tipo de pilotos que vaya a usarse, un tamaño de FFT, un número de canales unidos, y otros factores. Si un tamaño de una L1_XFEC_FRAME que incluye L1_cabecera (H) que va a asignarse a un único símbolo OFDM y el bloque L1 FEC (L1_FEC1) es menor que un único símbolo OFDM (5w-a-1), puede repetirse L1_XFEC_FRAME incluyendo L1_cabecera para llenar una parte restante del único símbolo OFDM (5w-a-2). Esto es similar a la estructura de preámbulo de la figura 93. Para que un receptor reciba un segmento de datos ubicado en un determinado ancho de banda de canales unidos, puede ubicarse una ventana de sintonizador del receptor en un determinado ancho de banda.
Si una ventana de sintonizador de un receptor se ubica como 5w-a-3 de la figura 119, puede producir un resultado incorrecto durante la fusión de L1_XFEC_FRAME repetidas. El caso 1 de la figura 119 puede ser un ejemplo de este tipo. Un receptor halla L1_cabecera (H) para ubicar la posición de inicio de una L1_cabecera (H) dentro de una ventana de sintonizador, pero la L1_cabecera hallada puede ser una cabecera de una L1_XFEC_FRAME incompleta (5w-a-4). La información de señalización L1 puede no obtenerse correctamente si se obtiene una longitud de L1_XFEC_FRAME basándose en esa L1_cabecera y un resto de la parte (5w-a-5) se añade a una posición de inicio de esa L1_cabecera. Para evitar un caso de este tipo, un receptor puede necesitar operaciones adicionales para hallar una cabecera de una L1_XFEC_FRAME completa. La figura 120 muestra tales operaciones. En el ejemplo, para hallar una cabecera de una L1_XFEC_FRAME completa, si existe una L1_XFEC_FRAME incompleta en un preámbulo, un receptor puede usar al menos dos L1_cabeceras para hallar una ubicación de inicio de L1_cabecera para fusionar L1_XFEC_FRAME. En primer lugar, un receptor puede hallar L1_cabecera a partir de un símbolo OFDM de preámbulo (5w-b-1). A continuación, usando una longitud de una L1_XFEC_FRAME dentro de la L1_cabecera hallada, el receptor puede comprobar si cada L1_XFEC_FRAME dentro de un símbolo OFDM actual es un bloque completo (5w-b-2). Si no lo es, el receptor puede hallar otra L1_cabecera a partir del símbolo de preámbulo actual (5w-b-3). A partir de una distancia calculada entre una L1_cabecera recién hallada y una L1_cabecera previa, puede determinarse si una cierta L1_XFEC_FRAME es un bloque completo (5w-b-4). A continuación, puede usarse una L1_cabecera de una L1_XFEC_FRAME completa como punto determinado para la fusión. Usando el punto determinado, puede fusionarse la L1_XFEC_FRAME (5w-b-5). Usando estos procesos, puede esperarse el caso 2 o la fusión correcta mostrada en la figura 119 en un receptor. Estos procesos pueden realizarse en el decodificador (r712-L1) de cabecera FEC en la trayectoria de señal L1 de la figura 114.
La figura 121 es un ejemplo de una estructura de preámbulo que puede eliminar las operaciones adicionales mencionadas anteriormente en un receptor. A diferencia de la estructura de preámbulo previa, cuando se llena una parte restante de un símbolo OFDM, sólo L1_FEC1 de una L1_XFEC_FRAME, excluyendo L1_cabecera (H) puede llenarse repetidamente (5w-c-2). De este modo, cuando un receptor halla una posición de inicio de una L1_cabecera (H) para fusionar L1_XFEC_FRAME, puede hallarse L1_cabecera de sólo L1_XFEC_FRAME completa (5w-c-4), por tanto, sin operaciones adicionales, puede fusionarse L1_XFEC_FRAME usando la L1_cabecera hallada. Por tanto, pueden eliminarse los procesos tales como 5w-b-2, 5w-b-3 y 5w-b-4 mostrados en la figura 120 en un receptor. Estos procesos y procesos homólogos de los procesos pueden realizarse en un decodificador FEC (r712-L1) de cabecera en la trayectoria de señal L1 de un receptor de la figura 114 y en la cabecera (705-L1) FEC en la trayectoria de señal L1 de un transmisor de la figura 113.
El desentrelazador (r712-L1) de tiempo en la trayectoria L1 de un receptor de la figura 81 puede desentrelazar células de bloque L1 o células con patrones, excluyendo otras células tales como cabecera de preámbulo y células piloto. Las células de bloque L1 se representan por células con patrones tal como se muestra en la figura 116. La figura 123 muestra otro ejemplo de un transmisor OFDM que usa segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar una función idéntica con el transmisor de la figura 113, a excepción de los bloques añadidos y modificados. El mapeador (1007-L1) de preámbulo puede mapear bloques L1 y cabeceras de bloque L1 que son salidas de la cabecera (705-L1) FEC en símbolos de preámbulo usados en una trama de transmisión. Específicamente, la cabecera de bloque L1 puede repetirse para cada preámbulo y el bloque L1 puede dividirse tanto como un número de preámbulos usados. El entrelazador (1008-L1) de tiempo puede entrelazar bloques L1 que se dividen en preámbulos. En este punto, la cabecera de bloque L1 puede o bien incluirse en el entrelazado o bien no incluirse en el entrelazado. El que la cabecera de bloque L1 se incluya o no, no puede cambiar una estructura de señal de una cabecera de bloque L1 pero puede cambiar un orden de entrelazado y transmisión de bloques L1. El módulo (1015-L1) de repetición L1_XFEC puede repetir los bloques L1_XFEC con entrelazado de tiempo dentro de un ancho de banda de preámbulo. En este punto, la cabecera de bloque L1 puede o bien repetirse dentro de un preámbulo o no repetirse dentro de un preámbulo.
Mediante el uso de los métodos y dispositivos sugeridos, entre otras ventajas es posible implementar una estructura, receptor y transmisor digital eficaz de señalización de capa física.
Mediante la transmisión de información ModCod en cada cabecera de trama BB necesaria para ACM/VCM y la transmisión del resto de señalización de capa física en una cabecera de trama, puede minimizarse la sobrecarga de señalización.
Puede implementarse QAM modificada para una transmisión más eficaz con respecto a la energía o un sistema de difusión digital más robusto con respecto al ruido. El sistema puede incluir un transmisor y receptor para cada ejemplo dado a conocer y sus combinaciones.
Puede implementarse una QAM no uniforme mejorada para una transmisión más eficaz con respecto a la energía o un sistema de difusión digital más robusto con respecto al ruido. También se describe un método del uso de tasa de código del código de corrección de error de NU-MQAM y MQAM. El sistema puede incluir un transmisor y receptor para cada ejemplo dado a conocer y sus combinaciones.
El método de señalización L1 sugerido puede reducir la sobrecarga en un 3\sim4% minimizando la sobrecarga de 1 señalización durante la unión de canal.
Para los expertos en la técnica será evidente que pueden realizarse diversas modificaciones y variaciones en la presente invención sin apartarse de la invención, según las reivindicaciones.

Claims (14)

1. Método para la transmisión de al menos una señal de difusión que tiene datos de servicio para suministrar datos de preámbulo y servicio, comprendiendo el método
codificar los datos de preámbulo;
entrelazar en el tiempo los datos de preámbulo codificados mediante una forma de giro de fila-columna, en el que la forma de giro de fila-columna comprende células de entrada que se escriben en serie en una memoria de entrelazado en una dirección diagonal, y se leen en serie por filas;
formar una trama de señal basándose en los datos de servicio y los datos de preámbulo entrelazados en el tiempo;
modular la trama de señal mediante un método de multiplexación por división de frecuencia ortogonal, OFDM; y
transmitir la trama de señal modulada
en el que la etapa de entrelazar en el tiempo comprende escribir símbolos de datos de preámbulo en la memoria de entrelazado según direcciones en la memoria de entrelazado, caracterizado porque las direcciones se determinan tal como sigue:
para el símbolo de entrada de orden i de la memoria de entrelazado,
6
donde Ci es un índice de columna y Ri es un índice de fila para el símbolo de entrada de orden i, W es un número de columnas de la memoria de entrelazado, D es un número de filas de la memoria de entrelazado y Div operation representa la operación de división que emite un cociente después de la división.
\vskip1.000000\baselineskip
2. Método según la reivindicación 1, caracterizado porque la codificación de los datos de preámbulo comprende además codificar los datos de preámbulo mediante un esquema de comprobación de paridad de baja densidad, LDPC, acortado y perforado.
3. Método según la reivindicación 1, caracterizado porque comprende además;
codificar los datos de servicio; y
entrelazar en el tiempo los datos de servicio codificados mediante una forma de giro de fila-columna, comprendiendo la forma de giro de fila-columna células de entrada que se escriben en serie en la memoria de entrelazado en una dirección diagonal, y se leen en serie por filas.
\vskip1.000000\baselineskip
4. Método según la reivindicación 3, caracterizado porque el entrelazado en el tiempo se realiza considerando posiciones piloto.
5. Método para la recepción de una señal de difusión, que comprende;
recibir la señal de difusión incluyendo una trama de señal, comprendiendo la trama de señal símbolos de datos de preámbulo y símbolos de datos de servicio, teniendo los símbolos de datos de preámbulo información de señalización L1 para señalizar los símbolos de datos de servicio;
demodular la señal de difusión recibida mediante el uso de un método de multiplexación por división de frecuencia ortogonal, OFDM;
desentrelazar en el tiempo los símbolos de datos de preámbulo de la trama de señal mediante una forma de giro de fila-columna, comprendiendo la forma de giro de fila-columna células de entrada que se escriben en serie en una memoria de desentrelazado en una dirección diagonal, y se leen en serie por filas;
demapear los símbolos de datos de preámbulo desentrelazados en el tiempo en bits; y
\newpage
decodificar los bits mediante un esquema de decodificación de comprobación de paridad de baja densidad, LDPC, acortado y perforado,
en el que el desentrelazado en el tiempo comprende escribir los símbolos de datos de preámbulo en la memoria de desentrelazado según direcciones en la memoria de desentrelazado, caracterizado porque las direcciones se determinan tal como sigue:
para el símbolo de entrada de orden i de la memoria de desentrelazado,
7
donde Ci es un índice de columna y Ri es un índice de fila para el símbolo de entrada de orden i, W es un número de columnas de la memoria de desentrelazado, D es un número de filas de la memoria de desentrelazado y Div operation representa la operación de división que emite un cociente después de la división.
\vskip1.000000\baselineskip
6. Método según la reivindicación 5, caracterizado porque comprende además;
entrelazar en el tiempo los símbolos de datos de servicio mediante una forma de giro de fila-columna, comprendiendo la forma de giro de fila-columna células de entrada que se escriben en serie en la memoria de desentrelazado en una dirección diagonal, y se leen en serie por filas; y
codificar los símbolos de datos desentrelazados en el tiempo mediante un esquema de comprobación de paridad de baja densidad, LDPC.
\vskip1.000000\baselineskip
7. Método según la reivindicación 6, caracterizado porque el desentrelazado en el tiempo se realiza considerando posiciones piloto.
8. Transmisor para la transmisión de al menos una señal de difusión que tiene datos de servicio para suministrar datos de preámbulo y servicio, comprendiendo el transmisor
medios (102) para codificar los datos de preámbulo;
medios (102) para entrelazar en el tiempo los datos de preámbulo codificados mediante una forma de giro de fila-columna, en el que la forma de giro de fila-columna comprende células de entrada que se escriben en una memoria de entrelazado en una dirección diagonal, y se leen en serie por filas;
medios (103) para formar una trama de señal basándose en los datos de servicio y los datos de preámbulo entrelazados en el tiempo;
medios (104) para modular la trama de señal mediante un método de multiplexación por división de frecuencia ortogonal (OFDM); y
medios (105) para transmitir la trama de señal modulada,
en el que los medios (102) para entrelazar en el tiempo realizan el entrelazado en el tiempo para los símbolos de datos de preámbulo escribiendo los símbolos de datos de preámbulo en una memoria de entrelazado según direcciones en la memoria de entrelazado, y caracterizado porque las direcciones se determinan tal como sigue:
para el símbolo de entrada de orden i de la memoria de entrelazado,
8
donde Ci es un índice de columna y Ri es un índice de fila para el símbolo de entrada de orden i, W es un número de columnas de la memoria de entrelazado, D es un número de filas de la memoria de entrelazado y Div operation representa la operación de división que emite un cociente después de la división.
\vskip1.000000\baselineskip
9. Transmisor según la reivindicación 8, caracterizado porque codificar los datos de preámbulo comprende además codificar los datos de preámbulo mediante un esquema de comprobación de paridad de baja densidad, LDPC, acortado/perforado.
10. Transmisor según la reivindicación 8, caracterizado porque comprende además;
medios (102) para codificar los datos de servicio;
medios (102) para entrelazar en el tiempo los datos de servicio codificados mediante una forma de giro de fila-columna, en el que la forma de giro de fila-columna comprende células de entrada que se escriben en serie en la memoria de entrelazado en una dirección diagonal, y se leen en serie por filas.
\vskip1.000000\baselineskip
11. Transmisor según la reivindicación 8, caracterizado porque los medios (102) para entrelazar en el tiempo realizan el entrelazado en el tiempo sin considerar las posiciones piloto.
12. Receptor para la recepción de una señal de difusión, que comprende;
medios para recibir la señal de difusión incluyendo una trama de señal, comprendiendo la trama de señal símbolos de datos de preámbulo y símbolos de datos de servicio, teniendo los símbolos de datos de preámbulo información de señalización L1 para señalizar los símbolos de datos de servicio,
medios (r104) para demodular la señal de difusión recibida mediante el uso de un método de multiplexación por división de frecuencia ortogonal, OFDM;
medios (r102) para desentrelazar en el tiempo los símbolos de datos de preámbulo de la trama de señal mediante una forma de giro de fila-columna, comprendiendo la forma de giro de fila-columna células de entrada que se escriben en serie en una memoria de desentrelazado en una dirección diagonal, y se leen en serie por filas;
medios (r102) para demapear los símbolos de datos de preámbulo desentrelazados en el tiempo en bits; y
medios (r102) para decodificar los bits usando un esquema de decodificación de comprobación de paridad de baja densidad, LDPC, acortado y perforado,
en el que los medios (r102) para desentrelazar en el tiempo realizan desentrelazado en el tiempo para los símbolos de datos de preámbulo escribiendo los símbolos de datos de preámbulo en la memoria de desentrelazado según direcciones en la memoria de desentrelazado, caracterizado porque las direcciones se determinan tal como sigue:
para el símbolo de entrada de orden i de la memoria de desentrelazado,
9
donde Ci es un índice de columna y Ri es un índice de fila para el símbolo de entrada de orden i, W es un número de columnas de la memoria de desentrelazado, D es un número de filas de la memoria de desentrelazado y Div operation representa la operación de división que emite un cociente después de la división.
\vskip1.000000\baselineskip
13. Receptor según la reivindicación 12, caracterizado porque los medios (r102) para desentrelazar en el tiempo realizan el desentrelazado en el tiempo de los símbolos de datos de servicio mediante una forma de giro de fila-columna, en el que las células de entrada se escriben en serie en la memoria de desentrelazado en una dirección diagonal, y se leen en serie por filas; y
los medios (r102) para decodificar realizan la decodificación de los símbolos de datos desentrelazados en el tiempo usando un esquema de decodificación LDPC.
\vskip1.000000\baselineskip
14. Receptor según la reivindicación 12, caracterizado porque los medios (r102) para desentrelazar en el tiempo realizan el desentrelazado en el tiempo sin considerar las posiciones piloto.
ES09161875T 2009-01-15 2009-06-03 Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal. Active ES2374649T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14473609P 2009-01-15 2009-01-15
US144736P 2009-01-15

Publications (1)

Publication Number Publication Date
ES2374649T3 true ES2374649T3 (es) 2012-02-20

Family

ID=41131831

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09161875T Active ES2374649T3 (es) 2009-01-15 2009-06-03 Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.

Country Status (10)

Country Link
EP (1) EP2209246B1 (es)
KR (1) KR101556166B1 (es)
CN (1) CN102282843B (es)
AT (1) ATE526744T1 (es)
DK (1) DK2209246T3 (es)
ES (1) ES2374649T3 (es)
PL (1) PL2209246T3 (es)
PT (1) PT2209246E (es)
SI (1) SI2209246T1 (es)
WO (1) WO2010082713A1 (es)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
GB2515539A (en) * 2013-06-27 2014-12-31 Samsung Electronics Co Ltd Data structure for physical layer encapsulation
CN106416266B (zh) 2014-06-02 2019-08-20 Lg电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
WO2016140514A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and segmentation method thereof
CN109997401B (zh) * 2016-11-29 2021-02-12 华为技术有限公司 通信方法、设备及系统
KR101927811B1 (ko) * 2016-12-27 2018-12-11 국방과학연구소 에일리어싱을 활용한 부분 나이키스트 통신신호 획득 장치 및 그 제어 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1131603C (zh) * 2001-07-13 2003-12-17 清华大学 宽带多媒体业务的有线接入方法
JP5415280B2 (ja) 2007-01-16 2014-02-12 コーニンクレッカ フィリップス エヌ ヴェ データビット又はシンボルをインタリーブするためのシステム、装置及び方法
KR100921465B1 (ko) * 2007-04-19 2009-10-13 엘지전자 주식회사 디지털 방송 신호 송수신기 및 그 제어 방법

Also Published As

Publication number Publication date
DK2209246T3 (da) 2012-01-23
KR20110104555A (ko) 2011-09-22
PT2209246E (pt) 2012-01-10
EP2209246B1 (en) 2011-09-28
WO2010082713A1 (en) 2010-07-22
CN102282843B (zh) 2014-08-20
EP2209246A1 (en) 2010-07-21
KR101556166B1 (ko) 2015-09-30
SI2209246T1 (sl) 2012-01-31
CN102282843A (zh) 2011-12-14
PL2209246T3 (pl) 2012-06-29
ATE526744T1 (de) 2011-10-15

Similar Documents

Publication Publication Date Title
ES2436081T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2427164T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2372023T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.
ES2435841T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2385794T3 (es) Aparato y método de transmisión y recepción de una señal de difusión
ES2429351T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2413756T3 (es) Aparato y método para recibir una señal
ES2440796T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2394773T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2446392T3 (es) Aparato y método para transmitir y recibir una señal de difusión
ES2406070T3 (es) Aparato y método para transmitir y recibir una sañal de difusión
ES2432098T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2371387T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.
ES2436880T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2534105T3 (es) Aparato y método para transmitir y recibir una señal de difusión
ES2385021T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal
ES2395480T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2374649T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.
ES2425770T3 (es) Aparato y método para transmitir y recibir una señal usando intercalado en el tiempo
ES2529097T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal
ES2445194T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2450057T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2394793T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2404182T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal