ES2425770T3 - Aparato y método para transmitir y recibir una señal usando intercalado en el tiempo - Google Patents

Aparato y método para transmitir y recibir una señal usando intercalado en el tiempo Download PDF

Info

Publication number
ES2425770T3
ES2425770T3 ES09161834T ES09161834T ES2425770T3 ES 2425770 T3 ES2425770 T3 ES 2425770T3 ES 09161834 T ES09161834 T ES 09161834T ES 09161834 T ES09161834 T ES 09161834T ES 2425770 T3 ES2425770 T3 ES 2425770T3
Authority
ES
Spain
Prior art keywords
time
data
signaling
information
symbols
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09161834T
Other languages
English (en)
Inventor
Woo Suk Ko
Jeong Hwan Park
Sang Chul Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of ES2425770T3 publication Critical patent/ES2425770T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/003Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053Allocation of signaling, i.e. of overhead other than pilot signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2721Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions the interleaver involves a diagonal direction, e.g. by using an interleaving matrix with read-out in a diagonal direction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356Unequal error protection [UEP]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618Shortening and extension of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6356Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072Error control for data other than payload data, e.g. control data
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092Error control systems characterised by the topology of the transmission link
    • H04L2001/0093Point-to-multipoint
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/0001Arrangements for dividing the transmission path
    • H04L5/0003Two-dimensional division
    • H04L5/0005Time-frequency
    • H04L5/0007Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Radio Transmission System (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

Un método de transmisión de una señal de difusión a un receptor, el método que comprende: correlacionar bits para datos de un Conducto de Capa Física, PLP, en símbolos de datos; construir al menos un segmento de datos que transporta uno o más PLP; intercalar en el tiempo los símbolos de datos en el segmento de datos mediante una forma trenzada fila-columna en la que las celdas de entrada se escriben en serie en una memoria en una dirección diagonal y se leen en serie en modo fila; intercalar en el tiempo selectivamente información de señalización de Capa-1, L1, según la información de profundidad de intercalado en el tiempo para la información de señalización de L1 mediante una forma trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada se escriben en serie en una memoria en dirección diagonal, y se leen en serie en modo fila, en donde las posiciones de piloto se excluyen en el intercalado en el tiempo; construir una trama de señal basada en símbolos de preámbulo y el al menos un segmento de datos, el al menos un segmento de datos que incluye los símbolos de datos intercalados en el tiempo, los símbolos de preámbulo que tienen información de señalización de L1 intercalada en el tiempo selectivamente y una cabecera de la información de señalización de L1, en donde la cabecera incluye la información de profundidad de intercalado en el tiempo para la información de señalización de L1; modular la trama de señal mediante un método de Multiplexación por División de Frecuencia Ortogonal, OFDM; y transmitir la trama de señal modulada, en donde el intercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de datos, un número de filas de un bloque de intercalado en el tiempo en la memoria corresponde a la profundidad de intercalado en el tiempo y un número de columnas del bloque de intercalado en el tiempo en la memoria corresponde a la anchura del segmento de datos, y en donde la información de señalización de L1 incluye información de la profundidad de intercalado en el tiempo para el segmento de datos.

Description

$SDUDWR\P«WRGRSDUDWUDQVPLWLU\UHFLELUXQDVH³DOXVDQGRLQWHUFDODGRHQHOWLHPSR
Antecedentes de la invención
Campo de la invención
La presente invención se refiere a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, y más particularmente, a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.
Descripción de la técnica relacionada
Según se ha desarrollado la tecnología de difusión digital, los usuarios han recibido una imagen en movimiento de
alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento de los componentes físicos, se proporcionará un entorno mejor a los usuarios en el futuro. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una variedad de servicios complementarios a los usuarios así como una señal de vídeo y una señal de audio.
La Difusión de Video Digital (DVB)-C2 es la tercera especificación que se une a la familia de DVB de sistemas de
transmisión de segunda generación. Desarrollada en 1994, hoy DVB-C está desplegada en más de 50 millones de sintonizadores de cable en todo el mundo. En línea con los otros sistemas de DVB de segunda generación, la DVB-C2 usa una combinación de códigos de Comprobación de paridad de baja densidad (LDPC) y BCH. Esta potente Corrección de Errores sin canal de retorno (FEC) proporciona alrededor de 5 dB de mejora de relación portadora a ruido sobre DVB-C. Esquemas apropiados de intercalado de bits optimizan la robustez total del sistema de FEC.
Extendidas por una cabecera, estas tramas se llaman Conductos de Capa Física (PLP). Uno o más de estos PLP se multiplexan en un segmento de datos. El intercalado de dos dimensiones (en los dominios del tiempo y de la frecuencia) se aplica a cada segmento permitiendo al receptor eliminar el impacto de los deterioros de ráfagas y la interferencia selectiva de frecuencia tal como una entrada de frecuencia única.
El documento de la ORGANIZACIÓN DVB: “DVB_TM_C2_063_SONY_C2_CfT_response.pdf”, DVB, DIFUSIÓN DE
VIDEO DIGITAL, C/O EBU – 17A ANCIENNE ROUTE – CH-1218 GRAND SACONNEX, GINEBRA – SUIZA, del 17 de junio de 2008 () describe un sistema de DVB-C2 según la técnica anterior.
Con el desarrollo de estas tecnologías de difusión digital, se aumenta un requerimiento de un servicio tal como una señal de vídeo y una señal de audio y se aumenta gradualmente el tamaño de los datos deseados por los usuarios o el número de canales de difusión.
Compendio de la invención
Por consiguiente, la presente invención se dirige a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal que obvia sustancialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.
Un objeto de la presente invención es proporcionar un método de transmisión de una señal de difusión a un receptor,
el método que comprende: correlacionar bits para datos de un Conducto de Capa Física, PLP, a símbolos de datos; construir al menos un segmento de datos que transporta uno o más PLP; intercalar en el tiempo los símbolos de datos en el segmento de datos mediante una forma trenzada fila-columna en la que las celdas de entrada se escriben en serie en una memoria en una dirección diagonal, y se leen en serie en modo fila; selectivamente intercalar en el tiempo información de señalización de Capa-1, L1, según la información de profundidad de
intercalado en el tiempo para la información de señalización de L1 mediante una forma trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada se escriben en serie en una memoria en una dirección diagonal, y se leen en serie en modo fila, en donde las posiciones piloto se excluyen en el intercalado en el tiempo; construir una trama de señal basada en símbolos de preámbulo y el al menos un segmento de datos, el al menos un segmento de datos que incluye los símbolos de datos intercalados en el tiempo, los símbolos de preámbulo que
tienen selectivamente información de señalización de L1 intercalada en el tiempo y una cabecera de la información de señalización de L1, en donde la cabecera incluye la información de profundidad de intercalado en el tiempo para la información de señalización de L1; modular la trama de señal mediante un método de Multiplexación por División en Frecuencia Ortogonal, OFDM; y transmitir la trama de señal modulada, en donde el intercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de datos, un número de filas de un bloque de intercalado en el
tiempo en la memoria corresponde a la profundidad de intercalado en el tiempo y un número de columnas del bloque de intercalado en el tiempo en la memoria corresponde a la anchura del segmento de datos, y en donde la información de señalización de L1 incluye información de profundidad de intercalado en el tiempo para el segmento de datos.
Otro aspecto de la presente invención proporciona un método de recepción de una señal de difusión, el método que comprende: recibir la señal de difusión que incluye una trama de señal, la trama de señal que comprende símbolos de preámbulo y segmentos de datos, los símbolos de preámbulo que tienen información de señalización de Capa-1, L1, y una cabecera de información de señalización de Capa-1, L1, y el segmento de datos que incluye uno o más Conductos de Capa Física, PLP, en donde la cabecera incluye información de profundidad de intercalado en el tiempo para la información de señalización de L1; demodular la señal de difusión recibida mediante el uso de un método de Multiplexación por División en Frecuencia Ortogonal, OFDM; desintercalar en el tiempo los símbolos de datos mediante una forma trenzada fila-columna en la que las celdas de entrada se escriben en serie en una memoria en modo fila, y se leen en serie en una dirección diagonal; realizar selectivamente el desintercalado en el tiempo en la información de señalización de L1 según la información de profundidad de intercalado en el tiempo para la información de señalización de L1 mediante una forma trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada se escriben en serie en una memoria en una dirección diagonal, y se leen en serie en modo fila, en donde las posiciones piloto se excluyen en el desintercalado en el tiempo; descorrelacionar los símbolos de datos desintercalados en el tiempo en bits; y decodificar los bits mediante un esquema de decodificación de Comprobación de Paridad de Baja Densidad, LDPC, en donde el desintercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de dato, un número de filas de un bloque de desintercalado en el tiempo en la memoria corresponde a la profundidad de intercalado en el tiempo y un número de columnas del bloque de desintercalado en el tiempo en la memoria corresponde a la anchura del segmento de datos, y en donde la información de señalización de L1 incluye información de la profundidad de intercalado en el tiempo para el
segmento de datos.
Aún otro aspecto de la presente invención proporciona un transmisor de transmisión de una señal de difusión a un
receptor, el transmisor que comprende: medios para correlacionar bits para datos de un Conducto de Capa Física,
PLP, a símbolos de datos; medios para construir al menos un segmento de datos que transporta uno o más PLP;
medios para intercalar en el tiempo los símbolos de datos en el segmento de datos mediante una forma trenzada fila-columna en la que las celdas de entrada se escriben en serie en una memoria en una dirección diagonal, y se
leen en serie en modo fila; medios para selectivamente intercalar en el tiempo información de señalización de Capa
1, L1, según la información de profundidad de intercalado en el tiempo para la información de señalización de L1
mediante una forma trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada se
escriben en serie en una memoria en una dirección diagonal, y se leen en serie en modo fila, en donde las posiciones piloto se excluyen en el intercalado en el tiempo; medios para construir una trama de señal basada en
símbolos de preámbulo y el al menos un segmento de datos, el al menos un segmento de datos que incluye los
símbolos de datos intercalados en el tiempo, los símbolos de preámbulo que tienen selectivamente información de
señalización de L1 intercalada en el tiempo y una cabecera de la información de señalización de L1, en donde la
cabecera incluye la información de profundidad de intercalado en el tiempo para la información de señalización de L1; medios para modular la trama de señal mediante un método de Multiplexación por División en Frecuencia
Ortogonal, OFDM; y medios para transmitir la trama de señal modulada, en donde el intercalado en el tiempo de los
símbolos de datos se realiza a nivel de segmento de datos, un número de filas de un bloque de intercalado en el
tiempo en la memoria corresponde a la profundidad de intercalado en el tiempo y un número de columnas del bloque
de intercalado en el tiempo en la memoria corresponde a la anchura del segmento de datos, y en donde la información de señalización de L1 incluye información de profundidad de intercalado en el tiempo para el segmento
de datos.
Aún otro aspecto de la presente invención proporciona un receptor de recepción de una señal de difusión, el receptor
que comprende: medios para recibir la señal de difusión que incluye una trama de señal, la trama de señal que
comprende símbolos de preámbulo y segmentos de datos, los símbolos de preámbulo que tienen información de señalización de Capa-1, L1, y una cabecera de la información de señalización de L1, y el segmento de datos que
incluye uno o más Conductos de Capa Física, PLP, en donde la cabecera incluye información de profundidad de
intercalado en el tiempo para la información de señalización de L1; medios para demodular la señal de difusión
recibida mediante el uso de un método de Multiplexación por División en Frecuencia Ortogonal, OFDM; medios para
desintercalar en el tiempo los símbolos de datos mediante una forma trenzada fila-columna en la que las celdas de entrada se escriben en serie en una memoria en modo fila, y se leen en serie en una dirección diagonal; medios para
realizar selectivamente el desintercalado en el tiempo en la información de señalización de L1 según la información
de profundidad de intercalado en el tiempo para la información de señalización de L1 mediante una forma trenzada
fila-columna en la que las celdas de datos de señalización de L1 de entrada se escriben en serie en una memoria en
una dirección diagonal, y se leen en serie en modo fila, en donde las posiciones piloto se excluyen en el desintercalado en el tiempo; medios para descorrelacionar los símbolos de datos desintercalados en el tiempo en
bits; y medios para decodificar los bits mediante un esquema de decodificación de Comprobación de Paridad de
Baja Densidad, LDPC, en donde el desintercalado en el tiempo de los símbolos de datos se realiza a nivel de
segmento de dato, un número de filas de un bloque de desintercalado en el tiempo en la memoria corresponde a la
profundidad de intercalado en el tiempo y un número de columnas del bloque de desintercalado en el tiempo en la memoria corresponde a la anchura del segmento de datos, y en donde la información de señalización de L1 incluye
información de la profundidad de intercalado en el tiempo para el segmento de datos.
Breve descripción de los dibujos
Los dibujos anexos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen una parte de esta solicitud, ilustran la(s) realización(es) de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:
La Fig. 1 es un ejemplo de Modulación de amplitud en cuadratura (QAM) -64 usada en el DVB-T europeo.
La Fig. 2 es un método de Código Gray Reflejado Binario (BRGC). La Fig. 3 es una salida cerca de Gaussiana modificando la 64-QAM usada en DVB-T. La Fig. 4 es la distancia Hamming entre un Par reflejado en BRGC. La Fig. 5 es característica en QAM donde existe un Par reflejado para cada eje I y eje Q. La Fig. 6 es un método de modificación de la QAM usando un Par reflejado de BRGC.
La Fig. 7 es un ejemplo de 64/256/1024/4096-QAM modificada. Las Fig. 8-9 son un ejemplo de 64-QAM modificada usando un Par Reflejado de BRGC. Las Fig. 10-11 son un ejemplo de 256-QAM modificada usando un Par Reflejado de BRGC. Las Fig. 12-13 son un ejemplo de 1024-QAM modificada usando un Par Reflejado de BRGC (0~511). Las Fig. 14-15 son un ejemplo de 1024-QAM modificada usando un Par Reflejado de BRGC (512~1023).
Las Fig. 16-17 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (0~511). Las Fig. 18-19 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (512~1023). Las Fig. 20-21 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (1024~1535). Las Fig. 22-23 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (1536~2047). Las Fig. 24-25 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (2048~2559).
Las Fig. 26-27 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (2560~3071). Las Fig. 28-29 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (3072~3583). Las Fig. 30-31 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (3584~4095). La Fig. 32 es un ejemplo de Correlación de bits de QAM Modificada donde 256-QAM se modifica usando BRGC. La Fig. 33 es un ejemplo de transformación de MQAM en una Constelación no uniforme.
La Fig. 34 es un ejemplo de sistema de transmisión digital. La Fig. 35 es un ejemplo de un procesador de entrada. La Fig. 36 es una información que se puede incluir en Banda Base (BB). La Fig. 37 es un ejemplo de BICM. La Fig. 38 es un ejemplo de codificador acortado/perforado.
La Fig. 39 es un ejemplo de aplicación de varias constelaciones. La Fig. 40 es otro ejemplo de casos donde se considera compatibilidad entre sistemas convencionales. La Fig. 41 es una estructura de trama que comprende un preámbulo para señalización de L1 y un símbolo de datos
para datos de PLP. La Fig. 42 es un ejemplo de formador de tramas. La Fig. 43 es un ejemplo de inserción de piloto (404) mostrada en la Fig. 4. La Fig. 44 es una estructura de SP.
La Fig. 45 es una nueva estructura de SP o Patrón Piloto (PP) 5'. La Fig. 46 es una estructura PP5' sugerida. La Fig. 47 es una relación entre el símbolo de datos y el preámbulo. La Fig. 48 es otra relación entre el símbolo de datos y el preámbulo.
La Fig. 49 es un ejemplo de perfil de retardo del canal por cable. La Fig. 50 es una estructura de piloto disperso que usa z=56 y z=112. La Fig. 51 es un ejemplo de modulador basado en OFDM. La Fig. 52 es un ejemplo de estructura de preámbulo. La Fig. 53 es un ejemplo de Decodificación de preámbulo.
La Fig. 54 es un proceso para el diseño de preámbulo más optimizado. La Fig. 55 es otro ejemplo de estructura de preámbulo. La Fig. 56 es otro ejemplo de Decodificación de preámbulo. La Fig. 57 es un ejemplo de Estructura de preámbulo. La Fig. 58 es un ejemplo de decodificación de L1.
La Fig. 59 es un ejemplo de procesador analógico. La Fig. 60 es un ejemplo de sistema de receptor digital. La Fig. 61 es un ejemplo de procesador analógico usado en el receptor. La Fig. 62 es un ejemplo de demodulador. La Fig. 63 es un ejemplo de analizador sintáctico de tramas.
La Fig. 64 es un ejemplo de demodulador de BICM. La Fig. 65 es un ejemplo de decodificación de LDPC que usa acortado/perforación. La Fig. 66 es un ejemplo de procesador de salida. La Fig. 67 es un ejemplo de tasa de repetición de bloque de L1 de 8 MHz. La Fig. 68 es un ejemplo de tasa de repetición de bloque de L1 de 8 MHz.
La Fig. 69 es una nueva tasa de repetición de bloque de L1 de 7,61 MHz. La Fig. 70 es un ejemplo de señalización de L1 que se transmite en la cabecera de trama. La Fig. 71 es el resultado de la simulación de la Estructura de L1 y del preámbulo. La Fig. 72 es un ejemplo de intercalador de símbolos. La Fig. 73 es un ejemplo de una transmisión de bloque de L1.
La Fig. 74 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 75 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 76 es una tabla que analiza la sobrecarga de señalización de L1 que se transmite en la cabecera de la
FECFRAME en la Inserción de Cabecera de ModCod (307) en el recorrido de los datos del módulo de BICM mostrado en la Fig. 3. La Fig. 77 está mostrando una estructura para la cabecera de FECFRAME para minimizar la sobrecarga. La Fig. 78 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 antes mencionada. La Fig. 79 está mostrando ejemplos de una trama de transmisión y una estructura de trama de FEC.
La Fig. 80 está mostrando un ejemplo de señalización de L1. La Fig. 81 está mostrando un ejemplo de señalización de L1 previa. La Fig. 82 está mostrando una estructura de bloque de señalización de L1. La Fig. 83 está mostrando un intercalado en el tiempo de L1.
La Fig. 84 está mostrando un ejemplo para extracción de información de modulación y código. La Fig. 85 está mostrando otro ejemplo de señalización de L1 previa. La Fig. 86 está mostrando un ejemplo de programación del bloque de señalización de L1 que se transmite en un
preámbulo. La Fig. 87 está mostrando un ejemplo de señalización de L1 previa donde se considera un aumento de potencia.
La Fig. 88 está mostrando un ejemplo de señalización de L1. La Fig. 89 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 90 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 91 está mostrando un ejemplo de sincronización de L1 previa. La Fig. 92 está mostrando un ejemplo de señalización de L1 previa.
La Fig. 93 está mostrando un ejemplo de señalización de L1. La Fig. 94 está mostrando un ejemplo de recorrido de señalización de L1. La Fig. 95 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 96 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 97 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama.
La Fig. 98 está mostrando un ejemplo de señalización de L1. La Fig. 99 es un ejemplo de intercalador de símbolos. La Fig. 100 está mostrando un rendimiento de intercalado del intercalador en tiempo de la Fig. 99. La Fig. 101 es un ejemplo de intercalador de símbolos. La Fig. 102 está mostrando un rendimiento de intercalado del intercalador en tiempo de la Fig. 101.
La Fig. 103 es un ejemplo de desintercalador de símbolos.
Descripción de las realizaciones preferentes
Ahora se hará referencia en detalle a las realizaciones preferidas de la presente invención, ejemplos de las cuales se ilustran en los dibujos anexos. Siempre que sea posible, se usarán los mismos números de referencia en todos los dibujos para referirse a las mismas partes o similares.
En la siguiente descripción, el término quot;servicioquot; es indicativo de cualquiera de los contenidos de difusión que se pueden transmitir/recibir mediante el aparato de transmisión/recepción de señal.
La modulación de amplitud en cuadratura (QAM) que usa el Código Binario Reflejado Gray (BRGC) se usa como modulación en un entorno de transmisión de difusión donde se usa Modulación Codificada de Intercalado de Bits (BICM) convencional. La Fig. 1 muestra un ejemplo de 64-QAM usada en la DVB-T europea.
El BRGC se puede hacer usando el método mostrado en la Fig. 2. Un BRGC de n bits se puede hacer añadiendo un código inverso de BRGC de (n-1) bits (es decir, código reflejado) a una parte trasera de (n-1) bits, añadiendo ceros a una parte delantera del BRGC de (n-1) bits original, y añadiendo unos a una parte delantera del código reflejado. El código BRGC hecho mediante este método tiene una distancia de Hamming entre códigos adyacentes de uno (1). Además, cuando se aplica BRGC a QAM, la distancia de Hamming entre un punto y los cuatro puntos que están
más estrechamente adyacentes al punto, es uno (1) y la distancia de Hamming entre el punto y otros cuatro puntos que son los segundos más estrechamente adyacentes al punto, es dos (2). Tal característica de las distancias de Hamming entre un punto específico de la constelación y otros puntos adyacentes se pueden denominar como regla de correlación de Gray en QAM.
Para hacer un sistema robusto contra el Ruido Blanco Gaussiano Aditivo (AWGN), la distribución de las señales transmitidas desde un transmisor se puede hacer cercana a una distribución Gaussiana. Para ser capaces de hacer
eso, se pueden modificar las ubicaciones de los puntos en la constelación. La Fig. 3 muestra una salida cerca a Gaussiana modificando la 64-QAM usada en DVB-T. Tal constelación se puede denominar como QAM No uniforme (NU-QAM).
Para hacer una constelación de QAM No uniforme, se puede usar la Función de Distribución Acumulativa (CDF) Gaussiana. En caso de 64, 256, o 1024 QAM, es decir, 2^N AM, la QAM se puede dividir en dos N-PAM
independientes. Dividiendo la CDF Gaussiana en N secciones de probabilidad idéntica y permitiendo que un punto de señal en cada sección represente la sección, se puede hacer una constelación que tenga distribución Gaussiana. En otras palabras, se puede definir la coordenada xj de la N-PAM no uniforme recientemente definida como sigue:
La Fig. 3 es un ejemplo de transformación de 64QAM de DVB-T en NU-64QAM usando los métodos anteriores. La
Fig. 3 representa un resultado de modificación de las coordenadas de cada eje I y eje Q usando los métodos anteriores y correlacionando los puntos de la constelación previos a las coordenadas recientemente definidas. En caso de 32, 128, o 512 QAM, es decir, QAM cruzada, que no es 2^N QAM, modificando apropiadamente Pj, se puede encontrar una nueva coordenada.
Una realización de la presente invención puede modificar la QAM que usa un BRGC usando las características del
BRGC. Como se muestra en la Fig. 4, la distancia de Hamming entre un Par reflejado en BRGC es uno debido a que difiere solamente en un bit que se añade a la parte delantera de cada código. La Fig. 5 muestra las características en QAM donde existe un Par reflejado para cada eje I y eje Q. En esta figura, el Par reflejado existe en cada lado de la línea negra de puntos.
Usando los Pares reflejados que existen en QAM, se puede reducir una potencia media de una constelación QAM
mientras que se mantiene la regla de correlación de Gray en QAM. En otras palabras, en una constelación donde una potencia media está normalizada como 1, se puede aumentar la distancia Euclideana mínima en la constelación. Cuando esta QAM modificada se aplica a los sistemas de difusión o de comunicación, es posible implementar o bien un sistema más robusto al ruido que usa la misma energía que un sistema convencional o bien un sistema con el mismo rendimiento que un sistema convencional pero que usa menos energía.
La Fig. 6 muestra un método de modificación de QAM usando un Par reflejado de BRGC. La Fig. 6a muestra una constelación y la Fig. 6b muestra un diagrama de flujo para modificar la QAM usando un Par reflejado de BRGC. Primero, necesita ser encontrado un punto objetivo que tenga la potencia más alta entre los puntos de la constelación. Los puntos candidatos son puntos donde ese punto objetivo puede moverse y son los puntos colindantes más cercanos del par reflejado del punto objetivo. Entonces, necesita ser encontrado un punto vacío (es
decir, un punto que aún no está tomado por otros puntos) que tenga la potencia más pequeña entre los puntos candidatos y se comparan la potencia del punto objetivo y la potencia de un punto candidato. Si la potencia del punto candidato es más pequeña, el punto objetivo se mueve al punto candidato. Estos procesos se repiten hasta que una potencia media de los puntos en la constelación alcance un mínimo mientras que se mantiene la regla de correlación de Gray.
La Fig. 7 muestra un ejemplo de 64/256/1024/4096-QAM modificada. Los valores corrrelacionados de Gray corresponden a las Fig. 8 ~ 31 respectivamente. Además de estos ejemplos, se pueden realizar otros tipos de QAM modificada que permiten idéntica optimización de potencia. Esto es debido a que un punto objetivo puede moverse a múltiples puntos candidatos. La QAM modificada sugerida se puede aplicar a, no solamente la 64/256/1024/4096-QAM, sino también a una QAM cruzada, una QAM de mayor tamaño, o modulaciones que usan otro BRGC distinto
de QAM.
La Fig. 32 muestra un ejemplo de Correlación de bits de QAM Modificada donde 256-QAM se modifica usando BRGC. La Fig. 32a y la Fig. 32b muestran correlación de los Bits Más Significativos (MSB). Los puntos indicados como círculos rellenos representan correlaciones de unos y puntos indicados como círculos en blanco representan correlaciones de ceros. De la misma manera, cada bit se correlaciona como se muestra en las figuras desde (a) hasta (h) en la Fig. 32, hasta que se correlacionan los Bits Menos Significativos (LSB). Como se muestra en la Fig. 32, la QAM Modificada puede permitir la decisión de bits usando solamente los ejes I o Q como la QAM convencional, excepto para un bit que está próximo al MSB (Fig. 32c y Fig. 32d). Usando estas características, se
puede hacer un receptor simple modificando parcialmente un receptor para QAM. Se puede implementar un receptor eficiente comprobando tanto los valores de I como de Q solamente cuando se determina el bit próximo al MSB y calculando solamente I o Q para el resto de bits. Este método se puede aplicar a una LLR Aproximada, una LLR Exacta, o una Decisión firme.
Usando la QAM Modificada o MQAM, que usa las características del BRGC anterior, se puede hacer una Constelación no uniforme o NU-MQAM. En la ecuación anterior donde se usa una CDF Gaussiana, Pj se puede modificar para adaptarse a la MQAM. Al igual que la QAM, en MQAM, se pueden considerar dos PAM que tienen eje I y eje Q. No obstante, a diferencia de la QAM donde un número de puntos que corresponden a un valor de cada eje PAM son idénticos, el número de puntos cambia en MQAM. Si un número de puntos que corresponde al valor de
orden j de la PAM se define como nj en una MQAM donde existe un total de M puntos de la constelación, entonces Pj se puede definir como sigue:
Usando la Pj recientemente definida, la MQAM se puede transformar en una Constelación no uniforme. Pj se puede definir como sigue para el ejemplo de 256-MQAM.
La Fig. 33 es un ejemplo de transformación de MQAM en una Constelación no uniforme. La NU-MQAM hecha usando estos métodos puede conservar las características de los receptores de MQAM con las coordenadas modificadas de cada PAM. De esta manera, se puede implementar un receptor eficiente. Además, se puede implementar un sistema más robusto al ruido que la NU-QAM previa. Para un sistema transmisión de difusión más
eficiente, es posible la hibridación de MQAM y NU-MQAM. En otras palabras, se puede implementar un sistema más robusto al ruido usando MQAM para un entorno donde se usa un código de corrección de errores con la tasa de código alta y usando NU-MQAM de otro modo. Para tal caso, un transmisor puede permitir a un receptor tener información de la tasa de código de un código de corrección de errores usado actualmente y un tipo de modulación usado actualmente de manera que el receptor pueda demodular según la modulación usada actualmente.
La Fig. 34 muestra un ejemplo de sistema de transmisión digital. Las entradas pueden comprender un número de flujos de MPEG-TS o flujos de GSE (Encapsulación General de Flujos). Un módulo de procesador de entrada 101 puede añadir parámetros de transmisión al flujo de entrada y realizar una programación para un módulo de BICM
102. El módulo de BICM 102 puede añadir redundancia e intercalar datos para la corrección de errores del canal de transmisión. Un formador de tramas 103 puede construir tramas añadiendo pilotos e información de señalización de
capa física. Un modulador 104 puede realizar la modulación en los símbolos de entrada en métodos eficientes. Un procesador analógico 105 puede realizar diversos procesos para convertir las señales digitales de entrada en señales analógicas de salida.
La Fig. 35 muestra un ejemplo de un procesador de entrada. El flujo de MPEG-TS o de GSE de entrada se puede transformar mediante un preprocesador de entrada en un total de n flujos que se procesarán independientemente. Cada uno de esos flujos puede ser o bien una trama de TS completa que incluye múltiples componentes de servicio
o bien una trama de TS mínima que incluye un componente de servicio (es decir, vídeo o audio). Además, cada uno de esos flujos puede ser un flujo de GSE que transmite o bien múltiples servicios o bien un único servicio.
El módulo de interfaz de entrada 202-1 puede asignar un número de bits de entrada igual a la capacidad máxima del campo de datos de una trama en Banda Base (BB). Se puede insertar un rellenado para completar la capacidad de
bloque de código de LDPC/BCH. El módulo de sincronización del flujo de entrada 203-1 puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del Flujo de Transporte (o Flujo Genérico empaquetado), para garantizar tasas de bit y retardo constantes extremo a extremo.
Para permitir que el Flujo de Transporte se recombine sin requerir memoria adicional en el receptor, los Flujos de Transporte de entrada se retardan mediante los compensadores de retardo 204-1~n considerando los parámetros de intercalado de los PLP de datos en un grupo y el PLP común correspondiente. Los módulos de eliminación de paquetes nulos 205-1~n pueden aumentar la eficiencia de transmisión eliminando el paquete nulo insertado para un caso de servicio de VBR (tasa de bits variable). Los módulos de codificador de Comprobación de Redundancia Cíclica (CRC) 206-1~n pueden añadir una paridad de CRC para aumentar la fiabilidad de la transmisión de una
trama en BB. Los módulos de inserción de cabecera en BB 207-1~n pueden añadir una cabecera de trama en BB a una parte de inicio de una trama en BB. La información que se puede incluir en la cabecera en BB se muestra en la Fig. 36.
Un Módulo fusionador/segmentador 208 puede realizar la segmentación de trama en BB de cada PLP, fusionando
las tramas en BB de múltiples PLP, y programando cada trama en BB dentro de una trama de transmisión. Por lo tanto, el módulo fusionador/segmentador 208 puede sacar la información de señalización de L1 que se refiere a la asignación del PLP en la trama. Por último, un módulo aleatorizador en BB 209 puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre los bits dentro de los flujos de bits. Los módulos sombreados en la Fig. 35 son módulos usados cuando el sistema de transmisión usa un PLP único, los otros módulos en la Fig. 35 son
módulos usados cuando el dispositivo de transmisión usa múltiples PLP.
La Fig. 37 muestra un ejemplo de módulo de BICM. La Fig. 37a muestra el recorrido de los datos y la Fig. 37b muestra el recorrido de L1 del módulo de BICM. Un módulo codificador externo 301 y un módulo codificador interno 303 pueden añadir redundancia a los flujos de bits de entrada para corrección de errores. Un módulo intercalador externo 302 y un módulo intercalador interno 304 pueden intercalar bits para impedir un error de ráfaga. El Módulo intercalador externo 302 se puede omitir si la BICM es específicamente para DVB-C2. Un módulo demultiplexor de bits 305 puede controlar la fiabilidad de cada bit sacado desde el módulo intercalador interno 304. Un módulo correlacionador de símbolos 306 puede correlacionar los flujos de bits de entrada a flujos de símbolos. En este momento, es posible usar cualquiera de una QAM convencional, una MQAM que usa el BRGC antes mencionado para mejora del rendimiento, una NU-QAM que usa Modulación no uniforme, o una NU-MQAM que usa Modulación
no uniforme aplicada al BRGC para mejora del rendimiento. Para construir un sistema que sea más robusto contra el ruido, se pueden considerar combinaciones de modulaciones que usan MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de errores y la capacidad de la constelación. En este momento, el Módulo correlacionador de símbolos 306 puede usar una constelación apropiada según la tasa de código y la capacidad de la constelación. La Fig. 39 muestra un ejemplo de tales combinaciones.
El caso 1 muestra un ejemplo de uso de NU-MQAM solamente a una tasa de código baja para la implementación simplificada del sistema. El caso 2 muestra un ejemplo de uso de una constelación optimizada a cada tasa de código. El transmisor puede enviar información sobre la tasa de código del código de corrección de errores y la capacidad de la constelación al receptor de manera que el receptor pueda usar una constelación apropiada. La Fig. 40 muestra otro ejemplo de casos donde se considera compatibilidad entre sistemas convencionales. Además de los
ejemplos, son posibles combinaciones adicionales para optimizar el sistema.
El módulo de inserción de Cabecera de ModCod 307 mostrado en la Fig. 37 puede tomar información de realimentación de Codificación y modulación adaptativa (ACM)/Codificación y modulación variable (VCM) y añadir información de parámetros usada en la codificación y la modulación a un bloque de FEC como cabecera. La cabecera de Tipo de modulación/Tasa de código (ModCod) puede incluir la siguiente información:
Tipo de FEC (1 bit) - LDPC larga o corta
Tasa de código (3 bits)
Modulación (3 bits) - hasta a 64K QAM
Identificador de PLP (8 bits)
El Módulo intercalador de símbolos 308 puede realizar el intercalado en el dominio de símbolos para obtener efectos
de intercalado adicionales. Procesos similares realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1 pero con parámetros posiblemente diferentes (301-1 ~ 308-1). En este punto, se puede usar un módulo de código acortado/perforado (303-1) para código interno.
La Fig. 38 muestra un ejemplo de codificación de LDPC que usa acortado/perforación. El proceso de acortado se puede realizar en los bloques de entrada que tienen menos bits que un número de bits requerido para la codificación de LDPC de tantos bits cero requeridos para la codificación de LDPC se puedan rellenar (301c). Los flujos de bits de entrada Rellenados con Ceros pueden tener bits de paridad a través de la codificación de LDPC (302c). En este momento, para los flujos de bits que corresponden a flujos de bits originales, los ceros se pueden eliminar (303c) y para los flujos de bits de paridad, se puede realizar una perforación (304c) según las tasas de código. Estos flujos de bits de información y flujos de bits de paridad procesados se pueden multiplexar en las secuencias originales y sacar
(305c).
La Fig. 41 muestra una estructura de trama que comprende un preámbulo para la señalización de L1 y un símbolo de datos para los datos de PLP. Se puede ver que el preámbulo y los símbolos de datos se generan cíclicamente, usando una trama como unidad. Los símbolos de datos comprenden un tipo 0 de PLP que se transmite usando una modulación/codificación fija y un tipo 1 de PLP que se transmite usando una modulación/codificación variable. Para un tipo 0 de PLP, información tal como la modulación, el tipo de FEC, y la tasa de código de FEC se transmiten en el
preámbulo (ver la Fig. 42 Inserción de cabecera de trama 401). Para un tipo 1 de PLP, la información correspondiente se puede transmitir en la cabecera de bloque de FEC de un símbolo de datos (ver la Fig. 37 Inserción de cabecera de ModCod 307). Mediante la separación de los tipos de PLP, la sobrecarga de ModCod se puede reducir en un 3~4% de una tasa de transmisión total, para un tipo 0 de PLP que se transmite a una tasa de bit
fija. En un receptor, para un PLP de modulación/codificación fija de un tipo 0 de PLP, el Extractor de cabecera de trama r401 mostrado en la Fig. 63 puede extraer información sobre la Modulación y la tasa de código FEC y proporcionar la información extraída a un módulo de decodificación de BICM. Para un PLP de modulación/codificación variable de tipo 1 de PLP, los módulos de extracción de ModCod, r307 y r307-1 mostrados en la Fig. 64 pueden extraer y proporcionar los parámetros necesarios para la decodificación de BICM.
La Fig. 42 muestra un ejemplo de un formador de tramas. Un módulo de inserción de cabecera de trama 401 puede formar una trama a partir de los flujos de símbolos de entrada y puede añadir una cabecera de trama en la parte delantera de cada trama transmitida. La cabecera de trama puede incluir la siguiente información:
Número de canales unidos (4 bits) Intervalo de guarda (2 bits)
PAPR (2 bits) Patrón Piloto (2 bits) Identificación de Sistema Digital (16 bits) Identificación de trama (16 bits) Longitud de trama (16 bits) - número de símbolos de Multiplexación por División de Frecuencia Ortogonal
(OFDM) por trama Longitud de supertrama (16 bits) - número de tramas por supertrama número de PLP (8 bits) para cada PLP identificación de PLP (8 bits)
Identificador de unión de canales (4 bits) inicio de PLP (9 bits) tipo de PLP (2 bits) - PLP común u otros
de PLP (5 bits) tipo de MC (1 bit) - modulación y codificación fija/variable
= modulación y codificación fija tipo de FEC (1 bit) - LDPC larga o corta Tasa de código (3 bits) Modulación (3 bits) - hasta 64K QAM fin sí;
les de ranura (2 bits) para cada ranura Inicio de ranura (9 bits) Anchura de ranura (9 bits) fin para; anchura de PLP (9 bits) - número máximo de bloques de FEC de PLP
tipo de intercalado en el tiempo de PLP (2 bits)
fin para;
* CRC-32 (32 bits)
Se supone un entorno de unión de canales para la información de L1 transmitida en la Cabecera de trama y los datos que corresponden a cada segmento de datos se definen como PLP. Por lo tanto, información tal como el identificador de PLP, el identificador de unión de canales, y la dirección de inicio de PLP se requieren para cada canal usado en la unión. Una realización de esta invención sugiere transmitir el campo de ModCod en la cabecera de trama de FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo de ModCod en la
Cabecera de trama si el tipo de PLP soporta modificación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una Banda de ranura para cada PLP, transmitiendo la dirección de inicio de la Ranura y su anchura, puede llegar a ser innecesario decodificar las portadoras correspondientes en el receptor.
La Fig. 43 muestra un ejemplo de Patrón Piloto 5 (PP5) aplicado en un entorno de unión de canales. Como se muestra, si las posiciones de SP son coincidentes con las posiciones de piloto de preámbulo, puede darse una
estructura de piloto irregular.
La Fig. 43a muestra un ejemplo de módulo de inserción de piloto 404 como se muestra en la Fig. 42. Como se representa en la Fig. 43, si se usa una banda de frecuencia única (por ejemplo, de 8 MHz), el ancho de banda disponible es de 7,61 MHz, pero si se unen múltiples bandas de frecuencia, las bandas de guarda se pueden eliminar, de esta manera, la eficiencia de frecuencia puede aumentar extremadamente. La Fig. 43b es un ejemplo de
módulo de inserción de preámbulo 504 como se muestra en la Fig. 51 que se transmite en la parte delantera de la trama e incluso con unión de canales, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es el ancho de banda del bloque de L1. Esta es una estructura que considera el ancho de banda de un sintonizador que realiza la exploración de canal inicial.
Los Patrones Piloto existen tanto para el Preámbulo como los Símbolos de Datos. Para el símbolo de datos, se
pueden usar patrones piloto dispersos (SP). El Patrón Piloto 5 (PP5) y el Patrón Piloto 7 (PP7) de T2 pueden ser buenos candidatos para interpolación solamente en frecuencia. El PP5 tiene x=12, y=4, z=48 para GI=1/64 y el PP7 tiene x=24, y=4, z=96 para GI=1/128. También es posible una interpolación en el tiempo adicional para una mejor estimación de canal. Los patrones piloto para el preámbulo pueden cubrir todas las posiciones de piloto posibles para la adquisición inicial de canal. Además, las posiciones de piloto de preámbulo deberían ser coincidentes con las
posiciones de SP y se desea un único patrón piloto tanto para el preámbulo como para el SP. Los pilotos de preámbulo también se podrían usar para interpolación en el tiempo y cada preámbulo podría tener un patrón piloto idéntico. Estos requerimientos son importantes para la detección C2 en la exploración y necesarios para la estimación del desplazamiento de frecuencia con correlación de secuencia de aleatorización. En un entorno de unión de canales, la coincidencia en las posiciones de piloto también se debería mantener para la unión de canales porque
la estructura de piloto irregular puede degradar el rendimiento de la interpolación.
En detalle, si una distancia z entre pilotos dispersos (SP) en un símbolo OFDM es de 48 y si una distancia y entre los SP correspondientes a una portadora de SP específica a lo largo del eje de tiempo es de 4, una distancia efectiva x después de la interpolación en el tiempo llega a ser de 12. Esto es cuando una fracción del intervalo de guarda (GI) es 1/64. Si la fracción del GI es 1/128, se pueden usar x=24, y=4 y z=96. Si se usa unión de canales, las posiciones
de SP se pueden hacer coincidentes con las posiciones de piloto de preámbulo generando puntos no continuos en la estructura de piloto disperso.
En este momento, las posiciones de piloto de preámbulo pueden ser coincidentes con todas las posiciones de SP de símbolo de datos. Cuando se usa unión de canales, el segmento de datos donde se transmite un servicio, se puede determinar con independencia de la granularidad del ancho de banda de 8 MHz. No obstante, para reducir la
sobrecarga del direccionamiento del segmento de datos, se puede elegir iniciar la transmisión desde la posición de SP y finalizar en la posición de SP.
Cuando un receptor recibe tales SP, si es necesario, el módulo de estimación de canal r501 mostrado en la Fig. 62 puede realizar la interpolación en el tiempo para obtener los pilotos mostrados en las líneas de puntos en la Fig. 43 y realizar interpolación en frecuencia. En este momento, para puntos no continuos de los que se indican los intervalos como 32 en la Fig. 43, se puede implementar o bien realizar interpolaciones en la izquierda y derecha separadamente o bien realizar interpolaciones solamente en un lado luego realizar la interpolación en el otro lado usando las posiciones de piloto ya interpoladas de las que el intervalo es 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, de esta manara, un receptor puede minimizar el consumo de potencia realizando estimación de canal y decodificando solamente las subportadoras
necesarias.
La Fig. 44 muestra otro ejemplo de PP5 aplicado en el entorno de unión de canales o una estructura de SP para mantener la distancia efectiva x como 12 para evitar la estructura de SP irregular mostrada en la Fig. 43 cuando se usa unión de canales. La Fig. 44a es una estructura de SP para símbolo de datos y la Fig. 44b es una estructura de
SP para símbolo de preámbulo.
Como se muestra, si la distancia de SP se mantiene consistente en el caso de unión de canales, no habrá ningún problema en la interpolación en frecuencia pero las posiciones de piloto entre símbolo de datos y preámbulo pueden no ser coincidentes. En otras palabras, esta estructura no requiere estimación de canal adicional para una estructura de SP irregular, no obstante, las posiciones de SP usadas en unión de canales y las posiciones de piloto de
preámbulo llegan a ser diferentes para cada canal.
La Fig. 45 muestra una nueva estructura de SP o PP5' para proporcionar una solución a los dos problemas antes mencionados en un entorno de unión de canales. Específicamente, una distancia de piloto de x=16 pueden resolver esos problemas. Para conservar la densidad de piloto o para mantener la misma sobrecarga, un PP5' puede tener x=16, y=3, z=48 para GI=1/64 y un PP7' puede tener x=16, y=6, z=96 para GI=1/128. La capacidad de interpolación
solamente en frecuencia se puede mantener aún. Las posiciones de piloto se representan en la Fig. 45 para comparación con la estructura de PP5.
La Fig. 46 muestra un ejemplo de un nuevo Patrón de SP o estructura de PP5' en un entorno de unión de canales. Como se muestra en la figura 46, si se usa o bien un único canal o bien unión de canales, se puede proporcionar una distancia de piloto efectiva de x=16. Además, debido a que las posiciones de SP se pueden hacer coincidentes
con las posiciones de piloto de preámbulo, se puede evitar el deterioro de la estimación de canal causado por la irregularidad de SP o las posiciones de SP no coincidentes. En otras palabras, no existe ninguna posición de SP irregular para el interpolador en frecuencia y se proporciona coincidencia entre el preámbulo y las posiciones de SP.
Por consiguiente, los nuevos patrones de SP propuestos pueden ser ventajosos porque se puede usar un único patrón SP tanto para el canal único como unido; no se puede hacer una estructura de piloto irregular, de esta
manera es posible una buena estimación de canal; tanto el preámbulo como las posiciones de piloto de SP se pueden mantener coincidentes; la densidad de piloto se puede mantener la misma que para el PP5 y el PP7 respectivamente; y la Capacidad de interpolación solamente de frecuencia también se puede conservar.
Además, la estructura de preámbulo puede cumplir los requerimientos de manera que las posiciones de piloto de preámbulo deberían cubrir todas las posiciones de SP posibles para la adquisición del canal inicial; el número
máximo de portadoras debería ser de 3409 (7,61 MHz) para la exploración inicial; se deberían usar exactamente los mismos patrones piloto y secuencia de aleatorización para detección C2; y no se requiere un preámbulo de detección específico como P1 en T2.
En términos de relación con la estructura de trama, la granularidad de posición del segmento de datos se puede modificar a 16 portadoras en lugar de 12, de esta manera, puede darse menos sobrecarga de direccionamiento de
posición y puede no ser esperado ningún otro problema con respecto a la condición de segmento de datos, condición de intervalo Nulo etc.
Por lo tanto, en el módulo de estimación de canal r501 de la Fig. 62, se pueden usar pilotos en cada preámbulo cuando se realiza interpolación en el tiempo del SP de símbolo de datos. Por lo tanto, se pueden mejorar la adquisición de canal y la estimación de canal en los límites de la trama.
Ahora, con respecto a los requerimientos relacionados con el preámbulo y la estructura de piloto, hay consenso en que deberían coincidir las posiciones de los pilotos de preámbulo y los SP con independencia de la unión de canales; el número de portadoras totales en el bloque de L1 debería ser divisible por la distancia de piloto para evitar una estructura irregular en el borde de la banda; los bloques de L1 se deberían repetir en el dominio de la frecuencia; y los bloques de L1 deberían ser siempre decodificables en una posición de ventana de sintonizador
arbitraria. Requerimientos adicionales serían que los patrones y las posiciones de piloto se deberían repetir en períodos de 8 MHz; el desplazamiento correcto de frecuencia portadora se debería estimar sin el conocimiento de unión de canales; y la decodificación (reordenamiento) de L1 es imposible antes de que se compense el desplazamiento de frecuencia.
La Fig. 47 muestra una relación entre el símbolo de datos y el preámbulo cuando se usan las estructuras de
preámbulo como se muestra en la Fig. 52 y la Fig. 53. El bloque de L1 se puede repetir en períodos de 6 MHz. Para una decodificación de L1, se deberían encontrar tanto el desplazamiento de frecuencia como el Patrón de cambio de preámbulo. La decodificación de L1 no es posible en una posición arbitraria del sintonizador sin información de unión de canales y un receptor no puede diferenciar entre un valor de cambio de preámbulo y un desplazamiento de frecuencia.
De esta manera, un receptor, específicamente para el Extractor de cabecera de trama r401 mostrado en la Fig. 63 para realizar la decodificación de señal de L1, necesita que sea obtenida la estructura de unión de canales. Debido a que se conoce la cantidad de cambio de preámbulo esperada en dos regiones sombreadas verticalmente en la Fig. 47, el módulo de sincronización de tiempo/frecuencia r505 en la Fig. 62 puede estimar el desplazamiento de la frecuencia portadora. En base a la estimación, el recorrido de la señalización de L1 (r308-1 ~ r301-1) en la Fig. 64
puede decodificar la L1.
La Fig. 48 muestra una relación entre el símbolo de datos y el preámbulo cuando se usa la estructura de preámbulo como se muestra en la Fig. 55. El bloque de L1 se puede repetir en períodos de 8 MHz. Para la decodificación de L1, necesita ser encontrado el desplazamiento de frecuencia solamente y puede que no sea requerido el conocimiento de la unión de canales. El desplazamiento de frecuencia se puede estimar fácilmente usando una secuencia conocida de la Secuencia Binaria Pseudo Aleatoria (PRBS). Como se muestra en la Fig. 48, el preámbulo y los símbolos de datos están alineados, de esta manera, puede llegar a ser innecesaria una búsqueda de sincronización adicional. Por lo tanto, para un receptor, específicamente para el Módulo extractor de cabecera de trama r401 mostrado en la Fig. 63, es posible que solamente necesite ser obtenido el pico de correlación con la secuencia de aleatorización piloto para realizar la decodificación de señal de L1. El módulo de sincronización de tiempo/frecuencia
r505 en la Fig. 62 puede estimar el desplazamiento de la frecuencia portadora desde la posición pico.
La Fig. 49 muestra un ejemplo de perfil de retardo de canal por cable.
Desde el punto de vista del diseño de piloto, el GI actual ya sobreprotege la dispersión de retardo del canal por cable. En el caso peor, rediseñar el modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia de piloto debería ser un divisor de 3584 portadoras (z=32 o 56). Una densidad de piloto de z=32
puede aumentar la sobrecarga de piloto, de esta manera, se puede elegir z=56. Una cobertura de retardo ligeramente menor puede no ser importante en un canal por cable. Por ejemplo, puede ser de 8 !s para el PP5' y 4 !s para el PP7' comparado con 9,3 !s (PP5) y 4,7 !s (PP7). Se pueden cubrir retardos significativos por ambos patrones piloto incluso en un caso peor. Para la posición de piloto de preámbulo, no son necesarias más que todas las posiciones de SP en el símbolo de datos.
Si se puede ignorar el recorrido del retardo de -40 dB, la dispersión de retardo real puede llegar a ser de 2,5 !s, 1/64 GI = 7 !s, o 1/128 GI = 3,5 !s. Esto muestra que el parámetro de distancia de piloto, z=56 puede ser un valor lo bastante bueno. Además, z=56 puede ser un valor conveniente para la estructuración del patrón piloto que permite la estructura de preámbulo mostrada en la Fig. 48.
La Fig. 50 muestra la estructura de piloto disperso que usa z=56, z=112 que se construye en el módulo de inserción
de piloto 404 en la Fig. 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Se podrían insertar portadoras de borde para cerrar el borde.
Como se muestra en la Fig. 50, los pilotos están alineados a 8 MHz de cada borde de la banda, cada posición de piloto y estructura de piloto se puede repetir cada 8 MHz. De esta manera, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, se puede usar una estructura de piloto común entre el preámbulo y los símbolos de datos. Por lo tanto, el módulo de estimación de canal r501 en la Fig. 62 puede realizar una estimación de canal usando interpolación en los símbolos de datos y preámbulo debido a que no puede darse ningún patrón piloto irregular, con independencia de la posición de la ventana que se decide por las ubicaciones de segmento de datos. En este momento, usar solamente interpolación de frecuencia puede ser suficiente para compensar la distorsión de canal a partir de la dispersión de retardo. Si se realiza adicionalmente interpolación en el
tiempo, se puede realizar una estimación de canal más precisa.
Por consiguiente, en el nuevo patrón piloto propuesto, la posición y el patrón piloto se pueden repetir basados en un período de 8 MHz. Un patrón piloto único se puede usar tanto para el preámbulo como los símbolos de datos. La decodificación de L1 puede ser posible siempre sin el conocimiento de unión de canales. Además, el patrón piloto propuesto puede no afectar las partes en común con T2 debido a que se puede usar la misma estrategia de piloto
del patrón piloto disperso; T2 ya usa 8 patrones piloto diferentes; y puede no ser aumentada la complejidad del receptor significativamente por los patrones piloto modificados. Para una secuencia de aleatorización de piloto, el período de PRBS puede ser 2047 (secuencia m); la generación de PRBS se puede reiniciar cada 8 MHz, de los cuales el período es 3584; la tasa de repetición de piloto de 56 puede ser también coprima con 2047; y puede no esperarse ningún problema de PAPR.
La Fig. 51 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolos de entrada se pueden transformar en el dominio del tiempo por el módulo de IFFT 501. Si es necesario, se puede reducir la relación de potencia pico a media (PAPR) en el módulo de reducción de PAPR 502. Para los métodos de PAPR, se puede usar una Extensión de constelación activa (ACE) o reserva de tono. El módulo de inserción de GI 503 puede copiar una última parte del símbolo OFDM efectivo para llenar el intervalo de guarda en forma de prefijo cíclico.
El módulo de inserción de preámbulo 504 puede insertar el preámbulo en la parte delantera de cada trama transmitida de manera que un receptor pueda detectar una señal, trama digital, y adquirir una adquisición de desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar la señalización de
capa física tal como el tamaño de FFT (3 bits) y el Tamaño de intervalo de guarda (3 bits). El módulo de Inserción de preámbulo 504 se puede omitir si el modulador es específicamente para DVB-C2.
La Fig. 52 muestra un ejemplo de una estructura de preámbulo para unión de canales, generada en el módulo de inserción de preámbulo 504 en la Fig. 51. Un bloque de L1 completo debería ser quot;siempre decodificablequot; en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz y no debería darse ninguna pérdida de señalización de L1 con independencia de la posición de la ventana del sintonizador. Como se muestra, los bloques de L1 se pueden repetir en el dominio de la frecuencia en períodos de 6 MHz. El símbolo de datos puede ser de unión de canales para cada 8 MHz. Si, para la decodificación de L1, un receptor usa un sintonizador tal como el sintonizador r603 representado en la Fig. 61 que usa un ancho de banda de 7,61 MHz, el Extractor de cabecera de
trama r401 en la Fig. 63 necesita reorganizar el bloque de L1 de cambio cíclico recibido (Fig. 53) a su forma original. Este reordenamiento es posible debido a que el bloque de L1 se repite para cada bloque de 6MHz. La Fig. 53a se puede reordenar en la Fig. 53b.
La Fig. 54 muestra un proceso para diseñar un preámbulo más optimizado. La estructura de preámbulo de la Fig. 52 usa solamente 6MHz del ancho de banda total del sintonizador de 7,61 MHz para decodificación de L1. En términos
de eficiencia espectral, el ancho de banda del sintonizador de 7,61 MHz no se utiliza completamente. Por lo tanto, puede haber una optimización adicional en eficiencia espectral.
La Fig. 55 muestra otro ejemplo de estructura de preámbulo o estructura de símbolos de preámbulo para eficiencia espectral completa, generada en el módulo de Inserción de Cabecera de Trama 401 en la Fig. 42. Al igual que el símbolo de datos, los bloques de L1 se pueden repetir en el dominio de la frecuencia en períodos de 8 MHz. Un bloque de L1 completo es aún quot;siempre decodificablequot; en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz. Después de la sintonización, los datos de 7,61 MHz se pueden considerar como un código perforado virtualmente. Tener exactamente el mismo ancho de banda tanto para el preámbulo como los símbolos de datos y exactamente la misma estructura de piloto tanto para los símbolos de datos como de preámbulo puede maximizar la eficiencia espectral. Se pueden mantener sin cambios otros rasgos tales como la propiedad de cambio cíclico y no enviar el bloque de L1 en caso de ningún segmento de datos. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, como se muestra en la Fig. 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (aquí, es de 7,61 MHz). El ancho de banda del sintonizador se puede definir como un ancho de banda que corresponde a un número de portadoras activas totales cuando se usa un único canal. Es decir, el ancho de banda del símbolo de preámbulo
puede corresponder al número de portadoras activas totales (aquí, es de 7,61 MHz).
La Fig. 56 muestra un código perforado virtualmente. Los datos de 7,61 MHz entre el bloque de L1 de 8 MHz se pueden considerar como codificados perforados. Cuando un sintonizador r603 mostrado en la Fig. 61 usa un ancho de banda de 7,61 MHz para la decodificación de L1, el Extractor de cabecera de trama r401 en la Fig. 63 necesita reorganizar el bloque de L1 de cambio cíclico, recibido en la forma original como se muestra en la Fig. 56. En este
momento, la decodificación de L1 se realiza usando el ancho de banda entero del sintonizador. Una vez que el bloque de L1 se reordena, un espectro del bloque de L1 reordenado puede tener una región en blanco dentro del espectro como se muestra en el lado superior derecho de la Fig. 56 debido a que un tamaño original del bloque de L1 es de 8 MHz de ancho de banda.
Una vez que la región en blanco se rellena de ceros, o bien después de desintercalar en el dominio de símbolos
mediante el desintercalador en frecuencia r403 en la Fig. 63 o mediante el desintercalador de símbolos r308-1 en la Fig. 64 o bien después de desintercalar en el dominio de bits por el descorrelacionador de símbolos r306-1, el multiplexor de bits r305-1, y el desintercalador interno r304-1 en la Fig. 64, el bloque puede tener una forma que parece que está perforada como se muestra en el lado inferior derecho de la Fig. 56.
Este bloque de L1 se puede decodificar en el módulo de decodificación perforado/acortado r303-1 en la Fig. 64.
Usando estas estructuras de preámbulo, se puede utilizar el ancho de banda del sintonizador entero, de esta manera se pueden aumentar la eficiencia espectral y la ganancia de codificación. Además, se pueden usar un ancho de banda idéntico y una estructura de piloto para el preámbulo y los símbolos de datos.
Además, si el ancho de banda de preámbulo o el ancho de banda de los símbolos de preámbulo se fija como un ancho de banda de sintonizador como se muestra en la Fig. 58, (es de 7,61 MHz en el ejemplo), se puede obtener
un bloque de L1 completo después de la reordenación incluso sin perforación. En otras palabras, para una trama que tiene símbolos de preámbulo, en donde los símbolos de preámbulo tienen al menos un bloque de capa 1 (L1), se puede decir que, el bloque de L1 tiene 3408 subportadoras activas y las 3408 subportadoras activas corresponden a 7,61 MHz de banda de Radiofrecuencia (RF) de 8MHz.
De esta manera, se pueden maximizar la eficiencia espectral y el rendimiento de decodificación de L1. En otras
palabras, en un receptor, la decodificación se puede realizar en el módulo de decodificación perforado/acortado r303-1 en la Fig.64, después de realizar solamente desintercalado en el dominio de símbolos.
Por consiguiente, la nueva estructura de preámbulo propuesta puede ser ventajosa porque es completamente
#23;
compatible con el preámbulo usado previamente excepto que el ancho de banda es diferente; los bloques de L1 se repiten en períodos de 8 MHz; el bloque de L1 puede ser siempre decodificable con independencia de la posición de la ventana del sintonizador; se puede usar un Ancho de banda completo del sintonizador para decodificación de L1; la eficiencia espectral máxima puede garantizar más ganancia de codificación; el bloque de L1 incompleto se puede
considerar como codificado perforado; se puede usar la misma y simple estructura de piloto tanto para el preámbulo como los datos; y se puede usar un ancho de banda idéntico tanto para el preámbulo como los datos.
La Fig. 59 muestra un ejemplo de un procesador analógico. Un módulo DAC 601 puede convertir la entrada de señal digital en señal analógica. Después el ancho de banda de frecuencia de transmisión se convierte ascendentemente
(602) y se puede transmitir la señal filtrada analógica (603).
La Fig. 60 muestra un ejemplo de un sistema de receptor digital. La señal recibida se convierte en señal digital en un módulo de proceso analógico r105. Un demodulador r104 puede convertir la señal en datos en el dominio de la frecuencia. Un analizador sintáctico de tramas r103 puede extraer pilotos y cabeceras y permitir la selección de la información de servicio que necesita ser decodificada. Un demodulador de BICM r102 puede corregir errores en el canal de transmisión. Un procesador de salida r101 puede restaurar el flujo de servicio y la información de
temporización transmitidos originalmente.
La Fig. 61 muestra un ejemplo de procesador analógico usado en el receptor. Un Módulo sintonizador/AGC r603 puede seleccionar el ancho de banda de frecuencia deseado a partir de la señal recibida. Un módulo de conversión descendente r602 puede restaurar la banda base. Un módulo ADC r601 puede convertir la señal analógica en señal digital.
La Fig. 62 muestra un ejemplo de demodulador. Un módulo de detección de trama r506 puede detectar el preámbulo, comprobar si existe una señal digital correspondiente, y detectar un inicio de una trama. Un módulo de sincronización de tiempo/frecuencia r505 puede realizar la sincronización en los dominios del tiempo y de la frecuencia. En este momento, para sincronización en el dominio del tiempo, se puede usar una correlación del intervalo de guarda. Para sincronización en dominio de la frecuencia, se puede usar correlación o se puede estimar
un desplazamiento a partir de la información de la fase de una subportadora que se transmite en el dominio de la frecuencia. Un módulo de extracción de preámbulo r504 puede extraer el preámbulo de la parte delantera de la trama detectada. Un módulo de extracción de GI r503 puede extraer el intervalo de guarda. Un módulo de FFT r501 puede transformar una señal en el dominio del tiempo en una señal en el dominio de la frecuencia. Un módulo de estimación/ecualización de canal r501 puede compensar errores estimando la distorsión en el canal de transmisión
usando un símbolo piloto. El Módulo de extracción de preámbulo r504 se puede omitir si el demodulador es específicamente para DVB-C2.
La Fig. 63 muestra un ejemplo de analizador sintáctico de tramas. Un módulo de extracción de piloto r404 puede extraer un símbolo piloto. Un módulo de desintercalado en frecuencia r403 puede realizar un desintercalado en el dominio de la frecuencia. Un fusionador de símbolos OFDM r402 puede restaurar una trama de datos a partir de los
flujos de símbolos transmitidos en símbolos OFDM. Un módulo de extracción de cabecera de trama r401 puede extraer la señalización de la capa física a partir de la cabecera de cada trama transmitida y eliminar la cabecera. La información extraída se puede usar como parámetros para los siguientes procesos en el receptor.
La Fig. 64 muestra un ejemplo de un demodulador de BICM. La Fig. 64a muestra un recorrido de los datos y la Fig. 64b muestra un recorrido de la señalización de L1. Un desintercalador de símbolos r308 puede realizar un desintercalado en el dominio de símbolos. Un extractor de ModCod r307 puede extraer los parámetros de ModCod de la parte delantera de cada trama en BB y poner a disposición los parámetros para los siguientes procesos de decodificación y demodulación adaptativa/variable. Un Descorrelacionador de símbolos r306 puede descorrelacionar los flujos de símbolos de entrada en flujos de Relación de Verosimilitud Logarítmica (LLR) de bits. Los Flujos de LLR de bits de salida se pueden calcular usando una constelación usada en un Correlacionador de símbolos 306 del
transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MQAM antes mencionadas, calculando tanto el eje I como el eje Q cuando se calcula el bit más cercano del MSB y calculando o bien el eje I o bien el eje Q cuando se calculan el resto de bits, se puede implementar un descorrelacionador de símbolos eficiente. Este método se puede aplicar, por ejemplo, a una LLR Aproximada, una LLR Exacta, o una Decisión firme.
Cuando se usa una constelación optimizada según la capacidad de la constelación y la tasa de código del código de
corrección de errores en el Correlacionador de símbolos 306 del transmisor, el Descorrelacionador de símbolos r306 del receptor puede obtener una constelación que usa la tasa de código y la información de la capacidad de la constelación transmitida desde el transmisor. El multiplexor de bits r305 del receptor puede realizar una función inversa del demultiplexor de bits 305 del transmisor. El Desintercalador interno r304 y el desintercalador externo r302 del receptor pueden realizar funciones inversas del intercalador interno 304 y el intercalador externo 302 del
transmisor, respectivamente para obtener el flujo de bits en su secuencia original. El desintercalador externo r302 se puede omitir si el demodulador de BICM es específicamente para DVB-C2.
El decodificador interno r303 y el decodificador externo r301 del receptor pueden realizar procesos de decodificación correspondientes al codificador interno 303 y el codificador externo 301 del transmisor, respectivamente, para
#24;
corregir errores en el canal de transmisión. Procesos similares a los realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1, pero con diferentes parámetros (r308-1 ~ r301-1). En este punto, como se explicó en la parte del preámbulo, se puede usar un módulo de código acortado/perforado r303-1 para decodificación de señal de L1.
La Fig. 65 muestra un ejemplo de decodificación de LDPC usando acortado/perforación. Un demultiplexor r301a puede sacar separadamente una parte de información y una parte de paridad del código sistemático a partir de los flujos de bits de entrada. Para la parte de información, se puede realizar un relleno de ceros (r302a) según un número de flujos de bits de entrada del decodificador de LDPC, para la parte de paridad, los flujos de bits de entrada (r303a) para el decodificador de LDPC se pueden generar desperforando la parte perforada. La decodificación de
LDPC (r304a) se puede realizar sobre flujos de bits generados, se pueden eliminar y sacar (r305a) ceros en la parte de información.
La Fig. 66 muestra un ejemplo de procesador de salida. Un desaleatorizador en BB r209 puede restaurar los flujos de bits aleatorizados (209) en el transmisor. Un Divisor r208 puede restaurar las tramas en BB que corresponden a múltiples PLP que se multiplexan y transmiten desde el transmisor según el recorrido de PLP. Para cada recorrido de PLP, un extractor de cabecera en BB r207-1~n puede extraer la cabecera que se transmite en la parte delantera de la trama en BB. Un decodificador de CRC r206-1~n puede realizar la decodificación de CRC y poner a disposición las tramas en BB fiables disponibles para la selección. Unos módulos de Inserción de paquetes nulos r205-1~n pueden restaurar los paquetes nulos que fueron extraídos para una mayor eficiencia de transmisión en su ubicación original. Unos Módulos de recuperación de retardo r204-1~n pueden restaurar un retardo que existe entre
cada recorrido de PLP.
Unos módulos de recuperación de reloj de salida r203-1~n pueden restaurar la temporización original del flujo de servicio a partir de la información de temporización transmitida desde los módulos de sincronización de flujos de entrada 203-1~n. Unos módulos de interfaz de salida r202-1~n pueden restaurar datos en un paquete de TS/GS a partir de los flujos de bits de entrada que se segmentan en la trama en BB. Unos módulos de proceso posterior de
salida r201-1~n pueden restaurar múltiples flujos de TS/GS en un flujo de TS/GS completo, si es necesario. Los bloques sombreados mostrados en la Fig. 66 representan módulos que se pueden usar cuando se procesa un único PLP en un momento y el resto de los bloques representan los módulos que se pueden usar cuando se procesan múltiples PLP al mismo tiempo.
Los patrones piloto de preámbulo se diseñaron cuidadosamente para evitar el aumento de la PAPR, de esta manera,
necesita ser considerado si la tasa de repetición de L1 puede aumentar la PAPR. El número de bits de información de L1 varía dinámicamente según la unión de canales, el número de los PLP, etc. En detalle, es necesario considerar cosas tales como que el tamaño de bloque de L1 fijo puede introducir una sobrecarga innecesaria; la señalización de L1 se debería proteger más firmemente que los símbolos de datos; y el intercalado en el tiempo del bloque de L1 puede mejorar la robustez sobre el deterioro de canal tal como una necesidad de ruido impulsivo.
Para una tasa de repetición de bloque de L1 de 8 MHz, como se muestra en la Fig. 67, la eficiencia espectral completa (aumento de BW del 26,8%) se presenta con una perforación virtual pero la PAPR se puede aumentar dado que el ancho de banda de L1 es el mismo que aquél de los símbolos de datos. Para la tasa de repetición de 8 MHz, se puede usar un intercalado en frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse a sí mismo en un período de 8 MHz después del intercalado.
Para una tasa de repetición de bloque de L1 de 6 MHz, como se muestra en la Fig. 68, se puede presentar una eficiencia espectral reducida sin perforado virtual. Puede darse un problema similar de PAPR que para el caso de 8 MHz dado que los anchos de banda de L1 y de símbolo de datos comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, el intercalado en frecuencia 4K-FFT DVB-T2 se puede usar para las partes en común y el mismo patrón puede repetirse a sí mismo en un período de 24 MHz después del intercalado.
La Fig. 69 muestra una nueva tasa de repetición del bloque de L1 de 7,61 MHz o del ancho de banda de sintonizador completo. Se puede obtener una eficiencia espectral completa (aumento de BW del 26,8%) sin perforación virtual. Puede no haber ningún problema de PAPR dado que los anchos de banda de L1 y de símbolos de datos comparten LCM : 1704 MHz. Para la tasa de repetición de 7,61 MHz, se puede usar intercalado en frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse a sí mismo en períodos de
alrededor de 1704 MHz después del intercalado.
La Fig. 70 es un ejemplo de señalización de L1 que se transmite en la cabecera de trama. Cada información en la señalización de L1 se puede transmitir al receptor y se puede usar como un parámetro de decodificación. Especialmente, la información se puede usar en el recorrido de la señal de L1 mostrado en la Fig. 64 y los PLP se pueden transmitir en cada segmento de datos. Se puede obtener un aumento de robustez para cada PLP.
La Fig. 72 es un ejemplo de un intercalador de símbolos 308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 37 y también puede ser un ejemplo de su desintercalador de símbolos correspondiente r308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 64. Los bloques con líneas inclinadas representan bloques
#25;
de L1 y los bloques lisos representan portadoras de datos. Los bloques de L1 se pueden transmitir no solamente dentro de un único preámbulo, sino que también se pueden transmitir dentro de múltiples bloques OFDM. Dependiendo de un tamaño del bloque de L1, el tamaño del bloque de intercalado puede variar. En otras palabras, el num_L1_sym y la extensión de L1 pueden ser diferentes uno de otro. Para minimizar una sobrecarga innecesaria,
se pueden transmitir datos dentro del resto de las portadoras de los símbolos OFDM donde se transmite el bloque de L1. En este punto, se puede garantizar una eficiencia espectral completa debido a que el ciclo de repetición del bloque de L1 es aún un ancho de banda de sintonizador completo. En la Fig. 72, los números en bloques con líneas inclinadas representan el orden de los bits dentro de un único bloque de LDPC.
Por consiguiente, cuando los bits se escriben en una memoria de intercalado en la dirección de las filas según un
índice de símbolo como se muestra en la Fig. 72 y se leen en la dirección de las columnas según un índice de portadora, se puede obtener un efecto de intercalado de bloque. En otras palabras, un bloque de LDPC se puede intercalar en el dominio del tiempo y el dominio de la frecuencia y entonces se puede transmitir. El num_L1_sym puede ser un valor predeterminado, por ejemplo, se puede fijar un número entre 2~4 como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque de L1, se puede usar un código de
LDPC perforado/acortado que tiene una longitud mínima de la palabra de código para protección de L1.
La Fig. 73 es un ejemplo de una transmisión de bloque de L1. La Fig. 73 ilustra la Fig. 72 en el dominio de la trama. Como se muestra en la Fig. 73a, los bloques de L1 se pueden extender en el ancho de banda del sintonizador completo o como se muestra en la Fig. 73b, los bloques de L1 se pueden extender parcialmente y el resto de las portadoras se pueden usar para portadora de datos. En cualquiera de los dos casos, se puede ver que la tasa de repetición del bloque de L1 puede ser idéntica a un ancho de banda de sintonizador completo. Además, para los símbolos OFDM que usan señalización de L1 que incluye el preámbulo, solamente se puede realizar intercalado de símbolos mientras que no se permite una transmisión de datos en esos símbolos OFDM. Por consiguiente, para el símbolo OFDM usado para señalización de L1, un receptor puede decodificar la L1 realizando el desintercalado sin decodificación de datos. En este punto, el bloque de L1 puede transmitir señalización de L1 de la trama actual o
señalización de L1 de una trama posterior. En el lado del receptor, se pueden usar parámetros de L1 decodificados a partir del recorrido de decodificación de señalización de L1 mostrado en la Fig. 64 para el proceso de decodificación para el recorrido de datos desde el analizador sintáctico de tramas de la trama posterior.
En resumen, en un transmisor, el intercalado de los bloques de la región de L1 se puede realizar escribiendo los bloques en una memoria en una dirección de las filas y leyendo los bloques escritos desde la memoria en una
dirección de las columnas. En un receptor, el desintercalado de los bloques de la región L1 se puede realizar escribiendo bloques en una memoria en una dirección de las columnas y leyendo los bloques escritos desde la memoria en una dirección de las filas. Las direcciones de lectura y escritura del transmisor y receptor se pueden intercambiar.
Cuando se realiza una simulación con suposiciones que se hacen tales como CR=1/2 para la protección de L1 y
para las partes en común con T2; correlación de símbolos 16-QAM; densidad de piloto de 6 en el Preámbulo; el número de LDPC corta implica la cantidad requerida de perforación/acortado, se pueden obtener resultados o conclusiones tales como que solamente el preámbulo para la transmisión de L1 puede no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño de bloque de L1; la palabra de código de LDPC más corta (por ejemplo, información de 192 bits) entre el código acortado/perforado se puede usar para flexibilidad y
granularidad fina; y se puede añadir Rellenado si se requiere con una sobrecarga insignificante. El resultado se resume en la Fig. 71.
Por consiguiente, para una tasa de repetición de bloque de L1, un ancho de banda de sintonizador completo sin perforación virtual puede ser una buena solución y aún puede no surgir un problema de PAPR con eficiencia
espectral completa. Para la señalización de L1, una estructura de señalización eficiente puede permitir una configuración máxima en un entorno de unión de 8 canales, 32 ranuras, 256 segmentos de datos, y 256 PLP. Para la estructura de bloque de L1, se puede implementar una señalización de L1 flexible según el tamaño de bloque de L1. Se puede realizar intercalado en el tiempo para una mejor robustez para las partes en común con T2. Menos sobrecarga puede permitir una transmisión de datos en el preámbulo.
Se puede realizar un intercalado de bloque del bloque de L1 para una mejor robustez. El intercalado se puede realizar con un número predefinido fijo de símbolos de L1 (num_L1_sym) y un número de portadoras extendido por la L1 como un parámetro (L1_span). La misma técnica se usa para el intercalado de preámbulo de P2 en DVB-T2.
Se puede usar un bloque de L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización de L1, provocando una sobrecarga reducida. Se puede obtener una eficiencia espectral completa sin
problemas de PAPR. Menos de 7,61 MHz de repetición puede significar que se pueda enviar más redundancia pero no se usa. Puede no surgir un problema de PAPR debido a la tasa de repetición de 7,61 MHz para el bloque de L1.
La Fig. 74 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. Esta Fig. 74 es
#26;
diferente de la Fig. 70 en que el campo L1_span que tiene 12 bits está dividido en dos campos. En otras palabras, el campo L1_span está divido en una L1_column que tiene 9 bits y una L1_row con 3 bits. La L1_column representa el índice de portadora que extiende la L1. Debido a que segmento de datos comienza y termina cada 12 portadoras, que es la densidad de piloto, los 12 bits de sobrecarga se pueden reducir en 3 bits para alcanzar 9 bits.
La L1_row representa el número de símbolos OFDM donde se extiende la L1 cuando se aplica intercalado en el tiempo. Por consiguiente, se puede realizar intercalado en el tiempo dentro de un área de L1_columns multiplicada por L1_rows. Alternativamente, se puede transmitir un tamaño total de bloques de L1 de manera que la L1_span mostrada en la Fig. 70 se puede usar cuando no se realiza intercalado en el tiempo. Para tal caso, el tamaño de bloque de L1 es 11.776 x 2 bits en el ejemplo, de esta manera es suficiente 15 bits. Por consiguiente, el campo
L1_span puede estar compuesto de 15 bits.
La Fig. 75 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 75 muestra una parte de una trama de transmisión entera. La Fig. 75 también muestra la unión de múltiples anchos de banda de 8 MHz. Una trama puede constar de un preámbulo que transmite bloques de L1 y un símbolo de datos que transmite datos. Los diferentes tipos de símbolos de datos representan segmentos de datos para diferentes servicios. Como se muestra
en la Fig. 75, el preámbulo transmite bloques de L1 para cada 7,61 MHz.
Para el preámbulo, se realiza intercalado en frecuencia o tiempo dentro de los bloques de L1 y no se realiza entre bloques de L1. Es decir, para el preámbulo, se puede decir que el intercalado se realiza a nivel de bloque de L1. Esto permite decodificar los bloques de L1 transmitiendo los bloques de L1 dentro de un ancho de banda de la ventana del sintonizador incluso cuando la ventana del sintonizador se ha movido a una ubicación aleatoria dentro
de un sistema de unión de canales.
Para decodificar un símbolo de datos en un ancho de banda de ventana del sintonizador aleatorio, no debería darse un intercalado entre segmentos de datos. Es decir, para los segmentos de datos, se puede decir que el intercalado se realiza a nivel de segmento de datos. Por consiguiente, el intercalado en frecuencia y el intercalado en el tiempo se deberían realizar dentro de un segmento de datos. Por lo tanto, un intercalador de símbolos 308 en un recorrido
de los datos de un módulo de BICM del transmisor como se muestra en la Fig. 37 puede realizar el intercalado de símbolos para cada segmento de datos. Un intercalador de símbolos 308-1 en un recorrido de la señal de L1 puede realizar intercalado de símbolos para cada bloque de L1.
Un intercalador en frecuencia 403 mostrado en la Fig. 42 necesita realizar el intercalado en el preámbulo y los símbolos de datos separadamente. Específicamente, para un preámbulo, el intercalado en frecuencia se puede
realizar para cada bloque de L1 y para un símbolo de datos, el intercalado en frecuencia se puede realizar para cada segmento de datos. En este punto, el intercalado en el tiempo en el recorrido de los datos o el recorrido de la señal de L1 puede no ser realizado considerando un modo de baja latencia.
La Fig. 76 es una tabla que analiza la sobrecarga de la señalización de L1 que se transmite en una cabecera de FECFRAME en el módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de
BICM como se muestra en la Fig. 37. Como se ve en la Fig. 76, para el bloque de LDPC corta (tamaño = 16200), puede darse una sobrecarga máxima del 3,3% la cual puede no ser insignificante. En el análisis, se suponen 45 símbolos para la protección de FECFRAME y el preámbulo es una señalización de L1 específica de trama C2 y la cabecera de FECFRAME es una señalización de L1 específica de FECFRAME, es decir, Mod, Cod, e identificador de PLP.
Para reducir la sobrecarga de L1, se pueden considerar planteamientos según dos tipos de Segmentos de datos. Para casos de tipo ACM/VCM y múltiples PLP, la trama se puede mantener igual que para la cabecera de FECFRAME. Para casos de tipo ACM/VCM y PLP único, el identificador de PLP se puede extraer de la cabecera de FECFRAME, provocando una reducción de la sobrecarga de hasta un 1,8%. Para casos de tipo CCM y múltiples PLP, el campo de Mod/Cod se puede extraer de la cabecera de FECFRAME, provocando una reducción de
sobrecarga de hasta un 1,5%. Para casos de tipo CCM y PLP único, no se requiere cabecera de FECFRAME, de esta manera, se puede obtener una reducción de sobrecarga de hasta un 3,3%.
En una señalización de L1 acortada, se puede transmitir o bien una Mod/Cod (7 bits) o bien un identificador de PLP (8 bits), pero puede ser demasiado corta para obtener cualquier ganancia de codificación. No obstante, es posible no requerir sincronización debido a que los PLP pueden estar alineados con la trama de la transmisión C2; toda
ModCod de cada PLP se puede conocer a partir del preámbulo; y un simple cálculo puede permitir la sincronización con la FECFRAME específica.
La Fig. 77 está mostrando una estructura para una cabecera de FECFRAME para minimizar la sobrecarga. En la Fig. 77, los bloques con líneas inclinadas y el Formador de FECFRAME representan un diagrama de bloques de detalle del módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37. Los bloques lisos representan un ejemplo de módulo de codificación interna 303, intercalador interno 304, demultiplexor de bits 305, y correlacionador de símbolos 306 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37. En este punto, se puede realizar una señalización de L1 acortada
debido a que la CCM no requiere un campo de Mod/Cod y el PLP único no requiere un identificador de PLP. En esta señal de L1 con un número reducido de bits, la señal de L1 se puede repetir tres veces en el preámbulo y se puede realizar una modulación BPSK, de esta manera, es posible una señalización muy robusta. Finalmente, el módulo de Inserción de Cabecera de ModCod 307 puede insertar la cabecera generada en cada trama de FEC. La Fig. 84 está
mostrando un ejemplo del módulo de extracción de ModCod r307 en el recorrido de los datos del módulo de demodulación de BICM mostrado en la Fig. 64.
Como se muestra en la Fig. 84, la cabecera de FECFRAME se puede analizar sintácticamente (r301b), entonces los símbolos que transmiten información idéntica en símbolos repetidos se pueden retardar, alinear, y entonces combinar (combinación Rake r302b). Finalmente, cuando se realiza demodulación BPSK (r303b), el campo de señal
de L1 recibido se puede restaurar y este campo de señal de L1 restaurado se puede enviar al controlador del sistema para ser usado como parámetros para la decodificación. La FECFRAME analizada sintácticamente se puede enviar al descorrelacionador de símbolos.
La Fig. 78 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 antes mencionada. Se puede ver que se obtienen alrededor de 4,8 dB de ganancia de SNR a través de una repetición de tres veces. La
SNR requerida es de 8,7 dB para BER=1E-11.
La Fig. 79 está mostrando ejemplos de tramas de transmisión y estructuras de trama de FEC. Las estructuras de trama de FEC mostradas en el lado superior derecho de la Fig. 79 representan una cabecera de FECFRAME insertada mediante el módulo de Inserción de Cabecera de ModCod 307 en la Fig. 37. Se puede ver que dependiendo de diversas combinaciones de condiciones es decir, tipo de CCM o ACM/VCM y único o múltiples PLP, se puede insertar diferente tamaño de cabeceras. O bien, se puede no insertar una cabecera. Las tramas de transmisión formadas según los tipos de segmento de datos y mostradas en el lado inferior izquierdo de la Fig. 79 se pueden formar mediante el módulo de inserción de cabecera de Trama 401 del Formador de tramas como se muestra en la Fig. 42 y el módulo fusionador/segmentador 208 del procesador de entrada mostrado en la Fig. 35. En este punto, la FECFRAME se puede transmitir según diferentes tipos de segmento de datos. Usando este método,
se puede reducir un máximo del 3,3% de sobrecarga. En el lado superior derecho de la Fig. 79, se muestran cuatro tipos diferentes de estructuras, pero un experto en la técnica entendería que éstos son solamente ejemplos, y cualquiera de estos tipos o sus combinaciones se pueden usar para el segmento de datos.
En el lado receptor, el módulo de Extracción de cabecera de trama r401 del módulo Analizador sintáctico de tramas como se muestra en la Fig. 63 y el módulo de Extracción de ModCod r307 del módulo de demodulación de BICM
mostrado en la Fig. 64 pueden extraer un parámetro de campo de ModCod que se requiere para la decodificación. En este punto, según los tipos de segmento de datos de transmisión se pueden extraer parámetros de la trama. Por ejemplo, para tipo de CCM, se pueden extraer parámetros a partir de la señalización de L1 que se transmite en el preámbulo y para tipo de ACM/VCM, se pueden extraer parámetros a partir de la cabecera de FECFRAME.
Como se muestra en el lado superior derecho de la Fig. 79, la estructura de fecframe se puede dividir en dos grupos,
en los que el primer grupo es las tres estructuras de trama superiores con cabecera y el segundo grupo es la última estructura de trama sin cabecera.
La Fig. 80 está mostrando un ejemplo de señalización de L1 que se puede transmitir dentro del preámbulo mediante el módulo de Inserción de cabecera de trama 401 del módulo Formador de tramas mostrado en la Fig. 42. Esta señalización de L1 es diferente de la señalización de L1 previa en que el tamaño del bloque de L1 se puede
transmitir en bits (L1_size, 14 bits); es posible encender/apagar el intercalado en el tiempo en el segmento de datos (dslice_time_intrlv, 1 bit); y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de señalización de L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo de Mod/Cod se puede transmitir dentro del preámbulo en lugar de dentro de la cabecera de FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).
En el lado receptor, el decodificador interno acortado/perforado r303-1 de la demodulación de BICM como se muestra en la Fig. 64 puede obtener el primer bloque de LDPC, que tiene un tamaño de bloque de L1 fijo, transmitido dentro del preámbulo, a través de decodificación. También se pueden obtener los números y el tamaño del resto de los bloques de LDPC.
El intercalado en el tiempo se puede usar cuando se necesitan múltiples símbolos OFDM para transmisión de L1 o
cuando hay un segmento de datos intercalado en el tiempo. Es posible un encendido/apagado flexible del intercalado en el tiempo con una marca de intercalado. Para el intercalado en el tiempo del preámbulo, se pueden requerir una marca de intercalado en el tiempo (1 bit) y un número de símbolos OFDM intercalados (3 bits), de esta manera, se pueden proteger un total de 4 bits de una forma similar a una cabecera de FECFRAME acortada.
La Fig. 81 está mostrando un ejemplo de señalización de L1 previa que se puede realizar en el módulo de Inserción
de Cabecera de ModCod 307-1 en el recorrido de los datos del módulo de BICM mostrado en la Fig. 37. Los bloques con líneas inclinadas y el Formador de Preámbulo son ejemplos del módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 37. Los bloques lisos son
#28;
ejemplos del módulo de Inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 42.
También, los bloques lisos pueden ser ejemplos del módulo de código interno acortado/perforado 303-1, intercalador interno 304-1, demultiplexor de bits 305-1, y correlacionador de símbolos 306-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 37.
Como se ve en la Fig. 81, la señal de L1 que se transmite en el preámbulo se puede proteger usando codificación de LDPC acortada/perforada. Se pueden insertar parámetros relacionados en la Cabecera en forma de L1 previa. En este punto, solamente se pueden transmitir parámetros de intercalado en el tiempo en la Cabecera del preámbulo. Para asegurar más robustez, se puede realizar una repetición cuatro veces. En el lado receptor, para ser capaz de decodificar la señal de L1 que se transmite en el preámbulo, el módulo de extracción de ModCod r307-1 en el
recorrido de la señalización de L1 de la demodulación de BICM como se muestra en la Fig. 64 necesita usar el módulo de decodificación mostrado en la Fig. 84. En este punto, debido a que hay una repetición cuatro veces a diferencia de la cabecera de FECFRAME de decodificación anterior, se requiere un proceso de recepción Rake que sincroniza los símbolos repetidos cuatro veces y añadir los símbolos.
La Fig. 82 muestra una estructura de bloque de señalización de L1 que se transmite desde el Módulo de inserción de
cabecera de trama 401 del módulo Formador de tramas como se muestra en la Fig. 42. Está mostrando un caso donde no se usa ningún intercalado en el tiempo en un preámbulo. Como se muestra en la Fig. 82, se pueden transmitir diferentes tipos de bloques de LDPC en el orden de las portadoras. Una vez que un símbolo OFDM se forma y transmite entonces se forma y transmite un siguiente símbolo OFDM. Para que el último símbolo OFDM sea transmitido, si hay cualquier portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se
puede rellenar de forma ficticia. El ejemplo en la Fig. 82 muestra un preámbulo que comprende tres símbolos OFDM. En un lado receptor, para este caso de no intercalado, se puede omitir el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM como se muestra en la Fig. 64.
La Fig. 83 muestra un caso donde se realiza intercalado en el tiempo de L1. Como se muestra en la Fig. 83, el intercalado de bloque se puede realizar de una manera que forma un símbolo OFDM para índices de portadora idénticos que entonces forman unos símbolos OFDM para los siguientes índices de portadora. Como en el caso donde no se realiza ningún intercalado, si hay cualquier portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se puede rellenar de forma ficticia. En un lado receptor, para este caso de no intercalado, el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM mostrado en la Fig. 64 puede realizar el desintercalado de bloques leyendo los bloques de LDPC en orden creciente de los
números de los bloques de LDPC.
Además, puede haber al menos dos tipos de segmentos de datos. El tipo 1 de segmento de datos tiene dslice_type = 0 en los campos de señalización de L1. Este tipo de segmento de datos no tiene cabecera de XFECFrame y tiene sus valores mod/cod en los campos de señalización de L1. El tipo 2 de segmento de datos tiene dslice_type = 1 en los campos de señalización de L1. Este tipo de segmento de datos tiene cabecera de XFECFrame y tiene sus
valores mod/cod en la cabecera de XFECFrame.
XFECFrame significa Trama de XFEC (Corrección de Errores sin Canal de Retorno Compleja) y mod/Cod significa tipo de modulación/tasa de código.
En un receptor, un analizador sintáctico de tramas puede formar una trama a partir de las señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene
una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. También, un receptor puede extraer un campo para indicar si realizar el desintercalado en el tiempo sobre los símbolos de preámbulo o no realizar el desintercalado en el tiempo sobre los símbolos de preámbulo, a partir de la L1 de los símbolos de preámbulo.
En un transmisor, un formador de tramas puede construir una trama. Los símbolos de datos de la trama comprenden
un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera XFECFrame. Además, un campo para indicar si realizar el intercalado en el tiempo sobre símbolos de preámbulo o no realizar el intercalado en el tiempo sobre símbolos de preámbulo se puede insertar en la L1 de los símbolos de preámbulo.
Por último, para el código acortado/perforado para el módulo de Inserción de cabeceras de trama 401 del Formador
de tramas mostrado en la Fig. 42, se puede determinar un tamaño mínimo de palabra de código que puede obtener ganancia de codificación y se puede transmitir en un primer bloque de LDPC. De esta manera, para el resto de bloques de LDPC los tamaños se pueden obtener a partir de ese tamaño de bloque de L1 transmitido.
La Fig. 85 está mostrando otro ejemplo de señalización de L1 previa que se puede transmitir desde el módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 37. La Fig. 85 es diferente de la Fig. 81 en que se ha modificado el Mecanismo de protección de parte de la cabecera. Como se ve en la Fig. 85, la información del tamaño de bloque de L1 L1_size (14 bits) no se transmite en el bloque de L1, sino que se transmite en la Cabecera. En la Cabecera, también se puede transmitir información de intercalado en el tiempo de 4 bits. Para un total de 18 bits de entrada, el código BCH (45, 18) que saca 45 bits se usa y copia para los dos recorridos y finalmente, se correlaciona en QPSK. Para el recorrido Q, se puede realizar un cambio cíclico de 1 bit para ganancia de diversidad y se puede realizar una modulación de PRBS según una palabra de sincronización. Se pueden sacar un total de 45 símbolos QPSK de estas entradas del recorrido I/Q. En este punto, si la profundidad de intercalado en el tiempo se fija como un número de preámbulos que se requiere para transmitir el bloque de L1, L1_span (3 bits) que indica que la profundidad de intercalado en el tiempo puede no necesitar ser transmitida. En otras palabras, solamente se puede transmitir la marca de encendido/apagado (1 bit) del intercalado en el tiempo. En un lado receptor, comprobando solamente un número de preámbulos transmitidos,
sin usar la L1_span, se puede obtener la profundidad de desintercalado en el tiempo.
La Fig. 86 está mostrando un ejemplo de programación de bloque de señalización de L1 que se transmite en el preámbulo. Si un tamaño de información de L1 que se puede transmitir en un preámbulo es Nmax, cuando el tamaño de L1 es menor que Nmax, un preámbulo puede transmitir la información. No obstante, cuando el tamaño de L1 es mayor que Nmax, la información de L1 se puede dividir por igual de manera que el subbloque de L1 dividido
sea menor que Nmax, entonces el subbloque de L1 dividido se puede transmitir en un preámbulo. En este punto, para una portadora que no se usa debido a que la información de L1 es menor que Nmax, no se transmiten datos.
En su lugar, como se muestra en la Fig. 88, la potencia de las portadoras donde se transmite un bloque de L1 se puede aumentar para mantener una potencia total de señal de preámbulo igual a la potencia de símbolo de datos. El factor de aumento de potencia se puede variar dependiendo del tamaño de L1 transmitido y un transmisor y un
receptor pueden tener un valor fijo de este factor de aumento de potencia. Por ejemplo, si solamente se usan la mitad de las portadoras totales, el factor de aumento de potencia puede ser dos.
La Fig. 87 está mostrando un ejemplo de señalización de L1 previa donde se considera un aumento de potencia. Cuando se compara con la Fig. 85, se puede ver que la potencia del símbolo QPSK se puede aumentar y enviar al formador de preámbulo.
La Fig. 89 está mostrando otro ejemplo de módulo de Extracción de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 64. A partir del símbolo de preámbulo de entrada, la FECFRAME de señalización de L1 se puede sacar en el descorrelacionador de símbolos y se puede decodificar solamente parte de la cabecera.
Para el símbolo de cabecera de entrada, se puede realizar una descorrelación QPSK y se puede obtener un valor de
la Relación de Verosimilitud Logarítmica (LLR). Para el recorrido Q, se puede realizar la demodulación de PRBS según la palabra de sincronización y se puede realizar un proceso inverso del cambio cíclico de 1 bit para la restauración.
Estos dos valores de recorrido I/Q alineados se pueden combinar y se puede obtener una ganancia de SNR. La salida de la decisión firme se puede introducir en el decodificador de BCH. El decodificador de BCH puede restaurar
18 bits de L1 previa a partir de los 45 bits de entrada.
La Fig. 90 está mostrando un homólogo, el extractor de ModCod de un receptor. Cuando se compara con la Fig. 89, el control de potencia se puede realizar en los símbolos de entrada del descorrelacionador QPSK para restaurar desde el nivel de potencia aumentado por el transmisor a su valor original. En este punto, se puede realizar control de potencia considerando un número de portadoras usadas para la señalización de L1 en un preámbulo y tomando
un inverso del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia fija la potencia del preámbulo y la potencia de símbolos de datos idénticas una a la otra.
La Fig. 91 está mostrando un ejemplo de sincronización de L1 previa que se puede realizar en el módulo de extracción de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 64. Este es un proceso de sincronización para obtener una posición de inicio de una Cabecera en un preámbulo. Los símbolos de entrada pueden ser descorrelacionados QPSK entonces para el recorrido Q de salida, se puede realizar un inverso de un cambio cíclico de 1 bit y se puede realizar una alineación. Dos valores de los recorridos I/Q se pueden multiplicar y se pueden demodular los valores modulados mediante la señalización de L1 previa. De esta manera, la salida del multiplicador puede expresar solamente la PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una PRBS de secuencia conocida, se puede obtener un pico de
correlación en la Cabecera. De esta manera, se puede obtener una posición de inicio de la Cabecera en un preámbulo. Si es necesario, el control de potencia que se realiza para restaurar el nivel de potencia original, como se muestra en la Fig. 90, se puede realizar en la entrada del descorrelacionador QPSK.
La Fig. 92 está mostrando otro ejemplo de campo de cabecera de bloque de L1 que se envía al módulo de Inserción de Cabecera 307-1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 37. Esta
Fig. 92 es diferente de la Fig. 85 en que L1_span que representa la profundidad de intercalado en el tiempo se reduce a 2 bits y los bits reservados se aumentan en 1 bit. Un receptor puede obtener el parámetro de intercalado en el tiempo de bloque de L1 a partir de la L1_span transmitida.
#20;
La Fig. 93 está mostrando procesos de división por igual de un bloque de L1 en tantas partes como un número de preámbulos insertando entonces una cabecera en cada uno de los bloques de L1 divididos y asignando entonces los bloques de L1 de la cabecera insertada en un preámbulo. Esto se puede realizar cuando se realiza un intercalado en el tiempo con un número de preámbulos donde el número de preámbulos es mayor que un número mínimo de
preámbulos que se requiere para la transmisión del bloque de L1. Esto se puede realizar en el bloque de L1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 37. El resto de las portadoras, después de la transmisión de bloques de L1 pueden tener patrones de repetición cíclicos en lugar de ser rellenadas con ceros.
La Fig. 94 está mostrando un ejemplo del Descorrelacionador de Símbolos r306-1 del módulo de demodulación de
BICM como se muestra en la Fig. 64. Para un caso donde los bloques de FEC de L1 se repiten como se muestra en la Fig. 93, cada punto de inicio de bloque de FEC de L1 se puede alinear, combinar (r301f), y entonces descorrelacionar QAM (r302f) para obtener ganancia de diversidad y ganancia de la SNR. En este punto, el combinador puede incluir procesos de alineación y añadir cada bloque de FEC de L1 y dividir el bloque de FEC de L1 añadido. Para un caso donde se repite solamente parte del último bloque de FEC como se muestra en la Fig. 93,
solamente se puede dividir la parte repetida en tantos como un número de cabecera de bloque de FEC y la otra parte se puede dividir por un valor que es uno menos que un número de cabecera de bloque de FEC. En otras palabras, el número de división corresponde a un número de portadoras que se añade a cada portadora.
La Fig. 98 está mostrando otro ejemplo de programación de bloques de L1. La Fig. 98 es diferente de la Fig. 93 en que, en lugar de realizar el rellenado de ceros o la repetición cuando los bloques de L1 no llenan un símbolo OFDM, el símbolo OFDM se puede llenar con redundancia de paridad realizando menos perforación en el código acortado/perforado en el transmisor. En otras palabras, cuando la perforación de paridad (304c) se realiza en la Fig. 38, se puede determinar la tasa de código efectiva de acuerdo con la relación de perforación, de esta manera, perforando cuantos menos bits tengan que ser rellenados de ceros, se puede disminuir la tasa de código efectiva y se puede obtener una mejor ganancia de codificación. El módulo de Desperforado de paridad r303a de un receptor
como se muestra en la Fig. 65 puede realizar un desperforado considerando la redundancia de paridad menos perforada. En este punto, debido a que un receptor y un transmisor pueden tener información del tamaño de bloque de L1 total, se puede calcular la relación de perforación.
La Fig. 95 está mostrando otro ejemplo de campo de señalización de L1. La Fig. 95 es diferente de la Fig. 74 porque, para un caso donde el tipo de segmento de datos es CCM, se puede transmitir una dirección de inicio (21 bits) del PLP. Esto puede permitir a la FECFRAME de cada PLP formar una trama de transmisión, sin que la FECFRAME esté alineada con una posición de inicio de una trama de transmisión. De esta manera, se puede eliminar la sobrecarga de rellenado, que puede darse cuando una anchura de segmento de datos es estrecha. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información de ModCod desde el preámbulo en el recorrido de la señalización de L1 del demodulador de BICM como se muestra en la Fig. 64, en lugar de obtenerla de
la cabecera de FECFRAME. Además, incluso cuando sucede un salto entre canales en una ubicación aleatoria de la trama de transmisión, se puede realizar una sincronización de FECFRAME sin retardo debido a que la dirección de inicio del PLP ya se puede obtener a partir del preámbulo.
La Fig. 96 está mostrando otro ejemplo de campos de señalización de L1 que pueden reducir la sobrecarga de direccionamiento de PLP.
La Fig. 97 está mostrando los números de símbolos QAM que corresponden a una FECFRAME que depende de los tipos de modulación. En este punto, un máximo común divisor de símbolo QAM es 135, de esta manera, se puede reducir una sobrecarga de log2(135)≈7 bits. De esta manera, la Fig. 96 es diferente de la Fig. 95 en que se puede reducir un número de bits del campo PLP_start de 21 bits a 14 bits. Este es un resultado de considerar 135 símbolos como un único grupo y direccionar el grupo. Un receptor puede obtener un índice de portadora OFDM donde el PLP
comienza en una trama de transmisión después de obtener el valor del campo PLP_start y multiplicarlo por 135.
La Fig. 99 y la Fig. 101 muestran ejemplos de intercalador de símbolos 308 que puede intercalar en el tiempo símbolos de datos que se envían desde el módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37.
La Fig. 99 es un ejemplo de Intercalador de bloques que puede operar sobre una base de segmento de datos. El
valor de la fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. El intercalado sobre la base de símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre celdas OFDM adyacentes. El valor de la columna K significa una profundidad de intercalado en el tiempo, que puede ser de 1, 2, 4, 8, o 16... La señalización de K para cada segmento de datos se puede realizar dentro de la señalización de L1. El intercalador en frecuencia 403 como se muestra en la Fig. 42 se puede realizar
anterior al intercalador en tiempo 308 como se muestra en la Fig. 37.
La Fig. 100 muestra un rendimiento de intercalado del intercalador en el tiempo como se muestra en la Fig. 99. Se supone que un valor de columna es 2, un valor de fila es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no está ningún piloto continuo en el segmento de datos. La figura superior de la Fig. 100 es una
#21;
estructura de símbolo OFDM cuando no se realiza intercalado en el tiempo y la figura inferior de la Fig. 100 es una estructura de símbolo OFDM cuando se realiza intercalado en el tiempo. Las celdas negras representan pilotos dispersos y las celdas no negras representan celdas de datos. El mismo tipo de celdas de datos representa un símbolo OFDM. En la Fig. 100, las celdas de datos que corresponden a un único símbolo OFDM se intercalan en
dos símbolos. Se usa una memoria de intercalado que corresponde a ocho símbolos OFDM pero la profundidad de intercalado corresponde solamente a dos símbolos OFDM, de esta manera, no se obtiene una profundidad de intercalado completa.
La Fig. 101 se sugiere para lograr una profundidad de intercalado completa. En la Fig. 101, las celdas negras representan pilotos dispersos y las celdas no negras representan celdas de datos. El intercalador en tiempo como se muestra en la Fig. 101 se puede implementar en forma de intercalador de bloques y puede intercalar segmentos de datos. En la Fig. 101, un número de columna, K representa una anchura de segmento de datos, un número de la fila, N representa la profundidad de intercalado en el tiempo y el valor, K puede ser de valores aleatorios, es decir, K=1, 2, 3,… El proceso de intercalado incluye escribir una celda de datos de una forma trenzada de columna y leer en una
dirección de columna, excluyendo las posiciones de piloto. Es decir, se puede decir que el intercalado se realiza de una forma trenzada fila-columna.
Además, en un transmisor, las celdas que se leen de una forma trenzada de columna de la memoria de intercalado corresponden a un único símbolo OFDM y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras se intercalan las celdas.
También, en un receptor, las celdas que se leen de una forma trenzada de columna de la memoria de desintercalado
corresponden a un único símbolo OFDM y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras que se desintercalan en el tiempo las celdas.
La Fig. 102 muestra el rendimiento de intercalado en el tiempo de la Fig. 101. Para comparación con la Fig. 99, se supone que un número de filas es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no está ningún piloto continuo en el segmento de datos. En la Fig. 102, las celdas de datos que corresponden a un único
símbolo OFDM se intercalan en ocho símbolos OFDM. Como se muestra en la Fig. 102, se usa una memoria de intercalado que corresponde a ocho símbolos OFDM y la profundidad de intercalado resultante corresponde a ocho símbolos OFDM, de esta manera, se obtiene una profundidad de intercalado completa.
El intercalador en el tiempo que se muestra en la Fig. 101 puede ser ventajoso porque se puede obtener una profundidad de intercalado completa usando una memoria idéntica; la profundidad de intercalado puede ser flexible, a diferencia de la Fig. 99; por consiguiente, una longitud de trama de transmisión puede ser flexible también, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el intercalador en el tiempo usado para el segmento de datos, puede ser idéntico al método de intercalado usado para el preámbulo y también puede tener partes en común con un sistema de transmisión digital que usa OFDM general. Específicamente, el intercalador en el tiempo 308 como se muestra en la Fig. 37 se puede usar antes de que se use el intercalador en frecuencia 403
como se muestra en la Fig. 42. Con respecto a una complejidad del receptor, puede no ser requerida ninguna memoria adicional distinta de la lógica de control de dirección adicional que puede requerir una complejidad muy pequeña.
La Fig. 103 muestra un desintercalador de símbolo r308 correspondiente en un receptor. Se puede realizar el desintercalado después de recibir una salida del módulo de Extracción de Cabecera de Trama r401. En los procesos
de desintercalado, comparado con la Fig. 99, se invierten los procesos de escritura y lectura de intercalado de bloques. Usando información de posición de piloto, el desintercalador en tiempo puede realizar un desintercalado virtual no escribiendo o leyendo desde una posición de piloto en la memoria del intercalador y escribiendo o leyendo desde una posición de celda de datos en la memoria del intercalador. La información desintercalada se puede sacar en el módulo de Extracción de ModCod r307.
Usando los métodos y dispositivos sugeridos, entre otras ventajas es posible implementar un transmisor, receptor, y estructura digitales eficientes de señalización de capa física.
Transmitiendo información de ModCod en cada cabecera de trama en BB que es necesaria para la ACM/VCM y transmitiendo el resto de la señalización de capa física en una cabecera de trama, se puede minimizar la sobrecarga de señalización.
Se puede implementar una QAM modificada para una transmisión de energía más eficiente o un sistema de difusión digital más robusto al ruido. El sistema puede incluir un transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.
Se puede implementar una QAM No uniforme Mejorada para una transmisión de energía más eficiente o un sistema de difusión digital más robusto al ruido. También se describe un método de uso de tasa de código de código de corrección de errores de NU-MQAM y MQAM. El sistema puede incluir un transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.
El método de señalización de L1 sugerido puede reducir la sobrecarga en un 3~4% minimizando la sobrecarga de señalización durante la unión de canales.
Será evidente para aquellos expertos en la técnica que se pueden hacer diversas modificaciones y variaciones en la presente invención sin apartarse del alcance de las reivindicaciones adjuntas.

Claims (4)

  1. REIVINDICACIONES
    1.
    Un método de transmisión de una señal de difusión a un receptor, el método que comprende:
    correlacionar bits para datos de un Conducto de Capa Física, PLP, en símbolos de datos;
    construir al menos un segmento de datos que transporta uno o más PLP;
    intercalar en el tiempo los símbolos de datos en el segmento de datos mediante una forma trenzada fila
    columna en la que las celdas de entrada se escriben en serie en una memoria en una dirección diagonal y
    se leen en serie en modo fila;
    intercalar en el tiempo selectivamente información de señalización de Capa-1, L1, según la información de
    profundidad de intercalado en el tiempo para la información de señalización de L1 mediante una forma
    trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada se escriben en serie
    en una memoria en dirección diagonal, y se leen en serie en modo fila, en donde las posiciones de piloto se
    excluyen en el intercalado en el tiempo;
    construir una trama de señal basada en símbolos de preámbulo y el al menos un segmento de datos, el al
    menos un segmento de datos que incluye los símbolos de datos intercalados en el tiempo, los símbolos de
    preámbulo que tienen información de señalización de L1 intercalada en el tiempo selectivamente y una
    cabecera de la información de señalización de L1, en donde la cabecera incluye la información de
    profundidad de intercalado en el tiempo para la información de señalización de L1;
    modular la trama de señal mediante un método de Multiplexación por División de Frecuencia Ortogonal,
    OFDM; y
    transmitir la trama de señal modulada,
    en donde el intercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de datos, un
    número de filas de un bloque de intercalado en el tiempo en la memoria corresponde a la profundidad de
    intercalado en el tiempo y un número de columnas del bloque de intercalado en el tiempo en la memoria
    corresponde a la anchura del segmento de datos, y
    en donde la información de señalización de L1 incluye información de la profundidad de intercalado en el
    tiempo para el segmento de datos.
  2. 2.
    Un método de recepción de una señal de difusión, el método que comprende:
    recibir la señal de difusión que incluye una trama de señal, la trama de señal que comprende símbolos de
    preámbulo y segmentos de datos, los símbolos de preámbulo que tienen información de señalización de
    Capa-1, L1, y una cabecera de información de señalización de Capa-1, L1, y el segmento de datos que
    incluye uno o más Conductos de Capa Física, PLP, en donde la cabecera incluye información de
    profundidad de intercalado en el tiempo para la información de señalización de L1;
    demodular la señal de difusión recibida mediante el uso de un método de Multiplexación por División de
    Frecuencia Ortogonal, OFDM;
    desintercalar en el tiempo los símbolos de datos mediante una forma trenzada fila-columna en la que las
    celdas de entrada se escriben en serie en una memoria en modo fila, y se leen en serie en una dirección
    diagonal;
    realizar selectivamente un desintercalado en el tiempo sobre la información de señalización de L1 según la
    información de profundidad de intercalado en el tiempo para la información de señalización de L1 mediante
    una forma trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada se escriben
    en serie en una memoria en una dirección diagonal, y se leen en serie en modo fila, en donde las
    posiciones de piloto se excluyen en el desintercalado en el tiempo;
    descorrelacionar los símbolos de datos desintercalados en el tiempo en bits; y
    decodificar los bits mediante un esquema de decodificación de Comprobación de Paridad de Baja
    Densidad, LDPC,
    en donde el desintercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de datos,
    un número de filas de un bloque de desintercalado en el tiempo en la memoria corresponde a la
    profundidad de intercalado en el tiempo y un número de columnas del bloque de desintercalado en el
    tiempo en la memoria corresponde a la anchura del segmento de datos, y
    en donde la información de señalización de L1 incluye información de la profundidad de intercalado en el
    tiempo para el segmento de datos.
  3. 3.
    Un transmisor de transmisión de una señal de difusión a un receptor, el transmisor que comprende:
    medios (306) para correlacionar bits para datos de un Conducto de Capa Física, PLP, en símbolos de
    datos;
    medios (102) para construir al menos un segmento de datos que transporta uno o más PLP;
    medios (308) para intercalar en el tiempo los símbolos de datos en el segmento de datos mediante una
    forma trenzada fila-columna en la que las celdas de entrada se escriben en serie en una memoria en una
    dirección diagonal, y se leen en serie en modo fila;
    medios (308-1) para intercalar en el tiempo selectivamente información de señalización de Capa-1, L1,
    según la información de profundidad de intercalado en el tiempo para la información de señalización de L1
    mediante una forma trenzada fila-columna en la que las celdas de datos de señalización de L1 de entrada
    se escriben en serie en una memoria en una dirección diagonal, y se leen en modo fila, en donde las
    posiciones de piloto se excluyen en el intercalado en el tiempo;
    medios (103) para construir una trama de señal basada en los símbolos de preámbulo y el al menos un
    segmento de datos, el al menos un segmento de datos que incluye símbolos de datos intercalados en el
    tiempo, los símbolos de preámbulo que tienen información de señalización de L1 intercalada en el tiempo
    selectivamente y una cabecera de la información de señalización de L1, en donde la cabecera incluye la
    información de profundidad de intercalado en el tiempo para la información de señalización de L1;
    medios (104) para modular la trama de señal mediante un método de Multiplexación por División de
    Frecuencia Ortogonal, OFDM; y
    medios (105) para transmitir la trama de señal modulada,
    en donde el intercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de datos, un
    número de filas de un bloque de intercalado en el tiempo en la memoria corresponde a la profundidad de
    intercalado en el tiempo y un número de columnas del bloque de intercalado en el tiempo en la memoria
    corresponde a la anchura del segmento de datos, y
    en donde la información de señalización de L1 incluye información de la profundidad de intercalado en el
    tiempo para el segmento de datos.
  4. 4.
    Un receptor de recepción de una señal de difusión, el receptor que comprende:
    medios (r105) para recibir la señal de difusión que incluye una trama de señal, la trama de señal que
    comprende símbolos de preámbulo y segmentos de datos, los símbolos de preámbulo que tienen
    información de señalización de Capa-1, L1, y una cabecera de información de señalización de L1, y el
    segmento de datos que incluye uno o más Conductos de Capa Física, PLP, en donde la cabecera incluye
    información de profundidad de intercalado en el tiempo para la información de señalización de L1;
    medios (r104) para demodular la señal de difusión recibida mediante el uso de un método de Multiplexación
    por División de Frecuencia Ortogonal, OFDM;
    medios (r308) para desintercalar en el tiempo los símbolos de datos mediante una forma trenzada fila
    columna en la que las celdas de entrada se escriben en serie en una memoria en modo fila, y se leen en
    serie en una dirección diagonal;
    medios (r308-1) para realizar selectivamente un desintercalado en el tiempo sobre la información de
    señalización de L1 según la información de profundidad de intercalado en el tiempo para la información de
    señalización de L1 mediante una forma trenzada fila-columna en la que las celdas de datos de señalización
    de L1 de entrada se escriben en serie en una memoria en una dirección diagonal, y se leen en serie en
    modo fila, en donde las posiciones de piloto se excluyen en el desintercalado en el tiempo;
    medios (r306) para descorrelacionar los símbolos de datos desintercalados en el tiempo en bits; y
    medios (r304a) para decodificar los bits mediante un esquema de decodificación de Comprobación de
    Paridad de Baja Densidad, LDPC,
    en donde el desintercalado en el tiempo de los símbolos de datos se realiza a nivel de segmento de datos,
    un número de filas de un bloque de desintercalado en el tiempo en la memoria corresponde a la
    profundidad de intercalado en el tiempo y un número de columnas del bloque de desintercalado en el tiempo en la memoria corresponde a la anchura del segmento de datos, y
    en donde la información de señalización de L1 incluye información de la profundidad de intercalado en el tiempo para el segmento de datos.
ES09161834T 2008-12-12 2009-06-03 Aparato y método para transmitir y recibir una señal usando intercalado en el tiempo Active ES2425770T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12191408P 2008-12-12 2008-12-12
US121914P 2008-12-12

Publications (1)

Publication Number Publication Date
ES2425770T3 true ES2425770T3 (es) 2013-10-17

Family

ID=41131620

Family Applications (3)

Application Number Title Priority Date Filing Date
ES11194011T Active ES2431080T3 (es) 2008-12-12 2009-06-03 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES11194097T Active ES2435942T3 (es) 2008-12-12 2009-06-03 Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES09161834T Active ES2425770T3 (es) 2008-12-12 2009-06-03 Aparato y método para transmitir y recibir una señal usando intercalado en el tiempo

Family Applications Before (2)

Application Number Title Priority Date Filing Date
ES11194011T Active ES2431080T3 (es) 2008-12-12 2009-06-03 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES11194097T Active ES2435942T3 (es) 2008-12-12 2009-06-03 Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal

Country Status (7)

Country Link
EP (3) EP2197135B1 (es)
CN (2) CN102246511B (es)
DK (3) DK2434678T3 (es)
ES (3) ES2431080T3 (es)
PL (3) PL2197135T3 (es)
PT (3) PT2434677E (es)
WO (1) WO2010067928A1 (es)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166736A (zh) * 2011-12-15 2013-06-19 无锡中星微电子有限公司 一种交织器读写方法
GB2499050A (en) * 2012-02-06 2013-08-07 British Broadcasting Corp Non-uniform QAM constellations with constellation points at positions of maximum capacity for a selected signal to noise ratio
CN104541466B (zh) * 2012-09-26 2018-04-10 英特尔公司 用于相位噪声受限的无线通信系统中的载波间干扰抑制的交织的方法和装置
CN105580377B (zh) * 2013-09-27 2018-11-30 Lg 电子株式会社 发送、接收广播信号的装置及方法
MX368376B (es) 2014-02-05 2019-09-30 Samsung Electronics Co Ltd Aparato de transmision y metodo de modulacion del mismo.
KR101891116B1 (ko) 2014-06-02 2018-08-23 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI108822B (fi) * 2000-02-14 2002-03-28 Nokia Corp Lomittelumenetelmä ja -järjestelmä
JP5415280B2 (ja) * 2007-01-16 2014-02-12 コーニンクレッカ フィリップス エヌ ヴェ データビット又はシンボルをインタリーブするためのシステム、装置及び方法
KR100921465B1 (ko) * 2007-04-19 2009-10-13 엘지전자 주식회사 디지털 방송 신호 송수신기 및 그 제어 방법

Also Published As

Publication number Publication date
ES2435942T3 (es) 2013-12-26
EP2434678B1 (en) 2013-08-21
CN103905751A (zh) 2014-07-02
DK2434677T3 (da) 2013-10-14
EP2197135A1 (en) 2010-06-16
DK2197135T3 (da) 2013-08-26
EP2434677B1 (en) 2013-08-07
PT2434678E (pt) 2013-11-25
WO2010067928A1 (en) 2010-06-17
EP2434677A1 (en) 2012-03-28
PL2197135T3 (pl) 2013-10-31
PL2434677T3 (pl) 2013-12-31
CN102246511B (zh) 2014-04-16
EP2197135B1 (en) 2013-07-31
DK2434678T3 (da) 2013-11-25
PT2434677E (pt) 2013-10-17
PL2434678T3 (pl) 2014-01-31
EP2434678A1 (en) 2012-03-28
ES2431080T3 (es) 2013-11-25
PT2197135E (pt) 2013-08-29
CN102246511A (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
ES2409354T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2394669T3 (es) Aparato y método para transmitir y recibir una señal de difusión
ES2608553T3 (es) Aparato y método para transmitir y recibir una señal
ES2559032T3 (es) Aparato y método para transmitir y recibir una señal
ES2371538T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.
ES2435841T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2405781T3 (es) Aparato y método para transmitir y recibir una señal de difusión
ES2394756T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2443840T3 (es) Aparato y método para transmitir y recibir una señal de difusión
ES2436782T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2475197T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2432343T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2446300T3 (es) Aparato y método para transmitir y recibir una señal de difusión
ES2385021T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal
ES2395711T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2425770T3 (es) Aparato y método para transmitir y recibir una señal usando intercalado en el tiempo
ES2374649T3 (es) Aparato para la transmisión y recepción de una señal y método de transmisión y recepción de una señal.
ES2529097T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal
ES2445194T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2453294T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2404182T3 (es) Aparato para transmitir y recibir una señal y método de transmisión y recepción de una señal
ES2394793T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal