ES2529097T3 - Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal - Google Patents

Abstract

Un procedimiento de transmisión de al menos una trama de señal de radiodifusión que tiene datos de tubería de capa física, PLP, y datos de preámbulo, en el que el procedimiento comprende: mapear los bits de los datos PLP en símbolos de datos de PLP y bits de datos de preámbulo en los símbolos de datos de preámbulo; construir al menos un segmento de datos en base a los símbolos de datos PLP, en el que el segmento de datos es uno de entre un primer tipo de segmento de datos y un segundo tipo de segmento de datos, en el que el primer tipo de segmento de datos no tiene una cabecera de trama y el segundo tipo del segmento de datos tiene la cabecera de trama, en el que la cabecera de trama incluye parámetros de modulación y de codificación de los datos PLP; construir una trama de señal en base a los símbolos de datos de preámbulo y los segmentos de datos; y modular la trama de señal mediante un procedimiento de multiplexación por división de frecuencia ortogonal, OFDM, en el que los símbolos de datos de preámbulo incluyen la información de señalización L1 Capa 1, en el que la información de señalización L1 es entrelazada en el tiempo a un bloque de entrelazado en el tiempo TI L1 dentro de un bloque L1 según una profundidad de entrelazado en el tiempo, y una cabecera L1 es incluida en la parte frontal del bloque TI L1, y la cabecera L1 y el bloque TI L1 se repiten en frecuencia dentro de una menos uno de los símbolos de datos de preámbulo, en el que la información de señalización L1 incluye información de ID de segmento de datos que identifica un segmento de datos, y en el que la profundidad de entrelazado en el tiempo es señalizada en la información de señalización L1.

Description

5

10

15

20

25

30

35

40

45

E10151070

28-01-2015

DESCRIPCIÓN

Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal

Antecedentes de la invención

Campo de la invención

La presente invención se refiere a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal y, más particularmente, a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

Conforme se ha desarrollado la tecnología de radiodifusión digital, los usuarios han recibido una imagen en movimiento en alta definición (HD). Con el desarrollo continuo de un algoritmo de compresión y un alto rendimiento del hardware, en el futuro se proporcionará un mejor entorno a los usuarios. Un sistema de televisión digital (DTV) puede recibir una señal de radiodifusión digital y puede proporcionar una diversidad de servicios complementarios a los usuarios, así como una señal de video y una señal de audio.

Digital Video Broadcasting (DVB)-C2 es la tercera especificación en unirse a la familia de DVB de sistemas de transmisión de segunda generación. Desarrollado en 1994, en la actualidad, DVB-C está desplegado en más de 50 millones de sintonizadores de cable en todo el mundo. En línea con los otros sistemas DVB de segunda generación, DVB-C2 usa una combinación de control de paridad de baja densidad (Low-Density Parity Check, LDPC) y códigos BCH. Este potente sistema de corrección de errores en recepción (Forward Error Correction, FEC) proporciona una mejora de aproximadamente 5 dB de relación portadora a ruido sobre DVB-C. Los esquemas de entrelazado de bits apropiados optimizan la robustez global del sistema FEC. Extendidas por una cabecera, estas tramas se llaman tuberías de capa física (Physical Layer Pipes, PLP). Una o más de estas PLPs se multiplexan en un segmento de datos. Se aplica un entrelazado bidimensional (en los dominios del tiempo y de la frecuencia) a cada segmento permitiendo al receptor eliminar el impacto de los deterioros debidos a ráfagas y una interferencia selectiva de frecuencia tal, como el ingreso de frecuencia única.

Con el desarrollo de estas tecnologías de radiodifusión digital, aumentó es requerimiento de un servicio tal como una señal de vídeo y una señal de audio y aumentó gradualmente el tamaño de los datos deseados por los usuarios o el número de canales de radiodifusión.

Sumario de la invención

El término “realización” usado en la descripción debe entenderse como un aspecto de la invención. Por consiguiente, la presente invención está dirigida a un procedimiento para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, que evitan sustancialmente uno o más problemas debidos a las limitaciones y las desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que sean capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un procedimiento para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que sean capaces de mejorar la capacidad de corrección de error de los bits que configuran un servicio.

Las ventajas, objetos y características adicionales de la invención se expondrán en parte en la descripción que sigue y en parte serán evidentes para las personas con conocimientos ordinarios en la materia tras examinar la descripción siguiente. Los objetivos y otras ventajas de la invención se pueden realizarse y conseguirse mediante la estructura particularmente indicada en la descripción escrita y sus reivindicaciones, así como los dibujos adjuntos.

Para conseguir los objetos, un primer aspecto de la presente invención proporciona un procedimiento de transmisión según la reivindicación 1.

Otro aspecto de la presente invención proporciona un procedimiento de recepción de una señal de radiodifusión según la reivindicación 2.

Todavía otro aspecto de la presente invención proporciona un procedimiento de transmisión de al menos una trama de señal de radiodifusión según la reivindicación 3.

5

10

15

20

25

30

35

E10151070

28-01-2015

Todavía otro aspecto de la presente invención proporciona un aparato de recepción de una señal de radiodifusión según la reivindicación 4.

Breve descripción de los dibujos

Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan a y constituyen una parte de la presente solicitud, ilustran una realización o unas realizaciones de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La Fig. 1 es un ejemplo de modulación de amplitud en cuadratura 64 (QAM) usada en el DVB-T europeo.

La Fig. 2 es un procedimiento de Código Gray binario reflejado (Binary Reflected Gray Code, BRGC).

La Fig. 3 es una salida cercana a la Gaussiana modificando la 64-QAM usada en DVB-T.

La Fig. 4 es la distancia de Hamming entre un par reflejado en BRGC.

La Fig. 5 representa las características en QAM donde existe un par reflejado para cada eje I y eje Q.

La Fig. 6 es un procedimiento de modificación de QAM usando un par reflejado de BRGC.

La Fig. 7 es un ejemplo de QAM 64/256/1024/4096 modificada.

Las Figs. 8 -9 son un ejemplo de 64-QAM modificado usando un par reflejado de BRGC.

Las Figs. 10 -11 son un ejemplo de QAM 256 modificada usando un par reflejado de BRGC.

Las Figs. 12 -13 son un ejemplo de QAM 1024 modificada usando un par reflejado de BRGC (0 ~ 511).

Las Figs. 14 -15 son un ejemplo de QAM 1024 modificada usando un par reflejado de BRGC (512 ~ 1023).

Las Figs. 16 -17 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (0 ~ 511).

Las Figs. 18 -19 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (512 ~ 1.023).

Las Figs. 20 -21 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (1.024 ~ 1.535).

Las Figs. 22 -23 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (1.536 ~ 2.047).

Las Figs. 24 -25 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (2.048 ~ 2.559).

Las Figs. 26 -27 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (2.560 ~ 3.071).

Las Figs. 28 -29 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (3.072 ~ 3.583).

Las Figs. 30 -31 son un ejemplo de QAM 4096 modificada usando un par reflejado de BRGC (3.584 ~ 4.095).

La Fig. 32 es un ejemplo de mapeo de bits de QAM modificada donde se modifica QAM 256 usando BRGC.

La Fig. 33 es un ejemplo de transformación de MQAM en una constelación no uniforme.

La Fig. 34 es un ejemplo de sistema de transmisión digital.

La Fig. 35 es un ejemplo de un procesador de entrada.

La Fig. 36 es una información que puede ser incluida en una banda base (BB).

La Fig. 37 es un ejemplo de BICM.

La Fig. 38 es un ejemplo de codificador acortado/perforado.

La Fig. 39 es un ejemplo de aplicación de diversas constelaciones.

La Fig. 40 es otro ejemplo de casos en los que se considera la compatibilidad entre sistemas convencionales.

La Fig. 41 es una estructura de trama que comprende un preámbulo para la señalización L1 y un símbolo de datos

para los datos PLP.

La Fig. 42 es un ejemplo de formador de tramas. 3

5

10

15

20

25

30

35

E10151070

28-01-2015

La Fig. 43 es un ejemplo de inserción de piloto (404) mostrada en la Fig. 4. La Fig. 44 es una estructura de SP. La Fig. 45 es una nueva estructura de SP o patrón de piloto (PP) 5’. La Fig. 46 es una estructura de PP5’ sugerida. La Fig. 47 es una relación entre símbolo de datos y preámbulo. La Fig. 48 es otra relación entre símbolo de datos y preámbulo. La Fig. 49 es un ejemplo de perfil de retardo de canal por cable. La Fig. 50 es una estructura de piloto disperso que usa z=56 y z=112. La Fig. 51 es un ejemplo de modulador basado en OFDM. La Fig. 52 es un ejemplo de estructura de preámbulo. La Fig. 53 es un ejemplo de decodificación de preámbulo. La Fig. 54 es un procedimiento para diseñar un preámbulo más optimizado. La Fig. 55 es otro ejemplo de estructura de preámbulo La Fig. 56 es otro ejemplo de decodificación de preámbulo. La Fig. 57 es un ejemplo de estructura de preámbulo. La Fig. 58 es un ejemplo de decodificación L1. La Fig. 59 es un ejemplo de procesador analógico. La Fig. 60 es un ejemplo de sistema receptor digital. La Fig. 61 es un ejemplo de procesador analógico usado en el receptor. La Fig. 62 es un ejemplo de demodulador. La Fig. 63 es un ejemplo de analizador sintáctico de trama. La Fig. 64 es un ejemplo de demodulador BICM. La Fig. 65 es un ejemplo de decodificación LDPC usando acortamiento/perforación. La Fig. 66 es un ejemplo de procesador de salida. La Fig. 67 es un ejemplo de tasa de repetición de bloque L1 de 8 MHz. La Fig. 68 es un ejemplo de tasa de repetición de bloque L1 de 8 MHz. La Fig. 69 es una nueva tasa de repetición de bloque L1 de 7,61 MHz. La Fig. 70 es un ejemplo de señalización L1 que es transmitida en una cabecera de trama. La Fig. 71 es el resultado de simulación de preámbulo y estructura L1. La Fig. 72 es un ejemplo de entrelazador de símbolo. La Fig. 73 es un ejemplo de una transmisión de bloque L1. La Fig. 74 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama. La Fig. 75 es un ejemplo de entrelazado/desentrelazado en frecuencia o tiempo. La Fig. 76 es una tabla que analiza la sobrecarga de señalización L1 que es transmitida en la cabecera

FECFRAME en la inserción (307) de cabecera ModCod en la trayectoria de datos del módulo BICM mostrado en la

Fig. 3. 4

5

10

15

20

25

30

35

E10151070

28-01-2015

La Fig. 77 muestra una estructura para la cabecera FECFRAME para minimizar la sobrecarga.

La Fig. 78 muestra un rendimiento de tasa de error de bits (Bit Error Rate, BER) de la protección L1 indicada

anteriormente.

La Fig. 79 muestra ejemplos de una estructura de trama de transmisión y trama FEC.

La Fig. 80 muestra un ejemplo de señalización L1.

La Fig. 81 muestra un ejemplo de preseñalización L1.

La Fig. 82 muestra una estructura de bloque de señalización L1.

La Fig. 83 muestra un entrelazado en el tiempo L1.

La Fig. 84 muestra un ejemplo de modulación de extracción e información de código.

La Fig. 85 muestra otro ejemplo de preseñalización L1.

La Fig. 86 muestra un ejemplo de planificación de bloque de señalización L1 que se transmite en un preámbulo.

La Fig. 87 muestra un ejemplo de preseñalización L1 en el que se considera el aumento de la potencia.

La Fig. 88 muestra un ejemplo de señalización L1.

La Fig. 89 muestra otro ejemplo de modulación de extracción e información de código.

La Fig. 90 muestra otro ejemplo de modulación de extracción e información de código.

La Fig. 91 muestra un ejemplo de presincronización L1.

La Fig. 92 muestra un ejemplo de preseñalización L1.

La Fig. 93 muestra un ejemplo de señalización L1.

La Fig. 94 muestra un ejemplo de trayectoria L1 de señalización.

La Fig. 95 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.

La Fig. 96 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.

La Fig. 97 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama.

La Fig. 98 muestra un ejemplo de señalización L1.

La Fig. 99 es un ejemplo de entrelazador de símbolo.

La Fig. 100 muestra un rendimiento de entrelazado del entrelazador en tiempo de la Fig. 99.

La Fig. 101 es un ejemplo del entrelazador de símbolo.

La Fig. 102 muestra un rendimiento de entrelazado del entrelazador en tiempo de la Fig. 101.

La Fig. 103 es un ejemplo de desentrelazador de símbolo.

La Fig. 104 es otro ejemplo del entrelazado en el tiempo.

La Fig. 105 es un resultado de entrelazado usando el procedimiento mostrado en la Fig. 104.

La Fig. 106 es un ejemplo del procedimiento de direccionamiento de la Fig. 105.

La Fig. 107 es otro ejemplo de entrelazado en el tiempo L1.

La Fig. 108 es un ejemplo de desentrelazador de símbolo.

La Fig. 109 es otro ejemplo de desentrelazador.

La Fig. 110 es un ejemplo de desentrelazador de símbolo.

5

10

15

20

25

30

35

40

E10151070

28-01-2015

La Fig. 111 es un ejemplo de direcciones de fila y columna para el desentrelazado en el tiempo.

La Fig. 112 muestra un ejemplo de entrelazado de bloque general en un dominio de símbolo de datos en el que no se usan pilotos. La Fig. 113 es un ejemplo de un transmisor OFDM que usa segmentos de datos. La Fig. 114 es un ejemplo de un receptor OFDM que usa un segmento de datos. La Fig. 115 es un ejemplo de entrelazador en tiempo y un ejemplo de desentrelazador en tiempo. La Fig. 116 es un ejemplo de formación de símbolos OFDM. La Fig. 117 es un ejemplo de un entrelazador en tiempo (Time Interleaver, TI). La Fig. 118 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 119 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un procedimiento en

un receptor.

La Fig. 120 es un ejemplo de un procedimiento en un receptor para obtener L1_XFEC_FRAME a partir del preámbulo. La Fig. 121 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un procedimiento en

un receptor. La Fig. 122 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 123 es un ejemplo de un transmisor OFDM que usa segmentos de datos. La Fig. 124 es un ejemplo de un receptor OFDM que usa segmentos de datos. La Fig. 125 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 126 es un ejemplo de un desentrelazador en tiempo (TDI). La Fig. 127 es un ejemplo de un entrelazador en tiempo (TI). La Fig. 128 es un ejemplo de entrelazado en el tiempo de preámbulo y de flujo de desentrelazado.

Descripción detallada de la invención

A continuación, se hará referencia detalladamente a las realizaciones preferidas de la presente invención, de cuyos ejemplos se ilustran en los dibujos adjuntos. Siempre que sea posible, se usarán los mismos números de referencia a lo largo de los dibujos para hacer referencia a partes iguales o similares.

En la descripción siguiente, el término “servicio” es indicativo de cualquiera de los contenidos de difusión que pueden ser transmitidos/recibidos por el aparato de transmisión/recepción de señal.

La modulación de amplitud en cuadratura (QAM) usando un código Gray binario reflejado (BRGC) se usa como modulación en un entorno de transmisión por difusión en el que se usa una modulación codificada entrelazada de bits (BICM). La Fig. 1 muestra un ejemplo de QAM 64 usada en el DVB-T europeo.

El BRGC puede implementarse usando el procedimiento mostrado en la Fig. 2. Un BRGC de n bits puede implementarse añadiendo un código inverso de BRGC de (n-1) bits (es decir, código reflejado) detrás de (n-1) bits, añadiendo ceros delante del BRGC de (n-1) bits original, y añadiendo unos al principio del código reflejado. El código BRGC implementado con este procedimiento tiene una distancia de Hamming entre códigos contiguos de uno (1). Además, cuando el BRGC es aplicado a QAM, la distancia de Hamming entre un punto y los cuatro puntos más contiguos al punto, es uno (1) y la distancia de Hamming entre el punto y otros cuatro puntos, los segundos más contiguos al punto, es dos (2). Dichas características de las distancias de Hamming entre un punto de constelación específico y otros puntos contiguos pueden doblarse según la regla de mapeo de Gray en QAM.

Para hacer que un sistema sea robusto contra el ruido gaussiano blanco aditivo (Additive White Gaussian Noise, AWGN), puede hacerse que la distribución de señales transmitidas desde un transmisor sea cercana a una distribución gaussiana. Para poder hacer eso, pueden modificarse las ubicaciones de los puntos en la constelación. La Fig. 3 muestra una salida próxima a la gaussiana modificando la QAM 64 usada en DVB-T. Dicha

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

constelación puede doblarse como QAM no uniforme (NUQAM).

Para implementar una constelación QAM no uniforme, puede usarse una función de distribución acumulativa gaussiana (Cumulative Distribution Function, CDF). En el caso de QAM 64, 256 o 1024, es decir, 2^N AMs, la QAM puede dividirse en dos N-PAM independientes. Al dividir la CDF gaussiana en N secciones de idéntica probabilidad y al permitir que un punto de señal en cada sección represente la sección, puede realizarse una constelación que tiene una distribución gaussiana. En otras palabras, la coordenada xj de la N-PAM no uniforme recién definida puede definirse de la manera siguiente:

imagen1

La Fig. 3 es un ejemplo de transformación QAM 64 de DVB-T en NU-QAM 64 usando los procedimientos anteriores. La Fig. 3 representa el resultado de modificar las coordenadas de cada eje I y eje Q usando los procedimientos anteriores y mapeando los puntos de constelación previos con relación a coordenadas recién definidas. En el caso de QAM 32, 128 o 512, es decir, QAM en cruz, que no es QAM 2^N, modificando Pj apropiadamente puede encontrarse una nueva coordenada.

Una realización de la presente invención puede modificar QAM usando BRGC al usar características de BRGC. Tal como se muestra en la Fig. 4, la distancia de Hamming entre un par reflejado en BRGC es uno porque difiere sólo en un bit que se añade al principio de cada código. La Fig. 5 muestra las características en QAM en las que existe el par reflejado para cada eje I y eje Q. En esta figura, el par reflejado existe en cada lado de la línea de puntos negra.

Al usar pares reflejados existentes en QAM, puede reducirse la potencia media de una constelación QAM mientras se mantiene la regla de mapeo de Gray en QAM. En otras palabras, en una constelación en la que una potencia media se normaliza como 1, puede aumentarse la distancia euclidiana mínima en la constelación. Cuando esta QAM modificada se aplica a sistemas de comunicación o difusión, es posible implementar un sistema más robusto contra el ruido usando la misma energía que en un sistema convencional o un sistema con el mismo rendimiento que un sistema convencional pero que usa menos energía.

La Fig. 6 muestra un procedimiento para modificar QAM usando un par reflejado de BRGC. La Fig. 6a muestra una constelación y la Fig. 6b muestra un diagrama de flujo para modificar QAM usando un par reflejado de BRGC. En primer lugar, necesita encontrarse un punto objetivo con la mayor potencia entre los puntos de constelación. Los puntos candidatos son puntos a los que ese punto objetivo puede moverse y son los puntos más próximos del par reflejado del punto objetivo. A continuación, debe encontrarse un punto vacío (es decir, un punto que todavía no ha sido tomado por otros puntos) que tiene la menor potencia entre los puntos candidatos y se comparan la potencia del punto objetivo y la potencia de un punto candidato. Si la potencia del punto candidato es menor, el punto objetivo se mueve al punto candidato. Estos procedimientos se repiten hasta que una potencia media de los puntos en la constelación alcanza un mínimo mientras mantiene la regla de mapeo de Gray.

La Fig. 7 muestra un ejemplo de QAM 64/256/1024/4096 modificada. Los valores con mapeo de Gray se corresponden con las Figs. 8 ~ 31 respectivamente. Además de estos ejemplos, pueden implementarse otros tipos de QAM modificada que permiten una optimización de potencia idéntica. Esto es debido a que un punto objetivo puede moverse a múltiples puntos candidatos. La QAM modificada sugerida puede aplicarse no sólo a la QAM 64/256/1024/4096, sino también a QAM en cruz, una QAM de mayor tamaño, o modulaciones que usan un BRGC distinto de QAM.

La Fig. 32 muestra un ejemplo de mapeo de bit de QAM modificada en el que la QAM 256 se modifica usando BRGC. La Fig. 32a y la Fig. 32b muestran el mapeo de los bits más significativos (Most Significant Bits, MSB). Los puntos indicados como círculos rellenos representan mapeos de unos y los puntos indicados como círculos en blanco representan mapeos de ceros. De la misma manera, cada bit se mapea tal como se muestra en las Figs.

(a) a (h) en la Fig. 32, hasta que se mapean los bits menos significativos (Least Significant Bits, LSB). Tal como se muestra en la Fig. 32, la QAM modificada puede permitir la decisión de bit usando sólo los ejes I o Q como la QAM convencional, excepto por un bit que se encuentra junto al MSB (Fig. 32c y Fig. 32d). Al usar estas características, puede realizarse un receptor simple modificando parcialmente un receptor para QAM. Puede implementarse un receptor eficaz comprobando ambos valores I y Q únicamente cuando se determina el bit junto al MSB y calculando sólo I o Q para el resto de bits. Este procedimiento puede ser aplicado a LLR aproximada, LLR exacta o decisión firme.

7 10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

Al usar la QAM modificada o MQAM, que usa las características del BRGC anterior, puede realizarse una constelación no uniforme o NU-MQAM. En la ecuación anterior en la que se usa la CDF gaussiana, Pj puede modificarse para adaptarse a MQAM. Al igual que QAM, en MQAM, pueden considerarse dos PAMs que tienen eje I y eje Q. Sin embargo, a diferencia de QAM, en la que una serie de puntos correspondientes a un valor de cada eje PAM son idénticos, el número de puntos cambia en MQAM. Si un número de puntos que corresponden al valor j-ésimo de PAM se define como nj en una MQAM en la que existe un total de M puntos de constelación, entonces Pj puede definirse como sigue:

imagen2

Al usar el Pj recién definido, la MQAM puede transformarse en una constelación no uniforme. Pj puede definirse como sigue para el ejemplo de QAM 256.

imagen3

La Fig. 33 es un ejemplo de transformación de MQAM en una constelación no uniforme. La NU-MQAM realizada usando estos procedimientos puede mantener las características de los receptores MQAM con coordenadas modificadas de cada PAM. De esta manera, puede implementarse un receptor eficaz. Además, puede implementarse un sistema más robusto contra el ruido que el NU-QAM previo. Para un sistema de transmisión por difusión más eficaz, es posible hibridar MQAM y NU-MQAM. En otras palabras, puede implementarse un sistema más robusto contra el ruido usando MQAM para un entorno en el que se usa un código de corrección de errores con una alta tasa de código y si no usando NU-MQAM. Para tal caso, un transmisor puede permitir que un receptor tenga información de la tasa de código de un código de corrección de errores usado actualmente y un tipo de modulación usado actualmente, de manera que el receptor pueda demodular según la modulación usada actualmente.

La Fig. 34 muestra un ejemplo de sistema de transmisión digital. Las entradas pueden comprender una serie de flujos MPEG-TS o flujos GSE (encapsulamiento de flujo general). Un módulo 101 de procesador de entrada puede añadir parámetros de transmisión al flujo de entrada y puede realizar una planificación para un módulo 102 BICM. El módulo 102 BICM puede añadir redundancia y datos de entrelazado para la corrección de errores del canal de transmisión. Un formador 103 de tramas puede formar tramas añadiendo información de señalización de capa física y pilotos. Un modulador 104 puede realizar la modulación sobre los símbolos de entrada en procedimientos eficaces. Un procesador 105 analógico puede realizar diversos procedimientos para convertir las señales digitales de entrada en señales analógicas de salida.

La Fig. 35 muestra un ejemplo de un procesador de entrada. El flujo MPEG-TS o GSE de entrada puede ser transformado por el preprocesador de entrada en un total de n flujos que se procesarán independientemente. Cada uno de esos flujos puede ser una trama TS completa, que incluye múltiples componentes de servicio, o una trama TS mínima, que incluye componente de servicio (es decir, vídeo o audio). Además, cada uno de esos flujos puede ser un flujo GSE que transmite servicios múltiples o un único servicio.

El módulo 202-1 de interfaz de entrada puede asignar un número de bits de entrada igual a la capacidad de campo de datos máximo de una trama de banda base (Baseband, BB). Puede insertarse un rellenado para completar la capacidad de bloque de código LDPC/BCH. El módulo 203-1 sincronizador de flujo de entrada puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del flujo de transporte (o flujo genérico empaquetado), con el fin de garantizar unas tasas de bit y un retardo constantes de extremo a extremo.

Con el fin de permitir la recombinación del flujo de transporte sin requerir memoria adicional en el receptor, los flujos de transporte de entrada se retardan mediante compensadores 204-1~ n de retardo teniendo en cuenta los parámetros de entrelazado de las PLP de datos en un grupo y la correspondiente PLP común. Los módulos 205-1~ n de borrado de paquetes nulos pueden aumentar la eficacia de transmisión eliminando los paquetes nulos insertados para un caso de servicio de VBR (tasa de bit variable). Los módulos 206-1~ n de codificador de comprobación de redundancia cíclica (Cyclic Redundancy Check, CRC) pueden añadir paridad CRC para aumentar la fiabilidad de transmisión de la trama BB. Los módulos 207-1~ n de inserción de cabecera BB pueden

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

añadir una cabecera de trama BB en una parte de inicio de la trama BB. La información que puede incluirse en la cabecera BB se muestra en la Fig. 36.

Un módulo 208 de combinador/segmentador puede realizar una segmentación de trama BB a partir de cada PLP, combinando las tramas BB de múltiples PLP, y planificando cada trama BB dentro de una trama de transmisión. Por lo tanto, el módulo 208 de combinador/segmentador puede emitir información de señalización L1 que se refiere a una asignación de PLP en la trama. Finalmente, un módulo 209 aleatorizador BB puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre los bits dentro de los flujos de bits. Los módulos sombreados en la Fig. 35 son módulos usados cuando el sistema de transmisión usa una única PLP, los demás módulos en la Fig. 35 son módulos usados cuando el dispositivo de transmisión usa múltiples PLPs.

La Fig. 37 muestra una realización de módulo BICM. La Fig. 37a muestra una trayectoria de datos y la Fig. 37b muestra una trayectoria L1 de módulo BICM. Un módulo 301 de codificador externo y un módulo 303 de codificador interno pueden añadir redundancia a los flujos de bits de entrada para la corrección de errores. Un módulo 302 entrelazador externo y un módulo 304 entrelazador interno pueden entrelazar bits para evitar errores en ráfaga. El módulo 302 entrelazador externo puede ser omitido si el BICM es específicamente para DVB-C2. Un módulo 305 demultiplexador de bit puede controlar la fiabilidad de cada salida de bit del módulo 304 entrelazador interno. Un módulo 306 de mapeador de símbolo puede mapear flujos de bits de entrada en flujos de símbolos. En este momento, es posible usar cualquiera de entre una QAM convencional, una MQAM que usa el BRGC indicado anteriormente para una mejora de rendimiento, una NU-QAM que usa modulación no uniforme, o una NU-MQAM que usa modulación no uniforme aplicada a BRGC para una mejora de rendimiento. Para construir un sistema que sea más robusto contra el ruido, pueden considerarse las combinaciones de modulaciones que usan MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de error y la capacidad de constelación. En este momento, el módulo 306 de mapeador de símbolo puede usar una constelación apropiada según la tasa de código y la capacidad de constelación. La Fig. 39 muestra un ejemplo de tales combinaciones.

El caso 1 muestra un ejemplo del uso de sólo NU-MQAM a una baja tasa de código para la implementación de sistema simplificada. El caso 2 muestra un ejemplo del uso de una constelación optimizada a cada tasa de código. El transmisor puede enviar información acerca de la tasa de código del código de corrección de errores y la capacidad de constelación al receptor de manera que el receptor puede usar una constelación apropiada. La Fig. 40 muestra otro ejemplo de casos en los que se considera la compatibilidad entre los sistemas convencionales. Además de los ejemplos, son posibles combinaciones adicionales para optimizar el sistema.

El módulo 307 de inserción de cabecera ModCod mostrado en la Fig. 37 puede tomar información de realimentación de codificación y modulación adaptativa (ACM)/codificación y modulación variable (VCM) y puede añadir información de los parámetros usados en la codificación y modulación a un bloque FEC como cabecera. La cabecera con el tipo de modulación/tasa de código (ModCod) puede incluir la información siguiente:

 Tipo de FEC (1 bit) -LDPC larga o corta

 Tasa de código (3 bits)

 Modulación (3 bits) -hasta QAM 64K

 Identificador de PLP (8 bits)

El módulo 308 entrelazador de símbolo puede realizar el entrelazado en el dominio de símbolos para obtener efectos de entrelazado adicionales. Procedimientos similares realizados en la trayectoria de datos pueden ser realizados sobre la trayectoria L1 de señalización pero con parámetros (301-1 ~ 308-1) posiblemente diferentes. En este punto, puede usarse un módulo (303-1) de código acortado/perforado para el código interno.

La Fig. 38 muestra un ejemplo de codificación LDPC usando acortamiento/perforación. El procedimiento de acortamiento puede ser realizado sobre bloques de entrada que tienen menos bits que un número de bits requerido para la codificación LDPC, ya que muchos bits cero requeridos para la codificación LDPC pueden ser rellenados (301c). Los flujos de bits de entrada rellenados con ceros pueden tener bits de paridad a través de la codificación LDPC (302c). En este momento, para los flujos de bits que corresponden a los flujos de bits originales, pueden eliminarse los ceros (303c) y para los flujos de bits de paridad, puede realizarse una perforación (304c) según las tasas de código. Estos flujos de bits de información y flujos de bits de paridad procesados pueden ser multiplexados en secuencias originales y pueden ser emitidos (305c).

La Fig. 41 muestra una estructura de trama que comprende un preámbulo para la señalización L1 y un símbolo de datos para los datos PLP. Puede observarse que los símbolos de preámbulo y datos se generan cíclicamente, usando una trama como unidad. Los símbolos de datos comprenden el tipo 0 de PLP que es transmitido usando

E10151070

28-01-2015

una modulación/codificación fija y el tipo 1 de PLP que es transmitido usando una modulación/codificación variable. Para el tipo 0 de PLP, información tal como modulación, tipo de FEC y tasa de código FEC es transmitida en el preámbulo (véase la Fig. 42, inserción 401 de cabecera de trama). Para el tipo 1 de PLP, la información correspondiente puede ser transmitida en la cabecera de bloque FEC de un símbolo de datos (véase la Fig. 37 5 inserción 307 de cabecera ModCod). Mediante la separación de tipos de PLP, la sobrecarga ModCod puede ser reducida en un 3~4% desde una tasa de transmisión total, para el tipo 0 de PLP que es transmitido a una tasa de transmisión de bits fija. En un receptor, para PLP de modulación/codificación fija de tipo 0 de PLP, el eliminador r401 de cabecera de trama mostrado en la Fig. 63 puede extraer información acerca de la modulación y la tasa de código FEC y puede proporcionar la información extraída a un módulo de decodificación BICM. Para PLP de

10 codificación/modulación variable de tipo 1 de PLP, los módulos de extracción ModCod r307 y r307-1 mostrados en la Fig. 64 pueden extraer y proporcionar los parámetros necesarios para decodificación BICM.

Mientras, en un sistema de transmisión de datos que emplea un esquema de agrupación de canales o de unión de canal tal como un sistema DVB-C2 (Digital Video Broadcasting for Cable Systems, segunda generación), es necesario transmitir las tramas de datos por paquetes. Esto es debido a que el sintonizador en el receptor no sabe 15 dónde está situada la ventana de sintonizador en las tramas recibidas, cuando hay una serie de canales agrupados. Los paquetes de símbolos de datos pueden consistir en celdas OFDM que comprenden múltiples PLP de datos. En el sistema DVB-C2, la trama de datos de paquete se denomina un segmento de datos. Específicamente, el segmento de datos, en el sistema DVB-C2, es un grupo de celdas OFDM que transportan uno

o múltiples PLPs en una sub-banda de frecuencia determinada. Este conjunto consiste en celdas OFDM dentro de

20 un rango fijo de direcciones de celda consecutivas dentro de cada símbolo de datos y se extiende durante la trama C2 completa, excepto los símbolos de preámbulo.

Los paquetes de datos como segmento de datos no serían necesarios en un sistema de transmisión de datos que no emplea un esquema de agrupación de canales, tal como un sistema DVB-T2 (Digital Video Broadcasting para un sistema de radiodifusión de televisión terrestre, segunda generación).

25 El segmento de datos puede ser formado o construido por un formador de tramas 103 de la Fig. 34.

También, preferiblemente, el ancho de banda de los segmentos de datos puede ser menor que el ancho de banda de L1. Con referencia a la Fig. 53, cuando los bloques L1 se repiten, si el ancho de banda del segmento de datos es mayor que el de los bloques L1, no es posible encontrar la ubicación de la ventana de sintonizador en las partes de símbolos de datos en la trama recibida.

30 La Fig. 42 muestra un ejemplo de un formador de tramas. Un módulo 401 de inserción de cabecera de trama puede formar una trama a partir de flujos de símbolos de entrada y puede añadir una cabecera delante de cada trama transmitida. La cabecera de trama puede incluir la siguiente información:

 Número de canales enlazados (4 bits)

 Intervalo de seguridad (2 bits)

35  PAPR (2 bits)

 Patrón de piloto (2 bits)

 Identificación de sistema digital (16 bits)

 Identificación de trama (16 bits)

 Longitud de trama (16 bits) -número de símbolos de multiplexación por división de frecuencia ortogonal 40 (Orthogonal Frequency Division Multiplexing, OFDM) por trama

 Longitud de supertrama (16 bits) -número de tramas por supertrama

 número de PLP (8 bits)

 for each PLP

identificación de PLP (8 bits)

45 id de unión de canal (4 bits)

Inicio de PLP (9 bits)

E10151070

28-01-2015

Tipo de PLP (2 bits) -PLP común u otras

Tipo de carga útil de PLP (5 bits)

Tipo de MC (1 bit) -modulación y codificación fija/ variable

if tipo MC == modulación y codificación fija

5 tipo FEC (1 bit) -LDPC largo o corto

tasa de código (3 bits)

Modulación (3 bits) -hasta QAM 64K

end if;

Número de canales de ranura (2 bits)

10 for each ranura

Inicio de ranura (9 bits)

Anchura de ranura (9 bits)

end for;

Anchura de PLP (9 bits) -número máximo de bloques FEC de PLP

15 Tipo de entrelazado en el tiempo PLP (2 bits)

end for;

 CRC-32 (32 bits)

El entorno de unión de canal se supone para la información L1 transmitida en la cabecera de trama y los datos que corresponden a cada segmento de datos se definen como PLP. Por lo tanto, se requiere información tal como el 20 identificador PLP, el identificador de unión de canal y la dirección de inicio PLP para cada canal usado en la unión. Una realización de la presente invención sugiere transmitir el campo ModCod en la cabecera de trama FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo ModCod en la cabecera de trama si el tipo de PLP soporta modulación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una banda de ranura para cada PLP, al transmitir la dirección de inicio de la ranura y su anchura, es posible que la

25 decodificación de las portadoras correspondientes en el receptor sea innecesaria.

La Fig. 43 muestra un ejemplo de patrón de piloto 5 (PP5) aplicado en un entorno de unión de canal. Tal como se muestra, si las posiciones SP son coincidentes con las posiciones piloto de preámbulo, puede producirse una estructura de piloto irregular.

La Fig. 43a muestra un ejemplo de módulo 404 de inserción de piloto, tal como se muestra en la Fig. 42. Tal como

30 se representa en la Fig. 43, si se usa una banda de frecuencia única (por ejemplo, 8 MHz), el ancho de banda disponible es de 7,61 MHz, pero si se unen múltiples bandas de frecuencia, pueden eliminarse las bandas de seguridad, de esta manera, la eficacia de frecuencia puede aumentar enormemente. La Fig. 43b es un ejemplo de módulo 504 de inserción de preámbulo, tal como se muestra en la Fig. 51, que es transmitido en la parte frontal de la trama e incluso con unión de canal, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es el ancho de

35 banda del bloque L1. Ésta es una estructura que considera el ancho de banda de un sintonizador que realiza una exploración de canal inicial.

Existen patrones de piloto tanto para los símbolos de preámbulo como para los símbolos de datos. Para el símbolo de datos, pueden usarse patrones (SP) piloto dispersos. El patrón 5 piloto (PP5) y el patrón 7 piloto (PP7) de T2 pueden ser buenos candidatos para la interpolación de sólo frecuencia. PP5 tiene x=12, y=4, z=48 para GI=1/64 y 40 PP7 tiene x=24, y=4, z=96 para GI=1/128. También es posible una interpolación en el tiempo adicional para una mejor estimación de canal. Los patrones de piloto para el preámbulo pueden cubrir todas las posiciones piloto posibles para la adquisición inicial de canal. Además, las posiciones de piloto de preámbulo deberían ser coincidentes con las posiciones SP y se desea un único patrón de piloto tanto para el preámbulo como para SP. Los pilotos de preámbulo podrían ser usados también para la interpolación en el tiempo y cada preámbulo podría 45 tener un patrón de piloto idéntico. Estos requisitos son importantes para la detección C2 en la exploración y necesarios para la estimación de desplazamiento en frecuencia con correlación de secuencia de aleatorización. En

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

un entorno de unión de canal, la coincidencia en las posiciones piloto debería mantenerse también para la unión de canal, ya que la estructura de piloto irregular puede degradar el rendimiento de la interpolación.

En detalle, si una distancia z entre pilotos dispersos (SP) en un símbolo OFDM es 48 y si una distancia y entre los SPs correspondientes a un portador SP específico a lo largo del eje de tiempo es 4, una distancia x efectiva después de la interpolación en el tiempo se convierte en 12. Esto es cuando una fracción de intervalo de seguridad (GI) es 1/64. Si la fracción GI es 1/128, puede usarse x=24, y=4 y z=96. Si se usa unión de canal, puede hacerse que las posiciones SP coincidan con las posiciones piloto de preámbulo generando puntos no continuos en la estructura de piloto disperso.

En este momento, las posiciones de piloto de preámbulo pueden coincidir con todas las posiciones SP de símbolo de datos. Cuando se usa unión de canal, el segmento de datos en el que se transmite un servicio, puede determinarse independientemente de la granularidad del ancho de banda de 8 MHz. Sin embargo, para reducir la sobrecarga para direccionar el segmento de datos, puede seleccionarse una transmisión que empieza en la posición SP y acaba en la posición SP.

Cuando un receptor recibe dichos SPs, si es necesario, el módulo r501 de estimación de canal mostrado en la Fig. 62 puede realizar una interpolación en el tiempo para obtener los pilotos mostrados con líneas de puntos en la Fig. 43 y puede realizar la interpolación en frecuencia. En este momento, para puntos no continuos cuyos intervalos se designan como 32 en la Fig. 43, pueden implementarse tanto la realización de interpolaciones a derecha e izquierda separadamente como la realización de interpolaciones en un solo lado y a continuación la realización de una interpolación en el otro lado usando las posiciones piloto ya interpoladas cuyo intervalo es 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, de esta manera, un receptor puede minimizar el consumo de energía realizando una estimación de canal y decodificando únicamente las subportadoras necesarias.

La Fig. 44 muestra otro ejemplo de PP5 aplicado en un entorno de unión de canal o una estructura de SP para mantener la distancia x efectiva en 12 para evitar la estructura de SP irregular mostrada en la Fig. 43 cuando se usa unión de canal. La Fig. 44a es una estructura de SP para símbolo de datos y la Fig. 44b es una estructura de SP para símbolo de preámbulo.

Tal como se muestra, si la distancia SP se mantiene consistente en caso de unión de canal, no habrá problemas en la interpolación en frecuencia pero las posiciones piloto entre el símbolo de datos y el preámbulo pueden no coincidir. En otras palabras, esta estructura no necesita una estimación de canal adicional para una estructura de SP irregular, sin embargo, las posiciones SP usadas en unión de canal y las posiciones piloto de preámbulo se tornan diferentes para cada canal.

La Fig. 45 muestra una nueva estructura de SP o PP5’ para proporcionar una solución a los dos problemas indicados anteriormente en el entorno de unión de canal. Específicamente, una distancia piloto de x=16 puede solucionar esos problemas. Para conservar la densidad piloto o para mantener la misma sobrecarga, un PP5’ puede tener x=16, y=3, z=48 para GI=1/64 y un PP7’ puede tener x=16, y=6, z=96 para GI=1/128. La capacidad de interpolación sólo en frecuencia todavía puede mantenerse. Las posiciones piloto se representan en la Fig. 45 para su comparación con la estructura PP5.

La Fig. 46 muestra un ejemplo de un nuevo patrón SP o estructura PP5’ en un entorno de unión de canal. Tal como se muestra en la Fig. 46, independientemente de si se usa un único canal o unión de canal, puede proporcionarse una distancia piloto x=16 efectiva. Además, debido a que puede hacerse que las posiciones SP coincidan con las posiciones piloto de preámbulo, puede evitarse el deterioro de la estimación de canal causado por la irregularidad de SP o las posiciones SP no coincidentes. En otras palabras, no existe posición SP irregular para el interpolador en frecuencia y se proporciona una coincidencia entre el preámbulo y las posiciones SP.

Por consiguiente, los nuevos patrones SP propuestos pueden ser ventajosos en el sentido de que puede usarse un único patrón SP tanto para un canal único como para para un canal unido; no puede causarse ninguna estructura de piloto irregular, de esta manera, es posible una buena estimación de canal; tanto las posiciones SP piloto como las de preámbulo pueden mantenerse coincidentes; la densidad piloto puede mantenerse igual que para PP5 y PP7 respectivamente; y también puede conservarse la capacidad de interpolación sólo en frecuencia.

Además, la estructura de preámbulo puede satisfacer requisitos tales como que las posiciones piloto de preámbulo deberían cubrir todas las posiciones SP posibles para la adquisición de canal inicial; el número máximo de portadoras debería ser 3.409 (7,61 MHz) para la exploración inicial; deberían usarse exactamente los mismos patrones de piloto y secuencia de aleatorización para la detección C2; y no se requiere ningún preámbulo específico de detección como P1 en T2.

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

En términos de relación con la estructura de trama, la granularidad de la posición del segmento de datos puede ser modificada a 16 portadoras en lugar de 12, de esta manera, puede producirse una menor sobrecarga de direccionamiento de posición y no se esperan otros problemas con relación a la condición de segmento de datos, la condición de ranura nula, etc.

Por lo tanto, en el módulo r501 de estimación de canal de la Fig. 62, los pilotos en cada preámbulo pueden usarse cuando se realiza una interpolación en el tiempo de SP de símbolo de datos. Por lo tanto, pueden mejorarse la adquisición de canal y la estimación de canal en los límites de trama.

Ahora, considerando los requisitos referidos al preámbulo y la estructura de piloto, hay consenso en que las posiciones de los pilotos de preámbulo y SPs deberían coincidir independientemente de la unión de canal; el número de portadoras totales en el bloque L1 debería ser divisible por la distancia piloto para evitar una estructura irregular en el borde de la banda; los bloques L1 deberían repetirse en el dominio de la frecuencia; y los bloques L1 deberían ser siempre decodificables en la posición de la ventana de sintonizador arbitrario. Requisitos adicionales serían que las posiciones y patrones de piloto deberían repetirse en periodos de 8 MHz; el desplazamiento correcto de frecuencia de portadora debería ser estimado sin conocimiento de unión de canal; y la decodificación L1 (reordenación) es imposible antes de que se compense el desplazamiento en frecuencia.

La Fig. 47 muestra una relación entre símbolo de datos y preámbulo cuando se usan estructuras de preámbulo como las mostradas en la Fig. 52 y la Fig. 53. El bloque L1 puede ser repetido en periodos de 6 MHz. Para la decodificación L1, debería encontrarse tanto el desplazamiento en frecuencia como el patrón de cambio de preámbulo. La decodificación L1 no es posible en la posición de sintonizador arbitrario sin información de unión de canal y un receptor no puede diferenciar entre valor de cambio de preámbulo y desplazamiento en frecuencia.

De esta manera, necesita obtenerse un receptor, específicamente para el eliminador r401 de cabecera de trama mostrado en la Fig. 63 para realizar decodificación de señal L1, estructura de unión de canal. Debido a que se conoce la cantidad de cambio de preámbulo esperada en las dos regiones sombreadas verticalmente en la Fig. 47, el módulo r505 sincronizador tiempo/frecuencia en la Fig. 62 puede estimar el desplazamiento en frecuencia de portadora. En base a la estimación, la trayectoria r308-1 ~ r301-1 de señalización L1 en la Fig. 64 puede decodificar el bloque L1.

La Fig. 48 muestra una relación entre símbolo de datos y preámbulo cuando se usa la estructura de preámbulo mostrada en la Fig. 55. El bloque L1 puede ser repetido en periodos de 8 MHz. Para la decodificación L1, debe encontrarse el desplazamiento de sólo frecuencia y puede no requerirse el conocimiento de unión de canal. El desplazamiento en frecuencia puede ser estimado fácilmente usando una secuencia de secuencia binaria pseudoaleatoria (Pseudo Random Binary Sequence, PRBS) conocida. Tal como se muestra en la Fig. 48, los símbolos de preámbulo y de datos están alineados, de esta manera, es posible que ya no sea necesaria una búsqueda de sincronización adicional. Por lo tanto, para un receptor, específicamente para el módulo r401 eliminador de cabecera de trama mostrado en la Fig. 63, es posible que sólo necesite obtenerse el pico de correlación con la secuencia de aleatorización piloto para realizar la decodificación de señal L1. El módulo r505 sincronizador en tiempo/frecuencia en la Fig. 62 puede estimar el desplazamiento en frecuencia de la portadora desde la posición de pico.

La Fig. 49 muestra un ejemplo de perfil de retardo de canal por cable.

Desde el punto de vista de diseño de piloto, el GI actual ya sobreprotege la dispersión de retardo de canal por cable. En el peor de los casos, el rediseño del modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia de piloto debería ser un divisor de 3.584 portadoras (z=32 o 56). Una densidad piloto de z=32 puede aumentar la sobrecarga de piloto, de esta manera, puede escogerse z=56. Una cobertura de retardo un poco menor puede no ser importante en un canal por cable. Por ejemplo, puede ser de 8 μs para PP5’ y de 4 μs para PP7’ en comparación con 9,3 μs (PP5) y 4,7 μs (PP7). Retardos significativos pueden cubrirse por ambos patrones de piloto incluso en el peor de los casos. Para la posición de piloto de preámbulo, no son necesarias más que todas las posiciones SP en símbolo de datos.

Si la trayectoria de retardo de -40 dB puede ser ignorada, la dispersión de retardo real puede ser de 2,5 us, 1/64 GI = 7 μs, o 1/128 GI = 3,5 μs. Esto demuestra que el parámetro de distancia piloto, z=56 puede ser un valor suficientemente bueno. Además, z=56 puede ser un valor conveniente para estructurar un patrón de piloto que permite la estructura de preámbulo mostrada en la Fig. 48.

La Fig. 50 muestra una estructura de piloto dispersa que usa z=56 y z=112 que se construye en el módulo 404 de inserción de pilotos en la Fig. 42. Se proponen PP5’ (x=14, y=4, z=56) y PP7’ (x=28, y=4, z=112). Podrían insertarse portadoras de borde para cerrar el borde.

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

Tal como se muestra en la Fig. 50, los pilotos están alineados a 8 MHz con respecto a cada borde de la banda, cada posición de piloto y estructura de piloto puede repetirse cada 8 MHz. De esta manera, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, puede usarse una estructura de piloto común entre los símbolos de preámbulo y de datos. Por lo tanto, el módulo r501 de estimación de canal en la Fig. 62 puede realizar una estimación de canal usando una interpolación en los símbolos de preámbulo y de datos debido a que no puede producirse ningún patrón de piloto irregular, independientemente de la posición de ventana que se decide por las ubicaciones de segmento de datos. En este momento, el uso de interpolación sólo en frecuencia puede ser suficiente para compensar la distorsión de canal por dispersión de retardo. Si adicionalmente se realiza interpolación en el tiempo, puede realizarse una estimación de canal más precisa.

Por consiguiente, en el nuevo patrón de piloto propuesto, la posición y el patrón de piloto pueden ser repetidos en base a un periodo de 8 MHz. Puede usarse un único patrón de piloto para símbolos de preámbulo y de datos. La decodificación L1 puede ser siempre posible sin conocimiento de unión de canal. Además, el patrón de piloto propuesto puede no afectar a aspectos comunes con T2 porque puede usarse la misma estrategia de piloto del patrón de piloto disperso; T2 ya usa 8 patrones de piloto diferentes; y los patrones de piloto modificados pueden no aumentar significativamente la complejidad del receptor. Para una secuencia de aleatorización piloto, el periodo de PRBS puede ser 2.047 (secuencia m); la generación PRBS puede reiniciarse cada 8 MHz, cuyo periodo es 3.584; la tasa de repetición de piloto de 56 también puede ser co-prima con 2.047; y no se espera ningún problema de PAPR.

La Fig. 51 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolo de entrada pueden ser transformados al dominio del tiempo por el módulo 501 IFFT. En caso necesario, puede reducirse la relación potencia pico a potencia promedio (Peak-to-Average Power Ratio, PAPR) en el módulo 502 de reducción de PAPR. Para los procedimientos PAPR, puede usarse extensión de constelación activa (Active Constellation Extension, ACE) o reserva de tono. El módulo 503 de inserción de GI puede copiar al menos parte de un símbolo OFDM eficaz para rellenar el intervalo de seguridad en forma de prefijo cíclico.

El módulo 504 de inserción de preámbulo puede insertar un preámbulo delante de cada trama transmitida de manera que un receptor pueda detectar una trama de señal digital y adquirir la adquisición de desplazamiento en tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar una señalización de capa física tal como tamaño FFT (3 bits) y tamaño de intervalo de seguridad (3 bits). El módulo 504 de inserción de preámbulo puede ser omitido si el modulador es específicamente para DVB-C2.

La Fig. 52 muestra un ejemplo de una estructura de preámbulo para unión de canal, generada en el módulo 504 de inserción de preámbulo en la Fig. 51. Un bloque L1 completo debería ser “siempre decodificable” en cualquier posición de ventana de sintonización de 7,61 MHz arbitraria y no debería producirse pérdida de señalización L1 independientemente de la posición de ventana de sintonizador. Tal como se muestra, los bloques L1 pueden ser repetidos en dominio de la frecuencia en periodos de 6 MHz. El símbolo de datos puede ser unido a canal cada 8 MHz. Si, para decodificación L1, un receptor usa un sintonizador tal como el sintonizador r603 representado en la Fig. 61 que usa un ancho de banda de 7,61 MHz, el eliminador r401 de cabecera de trama en la Fig. 63 debe redisponer el bloque L1 con cambio cíclico recibido (Fig. 53) a su forma original. Esta re-disposición es posible debido a que el bloque L1 es repetido para cada bloque de 6 MHz. La Fig. 53a puede ser re-ordenada en la Fig. 53b.

La Fig. 54 muestra un procedimiento para diseñar un preámbulo más optimizado. La estructura de preámbulo de la Fig. 52 usa sólo 6 MHz del ancho de banda de sintonizador total de 7,61 MHz para la decodificación L1. En términos de eficacia espectral, el ancho de banda de sintonizador de 7,61 MHz no se utiliza completamente. Por lo tanto, puede haber una optimización adicional en la eficacia espectral.

La Fig. 55 muestra otro ejemplo de estructura de preámbulo o estructura de símbolos de preámbulo para la eficacia espectral total, generada en el módulo 401 de inserción de cabecera de trama en la Fig. 42. Justo como el símbolo de datos, los bloques L1 pueden ser repetidos en dominio de la frecuencia en periodos de 8 MHz. Un bloque L1 completo es todavía “siempre decodificable” en cualquier posición de ventana de sintonizador de 7,61 MHz arbitraria. Tras la sintonización, los datos de 7,61 MHz pueden considerarse como un código perforado de manera virtual. Con exactamente el mismo ancho de banda para los símbolos de preámbulo y datos y exactamente la misma estructura de piloto para los símbolos de preámbulo y datos puede maximizarse la eficacia espectral. Otras características, tales como la propiedad de cambio cíclico y no enviar el bloque L1 en caso de que no haya segmento de datos, pueden mantenerse inalteradas. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de símbolos de datos o, tal como se muestra en la Fig. 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (en este caso, es 7,61 MHz). El ancho de banda de sintonizador puede ser definido como un ancho de banda que corresponde a un número de portadoras activas totales cuando se usa un único canal. Es decir, el ancho de banda

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

del símbolo de preámbulo puede corresponder al número de portadoras activas totales (en este caso, es de 7,61 MHz).

La Fig. 56 muestra un código perforado de manera virtual. Los datos de 7,61 MHz de entre el bloque L1 de 8 MHz pueden considerarse como código perforado. Cuando un sintonizador r603 mostrado en la Fig. 61 usa un ancho de banda de 7,61 MHz para la decodificación L1, el eliminador r401 de cabecera de trama en la Fig. 63 necesita redisponer el bloque L1 con cambio cíclico, recibido a su forma original, tal como se muestra en la Fig. 56. En este momento, la decodificación L1 se realiza usando todo el ancho de banda del sintonizador. Una vez re-dispuesto el bloque L1, un espectro del bloque L1 re-dispuesto puede tener una región en blanco dentro del espectro, tal como se muestra en el lado derecho superior de la Fig. 56 debido a que un tamaño original del bloque L1 es un ancho de banda de 8 MHz.

Una vez que la región en blanco se ha rellenado con ceros, después del desentrelazado en el dominio de símbolos, por el desentrelazador r403 en frecuencia en la Fig. 63 o por el desentrelazador r308-1 de símbolos en la Fig. 64, o después del desentrelazado en el dominio de bits por el demapeador r306-1 de símbolos, el multiplexador r305-1 de bit y el desentrelazador r304-1 interno en la Fig. 64, el bloque puede tener una forma que aparece estar perforada, tal como se muestra en el lado derecho inferior de la Fig. 56.

Este bloque L1 puede ser decodificado en el módulo r303-1 de decodificación perforada/acortada en la Fig. 64. Mediante el uso de esta estructura de preámbulo, puede utilizarse todo el ancho de banda de sintonizador, de esta manera pueden aumentarse la eficacia espectral y la ganancia de codificación. Además, puede usarse un ancho de banda y una estructura de piloto idénticos para los símbolos de preámbulo y de datos.

Además, si el ancho de banda de preámbulo o si el ancho de banda de los símbolos de preámbulo se establece como un ancho de banda de sintonizador, tal como se muestra en la Fig. 58, (es de 7,61 MHz en el ejemplo), puede obtenerse un bloque L1 completo tras la re-disposición incluso sin perforación. En otras palabras, para una trama que tiene símbolos de preámbulo, en la que los símbolos de preámbulo tienen al menos un bloque de capa 1 (L1), puede decirse que el bloque TI L1ene 3.408 subportadoras activas y las 3.408 subportadoras activas corresponden a 7,61 MHz de una banda de radiofrecuencia (RF) de 8 MHz.

De esta manera, puede maximizarse la eficacia espectral y el rendimiento de decodificación L1. En otras palabras, en un receptor, la decodificación puede ser realizada en el módulo r303-1 de decodificación perforada/acortada en la Fig. 31, después de realizar sólo un desentrelazado en el dominio de símbolos.

Por consiguiente, la nueva estructura de preámbulo propuesta puede ser ventajosa en el sentido de que es completamente compatible con el preámbulo usado previamente excepto en que el ancho de banda es diferente; los bloques L1 se repiten en periodos de 8 MHz; el bloque L1 puede ser siempre decodificable independientemente de la posición de la ventana de sintonizador; puede usarse un ancho de banda de sintonizador total para la decodificación L1; una eficacia espectral máxima puede garantizar más ganancia de codificación; el bloque L1 incompleto puede ser considerado como codificado con perforación; puede usarse una estructura de piloto simple e igual tanto para el preámbulo como para los datos; y puede usarse un ancho de banda idéntico tanto para el preámbulo como para los datos.

La Fig. 59 muestra un ejemplo de un procesador analógico. Un módulo 601 DAC puede convertir una entrada de señal digital en una señal analógica. Una vez que el ancho de banda de frecuencia de transmisión es convertido, de manera ascendente, 602, y es filtrada analógicamente, la señal 603 puede ser transmitida.

La Fig. 60 muestra un ejemplo de un sistema de receptor digital. La señal recibida es convertida en una señal digital en un módulo r105 de procedimiento analógico. Un demodulador r104 puede convertir la señal en datos en el dominio de la frecuencia. Un analizador r103 sintáctico de trama puede eliminar los pilotos y las cabeceras y permitir la selección de la información de servicio que necesita ser decodificada. Un demodulador r102 BICM puede corregir errores en el canal de transmisión. Un procesador r101 de salida puede recuperar el flujo de servicio transmitido originalmente y la información de sincronización.

La Fig. 61 muestra un ejemplo de un procesador analógico usado en el receptor. Un módulo r603 sintonizador/AGC puede seleccionar un ancho de banda de frecuencia deseado a partir de la señal recibida. Un módulo r602 convertidor descendente puede recuperar la banda base. Un módulo r601 ADC puede convertir la señal analógica en una señal digital.

La Fig. 62 muestra un ejemplo de demodulador. Un módulo r506 detector de trama puede detectar el preámbulo, comprobar si existe una señal digital correspondiente y detectar un inicio de una trama. Un módulo r505 de sincronización tiempo/frecuencia puede realizar una sincronización en los dominios del tiempo y de la frecuencia. En este momento, para la sincronización en el dominio del tiempo, puede usarse una correlación de intervalo de

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

seguridad. Para la sincronización en el dominio de la frecuencia, puede usarse una correlación o puede estimarse un desplazamiento a partir de información de fase de una subportadora que es transmitida en el dominio de la frecuencia. Un módulo r504 eliminador de preámbulo puede eliminar el preámbulo de la parte delantera de la trama detectada. Un módulo r503 eliminador de GI puede eliminar el intervalo de seguridad. Un módulo r501 FFT puede transformar la señal en el dominio del tiempo en una señal en el dominio de la frecuencia. Un módulo r501 de estimación/ecualización de canal puede compensar los errores estimando la distorsión en el canal de transmisión usando un símbolo piloto. El módulo r504 eliminador de preámbulo puede ser omitido si el demodulador es específicamente para DVB-C2.

La Fig. 63 muestra un ejemplo de analizador sintáctico de trama. Un módulo r404 eliminador de piloto puede eliminar los símbolos de piloto. Un módulo r403 desentrelazador en frecuencia puede realizar un desentrelazado en el dominio de la frecuencia. Un combinador r402 de símbolo OFDM puede recuperar la trama de datos a partir de los flujos de símbolo transmitidos en los símbolos OFDM. Un módulo r401 eliminador de cabecera de trama puede extraer la señalización de capa física de la cabecera de cada trama y puede eliminar la cabecera. La información extraída puede ser usada como parámetros para los siguientes procedimientos en el receptor.

La Fig. 64 muestra un ejemplo de un demodulador BICM. La Fig. 64a muestra una trayectoria de datos y la Fig. 64b muestra una trayectoria L1 de señalización. Un desentrelazador r308 de símbolo puede realizar un desentrelazado en el dominio de símbolos. Un extractor r307 ModCod puede extraer los parámetros ModCod de la parte delantera de cada trama BB y puede hacer que los parámetros estén disponibles para los siguientes procedimientos de decodificación y demodulación variable/adaptativa. Un demapeador r306 de símbolo puede demapear los flujos de símbolo de entrada en flujos con relación logarítmica de verosimilitud (Log-Likelyhood Ratio, LLR) de bits. Los flujos de LLR de bits de salida pueden calcularse usando una constelación usada en un mapeador 306 de símbolo del transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MQAM indicada anteriormente, calculando tanto el eje I como el eje Q cuando se calcula el bit más próximo a MSB y calculando el eje I o el eje Q cuando se calcula el resto de bits, puede implementarse un demapeador de símbolo eficaz. Este procedimiento puede ser aplicado, por ejemplo, a LLR aproximada, LLR exacta y decisión firme.

Cuando se usa una constelación optimizada según la capacidad de constelación y la tasa de código del código de corrección de errores en el mapeador 306 de símbolo del transmisor, el demapeador r306 de símbolo del receptor puede obtener una constelación usando la información de capacidad de constelación y tasa de código transmitida desde el transmisor. El multiplexador r305 de bit del receptor puede realizar una función inversa a la del demultiplexador 305 de bit del transmisor. El desentrelazador r304 interno y el desentrelazador r302 externo del receptor pueden realizar funciones inversas a las del entrelazador 304 interno y el entrelazador 302 externo del transmisor, respectivamente, para obtener el flujo de datos en su secuencia original. El desentrelazador r302 externo puede ser omitido si el demodulador BICM es específicamente para DVB-C2.

El decodificador r303 interno y el decodificador r301 externo del receptor pueden realizar procedimientos de decodificación correspondientes al codificador 303 interno y el codificador 301 externo del transmisor, respectivamente, para corregir errores en el canal de transmisión. Pueden realizarse procedimientos similares realizados en la trayectoria de datos, en la trayectoria L1 de señalización, pero con diferentes parámetros (r308-1 ~ r301-1). En este punto, tal como se explica en la parte del preámbulo, puede usarse un módulo r303-1 de codificación acortada/perforada para la decodificación de señal L1.

La Fig. 65 muestra un ejemplo de decodificación LDPC usando acortamiento/perforación. Un demultiplexador r301a puede emitir por separado una parte de información y una parte de paridad de código sistemático de los flujos de bits de entrada. Para la parte de información, puede realizarse un rellenado r302a con ceros según un número de flujos de bits de entrada del decodificador LDPC, para la parte de paridad, pueden generarse flujos de bits de entrada para r303a el decodificador LDPC mediante desperforación de la parte perforada. La decodificación r304a LDPC puede ser realizada sobre los flujos de bits generados, y los ceros en la parte de información pueden ser eliminados y ésta puede ser emitida r305a.

La Fig. 66 muestra un ejemplo de procesador de salida. Un desaleatorizador r209 BB puede recuperar los flujos de bits aleatorizados (209) en el transmisor. Un divisor r208 puede recuperar las tramas BB que corresponden a múltiples PLP que son multiplexados y transmitidos desde el transmisor según la trayectoria PLP. Para cada trayectoria PLP, un eliminador r207-1~ n de cabecera BB puede eliminar la cabecera que es transmitida en la parte delantera de la trama BB. Un decodificador r206-1~ n CRC puede realizar una decodificación CRC y puede hacer que las tramas BB fiables estén disponibles para su selección. Un módulo r205-1~ n de inserción de paquetes nulos puede recuperar los paquetes nulos que se eliminaron para una mayor eficacia de transmisión en su ubicación original. Un módulo r204-1~ n de recuperación de retardo puede recuperar un retardo que existe entre cada trayectoria PLP.

Los módulos r203-1~ n de recuperación de reloj de salida pueden recuperar la sincronización original del flujo de

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

servicio a partir de la información de sincronización transmitida desde los módulos 203-1~ n de sincronización de flujo de entrada. Un módulo r202-1~ n de interfaz de salida puede recuperar los datos en un paquete TS/GS a partir de los flujos de bits de entrada segmentados en la trama BB. Unos módulos r201-1~ n de procesamiento posterior de salida pueden recuperar múltiples flujos TS/GS en un flujo TS/GS completo, en caso necesario. Los bloques sombreados mostrados en la Fig. 66 representan módulos que pueden sr usados cuando se procesa una única PLP cada vez y el resto de bloques representan módulos que pueden ser usados cuando se procesan múltiples PLP al mismo tiempo.

Los patrones de piloto de preámbulo se diseñaron cuidadosamente para evitar un aumento de la PAPR, de esta manera, es necesario considerar si la tasa de repetición L1 puede aumentar la PAPR. El número de bits de información L1 varía dinámicamente según la unión de canal, el número de PLPs, etc. En detalle, es necesario considerar cosas tales como que el tamaño de bloque L1 fijo puede introducir una sobrecarga innecesaria; la señalización L1 debería estar más protegida que los símbolos de datos; y el entrelazado en el tiempo del bloque L1 puede mejorar la robustez sobre el deterioro de canal, tal como la necesidad de ruido impulsivo.

Para una tasa de repetición de bloque L1 de 8 MHz, tal como se muestra en la Fig. 67, la eficacia espectral total (aumento de un 26,8% de BW) se muestra con perforación virtual, pero puede aumentarse la PAPR debido a que el ancho de banda L1 es el mismo que el de los símbolos de datos. Para la tasa de repetición de 8 MHz, puede usarse entrelazado en frecuencia 4K-FFT DVB-T2 para los aspectos comunes y el mismo patrón puede ser repetido en un periodo de 8 MHz tras el entrelazado.

Para una tasa de repetición de bloque L1 de 6 MHz, tal como se muestra en la Fig. 68, puede mostrarse una eficacia espectral reducida sin perforación virtual. Puede producirse un problema de PAPR similar al del caso de 8 MHz, ya que los anchos de banda de símbolo de datos y L1 comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, puede usarse entrelazado en frecuencia 4K-FFT DVB-T2 para los aspectos comunes y el mismo patrón puede ser repetido en un periodo de 24 MHz tras el entrelazado.

La Fig. 69 muestra una nueva tasa de repetición de bloque L1 de 7,61 MHz o ancho de banda de sintonizador total. Puede obtenerse una eficacia espectral total (aumento de un 26,8% de BW) sin perforación virtual. Puede no haber un problema de PAPR ya que los anchos de banda de símbolo de datos y L1 comparten LCM ≈ 1704 MHz. Para la tasa de repetición de 7,61 MHz, puede usarse entrelazado en frecuencia 4K-FFT DVB-T2 para los aspectos comunes y el mismo patrón puede ser repetido en periodos de aproximadamente 1.704 MHz tras el entrelazado.

La Fig. 70 es un ejemplo de señalización L1 que es transmitida en la cabecera de trama. Cada información en la señalización L1 puede ser transmitida al receptor y puede ser usada como un parámetro de decodificación. Especialmente, la información puede ser usada en la trayectoria de señal L1 mostrada en la Fig. 64 y las PLP pueden ser transmitidas en cada segmento de datos. Puede obtenerse una robustez aumentada para cada PLP.

La Fig. 72 es un ejemplo de un entrelazador 308-1 de símbolo, tal como se muestra en la trayectoria de señalización L1 en la Fig. 37, y también puede ser un ejemplo de su desentrelazador r308-1 de símbolo correspondiente, tal como se muestra en la trayectoria L1 de señalización en la Fig. 64. Los bloques con líneas oblicuas representan los bloques L1 y los bloques sólidos representan las portadoras de datos. Los bloques L1 pueden ser transmitidos no sólo dentro de un único preámbulo, sino que pueden ser transmitidos también dentro de múltiples bloques OFDM. Dependiendo de un tamaño de bloque L1, el tamaño del bloque de entrelazado puede variar. En otras palabras, num_L1_sym y L1_span pueden ser diferentes entre sí. Para minimizar una sobrecarga innecesaria, los datos pueden ser transmitidos dentro del resto de las portadoras de los símbolos OFDM en los que se transmite el bloque L1. En este punto, puede garantizarse una eficacia espectral total ya que el ciclo de repetición del bloque L1 es todavía un ancho de banda de sintonizador total. En la Fig. 72, los números en los bloques con líneas oblicuas representan el orden de bit dentro de un único bloque LDPC.

Por consiguiente, cuando los bits se escriben en una memoria de entrelazado en la dirección de fila según un índice de símbolo, tal como se muestra en la Fig. 72, y se leen en la dirección de columna según un índice de portadora, puede obtenerse un efecto de entrelazado de bloque. En otras palabras, un bloque LDPC puede ser entrelazado en el dominio del tiempo y el dominio de la frecuencia y, a continuación, puede ser transmitido. Num_L1_sym puede ser un valor predeterminado, por ejemplo, puede fijarse un número entre 2~ 4 como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque L1, puede usarse un código LDPC perforado/acortado que tenga una longitud mínima de la palabra de código para la protección L1.

La Fig. 73 es un ejemplo de una transmisión de bloque L1. La Fig. 73 ilustra la Fig. 72 en el dominio de tramas. Tal como se muestra en el lado izquierdo de la Fig. 73, los bloques L1 pueden abarcar el ancho de banda de sintonizador total o, tal como se muestra en el lado derecho de la Fig. 73, los bloques L1 pueden ser abarcados parcialmente y el resto de las portadoras pueden ser usadas para la portadora de datos. En cualquier caso, puede observarse que la tasa de repetición del bloque L1 puede ser idéntica a un ancho de banda de sintonizador total.

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

Además, para los símbolos OFDM que usan señalización L1 incluyendo el preámbulo, puede realizarse un entrelazado de sólo símbolo mientras que no se permite una transmisión de datos en esos símbolos OFDM. Por consiguiente, para el símbolo OFDM usado para señalización L1, un receptor puede realizar una decodificación L1 realizando un desentrelazado sin decodificación de datos. En este punto, el bloque L1 puede transmitir señalización L1 de la trama actual o la señalización L1 de una trama posterior. En el lado de receptor, los parámetros L1 decodificados a partir de la trayectoria de decodificación de señalización L1 mostrada en la Fig. 64 pueden ser utilizados para el procedimiento de decodificación para la trayectoria de datos del analizador sintáctico de trama de la trama posterior.

En resumen, en un transmisor, puede realizarse un entrelazado de bloques de la región L1 escribiendo los bloques en una memoria en una dirección de fila y leyendo los bloques escritos desde la memoria en una dirección de columna. En un receptor, puede realizarse un desentrelazado de bloques de la región L1 escribiendo los bloques en una memoria en una dirección de columna y leyendo los bloques escritos desde la memoria en una dirección de fila. Las direcciones de lectura y escritura del transmisor y receptor pueden intercambiarse.

Cuando se realiza simulación con suposiciones tales como CR=1/2 para protección L1 y para aspectos comunes de T2; mapeo de símbolo QAM 16; densidad piloto de 6 en el preámbulo; número de LDPC corta implica una cantidad requerida de perforación/acortamiento, pueden obtenerse resultados o conclusiones tales como que sólo un preámbulo para la transmisión L1 pueden no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño de bloque L1; puede usarse la palabra de código LDPC más corta (por ejemplo información de 192 bits) entre el código acortado/perforado para flexibilidad y granularidad fina; y, si se requiere, el rellenado puede añadirse con una sobrecarga despreciable. El resultado se resume en la Fig. 71.

Por consiguiente, para una tasa de repetición de bloque L1, el ancho de banda de sintonizador total sin perforación virtual puede ser una buena solución y todavía puede que no surja ningún problema de PAPR con la eficacia espectral total. Para la señalización L1, una estructura de señalización eficaz puede permitir una configuración máxima en un entorno de unión de 8 canales, 32 ranuras, 256 segmentos de datos y 256 PLPs. Para la estructura de bloque L1, puede implementarse una señalización L1 flexible según el tamaño de bloque L1. El entrelazado en el tiempo puede ser realizado para una mejor robustez para aspectos comunes de T2. Una menor sobrecarga puede permitir la transmisión de datos en el preámbulo.

Puede realizarse un entrelazado de bloque del bloque L1 para una mejor robustez. El entrelazado puede ser realizado con un número predefinido fijo de símbolos L1 (num_L1_sym) y un número de portadoras abarcadas por L1 como un parámetro (L1_span). La misma técnica se usa para un entrelazado de preámbulo P2 en DVB-T2.

Puede usarse un bloque L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización L1, resultando en una menor sobrecarga. Puede obtenerse una eficacia espectral total sin problema de PAPR. Una repetición menor de 7,61 MHz puede significar que puede enviarse más redundancia, pero sin usar. No pueden surgir problemas de PAPR debido a la tasa de repetición de 7,61 MHz para el bloque L1.

La Fig. 74 es otro ejemplo de señalización L1 transmitida dentro de una cabecera de trama. Esta Fig. 74 difiere de la Fig. 70 en que el campo L1_span que tiene 12 bits se divide en dos campos. En otras palabras, el campo L1_span se divide en L1_column que tiene 9 bits y L1_row que tiene 3 bits. L1_column representa el índice de portadora que abarca L1. Debido a que el segmento de datos comienza y finaliza cada 12 portadoras, que es la densidad piloto, los 12 bits de sobrecarga pueden reducirse en 3 bits hasta llegar a 9 bits.

L1_row representa el número de símbolos OFDM que abarca L1 cuando se aplica un entrelazado en el tiempo. Por consiguiente, puede realizarse un entrelazado en el tiempo dentro de un área de L1_columns multiplicada por L1_rows. De manera alternativa, puede transmitirse un tamaño total de bloques L1 de manera que puede usarse el L1_span mostrado en la Fig. 70 cuando no se realiza un entrelazado en el tiempo. Para dicho caso, el tamaño de bloque L1 es de 11.776 x 2 bits en el ejemplo, de esta manera15 bits son suficientes. Por consiguiente, el campo L1_span puede estar compuesto por 15 bits.

La Fig. 75 es un ejemplo de entrelazado/desentrelazado en frecuencia o tiempo. La Fig. 75 muestra una parte de una trama de transmisión completa. La Fig. 75 muestra también la unión de múltiples anchos de banda de 8 MHz. Una trama puede consistir en un preámbulo que transmite bloques L1 y un símbolo de datos que transmite datos. Las diferentes clases de símbolos de datos representan segmentos de datos para diferentes servicios. Tal como se muestra en la Fig. 75, el preámbulo transmite bloques L1 para cada 7,61 MHz.

Para el preámbulo, se realiza un entrelazado en frecuencia o en tiempo dentro de los bloques L1 y no se realiza entre los bloques L1. Es decir, para el preámbulo, puede decirse que el entrelazado se realiza a nivel del bloque L1. Esto permite decodificar los bloques L1 transmitiendo los bloques L1 dentro de un ancho de banda de ventana de sintonizador incluso si la ventana de sintonizador se ha movido a una ubicación aleatoria dentro de un sistema de

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

unión de canal.

Para la decodificación de símbolo de datos a un ancho de banda de ventana de sintonizador aleatorio, no debería producirse un entrelazado entre segmentos de datos. Es decir, para segmentos de datos, puede decirse que el entrelazado se realiza a nivel de segmentos de datos. Por consiguiente, el entrelazado en frecuencia y el entrelazado en el tiempo deben realizarse dentro de un segmento de datos. Por lo tanto, un entrelazador 308 de símbolo en una trayectoria de datos de un módulo BICM de un transmisor tal como se muestra en la Fig. 37 puede realizar el entrelazado de símbolo para cada segmento de datos. Un entrelazador 308-1 de símbolo en una trayectoria de señal L1 puede realizar el entrelazado de símbolo para cada bloque L1.

Un entrelazador (403) en frecuencia mostrado en la Fig. 42 debe realizar el entrelazado en los símbolos de preámbulo y datos por separado. Específicamente, para el preámbulo, puede realizarse un entrelazado en frecuencia para cada bloque L1 y para el símbolo de datos, puede realizarse un entrelazado en frecuencia para cada segmento de datos. En este punto, puede no realizarse un entrelazado en el tiempo en la trayectoria de datos

o en la trayectoria de señal L1 considerando un modo de baja latencia.

La Fig. 76 es una tabla que analiza la sobrecarga de la señalización L1 que es transmitida en una cabecera FECFRAME en el módulo 307 de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM, tal como se muestra en la Fig. 37. Tal como se observa en la Fig. 76, para un bloque LDPC corto (tamaño=16.200), puede producirse una sobrecarga máxima del 3,3% que puede no ser despreciable. En el análisis, se suponen 45 símbolos para la protección FECFRAME y el preámbulo es una señalización L1 específica de trama C2 y la cabecera FECFRAME es una señalización L1 específica de FECFRAME, es decir, identificador PLP, Mod y Cod.

Para reducir la sobrecarga de L1, pueden considerarse planteamientos según dos tipos de segmentos de datos. Para los casos de tipo ACMNCM y múltiples PLP, la trama puede mantenerse igual que para la cabecera FECFRAME. Para los casos de tipo ACM/VCM y único PLP, el identificador PLP puede ser eliminado de la cabecera FECFRAME, dando resultando en una reducción de sobrecarga de hasta el 1,8%. Para los casos de tipo CCM y múltiples PLP, el campo Mod/Cod puede ser eliminado de la cabecera FECFRAME, resultando en una reducción de sobrecarga de hasta el 1,5%. Para los casos de tipo CCM y única PLP, no se requiere cabecera FECFRAME, de esta manera, puede obtenerse una reducción de sobrecarga de hasta el 3,3%.

En una señalización L1 acortada, puede transmitirse el identificador Mod/Cod (7 bits) o PLP (8 bits), pero puede ser demasiado corto para obtener alguna ganancia de codificación. Sin embargo, es posible que no se requiera sincronización ya que las PLPs pueden alinearse con la trama de transmisión C2; cada ModCod de cada PLP puede conocerse a partir del preámbulo; y un sencillo cálculo puede permitir la sincronización con la FECFRAME específica.

La Fig. 77 muestra una estructura para una cabecera FECFRAME para minimizar la sobrecarga. En la Fig. 77, los bloques con líneas oblicuas y el formador FECFRAME representan un diagrama de bloques detallado del módulo 307 de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM, tal como se muestra en la Fig.

37. Los bloques sólidos representan un ejemplo de módulo 303 de codificación interno, un entrelazador 304 interno, un demultiplexador 305 de bit y un mapeador 306 de símbolo en la trayectoria de datos del módulo BICM, tal como se muestra en la Fig. 37. En este punto, puede realizarse una señalización L1 acortada ya que CCM no requiere un campo Mod/Cod y una única PLP no requiere un identificador PLP. En esta señal L1 con un número reducido de bits, la señal LI puede ser repetida tres veces en el preámbulo y puede realizarse una modulación BPSK, de esta manera, es posible una señalización muy robusta. Finalmente, el módulo 307 de inserción de cabecera ModCod puede insertar la cabecera generada en cada trama FEC. La Fig. 84 muestra un ejemplo del módulo r307 de extracción ModCod en la trayectoria de datos del módulo de demodulación BICM mostrado en la Fig. 64.

Tal como se muestra en la Fig. 84, la cabecera FECFRAME puede ser analizada sintácticamente r301b, a continuación, los símbolos que transmiten información idéntica en símbolos repetidos pueden ser retardados, alineados y, a continuación, combinados (r302b combinación de rake). Finalmente, cuando se realiza una demodulación (r303b) BPSK, puede recuperarse el campo de señal L1 recibido y este campo de señal L1 recuperado puede ser enviado al controlador de sistema para ser usado como parámetros para la decodificación. La FECFRAME analizada sintácticamente puede ser enviada al demapeador de símbolo.

La Fig. 78 muestra un rendimiento de tasa de error de bit (BER) de la protección L1 indicada anteriormente. Puede observarse que se obtiene una ganancia SNR de aproximadamente 4,8 dB mediante una repetición de tres veces. La SNR requerida es de 8,7 dB a BER = 1E-11.

La Fig. 79 muestra ejemplos de estructuras de trama de transmisión y de trama FEC. Las estructuras de trama FEC mostradas en el lado derecho superior de la Fig. 79 representan la cabecera FECFRAME insertada por el

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

módulo 307 de inserción de cabecera ModCod en la Fig. 37. Puede observarse que dependiendo de diversas combinaciones de condiciones es decir, tipo CCM o ACM/VCM y única o múltiples PLP, puede insertarse un tamaño diferente de cabeceras. O puede no insertarse ninguna cabecera. Pueden formarse tramas de transmisión formadas según los tipos de segmento de datos y mostradas en el lado izquierdo inferior de la Fig. 79 mediante el módulo 401 de inserción de cabecera de trama del formador de trama, tal como se muestra en la Fig. 42 y el módulo 208 combinador/segmentador del procesador de entrada mostrado en la Fig. 35. En este punto, la FECFRAME puede ser transmitida según diferentes tipos de segmento de datos. Usando este procedimiento, puede reducirse un máximo del 3,3% de sobrecarga. En el lado derecho superior de la Fig. 79, se muestran cuatro tipos diferentes de estructuras, pero una persona con conocimientos en la materia entendería que éstos son sólo ejemplos, y puede usarse cualquiera de estos tipos o sus combinaciones para el segmento de datos.

En el lado de receptor, el módulo r401 de eliminación de cabecera de trama del módulo analizador sintáctico de trama tal como se muestra en la Fig. 63 y el módulo r307 de extracción ModCod del módulo de demodulación BICM mostrado en la Fig. 64 pueden extraer un parámetro de campo ModCod que se requiere para la decodificación. En este punto, según los tipos de transmisión de segmento de datos, pueden extraerse parámetros de trama. Por ejemplo, para el tipo CCM, pueden extraerse parámetros de la señalización L1 que es transmitida en el preámbulo y para el tipo ACM/VCM, pueden extraerse parámetros de la cabecera FECFRAME.

Tal como se muestra en el lado derecho superior de la Fig. 79, la estructura FECFRAME puede dividirse en dos grupos, donde el primer grupo es el de las tres estructuras de trama superiores con cabecera y el segundo grupo es el de la última estructura de trama sin cabecera.

La Fig. 80 muestra un ejemplo de señalización L1 que puede ser transmitida dentro del preámbulo por el módulo 401 de inserción de cabecera de trama del módulo de formador de trama mostrado en la Fig. 42. Esta señalización L1 difiere de la señalización L1 anterior en que el tamaño del bloque L1 puede ser transmitido en bits (L1_size, 14 bits); es posible activar/desactivar el entrelazado en el tiempo en el segmento de datos (dslice_time_intrlv,1 bit); y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de la señalización L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo Mod/Cod puede ser transmitido dentro del preámbulo en vez de dentro de la cabecera FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado de receptor, el decodificador r303-1 interno acortado/perforado del demodulador BICM tal como se muestra en la Fig. 64 puede obtener el primer bloque LDPC, que tiene un tamaño de bloque L1 fijo, transmitido dentro del preámbulo, a través de una decodificación. Pueden obtenerse también los números y el tamaño del resto de los bloques LDPC.

Puede usarse entrelazado en el tiempo cuando múltiples símbolos OFDM son necesarios para la transmisión L1 o cuando hay un segmento de datos con entrelazado en el tiempo. Es posible una activación/desactivación flexible del entrelazado en el tiempo con un indicador de entrelazado. Para el entrelazado en el tiempo del preámbulo, pueden requerirse un indicador de entrelazado en el tiempo (1 bit) y un número de símbolos OFDM entrelazados (3 bits), de esta manera, pueden protegerse un total de 4 bits de manera similar a una cabecera FECFRAME acortada.

La Fig. 81 muestra un ejemplo de preseñalización L1 que puede ser realizada en el módulo 307-1 de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM mostrado en la Fig. 37. Los bloques con líneas oblicuas y el formador de preámbulo son ejemplos del módulo 307-1 de inserción de cabecera ModCod en la trayectoria L1 de señalización del módulo BICM mostrado en la Fig. 37. Los bloques sólidos son ejemplos del módulo 401 de inserción de cabecera de trama del formador de trama, tal como se muestra en la Fig. 42.

Además, los bloques sólidos pueden ser ejemplos de un módulo 303-1 de codificación acortada/perforada interno, un entrelazador 304-1 interno, un demultiplexador 305-1 de bit y un mapeador 306-1 de símbolo en la trayectoria de señalización L1 del módulo BICM mostrado en la Fig. 37.

Tal como se observa en la Fig. 81, la señal L1 que es transmitida en el preámbulo puede ser protegida usando codificación LDPC acortada/perforada. Pueden insertarse parámetros relacionados en la cabecera en forma de pre-L1. En este punto, sólo pueden transmitirse parámetros de entrelazado en el tiempo en la cabecera del preámbulo. Para garantizar más robustez, puede realizarse una repetición de cuatro veces. En el lado de receptor, para poder decodificar la señal L1 que es transmitida en el preámbulo, el módulo r307-1 de extracción ModCod en la trayectoria de señalización L1 del demodulador BICM tal como se muestra en la Fig. 64 es necesario usar el módulo de decodificación mostrado en la Fig. 84. En este punto, debido a que hay una repetición de cuatro veces a diferencia de la cabecera FECFRAME de decodificación anterior, se requiere un procedimiento de recepción de Rake que sincronice los símbolos repetidos cuatro veces y añada los símbolos.

La Fig. 82 muestra una estructura de L1 el bloque de señalización que es transmitido desde el módulo 401 de

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

inserción de cabecera de trama del módulo de formador de trama tal como se muestra en la Fig. 42. Muestra un caso en el que no se usa entrelazado en el tiempo en un preámbulo. Tal como se muestra en la Fig. 82, puede transmitirse una clase diferente de bloques LDPC en el orden de las portadoras. Una vez formado y transmitido un símbolo OFDM, a continuación se forma y se transmite un símbolo OFDM siguiente. Para el último símbolo OFDM a ser transmitido, si queda alguna portadora, esas portadoras pueden usarse para la transmisión de datos o pueden rellenarse con valores por defecto. El ejemplo en la Fig. 82 muestra un preámbulo que comprende tres símbolos OFDM. En un lado de receptor, para este caso de no entrelazado, puede saltarse el desentrelazador r308-1 de símbolo en la trayectoria L1 de señalización del demodulador BICM, tal como se muestra en la Fig. 64.

La Fig. 83 muestra un caso en el que se realiza un entrelazado en el tiempo L1. Tal como se muestra en la Fig. 83, puede realizarse un entrelazado de bloque de manera que se forme un símbolo OFDM para índices de portadora idénticos, formando entonces unos símbolos OFDM para los siguientes índices de portadora. Como en el caso en el que no se realiza entrelazado, si queda alguna portadora, esas portadoras pueden usarse para la transmisión de datos o pueden rellenarse con valores por defecto. En un lado de receptor, para este caso de no entrelazado, el desentrelazador r308-1 de símbolo en la trayectoria L1 de señalización del demodulador BICM mostrado en la Fig. 64 puede realizar un desentrelazado de bloque leyendo los bloques LDPC en orden creciente de números de los bloques LDPC.

Además, puede haber al menos dos tipos de segmentos de datos. El tipo 1 de segmento de datos tiene d_slice_type = 0 en los campos de señalización L1. Este tipo de segmento de datos no tiene cabecera XFECFrame y tiene sus valores mod/cod en los campos de señalización L1. El tipo 2 de segmento de datos tiene d_slice_type = 1 en campos de señalización L1. Este tipo de segmento de datos tiene cabecera XFECFrame y tiene sus valores mod/cod en la cabecera XFECFrame.

XFECFrame significa trama XFEC (compleX Forward Error Correction, corrección compleja de errores hacia delante) y mod/cod significa tipo de modulación/tasa de código.

En un receptor, un analizador sintáctico de trama puede formar una trama a partir de señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera XFECFrame y un segundo tipo de segmento de datos que tiene XFECFrame sin cabecera XFECFrame. Además, un receptor puede extraer un campo para indicar si realizar desentrelazado en el tiempo en los símbolos de preámbulo o no realizar desentrelazado en el tiempo en los símbolos de preámbulo, a partir de L1 de los símbolos de preámbulo.

En un transmisor, un formador de tramas puede formar una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera XFECFrame y un segundo tipo de segmento de datos que tiene XFECFrame sin cabecera XFECFrame. Además, un campo para indicar si realizar entrelazado en el tiempo sobre los símbolos de preámbulo o no realizar entrelazado en el tiempo sobre los símbolos de preámbulo puede ser insertado en L1 de los símbolos de preámbulo.

En último lugar, para un código acortado/perforado para el módulo 401 de inserción de cabecera de trama del formador de trama mostrado en la Fig. 42, puede determinarse un tamaño mínimo de palabra de código que puede obtener ganancia de codificación y puede ser transmitido en un primer bloque LDPC. De esta manera, para el resto de bloques LDPC, los tamaños pueden obtenerse a partir de ese tamaño de bloque L1 transmitido.

La Fig. 85 muestra otro ejemplo de preseñalización L1 que puede ser transmitida desde el módulo 307-1 de inserción de cabecera ModCod en la trayectoria L1 de señalización del módulo BICM mostrado en la Fig. 37. La Fig. 85 difiere de la Fig. 81 en que se ha modificado el mecanismo de protección de la parte de cabecera. Tal como se observa en la Fig. 85, la información de tamaño de bloque L1 L1_size (14 bits) no es transmitida en el bloque L1, sino que es transmitida en la cabecera. En la cabecera, puede transmitirse también información de entrelazado en el tiempo de 4 bits. Para un total de 18 bits de entrada, se usa código BCH (45, 18) que emite 45 bits y se copia a las dos trayectorias y finalmente, se realiza un mapeo QPSK. Para la trayectoria Q, puede realizarse un cambio cíclico de 1 bit para ganancia de diversidad y modulación PRBS según la palabra de sincronización. Puede emitirse un total de 45 símbolos QPSK desde estas entradas de trayectoria I/Q. En este punto, si la profundidad de entrelazado en el tiempo se fija como un número de preámbulos que se requiere para transmitir el bloque L1, puede no ser necesario transmitir L1_span (3 bits) que indica la profundidad de entrelazado en el tiempo. En otras palabras, sólo puede transmitirse el indicador de activación/desactivación de entrelazado en el tiempo (1 bit). En un lado de receptor, comprobando sólo un número de preámbulos transmitidos, sin usar L1_span, puede obtenerse una profundidad de desentrelazado en el tiempo.

La Fig. 86 muestra un ejemplo de planificación de bloque de señalización L1 que se transmite en el preámbulo. Si un tamaño de información L1 que puede ser transmitida en un preámbulo es Nmax, cuando el tamaño L1 es menor que Nmax, un preámbulo puede transmitir la información. Sin embargo, cuando el tamaño L1 es mayor que Nmax,

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

la información L1 puede ser dividida equitativamente de manera que el subbloque L1 dividido sea menor que Nmax, entonces el subbloque L1 dividido puede ser transmitido en un preámbulo. En este punto, para una portadora que no se usa debido a que la información L1 es menor que Nmax, no se transmiten datos.

Por el contrario, tal como se muestra en la Fig. 88, puede aumentarse la potencia de las portadoras en las que se transmite el bloque L1 para mantener una potencia de señal de preámbulo total igual a la potencia de símbolo de datos. Puede variarse el factor de aumento de potencia dependiendo del tamaño L1 transmitido y un transmisor y un receptor pueden tener un valor de ajuste de este factor de aumento de potencia. Por ejemplo, si sólo se usan la mitad de las portadoras totales, el factor de aumento de potencia puede ser de dos.

La Fig. 87 muestra un ejemplo de preseñalización L1 en el que se considera el aumento de potencia. En comparación con la Fig. 85, puede observarse que la potencia del símbolo QPSK puede aumentarse y enviarse al formador de preámbulo.

La Fig. 89 muestra otro ejemplo de módulo r307-1 de extracción ModCod en la trayectoria L1 de señalización del módulo de demodulación BICM mostrado en la Fig. 64. A partir del símbolo de preámbulo de entrada, puede emitirse la FECFRAME de señalización L1 al demapeador de símbolo y sólo puede decodificarse la parte de la cabecera.

Para el símbolo de preámbulo de entrada, puede realizarse un demapeo QPSK y puede obtenerse el valor de la relación de verosimilitud logarítmica (LLR). Para la trayectoria Q, puede realizarse una demodulación PRBS según la palabra de sincronización y puede realizarse un procedimiento inverso del cambio cíclico de 1 bit para la recuperación.

Estos dos valores de trayectoria I/Q alineados pueden combinarse y puede obtenerse una ganancia SNR. La salida de una decisión firme puede ser introducida en el decodificador BCH. El decodificador BCH puede recuperar 18 bits de pre-L1 a partir de los 45 bits de entrada.

La Fig. 90 muestra un extractor ModCod homólogo de un receptor. En comparación con la Fig. 89, puede realizarse un control de potencia sobre los símbolos de entrada del demapeador QPSK para recuperar desde el nivel de potencia aumentado por el transmisor hasta su valor original. En este punto, puede realizarse un control de potencia considerando un número de portadoras usadas para señalización L1 en un preámbulo y tomando la inversa del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia fija la potencia del preámbulo y la potencia de símbolo de datos idénticas entre sí.

La Fig. 91 muestra un ejemplo de presincronización L1 que puede ser realizada en el módulo r307-1 de extracción ModCod en la trayectoria L1 de señalización del módulo de demodulación BICM mostrado en la Fig. 64. Esto es un procedimiento de sincronización para obtener una posición inicial de cabecera en un preámbulo. Los símbolos de entrada pueden ser sometidos entonces a demapeo QPSK para la trayectoria Q de salida, puede realizarse una inversa del cambio cíclico de 1 bit y puede realizarse una alineación. Pueden multiplicarse dos valores de trayectorias I/Q y pueden demodularse valores modulados por la preseñalización L1. De esta manera, la salida del multiplexor puede expresar sólo PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una secuencia PRBS conocida, puede obtenerse un pico de correlación en la cabecera. De esta manera, puede obtenerse una posición de inicio de la cabecera en un preámbulo. Si es necesario, puede realizarse un control de potencia, que se realiza para restablecer el nivel de potencia original, tal como se muestra en la Fig. 90, sobre la entrada del demapeador QPSK.

La Fig. 92 muestra otro ejemplo de campo de cabecera de bloque L1 que es enviado al módulo 307-1 de inserción de cabecera en la trayectoria L1 de señalización del módulo BICM, tal como se muestra en la Fig. 37. Esta Fig. 92 difiere de la Fig. 85 en que L1_span, que representa la profundidad de entrelazado en el tiempo, se reduce a 2 bits y se aumentan los bits reservados en 1 bit. Un receptor puede obtener un parámetro de entrelazado en el tiempo del bloque L1 a partir del L1_span transmitido.

La Fig. 93 muestra procedimientos para dividir equitativamente un bloque L1 en tantas partes como un número de preámbulos, insertando a continuación una cabecera en cada uno de los bloques L1 divididos y, a continuación, asignando los bloques L1 de cabecera insertados en un preámbulo. Esto puede realizarse cuando se realiza un entrelazado en el tiempo con un número de preámbulos cuando el número de preámbulos es mayor que un número mínimo de preámbulos que se requiere para transmitir el bloque L1. Esto puede realizarse en el bloque L1 en la trayectoria de señalización L1 del módulo BICM, tal como se muestra en la Fig. 37. El resto de las portadoras, después de transmitir los bloques L1, pueden tener patrones de repetición cíclica en lugar de ser rellenadas con ceros.

La Fig. 94 muestra un ejemplo del demapeador r306-1 de símbolos del módulo de demodulación BICM, tal como

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

se muestra en la Fig. 64. Para un caso en el que los bloques L1 FEC se repiten, tal como se muestra en la Fig. 93, cada punto de inicio de los bloques L1 FEC puede ser alineado, combinado (r301f) y, a continuación, demapeado con QAM (r302f) para obtener ganancia de diversidad y ganancia de SNR. En este punto, el combinador puede incluir procedimientos para alinear y añadir cada bloque L1 FEC y dividir el bloque L1 FEC añadido. Para un caso en el que sólo se repite parte del último bloque FEC, tal como se muestra en la Fig. 93, sólo puede dividirse la parte repetida en hasta un número de cabecera de bloque FEC y la otra parte puede ser divida por un valor que es uno menos que un número de cabecera de bloque FEC. En otras palabras, el número divisor corresponde a un número de portadoras que se añade a cada portadora.

La Fig. 98 muestra otro ejemplo de planificación de bloque L1. La Fig. 98 difiere de la Fig. 93 en que, en lugar de realizar un rellenado con ceros o una repetición cuando los bloques L1 no llenan un símbolo OFDM, el símbolo OFDM puede ser llenado con redundancia de paridad realizando menos perforación en el código acortado/perforado en el transmisor. En otras palabras, cuando se realiza perforación de paridad (304c) en la Fig. 38, la tasa de codificación eficaz puede ser determinada según la relación de perforación, de esta manera, con la perforación, debido a que deben rellenarse con ceros menos bits, puede reducirse la tasa de codificación eficaz y puede obtenerse una mejor ganancia de codificación. El módulo r303a de desperforación de paridad de un receptor, tal como se muestra en la Fig. 65, puede realizar una desperforación considerando la redundancia de paridad menos perforada. En este punto, puesto que un receptor y un transmisor pueden tener información del tamaño total del bloque L1, puede calcularse la relación de perforación.

La Fig. 95 muestra otro ejemplo de campo de señalización L1. La Fig. 95 difiere de la Fig. 74 en que, para un caso en el que el tipo de segmento de datos es CCM, puede transmitirse una dirección de inicio (21 bits) de la PLP. Esto puede permitir que la FECFRAME de cada PLP forme una trama de transmisión, sin que la FECFRAME se alinee con una posición de inicio de una trama de transmisión. De esta manera, puede eliminarse una sobrecarga de rellenado, que puede producirse cuando una anchura de segmento de datos es estrecha. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información de ModCod a partir del preámbulo en la trayectoria de señalización L1 del demodulador BICM, tal como se muestra en la Fig. 64, en lugar de obtenerlo de la cabecera de FECFRAME. Además, incluso cuando se produce un zapeo en una ubicación aleatoria de la trama de transmisión, puede realizarse la sincronización de FECFRAME sin retardo debido a que la dirección de inicio de PLP puede obtenerse ya a partir del preámbulo.

La Fig. 96 muestra otro ejemplo de campos de señalización L1 que pueden reducir la sobrecarga de direccionamiento de PLP.

La Fig. 97 muestra el número de símbolos QAM que corresponden a una FECFRAME dependiendo de los tipos de modulación. En este punto, un máximo común divisor de símbolo de QAM es 135, de esta manera, puede reducirse una sobrecarga de log2(135) ≈ 7 bits. De esta manera, la Fig. 96 difiere de la Fig. 95 en que un número de bits del campo PLP_start puede reducirse desde 21 bits a 14 bits. Éste es el resultado de considerar 135 símbolos como un único grupo y direccionar el grupo. Un receptor puede obtener un índice de portadora de OFDM donde la PLP comienza en una trama de transmisión después de obtener el valor de campo PLP_start y multiplicándolo por 135.

La Fig. 99 y la Fig. 101 muestran ejemplos de entrelazador 308 de símbolos que puede entrelazar en el tiempo símbolos de datos que son enviados desde el módulo 307 de inserción de cabecera ModCod en la trayectoria de datos del módulo BICM, tal como se muestra en la Fig. 37.

La Fig. 99 es un ejemplo de entrelazador de bloque que puede operar en base a los segmentos de datos. El valor de fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. Puede que no sea posible un entrelazado basado en símbolos OFDM ya que el número de celdas puede cambiar entre celdas OFDM contiguas. El valor de columna K significa una profundidad de entrelazado en el tiempo, que puede ser 1, 2, 4, 8 o 16... La señalización de K para cada segmento de datos puede ser realizada dentro de la señalización L1. El entrelazador 403 en frecuencia, tal como se muestra en la Fig. 42, puede ser realizado antes del entrelazador 308 en tiempo, tal como se muestra en la Fig. 37.

La Fig. 100 muestra un rendimiento de entrelazado del entrelazador en tiempo, tal como se muestra en la Fig. 99. Se supone que un valor de columna es 2, un valor de fila es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no hay pilotos continuos en el segmento de datos. La figura superior en la Fig. 100 es una estructura de símbolo OFDM cuando no se realiza entrelazado en el tiempo y la figura inferior de la Fig. 100 es una estructura de símbolo OFDM cuando se realiza entrelazado en el tiempo. Las celdas negras representan un piloto disperso y las celdas no negras representan celdas de datos. La misma clase de celdas de datos representa un símbolo OFDM. En la Fig. 100, las celdas de datos que corresponden a un único símbolo OFDM están entrelazadas en dos símbolos. Se usa una memoria de entrelazado que corresponde a ocho símbolos OFDM pero la profundidad de entrelazado corresponde a sólo dos símbolos OFDM, de esta manera, no se obtiene una

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

profundidad de entrelazado total.

Se sugiere la Fig. 101 para conseguir una profundidad de entrelazado total. En la Fig. 101, las celdas negras representan pilotos dispersos y las celdas no negras representan celdas de datos. El entrelazador en tiempo, tal como se muestra en la Fig. 101, puede ser implementado en forma de entrelazador de bloque y puede entrelazar segmentos de datos. En la Fig. 101, un número de columna K representa una anchura de segmento de datos, un número de fila N representa una profundidad de entrelazado en el tiempo y el valor K pueden ser valores aleatorios, es decir, K = 1, 2, 3,.... El procedimiento de entrelazado incluye escribir una celda de datos en forma de giro de columna y leer en una dirección de columna, excluyendo posiciones piloto. Es decir, puede decirse que el entrelazado se realiza de manera girada fila-columna.

Además, en un transmisor, las celdas que se leen en forma de giro de columna de la memoria de entrelazado corresponden a un único símbolo OFDM y las posiciones piloto de los símbolos OFDM pueden mantenerse mientras se entrelazan las celdas.

Asimismo, en un receptor, las celdas que se leen en forma de giro de columna de la memoria de desentrelazado corresponden a un único símbolo OFDM y las posiciones piloto de los símbolos OFDM pueden mantenerse mientras las celdas se desentrelazan en el tiempo.

La Fig. 102 muestra un rendimiento de entrelazado en el tiempo de la Fig. 101. En comparación con la Fig. 99, se supone que un número de filas es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no hay pilotos continuos en el segmento de datos. En la Fig. 102, las celdas de datos que corresponden a un único símbolo OFDM están entrelazadas en ocho símbolos OFDM. Tal como se muestra en la Fig. 102, se usa una memoria de entrelazado que corresponde a ocho símbolos OFDM y la profundidad de entrelazado resultante corresponde a ocho símbolos OFDM, de esta manera, se obtiene una profundidad de entrelazado total.

El entrelazador en tiempo tal como se muestra en la Fig. 101 puede ser ventajoso en el sentido de que la profundidad de entrelazado total puede ser obtenida usando una memoria idéntica; la profundidad de entrelazado puede ser flexible, en oposición a la Fig. 99; por consiguiente, una longitud de trama de transmisión también puede ser flexible, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el entrelazador en tiempo usado para el segmento de datos, puede ser idéntico al procedimiento de entrelazado usado para el preámbulo y también puede tener aspectos comunes con un sistema de transmisión digital que usa OFDM general. Específicamente, puede usarse el entrelazador 308 en tiempo, tal como se muestra en la Fig. 37, antes de usar el entrelazador 403 en frecuencia, tal como se muestra en la Fig. 42. Con relación a una complejidad del receptor, puede no requerirse una memoria adicional distinta de la lógica de control de dirección adicional que puede requerir una complejidad muy pequeña.

La Fig. 103 muestra un desentrelazador r308 de símbolo correspondiente en un receptor. Puede realizar un desentrelazado después de recibir la salida desde el módulo r401 eliminador de cabecera de trama. En los procedimientos de desentrelazado, en comparación con la Fig. 99, se invierten los procedimientos de escritura y lectura del entrelazado de bloque. Usando la información de posición de piloto, el desentrelazador en tiempo puede realizar un desentrelazado virtual no escribiendo en o no leyendo desde una posición de piloto en la memoria de entrelazador y escribiendo en o leyendo desde una posición de celda de datos en la memoria de entrelazador. La información desentrelazada puede ser emitida hacia el módulo r307 extractor de ModCod.

La Fig. 104 muestra otro ejemplo de entrelazado en el tiempo. La escritura puede ser realizada en dirección diagonal y la lectura fila por fila. Como en la Fig. 101, el entrelazado se realiza teniendo en cuenta las posiciones piloto. La lectura y la escritura no se realizan para las posiciones piloto sino que se accede a una memoria de entrelazado considerando sólo las posiciones de celdas de datos.

La Fig. 105 muestra un resultado de entrelazado usando el procedimiento mostrado en la Fig. 104. Cuando se compara con la Fig. 102, las celdas con los mismos patrones se dispersan no sólo en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, puede obtenerse una profundidad de entrelazado total tanto en el dominio del tiempo como en el dominio de la frecuencia.

La Fig. 108 muestra un desentrelazador r308 de símbolo de un receptor correspondiente. La salida del módulo r401 eliminador de cabecera de trama puede ser desentrelazada. Cuando se compara con la Fig. 99, el desentrelazado ha conmutado el orden de lectura y escritura. El desentrelazador en tiempo puede usar la información de posición de piloto para realizar un desentrelazado virtual, de manera que no se realice una lectura o escritura en las posiciones piloto, pero de manera que pueda realizarse una lectura o escritura sólo en las posiciones de celdas de datos. Los datos desentrelazados pueden ser emitidos hacia un módulo r307 extractor ModCod.

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

La Fig. 106 muestra un ejemplo del procedimiento de direccionamiento de la Fig. 105. NT significa profundidad de entrelazado en el tiempo y ND significa anchura de segmento de datos. Se supone que un valor de fila N es 8, una anchura de segmento de datos es de 12 celdas de datos, y no hay pilotos continuos en el segmento de datos. La Fig. 106 representa un procedimiento para generar direcciones para escribir datos en una memoria de entrelazado en el tiempo, cuando un transmisor realiza un entrelazado en el tiempo. El direccionamiento comienza desde una primera dirección con dirección de fila (RA) = 0 y dirección de columna (CA) = 0. En cada aparición de direccionamiento, se incrementan RA y CA. Para RA, puede realizarse una operación de módulo con los símbolos OFDM usados en el entrelazador en tiempo. Para CA, puede realizarse una operación de módulo con un número de portadoras que corresponde a una anchura de segmento de datos. RA puede incrementarse en 1 cuando las portadoras que corresponden a un segmento de datos se escriben en una memoria. La escritura en una memoria puede ser realizada sólo cuando una ubicación de dirección actual no es una ubicación de un piloto. Si la ubicación de dirección actual es una ubicación de un piloto, sólo puede aumentarse el valor de dirección.

En la Fig. 106, un número de columna K representa la anchura de segmento de datos, un número de fila N representa la profundidad de entrelazado en el tiempo y el valor K puede ser un valor aleatorio, es decir, K = 1, 2, 3, .... El procedimiento de entrelazado puede incluir escribir celdas de datos en forma de giro de columna y leer en dirección de columna, excluyendo las posiciones de piloto. En otras palabras, la memoria de entrelazado virtual puede incluir posiciones de piloto pero las posiciones de piloto pueden ser excluidas en un entrelazado real.

La Fig. 109 muestra un desentrelazado, un procedimiento inverso al entrelazado en el tiempo, tal como se muestra en la Fig. 104. Una escritura fila por fila y una lectura en dirección diagonal pueden recuperar las celdas en secuencias originales.

El procedimiento de direccionamiento usado en un transmisor puede ser usado en un receptor. El receptor puede escribir los datos recibidos en una memoria de desentrelazador en tiempo fila por fila y puede leer los datos escritos usando valores de dirección generados e información de ubicación de piloto que puede ser generada de una manera similar a la de un transmisor. Como una manera alternativa, los valores de dirección generados y la información piloto que se usaron para la escritura pueden ser usados para la lectura fila por fila.

Estos procedimientos pueden ser aplicados en un preámbulo que transmite L1. Debido a que cada símbolo OFDM que comprende un preámbulo puede tener pilotos en ubicaciones idénticas, puede realizarse un entrelazado que se refiere a valores de dirección teniendo en cuenta las ubicaciones de piloto o un entrelazado que se refiere a valores de dirección sin tener en cuenta las ubicaciones de piloto. Para el caso en el que se hace referencia a valores de dirección sin tener en cuenta las ubicaciones de piloto, el transmisor almacena los datos en una memoria de entrelazado en el tiempo. Para tal caso, un tamaño de la memoria requerido para realizar preámbulos de entrelazado/desentrelazado en un receptor o un transmisor se vuelve idéntico a un número de celdas de carga útil que existen en los símbolos OFDM usados para el entrelazado en el tiempo.

La Fig. 107 es otro ejemplo de entrelazado en el tiempo L1. En este ejemplo, el entrelazado en el tiempo puede colocar portadoras en todos los símbolos OFDM mientras que las portadoras estarían ubicadas en un único símbolo OFDM si no se realiza ningún entrelazado en el tiempo. Por ejemplo, para los datos ubicados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM estará ubicará en su ubicación original. La segunda portadora del primer símbolo OFDM estará ubicará en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la i-ésima portadora de datos que está ubicada en un n-ésimo símbolo OFDM estará ubicada en un i-ésimo índice de portadora del símbolo OFDM de orden (i+n) mod N, donde i = 0, 1, 2… número de portadora-1, n = 0, 1, 2…, N-1, y N es un número de símbolos OFDM usados en el entrelazado en el tiempo L1. En este procedimiento de entrelazado en el tiempo L1, puede decirse que el entrelazado para todos los símbolos OFDM se realiza en forma de giro de columna tal como se muestra en la Fig. 107. Aunque en la Fig. 107 no se ilustran las posiciones de piloto, tal como se ha indicado anteriormente, puede aplicarse un entrelazado a todos los símbolos OFDM que incluyen símbolos piloto. Es decir, puede decirse que el entrelazado puede ser realizado para todos los símbolos OFDM sin considerar las posiciones de piloto o independientemente de si los símbolos OFDM son símbolos piloto o no.

Si un tamaño de un bloque LDPC usado en L1 es menor que un tamaño de un único símbolo OFDM, las portadoras restantes pueden tener copias de partes del bloque LDPC o pueden estar rellenadas con ceros. En este punto, puede realizarse un mismo entrelazado en el tiempo como anteriormente. De manera similar, en la Fig. 107, un receptor puede realizar un desentrelazado almacenando todos los bloques usados en el entrelazado en el tiempo L1 en una memoria y leyendo los bloques en el orden en que se han entrelazado, es decir, en el orden de los números escritos en los bloques mostrados en la Fig. 107.

Cuando se usa un entrelazador de bloque, tal como se muestra en la Fig. 106, se usan dos memorias intermedias. Específicamente, mientras una memoria intermedia está almacenando símbolos de entrada, los símbolos introducidos previamente pueden ser leídos desde la otra memoria intermedia. Una vez realizados estos

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

procedimientos para un bloque de entrelazado de símbolo, puede realizarse un desentrelazado cambiando el orden de lectura y escritura, para evitar un conflicto de acceso de memoria. Este desentrelazado de estilo “ping-pong” puede tener una lógica de generación de dirección simple. Sin embargo, puede aumentarse la complejidad de hardware cuando se usan dos memorias intermedias de entrelazado de símbolo.

La Fig. 110 muestra un ejemplo de un desentrelazador r308 o r308-1 de símbolo, tal como se muestra en la Fig.

64. Esta realización propuesta de la invención puede usar sólo una única memoria intermedia para realizar el desentrelazado. Una vez generado un valor de dirección por parte de la lógica de generación de direcciones, el valor de dirección puede ser emitido desde la memoria intermedia y puede realizarse una operación in situ almacenando un símbolo que es introducido en la misma dirección. Mediante estos procedimientos, puede evitarse un conflicto de acceso de memoria mientras se lee y se escribe. Además, puede realizarse un desentrelazado de símbolo usando sólo una única memoria intermedia. Pueden definirse parámetros para explicar esta regla de generación de dirección. Tal como se muestra en la Fig. 106, pueden definirse una serie de filas de una memoria de desentrelazado como una profundidad de entrelazado en el tiempo, D y pueden definirse una serie de columnas de la memoria de desentrelazado como una profundidad de segmento de datos, W. A continuación, el generador de direcciones puede generar las siguientes direcciones.

Muestra i-ésima en bloque j-ésimo, incluyendo piloto

i = 0, 1, 2, ..., N-1;

N = D *W;

Ci,j = i mod W;

Tw = ((Ci,j mod D) * j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j(1) = Ri,j * W + Ci,j;

O

Li,j(2) = Ci,j * D + Ri,j;

Las direcciones incluyen posiciones de piloto, de esta manera, se supone que los símbolos de entrada incluyen posiciones de piloto. Si los símbolos de entrada que incluyen sólo símbolos de datos necesitan procesarse, puede requerirse una lógica de control adicional que se salta las direcciones correspondientes. En este punto, i representa un índice de símbolo de entrada, j representa un índice de bloque de entrelazado de entrada, y N=D*W representa una longitud de bloque de entrelazado. La operación Mod representa la operación módulo que proporciona como salida el resto después de la división. La operación Div representa la operación de división que proporciona como salida un cociente después de la división. Ri,j y Ci,j representan la dirección de fila y la dirección de columna de la entrada de símbolo i-ésima del bloque de entrelazado j-ésimo, respectivamente. Tw representa el valor de giro de columna para las direcciones en las que se ubican los símbolos. En otras palabras, cada columna puede considerarse como una memoria intermedia en la que se realiza un giro independiente según los valores Tw. Li,j representa una dirección cuando se implementa una única memoria intermedia en una memoria secuencial de una dimensión, no en dos dimensiones. Li,j pueden tener valores desde 0 hasta (N-1). Son posibles dos procedimientos diferentes. Li,j(1) se usa cuando la matriz de memoria se conecta fila por fila y Li,j(2) se usa cuando la matriz de memoria se conecta columna por columna.

La Fig. 111 muestra un ejemplo de direcciones de fila y de columna para un desentrelazado en el tiempo cuando D es 8 y W es 12. J comienza desde j=0 y para cada valor j, una primera fila puede representar la dirección de fila y una segunda fila puede representar la dirección de columna. La Fig. 111 muestra sólo direcciones de los 24 primeros símbolos. Cada índice de columna puede ser idéntico al índice de símbolo de entrada i.

La Fig. 113 muestra un ejemplo de un transmisor OFDM usando un segmento de datos. Tal como se muestra en la Fig. 113, el transmisor puede comprender una trayectoria de PLP de datos, una trayectoria L1 de señalización, un formador de tramas y una parte de modulación OFDM. La trayectoria de PLP de datos se indica mediante los bloques con líneas horizontales y líneas verticales. La trayectoria L1 de señalización se indica mediante los bloques con líneas oblicuas. Los módulos 701-0, 701-N, 701-K y 701-M de procesamiento de entrada pueden comprender bloques y secuencias del módulo 202-1 de interfaz de entrada, el módulo 203-1 sincronizador de flujo de entrada, el módulo 204-1 compensador de retardo, el módulo 205-1 de borrado de paquetes nulos, el codificador 206-1 CRC, el módulo 207-1 de inserción de cabecera BB y el aleatorizador 209 BB realizados para cada PLP, tal como se muestra en la Fig. 35. Los módulos 702-0, 702-N, 702-K y 702-M)FEC pueden comprender

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

bloques y secuencias del codificador 301 exterior y el codificador 303 interior, tal como se muestra en la Fig. 37. Unos módulos 702-L1 FEC usados en la trayectoria L1 pueden comprender bloques y secuencias del codificador 301-1 exterior y el codificador 303-1 interior acortado/perforado, tal como se muestra en la Fig. 37. El módulo L1 700-L1 de señal L1 puede generar información L1 requerida para comprender una trama.

Los módulos 703-0, 703-N, 703-K y 703-M de entrelazado de bit pueden comprender bloques y secuencias del entrelazador 304 interno y el demultiplexador 305 de bit, tal como se muestra en la Fig. 37. El entrelazador 703-L1 de bit usado en la trayectoria L1 puede comprender bloques y secuencias del entrelazador 304-1 interior y el demultiplexador 305-1 de bit, tal como se muestra en la Fig. 37. Los módulos 704-0, 704-N, 704-K y 704-M mapeadores de símbolos pueden realizar funciones idénticas a las funciones del mapeador 306 de símbolos mostrado en la Fig. 37. El módulo 704-L1 mapeador de símbolos usado en la trayectoria L1 puede realizar funciones idénticas a las funciones del mapeador 306-1 de símbolos mostrado en la Fig. 37. Los módulos 705-0, 705-N, 705-K y 705-M de cabecera FEC pueden realizar funciones idénticas a las funciones del módulo 307 de inserción de cabecera ModCod mostrado en la Fig. 37. El módulo 705-L1 de cabecera FEC para la trayectoria L1 puede realizar funciones idénticas a las funciones del módulo 307-1 de inserción de cabecera ModCod mostrado en la Fig. 37.

Los módulos 706-0 y 706-K mapeadores de segmento de datos pueden planificar bloques FEC para los segmentos de datos correspondientes y pueden transmitir los bloques FEC planificados, donde los bloques FEC corresponden a PLPs que se asignan a cada segmento de datos. El mapeador 707-L1 de preámbulo puede planificar bloques FEC de señalización L1 para los preámbulos. Los bloques FEC de señalización L1 son transmitidos en preámbulos. Los módulos 708-0 y 708-K entrelazadores en tiempo pueden realizar funciones idénticas a las funciones del entrelazador (308) de símbolos mostrado en la Fig. 37 que pueden entrelazar segmentos de datos. El entrelazador 708-L1 en tiempo usado en la trayectoria L1 puede realizar funciones idénticas a las funciones del entrelazador 308-1 de símbolos mostrado en la Fig. 37.

De manera alternativa, el entrelazador 708-L1 en tiempo usado en la trayectoria L1 puede realizar funciones idénticas a las del entrelazador 308-1 de símbolos mostrado en la Fig. 37, pero sólo sobre símbolos de preámbulo.

Los entrelazadores 709-0 y 709-K en frecuencia pueden realizar un entrelazado en frecuencia sobre segmentos de datos. El entrelazador 709-L1 en frecuencia usado en la trayectoria L1 puede realizar un entrelazado en frecuencia según el ancho de banda de preámbulo.

El módulo 710 generador de pilotos puede generar pilotos adecuados para un piloto continuo (CP), un piloto disperso (SP), un borde de segmento de datos y un preámbulo. Una trama puede ser formada 711 planificando el segmento de datos, el preámbulo y el piloto. El módulo 712 IFFT y el módulo 713 de inserción de GI pueden realizar funciones idénticas a las funciones de los bloques de módulo 501 IFFT y módulo 503 de inserción de GI mostrados en la Fig. 51, respectivamente. Finalmente, el módulo 714 DAC puede convertir señales digitales en señales analógicas y las señales convertidas pueden ser transmitidas.

La Fig. 114 muestra un ejemplo de un receptor OFDM que usa un segmento de datos. En la Fig. 114, el sintonizador r700 puede realizar las funciones del módulo r603 sintonizador/AGC y las funciones del módulo r602 convertidor descendente mostrado en la Fig. 61. El ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El módulo r702 sincronizador en tiempo/frecuencia puede realizar funciones idénticas a las funciones del módulo r505 sincronizador en tiempo/frecuencia mostrado en la Fig. 62. El módulo r703 detector de trama puede realizar funciones idénticas a las funciones del módulo r506 detector de trama mostrado en la Fig. 62.

En este punto, una vez realizada la sincronización en tiempo/frecuencia, la sincronización puede ser mejorada usando el preámbulo en cada trama enviada desde el módulo r703 detector de trama durante el procedimiento de seguimiento.

El módulo r704 eliminador GI y el módulo r705 FFT pueden realizar funciones idénticas a las funciones del módulo r503 eliminador de GI y el módulo r502 FFT mostrados en la Fig. 62, respectivamente.

El módulo r706 estimador de canal y el módulo r707 de ecualización de canal pueden realizar una parte de estimación de canal y una parte de ecualización de canal del módulo r501 de canal Est/Eq, tal como se muestra en la Fig. 62. El analizador r708 sintáctico de trama puede emitir un preámbulo y un segmento de datos donde se transmiten los servicios seleccionados por un usuario. Los bloques indicados mediante líneas oblicuas procesan un preámbulo. Los bloques indicados mediante líneas horizontales que pueden incluir PLP común, procesan los segmentos de datos. El desentrelazador r709-L1 en frecuencia usado en la trayectoria L1 puede realizar un desentrelazado en frecuencia dentro del ancho de banda de preámbulo. El desentrelazador r709 en frecuencia usado en la trayectoria de segmento de datos puede realizar un desentrelazado en frecuencia dentro del segmento de datos. El decodificador r712-L1 de cabecera FEC, el desentrelazador r710-L1 en tiempo y el demapeador r713

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

L1 de símbolos usados en la trayectoria L1 pueden realizar funciones idénticas a las funciones del módulo r307-1 extractor de ModCod, el desentrelazador r308-1 de símbolos y el demapeador r306-1 de símbolos mostrados en la Fig. 64.

El desentrelazador r714-L1 de bit puede comprender bloques y secuencias del demultiplexador r305-1 de bit y el desentrelazador r304-1 interior, tal como se muestra en la Fig. 64. El decodificador r715-L1 FEC puede comprender bloques y secuencias del codificador r303-1 interior acortado/perforado y el decodificador r301-1 exterior mostrados en la Fig. 64. En este punto, la salida de la trayectoria L1 puede ser información de señalización L1 y puede ser enviada a un controlador de sistema para recuperar datos de PLP que son transmitidos en los segmentos de datos.

El desentrelazador r710 en tiempo usado en la trayectoria de segmento de datos puede realizar funciones idénticas a las funciones del desentrelazador r308 de símbolos mostrado en la Fig. 64. El analizador r711 sintáctico de segmentos de datos puede emitir una PLP seleccionada por el usuario a partir de los segmentos de datos y, en caso necesario, una PLP común asociada con la PLP seleccionada por el usuario. Los decodificadores r712-C y r712-K de cabecera FEC pueden realizar funciones idénticas a las funciones del extractor r307 ModCod mostrado en la Fig. 64. Los demapeadores r713-C y r713-K de símbolos pueden realizar funciones idénticas a las funciones del demapeador r306 de símbolos mostrado en la Fig. 64.

Los desentrelazadores r714-C y r714-K de bit pueden comprender bloques y secuencias del demultiplexador r305 de bit y el desentrelazador r304 interior, tal como se muestra en la Fig. 64. Los decodificadores r715-C y r715-K FEC pueden comprender bloques y secuencias del decodificador r303 interior y el decodificador r301 exterior, tal como se muestra en la Fig. 64. Finalmente, los módulos r716-C y r716-K procesadores de salida pueden comprender bloques y secuencias del desaleatorizador r209 BB, el módulo r207-1 eliminador de cabecera BB, el decodificador r206-1 CRC, el módulo (r205-1 de inserción de paquetes nulos, el recuperador r204-1 de retardo, el recuperador r203-1 de reloj de salida y una interfaz r202-1 de salida que se realizan para cada PLP en la Fig. 35. Si se usa una PLP común, la PLP común y la PLP de datos asociada con la PLP común pueden ser transmitidas a un recombinador de TS y pueden ser transformadas en una PLP seleccionada por el usuario.

Debe observarse a partir de la Fig. 114, que en un receptor, los bloques en la trayectoria L1 no están secuenciados de manera simétrica con respecto a un transmisor a diferencia de la trayectoria de datos donde los bloques están posicionados de manera simétrica o en una secuencia opuesta a la de un transmisor. En otras palabras, para la trayectoria de datos, se posicionan un desentrelazador r709 en frecuencia, un desentrelazador r710 en tiempo, un analizador r711 sintáctico de segmentos de datos y un decodificador r712-C y r712-K de cabecera FEC. Sin embargo, para la trayectoria L1, se posicionan un desentrelazador r709-L1 en frecuencia, un decodificador r712-L1 de cabecera FEC y un desentrelazador r710-L1 en tiempo.

La Fig. 112 muestra un ejemplo de entrelazado de bloque general en un dominio de símbolo de datos en el que no se usan pilotos. Tal como se observa a partir de la Fig. 112a, la memoria de entrelazado puede ser rellenada sin pilotos negros. Para formar una memoria rectangular, pueden usarse celdas de relleno en caso necesario. En la Fig. 112a, las celdas de relleno se indican como celdas con líneas oblicuas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón de piloto disperso, se requieren un total de tres celdas de relleno durante cuatro intervalos de símbolo OFDM. Finalmente, en la Fig. 112b, se muestran los contenidos de la memoria entrelazada.

Como en la Fig. 112a, puede realizarse una escritura fila por fila y realizando un giro de columna; o una escritura en forma de giro desde el inicio. La salida del entrelazador puede comprender la lectura fila por fila desde la memoria. Los datos de salida que han sido leídos pueden ser colocados tal como se muestra en la Fig. 112c cuando se considera la transmisión OFDM. En este momento, en aras de la simplicidad, puede ignorarse el entrelazado en frecuencia. Tal como se observa en la Fig. 112, la diversidad de frecuencia no es tan elevada como la de la Fig. 106, sino que se mantiene a un nivel similar. Sobre todo, puede ser ventajoso en el sentido de que la memoria requerida para realizar el entrelazado y desentrelazado puede ser optimizada. En el ejemplo, el tamaño de memoria puede reducirse de W * D a (W-1) * D. Conforme la anchura del segmento de datos se hace más grande, el tamaño de memoria puede reducirse adicionalmente.

Para las entradas de desentrelazador en tiempo, un receptor debería recuperar los contenidos de la memoria intermedia como en la figura central de la Fig. 112, considerando las celdas de relleno. Básicamente, los símbolos OFDM pueden ser leídos símbolo por símbolo y pueden ser guardados fila por fila. A continuación, puede deshacerse el giro correspondiente al giro de columna. La salida del desentrelazador puede ser emitida mediante lectura fila por fila desde la memoria de la Fig. 112a. De esta manera, en comparación con el procedimiento mostrado en la Fig. 106, puede minimizarse la sobrecarga de piloto y, por consiguiente, puede minimizarse la memoria de entrelazado/desentrelazado.

10

15

20

25

30

35

40

45

E10151070

28-01-2015

La Fig. 115 muestra entrelazado en el tiempo (Fig. 115a) y un desentrelazado en el tiempo (Fig. 115b).

La Fig. 115a muestra un ejemplo de un entrelazador en tiempo 708-L1 para la trayectoria L1 de la Fig. 113. Tal como se muestra en la Fig. 115a, un entrelazado en el tiempo para el preámbulo en el que se transmite L1, puede incluir entralazar celdas de datos L1, excluyendo los pilotos que se transmiten normalmente en el preámbulo. El procedimiento de entrelazado puede incluir la escritura de datos de entrada en una dirección diagonal (líneas continuas) y la lectura de datos fila por fila (líneas de puntos), usando procedimientos idénticos a los procedimientos mostrados con referencia a la Fig. 106.

La Fig. 115b muestra un ejemplo de un desentrelazador en tiempo r712-L1 en la trayectoria L1, tal como se muestra en la Fig. 114. Tal como se muestra en la Fig. 115b, para un preámbulo en el que se transmite L1, puede realizarse un desentrelazado de celda de datos L1, excluyendo los pilotos que se transmiten normalmente en el preámbulo. El procedimiento de desentrelazado puede ser idéntico al procedimiento mostrado en la Fig. 109, donde los datos de entrada se escriben fila por fila (líneas continuas) y se leen en una dirección diagonal (líneas punteadas). Los datos de entrada no incluyen ningún piloto, por consiguiente, los datos de salida tiene celdas de datos L1 que tampoco incluyen pilotos. Cuando un receptor usa una única memoria intermedia en un desentrelazador en tiempo para el preámbulo, puede usarse la estructura de generador de direcciones que tiene una memoria de desentrelazador, tal como se muestra en la Fig. 110.

El desentrelazado r712-L1 puede ser realizado usando operaciones de dirección de la manera siguiente:

muestra i-ésima en bloque j-ésimo,

i = 0, 1, 2, ..., N-1;

N = D * W;

Ci, j = i mod W;

Tw = ((Ci,j mod D) * j) mod D;

Ri,j = ((i div W)) + Tw) mod D;

Li,j(1) = Ri,j * W + Ci,j;

O

Li,j(2) = Ci,j * D + Ri,j;

En las operaciones anteriores, una longitud de una fila W es una longitud de una fila de una memoria de entrelazado, tal como se muestra en la Fig. 115. La longitud de columna D es una profundidad de entrelazado en el tiempo de preámbulo, que es un número de símbolos OFDM que se requieren para transmitir los preámbulos.

La Fig. 116 muestra un ejemplo de formación de símbolos OFDM mediante la planificación de pilotos y preámbulos de entrada desde el formador 711 de tramas, tal como se muestra en la Fig. 113. Las celdas en blanco forman una cabecera L1 que es una señal de salida del módulo 705-L1 de cabecera FEC en la trayectoria L1, tal como se muestra en la Fig. 113. Las celdas grises representan pilotos continuos para el preámbulo que son generados por el módulo 710 de generación de pilotos, tal como se muestra en la Fig. 113. Las celdas con patrones representan las celdas de señalización L1 que son una señal de salida del mapeador 707-L1 de preámbulo, tal como se muestra en la Fig. 113. La Fig. 116a representa los símbolos OFDM cuando el entrelazado en el tiempo está desactivado y la Fig. 116b representa los símbolos OFDM cuando el entrelazado en el tiempo está activado. La cabecera L1 puede ser excluida del entrelazado en el tiempo debido a que la cabecera L1 transmite una longitud de campo de señalización L1 y una información de indicador de activación/desactivación de entrelazado en el tiempo. Esto es debido a que la cabecera L1 es añadida antes del entrelazado en el tiempo. Tal como se ha indicado anteriormente, el entrelazado en el tiempo se realiza excluyendo las celdas piloto. El resto de las celdas de datos L1 pueden ser entrelazadas, tal como se muestra en la Fig. 115, a continuación, pueden ser asignadas a subportadoras OFDM.

La Fig. 117 muestra un ejemplo de unos entrelazadores 708-0 ~ 708-K en tiempo que pueden entrelazar símbolos de datos que son enviados desde mapeadores 706-0 ~ 706-K de segmentos de datos en la trayectoria de datos de un transmisor OFDM usando un segmento de datos mostrado en la Fig. 113. El entrelazado en el tiempo puede ser realizado para cada segmento de datos. Los símbolos entrelazados en el tiempo pueden ser emitidos a los entrelazadores 709-0 ~ 709-K en frecuencia.

La Fig. 117 muestra también un ejemplo de un entrelazador en tiempo simple usando una única memoria

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

intermedia. La Fig. 117a muestra una estructura de símbolos OFDM antes de un entrelazado en el tiempo. Los bloques con los mismos patrones representan el mismo tipo de símbolos OFDM. La Fig. 117b y la Fig. 117c muestran estructuras de símbolos OFDM después de un entrelazado en el tiempo. Un procedimiento de entrelazado en el tiempo puede ser dividido en Tipo 1 y Tipo 2. Cada tipo puede ser realizado, de manera alternativa, para símbolos pares y símbolos impares. Un receptor puede realizar un desentrelazado en consecuencia. Una de las razones de usar, de manera alterna, el tipo 1 y el tipo 2 es la de reducir la memoria requerida en un receptor usando una única memoria intermedia durante el desentrelazado en el tiempo.

La Fig. 117b muestra un entrelazado en el tiempo usando un entrelazado de tipo 1. Los símbolos de entrada pueden ser escritos en dirección diagonal hacia abajo y pueden ser leídos en una dirección de fila. La Fig. 117c muestra un entrelazado en el tiempo usando un entrelazado de tipo 2. Los símbolos de entrada pueden ser escritos en dirección diagonal hacia arriba y pueden ser leídos en una dirección de fila. La diferencia entre el tipo 1 y el tipo 2 es si una dirección de escritura de símbolo de entrada es ascendente o descendente. Los dos procedimientos difieren en la manera en la que se escriben los símbolos, sin embargo los dos procedimientos son idénticos en cuanto a que exhiben una profundidad de entrelazado en el tiempo completo y una diversidad de frecuencias completa. Sin embargo, el uso de estos procedimientos puede provocar un problema durante una sincronización en un receptor debido al uso de dos esquemas de entrelazado.

Puede haber dos posibles soluciones. La primera solución puede consistir en una señalización de 1 bit del tipo de entrelazado de un primer bloque de entrelazado que viene primero después de cada preámbulo, mediante una señalización L1 del preámbulo. Este procedimiento está realizando un entrelazado correcto mediante señalización. La segunda solución puede consistir en formar una trama de manera que tenga una longitud con un número par de bloques de entrelazado. Usando este procedimiento, un primer bloque de entrelazado de cada trama puede tener un tipo idéntico, de esta manera, puede resolverse el problema de la sincronización de bloques de entrelazado. Por ejemplo, el problema de sincronización puede ser resuelto mediante la aplicación de un entrelazado de tipo 1 a un primer bloque de entrelazado y la aplicación secuencialmente a los siguientes bloques de entrelazado dentro de cada trama, a continuación, terminando un último bloque de entrelazado de cada trama con un entrelazado de tipo

2. Este procedimiento requiere que una trama esté compuesta por dos bloques de entrelazado, pero puede ser ventajoso en el sentido de que no se requiere señalización adicional como en el primer procedimiento.

La Fig. 122 muestra una estructura de un desentrelazador r710 en tiempo de un receptor mostrado en la Fig. 114. El desentrelazado en el tiempo puede ser realizado sobre las salidas del desentrelazador r709 en frecuencia. El desentrelazador en tiempo de la Fig. 122 representa un esquema de desentrelazado que es un procedimiento inverso al de un entrelazado en el tiempo mostrado en la Fig. 117.El desentrelazado, en comparación a la Fig. 117, tendrá una manera opuesta de lectura y escritura. En otras palabras, el desentrelazador de tipo 1 puede escribir los símbolos de entrada en una dirección de fila y puede leer los símbolos escritos en una dirección diagonal hacia abajo. El desentrelazador de tipo 2 puede escribir los símbolos de entrada en una dirección diagonal hacia abajo y puede leer los símbolos escritos en una dirección de fila. Estos procedimientos pueden permitir la escritura de los símbolos recibidos cuando los símbolos son leídos previamente haciendo que una dirección de escritura de símbolos del desentrelazador de tipo 2 sea idéntica a una dirección de lectura de símbolos del desentrelazador de tipo 1. De esta manera, un receptor puede realizar un desentrelazado usando una única memoria intermedia. Además, puede realizarse una implementación simple debido a que los procedimientos de desentrelazado de tipo 1 y tipo 2 se realizados escribiendo y leyendo los símbolos en una dirección diagonal o en una dirección de fila.

Sin embargo, el uso de estos procedimientos puede provocar un problema en la sincronización en un receptor debido al uso de dos esquemas de entrelazado. Por ejemplo, un desentrelazado de tipo 1 de símbolos entrelazados a la manera del tipo2 puede causar un deterioro en el rendimiento. Puede haber dos posibles soluciones. La primera solución puede ser determinando un tipo de un bloque de entrelazado que viene después de un preámbulo, usando 1 bit de un tipo de entrelazado de una parte de señalización L1 transmitida. La segunda solución puede ser realizando un desentrelazado usando un tipo según un primer bloque de entrelazado dentro de una trama, si un número de bloques de entrelazado dentro de una trama es un número par. El símbolo desentrelazado puede ser emitido al analizador r711 sintáctico de segmentos de datos.

La Fig. 118 muestra una lógica de generación de direcciones que es idéntica a una lógica de generación de direcciones de una única memoria intermedia, cuando un entrelazador de bloques usa dos memorias intermedias tal como en la Fig.106. La lógica de generación de direcciones puede realizar funciones idénticas a las funciones mostradas en la Fig. 106. Definiendo una profundidad de entrelazado en el tiempo D como un número de filas de una memoria de desentrelazado y definiendo una anchura de segmento de datos W como un número de columna, un generador de direcciones puede generar las direcciones mostradas en la Fig. 118. Las direcciones pueden incluir posiciones de piloto. Para aplicar un entrelazado en el tiempo a los símbolos de entrada que sólo incluyen símbolos de datos, puede requerirse una lógica de control que puede saltar direcciones. Las direcciones usadas en los preámbulos de entrelazado pueden no requerir posiciones de piloto y el entrelazado puede ser realizado usando

10

15

20

25

30

35

40

45

50

55

E10151070

28-01-2015

bloques L1. La i representa un índice de un símbolo de entrada, N = D * W representa una longitud de bloque de entrelazado. Ri y Ci representan una dirección de fila y una dirección de columna de un símbolo de entrada iésimo, respectivamente. Tw representa un valor de giro de columna o parámetro de giro desde una dirección donde está ubicado un símbolo. Li representa las direcciones cuando se implementa una memoria unidimensional que tiene una sola memoria intermedia. Los valores de Li pueden ser de 0 a (N-1). En esta memoria unidimensional, son posibles al menos dos procedimientos. Li(1) es de acoplar una matriz de memoria fila por fila y Li(2) es la de acoplar una matriz de memoria columna por columna. Un receptor puede usar la lógica de generación de direcciones en la lectura de los símbolos durante un desentrelazado.

La Fig. 119 muestra otro ejemplo de un preámbulo. Para un caso en el que se usa un símbolo OFDM que tiene un tamaño de 4K-FFT en un ancho de banda de 7,61 MHz y una sexta portadora dentro de un símbolo OFDM y las portadoras en ambos extremos se usan como pilotos, puede suponerse que un número de portadoras que pueden ser usadas en la señalización L1 es de 2.840. Cuando se unen múltiples canales, pueden existir múltiples anchos de banda de preámbulo. El número de portadoras puede cambiar dependiendo de un tipo de pilotos a usar, un tamaño de FFT, un número de canales unidos y otros factores. Si un tamaño de una L1_XFEC_FRAME que incluye L1_header (H) que debe ser asignada a un único símbolo OFDM y el bloque L1 FEC (L1_FEC1) es menor que un único símbolo OFDM (5w-a-1), la L1_XFEC_FRAME que incluye la L1_header puede ser repetida para rellenar una parte restante del único símbolo OFDM (5w-a-2). Esto es similar a la estructura de preámbulo de la Fig. 93. Para que un receptor reciba un segmento de datos que está situado en un determinado ancho de banda de los canales unidos, una ventana de sintonizador del receptor puede ser situada en un determinado ancho de banda.

Si una ventana de sintonizador de un receptor está situada como 5w-a-3 de la Fig. 119, puede producirse un resultado incorrecto durante la combinación de las L1_XFEC_FRAMEs repetidas. El caso 1 de la Fig. 119 puede corresponder a dicho ejemplo. Un receptor encuentra L1_Header (H) para situar una posición de inicio de una L1_Header (H) dentro de una ventana de sintonizador, pero la L1_Header encontrada puede ser una cabecera de una L1_XFEC_FRAME incompleta (5w-a-4). Es posible que la información de señalización L1 no sea obtenida correctamente si se obtiene una longitud de L1_XFEC_FRAME basada en esa L1_Header y una parte restante de la parte (5w-a-5) es añadida a una posición de inicio de esa L1_Header. Para evitar dicho caso, un receptor puede necesitar operaciones adicionales para encontrar una cabecera de una L1_XFEC_FRAME completa. La Fig. 120 muestra dichas operaciones. En el ejemplo, para encontrar una cabecera de una L1_XFEC_FRAME completa, si existe una L1_XFEC_FRAME incompleta en un preámbulo, un receptor puede usar al menos dos L1_Headers para encontrar una ubicación de inicio de la L1_Header para combinar L1_XFEC_FRAME. En primer lugar, un receptor puede encontrar L1_Header a partir de un símbolo OFDM de preámbulo (5w-b-1). A continuación, usando una longitud de una L1_XFEC_FRAME dentro de la L1_Header encontrada, el receptor puede comprobar si cada L1_XFEC_FRAME dentro de un símbolo OFDM actual es un bloque completo (5w-b-2). Si no lo es, el receptor puede encontrar otra L1_Header a partir del símbolo de preámbulo actual (5w-b-3). A partir de una distancia calculada entre una L1_Header recién encontrada y una L1_Header anterior, puede determinarse (5w-b-4) si una L1_XFEC_FRAME determinada es o no un bloque completo. A continuación, una L1_Header de una L1_XFEC_FRAME completa puede ser usada como punto de inicio para la combinación. Usando el punto de inicio, puede combinarse (5w-b-5) la L1_XFEC_FRAME. El uso de estos procedimientos, puede esperarse el caso 2 o una combinación correcta mostrada en la Fig. 119 en un receptor. Estos procedimientos pueden ser realizados en un decodificador r712-L1 de cabecera FEC en la trayectoria de la señal L1 de la Fig. 114.

La Fig. 121 es un ejemplo de una estructura de preámbulo que puede eliminar las operaciones adicionales indicadas anteriormente en un receptor. A diferencia de la estructura de preámbulo anterior, cuando una parte restante de un símbolo OFDM se rellenada, sólo L1_FEC1 de una L1_XFEC_FRAME, excluyendo L1_Header (H) puede ser rellenada repetidamente (5w-c-2). De esta manera, cuando un receptor encuentra una posición de inicio de una L1_Header (H) para combinar L1_XFEC_FRAME, puede encontrarse (5w-c-4) L1_Header de sólo L1_XFEC_FRAME completa, de esta manera, sin operaciones adicionales, L1_XFEC_FRAME puede ser combinada con la L1_Header encontrada. Por lo tanto, los procedimientos tales como 5w-b-2, 5w-b-3 y 5w-b-4 mostrados en la Fig. 120 pueden ser eliminados en un receptor. Estos procedimientos y los procedimientos homólogos de los procedimientos pueden ser realizados en un decodificador 4712-L1 de cabecera FEC en la trayectoria de señal L1 de un receptor de la Fig. 114 y en una cabecera 705-L1 FEC en la trayectoria de señal L1 de un transmisor de la Fig. 113.

El desentrelazador r712-L1 en tiempo en la trayectoria L1 de un receptor de la Fig. 114 puede desentrelazar celdas de bloque L1 o celdas con patrones, con excluyendo otras celdas, tales como celdas de piloto y cabecera de preámbulo. Las celdas de bloque L1 se representan mediante celdas con patrones, tal como se muestra en la Fig.

116. La Fig. 123 muestra otro ejemplo de un transmisor OFDM que usa segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar una función idéntica a la del transmisor de la Fig. 113, excepto los bloques añadidos y modificados. El mapeador 1007-L1 de preámbulos puede mapear los bloques L1 y las

10

15

20

25

30

35

40

45

50

E10151070

28-01-2015

cabeceras de los bloques L1 sacadas de la cabecera 705-L1 FEC en símbolos de preámbulo usados en una trama de transmisión. Específicamente, la cabecera de bloque L1 puede ser repetida para cada preámbulo y el bloque L1 puede ser dividido por un número igual al número de preámbulos usados. El entrelazador 1008-L1 en tiempo puede entrelazar los bloques L1 divididos en los preámbulos. En este punto, la cabecera del bloque L1 puede ser incluida en el entrelazado o puede no ser incluida en el entrelazado. El hecho de que la cabecera del bloque L1 esté incluida o no puede no cambiar una estructura de señal de una cabecera de bloque L1 pero puede cambiar un orden de entrelazado y de transmisión de los bloques L1. El módulo 1015-L1 de repetición de L1_XFEC puede repetir los bloques L1_XFEC entrelazados en tiempo dentro de un ancho de banda de preámbulo. En este punto, la cabecera del bloque L1 puede ser repetida dentro de un preámbulo o puede no ser repetida dentro de un preámbulo.

La Fig. 124 muestra otro ejemplo de un receptor OFDM que usa segmentos de datos. Este receptor tiene una estructura idéntica y puede realizar una función idéntica a la del receptor de la Fig. 114, excepto los bloques añadidos y modificados. El decodificador r1012-L1 de cabecera FEC puede sincronizar las cabeceras L1 dentro de un preámbulo. Si las cabeceras L1 se repiten, las cabeceras L1 pueden ser combinadas para obtener una ganancia SNR. Entonces, el decodificador r712-L1 de cabecera FEC de la Fig. 114 puede realizar una decodificación FEC. El procedimiento de sincronización puede proporcionar una ubicación de una cabecera correlacionando la palabra de sincronización de una cabecera y los preámbulos. Para los desplazamientos en frecuencia de múltiplos de un número entero, puede determinarse un rango de correlación a partir de un direccionamiento circular.

El combinador r1017-L1 L1_XFEC pueden combinar bloques L1_XFEC para obtener una ganancia SRN, cuando los bloques L1 divididos son recibidos dentro de un preámbulo. El desentrelazador r1010-L1 en tiempo puede aplicar un desentralazado en tiempo a los bloques L1 dentro de un preámbulo. Dependiendo de si las cabeceras de bloque L1 son entrelazadas en el tiempo o no en un transmisor, las cabeceras de los bloques L1 pueden ser desentrelazadas en un receptor, en consecuencia. Un orden de desentrelazado de los bloques L1 puede ser cambiado dependiendo de si las cabeceras de bloque L1 son entrelazadas en el tiempo o no en un transmisor. Por ejemplo, cuando el entrelazado en el tiempo está activado, tal como en la Fig. 116, una ubicación de la celda número 33, que es una primera celda de bloque L1 dentro de un primer preámbulo, puede cambiar. En otras palabras, cuando las cabeceras de bloque L1 no están incluidas en un entrelazado, se recibirá la señal entrelazada que tiene ubicaciones de celdas tales como las mostradas en la Fig. 116. Si las cabeceras de bloque L1 están incluidas en un entrelazado, una ubicación de la celda número 33 debe ser cambiada para desentrelazar las celdas que están entrelazadas en diagonal, usando una primera celda de una primera cabecera de bloque L1 dentro de un primer preámbulo como referencia. El combinador R1018-L1 L1_FEC puede combinar los bloques L1 que están divididos en muchos preámbulos en un solo bloque L1 para la decodificación FEC.

Con un 1 bit adicional, el campo PLP_type de los campos de señalización L1 que son transmitidos en un preámbulo puede tener los valores siguientes.

PLP_type = 00 (PLP común)

PLP_type = 01 (PLP de datos normal)

PLP_type = 10 (PLP de datos demultiplexada)

PLP_type = 11 (reservado)

Una PLP de datos normal representa una PLP de datos cuando un único servicio es transmitido en un solo segmento de datos. Una PLP de datos demultiplexada representa un PLP datos cuando un único servicio es demultiplexado en múltiples segmentos de datos. Cuando un usuario cambia un servicio, si la señalización L1 y la señalización L2 están almacenadas en un receptor, puede eliminarse la espera de una información de señalización L1 dentro de una trama siguiente. Por lo tanto, un receptor puede cambiar servicios de manera eficiente y un usuario puede tener el beneficio de un menor retardo durante un cambio de servicio. La Fig. 128 muestra estructuras de señal de bloque L1 que son transmitidas en un preámbulo, para un flujo de entrelazado en el tiempo y un flujo de desentrelazado en el tiempo. Tal como se ve en la Fig. 128, el entrelazado y desentrelazado puede ser realizado no solo en un ancho de banda de preámbulo completo, sino en un bloque L1 dividido.

La Fig. 125 muestra un ejemplo de un entrelazado (TI) en tiempo de segmentos de datos. El procedimiento TI supone que se conocen todas las posiciones de piloto. La TI puede emitir sólo celdas de datos, excluyendo los pilotos. El conocimiento de las posiciones de piloto permite el número correcto de celdas de salida para cada símbolo OFDM. Además, TI puede ser implementado mediante una única memoria intermedia en un receptor.

La Fig. 126 muestra un ejemplo de una implementación eficiente del desentrelazado en el tiempo en un receptor. La Fig. 126a muestra cuatro esquemas de desentrelazado diferentes según una realización de la presente

10

15

20

25

30

35

40

45

E10151070

28-01-2015

invención. La Fig. 126b muestra una única memoria intermedia que realiza el desentrelazado. La Fig. 126c muestra un esquema ejemplar para direccionar los bloques L1 en una matriz 2D o una secuencia 1D.

Tal como se muestra en la Fig. 126a-c, el uso de un único algoritmo de memoria intermedia puede ser una implementación más eficiente del desentrelazado en el tiempo. El algoritmo puede caracterizarse por la lectura de celdas de salida desde la memoria en primer lugar, a continuación, por la escritura de celdas de entrada donde se leen las celdas de salida. El direccionamiento diagonal puede ser considerado como un direccionamiento circular en cada columna.

Más específicamente, con referencia a la Fig. 126a, estos cuatro procedimientos de escritura y lectura secuencial se aplica a las tramas C2 que son recibidas en un receptor. La primera trama recibida en un receptor es escrita en la memoria del desentrelazador en la Fig. 126b en el camino del bloque 0 en la Fig. 126a y es leída en el camino al bloque 1. La segunda trama recibida es escrita en la memoria del desentrelazador en la Fig. 126b en el camino del bloque 1 y es leída en el bloque 2. La tercera trama recibida es escrita en la memoria de desentrelazado en la Fig. 126b en el camino del bloque 2 y es leída en el camino del bloque 3. La cuarta trama recibida es escrita en la memoria de desentrelazado en la Fig. 126b en el camino del bloque 3 y es leída en el camino del bloque 0, y así sucesivamente. Es decir, los procedimientos de escritura y lectura en la Fig. 126a pueden ser aplicados, de forma secuencial y cíclica, a las tramas C2 que son recibidas secuencialmente.

El procedimiento de entrelazado en el tiempo (TI) puede ser realizado sobre los preámbulos, tal como se muestra en la Fig. 127. Las posiciones de piloto son eliminadas, de manera periódica y sencilla, y no se necesita entrelazado para cabecera de bloque L1. Esto es debido a que la cabecera de preámbulo presenta parámetros TI y tanto el entrelazado como el no entrelazado proporcionan los mismos resultados debido a la repetición. De esta manera, sólo se entrelazan las celdas de señalización L1. Puede aplicarse una única memoria intermedia usada en el segmento de datos TI.

La Fig. 128 muestra un flujo de entrelazado/desentrelazado en el tiempo de preámbulo. El entrelazado puede ser realizado dentro de un bloque L1, en lugar de todo el preámbulo. En un transmisor, tal como se muestra en la Fig. 128a, el bloque L1 puede ser codificado ①, a continuación, puede realizarse un entrelazado dentro del bloque L1 ②, y el bloque L1 entrelazado puede ser repetido dentro de un preámbulo. En un receptor, tal como se muestra en la Fig. 128b, desde un preámbulo ①recibido, el bloque L1 puede ser combinado o sincronizado y puede obtenerse ②un solo período de bloque L1, y el bloque de L1 combinado puede ser desentrelazado ③.

Usando los procedimientos y dispositivos sugeridos, entre otras ventajas, es posible implementar un transmisor, receptor digital eficaz y una estructura de señalización de capa física.

Transmitiendo la información ModCod en cada cabecera de trama BB necesaria para ACM/VCM y transmitiendo el resto de la señalización de capa física en una cabecera de trama, la sobrecarga de señalización puede ser minimizada.

QAM modificada puede ser implementada para una transmisión más eficiente en términos de energía o un sistema de radiodifusión digital más robusto frente al ruido. El sistema puede incluir un transmisor y un receptor para cada ejemplo descrito y sus combinaciones.

Puede implementarse una QAM no uniforme mejorada para una transmisión más eficiente en términos de energía

o un sistema de radiodifusión digital más robusto frente al ruido. Se describe también un procedimiento de uso de tasa de código del código de corrección de error de NU-MQAM y MQAM. El sistema puede incluir un transmisor y un receptor para cada ejemplo descrito y sus combinaciones.

El procedimiento de señalización L1 sugerido puede reducir la sobrecarga en un 3~4% minimizando la sobrecarga de señalización durante la unión de canal.

Será evidente para las personas con conocimientos en la materia que pueden realizarse diversas modificaciones y variaciones en la presente invención sin apartarse de la invención.

Claims (4)

1. 5

   10

   15

   20

   25

   30

   35

   40

   45

   E10151070

   28-01-2015

   REIVINDICACIONES

   1. Un procedimiento de transmisión de al menos una trama de señal de radiodifusión que tiene datos de tubería de capa física, PLP, y datos de preámbulo, en el que el procedimiento comprende:

   mapear los bits de los datos PLP en símbolos de datos de PLP y bits de datos de preámbulo en los símbolos de datos de preámbulo;

   construir al menos un segmento de datos en base a los símbolos de datos PLP, en el que el segmento de datos es uno de entre un primer tipo de segmento de datos y un segundo tipo de segmento de datos, en el que el primer tipo de segmento de datos no tiene una cabecera de trama y el segundo tipo del segmento de datos tiene la cabecera de trama, en el que la cabecera de trama incluye parámetros de modulación y de codificación de los datos PLP;

   construir una trama de señal en base a los símbolos de datos de preámbulo y los segmentos de datos; y

   modular la trama de señal mediante un procedimiento de multiplexación por división de frecuencia ortogonal, OFDM,

   en el que los símbolos de datos de preámbulo incluyen la información de señalización L1 Capa 1, en el que la información de señalización L1 es entrelazada en el tiempo a un bloque de entrelazado en el tiempo TI L1 dentro de un bloque L1 según una profundidad de entrelazado en el tiempo, y una cabecera L1 es incluida en la parte frontal del bloque TI L1, y la cabecera L1 y el bloque TI L1 se repiten en frecuencia dentro de una menos uno de los símbolos de datos de preámbulo,

   en el que la información de señalización L1 incluye información de ID de segmento de datos que identifica un segmento de datos, y en el que la profundidad de entrelazado en el tiempo es señalizada en la información de señalización L1.
2. 2. Un procedimiento de recepción de una señal de radiodifusión, que comprende;

   recibir una trama de señal en la señal de radiodifusión, en el que la trama de señal comprende símbolos de preámbulo y símbolos de datos de tubería de capa física, PLP, en el que los símbolos de preámbulo incluyen un bloque de entrelazado en el tiempo TI L1 Capa-1 al cual la información de señalización L1 es entrelazada en el tiempo dentro de un bloque L1 según una profundidad de entrelazado en el tiempo, en el que una cabecera L1 está situada en la parte frontal del bloque TI L1,

   en el que la cabecera L1 y el bloque TI L1 se repiten en frecuencia dentro de una menos uno de los símbolos de datos de preámbulo, y

   en el que la información de señalización L1 incluye información de ID de segmento de datos que identifica el segmento de datos, y en el que la profundidad de entrelazado en el tiempo está señalada en la información de señalización L1, en el que el segmento de datos es idéntico a un grupo de símbolos de datos,

   en el que el segmento de datos es uno de entre un primer tipo de segmento de datos y un segundo tipo de segmento de datos, en el que el primer tipo de segmento de datos no tiene una cabecera de trama y el segundo tipo de segmento de datos tiene la cabecera de trama, en el que la cabecera de trama incluye parámetros de modulación y codificación de los datos PLP;

   demodular la trama de señal recibida usando un procedimiento de multiplexación por división de frecuencia ortogonal, OFDM;

   desmapear los símbolos de datos PLP en bits de datos PLP en la trama de señal demodulada; y

   decodificar los bits de datos PLP desmapeados mediante un esquema de decodificación de verificación de paridad de baja densidad, LDPC.
3. 3. Un aparato para transmitir al menos una de trama de señal de radiodifusión que tiene datos de tubería de capa física, PLP, y datos de preámbulo, en el que el aparato comprende:

   un primer mapeador (704-0) de símbolos para mapear los bits de los datos de PLP en símbolos de datos de PLP;

   un segundo mapeador (704-L1) de símbolos para mapear los bits de los datos de preámbulo en símbolos de datos de preámbulo;

   34 5

   10

   15

   20

   25

   30

   35

   E10151070

   28-01-2015

   un mapeador (706-0) de segmento de datos para formar al menos un segmento de datos en base a los símbolos de datos de PLP, en el que el segmento de datos es uno de entre un primer tipo de segmento de datos y un segundo tipo de segmento de datos, en el que el primer tipo de segmento de datos no tiene una cabecera de trama y el segundo tipo de segmento de datos tiene la cabecera de trama, en el que la cabecera de trama incluye parámetros de modulación y codificación de los datos PLP;

   un formador (711) de tramas para formar una trama de señal en base a los símbolos de datos de preámbulo y los segmentos de datos; y

   un modulador (712) para modular la trama de señal mediante u procedimiento de multiplexación por división de frecuencia ortogonal, OFDM,

   en el que los símbolos de datos de preámbulo incluyen información de señalización, L1, Capa-1, en el que la información de señalización L1 es entrelazada en el tiempo a un bloque de entrelazado en el tiempo, TI, L1 dentro de un bloque L1 según una profundidad de entrelazado en el tiempo, y una cabecera L1 está incluida en la parte frontal del bloque TI L1, y la cabecera L1 y el bloque TI L1 se repiten en frecuencia dentro de al menos uno de los símbolos de datos de preámbulo,

   en el que la información de señalización L1 incluye información de ID de segmento de datos que identifica un segmento de datos, y en el que la profundidad de entrelazado en el tiempo está señalada en la información de señalización L1
4. 4. Un aparato para recibir una señal de radiodifusión, que comprende;

   un sintonizador (r700) para recibir una trama de señal en la señal de radiodifusión, en el que la trama de señal comprende símbolos de preámbulo y símbolos de datos de tubería de capa física, PLP, en el que los símbolos de preámbulo incluyen un bloque de entrelazado en el tiempo TI L1 Capa-1, al cual la información de señalización L1 es entrelazada en el tiempo dentro de un bloque L1 según una profundidad de entrelazado en el tiempo, en el que una cabecera L1 está situada en la parte frontal del bloque TI L1,

   en el que la cabecera L1 y el bloque TI L1 se repiten en frecuencia dentro de una menos uno de los símbolos de datos de preámbulo, y

   en el que la información de señalización L1 incluye información de ID de segmento de datos que identifica el segmento de datos, y en el que la profundidad de entrelazado en el tiempo está señalizada en la información de señalización L1, en el que el segmento de datos es idéntico a un grupo de símbolos de datos,

   en el que el segmento de datos es uno de entre un primer tipo de segmento de datos y un segundo tipo de segmento de datos, en el que el primer tipo de segmento de datos no tiene una cabecera de trama y el segundo tipo de segmento de datos tiene la cabecera de trama, en el que la cabecera de trama incluye parámetros de modulación y de codificación de los datos PLP;

   un demodulador (r705) para demodular la trama de señal recibida mediante el uso de un procedimiento de multiplexación por división de frecuencia ortogonal (OFDM);

   un desmapeador (r713 -C) de símbolos para desmapear los símbolos de datos PLP en bits de datos de PLP en la trama de señal demodulada; y

   un decodificador (r715 -C) para decodificar los bits de datos PLP desmapeados mediante un esquema de decodificación de verificación de paridad de baja densidad, LDPC.

   35