ES2406070T3

ES2406070T3 - Aparato y método para transmitir y recibir una sañal de difusión

Info

Publication number: ES2406070T3
Application number: ES10150575T
Authority: ES
Inventors: Woo Suk Ko; Sang Chul Moon
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2009-01-13
Filing date: 2010-01-12
Publication date: 2013-06-05
Anticipated expiration: 2030-01-12
Also published as: EP2557717B1; DK2557717T3; EP2207295B1; HRP20140507T1; EP2207295A2; PT2557717E; PL2557716T3; ES2475197T3; PL2207295T3; PT2207295E; EP2207295A3; CN102273199B; EP2557716B1; HRP20130352T1; DK2557716T3; SI2557716T1; SI2207295T1; EP2557717A1; WO2010082753A2; PT2557716E

Abstract

Un método de transmisión de una señal de difusión digital de vídeo en un transmisor por cable, el método quecomprende: codificar datos de servicio incluidos en un o múltiples Conductos de Capa Física, PLP, mediante un esquema deComprobación de Paridad de Baja Densidad, LDPC; correlacionar los datos de servicio codificados en símbolos de datos de servicio; construir al menos un segmento de datos en base a los símbolos de datos de servicio, cada segmento de datosque transporta uno o múltiples PLP; intercalar en el tiempo los símbolos de datos de servicio dentro del segmento de datos; codificar datos de preámbulo mediante el esquema de LDPC; correlacionar los datos de preámbulo codificados en símbolos de datos de preámbulo; intercalar en el tiempo los símbolos de datos de preámbulo excluyendo las posiciones de piloto en los símbolos dedatos de preámbulo; construir una trama de señal en base a los símbolos de datos de preámbulo intercalados en el tiempo y lossímbolos de datos de servicio intercalados en el tiempo; modular la trama de señal construida mediante un método de Multiplexación por División de Frecuencia Ortogonal,OFDM; y transmitir la trama de señal modulada, en donde los símbolos de datos de preámbulo se dividen en bloques de ancho de banda igual y en donde unancho de banda del segmento de datos no excede un ancho de banda del bloque.

Description

Aparato y método para transmitir y recibir una señal de difusión.

Antecedentes de la invención

Campo de la invención

La presente invención se refiere a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal y, más particularmente, a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

Según se ha desarrollado la tecnología de difusión digital, los usuarios han recibido imágenes en movimiento en alta definición (HD). Con el continuo desarrollo de un algoritmo de compresión y el elevado rendimiento de los componentes físicos, se proporcionará a los usuarios en el futuro un mejor entorno. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una variedad de servicios suplementarios a los usuarios así como una señal de video y una señal de audio.

La Difusión de Video Digital (DVB)-C2 es la tercera especificación en unirse a la familia de DVB de sistemas de transmisión de segunda generación. Desarrollada en 1994, hoy en día la DVB-C está desplegada en más de 50 millones de sintonizadores por cable en el todo el mundo. En línea con los otros sistemas de DVB de segunda generación, la DVB-C2 usa una combinación de Códigos de comprobación de paridad de baja densidad (LDPC) y BCH. Esta potente Corrección de Errores sin Canal de Retorno (FEC) proporciona alrededor de 5 dB de mejora de relación portadora a ruido sobre la DVB-C. Los esquemas de intercalado de bits apropiados optimizan la robustez global del sistema de FEC. Extendidas por una cabecera, estas tramas se denominan Conductos de Capa Física (PLP). Uno o más de estos PLP se multiplexan en un segmento de datos. Se aplica un intercalado de bidimensional (en los dominios del tiempo y de la frecuencia) a cada segmento permitiendo al receptor eliminar el impacto de los deterioros de ráfagas y la interferencia selectiva en frecuencia tal como una entrada de frecuencia única.

Con el desarrollo de estas tecnologías de difusión digital, se aumenta el requerimiento de un servicio tal como una señal de video y una señal de audio y se aumenta gradualmente el tamaño de los datos deseados por los usuarios o el número de canales de difusión.

La EN 302.755 V1.1.1 del ETSI en BORRADOR (1 de octubre de 2008), “Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)”, describe un sistema de transmisión de línea base de segunda generación para difusión de televisión terrestre digital. Especifica el sistema de codificación/modulación de canal previsto para servicios de televisión digitales y flujos de datos genéricos.

La EP 1 566 905 A1 se refiere a una estructura de paquete de datos que define un paquete de datos de longitud predeterminada para la transmisión de un flujo de datos en un sistema de difusión de audio digital, tal como DAB o DRM, y a un sistema de difusión digital que usa la estructura de paquete de datos.

Compendio de la invención

En consecuencia, la presente invención está dirigida a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal que obvian sustancialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la capacidad de corrección de errores de los bits que configuran un servicio.

Ventajas, objetos, y rasgos adicionales de la invención se expondrán en parte en la descripción que sigue y en parte llegarán a ser evidentes a aquellos que tienen experiencia ordinaria en la técnica tras el examen de lo siguiente. Los objetivos y otras ventajas de la invención se pueden realizar y lograr por la estructura apuntada particularmente en la descripción escrita y las reivindicaciones de ésta así como los dibujos anexos.

Para lograr los objetos, un primer aspecto de la presente invención proporciona un método de transmisión de una señal de difusión a un receptor, según la reivindicación 1.

Otro aspecto de la presente invención proporciona un método de recepción de una señal de difusión, según la reivindicación 2.

Aún otro aspecto de la presente invención proporciona un aparato de transmisión una señal de difusión, según la reivindicación 3.

Aún otro aspecto de la presente invención proporciona un aparato de recepción de una señal de difusión, según la reivindicación 4.

Breve descripción de los dibujos

Los dibujos anexos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen una parte de esta solicitud, ilustran la(s) realización(es) de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La Fig. 1 es un ejemplo de Modulación de amplitud en cuadratura (QAM)-64 usada en el DVB-T europeo.

La Fig. 2 es un método de Código Binario Reflejado Gray (BRGC).

La Fig. 3 es una salida cercana a Gaussiana modificando la 64-QAM usada en DVB-T.

La Fig. 4 es la distancia de Hamming entre un Par reflejado en BRGC.

La Fig. 5 es característica en QAM donde existe un Par reflejado para cada eje I y eje Q.

La Fig. 6 es un método de modificación de la QAM usando un Par reflejado de BRGC.

La Fig. 7 es un ejemplo de 64/256/1024/4096-QAM modificada.

Las Fig. 8-9 son un ejemplo de 64-QAM modificada usando un Par Reflejado de BRGC.

Las Fig. 10-11 son un ejemplo de 256-QAM modificada usando un Par reflejado de BRGC.

Las Fig. 12-13 son un ejemplo de 1024-QAM modificada usando un Par Reflejado de BRGC (0~511).

Las Fig. 14-15 son un ejemplo de 1024-QAM modificada usando un Par Reflejado de BRGC (512~1023).

Las Fig. 16-17 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (0~511).

Las Fig. 18-19 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (512~1023).

Las Fig. 20-21 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (1024~1535).

Las Fig. 22-23 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (1536~2047).

Las Fig. 24-25 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (2048~2559).

Las Fig. 26-27 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (2560~3071).

Las Fig. 28-29 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (3072~3583).

Las Fig. 30-31 son un ejemplo de 4096-QAM modificada usando un Par Reflejado de BRGC (3584~4095).

La Fig. 32 es un ejemplo de Correlación de bits de QAM Modificada donde 256-QAM se modifica usando BRGC.

La Fig. 33 es un ejemplo de transformación de MQAM en una Constelación no uniforme.

La Fig. 34 es un ejemplo de un sistema de transmisión digital.

La Fig. 35 es un ejemplo de un procesador de entrada.

La Fig. 36 es una información que se puede incluir en Banda base (BB).

La Fig. 37 es un ejemplo de BICM.

La Fig. 38 es un ejemplo de un codificador acortado/perforado.

La Fig. 39 es un ejemplo de aplicar varias constelaciones.

La Fig. 40 es otro ejemplo de casos donde se considera compatibilidad entre sistemas convencionales.

La Fig. 41 es una estructura de trama que comprende un preámbulo para la señalización de L1 y un símbolo de

datos para los datos de PLP. La Fig. 42 es un ejemplo de formador de tramas.

La Fig. 43 es un ejemplo de inserción de piloto (404) mostrado en la Fig. 4. La Fig. 44 es una estructura de SP. La Fig. 45 es una nueva estructura de SP o Patrón Piloto (PP) 5'. La Fig. 46 es una estructura de PP5' sugerida. La Fig. 47 es una relación entre el símbolo de datos y el preámbulo. La Fig. 48 es otra relación entre el símbolo de datos y el preámbulo. La Fig. 49 es un ejemplo de perfil de retardo de canal por cable. La Fig. 50 es una estructura de piloto disperso que usa z=56 y z=112. La Fig. 51 es un ejemplo de modulador basado en OFDM. La Fig. 52 es un ejemplo de estructura de preámbulo. La Fig. 53 es un ejemplo de Decodificación de preámbulo. La Fig. 54 es un proceso para el diseño de preámbulo más optimizado. La Fig. 55 es otro ejemplo de estructura de preámbulo. La Fig. 56 es otro ejemplo de Decodificación de preámbulo. La Fig. 57 es un ejemplo de Estructura de preámbulo. La Fig. 58 es un ejemplo de decodificación de L1. La Fig. 59 es un ejemplo de procesador analógico. La Fig. 60 es un ejemplo de sistema de receptor digital. La Fig. 61 es un ejemplo de procesador analógico usado en el receptor. La Fig. 62 es un ejemplo de demodulador. La Fig. 63 es un ejemplo de analizador sintáctico de tramas. La Fig. 64 es un ejemplo de demodulador de BICM. La Fig. 65 es un ejemplo de decodificación de LDPC usando acortado/perforación. La Fig. 66 es un ejemplo de procesador de salida. La Fig. 67 es un ejemplo de tasa de repetición de bloque de L1 de 8 MHz. La Fig. 68 es un ejemplo de tasa de repetición de bloque de L1 de 8 MHz. La Fig. 69 es una nueva tasa de repetición de bloque de L1 de 7,61 MHz. La Fig. 70 es un ejemplo de señalización de L1 que se transmite en una cabecera de trama. La Fig. 71 es el resultado de la simulación de la Estructura de L1 y del preámbulo. La Fig. 72 es un ejemplo de intercalador de símbolos. La Fig. 73 es un ejemplo de una transmisión de bloque de L1. La Fig. 74 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 75 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 76 es una tabla que analiza la sobrecarga de señalización de L1 que se transmite en la cabecera de

FECFRAME en la Inserción de Cabecera de ModCod (307) en el recorrido de los datos del módulo de BICM mostrado en la Fig. 3. La Fig. 77 está mostrando una estructura para una cabecera de FECFRAME para minimizar la sobrecarga.

La Fig. 78 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 antes mencionada. La Fig. 79 está mostrando ejemplos de una trama de transmisión y una estructura de trama de FEC. La Fig. 80 está mostrando un ejemplo de señalización de L1. La Fig. 81 está mostrando un ejemplo de señalización de L1 previa. La Fig. 82 está mostrando una estructura de bloque de señalización de L1. La Fig. 83 está mostrando un intercalado en tiempo de L1. La Fig. 84 está mostrando un ejemplo de extracción de información de modulación y código. La Fig. 85 está mostrando otro ejemplo de señalización de L1 previa. La Fig. 86 está mostrando un ejemplo de programación del bloque de señalización de L1 que se transmite en un

preámbulo. La Fig. 87 está mostrando un ejemplo de señalización de L1 previa donde se considera un aumento de potencia. La Fig. 88 está mostrando un ejemplo de señalización de L1. La Fig. 89 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 90 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 91 está mostrando un ejemplo de sincronización de L1 previa. La Fig. 92 está mostrando un ejemplo de señalización de L1 previa. La Fig. 93 está mostrando un ejemplo de señalización de L1. La Fig. 94 está mostrando un ejemplo de recorrido de la señalización de L1. La Fig. 95 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 96 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 97 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 98 está mostrando un ejemplo de señalización de L1. La Fig. 99 es un ejemplo de intercalador de símbolos. La Fig. 100 está mostrando un rendimiento de intercalado del intercalador en tiempo de la Fig. 99. La Fig. 101 es un ejemplo de intercalador de símbolos. La Fig. 102 está mostrando un rendimiento de intercalado del intercalador en tiempo de la Fig. 101. La Fig. 103 es un ejemplo de desintercalador de símbolos. La Fig. 104 es otro ejemplo de intercalado en el tiempo. La Fig. 105 es un resultado de intercalado usando el método mostrado en la Fig. 104. La Fig. 106 es un ejemplo del método de direccionamiento de la Fig. 105. La Fig. 107 es otro ejemplo de intercalado en el tiempo de L1. La Fig. 108 es un ejemplo de desintercalador de símbolos. La Fig. 109 es otro ejemplo de desintercalador. La Fig. 110 es un ejemplo de desintercalador de símbolos. La Fig. 111 es un ejemplo de direcciones de fila y columna para desintercalar en el tiempo. La Fig. 112 muestra un ejemplo de intercalado general de bloques en un dominio de símbolo de datos donde no se

usan los pilotos.

La Fig. 113 es un ejemplo de un transmisor OFDM que usa segmentos de datos.

La Fig. 114 es un ejemplo de un receptor OFDM que usa segmentos de datos.

La Fig. 115 es un ejemplo de intercalador en el tiempo y un ejemplo de desintercalador en el tiempo.

La Fig. 116 es un ejemplo de formación de símbolos OFDM.

Descripción de las realizaciones preferidas

Se hará referencia ahora en detalle a las realizaciones preferidas de la presente invención, ejemplos de las cuales se ilustran en los dibujos anexos. Siempre que sea posible, se usarán los mismos números de referencia en todos los dibujos para referirse a partes iguales o similares.

En la siguiente descripción, el término “servicio” es indicativo de cualquier contenido de difusión que se puede transmitir/recibir por el aparato de transmisión/recepción de señales.

La modulación de amplitud en cuadratura (QAM) que usa un Código Binario Reflejado Gray (BRGC) se usa como modulación en un entorno de transmisión de difusión donde se usa Modulación Codificada de Intercalado de Bits (BICM) convencional. La Fig. 1 muestra un ejemplo de 64-QAM usada en la DVB-T europea.

El BRGC se puede hacer usando el método mostrado en la Fig. 2. Un BRGC de n bits se puede hacer añadiendo un código inverso de BRGC (es decir, código reflejado) de (n-1) bits a una parte trasera de (n-1) bits, añadiendo ceros a una parte delantera del BRGC de (n-1) bits original, y añadiendo unos a una parte delantera del código reflejado. El código BRGC hecho mediante este método tiene una distancia de Hamming entre códigos adyacentes de uno (1). Además, cuando se aplica un BRGC a la QAM, la distancia de Hamming entre un punto y los cuatro puntos que están más estrechamente adyacentes al punto, es uno (1) y la distancia de Hamming entre el punto y otros cuatro puntos que son los segundos más estrechamente adyacentes al punto, es dos (2). Tales características de las distancias de Hamming entre un punto específico de la constelación y otros puntos adyacentes se pueden denominar como regla de correlación de Gray en QAM.

Para hacer un sistema robusto contra el Ruido Blanco Gaussiano Aditivo (AWGN), la distribución de las señales transmitidas desde un transmisor se puede hacer cercana a una distribución Gaussiana. Para ser capaces de hacer eso, se pueden modificar las ubicaciones de los puntos en la constelación. La Fig. 3 muestra una salida cercana a Gaussiana modificando la 64-QAM usada en DVB-T. Tal constelación se puede denominar como QAM No uniforme (NU-QAM).

Para hacer una constelación de QAM No uniforme, se puede usar una Función de Distribución Acumulativa (CDF) Gaussiana. En el caso de 64, 256, o 1024 QAM, es decir, 2^N AM, la QAM se puede dividir en dos N-PAM independientes. Dividiendo la CDF Gaussiana en N secciones de idéntica probabilidad y permitiendo que un punto de señal en cada sección represente la sección, se puede hacer una constelación que tenga una distribución Gaussiana. En otras palabras, se puede definir la coordenada xj de la N-PAM no uniforme recientemente definida como sigue:

La Fig. 3 es un ejemplo de transformación de 64QAM de DVB-T en NU-64QAM usando los métodos anteriores. La Fig. 3 representa un resultado de modificar las coordenadas de cada eje I y eje Q usando los métodos anteriores y correlacionar los puntos de la constelación previos a las coordenadas recientemente definidas. En caso de 32, 128,

o 512 QAM, es decir, QAM cruzada, que no es 2^N QAM, modificando adecuadamente Pj, se puede encontrar una nueva coordenada.

Un ejemplo de la presente invención puede modificar la QAM que usa un BRGC usando las características del BRGC. Como se muestra en la Fig. 4, la distancia de Hamming entre un Par reflejado en BRGC es uno debido a que difiere solamente en un bit que se añade a la parte delantera de cada código. La Fig. 5 muestra las características en QAM donde existe un Par reflejado para cada eje I y eje Q. En esta figura, el Par reflejado existe en cada lado de la línea negra de puntos.

Usando los Pares reflejados que existen en QAM, se puede disminuir una potencia media de una constelación QAM mientras que se mantiene la regla de correlación de Gray en QAM. En otras palabras, en una constelación donde una potencia media está normalizada como 1, se puede aumentar la distancia Euclideana mínima en la constelación. Cuando esta QAM modificada se aplica a los sistemas de difusión o de comunicación, es posible implementar o bien un sistema más robusto al ruido que usa la misma energía que un sistema convencional o bien un sistema con el mismo rendimiento que un sistema convencional pero que usa menos energía.

La Fig. 6 muestra un método de modificación de la QAM usando un Par reflejado de BRGC. La Fig. 6a muestra una constelación y la Fig. 6b muestra un diagrama de flujo para modificar la QAM que usa un Par reflejado de BRGC. Primero, necesita ser encontrado un punto objetivo que tenga la potencia más alta entre los puntos de la constelación. Los puntos candidatos son puntos donde ese punto objetivo puede moverse y son los puntos colindantes más cercanos del par reflejado del punto objetivo. Entonces, necesita ser encontrado un punto vacío (es decir, un punto que aún no está tomado por otros puntos) que tenga la menor potencia entre los puntos candidatos y se comparan la potencia del punto objetivo y la potencia de un punto candidato. Si la potencia del punto candidato es menor, el punto objetivo se mueve al punto candidato. Estos procesos se repiten hasta que una potencia media de los puntos en la constelación alcance un mínimo mientras que se mantiene la regla de correlación de Gray.

La Fig. 7 muestra un ejemplo de 64/256/1024/4096-QAM modificada. Los valores corrrelacionados de Gray corresponden a las Fig. 8 ~ 31 respectivamente. Además de estos ejemplos, se pueden realizar otros tipos de QAM modificada que permiten una optimización de potencia idéntica. Esto es debido a que un punto objetivo puede moverse a múltiples puntos candidatos. La QAM modificada sugerida se puede aplicar a, no solamente la 64/256/1024/4096-QAM, sino también a una QAM cruzada, una QAM de mayor tamaño, o modulaciones que usan otro BRGC distinto de QAM.

La Fig. 32 muestra un ejemplo de Correlación de bits de QAM Modificada donde 256-QAM se modifica usando un BRGC. La Fig. 32a y la Fig. 32b muestran correlaciones de los Bits Más Significativos (MSB). Los puntos indicados como círculos rellenos representan correlaciones de unos y los puntos indicados como círculos en blanco representan correlaciones de ceros. De la misma manera, cada bit se correlaciona como se muestra en las figuras desde (a) hasta (h) en la Fig. 32, hasta que se correlacionan los Bits Menos Significativos (LSB). Como se muestra en la Fig. 32, la QAM Modificada puede permitir una decisión de bits usando solamente los ejes I o Q como una QAM convencional, excepto para un bit que está próximo al MSB (Fig. 32c y Fig. 32d). Usando estas características, se puede hacer un receptor simple modificando parcialmente un receptor para QAM. Se puede implementar un receptor eficiente comprobando tanto los valores de I como de Q solamente cuando se determina el bit próximo al MSB y calculando solamente I o Q para el resto de bits. Este método se puede aplicar a una LLR Aproximada, una LLR Exacta, o una Decisión firme.

Usando la QAM Modificada o MQAM, que usa las características del BRGC anterior, se puede hacer una Constelación no uniforme o NU-MQAM. En la ecuación anterior donde se usa una CDF Gaussiana, Pj se puede modificar para adaptarse a la MQAM. Al igual que la QAM, en MQAM, se pueden considerar dos PAM que tienen un eje I y eje Q. No obstante, a diferencia de la QAM donde un número de puntos que corresponden a un valor de cada eje PAM son idénticos, el número de puntos cambia en MQAM. Si un número de puntos que corresponde al valor de orden j de la PAM se define como nj en una MQAM donde existen un total de M puntos de la constelación, entonces Pj se puede definir como sigue:

Usando el Pj recientemente definido, la MQAM se puede transformar en una Constelación no uniforme. Pj se puede definir como sigue para el ejemplo de 256-MQAM.

La Fig. 33 es un ejemplo de transformación de una MQAM en una Constelación no uniforme. La NU-MQAM hecha usando estos métodos puede conservar características de los receptores de MQAM con coordenadas modificadas de cada PAM. De esta manera, se puede implementar un receptor eficiente. Además, se puede implementar un sistema más robusto al ruido que la NU-QAM previa. Para un sistema transmisión de difusión más eficiente, es posible hibridar la MQAM y la NU-MQAM. En otras palabras, se puede implementar un sistema más robusto al ruido usando la MQAM para un entorno donde se usa un código de corrección de errores con una tasa de código alta y usando la NU-MQAM de otro modo. Para tal caso, un transmisor puede dejar a un receptor tener información de la tasa de código de un código de corrección de errores usado actualmente y un tipo de modulación usado actualmente de manera que el receptor pueda demodular según la modulación usada actualmente.

La Fig. 34 muestra un ejemplo de un sistema de transmisión digital. Las entradas pueden comprender un número de flujos de MPEG-TS o flujos de GSE (Encapsulación General de Flujos). Un módulo de procesador de entrada 101 puede añadir parámetros de transmisión al flujo de entrada y realizar la programación para un módulo de BICM 102. El módulo de BICM 102 puede añadir redundancia e intercalar datos para la corrección de errores del canal de transmisión. Un formador de tramas 103 puede construir tramas añadiendo pilotos e información de señalización de

capa física. Un modulador 104 puede realizar una modulación en los símbolos de entrada en métodos eficientes. Un procesador analógico 105 puede realizar diversos procesos para convertir las señales digitales de entrada en señales analógicas de salida.

La Fig. 35 muestra un ejemplo de un procesador de entrada. El flujo de MPEG-TS o GSE de entrada se puede transformar mediante el preprocesador de entrada en un total de n flujos que se procesarán independientemente. Cada uno de esos flujos puede ser o bien una trama de TS completa que incluye múltiples componentes de servicio

o una trama de TS mínima que incluye un componente de servicio (es decir, vídeo o audio). Además, cada uno de esos flujos puede ser un flujo de GSE que transmite o bien múltiples servicios o bien un único servicio.

El módulo de interfaz de entrada 202-1 puede asignar un número de bits de entrada igual a la capacidad máxima del campo de datos de una trama en Banda base (BB). Se puede insertar un relleno para completar la capacidad del bloque de código LDPC/BCH. El módulo de sincronización del flujo de entrada 203-1 puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del Flujo de Transporte (o Flujo Genérico empaquetado), para garantizar las tasas de bit y el retardo constantes extremo a extremo.

Para permitir que el Flujo de Transporte se recombine sin requerir memoria adicional en el receptor, los Flujos de Transporte de entrada se retardan mediante los compensadores de retardo 204-1~n considerando los parámetros de intercalado de los PLP de datos en un grupo y el PLP común correspondiente. Los Módulos de eliminación de paquetes nulos 205-1~n pueden aumentar la eficiencia de transmisión eliminando el paquete nulo insertado para un caso de servicio de VBR (tasa de bit variable). Los módulos de codificador de Comprobación de Redundancia Cíclica (CRC) 206-1~n pueden añadir una paridad de CRC para aumentar la fiabilidad de la transmisión de una trama en BB. Los módulos de inserción de cabecera en BB 207-1~n pueden añadir una cabecera de trama en BB a una parte de inicio de una trama en BB. La información que se puede incluir en la cabecera en BB se muestra en la Fig. 36.

Un Módulo de fusionador/segmentador 208 puede realizar la segmentación de la trama en BB de cada PLP, fusionando las tramas en BB a partir de múltiples PLP, y programando cada trama en BB dentro de una trama de transmisión. Por lo tanto, el módulo fusionador/segmentador 208 puede sacar la información de señalización de L1 que se refiere a la asignación del PLP en la trama. Por último, un módulo aleatorizador en BB 209 puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre los bits dentro de los flujos de bits. Los módulos sombreados en la Fig. 35 son módulos usados cuando el sistema de transmisión usa un único PLP, los otros módulos en la Fig. 35 son módulos usados cuando el dispositivo de transmisión usa múltiples PLP.

La Fig. 37 muestra un ejemplo de módulo de BICM. La Fig. 37a muestra el recorrido de los datos y la Fig. 37b muestra el recorrido de L1 del módulo de BICM. Un módulo codificador externo 301 y un módulo codificador interno 303 pueden añadir redundancia a los flujos de bits de entrada para la corrección de errores. Un módulo intercalador externo 302 y un módulo intercalador interno 304 pueden intercalar bits para impedir un error de ráfaga. El Módulo intercalador externo 302 se puede omitir si la BICM es específicamente para DVB-C2. Un módulo demultiplexor de bits 305 puede controlar la fiabilidad de cada bit sacado desde el módulo intercalador interno 304. Un módulo correlacionador de símbolos 306 puede correlacionar los flujos de bits de entrada en flujos de símbolos. En este momento, es posible usar cualquiera de una QAM convencional, una MQAM que usa el BRGC antes mencionado para mejora del rendimiento, una NU-QAM que usa Modulación no uniforme, o una NU-MQAM que usa Modulación no uniforme aplicada al BRGC para mejora del rendimiento. Para construir un sistema que sea más robusto frente al ruido, se pueden considerar combinaciones de modulaciones que usan MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de errores y la capacidad de la constelación. En este momento, el Módulo correlacionador de símbolos 306 puede usar una constelación apropiada según la tasa de código y la capacidad de la constelación. La Fig. 39 muestra un ejemplo de tales combinaciones.

El caso 1 muestra un ejemplo de uso de NU-MQAM solamente a una tasa de código baja para la implementación simplificada del sistema. El caso 2 muestra un ejemplo de uso de una constelación optimizada a cada tasa de código. El transmisor puede enviar información acerca de la tasa de código del código de corrección de errores y la capacidad de la constelación al receptor de manera que el receptor pueda usar una constelación apropiada. La Fig. 40 muestra otro ejemplo de casos donde se considera compatibilidad entre sistemas convencionales. Además de los ejemplos, son posibles combinaciones adicionales para optimizar el sistema.

El Módulo de inserción de cabecera de ModCod 307 mostrado en la Fig. 37 puede tomar información de realimentación de Codificación y modulación adaptativa (ACM)/Codificación y modulación variable (VCM) y añadir información de parámetros usada en la codificación y la modulación a un bloque de FEC como cabecera. La cabecera de Tipo de modulación/Tasa de código (ModCod) puede incluir la siguiente información:

*: Tipo de FEC (1 bit) - LDPC larga o corta

*: Tasa de código (3 bits)

*: Modulación (3 bits) - hasta a 64K QAM

* Identificador de PLP (8 bits)

El Módulo intercalador de símbolos 308 puede realizar el intercalado en el dominio de símbolo para obtener efectos de intercalado adicionales. Procesos similares realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1 pero con parámetros posiblemente diferentes (301-1 ~ 308-1). En este punto, se puede usar un módulo de código acortado/perforado (303-1) para el código interno.

La Fig. 38 muestra un ejemplo de codificación de LDPC que usa acortado/perforación. El proceso de acortado se puede realizar en los bloques de entrada que tienen menos bits que un número de bits requerido para la codificación de LDPC ya que muchos bits cero requeridos para la codificación de LDPC se puedan rellenar (301c). Los flujos de bits de entrada Rellenados con Ceros pueden tener bits de paridad a través de codificar LDPC (302c). En este momento, para los flujos de bits que corresponden a flujos de bits originales, los ceros se pueden eliminar (303c) y para los flujos de bits de paridad, se puede realizar una perforación (304c) según las tasas de código. Estos flujos de bits de información y flujos de bits de paridad procesados se pueden multiplexar en las secuencias originales y sacar (305c).

La Fig. 41 muestra una estructura de trama que comprende un preámbulo para la señalización de L1 y un símbolo de datos para los datos de PLP. Se puede ver que el preámbulo y los símbolos de datos se generan cíclicamente, usando una trama como unidad. Los símbolos de datos comprenden un tipo 0 de PLP que se transmite usando una modulación/codificación fija y un tipo 1 de PLP que se transmite usando una modulación/codificación variable. Para un tipo 0 de PLP, una información tal como la modulación, el tipo de FEC, y la tasa de código de FEC se transmite en el preámbulo (ver la Fig. 42 Inserción de cabecera de trama 401). Para un tipo 1 de PLP, la información correspondiente se puede transmitir en una cabecera del bloque de FEC de un símbolo de datos (ver la Fig. 37 Inserción de cabecera de ModCod 307). Mediante la separación de los tipos de PLP, la sobrecarga de ModCod se puede reducir en un 3~4% de una tasa de transmisión total, para un tipo 0 de PLP que se transmite a una tasa de bit fija. En un receptor, para un PLP de modulación/codificación fija de un tipo 0 de PLP, el Extractor de cabecera de trama r401 mostrado en la Fig. 63 puede extraer información sobre la Modulación y la tasa de código de FEC y proporcionar la información extraída a un módulo de decodificación de BICM. Para un PLP de modulación/codificación variable de un tipo 1 de PLP, los módulos de extracción de ModCod, r307 y r307-1 mostrados en la Fig. 64 puede extraer y proporcionar los parámetros necesarios para la decodificación de BICM.

Mientras tanto, en un sistema de transmisión que emplea un esquema de agrupación canales o de unión de canales tal como el sistema de DVB-C2 (Difusión Digital de Vídeo para la segunda generación de Sistemas por cable), es necesario transmitir las tramas de datos por paquetes. Esto es debido a que el sintonizador en el receptor no sabe dónde está situada la ventana del sintonizador en las tramas recibidas donde se agrupan una pluralidad de canales. Los paquetes de los símbolos de datos pueden constar de celdas OFDM que comprenden múltiples PLP de datos. En un sistema de DVB-C2, la trama de datos por paquetes se llama un segmento de datos. Específicamente, el segmento de datos, en un sistema de DVB-C2, es un grupo de Celdas OFDM que transportan uno o múltiples PLP en una cierta subbanda de frecuencia. Este conjunto consta de Celdas OFDM dentro de una gama fija de direcciones de celda consecutivas dentro de cada Símbolo de Datos y se expande sobre la Trama C2 completa, excepto los Símbolos de Preámbulo.

Los paquetes de datos como el segmento de datos no serían necesarios en un sistema de transmisión de datos que no emplea un esquema de agrupación de canal tal como el sistema de DVB-T2 (Difusión Digital de Vídeo para la segunda generación, de un Sistema de difusión de televisión terrestre).

El segmento de datos se puede formar o construir por un formador de tramas 103 de la Fig. 34.

También, preferiblemente, el ancho de banda de los segmentos de datos puede ser menor que el ancho de banda de L1. Con referencia a la Fig. 53, cuando se repiten los bloques de L1, si el ancho de banda del segmento de datos es mayor que aquéllos de los bloques de L1, no es posible averiguar la ubicación de la ventana de sintonizador en las partes del símbolo de datos en la trama recibida.

La Fig. 42 muestra un ejemplo de un formador de tramas 103 de la Fig. 34. Un módulo de inserción de cabecera de trama 401 puede formar una trama a partir de los flujos de símbolos de entrada y puede añadir una cabecera de trama en la parte delantera de cada trama transmitida. La cabecera de trama puede incluir la siguiente información:

*: Número de canales unidos (4 bits)

*: Intervalo de guarda (2 bits)

*: PAPR (2 bits)

*: Patrón piloto (2 bits)

*: Identificación del Sistema Digital (16 bits)

*: Identificación de la trama (16 bits)

*: Longitud de la trama (16 bits) - número de símbolos de Multiplexación por División de Frecuencia Ortogonal (OFDM) por trama

*: Longitud de la supertrama (16 bits) - número de tramas por supertrama

*: número de PLP (8 bits)

*: para cada PLP identificación del PLP (8 bits) Identificador de unión de canales (4 bits) inicio de PLP (9 bits) tipo de PLP (2 bits) - PLP común u otros tipo de carga útil de PLP (5 bits) tipo de MC (1 bit) - modulación y codificación fija/variable si el tipo de MC == modulación y codificación fija

tipo de FEC (1 bit) - LDPC larga o corta

Tasa de código (3 bits)

Modulación (3 bits) - hasta 64K QAM

fin sí;

Número de canales de ranura (2 bits)

para cada ranura

Inicio de ranura (9 bits)

Anchura de ranura (9 bits)

fin para;

Anchura de PLP (9 bits) - número máximo de bloques de FEC de PLP

Tipo de intercalado en el tiempo de PLP (2 bits)

fin para;

* CRC-32 (32 bits)

Se supone un entorno de unión de canales para la información de L1 transmitida en la Cabecera de trama y los datos que corresponden a cada segmento de datos se definen como PLP. Por lo tanto, información tal como el identificador de PLP, el identificador de unión de canales, y la dirección de inicio del PLP se requieren para cada canal usado en la unión. Un ejemplo de esta invención sugiere transmitir el campo de ModCod en la cabecera de trama de FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo de ModCod en la Cabecera de trama si el tipo de PLP soporta modificación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una Banda de ranura para cada PLP, transmitiendo la dirección de inicio de la Ranura y su anchura, puede llegar a ser innecesario decodificar las portadoras correspondientes en el receptor.

La Fig. 43 muestra un ejemplo de Patrón Piloto 5 (PP5) aplicado en un entorno de unión de canales. Como se muestra, si las posiciones del SP son coincidentes con las posiciones de piloto de preámbulo, puede darse una estructura de piloto irregular.

La Fig. 43a muestra un ejemplo de módulo de inserción de piloto 404 como se muestra en la Fig. 42. Como se representa en la Fig. 43, si se usa una banda de frecuencia única (por ejemplo, de 8 MHz), el ancho de banda disponible es de 7,61 MHz, pero si se unen múltiples bandas de frecuencia, las bandas de guarda se pueden eliminar, de esta manera, la eficiencia de frecuencia puede aumentar extremadamente. La Fig. 43b es un ejemplo de módulo de inserción de preámbulo 504 como se muestra en la Fig. 51 que se transmite en la parte delantera de la

trama e incluso con unión de canales, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es el ancho de banda del bloque de L1. Esta es una estructura que considera el ancho de banda de un sintonizador que realiza el barrido de canal inicial.

Los Patrones Piloto existen tanto para el Preámbulo como los Símbolos de Datos. Para el símbolo de datos, se pueden usar patrones de piloto disperso (SP). El Patrón Piloto 5 (PP5) y el Patrón Piloto 7 (PP7) de T2 pueden ser buenos candidatos para una interpolación solamente en frecuencia. El PP5 tiene x=12, y=4, z=48 para GI=1/64 y el PP7 tiene x=24, y=4, z=96 para GI=1/128. También es posible una interpolación en el tiempo adicional para una mejor estimación de canal. Los patrones piloto para el preámbulo pueden cubrir todas las posiciones de piloto posibles para la adquisición inicial del canal. Además, las posiciones de piloto de preámbulo deberían ser coincidentes con las posiciones de SP y se desea un único patrón piloto tanto para el preámbulo como para el SP. Los pilotos de preámbulo también se podrían usar para interpolación en el tiempo y todos los preámbulos podrían tener un patrón piloto idéntico. Estos requerimientos son importantes para la detección C2 en el barrido y necesarios para la estimación del desplazamiento de frecuencia con correlación de secuencia de aleatorización. En un entorno de unión de canales, la coincidencia en las posiciones de piloto también se debería mantener para la unión de canales porque la estructura de piloto irregular puede degradar el rendimiento de la interpolación.

En detalle, si una distancia z entre pilotos dispersos (SP) en un símbolo OFDM es de 48 y si una distancia y entre los SP correspondientes a una portadora de SP específica a lo largo del eje de tiempo es de 4, una distancia efectiva x después de la interpolación en el tiempo llega a ser de 12. Esto es cuando una fracción del intervalo de guarda (GI) es 1/64. Si la fracción del GI es 1/128, se pueden usar x=24, y=4, y z=96. Si se usa unión de canales, las posiciones de SP se pueden hacer coincidentes con las posiciones de piloto de preámbulo generando puntos no continuos en la estructura de piloto disperso.

En este momento, las posiciones de piloto de preámbulo pueden ser coincidentes con todas las posiciones de SP del símbolo de datos. Cuando se usa unión de canales, el segmento de datos donde se transmite un servicio, se puede determinar con independencia de la granularidad del ancho de banda de 8 MHz. No obstante, para reducir la sobrecarga para el direccionamiento del segmento de datos, se puede elegir comenzar la transmisión desde la posición de SP y finalizar en la posición de SP.

Cuando un receptor recibe tales SP, si es necesario, el módulo de estimación de canal r501 mostrado en la Fig. 62 puede realizar una interpolación en el tiempo para obtener los pilotos mostrados en las líneas de puntos en la Fig. 43 y realizar la interpolación en frecuencia. En este momento, para puntos no continuos de los que se indican los intervalos como 32 en la Fig. 43, se pueden implementar o bien realizar interpolaciones en la izquierda y derecha separadamente o bien realizar interpolaciones solamente en un lado realizando entonces la interpolación en el otro lado usando las posiciones de piloto ya interpoladas de las que el intervalo es 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, de esta manara, un receptor puede minimizar el consumo de potencia realizando una estimación de canal y decodificando solamente las subportadoras necesarias.

La Fig. 44 muestra otro ejemplo de PP5 aplicado en un entorno de unión de canales o una estructura de SP para mantener la distancia efectiva x como 12 para evitar la estructura de SP irregular mostrada en la Fig. 43 cuando se usa unión de canales. La Fig. 44a es una estructura de SP para un símbolo de datos y la Fig. 44b es una estructura de SP para un símbolo de preámbulo.

Como se muestra, si la distancia de SP se mantiene consistente en el caso de unión de canales, no habrá ningún problema en la interpolación en frecuencia pero las posiciones de piloto entre el símbolo de datos y el preámbulo pueden no ser coincidentes. En otras palabras, esta estructura no requiere una estimación de canal adicional para una estructura de SP irregular, no obstante, las posiciones de SP usadas en unión de canales y las posiciones de piloto de preámbulo llegan a ser diferentes para cada canal.

La Fig. 45 muestra una nueva estructura de SP o PP5' para proporcionar una solución a los dos problemas antes mencionados en un entorno de unión de canales. Específicamente, una distancia de piloto de x=16 puede resolver esos problemas. Para conservar la densidad de piloto o para mantener la misma sobrecarga, un PP5' puede tener x=16, y=3, z=48 para GI=1/64 y un PP7' puede tener x=16, y=6, z=96 para GI=1/128. La capacidad de interpolación solamente en frecuencia aún se puede mantener. Las posiciones de piloto se representan en la Fig. 45 para comparación con la estructura del PP5.

La Fig. 46 muestra un ejemplo de un nuevo Patrón SP o estructura de PP5' en un entorno de unión de canales. Como se muestra en la figura 46, si se usa o bien un único canal o bien una unión de canales, se puede proporcionar una distancia de piloto efectiva de x=16. Además, debido a que las posiciones de SP se pueden hacer coincidentes con las posiciones de piloto de preámbulo, se puede evitar el deterioro de la estimación de canal causado por la irregularidad de SP o las posiciones de SP no coincidentes. En otras palabras, no existe ninguna posición de SP irregular para un interpolador en frecuencia y se proporciona coincidencia entre el preámbulo y las posiciones de SP.

Por consiguiente, los nuevos patrones de SP propuestos pueden ser ventajosos porque el único patrón SP se puede usar tanto para un canal único como unido; no se puede hacer una estructura de piloto irregular, de esta manera es posible una buena estimación de canal; tanto el preámbulo como las posiciones de piloto de SP se pueden mantener coincidentes; la densidad de piloto se puede mantener la misma que para el PP5 y el PP7 respectivamente; y la capacidad de Interpolación solamente en frecuencia también se puede conservar.

Además, la estructura de preámbulo puede cumplir los requerimientos de manera que las posiciones de piloto de preámbulo deberían cubrir todas las posiciones de SP posibles para la adquisición del canal inicial; el número máximo de portadoras debería ser de 3409 (7,61 MHz) para el barrido inicial; se deberían usar exactamente los mismos patrones piloto y secuencia de aleatorización para la detección C2; y no se requiere un preámbulo de detección específico como P1 en T2.

En términos de relación con la estructura de trama, la granularidad de posición del segmento de datos se puede modificar a 16 portadoras en lugar de 12, de esta manera, puede darse menos sobrecarga de direccionamiento de posición y puede no ser esperado ningún otro problema con respecto a la condición del segmento de datos, condición de intervalo Nulo etc.

Por lo tanto, en el módulo de estimación de canal r501 de la Fig. 62, se pueden usar pilotos en todos los preámbulos cuando se realiza una interpolación en el tiempo del SP del símbolo de datos. Por lo tanto, se pueden mejorar la adquisición de canal y la estimación de canal en los límites de la trama.

Ahora, con respecto a los requerimientos relacionados con el preámbulo y la estructura de piloto, hay consenso en que deberían coincidir las posiciones de pilotos de preámbulo y los SP con independencia de una unión de canales; el número de portadoras totales en el bloque de L1 debería ser divisible por la distancia de piloto para evitar una estructura irregular en el borde de la banda; los bloques de L1 se deberían repetir en el dominio de la frecuencia; y los bloques de L1 deberían ser siempre decodificables en una posición de ventana de sintonizador arbitraria. Requerimientos adicionales serían que los patrones y las posiciones de piloto se deberían repetir en períodos de 8 MHz; el desplazamiento correcto de frecuencia portadora se debería estimar sin el conocimiento de unión de canales; y la decodificación (reordenamiento) de L1 es imposible antes de que se compense el desplazamiento de frecuencia.

La Fig. 47 muestra una relación entre el símbolo de datos y el preámbulo cuando se usan las estructuras de preámbulo como se muestra en la Fig. 52 y la Fig. 53. El bloque de L1 se puede repetir en períodos de 6 MHz. Para una decodificación de L1, se deberían encontrar tanto el desplazamiento de frecuencia como el Patrón de cambio de preámbulo. La decodificación de L1 no es posible en una posición arbitraria del sintonizador sin información de unión de canales y un receptor no puede diferenciar entre el valor de cambio de preámbulo y el desplazamiento de frecuencia.

De esta manera, un receptor, específicamente para que el Extractor de cabecera de trama r401 mostrado en la Fig. 63 realice la decodificación de señal de L1, necesita ser obtenida la estructura de unión de canales. Debido a que se conoce la cantidad de cambio de preámbulo esperada en dos regiones sombreadas verticalmente en la Fig. 47, el módulo de sincronización de tiempo/frecuencia r505 en la Fig. 62 puede estimar el desplazamiento de la frecuencia portadora. En base a la estimación, el recorrido de la señalización de L1 (r308-1 ~ r301-1) en la Fig. 64 puede decodificar la L1.

La Fig. 48 muestra una relación entre el símbolo de datos y el preámbulo cuando se usa la estructura de preámbulo como se muestra en la Fig. 55. El bloque de L1 se puede repetir en períodos de 8 MHz. Para la decodificación de L1, necesita ser encontrado solamente el desplazamiento de frecuencia y puede no ser requerido el conocimiento de una unión de canales. El desplazamiento de frecuencia se puede estimar fácilmente usando una secuencia conocida de la Secuencia Binaria Pseudo Aleatoria (PRBS). Como se muestra en la Fig. 48, el preámbulo y los símbolos de datos están alineados, de esta manera, puede llegar a ser innecesaria la búsqueda de sincronización adicional. Por lo tanto, para un receptor, específicamente para el Módulo extractor de cabecera de trama r401 mostrado en la Fig. 63, es posible que necesite ser obtenido solamente el pico de correlación con la secuencia de aleatorización piloto para realizar la decodificación de señal de L1. El módulo de sincronización de tiempo/frecuencia r505 en la Fig. 62 puede estimar el desplazamiento de la frecuencia portadora desde la posición pico.

La Fig. 49 muestra un ejemplo de perfil de retardo de canal por cable.

Desde el punto de vista del diseño de piloto, el GI actual ya sobre protege la dispersión de retardo del canal por cable. En el peor caso, rediseñar el modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia de piloto debería ser un divisor de 3584 portadoras (z=32 o 56). Una densidad de piloto de z=32 puede aumentar la sobrecarga de piloto, de esta manera, se puede elegir z=56. Una cobertura de retardo ligeramente menor puede no ser importante en un canal por cable. Por ejemplo, puede ser de 8 μs para el PP5' y 4 μs para el PP7' comparado con 9,3 μs (PP5) y 4,7 μs (PP7). Se pueden cubrir retardos significativos por ambos patrones piloto incluso en un caso peor. Para la posición de piloto de preámbulo, no son necesarias más que todas las posiciones de SP en el símbolo de datos.

Si se puede ignorar el recorrido del retardo de -40 dB, la dispersión del retardo real puede llegar a ser de 2,5 μs, 1/64 GI= 7 μs, o 1/128 GI = 3,5 μs. Esto muestra que el parámetro de distancia de piloto, z=56 puede ser un valor bastante bueno. Además, z=56 puede ser un valor conveniente para estructurar el patrón piloto que permite la estructura de preámbulo mostrada en la Fig. 48.

La Fig. 50 muestra una estructura de piloto disperso que usa z=56 y z=112 que se construye en el módulo de inserción de piloto 404 en la Fig. 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Se podrían insertar portadoras de borde para cerrar el borde.

Como se muestra en la Fig. 50, los pilotos están alineados a 8 MHz de cada borde de la banda, todas las posiciones de piloto y estructuras de piloto se pueden repetir cada 8 MHz. De esta manera, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, se puede usar una estructura de piloto común entre el preámbulo y los símbolos de datos. Por lo tanto, el módulo de estimación de canal r501 en la Fig. 62 puede realizar la estimación de canal usando interpolación en el preámbulo y los símbolos de datos debido a que no puede darse ningún patrón piloto irregular, con independencia de la posición de la ventana que se decide por las ubicaciones del segmento de datos. En este momento, usar solamente interpolación de frecuencia puede ser suficiente para compensar la distorsión de canal a partir de la dispersión de retardo. Si se realiza adicionalmente una interpolación en el tiempo, se puede realizar una estimación de canal más precisa.

Por consiguiente, en el nuevo patrón piloto propuesto, el patrón y la posición de piloto se pueden repetir en base a un período de 8 MHz. Un patrón piloto único se puede usar tanto para el preámbulo como los símbolos de datos. La decodificación de L1 puede ser posible siempre sin el conocimiento de una unión de canales. Además, el patrón piloto propuesto puede no afectar a las partes en común con T2 porque se puede usar la misma estrategia de piloto del patrón piloto disperso; T2 ya usa 8 patrones piloto diferentes; y puede no ser aumentada la complejidad del receptor significativamente por los patrones piloto modificados. Para una secuencia de aleatorización de piloto, el período de PRBS puede ser 2047 (secuencia m); la generación de PRBS se puede reiniciar cada 8 MHz, de los cuales el período es 3584; la tasa de repetición de piloto de 56 puede ser también coprima con 2047; y puede no esperarse ningún problema de PAPR.

La Fig. 51 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolos de entrada se pueden transformar en el dominio del tiempo por el módulo de IFFT 501. Si es necesario, se puede reducir la relación de potencia pico a media (PAPR) en el módulo de reducción de PAPR 502. Para los métodos de PAPR, se puede usar una Extensión de constelación activa (ACE) o una reserva de tono. El módulo de inserción de GI 503 puede copiar una última parte del símbolo OFDM efectivo para llenar el intervalo de guarda en una forma de prefijo cíclico.

El módulo de inserción de preámbulo 504 puede insertar el preámbulo en la parte delantera de cada trama transmitida de manera que un receptor pueda detectar la señal digital, la trama y adquirir la adquisición de desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar una señalización de capa física tal como un Tamaño de FFT (3 bits) y un Tamaño de intervalo de guarda (3 bits). El Módulo de inserción de preámbulo 504 se puede omitir si el modulador es específicamente para DVB-C2.

La Fig. 52 muestra un ejemplo de una estructura de preámbulo para unión de canales, generada en el módulo de inserción de preámbulo 504 en la Fig. 51. Un bloque de L1 completo debería ser "siempre decodificable" en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz y no debería darse ninguna pérdida de señalización de L1 con independencia de la posición de la ventana de sintonizador. Como se muestra, los bloques de L1 se pueden repetir en el dominio de la frecuencia en períodos de 6 MHz. El símbolo de datos puede ser de unión de canales para cada 8 MHz. Si, para decodificación de L1, un receptor usa un sintonizador tal como el sintonizador r603 representado en la Fig. 61 que usa un ancho de banda de 7,61 MHz, el Extractor de cabecera de trama r401 en la Fig. 63 necesita reorganizar el bloque de L1 de cambio cíclico recibido (Fig. 53) a su forma original. Este reordenamiento es posible debido a que el bloque de L1 se repite para cada bloque de 6MHz. La Fig. 53a se puede reordenar en la Fig. 53b.

La Fig. 54 muestra un proceso para diseñar un preámbulo más optimizado. La estructura de preámbulo de la Fig. 52 usa solamente 6MHz de los 7,61 MHz del ancho de banda total del sintonizador para la decodificación de L1. En términos de eficiencia espectral, el ancho de banda del sintonizador de 7,61 MHz no se utiliza completamente. Por lo tanto, puede haber una optimización adicional en eficiencia espectral.

La Fig. 55 muestra otro ejemplo de estructura de preámbulo o estructura de símbolos de preámbulo para eficiencia espectral completa, generada en el módulo de Inserción de Cabecera de Trama 401 en la Fig. 42. Al igual que el símbolo de datos, los bloques de L1 se pueden repetir en el dominio de la frecuencia en períodos de 8 MHz. Un bloque de L1 completo es todavía "siempre decodificable" en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz. Después de la sintonización, los datos de 7,61 MHz se pueden considerar como un código perforado virtualmente. Tener exactamente el mismo ancho de banda tanto para el preámbulo como los símbolos de datos y exactamente la misma estructura de piloto tanto para el preámbulo como los símbolos de datos puede maximizar la eficiencia espectral. Se pueden mantener sin cambios otros rasgos tales como la propiedad de cambio cíclico y no enviar el bloque de L1 en caso de ningún segmento de datos. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, como se

muestra en la Fig. 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del sintonizador (aquí, es 7,61 MHz). El ancho de banda del sintonizador se puede definir como un ancho de banda que corresponde a un número de portadoras activas totales cuando se usa un único canal. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder al número de portadoras activas totales (aquí, es 7,61 MHz).

La Fig. 56 muestra un código perforado virtualmente. Los datos de 7,61 MHz entre el bloque de L1 de 8 MHz se pueden considerar como codificados perforados. Cuando un sintonizador r603 mostrado en la Fig. 61 usa un ancho de banda de 7,61 MHz para la decodificación de L1, el Extractor de cabecera de trama r401 en la Fig. 63 necesita reorganizar el bloque de L1 de cambio cíclico, recibido en la forma original como se muestra en la Fig. 56. En este momento, la decodificación de L1 se realiza usando el ancho de banda entero del sintonizador. Una vez que el bloque de L1 se reordena, un espectro del bloque de L1 reordenado puede tener una región en blanco dentro del espectro como se muestra en el lado superior derecho de la Fig. 56 porque un tamaño original del bloque de L1 es de ancho de banda de 8 MHz.

Una vez que la región en blanco se rellena de ceros, o bien después del desintercalado en el dominio de símbolos por el desintercalador en frecuencia r403 en la Fig. 63 o por el desintercalador de símbolos r308-1 en la Fig. 64 o bien después del desintercalado en el dominio de bits por el descorrelacionador de símbolos r306-1, el multiplexor de bits r305-1, y el desintercalador interno r304-1 en la Fig. 64, el bloque puede tener una forma que parece estar perforada como se muestra en el lado inferior derecho de la Fig. 56.

Este bloque de L1 se puede decodificar en el módulo de decodificación perforado/acortado r303-1 en la Fig. 64. Usando estas estructuras de preámbulo, se puede utilizar el ancho de banda entero del sintonizador, de esta manera se pueden aumentar la eficiencia espectral y la ganancia de codificación. Además, se pueden usar un ancho de banda y una estructura de piloto idénticos para el preámbulo y los símbolos de datos.

Además, si el ancho de banda del preámbulo o el ancho de banda de los símbolos de preámbulo se establece como un ancho de banda de sintonizador como se muestra en la Fig. 58, (es 7,61 MHz en el ejemplo), se puede obtener un bloque de L1 completo después de la reordenación incluso sin perforación. En otras palabras, para una trama que tiene símbolos de preámbulo, en donde los símbolos de preámbulo tienen al menos un bloque de capa 1 (L1), se puede decir que, el bloque de L1 tiene 3408 subportadoras activas y las 3408 subportadoras activas corresponden a 7,61 MHz de la banda de Radiofrecuencia (RF) de 8MHz.

De esta manera, se pueden maximizar la eficiencia espectral y el rendimiento de decodificación de L1. En otras palabras, en un receptor, la decodificación se puede realizar en el módulo de decodificación perforado/acortado r303-1 en la Fig.64, después de realizar solamente el desintercalado en el dominio de símbolo.

Por consiguiente, la nueva estructura de preámbulo propuesta puede ser ventajosa porque es totalmente compatible con el preámbulo usado previamente excepto que el ancho de banda es diferente; los bloques de L1 se repiten en períodos de 8 MHz; el bloque de L1 puede ser siempre decodificable con independencia de la posición de la ventana del sintonizador; se puede usar el ancho de banda completo del sintonizador para la decodificación de L1; la eficiencia espectral máxima puede garantizar más ganancia de codificación; el bloque de L1 incompleto se puede considerar como codificado perforado; se puede usar la misma y simple estructura de piloto tanto para el preámbulo como para los datos; y se puede usar un ancho de banda idéntico tanto para el preámbulo como los datos.

La Fig. 59 muestra un ejemplo de un procesador analógico. Un módulo DAC 601 puede convertir la entrada de señal digital en señal analógica. Después el ancho de banda de frecuencia de transmisión se convierte ascendentemente

(602) y se puede transmitir la señal filtrada analógica (603).

La Fig. 60 muestra un ejemplo de un sistema de receptor digital. La señal recibida se convierte en señal digital en un módulo de proceso analógico r105. Un demodulador r104 puede convertir la señal en datos en el dominio de la frecuencia. Un analizador sintáctico de tramas r103 puede eliminar los pilotos y las cabeceras y permitir la selección de la información de servicio que necesita ser decodificada. Un demodulador de BICM r102 puede corregir los errores en el canal de transmisión. Un procesador de salida r101 puede restaurar el flujo de servicio y la información de temporización transmitidos originalmente.

La Fig. 61 muestra un ejemplo de procesador analógico usado en el receptor. Un Módulo sintonizador/AGC r603 puede seleccionar el ancho de banda de frecuencia deseado a partir de la señal recibida. Un módulo de conversión descendente r602 puede restaurar la banda base. Un módulo ADC r601 puede convertir la señal analógica en señal digital.

La Fig. 62 muestra un ejemplo de demodulador. Un módulo de detección de trama r506 puede detectar el preámbulo, comprobar si existe una señal digital correspondiente, y detectar un inicio de una trama. Un módulo de sincronización de tiempo/frecuencia r505 puede realizar la sincronización en los dominios del tiempo y de la frecuencia. En este momento, para la sincronización en el dominio del tiempo, se puede usar una correlación del intervalo de guarda. Para la sincronización en dominio de la frecuencia, se puede usar la correlación o se puede estimar el desplazamiento a partir de la información de la fase de una subportadora que se transmite en el dominio de la frecuencia. Un módulo de extracción de preámbulo r504 puede extraer el preámbulo de la parte delantera de la trama detectada. Un módulo de extracción de GI r503 puede extraer el intervalo de guarda. Un módulo de FFT r501

puede transformar la señal en el dominio del tiempo en una señal en el dominio de la frecuencia. Un módulo de estimación/ecualización de canal r501 puede compensar los errores estimando la distorsión en el canal de transmisión usando un símbolo piloto. El Módulo de extracción de preámbulo r504 se puede omitir si el demodulador es específicamente para DVB-C2.

La Fig. 63 muestra un ejemplo de analizador sintáctico de tramas. Un módulo de extracción de piloto r404 puede extraer un símbolo piloto. Un módulo de desintercalado en frecuencia r403 puede realizar el desintercalado en el dominio de la frecuencia. Un fusionador de símbolos OFDM r402 puede restaurar una trama de datos a partir de los flujos de símbolos transmitidos en símbolos OFDM. Un módulo de extracción de cabecera de trama r401 puede extraer la señalización de capa física de la cabecera de cada trama transmitida y eliminar la cabecera. La información extraída se puede usar como parámetros para los siguientes procesos en el receptor.

La Fig. 64 muestra un ejemplo de un demodulador de BICM. La Fig. 64a muestra un recorrido de los datos y la Fig. 64b muestra un recorrido de la señalización de L1. Un desintercalador de símbolos r308 puede realizar el desintercalado en el dominio de símbolos. Un extractor de ModCod r307 puede extraer los parámetros de ModCod de la parte delantera de cada trama en BB y hacer que los parámetros estén disponibles para los siguientes procesos de decodificación y demodulación adaptativa/variable. Un Descorrelacionador de símbolos r306 puede descorrelacionar los flujos de símbolos de entrada en flujos de Relación de Verosimilitud Logarítmica (LLR) de bits. Los Flujos de LLR de bits de salida se pueden calcular usando una constelación usada en un Correlacionador de símbolos 306 del transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MQAM antes mencionadas, calculando tanto el eje I como el eje Q cuando se calcula el bit más cercano del MSB y calculando o bien el eje I o bien el eje Q cuando se calcula el resto de bits, se puede implementar un descorrelacionador de símbolos eficiente. Este método se puede aplicar a, por ejemplo, una LLR Aproximada, una LLR exacta, o una Decisión firme.

Cuando se usa una constelación optimizada según la capacidad de la constelación y la tasa de código del código de corrección de errores en el Correlacionador de símbolos 306 del transmisor, el Descorrelacionador de símbolos r306 del receptor puede obtener una constelación que usa la información de la tasa de código y la capacidad de la constelación transmitida desde el transmisor. El multiplexor de bits r305 del receptor puede realizar una función inversa del demultiplexor de bits 305 del transmisor. El Desintercalador interno r304 y el desintercalador externo r302 del receptor pueden realizar funciones inversas del intercalador interno 304 y el intercalador externo 302 del transmisor, respectivamente para obtener el flujo de bits en su secuencia original. El desintercalador externo r302 se puede omitir si el demodulador de BICM es específicamente para DVB-C2.

El decodificador interno r303 y el decodificador externo r301 del receptor pueden realizar procesos de decodificación correspondientes al codificador interno 303 y el codificador externo 301 del transmisor, respectivamente, para corregir errores en el canal de transmisión. Procesos similares a los realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1, pero con diferentes parámetros (r308-1 ~ r301-1). En este punto, como se explicó en la parte del preámbulo, se puede usar un módulo de código acortado/perforado r303-1 para la decodificación de la señal de L1.

La Fig. 65 muestra un ejemplo de decodificación de LDPC que usa acortado/perforación. Un demultiplexor r301a puede sacar separadamente la parte de información y la parte de paridad del código sistemático a partir de los flujos de bits de entrada. Para la parte de información, se puede realizar un rellenado de ceros (r302a) según un número de flujos de bits de entrada del decodificador de LDPC, para la parte de paridad, los flujos de bits de entrada (r303a) para el decodificador de LDPC se pueden generar desperforando la parte perforada. La decodificación de LDPC (r304a) se puede realizar sobre los flujos de bits generados, se pueden eliminar y sacar (r305a) los ceros en la parte de información.

La Fig. 66 muestra un ejemplo de procesador de salida. Un desaleatorizador en BB r209 puede restaurar los flujos de bits aleatorizados (209) en el transmisor. Un Divisor r208 puede restaurar las tramas en BB que corresponden a múltiples PLP que se multiplexan y transmiten desde el transmisor según el recorrido del PLP. Para cada recorrido del PLP, un extractor de cabecera en BB r207-1~n puede extraer la cabecera que se transmite en la parte delantera de la trama en BB. Un decodificador de CRC r206-1~n puede realizar la decodificación de CRC y poner a disposición las tramas en BB fiables para la selección. Unos Módulos de inserción de paquetes nulos r205-1~n pueden restaurar los paquetes nulos que fueron extraídos para una mayor eficiencia de transmisión en su ubicación original. Unos Módulos de recuperación de retardo r204-1~n pueden restaurar un retardo que existe entre cada recorrido del PLP.

Unos módulos de recuperación de reloj de salida r203-1~n pueden restaurar la temporización original del flujo de servicio a partir de la información de temporización transmitida desde los módulos de sincronización de flujos de entrada 203-1~n. Unos módulos de interfaz de salida r202-1~n pueden restaurar los datos en el paquete de TS/GS a partir de los flujos de bits de entrada que se segmentan en la trama en BB. Unos módulos de proceso posterior de salida r201-1~n pueden restaurar múltiples flujos de TS/GS en un flujo de TS/GS completo, si es necesario. Los bloques sombreados mostrados en la Fig. 66 representan módulos que se pueden usar cuando se procesa un único PLP a la vez y el resto de los bloques representan los módulos que se pueden usar cuando se procesan múltiples PLP al mismo tiempo.

Los patrones piloto de preámbulo se diseñaron cuidadosamente para evitar el aumento de la PAPR, de esta manera, necesita ser considerado si la tasa de repetición de L1 puede aumentar la PAPR. El número de bits de información de L1 varía dinámicamente según la unión de canales, el número de los PLP, etc. En detalle, es necesario considerar cosas tales como que el tamaño de bloque de L1 fijo puede introducir una sobrecarga innecesaria; la señalización de L1 se debería proteger más firmemente que los símbolos de datos; y el intercalado en el tiempo del bloque de L1 puede mejorar la robustez sobre el deterioro de canal tal como una necesidad de ruido impulsivo.

Para una tasa de repetición de bloque de L1 de 8 MHz, como se muestra en la Fig. 67, la eficiencia espectral completa (aumento de BW del 26,8%) se presenta con perforación virtual pero la PAPR se puede aumentar dado que el ancho de banda de L1 es el mismo que aquél de los símbolos de datos. Para la tasa de repetición de 8 MHz, se puede usar un intercalado en frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse a sí mismo en un período de 8 MHz después del intercalado.

Para una tasa de repetición de bloque de L1 de 6 MHz, como se muestra en la Fig. 68, se puede presentar una eficiencia espectral reducida sin perforado virtual. Un problema similar de PAPR que para el caso de 8 MHz puede darse dado que los anchos de banda de L1 y de símbolo de datos comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, se puede usar un intercalado en frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse a sí mismo en un período de 24 MHz después del intercalado.

La Fig. 69 muestra una nueva tasa de repetición del bloque de L1 de ancho de banda de sintonizador de 7,61 MHz o completo. Una eficiencia espectral completa (aumento de BW del 26,8%) se puede obtener sin perforación virtual. Puede no haber ningún problema de PAPR dado que los anchos de banda de L1 y de símbolos de datos comparten LCM ≈ 1704 MHz. Para la tasa de repetición de 7,61 MHz, se puede usar el intercalado de frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse a sí mismo en períodos de alrededor de 1704 MHz después del intercalado.

La Fig. 70 es un ejemplo de señalización de L1 que se transmite en la cabecera de trama. Cada información en la señalización de L1 se puede transmitir al receptor y se puede usar como un parámetro de decodificación. Especialmente, la información se puede usar en el recorrido de la señal de L1 mostrado en la Fig. 64 y los PLP se pueden transmitir en cada segmento de datos. Se puede obtener un aumento de robustez para cada PLP.

La Fig. 72 es un ejemplo de un intercalador de símbolos 308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 37 y también puede ser un ejemplo de su correspondiente desintercalador de símbolos r308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 64. Los bloques con líneas inclinadas representan bloques de L1 y los bloques lisos representan portadoras de datos. Los bloques de L1 se pueden transmitir no solamente dentro de un único preámbulo, sino que también se pueden transmitir dentro de múltiples bloques OFDM. Dependiendo de un tamaño del bloque de L1, el tamaño del bloque de intercalado puede variar. En otras palabras, el num_L1_sym y la extensión de L1 pueden ser diferentes uno de otro. Para minimizar sobrecarga innecesaria, los datos se pueden transmitir dentro del resto de las portadoras de los símbolos OFDM donde se transmite el bloque de L1. En este punto, se puede garantizar una eficiencia espectral completa debido a que el ciclo de repetición del bloque de L1 es aún un ancho de banda de sintonizador completo. En la Fig. 72, los números en los bloques con líneas inclinadas representan el orden de los bits dentro de un único bloque de LDPC.

Por consiguiente, cuando los bits se escriben en una memoria de intercalado en la dirección de las filas según un índice de símbolo como se muestra en la Fig. 72 y se leen en la dirección de las columnas según un índice de portadora, se puede obtener un efecto de intercalado de bloque. En otras palabras, un bloque de LDPC se puede intercalar en el dominio del tiempo y el dominio de la frecuencia y entonces se puede transmitir. El num_L1_sym puede ser un valor predeterminado, por ejemplo, se puede fijar un número entre 2~4 como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño de bloque de L1, se puede usar un código de LDPC perforado/acortado que tiene una longitud mínima de la palabra de código para protección de L1.

La Fig. 73 es un ejemplo de una transmisión de bloque de L1. La Fig. 73 ilustra la Fig. 72 en el dominio de la trama. Como se muestra en la Fig. 73a, los bloques de L1 se pueden extender sobre el ancho de banda del sintonizador completo o como se muestra en la Fig. 73b, los bloques de L1 se pueden extender parcialmente y el resto de las portadoras se pueden usar para portadora de datos. En cualquiera de los dos casos, se puede ver que la tasa de repetición del bloque de L1 puede ser idéntica a un ancho de banda de sintonizador completo. Además, para los símbolos OFDM que usan señalización de L1 incluyendo un preámbulo, solamente se puede realizar un intercalado de símbolos mientras que no se permite una transmisión de datos en esos símbolos OFDM. Por consiguiente, para el símbolo OFDM usado para la señalización de L1, un receptor puede decodificar la L1 realizando el desintercalado sin decodificar los datos. En este punto, el bloque de L1 puede transmitir la señalización de L1 de la trama actual o la señalización de L1 de una trama posterior. En el lado del receptor, se pueden usar los parámetros de L1 decodificados a partir del recorrido de la decodificación de señalización de L1 mostrado en la Fig. 64 para decodificar el proceso para el recorrido de datos desde el analizador sintáctico de tramas de una trama posterior.

En resumen, en un transmisor, el intercalado de bloques de la región de L1 se puede realizar escribiendo los bloques en una memoria en una dirección de las filas y leyendo los bloques escritos desde la memoria en una dirección de las columnas. En un receptor, el desintercalado de los bloques de la región L1 se puede realizar

escribiendo los bloques en una memoria en una dirección de las columnas y leyendo los bloques escritos desde la memoria en una dirección de las filas. Las direcciones de lectura y escritura del transmisor y receptor se pueden intercambiar.

Cuando se realiza una simulación con suposiciones que se hacen tales como CR=1/2 para protección de L1 y para las partes en común con T2; correlación de símbolos 16-QAM; densidad de piloto de 6 en el Preámbulo; el número de LDPC corta implica una cantidad requerida de perforación/acortamiento, se pueden obtener resultados o conclusiones tales como que solamente el preámbulo para la transmisión de L1 puede no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño de bloque de L1; la palabra de código de LDPC más corta (por ejemplo información de 192 bits) entre el código acortado/perforado se puede usar para flexibilidad y granularidad fina; y se puede añadir Rellenado si se requiere con una sobrecarga insignificante. El resultado se resume en la Fig. 71.

Por consiguiente, para una tasa de repetición de bloque de L1, un ancho de banda de sintonizador completo sin perforación virtual puede ser una buena solución y aún puede no surgir un problema de PAPR con eficiencia espectral completa. Para la señalización de L1, la estructura de señalización eficiente puede permitir una configuración máxima en un entorno de unión de 8 canales, 32 ranuras, 256 segmentos de datos, y 256 PLP. Para la estructura de bloque de L1, se puede implementar una señalización de L1 flexible según el tamaño de bloque de L1. El intercalado en el tiempo se puede realizar para mejor robustez para las partes en común con T2. Menos sobrecarga puede permitir una transmisión de datos en el preámbulo.

El intercalado de bloques del bloque de L1 se puede realizar para mejor robustez. El intercalado se puede realizar con un número predefinido fijo de símbolos de L1 (num_L1_sym) y un número de portadoras extendido por la L1 como un parámetro (L1_span). La misma técnica se usa para el intercalado de preámbulo de P2 en DVB-T2.

Se puede usar un bloque de L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización de L1, provocando una sobrecarga reducida. La eficiencia espectral completa se puede obtener sin problemas de PAPR. Menos de 7,61 MHz de repetición puede significar que se pueda enviar más redundancia pero no se usa. Puede no surgir ningún problema de PAPR debido a la tasa de repetición de 7,61 MHz para el bloque de L1.

La Fig. 74 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. Esta Fig. 74 es diferente de la Fig. 70 porque el campo L1_span que tiene 12 bits está dividido en dos campos. En otras palabras, el campo L1_span está divido en una L1_column que tiene 9 bits y una L1_row que tiene 3 bits. La L1_column representa el índice de portadora que extiende la L1. Debido a que el segmento de datos comienza y termina cada 12 portadoras, que es la densidad de piloto, los 12 bits de sobrecarga se pueden reducir en 3 bits para alcanzar 9 bits.

La L1_row representa el número de símbolos OFDM donde se extiende la L1 cuando se aplica el intercalado en el tiempo. Por consiguiente, el intercalado en el tiempo se puede realizar dentro de un área de L1_columns multiplicada por L1_rows. Alternativamente, se puede transmitir un tamaño total de bloques de L1 de manera que la L1_span mostrada en la Fig. 70 se puede usar cuando no se realiza el intercalado en el tiempo. Para tal caso, el tamaño de bloque de L1 es 11.776 x 2 bits en el ejemplo, de esta manera 15 bits son suficientes. Por consiguiente, el campo L1_span puede estar compuesto de 15 bits.

La Fig. 75 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 75 muestra una parte de una trama de transmisión entera. La Fig. 75 también muestra la unión de múltiples anchos de banda de 8 MHz. Una trama puede constar de un preámbulo que transmite bloques de L1 y un símbolo de datos que transmite datos. Los diferentes tipos de símbolos de datos representan segmentos de datos para diferentes servicios. Como se muestra en la Fig. 75, el preámbulo transmite bloques de L1 para cada 7,61 MHz.

Para el preámbulo, el intercalado en frecuencia o tiempo se realiza dentro de los bloques de L1 y no se realiza entre bloques de L1. Es decir, para el preámbulo, se puede decir que el intercalado se realiza a nivel de bloque de L1. Esto permite decodificar los bloques de L1 transmitiendo los bloques de L1 dentro de un ancho de banda de la ventana de sintonizador incluso cuando la ventana de sintonizador se ha movido a una ubicación aleatoria dentro de un sistema de unión de canales.

Para decodificar un símbolo de datos en un ancho de banda de ventana de sintonizador aleatoria, no debería darse un intercalado entre segmentos de datos. Es decir, para los segmentos de datos, se puede decir que el intercalado se realiza a nivel de segmento de datos. Por consiguiente, el intercalado en frecuencia y el intercalado en el tiempo se deberían realizar dentro de un segmento de datos. Por lo tanto, un intercalador de símbolos 308 en un recorrido de los datos de un módulo de BICM del transmisor como se muestra en la Fig. 37 puede realizar el intercalado de símbolos para cada segmento de datos. Un intercalador de símbolos 308-1 en un recorrido de la señal de L1 puede realizar el intercalado de símbolos para cada bloque de L1.

Un intercalador de frecuencia 403 mostrado en la Fig. 42 necesita realizar el intercalado en el preámbulo y los símbolos de datos separadamente. Específicamente, para el preámbulo, el intercalado en frecuencia se puede realizar para cada bloque de L1 y para un símbolo de datos, el intercalado en frecuencia se puede realizar para cada

segmento de datos. En este punto, el intercalado en el tiempo en el recorrido de los datos o el recorrido de la señal de L1 no se puede realizar considerando el modo de baja latencia.

La Fig. 76 es una tabla que analiza la sobrecarga de señalización de L1 que se transmite en una cabecera de FECFRAME en el módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37. Como se ve en la Fig. 76, para el bloque de LDPC corta (tamaño = 16200), puede darse una sobrecarga máxima del 3,3% que puede no ser insignificante. En el análisis, se suponen 45 símbolos para la protección de FECFRAME y el preámbulo es una señalización de L1 específica de una trama C2 y la cabecera de FECFRAME es una señalización de L1 específica de FECFRAME, es decir, Mod, Cod, y el identificador de PLP.

Para reducir la sobrecarga de L1, se pueden considerar planteamientos según dos tipos de Segmento de datos. Para casos de tipo ACM/VCM y múltiples PLP, la trama se puede mantener la misma que para la cabecera de FECFRAME. Para casos de tipo ACM/VCM y PLP único, el identificador de PLP se puede extraer de la cabecera de FECFRAME, provocando una reducción de la sobrecarga de hasta un 1,8%. Para casos de tipo CCM y múltiples PLP, el campo de Mod/Cod se puede extraer de la cabecera de FECFRAME, provocando una reducción de sobrecarga de hasta un 1,5%. Para casos de tipo CCM y PLP único, no se requiere cabecera de FECFRAME, de esta manera, se puede obtener una reducción de sobrecarga de hasta un 3,3%.

En una señalización de L1 acortada, se puede transmitir o bien la Mod/Cod (7 bits) o bien el identificador de PLP (8 bits), pero puede ser demasiado corta para obtener cualquier ganancia de codificación. No obstante, es posible no requerir sincronización porque los PLP pueden estar alineados con la trama de la transmisión C2; toda ModCod de cada PLP se puede conocer a partir del preámbulo; y un simple cálculo puede permitir la sincronización con la FECFRAME específica.

La Fig. 77 está mostrando una estructura para una cabecera de FECFRAME para minimizar la sobrecarga. En la Fig. 77, los bloques con líneas inclinadas y el Formador de FECFRAME representan un diagrama de bloques de detalle del módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37. Los bloques lisos representan un ejemplo de módulo de codificación interna 303, intercalador interno 304, demultiplexor de bits 305, y correlacionador de símbolos 306 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37. En este punto, se puede realizar una señalización de L1 acortada porque la CCM no requiere un campo de Mod/Cod y el PLP único no requiere un identificador de PLP. En esta señal de L1 con un número de bits reducido, la señal de L1 se puede repetir tres veces en el preámbulo y se puede realizar una modulación BPSK, de esta manera, es posible una señalización muy robusta. Finalmente, el módulo de Inserción de Cabecera de ModCod 307 puede insertar la cabecera generada en cada trama de FEC. La Fig. 84 está mostrando un ejemplo del módulo de extracción de ModCod r307 en el recorrido de los datos del módulo de demodulación de BICM mostrado en la Fig. 64.

Como se muestra en la Fig. 84, la cabecera de FECFRAME se puede analizar sintácticamente (r301b), entonces los símbolos que transmiten información idéntica en símbolos repetidos se pueden retardar, alinear, y entonces combinar (combinación Rake r302b). Finalmente, cuando se realiza una demodulación BPSK (r303b), el campo de señal de L1 recibida se puede restaurar y este campo de señal de L1 restaurado se puede enviar al controlador del sistema para ser usado como parámetros para la decodificación. La FECFRAME analizada sintácticamente se puede enviar al descorrelacionador de símbolos.

La Fig. 78 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 antes mencionada. Se puede ver que se obtiene alrededor de 4,8 dB de ganancia de SNR a través de una repetición tres veces. La SNR requerida es de 8,7 dB a una BER=1E-11.

La Fig. 79 está mostrando ejemplos de tramas de transmisión y estructuras de trama FEC. Las estructuras de trama FEC mostradas en el lado superior derecho de la Fig. 79 representan la cabecera de FECFRAME insertada por el módulo de Inserción de Cabecera de ModCod 307 en la Fig. 37. Se puede ver que dependiendo de diversas combinaciones de condiciones es decir, tipo de CCM o ACM/VCM y único o múltiples PLP, se puede insertar diferente tamaño de cabeceras. O bien, se puede no insertar ninguna cabecera. Las tramas de transmisión formadas según los tipos de segmentos de datos y mostradas en el lado inferior izquierdo de la Fig. 79 se pueden formar por el Módulo de inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 42 y el módulo fusionador/segmentador 208 del procesador de entrada mostrado en la Fig. 35. En este punto, la FECFRAME se puede transmitir según diferentes tipos de segmento de datos. Usando este método, se puede reducir un máximo de un 3,3% de sobrecarga. En el lado superior derecho de la Fig. 79, se muestran cuatro tipos diferentes de estructuras, pero una persona experta en la técnica entendería que éstas son solamente ejemplos, y cualquiera de estos tipos o sus combinaciones se pueden usar para el segmento de datos.

En el lado receptor, el Módulo de extracción de cabecera de trama r401 del Módulo analizador sintáctico de tramas como se muestra en la Fig. 63 y el módulo de extracción de ModCod r307 del módulo de demodulación de BICM mostrado en la Fig. 64 pueden extraer un parámetro de campo de ModCod que se requiere para la decodificación. En este punto, según los tipos de segmento de datos de transmisión se pueden extraer los parámetros de la trama. Por ejemplo, para el tipo de CCM, los parámetros se pueden extraer a partir de la señalización de L1 que se

transmite en el preámbulo y para el tipo de ACM/VCM, los parámetros se pueden extraer a partir de la cabecera de FECFRAME.

Como se muestra en el lado superior derecho de la Fig. 79, la estructura de fecframe se puede dividir en dos grupos, en los que el primer grupo es las tres estructuras de trama superiores con cabecera y el segundo grupo es la última estructura de trama sin cabecera.

La Fig. 80 está mostrando un ejemplo de señalización de L1 que se puede transmitir dentro del preámbulo por el Módulo de inserción de cabecera de trama 401 del Módulo formador de tramas mostrado en la Fig. 42. Esta señalización de L1 es diferente de la señalización de L1 previa porque el tamaño del bloque de L1 se puede transmitir en bits (L1_size, 14 bits); es posible encender/apagar el intercalado en el tiempo en el segmento de datos (dslice_time_intrlv, 1 bit); y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de señalización de L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo de Mod/Cod se puede transmitir dentro del preámbulo en lugar de dentro de la cabecera de FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado receptor, el decodificador interno acortado/perforado r303-1 de la demodulación de BICM como se muestra en la Fig. 64 puede obtener el primer bloque de LDPC, que tiene un tamaño de bloque de L1 fijo, transmitido dentro del preámbulo, a través de decodificación. Los números y el tamaño del resto de los bloques de LDPC también se pueden obtener.

El intercalado en el tiempo se puede usar cuando se necesitan múltiples símbolos OFDM para la transmisión de L1 o cuando hay un segmento de datos intercalado en el tiempo. Es posible un encendido/apagado flexible del intercalado en el tiempo con un marcador de intercalado. Para el intercalado en el tiempo del preámbulo, se pueden requerir un marcador de intercalado en el tiempo (1 bit) y un número de símbolos OFDM intercalados (3 bits), de esta manera, se pueden proteger un total de 4 bits de una forma similar a una cabecera de FECFRAME acortada.

La Fig. 81 está mostrando un ejemplo de señalización de L1 previa que se puede realizar en el módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de los datos del módulo de BICM mostrado en la Fig. 37. Los bloques con líneas inclinadas y el Formador de Preámbulo son ejemplos del módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 37. Los bloques lisos son ejemplos del Módulo de inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 42.

También, los bloques lisos pueden ser ejemplos del módulo de código interno acortado/perforado 303-1, intercalador interno 304-1, demultiplexor de bits 305-1, y correlacionador de símbolos 306-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 37.

Como se ve en la Fig. 81, la señal de L1 que se transmite en el preámbulo se puede proteger usando codificación de LDPC acortada/perforada. Se pueden insertar parámetros relacionados en la Cabecera en una forma de L1 previa. En este punto, solamente se pueden transmitir los parámetros de intercalado en el tiempo en la Cabecera del preámbulo. Para asegurar más robustez, se puede realizar una repetición cuatro veces. En el lado receptor, para ser capaz de decodificar la señal de L1 que se transmite en el preámbulo, el módulo de extracción de ModCod r307-1 en el recorrido de la señalización de L1 de la demodulación de BICM como se muestra en la Fig. 64 necesita usar el módulo de decodificación mostrado en la Fig. 84. En este punto, debido a que hay una repetición cuatro veces a diferencia de la cabecera de FECFRAME de decodificación previa, se requiere un proceso de recepción Rake que sincroniza los símbolos repetidos cuatro veces y añadir los símbolos.

La Fig. 82 muestra una estructura de bloque de señalización de L1 que se transmite desde el Módulo de inserción de cabecera de trama 401 del Módulo de formador de tramas como se muestra en la Fig. 42. Está mostrando un caso donde no se usa intercalado en el tiempo en un preámbulo. Como se muestra en la Fig. 82, se pueden transmitir diferentes tipos de bloques de LDPC en el orden de las portadoras. Una vez que un símbolo OFDM se forma y transmite entonces se forma y transmite un siguiente símbolo OFDM. Para que el último símbolo OFDM sea transmitido, si hay cualquier portadora pendiente, esa portadora se puede usar para la transmisión de datos o se puede rellenar de forma ficticia. El ejemplo en la Fig. 82 muestra un preámbulo que comprende tres símbolos OFDM. En un lado receptor, para este caso de no intercalado, se puede omitir el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM como se muestra en la Fig. 64.

La Fig. 83 muestra un caso donde se realiza un intercalado en el tiempo de L1. Como se muestra en la Fig. 83, el intercalado de bloque se puede realizar de una manera que forma un símbolo OFDM para índices de portadora idénticos formando entonces unos símbolos OFDM para los siguientes índices de portadora. Como en el caso donde no se realiza ningún intercalado, si hay cualquier portadora pendiente, esa portadora se puede usar para la transmisión de datos o se puede rellenar de forma ficticia. En un lado receptor, para este caso de no intercalado, el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM mostrado en la Fig. 64 puede realizar el desintercalado de bloques leyendo los bloques de LDPC en orden creciente de los números de los bloques de LDPC.

Además, puede haber al menos dos tipos de segmentos de datos. El tipo 1 de segmento de datos tiene el dslice_type = 0 en los campos de señalización de L1. Este tipo de segmento de datos no tiene cabecera de

XFECFrame y tiene sus valores de mod/cod en los campos de señalización de L1. El tipo 2 de segmento de datos tiene el dslice_type = 1 en los campos de señalización de L1. Este tipo de segmento de datos tiene una cabecera de XFECFrame y tiene sus valores mod/cod en la cabecera de XFECFrame.

XFECFrame significa Trama de XFEC (Corrección de Errores sin Canal de Retorno Compleja) y mod/cod significa tipo de modulación/tasa de código.

En un receptor, un analizador sintáctico de tramas puede formar una trama a partir de las señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. También, un receptor puede extraer un campo para indicar si realizar un desintercalado en el tiempo sobre los símbolos de preámbulo o no realizar un desintercalado en el tiempo sobre los símbolos de preámbulo, a partir de la L1 de los símbolos de preámbulo.

En un transmisor, un formador de tramas puede construir una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. Además, un campo para indicar si realizar un intercalado en el tiempo sobre los símbolos de preámbulo o no realizar un intercalado en el tiempo sobre los símbolos de preámbulo se puede insertar en la L1 de los símbolos de preámbulo.

Por último, para el código acortado/perforado para el Módulo de inserción de cabecera de trama 401 del Formador de tramas mostrado en la Fig. 42, se puede determinar un tamaño mínimo de palabra de código que puede obtener ganancia de codificación y se puede transmitir en un primer bloque de LDPC. De esta manera, para el resto de bloques de LDPC los tamaños se pueden obtener a partir de ese tamaño de bloque de L1 transmitido.

La Fig. 85 está mostrando otro ejemplo de señalización de L1 previa que se puede transmitir desde el módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 37. La Fig. 85 es diferente de la Fig. 81 porque se ha modificado el mecanismo de protección de parte de la Cabecera. Como se ve en la Fig. 85, la información del tamaño de bloque de L1 L1_size (14 bits) no se transmite en el bloque de L1, sino que se transmite en la Cabecera. En la Cabecera, también se puede transmitir información de intercalado en el tiempo de 4 bits. Para un total de 18 bits de entrada, el código BCH (45, 18) que saca 45 bits se usa y copia para los dos recorridos y finalmente, se correlaciona QPSK. Para el recorrido Q, se puede realizar un cambio cíclico de 1 bit para ganancia de diversidad y se puede realizar una modulación de PRBS según una palabra de sincronización. Un total de 45 símbolos QPSK se pueden sacar de estas entradas del recorrido I/Q. En este punto, si la profundidad de intercalado en el tiempo se fija como un número de preámbulos que se requiere para transmitir un bloque de L1, la L1_span (3 bits) que indica la profundidad de intercalado en el tiempo puede no necesitar ser transmitida. En otras palabras, se puede transmitir solamente el marcador de encendido/apagado del intercalado en el tiempo (1 bit). En un lado receptor, comprobando solamente un número de preámbulos transmitidos, sin usar la L1_span, se puede obtener la profundidad de desintercalado en el tiempo.

La Fig. 86 está mostrando un ejemplo de programación de bloque de señalización de L1 que se transmite en el preámbulo. Si un tamaño de información de L1 que se puede transmitir en un preámbulo es Nmax, cuando el tamaño de L1 es menor que Nmax, un preámbulo puede transmitir la información. No obstante, cuando el tamaño de L1 es mayor que Nmax, la información de L1 se puede dividir por igual de manera que el subbloque de L1 dividido sea menor que Nmax, entonces el subbloque de L1 dividido se puede transmitir en un preámbulo. En este punto, para una portadora que no se usa debido a que la información de L1 es menor que Nmax, no se transmiten datos.

En su lugar, como se muestra en la Fig. 88, se puede aumentar la potencia de las portadoras donde se transmite el bloque de L1 para mantener una potencia total de señal de preámbulo igual a la potencia de símbolo de datos. El factor de aumento de potencia se puede variar dependiendo del tamaño de L1 transmitido y un transmisor y un receptor pueden tener un valor establecido de este factor de aumento de potencia. Por ejemplo, si se usan solamente la mitad de las portadoras totales, el factor de aumento de potencia puede ser dos.

La Fig. 87 está mostrando un ejemplo de señalización de L1 previa donde se considera el aumento de potencia. Cuando se compara con la Fig. 85, se puede ver que la potencia del símbolo QPSK se puede aumentar y enviar al formador de preámbulos.

La Fig. 89 está mostrando otro ejemplo de módulo de extracción de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 64. A partir del símbolo de preámbulo de entrada, la FECFRAME de señalización de L1 se puede sacar en el descorrelacionador de símbolos y solamente se puede decodificar parte de la cabecera.

Para el símbolo de cabecera de entrada, se puede realizar una descorrelación QPSK y se puede obtener un valor de la Relación de Verosimilitud Logarítmica (LLR). Para el recorrido Q, se puede realizar una demodulación de PRBS según una palabra de sincronización y se puede realizar un proceso inverso del cambio cíclico de 1 bit para la restauración.

Estos dos valores de recorrido I/Q alineados se pueden combinar y se puede obtener una ganancia de SNR. La salida de la decisión firme se puede introducir en el decodificador de BCH. El decodificador de BCH puede restaurar 18 bits de la L1 previa a partir de los 45 bits de entrada.

La Fig. 90 está mostrando un extractor de ModCod, homologo de un receptor. Cuando se compara con la Fig. 89, el control de potencia se puede realizar en los símbolos de entrada del descorrelacionador QPSK para restaurar desde el nivel de potencia aumentado por el transmisor a su valor original. En este punto, se puede realizar un control de potencia considerando un número de portadoras usadas para la señalización de L1 en un preámbulo y tomando un inverso del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia fija la potencia del preámbulo y la potencia del símbolo de datos idénticas una a otra.

La Fig. 91 está mostrando un ejemplo de sincronización de L1 previa que se puede realizar en el módulo de extracción de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 64. Este es un proceso de sincronización para obtener una posición de inicio de la Cabecera en un preámbulo. Los símbolos de entrada pueden ser descorrelacionados QPSK entonces para el recorrido Q de salida, se puede realizar un inverso de un cambio cíclico de 1 bit y se puede realizar una alineación. Los dos valores de los recorridos I/Q se pueden multiplicar y se pueden demodular los valores modulados por la señalización de L1 previa. De esta manera, la salida del multiplicador puede expresar solamente la PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una PRBS de secuencia conocida, se puede obtener un pico de correlación en la Cabecera. De esta manera, se puede obtener una posición de inicio de la Cabecera en un preámbulo. Si es necesario, el control de potencia que se realiza para restaurar el nivel de potencia original, como se muestra en la Fig. 90, se puede realizar en la entrada del descorrelacionador QPSK.

La Fig. 92 está mostrando otro ejemplo de campo de cabecera de bloque de L1 que se envía al módulo de Inserción de Cabecera 307-1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 37. Esta Fig. 92 es diferente de la Fig. 85 porque la L1_span que representa la profundidad de intercalado en el tiempo se reduce a 2 bits y los bits reservados se aumentan en 1 bit. Un receptor puede obtener un parámetro de intercalado en el tiempo del bloque de L1 a partir de la L1_span transmitida.

La Fig. 93 está mostrando los procesos de dividir por igual un bloque de L1 en tantas partes como un número de preámbulos insertando entonces una cabecera en cada uno de los bloques de L1 divididos y asignando entonces los bloques de L1 de cabecera insertada en un preámbulo. Esto se puede realizar cuando se realiza un intercalado en el tiempo con un número de preámbulos donde el número de preámbulos es mayor que un número mínimo de preámbulos que se requiere para transmitir un bloque de L1. Esto se puede realizar en el bloque de L1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 37. El resto de las portadoras, después de transmitir los bloques de L1 pueden tener patrones de repetición cíclicos en lugar de ser rellenadas con ceros.

La Fig. 94 está mostrando un ejemplo del Descorrelacionador de Símbolos r306-1 del módulo de demodulación de BICM como se muestra en la Fig. 64. Para un caso donde se repiten los bloques de FEC de L1 como se muestra en la Fig. 93, cada punto de inicio de bloque de FEC de L1 se puede alinear, combinar (r301f), y entonces descorrelacionar QAM (r302f) para obtener ganancia de diversidad y ganancia de SNR. En este punto, el combinador puede incluir procesos de alineación y añadir cada bloque de FEC de L1 y dividir el bloque de FEC de L1 añadido. Para un caso donde se repite solamente parte del último bloque de FEC como se muestra en la Fig. 93, solamente se puede dividir la parte repetida en tantos como un número de cabecera de bloque de FEC y la otra parte se puede dividir por un valor que es uno menos que un número de cabecera de bloque de FEC. En otras palabras, el número de división corresponde a un número de portadoras que se añade a cada portadora.

La Fig. 98 está mostrando otro ejemplo de programación de bloque de L1. La Fig. 98 es diferente de la Fig. 93 porque, en lugar de realizar el rellenado de ceros o la repetición cuando los bloques de L1 no llenan un símbolo OFDM, el símbolo OFDM se puede llenar con redundancia de paridad realizando menos perforación sobre el código acortado/perforado en el transmisor. En otras palabras, cuando la perforación de paridad (304c) se realiza en la Fig. 38, se puede determinar la tasa de código efectiva según la relación de perforación, de esta manera, perforando cuantos menos bits tengan que ser rellenados de ceros, se puede disminuir la tasa de código efectiva y se puede obtener una mejor ganancia de codificación. El Módulo de desperforación de paridad r303a de un receptor como se muestra en la Fig. 65 puede realizar una desperforación considerando la redundancia de paridad menos perforada. En este punto, debido a que un receptor y un transmisor pueden tener información del tamaño de bloque de L1 total, se puede calcular la relación de perforación.

La Fig. 95 está mostrando otro ejemplo de campo de señalización de L1. La Fig. 95 es diferente de la Fig. 74 porque, para un caso donde el tipo de segmento de datos es CCM, se puede transmitir una dirección de inicio (21 bits) del PLP. Esto puede permitir a la FECFRAME de cada PLP formar una trama de transmisión, sin que la FECFRAME esté alineada con una posición de inicio de una trama de transmisión. De esta manera, se puede eliminar la sobrecarga de relleno, que puede darse cuando una anchura de segmento de datos es estrecha. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información de ModCod a partir del preámbulo en el recorrido de la señalización de L1 del demodulador de BICM como se muestra en la Fig. 64, en lugar de obtenerla de la cabecera de FECFRAME. Además, incluso cuando ocurre un salto de canales en una

ubicación aleatoria de la trama de transmisión, se puede realizar la sincronización de FECFRAME sin retardo porque la dirección de inicio del PLP ya se puede obtener a partir del preámbulo.

La Fig. 96 está mostrando otro ejemplo de campos de señalización de L1 que pueden reducir la sobrecarga de direccionamiento de PLP.

La Fig. 97 está mostrando el número de símbolos QAM que corresponde a una FECFRAME dependiendo de los tipos de modulación. En este punto, un máximo común divisor del símbolo QAM es 135, de esta manera, se puede reducir una sobrecarga de log2(135):7 bits. De esta manera, la Fig. 96 es diferente de la Fig. 95 porque se puede reducir un número de bits del campo de PLP_start desde 21 bits a 14 bits. Este es un resultado de considerar 135 símbolos como un único grupo y direccionar el grupo. Un receptor puede obtener un índice de portadora OFDM donde el PLP comienza en una trama de transmisión después de obtener el valor del campo PLP_start y multiplicarlo por 135.

La Fig. 99 y la Fig. 101 muestran ejemplos del intercalador de símbolos 308 que puede intercalar en el tiempo símbolos de datos que se envían desde el módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 37.

La Fig. 99 es un ejemplo de Intercalador de bloques que puede operar sobre una base de segmento de datos. El valor de la fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. El intercalado sobre la base de símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre celdas OFDM adyacentes. El valor de la columna K significa una profundidad de intercalado en el tiempo, que puede ser de 1, 2, 4, 8, o 16... La señalización de K para cada segmento de datos se puede realizar dentro de la señalización de L1. El intercalador en frecuencia 403 que se muestra en la Fig. 42 se puede realizar anterior al intercalador en tiempo 308 como se muestra en la Fig. 37.

La Fig. 100 muestra un rendimiento de intercalado del intercalador en el tiempo como se muestra en la Fig. 99. Se supone que un valor de columna es de 2, un valor de fila es de 8, una anchura de segmento de datos es de 12 celdas de datos, y que no está ningún piloto continuo en el segmento de datos. La figura superior de la Fig. 100 es una estructura de símbolo OFDM cuando no se realiza un intercalado en el tiempo y la figura inferior de la Fig. 100 es una estructura de símbolo OFDM cuando se realiza el intercalado en el tiempo. Las celdas negras representan pilotos dispersos y las celdas que no son negras representan celdas de datos. El mismo tipo de celdas de datos representa un símbolo OFDM. En la Fig. 100, las celdas de datos que corresponden a un único símbolo OFDM se intercalan en dos símbolos. Se usa una memoria de intercalado que corresponde a ocho símbolos OFDM pero la profundidad de intercalado corresponde solamente a dos símbolos OFDM, de esta manera, no se obtiene una profundidad de intercalado completa.

La Fig. 101 se sugiere para lograr una profundidad de intercalado completa. En la Fig. 101, las celdas negras representan pilotos dispersos y las celdas que no son negras representan celdas de datos. El intercalador en el tiempo que se muestra en la Fig. 101 se puede implementar en forma de intercalador de bloques y puede intercalar segmentos de datos. En la Fig. 101, un número de columna, K representa una anchura de segmento de datos, un número de fila, N representa la profundidad de intercalado en el tiempo y el valor, K puede ser valores aleatorios es decir, K=1, 2, 3,… El proceso de intercalado incluye escribir la celda de datos de una manera de columna trenzada y leer en una dirección de las columnas, excluyendo las posiciones de piloto. Es decir, se puede decir que el intercalado se realiza de una forma trenzada fila-columna.

Además, en un transmisor, las celdas que se leen de una forma trenzada de columna de la memoria de intercalado corresponden a un único símbolo OFDM y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras se intercalan las celdas.

También, en un receptor, las celdas que se leen de una forma trenzada de columna de la memoria de desintercalado corresponden a un único símbolo OFDM y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras que se desintercalan en el tiempo las celdas.

La Fig. 102 muestra el rendimiento de intercalado en el tiempo de la Fig. 101. Para comparación con la Fig. 99, se supone que un número de filas es de 8, una anchura de segmento de datos es de 12 celdas de datos, y que no está ningún piloto continuo en el segmento de datos. En la Fig. 102, las celdas de datos que corresponden a un único símbolo OFDM se intercalan en ocho símbolos OFDM. Como se muestra en la Fig. 102, se usa una memoria de intercalado que corresponde a ocho símbolos OFDM y la profundidad de intercalado resultante que corresponde a ocho símbolos OFDM, de esta manera, se obtiene una profundidad de intercalado completa.

El intercalador en el tiempo que se muestra en la Fig. 101 puede ser ventajoso porque se puede obtener una profundidad de intercalado completa usando una memoria idéntica; la profundidad de intercalado puede ser flexible, a diferencia de la Fig. 99; por consiguiente, una longitud de trama de transmisión puede ser flexible también, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el intercalador en el tiempo usado para el segmento de datos, puede ser idéntico al método de intercalado usado para el preámbulo y también puede tener partes en común con un sistema de transmisión digital que usa OFDM general. Específicamente, el intercalador en el tiempo 308 como se muestra en la Fig. 37 se puede usar antes de que se use el intercalador en frecuencia 403

como se muestra en la Fig. 42. Con respecto a una complejidad del receptor, puede no ser requerida ninguna memoria adicional distinta de la lógica de control de dirección adicional que puede requerir una complejidad muy pequeña.

La Fig. 103 muestra un desintercalador de símbolos r308 correspondiente en un receptor. Se puede realizar el desintercalado después de recibir una salida del módulo de Extracción de Cabecera de Trama r401. En los procesos de desintercalado, comparado con la Fig. 99, se invierten los procesos de escritura y lectura de intercalado de bloques. Usando información de posición de piloto, el desintercalador en el tiempo puede realizar un desintercalado virtual no escribiendo o leyendo desde una posición de piloto en la memoria del intercalador y escribiendo o leyendo desde una posición de celda de datos en la memoria del intercalador. La información desintercalada se puede sacar en el módulo de Extracción de ModCod r307.

La Fig. 104 muestra otro ejemplo del intercalado en el tiempo. Se puede realizar la escritura en dirección diagonal y la lectura fila por fila. Como en la Fig. 101, el intercalado se realiza teniendo en cuenta las posiciones de piloto. La lectura y la escritura no se realizan para las posiciones de piloto sino que se accede a la memoria de intercalado considerando solamente las posiciones de celda de datos.

La Fig. 105 muestra un resultado de intercalado usando el método mostrado en la Fig. 104. Cuando se compara con la Fig. 102, las celdas con los mismos patrones están dispersas no solamente en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, se puede obtener una profundidad de intercalado completa tanto en los dominios del tiempo como de la frecuencia.

La Fig. 108 muestra un desintercalador de símbolos r308 de un receptor correspondiente. La salida del módulo de Extracción de Cabecera de Trama r401 se puede desintercalar. Cuando se compara con la Fig. 99, el desintercalado ha conmutado el orden de lectura y escritura. El desintercalador en tiempo puede usar la información de posición de piloto para realizar el desintercalado virtual de manera que no se realiza ninguna lectura o escritura en las posiciones de piloto sino de manera que se pueda realizar la lectura o escritura solamente en las posiciones de celda de datos. Los datos desintercalados se pueden sacar en el módulo de Extracción de ModCod r307.

La Fig. 106 muestra un ejemplo del método de direccionamiento de la Fig. 105. NT significa la profundidad de intercalado en el tiempo y ND significa anchura de segmento de datos. Se supone que un valor de fila, N es de 8, una anchura de segmento de datos es de 12 celdas de datos, y los pilotos no continuos están en un segmento de datos. La Fig. 106 representa un método de generación de direcciones para escribir datos en una memoria de intercalado en el tiempo, cuando un transmisor realiza el intercalado en el tiempo. El direccionamiento comienza a partir de una primera dirección con la Dirección de Fila (RA) = 0 y la Dirección de Columna (CA) = 0. En cada aparición de direccionamiento, RA y CA se aumentan. Para la RA, se puede realizar una operación de módulo con los símbolos OFDM usados en el intercalador en tiempo. Para la CA, se puede realizar una operación de módulo con un número de portadoras que corresponde a una anchura de segmento de datos. La RA se puede aumentar en 1 cuando las portadoras que corresponden a un segmento de datos se escriben en una memoria. Se puede realizar la escritura en una memoria solamente cuando una ubicación de la dirección actual no es una ubicación de un piloto. Si la ubicación de la dirección actual es una ubicación de un piloto, solamente se puede aumentar el valor de la dirección.

En la Fig. 106, un número de columna, K representa la anchura de segmento de datos, un número de fila, N representa la profundidad de intercalado en el tiempo y el valor, K puede ser unos valores aleatorios, es decir, K=1, 2, 3,… El proceso de intercalado puede incluir escribir celdas de datos de una forma trenzada de columna y leer en una dirección de las columnas, excluyendo las posiciones de piloto. En otras palabras, la memoria de intercalado virtual puede incluir posiciones de piloto pero las posiciones de piloto se pueden excluir en el intercalado real.

La Fig. 109 muestra el desintercalado, un proceso inverso del intercalado en el tiempo como se muestra en la Fig.

104. La escritura fila por fila y la lectura en dirección diagonal pueden restaurar las celdas en secuencias originales.

El método de direccionamiento usado en un transmisor se puede usar en un receptor. El receptor puede escribir los datos recibidos en una memoria de desintercalador en tiempo fila por fila y puede leer los datos escritos usando los valores de dirección generados y la información de ubicación de piloto que se pueden generar de una manera similar con aquélla de un transmisor. Como una manera alternativa, los valores de dirección generados y la información de piloto que fueron usados para la escritura se puede usar para leer fila por fila.

Estos métodos se pueden aplicar en un preámbulo que transmite la L1. Debido a que cada símbolo OFDM que comprende el preámbulo puede tener pilotos en ubicaciones idénticas, se pueden realizar o bien el intercalado con referencia a los valores de dirección teniendo en cuenta las ubicaciones de pilotos o bien el intercalado con referencia a los valores de dirección sin tener en cuenta las ubicaciones de pilotos. Para el caso de referirse a valores de dirección sin tener en cuenta las ubicaciones de pilotos, el transmisor almacena los datos en una memoria de intercalado en el tiempo cada vez. Para tal caso, un tamaño de memoria requerido para realizar los preámbulos de intercalado/desintercalado en un receptor o un transmisor llega a ser idéntico a un número de celdas de carga útil existentes en los símbolos OFDM usados para el intercalado en el tiempo.

La Fig. 107 es otro ejemplo de intercalado en el tiempo de L1. En este ejemplo, el intercalado en el tiempo puede situar las portadoras a todos los símbolos OFDM mientras que las portadoras se situarían todas en un único símbolo OFDM si no fue realizado ningún intercalado en el tiempo. Por ejemplo, para los datos situados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM se situará en su ubicación original. La segunda portadora del primer símbolo OFDM se situará en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la portadora de datos de orden i que se sitúa en el símbolo OFDM de orden n se situará en un índice de portadora de orden i del símbolo OFDM de orden N mod (i + n), donde i = 0, 1, 2 ..., número de portadora-1, n = 0, 1, 2,…, N-1, y N es un número de símbolos OFDM usado en el intercalado en el tiempo de L1. En este método de intercalado en el tiempo de L1, se puede decir que el intercalado para todos los símbolos OFDM se realiza de una forma trenzada como se muestra en la Fig. 107. Incluso aunque las posiciones de piloto no se ilustran en la Fig. 107, como se mencionó anteriormente, se puede aplicar el intercalado a todos los símbolos OFDM incluyendo los símbolos de piloto. Es decir, se puede decir que el intercalado se puede realizar para todos los símbolos OFDM sin considerar las posiciones de piloto o con independencia de si los símbolos OFDM son símbolos de piloto o no.

Si un tamaño de un bloque de LDPC usado en L1 es menor que un tamaño de un único símbolo OFDM, las restantes portadoras pueden tener copias de partes del bloque de LDPC o se pueden rellenar con ceros. En este punto, se puede realizar un mismo intercalado en el tiempo como anteriormente. Del mismo modo, en la Fig. 107, un receptor puede realizar el desintercalado almacenando todos los bloques usados en el intercalado en el tiempo de L1 en una memoria y leyendo los bloques en el orden en el que se han intercalado, es decir, en el orden de los números escritos en los bloques de la Fig. 107.

Cuando se usa un intercalador de bloques como se muestra en la Fig. 106, se usan dos almacenadores temporales. Específicamente, mientras que un almacenador temporal está almacenando símbolos de entrada, se pueden leer previamente los símbolos de entrada desde el otro almacenador temporal. Una vez que se realizan estos procesos para un bloque de intercalado de símbolos, el desintercalado se puede realizar conmutando el orden de lectura y de escritura, para evitar un conflicto de acceso a memoria. Este desintercalado de estilo "tenis de mesa" puede tener una lógica de generación de direcciones simple. No obstante, se puede aumentar la complejidad de los componentes físicos cuando se usan dos almacenadores temporales de intercalado de símbolos.

La Fig. 110 muestra un ejemplo de un desintercalador de símbolos r308 o r308-1 como se muestra en la Fig. 64. Este ejemplo propuesto de la invención puede usar solamente un único almacenador temporal para realizar el desintercalado. Una vez que se genera un valor de dirección por la lógica de generación de direcciones, el valor de dirección se puede sacar de la memoria del almacenador temporal y se puede realizar una operación de colocación almacenando un símbolo que se introduce en la misma dirección. Mediante estos procesos, se puede evitar un conflicto de acceso a memoria mientras se lee y escribe. Además, el desintercalado de símbolo se puede realizar usando solamente un único almacenador temporal. Los parámetros se pueden definir para explicar esta regla de generación de direcciones. Como se muestra en la Fig. 106, se puede definir un número de filas de una memoria de desintercalado como la profundidad de intercalado en el tiempo, D y se puede definir un número de columnas de la memoria de desintercalado como la anchura de segmento de datos, W. Entonces el generador de direcciones puede generar las siguientes direcciones.

la muestra de orden i en el bloque de orden j, incluyendo el piloto

i = 0, 1, 2, ....., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j(1) = Ri,j*W + Cij;

O bien

Li,j(2) = Ci,j*D + Ri,j;

Las direcciones incluyen posiciones de piloto, de esta manera, se suponen los símbolos de entrada para incluir las posiciones de piloto. Si los símbolos de entrada que incluyen solamente los símbolos de datos necesitan ser procesados, se puede requerir una lógica de control adicional que omita las direcciones correspondientes. En este punto, i representa un índice de símbolos de entrada, j representa un índice de bloque de intercalado de entrada, y N=D*W representa una longitud del bloque de intercalado. La operación Mod representa la operación de módulo que saca el resto después de la división. La operación Div representa la operación de división que saca el cociente

después de la división. Ri,j y Ci,j representan la dirección de la fila y la dirección de la columna de la entrada de símbolo de orden i del bloque de intercalado de orden j, respectivamente. Tw representa el valor de trenzado de columna para las direcciones donde se sitúan los símbolos. En otras palabras, cada columna se puede considerar como un almacenador temporal donde se realiza un trenzado independiente según los valores de Tw. Li,j representa una dirección cuando se implementa un único almacenador temporal en una memoria secuencial de una dimensión, no en dos dimensiones. Li,j puede tener valores de 0 a (N-1). Son posibles dos métodos diferentes. Li,j (1) se usa cuando la matriz de la memoria se conecta fila por fila y Li,j (2) se usa cuando la matriz de la memoria se conecta columna por columna.

La Fig. 111 muestra un ejemplo de direcciones de fila y columna para el desintercalado en el tiempo cuando D es 8 y W es 12. J empieza desde j=0 y para cada valor de j, una primera fila puede representar la dirección de la fila y una segunda fila puede representar la dirección de la columna. La Fig. 111 muestra solamente las direcciones de los primeros 24 símbolos. Cada índice de columna puede ser idéntico al índice del símbolo de entrada i.

La Fig. 113 muestra una realización de un transmisor OFDM que usa un segmento de datos. Como se muestra en la Fig. 113, el transmisor puede comprender un recorrido del PLP de datos, un recorrido de la señalización de L1, un formador de tramas, y una parte de modulación OFDM. El recorrido del PLP de datos se indica mediante bloques con líneas horizontales y líneas verticales. El recorrido de la señalización de L1 se indica mediante bloques con líneas inclinadas. Los módulos del proceso de entrada 701-0, 701-N, 701-K, y 701-M pueden comprender bloques y secuencias del módulo de interfaz de entrada 202-1, el módulo de sincronización de flujo de entrada 203-1, el módulo de compensación de retardo 204-1, el módulo de eliminación de paquetes nulos 205-1, el codificador de CRC 206-1, el módulo de inserción de cabecera en BB 207-1, y aleatorizador en BB 209 realizados para cada PLP como se muestra en la Fig. 35. Los módulos de FEC 702-0, 702-N, 702-K, y 702-M pueden comprender bloques y secuencias del codificador externo 301 y del codificador interno 303 como se muestra en la Fig. 37. Unos módulos de FEC 702-L1 usados en el recorrido de L1 pueden comprender bloques y secuencias del codificador externo 3011 y un codificador interno acortado/perforado 303-1 como se muestra en la Fig. 37. El módulo de señal de L1 700-L1 puede generar la información de L1 requerida para comprender una trama.

Los módulos de intercalado de bits 703-0, 703-N, 703-K, y 703-M pueden comprender bloques y secuencias del intercalador interno 304 y el demultiplexor de bits 305 como se muestra en la Fig. 37. El intercalador de bits 703-L1 usado en el recorrido de la L1 puede comprender bloques y secuencias del intercalador interno 304-1 y del demultiplexor de bits 305-1 como se muestra en la Fig. 37. Los módulos de correlacionador de símbolos 704-0, 704-N, 704-K, y 704-M pueden realizar funciones idénticas a las funciones del correlacionador de símbolos 306 mostrado en la Fig. 37. El módulo de correlacionador de símbolos 704-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las funciones del correlacionador de símbolos 306-1 mostrado en la Fig. 37. Los módulos de cabecera de FEC 705-0, 705-N, 705-K, y 705-M pueden realizar funciones idénticas a las funciones del módulo de inserción de Cabecera de ModCod 307 mostrado en la Fig. 37. El módulo de cabecera de FEC 705-L1 para el recorrido de la L1 puede realizar funciones idénticas a las funciones del módulo de inserción de Cabecera de ModCod 307-1 mostrado en la Fig. 37.

Los módulos de correlacionador de segmento de datos 706-0 y 706-K pueden programar los bloques de FEC a los segmentos de datos correspondientes y pueden transmitir los bloques de FEC programados, donde los bloques de FEC corresponden a los PLP que se asignan a cada segmento de datos. El bloque de correlacionador de preámbulo 707-L1 puede programar los bloques de FEC de señalización de L1 a los preámbulos. Los bloques de FEC de señalización de L1 se transmiten en preámbulos. Los módulos de intercalador en el tiempo 708-0 y 708-K pueden realizar funciones idénticas a las funciones del intercalador de símbolos 308 mostrado en la Fig. 37 que pueden intercalar segmentos de datos. El intercalador en el tiempo 708-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las funciones del intercalador de símbolos 308-1 mostrado en la Fig. 37.

Alternativamente, el intercalador en el tiempo 708-L1 usado en el recorrido de la L1 puede realizar funciones idénticas al intercalador de símbolos 308-1 mostrado en la Fig. 37, pero solamente en los símbolos de preámbulo.

Los intercaladores en frecuencia 709-0 y 709-K pueden realizar un intercalado en frecuencia en los segmentos de datos. El intercalador en frecuencia 709-L1 usado en el recorrido de la L1 puede realizar un intercalado de frecuencia según el ancho de banda del preámbulo.

El módulo de generación de pilotos 710 puede generar pilotos que son adecuados para un piloto continuo (CP), piloto disperso (SP), borde de segmento de datos, y preámbulo. Se puede construir (711) una trama a partir de la programación del segmento de datos, preámbulo, y piloto. Los bloques del módulo de IFFT 712 y el módulo de inserción de GI 713 pueden realizar funciones idénticas a las funciones de los bloques del módulo de IFFT 501 y el módulo de inserción de GI 503 mostrados en la Fig. 51, respectivamente. Por último, el módulo de DAC 714 puede convertir las señales digitales en señales analógicas y las señales convertidas se pueden transmitir.

La Fig. 114 muestra una realización de un receptor OFDM que usa un segmento de datos. En la Fig. 114, el sintonizador r700 puede realizar las funciones del módulo sintonizador/AGC r603 y las funciones del módulo de conversión descendente r602 mostrado en la Fig. 61. El ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El módulo de sincronización de tiempo/frecuencia r702 puede realizar funciones idénticas a las

funciones del módulo de sincronización de tiempo/frecuencia r505 mostrado en la Fig. 62. El módulo de detección de tramas r703 puede realizar funciones idénticas a las funciones del módulo de detección de tramas r506 mostrado en la Fig. 62.

En este punto, después de que se realice la sincronización de tiempo/frecuencia, la sincronización se puede mejorar usando un preámbulo en cada trama que se envía desde el módulo de detección de tramas r703 durante el proceso de seguimiento.

El módulo de eliminación de GI r704 y el módulo de FFT r705 pueden realizar funciones idénticas a las funciones del módulo de eliminación de GI r503 y el módulo de FFT r502 mostrados en la Fig. 62, respectivamente.

El módulo de estimación de canal r706 y módulo de Ecualización de canal r707 pueden realizar una parte de la estimación de canal y una parte de la ecualización de canal del módulo de Est/Ec de canal r501 como se muestra en la Fig. 62. El analizador de tramas r708 puede sacar un segmento de datos y un preámbulo donde se transmiten los servicios seleccionados por un usuario. Los bloques indicados por líneas inclinadas procesan un preámbulo. Los bloques indicados por líneas horizontales que pueden incluir un PLP común, procesan los segmentos de datos. El desintercalador en frecuencia r709-L1 usado en el recorrido de la L1 puede realizar el desintercalado en frecuencia dentro del ancho de banda del preámbulo. El desintercalador en frecuencia r709 usado en el recorrido del segmento de datos puede realizar el desintercalado en frecuencia dentro del segmento de datos. El decodificador de cabecera de FEC r712-L1, el desintercalador en tiempo r710-L1, y el descorrelacionador de símbolos r713-L1 usados en el recorrido de la L1 pueden realizar funciones idénticas a las funciones del módulo de extracción de ModCod r307-1, el desintercalador de símbolos r308-1, y el descorrelacionador de símbolos r306-1 mostrados en la Fig. 64.

El desintercalador de bits r714-L1 puede comprender bloques y secuencias del demultiplexor de bits r305-1 y el desintercalador interno r304-1 como se muestra en la Fig. 64. El decodificador de FEC r715-L1 puede comprender bloques y secuencias del codificador interno acortado/perforado r303-1 y el decodificador externo r301-1 mostrado en la Fig. 64. En este punto, la salida del recorrido de la L1 puede ser información de señalización de L1 y se puede enviar a un controlador del sistema para restaurar los datos de PLP que se transmiten en segmentos de datos.

El desintercalador en tiempo r710 usado en el recorrido del segmento de datos puede realizar funciones idénticas a las funciones del desintercalador de símbolos r308 mostrado en la Fig. 64. El analizador sintáctico de segmentos de datos r711 puede sacar un PLP seleccionado por el usuario a partir de los segmentos de datos y, si es necesario, un PLP común asociado con el PLP seleccionado por el usuario. Los decodificadores de cabecera de FEC r712-C y r712-K pueden realizar funciones idénticas a las funciones del módulo de extracción de ModCod r307 mostrado en la Fig. 64. Los descorrelacionadores de símbolos r713-C y r713-K pueden realizar funciones idénticas a las funciones del descorrelacionador de símbolos r306 mostrado en la Fig. 64.

El desintercalador de bits r714-C y r714-K puede comprender bloques y secuencias del demultiplexor de bits r305 y el desintercalador interno r304 como se muestra en la Fig. 64. Los decodificadores de FEC r715-C y r715-K pueden comprender bloques y secuencias del decodificador interno r303 y del decodificador externo r301 como se muestra en la Fig. 64. Por último, los módulos de proceso de salida r716-C y r716-K pueden comprender bloques y secuencias del desaleatorizador en BB r209, el módulo de eliminación de cabecera en BB r207-1, el decodificador de CRC r206-1, el módulo de inserción de paquetes nulos r205-1, el recuperador de retardos r204-1, el recuperador de reloj de salida r203-1, y una interfaz de salida r202-1 que se realizan para cada PLP en la Fig. 35. Si se usa un PLP común, se pueden transmitir el PLP común y el PLP de datos asociado con el PLP común a un recombinador de TS y se pueden transformar en un PLP seleccionado por el usuario.

Se debería señalar a partir de la Fig. 114, que en un receptor, los bloques en el recorrido de la L1 no están simétricamente secuenciados a un transmisor en contraposición al recorrido de los datos donde los bloques se sitúan simétricamente o en secuencia opuesta de un transmisor. En otras palabras, para el recorrido de los datos, se sitúan el Desintercalador en frecuencia r709, el Desintercalador en tiempo r710, el Analizador sintáctico de segmentos de datos r711, y el decodificador de cabecera de FEC r712-C y r712-K. No obstante, para el recorrido de la L1, se sitúan el Desintercalador en frecuencia r709-L1, el decodificador de cabecera de FEC r712-L1, y el desintercalador en tiempo r710-L1.

La Fig. 112 muestra un ejemplo de intercalado de bloques general en un dominio de símbolos de datos donde no se usan pilotos. Como se ve a partir de la Fig. 112a, la memoria de intercalado se puede llenar sin pilotos negros. Para formar una memoria rectangular, se pueden utilizar celdas de relleno si es necesario. En la Fig. 112a, las celdas de relleno se indican como celdas con líneas inclinadas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón piloto disperso, se requieren un total de tres celdas de relleno durante cuatro de duración de símbolos OFDM. Finalmente, en la Fig. 112b se muestran los contenidos de la memoria intercalada.

Como en la Fig. 112a, se puede realizar o bien escribir fila por fila y realizar un trenzado de columnas; o bien escribir de una forma trenzada desde el principio. La salida del intercalador puede comprender leer fila por fila desde la memoria. Los datos de salida que se han leído se pueden situar como se muestra en la Fig. 112c cuando se considera una transmisión OFDM. En este momento, por simplicidad, se puede ignorar el intercalado en frecuencia. Como se ve en la Fig. 112, la diversidad de frecuencia no es tan alta como aquélla de la Fig. 106, pero se mantiene

en un nivel similar. Por encima de todo, puede ser ventajoso porque se puede optimizar la memoria requerida para realizar el intercalado y el desintercalado. En el ejemplo, el tamaño de la memoria se puede reducir desde W * D a (W-1) * D. Según la anchura del segmento de datos llega a ser más grande, el tamaño de la memoria se puede reducir más.

Para las entradas del desintercalador en el tiempo, un receptor debería restaurar los contenidos del almacenador temporal de memoria en forma de la figura del medio de la Fig. 112 mientras que se consideran celdas de relleno. Básicamente, los símbolos OFDM se pueden leer símbolo por símbolo y se pueden guardar fila por fila. El destrenzado correspondiente al trenzado de columnas entonces se puede realizar. La salida del desintercalador se puede sacar en una forma de lectura fila por fila desde la memoria de la Fig. 112a. De esta forma, cuando se compara con el método mostrado en la Fig. 106, se puede minimizar la sobrecarga de piloto, y por consiguiente se puede minimizar la memoria de intercalado/desintercalado.

La Fig. 115 muestra un intercalado en el tiempo (Fig. 115a) y un desintercalado en el tiempo (Fig. 115b).

La Fig. 115a muestra un ejemplo de un intercalador en tiempo 708-L1 para el recorrido de la L1 de la Fig. 113. Como se muestra en la Fig. 115a, el intercalado en el tiempo para el preámbulo donde se transmite la L1, puede incluir el intercalado de las celdas de datos de L1, excluyendo los pilotos que normalmente se transmiten en el preámbulo. El método de intercalado puede incluir escribir los datos de entrada en una dirección diagonal (líneas continuas) y leer los datos fila por fila (líneas de puntos), usando métodos idénticos a los que se muestran en referencia a la Fig. 106.

La Fig. 115b muestra un ejemplo de un desintercalador en tiempo r712-L1 en el recorrido de la L1 como se muestra en la Fig. 114. Como se muestra en la Fig. 115b, para un preámbulo donde se transmite la L1, se puede realizar el desintercalado de la celda de datos de L1, excluyendo los pilotos que se transmiten regularmente en el preámbulo. El método de desintercalado puede ser idéntico al método que se muestra en la Fig. 109 donde los datos de entrada se escriben fila por fila (líneas continuas) y se leen en una dirección diagonal (líneas de puntos). Los datos de entrada no incluyen ningún piloto, por consiguiente, los datos de salida tienen celdas de datos de L1 que no incluyen tampoco un piloto. Cuando un receptor usa un único almacenador temporal en un desintercalador en tiempo para el preámbulo, se puede usar la estructura del generador de direcciones que tiene una memoria desintercaladora como se muestra en la Fig. 110.

El desintercalado (r712-L1) se puede realizar usando las operaciones de dirección como sigue:

la muestra de orden i en el bloque de orden j,

i = 0, 1, 2, ....., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j(1) = Ri,j*W + Cij;

O bien

Li,j(2) = Ci,j*D + Ri,j;

En las operaciones anteriores, una longitud de una fila, W es la longitud de una fila de una memoria de intercalado como se muestra en la Fig. 115. La longitud de la columna, D es una profundidad de intercalado en el tiempo del preámbulo, que es un número de símbolos OFDM que se requiere para transmitir los preámbulos.

La Fig. 116 muestra un ejemplo de formación de símbolos OFDM programando pilotos y preámbulos de entrada desde el formador de tramas 711 como se muestra en la Fig. 113. Las celdas en blanco forman una cabecera de L1 que es una señal de salida del módulo de cabecera de FEC 705-L1 en el recorrido de la L1, como se muestra en la Fig. 113. Las celdas grises representan pilotos continuos para el preámbulo que se generan por el módulo de generación de pilotos 710 como se muestra en la Fig. 113. Las celdas con patrones representan las celdas de señalización de L1 que son una señal de salida del correlacionador de preámbulos 707-L1 como se muestra en la Fig. 113. La Fig. 116a representa símbolos OFDM cuando el intercalado en el tiempo está apagado y la Fig. 116b representa símbolos OFDM cuando el intercalado en el tiempo está encendido. La cabecera de L1 se puede excluir del intercalado en el tiempo porque la cabecera de L1 transmite una longitud de campo de señalización de L1 y una información de marcador de intercalado en el tiempo encendido/apagado. Ello es porque la cabecera de L1 se

añade antes del intercalado en el tiempo. Como se ha mencionado, el intercalado en el tiempo se realiza excluyendo las celdas de piloto. El resto de las celdas de datos de L1 se pueden intercalar como se muestra en la Fig. 115, entonces se pueden asignar a subportadoras OFDM.

Usando los métodos y dispositivos sugeridos, entre otras ventajas es posible implementar un transmisor, receptor 5 digital eficiente y una estructura de señalización de capa física.

Transmitiendo información de ModCod en cada cabecera de trama en BB que es necesaria para la ACM/VCM y transmitiendo el resto de la señalización de la capa física en una cabecera de trama, se puede minimizar la sobrecarga de señalización.

Se puede implementar una QAM modificada para una transmisión energéticamente más eficiente o un sistema de

10 difusión digital más robusto frente al ruido. El sistema puede incluir un transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

Se puede implementar una QAM No uniforme Mejorada para una transmisión energéticamente más eficiente o un sistema de difusión digital más robusto frente al ruido. Se describe también un método de uso de la tasa de código del código de corrección de error de la NU-QAM y MQAM. El sistema puede incluir un transmisor y receptor para

15 cada ejemplo descrito y las combinaciones de los mismos.

El método de señalización de L1 sugerido puede reducir la sobrecarga en un 3~4% minimizando la sobrecarga de señalización durante la unión de canales.

Será evidente para aquellos expertos en la técnica que se pueden hacer diversas modificaciones y variaciones en la presente invención sin apartarse de la invención.

Claims

REIVINDICACIONES

1. Un método de transmisión de una señal de difusión digital de vídeo en un transmisor por cable, el método que

comprende: codificar datos de servicio incluidos en un o múltiples Conductos de Capa Física, PLP, mediante un esquema de Comprobación de Paridad de Baja Densidad, LDPC;

correlacionar los datos de servicio codificados en símbolos de datos de servicio;

construir al menos un segmento de datos en base a los símbolos de datos de servicio, cada segmento de datos que transporta uno o múltiples PLP; intercalar en el tiempo los símbolos de datos de servicio dentro del segmento de datos; codificar datos de preámbulo mediante el esquema de LDPC; correlacionar los datos de preámbulo codificados en símbolos de datos de preámbulo; intercalar en el tiempo los símbolos de datos de preámbulo excluyendo las posiciones de piloto en los símbolos de

datos de preámbulo;

construir una trama de señal en base a los símbolos de datos de preámbulo intercalados en el tiempo y los símbolos de datos de servicio intercalados en el tiempo; modular la trama de señal construida mediante un método de Multiplexación por División de Frecuencia Ortogonal,

OFDM; y transmitir la trama de señal modulada, en donde los símbolos de datos de preámbulo se dividen en bloques de ancho de banda igual y en donde un

ancho de banda del segmento de datos no excede un ancho de banda del bloque.
2. Un método de recepción de una señal de difusión digital de vídeo en un receptor por cable, el método que comprende:

recibir la señal de difusión; demodular la señal de difusión recibida mediante el uso de un método de Multiplexación por División de Frecuencia Ortogonal, OFDM;

obtener una trama de señal a partir de la señal de difusión demodulada, en donde la trama de señal comprende

símbolos de datos de preámbulo y símbolos de datos de servicio; desintercalar en el tiempo los símbolos de datos de servicio dentro de un segmento de datos, los símbolos de datos de servicio se dividen en al menos un segmento de datos, cada segmento de datos que transporta uno o múltiples Conductos de Capa Física, PLP;

descorrelacionar los símbolos de datos de servicio desintercalados en el tiempo en datos de servicio;

decodificar los datos de servicio descorrelacionados mediante un esquema de decodificación de Comprobación de Paridad de Baja Densidad, LDPC, en donde los datos de servicio se incluyen en uno o múltiples PLP; desintercalar en el tiempo los símbolos de datos de preámbulo excluyendo las posiciones de piloto en los símbolos

de datos de preámbulo; descorrelacionar los símbolos de datos de preámbulo desintercalados en el tiempo en datos de preámbulo; y decodificar los datos de preámbulo descorrelacionados mediante un esquema de decodificación de LDPC, en donde los símbolos de datos de preámbulo están divididos en bloques de ancho de banda igual y en donde un

ancho de banda del segmento de datos no excede un ancho de banda del bloque.
3. Un transmisor por cable de transmisión de una señal de difusión digital de vídeo, el transmisor por cable que comprende:

medios (702-0) para codificar datos de servicio incluidos en uno o múltiples Conductos de Capa Física, PLP, mediante un esquema de Comprobación de Paridad de Baja Densidad, LDPC;

medios (704-0) para correlacionar los datos de servicio codificados en símbolos de datos de servicio;

medios (706-0) para construir al menos un segmento de datos en base a los símbolos de datos de servicio, cada segmento de datos que transporta uno o múltiples PLP; medios (708-0) para intercalar en el tiempo los símbolos de datos de servicio dentro del segmento de datos; medios (702-L1) para codificar datos de preámbulo mediante el esquema de LDPC;

medios (704-L1) para correlacionar los datos de preámbulo codificados en símbolos de datos de preámbulo; medios (708-L1) para intercalar en el tiempo los símbolos de datos de preámbulo excluyendo las posiciones de piloto en los símbolos de datos de preámbulo;

medios (711) para construir una trama de señal en base a los símbolos de datos de preámbulo intercalados en el tiempo y los símbolos de datos de servicio intercalados en el tiempo; medios (712) para modular la trama de señal construida mediante un método OFDM; y

medios para transmitir la trama de señal modulada, en donde los símbolos de datos de preámbulo se dividen en bloques de ancho de banda igual y en donde un ancho de banda del segmento de datos no excede un ancho de banda del bloque.
4. Un receptor por cable de recepción de una señal de difusión digital de vídeo, el receptor por cable que comprende:

medios (r700) para recibir la señal de difusión;

medios (r702) para demodular la señal de difusión recibida mediante el uso de un método de Multiplexación por División de Frecuencia Ortogonal, OFDM;

medios (r708) para obtener una trama de señal a partir de la señal de difusión demodulada, en donde la trama de señal comprende símbolos de datos de preámbulo y símbolos de datos de servicio;

medios (r711) para desintercalar en el tiempo los símbolos de datos de servicio dentro de un segmento de datos, los símbolos de datos de servicio se dividen en al menos un segmento de datos, cada segmento de datos que transporta uno o múltiples Conductos de Capa Física, PLP;

medios (r713-C) para descorrelacionar los símbolos de datos de servicio desintercalados en el tiempo en datos de servicio;

medios (r715-C) para decodificar los datos de servicio descorrelacionados mediante un esquema de decodificación de LDPC, en donde los datos de servicio se incluyen en uno o múltiples PLP;

medios (r710-L1) para desintercalar en el tiempo los símbolos de datos de preámbulo excluyendo las posiciones de piloto en los símbolos de datos de preámbulo;

medios (r713-L1) para descorrelacionar los símbolos de datos de preámbulo desintercalados en el tiempo en datos de preámbulo; y

medios (r715-L1) para decodificar los datos de preámbulo descorrelacionados mediante un esquema de decodificación de LDPC,

en donde los símbolos de datos de preámbulo se dividen en bloques de ancho de banda igual y en donde un ancho de banda del segmento de datos no excede un ancho de banda del bloque.