PT2424146E

PT2424146E - Dispositivo para a transmissão e recepção de um sinal e processo para a transmissão e recepção de um sinal

Info

Publication number: PT2424146E
Application number: PT111898805T
Authority: PT
Inventors: Woo Suk Ko; Sang Chul Moon
Original assignee: Lg Electronics Inc
Priority date: 2009-02-13
Filing date: 2009-06-03
Publication date: 2013-04-11
Also published as: EP2424146A1; EP2424145B1; US10090859B2; ES2429030T3; US20150333770A1; ES2402819T3; US8503551B2; SI2424146T1; US20140016720A1; PT2219313E; US20170353196A1; PL2219313T3; CN102100067A; ATE535069T1; EP2219313B1; US9094136B2; EP2424145A1; DK2219313T3; US20110286535A1; US8897390B2

Description

ΡΕ2424146 1

DESCRIÇÃO "DISPOSITIVO PARA A TRANSMISSÃO E RECEPÇÃO DE UM SINAL E PROCESSO PARA A TRANSMISSÃO E RECEPÇÃO DE UM SINAL"

Antecedentes da invenção Campo da invenção A presente invenção refere-se a um processo para a transmissão e recepção de um sinal e a um dispositivo para a transmissão e recepção de um sinal, e mais particularmente, a um processo para a transmissão e recepção de um sinal e a um dispositivo para a transmissão e recepção de um sinal, que são passíveis de melhorar a eficiência da transmissão de dados.

Descrição da técnica relacionada

Com o desenvolvimento da tecnologia de transmissão digital, os utilizadores passaram a receber uma imagem em movimento de alta definição (HD). Com o desenvolvimento continuo de um algoritmo de compressão e alto desempenho de hardware, será proporcionado aos utilizadores um melhor ambiente no futuro. Um sistema de televisão digital (DTV) pode receber um sinal de radiodifusão digital e fornecer uma variedade de serviços adicionais aos utilizadores, bem como um sinal de video e um sinal de áudio. 2 ΡΕ2424146 A radiodifusão de vídeo digital (Digital Video Broadcasting (DVB) - C2) é a terceira especificação a unir-se à família DVB de sistemas de transmissão de segunda geração. Desenvolvida em 1994, a DVB-C actual encontra-se implantada em mais de 50 milhões de sintonizadores de cabo em todo o mundo. Em consonância com os outros sistemas de segunda geração DVB, o DVB-C2 utiliza uma combinação de códigos de baixa densidade com controlo de paridade (Low-density parity-check - LDPC) e BCH. Esta correcção poderosa de erros de reencaminhamento (Forward Error correction -FEC) proporciona cerca de 5dB de melhoria do rácio portadora-ruído em relação ao DVB-C. Esquemas adequados de intercalamento de bits optimizam a robustez geral do sistema FEC. Prolongado por um cabeçalho, esses quadros são denominados de condutas de camada física (Physical Layer Pipes - PLP) . Um ou mais dessas PLPs são multiplexadas transformando-se numa fatia de dados. Dois intercalamentos dimensionais (nos domínios do tempo e da frequência) são aplicados a cada parcela permitindo ao receptor eliminar o impacto das deficiências das rajadas e da interferência selectiva da frequência tal como entrada de uma única frequência .

Com o desenvolvimento dessas tecnologias de radiodifusão digital, aumentou a exigência por um serviço, tal como um sinal de vídeo e um sinal de áudio e a dimensão dos dados desejados pelos utilizadores ou o número de canais de transmissão aumentou gradualmente. A menção na ΡΕ2424146

Internet da ETSI sobre a rádio difusão video digital (DVB) "Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)", Outubro 2008, descreve a codificação e modulação do canal para serviços de televisão digital.

Sumário da invenção

Sendo assim, a presente invenção refere-se a um processo para a transmissão e recepção de um sinal e a um dispositivo para a transmissão e recepção de um sinal que substancialmente evita um ou mais problemas devido às limitações e desvantagens da técnica relacionada.

Um objectivo da presente invenção é o de proporcionar um processo para a transmissão e recepção de um sinal e um dispositivo para a transmissão e recepção de um sinal, que são passíveis de melhorar a eficiência da transmissão de dados.

Um outro objectivo da presente invenção é o de proporcionar um processo para a transmissão e recepção de um sinal e um dispositivo para a transmissão e recepção de um sinal, que são passíveis de melhorar a capacidade de correcção de erro de bits que configuram um serviço.

As vantagens adicionais, objectos e caracterís-ticas da invenção serão apresentados em parte na descrição que se segue e em parte se tornarão evidentes para o 4 ΡΕ2424146 técnico após análise do seguinte. Os objectivos e outras vantagens da invenção podem ser realizados e alcançados pela estrutura especialmente assinalada na descrição e reivindicações da mesma bem como nos desenhos anexos.

Para alcançar estes objectivos, a presente invenção proporciona um transmissor para transmitir dados de radiodifusão, compreendendo o transmissor: primeiro meio de codificação de correcção de erros sem canal de retorno, FEC, para codificar em FEC pipe de camada fisica, dados PLP; segundo meio de codificação em FEC para codificar em FEC os dados de sinalização de camada 1; meio para a construção de fatias de dados para a construção de pelo menos uma fatia de dados que transporta os dados PLP codificados em FEC; meio de construção de quadro para montar a pelo menos uma fatia de dados e os dados de sinalização de camada 1 codificados em FEC para formar um quadro de sinal, em que o transmissor se encontra configurado para processar os dados de sinalização de camada 1, em que os dados de sinalização de camada 1 inclui informação Dslice_ID que identifica a, pelo menos, uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal, ou PLP de dados agrupados, incluindo ainda os dados de sinalização da camada 1 uma informação PLP_bundle_Flag, indicando a PLP_bundle_Flag se ou não a PLP se encontra agrupada a outras PLP s dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em várias fatias de dados. 5 ΡΕ2424146

Ainda uma outra forma de realização da presente invenção proporciona um receptor para processamento de dados de transmissão, compreendendo o receptor: meio de análise sintáctica de quadros para analisar sintacticamente um quadro de sinal com pelo menos uma fatia de dados que transporta uma ou mais pipes de camada fisica, PLP, dados e um cabeçalho de quadro que inclui dados de sinalização de camada 1 e emitir a pelo menos uma fatia de dados e os dados de sinalização da camada 1; meio de análise sintáctica de fatia de dados para analisar sintacticamente a pelo menos uma fatia de dados e emitir os dados PLP; primeiro meio de descodificação de correcção de erros sem canal de retorno, FEC, para a descodificação FEC dos dados PLP; e segundo meio de descodificação FEC para a descodificação FEC dos dados de sinalização da camada 1, em que o receptor se encontra configurado para processar os dados de sinalização da camada 1, em que os dados de sinalização da camada 1 incluem informação Dslice_ID que identifica a pelo menos uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 inclui ainda uma informação PLP_type indicando se uma PLP é uma PLP comum ou uma PLP de dados normal, ou PLP de dados agrupados, compreendendo os dados de sinalização da camada 1 ainda uma informação PLP_bundle_Flag, indicando a informação PLP_bundle_Flag se ou não a PLP se encontra agrupada a outras PLP dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em várias fatias de dados. 6 ΡΕ2424146

Ainda uma outra forma de realização da presente invenção proporciona um processo para receber dados de transmissão, compreendendo o processo: analisar sintacti-camente um quadro de sinal com pelo menos uma fatia de dados que transporta uma ou mais pipes de camada fisica, PLP, dados e um cabeçalho de quadro que inclui dados de sinalização de camada 1 e emitir a pelo menos uma fatia de dados e os dados de sinalização da camada 1; analisar sintaticamente a pelo menos uma fatia de dados e emitir os dados PLP; descodificar em correcção de erros sem canal de retorno, FEC, os dados PLP; e descodificar em FEC os dados de sinalização da camada 1, em que os dados de sinalização da camada 1 incluem informação Dslice_ID que identifica a pelo menos uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem ainda uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal, ou uma PLP de dados agrupados, compreendendo os dados de sinalização da camada 1 ainda uma informação PLP_bundle_Flag, indicando a informação PLP _bundle_Flag se ou não a PLP se encontra agrupada a outras PLP dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmul-tiplexada em várias fatias de dados.

Ainda uma outra forma de realização da presente invenção proporciona um processo para transmitir dados de emissão, compreendendo o processo: codificação de correcção de erros sem canal de retorno, FEC, para codificar dados de 7 ΡΕ2424146 pipe de camada física, PLP; codificar em FEC os dados de sinalização de camada 1; construir pelo menos uma fatia de dados que transporta os dados PLP codificados em FEC; construir a pelo menos uma fatia de dados e os dados de sinalização de camada 1 codificados em FEC para formar um quadro de sinal, em que os dados de sinalização de camada 1 incluem informação Dslice_ID que identifica a, pelo menos, uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal, ou PLP de dados agrupados, incluindo ainda os dados de sinalização da camada 1 uma informação PLP_bundle_Flag, indicando a PLP_bundle_Flag se ou não a PLP se encontra agrupada a outras PLP s dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em várias fatias de dados.

Descrição das formas de realização preferidas

Os desenhos anexos, que se encontram incluídos para proporcionar uma maior compreensão da invenção, constituindo uma parte deste pedido, ilustram forma(s) de realização da invenção e juntamente com a descrição serve(m) para explicar o princípio da invenção. As figuras representam:

Figura 1 exemplo de sistema de transmissão digital.

Figura 2 exemplo de um processador de entrada.

Figura 3 informação que pode ser incluída na banda base (BB) . - 8 - exemplo de módulo BICM. exemplo de codificador encurtado/puncionado. exemplo de aplicação de várias constelações, outro exemplo de casos onde é considerada a compatibilidade entre os sistemas convencionais, estrutura de quadro que compreende o preâmbulo para a sinalização Ll e simbolo de dados para dados PLP. exemplo de construtor de quadros. exemplo de módulo de inserção de piloto 404 tal como apresentado na fiqura 4. estrutura de SP. nova estrutura SP ou padrão piloto (PP5'). estrutura PP5' sugerida. relacionamento entre simbolo de dados e preâmbulo. outro relacionamento entre simbolo de dados e preâmbulo. exemplo de perfil de atrasos de canal por cabo. estrutura piloto dispersa que utiliza z=56 e z=l12. exemplo de modulador baseado em OFDM. exemplo de estrutura de preâmbulo. exemplo de descodificação do preâmbulo. processo para conceber preâmbulo mais optimizado. outro exemplo de estrutura de preâmbulo outro exemplo de descodificação de preâmbulo. exemplo de estrutura de preâmbulo. exemplo de descodificação Ll. 9 ΡΕ2424146

Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura 26 exemplo de processador analógico. 27 exemplo de sistema de recepção digital. 28 exemplo de processador analógico utilizado no receptor. 29 exemplo de desmodulador. 30 exemplo de analisador sintáctico de quadros. 31 exemplo de desmodulador BICM. 32 exemplo de descodificação LDPC utilizando encurtamento/puncionagem. 33 exemplo de processador de saida. 34 exemplo de taxa de repetição de bloco Ll de 8 MHz . 35 exemplo de taxa de repetição de bloco Ll de 8 MHz . 36 nova taxa de repetição de bloco Ll de 7.61 MHz. 37 exemplo de sinalização Ll que é transmitida no cabeçalho do quadro. 38 resultado do preâmbulo e simulação da estrutura Ll. 39 exemplo de intercalador de simbolos. 40 exemplo de uma transmissão de bloco Ll. 41 outro exemplo de sinalização Ll transmitida dentro de um cabeçalho de quadro. 42 um exemplo de intercalamento/desintercalamento de frequência ou tempo. 43 quadro analisando a informação complementar da sinalização Ll, que é transmitida no cabeçalho FECFRAME no módulo de inserção de cabeçalho ModCod 307 no trajecto de dados do módulo BICM apresentado na figura 3. 10 ΡΕ2424146

Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura 44 estrutura para cabeçalho FECFRAME para minimizar a informação complementar. 45 desempenho da taxa de erro de bit (BER) da protecção Ll acima mencionada. 46 exemplos de um quadro de transmissão e estrutura de quadro FEC. 47 exemplo de sinalização Ll. 48 exemplo de pré-sinalização Ll. 49 estrutura do bloco de sinalização Ll. 50 intercalação no tempo Ll. 51 exemplo de extracção de informação de modulação e código. 52 outro exemplo de pré-sinalização Ll. 53 exemplo de agendamento de bloco de sinalização Ll que é transmitido no preâmbulo. 54 exemplo de pré-sinalização Ll onde é considerado um reforço da potência. 55 exemplo de sinalização Ll. 56 outro exemplo de extracção de informação de modulação e código. 57 outro exemplo de extracção de informação de modulação e código. 58 exemplo de pré-sincronização Ll. 59 exemplo de pré-sinalização Ll. 60 exemplo de sinalização Ll. 61 exemplo de trajecto de sinalização Ll. 62 outro exemplo de sinalização Ll transmitida dentro de um cabeçalho de quadro. 63 outro exemplo de sinalização Ll transmitida dentro de um cabeçalho de quadro. 11 ΡΕ2424146

Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura

Figura

Figura 64 outro exemplo de sinalização Ll transmitida dentro de um cabeçalho de quadro. 65 exemplo de sinalização Ll. 66 exemplo de intercalador de simbolos. 67 desempenho de intercalação do intercalador no tempo da figura 66. 68 exemplo de intercalador de simbolos. 69 desempenho de intercalação do intercalador no tempo da figura 68. 70 exemplo de desintercalador de simbolo. 71 outro exemplo de intercalador no tempo. 72 resultado de intercalação utilizando o processo apresentado na figura 71. 73 exemplo de processo de endereçamento da figura 72 . 74 outro exemplo de intercalação no tempo Ll. 75 exemplo de desintercalador de simbolo. 76 outro exemplo de desintercalador. 77 exemplo de desintercalador de simbolo. 78 exemplo de endereços de linha e coluna para desintercalação no tempo. 79 exemplo de intercalação geral em bloco num domínio de simbolo de dados onde os pilotos não são utilizados. 80 exemplo de um transmissor OFDM que utiliza fatia de dados. 81 exemplo de um receptor OFDM que utiliza fatia de dados. 82 exemplo de intercalador no tempo e um exemplo de desintercalador no tempo. 12 exemplo de simbolos que formam OFDM. exemplo de intercalador no tempo (Time Inter- leaver - - TI) . exemplo de intercalador no tempo (Time Inter- leaver - - TI) . exemplo de uma estrutura de preâmbulo num trans- missor e um exemplo de um processo num receptor. exemplo de um processo num receptor para obter L1_XFEC_FRAME do preâmbulo. exemplo de uma estrutura de preâmbulo num transmissor e um exemplo de um processo num receptor. exemplo de um intercalador no tempo (Time Inter- leaver - - TI) . exemplo de um transmissor OFDM que utiliza fatia de dados. exemplo dados. de um receptor OFDM que utiliza fatias de exemplo de um intercalador no tempo (Time Inter- leaver - - TI) . exemplo de um desintercalador no tempo (Time De-

Interleaver - TDI) . exemplo de intercalador no tempo (Time Inter- leaver - - TI) . exemplo de fluxo de intercalação e desinter- caiação no tempo de preâmbulos. parâmetro de profundidade de intercalação no tempo na sinalização Ll de cabeçalho. exemplo de uma sinalização Ll de cabeçalho, estrutura Ll, e um processo de zona de preenchimento . 13 ΡΕ2424146

Figura 98 exemplo de Figura 99 exemplo de Figura 100 exemplo de Figura 101 exemplo de Figura 102 exemplo de Figura 103 exemplo de Figura 104 exemplo de Figura 105 exemplo de Figura 10 6 exemplo de Figura 107 exemplo de Figura 108 exemplo de Figura 10 9 exemplo de tura Ll, e Figura 110 exemplo de Figura 111 exemplo de Figura 112 exemplo de Figura 113 exemplo de Figura 114 exemplo de pos de PLP Figura 115 exemplo de de um receptor DVB-C2 convencional com sintonizador individual de 8MHz.

Figura 116 exemplo de fluxo de acção de descodificação LI e L2 de um receptor DVB-C2 muito apreciado com vários sintonizadores ou um único sintonizador de banda larga.

Figura 117 exemplo de uma sinalização L2 para C2.

Figura 118 exemplo de duração do símbolo OFDM activo.

Figura 119 exemplo de valores de intervalo de guarda. 14 ΡΕ2424146

Figura 120 exemplo de sinalização Ll

Figura 121 exemplo de intercalador no tempo de bloco Ll.

Descrição das formas de realização preferidas

Será feita agora referência pormenorizada às formas de realização preferidas da presente invenção, exemplos esses que se encontram ilustrados nos desenhos anexos. Sempre que possivel, serão utilizados os mesmos números de referência em todos os desenhos para designar as mesmas ou partes semelhantes.

Na descrição a seguir, o termo "serviço" é indicativo de qualquer conteúdo difundido que pode ser transmitido/recebido pelo dispositivo de transmissão/re-cepção de sinal. A figura 1 mostra um exemplo de sistema de transmissão digital de acordo com uma forma de realização da presente invenção. As entradas podem incluir um número de fluxos MPEG-TS ou fluxos GSE (General Stream Encapsu-lation) . Um processador de entrada 101 pode adicionar parâmetros de transmissão ao fluxo de entrada e executar agendamentos para um módulo BICM 102. O módulo BICM 102 pode adicionar redundância e intercalar dados para correcção de erros de canal de transmissão. Um construtor de quadros 103 pode construir quadros adicionando a informação de sinalização da camada fisica e pilotos. Um modulador 104 pode executar a modulação nos simbolos de ΡΕ2424146 entrada em processos eficientes. Um processador analógico 105 pode executar vários processos para converter sinais de entrada digitais em sinais de saida analógicos. A figura 2 mostra um exemplo de um processador de entrada. O fluxo de entrada MPEG-TS ou GSE pode ser transformado pelo pré-processador de entrada num total de n fluxos que serão processados independentemente. Cada um destes fluxos pode ser um quadro TS completo que inclui componentes de vários serviços ou um quadro TS minimo que inclui componente de serviço (isto é video ou áudio). Além disso, cada um destes fluxos pode ser um fluxo GSE que transmite vários serviços ou um único serviço. A interface de entrada 202-1 pode atribuir vários bits de entrada iguais à capacidade máxima do campo de dados de um quadro de banda base (BB). Uma zona de preenchimento pode ser inserida para completar a capacidade do bloco de código LDPC/BCH. O sincronizador de fluxo de entrada 203-1 pode proporcionar um mecanismo para regenerar, no receptor, o relógio do fluxo de transporte (ou fluxo genérico em pacotes), a fim de garantir taxas e atrasos de bits constantes extremidade-a-extremidade.

De modo a permitir a recombinação do fluxo de transporte sem exigir memória adicional no receptor, os fluxos de transporte de entrada são atrasados por compensadores de atraso 204-l~n considerando os parâmetros do intercalamento dos PLPs de dados num grupo e o PLP comum 16 ΡΕ2424146 correspondente. 0 módulo de apagar 205-l~n de pacote de tamanho zero pode aumentar a eficiência de transmissão através da remoção de pacotes de tamanho zero inseridos em caso de serviço VBR (variable bit rate - taxa de bits variável). Os módulos codificadores de verificação ciclica de redundância (Cyclic Redundancy Check - CRC) 206-1 podem adicionar paridade CRC para aumentar a confiabilidade da transmissão de quadro BB. Os módulos de inserção de cabeçalho (207-l~n) BB podem adicionar o cabeçalho do quadro BB numa parte inicial do quadro BB. A informação que pode ser incluida no cabeçalho BB encontra-se apresentada na figura 3.

Um módulo de fusão/corte 208 pode executar o corte em fatias do quadro BB de cada PLP, fundindo quadros BB de vários PLPs, e agendando cada quadro BB dentro de um quadro de transmissão. Por isso, o módulo de fusão/corte 208 pode emitir informação de sinalização Ll que se refere à atribuição de PLP no quadro. Por último, um módulo misturador BB 209 pode randomizar fluxos de bits de entrada para minimizar a correlação entre os bits dentro de fluxos de bits. Os módulos a sombreado na figura 2 são módulos usados quando o sistema de transmissão utiliza um único PLP, sendo os outros módulos na figura 2 módulos usados quando o dispositivo de transmissão utiliza vários PLPs. A figura 4 mostra uma forma de realização do módulo BICM de acordo com a presente invenção. A figura 4a mostra um BICM para um trajecto de dados e A figura 4b mostra um BICM para um trajecto de sinalização Ll. 17 ΡΕ2424146

Em relação agora à figura 4a, um codificador externo 301 e um codificador interno 303 podem adicionar redundância a fluxos de bits de entrada para a correcção de erros. Um intercalador externo 302 e um intercalador interno 304 podem intercalar bits para evitar erro de rajada. O intercalador externo 302 pode ser omitido se o BICM for especificamente para DVB-C2. Um desmultiplexador de bits 305 pode controlar a fiabilidade de cada bit emitido pelo intercalador interno 304. Um mapeador de simbolo 306 pode mapear os fluxos de bits de entrada para fluxos de simbolos. Nesse momento, é possivel utilizar qualquer de uma QAM convencional, uma MQAM que utiliza o BRGC acima descrito para a melhoria do desempenho, uma NU-QAM que utiliza modulação não-uniforme, ou uma NU-MQAM que utiliza BRGC aplicado de modulação não-uniforme para melhoria do desempenho. Para construir um sistema que é mais robusto contra o ruído, podem ser consideradas as combinações de modulações que utilizam MQAM e/ou NU-MQAM dependendo da taxa de código do código de correcção de erros e da capacidade de constelação. Neste momento, o mapeador de símbolo 306 pode utilizar uma constelação adequada de acordo com a taxa de código e capacidade de constelação. A figura 6 mostra um exemplo de tais combinações. O caso 1 mostra um exemplo de utilização exclusiva de NU-MQAM à taxa de código baixa para implantação simplificada do sistema. O caso 2 mostra um exemplo de utilização de constelação optimizada a cada taxa de código. 18 ΡΕ2424146 0 transmissor pode enviar informação sobre a taxa de código do código de correcção de erros e sobre a capacidade da constelação para o receptor de tal forma que o receptor pode utilizar uma constelação adequada. A figura 7 mostra um outro exemplo de casos em que a compatibilidade entre os sistemas convencionais é considerada. Adicionalmente aos exemplos são possíveis combinações adicionais para opti-mizar o sistema. 0 módulo de inserção 307 do cabeçalho ModCod apresentado na figura 4 pode obter informação de retorno de codificação e modulação adaptativa (Adaptive coding and modulation - ACM) /de codificação e modulação variável (Variable coding and modulation - VCM) e adicionar informação de parâmetro utilizada na codificação e modulação para um bloco FEC como cabeçalho. O cabeçalho do tipo de modulação/taxa de código (ModCod) pode incluir a seguinte informação: * Tipo de FEC (1 bit) - LDPC longo ou curto * Taxa de código (3 bits)

* Modulação (3 bits) - até 64K QAM * Identificador PLP (8 bits) O intercalador de símbolos 308 pode realizar o intercalamento no domínio dos símbolos para obter efeitos adicionais de intercalamento. Processos semelhantes realizados no trajecto dos dados podem ser realizados no trajec-to de sinalização Ll mas possivelmente com parâmetros 19 ΡΕ2424146 diferentes 301-1 - 308-1. Neste ponto pode ser utilizado um codificador encurtado/puncionado 303-1 para código interno. A figura 5 mostra um exemplo de codificação LDPC utilizando encurtamento/puncionagem. O processo de encurtamento pode ser realizado em blocos de entrada que apresentam menos bits do que um número necessário de bits para a codificação LDPC dado que tantos zero bits necessários para a codificação LDPC podem ser preenchidos pelo módulo de zona de preenchimento zero 301c. Os fluxos de bits de entrada de zonas de preenchimento zero podem apresentar bits de paridade através do codificador LDPC 302c. Nesse momento, para fluxos de bits que correspondem a fluxos de bits originais, os zeros podem ser removidos (303c) e para fluxos de bits de paridade, o puncionamento pode ser executado de acordo com as taxas de código pelo módulo de puncionagem de paridade 304c. Estes fluxos processados de bits de informação e fluxos de bits de paridade podem ser multiplexados em sequências originais e emitidos pelo Mux 305c. A figura 8 mostra uma estrutura de quadro que compreende o preâmbulo para a sinalização LI e símbolo de dados para dados PLP. Pode-se observar que o preâmbulo e os símbolos de dados são gerados ciclicamente, utilizando um quadro como uma unidade. Os símbolos de dados incluem PLP tipo 0 que é transmitido utilizando uma modulação/codi-ficação fixa e PLP tipo 1 que é transmitido utilizando uma modulação/codificação variável. Para PLP tipo 0, a 20 ΡΕ2424146 informação tal como a modulação, tipo de FEC, e taxa de código FEC são transmitidos no preâmbulo (veja figura 9 para módulo de inserção de cabeçalho do quadro 401) . Para PLP tipo 1, a informação correspondente pode ser transmitida num cabeçalho de bloco FEC de um simbolo de dados (veja figura 3 para módulo de inserção de cabeçalho ModCod 307) . Pela separação de tipos PLP, a informação complementar ModCod pode ser reduzida em 3~4% de uma taxa de transmissão total, para PLP tipo 0 que é transmitido a uma taxa de bits fixa. Num receptor, para a modulação fixa/codificação PLP do PLP tipo 0, o removedor de cabeçalho do quadro r401 apresentado na figura 30 pode extrair informação sobre a modulação e taxa do código FEC e fornecer a informação extraida a um módulo de descodificação BICM. Para modulação/codificação variável PLP de PLP tipo 1, o extractor ModCod, r307, r307-l apresentado na figura 31 pode extrair e fornecer os parâmetros necessários para a descodificação BICM. A figura 9 mostra um exemplo de um construtor de quadros. Um módulo de inserção de cabeçalho de quadro 401 pode formar um quadro de fluxos de simbolos de entrada e pode adicionar o cabeçalho do quadro na frente de cada quadro transmitido. 0 cabeçalho do quadro pode incluir a seguinte informação: * Número de canais ligados (4 bits) * Intervalo de guarda (2 bits) * PAPR (2 bits) * Padrão piloto (2 bits) 21 ΡΕ2424146 * Identificação do sistema digital (16 bits) * Identificação do quadro (16 bits) * Comprimento do quadro (16 bits) - número de simbolos de multiplexação ortogonal por divisão de frequências (OFDM) por quadro * Comprimento do superquadro (16 bits) - número de quadros por superquadro * Número de PLPs (8 bits)

* Para cada PLP PLP Identification (8 bits)

Channel bonding id (4 bits) PLP start (9 bits) PLP type (2 bits) - common PLP or others PLP payload type (5 bits) MC type (1 bit) - fixed/variable modulation & coding if MC type == fixed modulation & coding FEC type (1 bits) - long or short LDPC Coderate (3 bits)

Modulation (3 bits) - up-to 64K QAM end if;

Number of notch channels (2 bits) for each notch Notch start (9 bits)

Notch width (9 bits) end for; PLP width (9 bits) - max number of FEC blocks of PLP PLP time interleaving type (2 bits) end for; * CRC-32 (32 bits) 22 ΡΕ2424146 0 ambiente de ligação de canal é assumido para informação Ll transmitida no cabeçalho do quadro, sendo os dados que correspondem a cada fatia de dados definidos como PLP. Por isso, a informação tal como o identificador PLP, identificador de ligação de canal, e endereço de inicio de PLP é necessária para cada canal utilizado na ligação. Uma forma de realização da presente invenção sugere transmitir o campo ModCod no cabeçalho do quadro FEC se o tipo PLP suportar modulação variável/codificação e transmitir campo ModCod no cabeçalho do quadro se o tipo PLP suportar modulação fixa/codificação para reduzir a informação complementar da sinalização. Adicionalmente, se existir uma banda de entalhe para cada PLP, ao transmitir o endereço de inicio do entalhe e a sua largura, podem tornar-se desnecessárias as portadoras correspondentes de descodificação no receptor. A figura 10 mostra um exemplo de padrão piloto (PP5) aplicado num ambiente de ligação de canal. Tal como apresentado, se as posições SP forem coincidentes com as posições do preâmbulo piloto, pode surgir uma estrutura piloto irregular. A figura 10a mostra um exemplo de módulo de inserção de piloto 404 tal como apresentado na figura 9. Tal como representado na figura 10a, se for utilizada uma banda de uma só frequência (por exemplo 8 MHz) , a largura de banda disponível é de 7,61 MHz, mas se se encontrarem 23 ΡΕ2424146 ligadas várias bandas de frequência, as bandas de guarda pode ser removidas, sendo que, deste modo, a eficiência da frequência pode aumentar consideravelmente. A figura 10b é um exemplo do módulo de inserção do preâmbulo 504 tal como apresentado na figura 18 que é transmitido na parte frontal do quadro e mesmo com ligação de canal, o preâmbulo apresenta uma taxa de repetição de 7,61 MHz, que é a largura de banda do bloco Ll. Esta é uma estrutura considerando a largura de banda de um sintonizador que executa o varrimento inicial do canal.

Existem padrões piloto para ambos, o preâmbulo e os símbolos de dados. Para o símbolo de dados, podem ser usados padrões piloto difundidos (scattered pilot - SP). Os padrões piloto (PP5) e padrões piloto (PP7) de T2 podem ser bons candidatos para a interpolação somente de frequência. PP5 tem x=12, y=4, z = 48 para GI = l/64 e PP7 tem x=24, y=4, z=96 para GI=1/128. É também possível tempo de interpolação adicional para uma melhor estimativa de canal. Os padrões piloto para preâmbulo podem cobrir todas as posições piloto possíveis para a aquisição inicial do canal. Adicionalmente, as posições do preâmbulo piloto devem ser coincidentes com as posições SP, sendo desejado um padrão piloto único para ambos, o preâmbulo e o SP. Os preâmbulos piloto podem também ser utilizados para a interpolação no tempo e todos os preâmbulos podem apresentar um padrão piloto idêntico. Estes requisitos são importantes para a detecção de C2 no varrimento e necessários para a estimativa offset da frequência com correlação da sequência de codificação. 24 ΡΕ2424146

Num ambiente de ligação de canal, a coincidência nas posições piloto deve também ser mantida para a ligação do canal porque a estrutura piloto irregular pode prejudicar o desempenho da interpolação.

Em pormenor, se uma distância z entre pilotos difundidos (SP s) num simbolo OFDM for de 4 8 e se uma distância y entre SPs que correspondem a uma portadora SP especifica ao longo do eixo do tempo for de 4, uma dis tância efetiva x após a interpolação no tempo torna-se 12. Isto é quando a fracção do intervalo de guarda (GI) é de 1/64. Se a fracção GI for de 1/128, pode ser utilizado x=24, y=4, e z = 96. Se for utilizada a ligação de canal, as posições SP podem ser realizadas coincidentes com as posições do preâmbulo piloto gerando pontos não-continuos na estrutura piloto difundida.

Nesse momento, as posições do preâmbulo piloto podem ser coincidentes com todas as posições de SP do simbolo de dados. Quando é utilizada a ligação do canal, a fatia de dados onde um serviço é transmitido, pode ser determinada independentemente da granularidade da largura de banda de 8 MHz. Contudo, para reduzir a informação complementar para o endereçamento da fatia de dados, pode ser escolhida a transmissão que inicia na posição SP e que termina na posição SP.

Quando um receptor recebe tais SPs, se necessário, a estimativa de canal (r501) apresentada na 25 ΡΕ2424146 figura 29 pode executar a interpolação no tempo para obter os pilotos apresentados em linhas a ponteado na figura 10 e executar a interpolação da frequência. Nesse momento, para os pontos não-contínuos dos quais os intervalos se encontram assinalados como '32' na figura 10a, pode ser implementada a execução de interpolações à esquerda e direita separadamente ou executar interpolações em apenas um lado, executando depois a interpolação no outro lado utilizando as posições piloto já interpoladas, em que pode ser implementado o intervalo de 12 como ponto de referência. Nesse momento, a largura da fatia de dados pode variar dentro de 7,61 MHz, sendo que deste modo pode minimizar o consumo de energia executando a estimativa de canal e descodificando apenas as subportadoras necessárias. A figura 11 mostra um outro exemplo de PP5 aplicado no ambiente de ligação de canal ou uma estrutura de SP para manter a distância efectiva x como 12 para evitar a estrutura SP irregular apresentada na figura 10 quando é utilizada a ligação de canal. Tal como apresentado, se a distância SP for mantida consistente em caso de ligação de canal, não haverá qualquer problema na interpolação da frequência mas as posições piloto entre os símbolos de dados e preâmbulo podem não ser coincidentes. Por outras palavras, esta estrutura não necessita de estimativa adicional de canal para uma estrutura SP irregular, no entanto, as posições SP utilizadas na ligação de canal e posições do preâmbulo piloto tornam-se diferentes para cada canal. 26 ΡΕ2424146 A figura 12 mostra uma nova estrutura SP ou PP5' para proporcionar uma solução aos dois problemas acima mencionados no ambiente de ligação de canal. Especifi-camente, uma distância piloto de x=16 pode solucionar aqueles problemas. Para preservar a densidade piloto ou para manter a mesma informação complementar, um PP5' pode apresentar x=16, y=3, z=48 para GI = l/64 e um PP7' pode apresentar x=16, y=6, z=96 para GI=1/128. A capacidade de interpolação somente da frequência pode ainda ser mantida. As posições piloto encontram-se representadas na figura 12 para comparação com a estrutura PP5. A figura 13 mostra um exemplo de um novo padrão SP ou estrutura PP5' em ambiente de ligação de canal. Tal como apresentado na figura 46, seja utilizando um canal simples ou ligação de canal, pode ser proporcionada uma distância piloto x=16 eficaz. Adicionalmente, porque as posições SP podem ser realizadas coincidentes com as posições do preâmbulo piloto, pode ser evitada a deterioração da estimativa do canal provocada pela irregularidade SP ou posições SP não coincidentes. Por outras palavras, não existe qualquer posição SP irregular para o interpolador de frequência, encontrando-se proporcionada a coincidência entre o preâmbulo e as posições SP.

Consequentemente, os novos padrões SP propostos podem ser vantajosos em que um único padrão SP pode ser utilizado para ambos o canal único e canal ligado; não pode 27 ΡΕ2424146 ser provocada qualquer estrutura piloto irregular, sendo deste modo possível uma boa estimativa de canal; ambas as posições do preâmbulo e as posições piloto SP podem ser mantidas coincidentes, a densidade dos pilotos pode ser mantida a mesma que para PP5 e PP7 respectivamente, podendo também ser preservada a capacidade de interpolação somente da frequência.

Adicionalmente, a estrutura do preâmbulo pode corresponder aos requisitos de modo que as posições do preâmbulo piloto devem cobrir todas as posições SP possíveis para aquisição inicial do canal; o número máximo de portadoras deve ser de 3409 (7,61 MHz) para o varrimento inicial; exactamente os mesmos padrões piloto e sequência de codificação devem ser utilizados para detecção de C2, não sendo necessário nenhum preâmbulo específico de detecção tal como PI e T2.

Em termos de relação com a estrutura do quadro, a granularidade da posição da fatia de dados pode ser alterada para 16 portadoras em vez de 12, sendo que deste modo pode surgir menos informação complementar para endereçamento de posição, não se esperando qualquer outro problema no que se refere à condição da fatia de dados, podendo ser esperada condição de fenda zero, etc.

Por isso, no módulo de estimativa de canal r501 da figura 62, os pilotos em todos os preâmbulos podem ser utilizados quando é executada a interpolação no tempo SP 28 ΡΕ2424146 dos símbolos de dados. Por isso, a aquisição de canal e estimativa de canal nos limites do quadro podem ser melhoradas.

Agora, no que se refere aos requisitos relacionados com o preâmbulo e a estrutura piloto, existe consenso em que as posições dos preâmbulos piloto e SPs devem coincidir independentemente da ligação do canal; o número total de portadoras no bloco Ll deve ser divisível pela distância piloto para evitar a estrutura irregular na extremidade da banda; os blocos Ll devem ser repetidos no domínio da frequência; e os blocos Ll devem ser sempre descodificáveis na posição da janela de sintonia arbitrária. Os requisitos adicionais deveriam ser que as posições piloto e padrões devem ser repetidos por períodos de 8 MHz; o desvio correcto da frequência portadora deve ser estimado sem o conhecimento da ligação de canal; e a descodificação Ll (reordenamento) impossível antes de o desvio da frequência ser compensado. A figura 14 mostra um relacionamento entre o símbolo de dados e preâmbulo quando são utilizadas as estruturas do preâmbulo tal como apresentado na figura 19 e figura 20. O bloco Ll pode ser repetido por períodos de 6 MHz. Para a descodificação Ll, devem ser encontrados tanto o desvio da frequência como o padrão da deslocação do preâmbulo. A descodificação Ll não é possível na posição arbitrária do sintonizador sem informação sobre a ligação de canal e um receptor não consegue diferenciar entre o 29 ΡΕ2424146 valor de deslocação do preâmbulo e desvio da frequência.

Deste modo tem que ser obtido um receptor especificamente para o removedor (r401) do cabeçalho do quadro apresentado na figura 30 para executar a descodificação de sinal Ll, estrutura de ligação de canal. Dado que é conhecida a quantidade esperada de deslocação do preâmbulo em duas regiões sombreadas verticalmente na figura 30, o sincronizador de tempo/frequência r505 na figura 29 pode estimar o desvio da frequência portadora. Com base na estimativa, o trajecto de sinalização Ll r308-l~r301-l na figura 31 pode descodificar o bloco Ll. A figura 15 mostra um relacionamento entre o símbolo de dados e o preâmbulo quando é utilizada a estrutura preâmbulo tal como apresentada na figura 22. O bloco Ll pode ser repetido por períodos de 8 MHz. Para a descodificação Ll é necessário ser encontrado somente o desvio da frequência, sendo que pode não ser necessário o conhecimento da ligação do canal. O desvio da frequência pode ser facilmente estimado utilizando uma sequência binária pseudo-aleatória (Pseudo Random Binary Sequence -PRBS) . Tal como apresentado na figura 48, o preâmbulo e símbolos de dados encontram-se alinhados, sendo que deste modo a procura da sincronização adicional pode tornar-se desnecessária. Por isso, para um receptor, especificamente para o removedor r401 de cabeçalho do quadro apresentado na figura 63, é possível que tenha que ser obtido somente o pico de correlação com sequência de codificação do piloto ΡΕ2424146 para executar a descodificação do sinal LI. 0 sincronizador de tempo/frequência r505 na figura 29 pode estimar o desvio da frequência portadora da posição pico. A figura 16 mostra um exemplo de perfil de atraso de canal por cabo.

Do ponto de vista da concepção piloto, o GI actual já sobreprotege a dispersão dos tempos de propagação do canal de cabo. No pior dos casos, redesenhar o modelo de canal pode ser uma opção. Para repetir o padrão exactamente a cada 8 MHz, a distância piloto deve ser um divisor de 3584 portadoras (z=32 ou 56). Uma densidade piloto de z=32 pode aumentar a informação complementar piloto, deste modo pode ser escolhido z=56. Uma cobertura do tempo de propagação ligeiramente menor pode não ser importante no canal de cabo. Por exemplo, pode ser 8 ps para PP5' e 4 ps para PP7' comparado com 9,3 ps (PP5) e 4,7 ps (PP7). Atrasos significativos podem ser cobertos por ambos os padrões piloto mesmo no pior dos casos. Para a posição do preâmbulo piloto, não são necessários mais do que todas as posições SP no simbolo de dados.

Se o trajecto de atraso de -40 dB puder ser ignorado, a distribuição actual dos tempos de propagação pode tornar-se 2,5 us, 1/64 GI = 7 ps, ou 1/128 GI = 3,5 [micro] s. Isso mostra que o parâmetro da distância piloto, z=56 pode ser um valor suficientemente bom. Adicionalmente, z=56 pode ser um valor conveniente para estruturar o padrão 31 ΡΕ2424146 piloto que permite a estrutura preâmbulo apresentada na figura 48. A figura 17 mostra uma estrutura piloto dispersa que utiliza z = 56 e Z = 112 que é construída no módulo de inserção de piloto 404 na figura 42. São propostos PP5' (x=14, y=4, z = 56) e PP7' (x=28, y=4, z=112). Podem ser in seridas portadoras de extremidade para o fecho da extremidade .

Tal como apresentado na figura 50, os pilotos encontram-se alinhados a 8 MHz de cada extremidade da banda, podendo cada posição piloto e estrutura piloto ser repetida a cada 8 MHz. Deste modo, esta estrutura pode suportar a estrutura do preâmbulo apresentada na figura 48. Adicionalmente, pode ser utilizada uma estrutura piloto comum entre o preâmbulo e símbolos de dados. Por isso, o módulo de estimativa de canal r501 na figura 29 pode executar a estimativa de canal utilizando a interpolação no preâmbulo e símbolos de dados porque não pode surgir qualquer padrão piloto irregular, independentemente da posição da janela que é decidida pelos locais das fatias de dados. Nesse momento, utilizar somente a interpolação na frequência pode ser suficiente para compensar a distorção de canal da dispersão dos tempos de propagação. Se a interpolação no tempo for adicionalmente executada, pode ser realizada uma estimativa de canal mais precisa.

Por conseguinte, no novo padrão piloto proposto, 32 ΡΕ2424146 a posição piloto e padrão podem ser repetidos com base num periodo de 8 MHz. Pode ser utilizado um único padrão piloto para ambos, o preâmbulo e os símbolos de dados. A descodificação Ll pode sempre ser possível sem o conhecimento da ligação do canal. Adicionalmente, o padrão-piloto proposto pode não afectar vulgarmente com T2 porque pode ser utilizada a mesma estratégia piloto de padrão piloto difundido; T2 já utiliza 8 padrões piloto diferentes, sendo que nenhuma complexidade significativa do receptor pode ser aumentada por padrões piloto modificados. Para uma sequência de codificação piloto, o período de PRBS pode ser 2047 (sequência-m); a geração de PRBS pode ser reinicializada a cada 8 MHz, em que o período é de 3584; a taxa de repetição piloto de 56 pode ser também co-primo com 2047; não sendo esperado qualquer problema PAPR. A figura 18 mostra um exemplo de um modulador baseado em OFDM. Os fluxos de símbolos de entrada podem ser transformados em domínio do tempo pelo módulo IFFT 501. Se necessário, a relação potência de pico/potência média (peak-to-average power ratio - PAPR) pode ser reduzida no módulo 502 redutor de PAPR. Para os processos PAPR, podem ser utilizadas a extensão da constelação activa (ACE) ou reserva de tom. O módulo insersor de GI 503 pode copiar uma última parte do símbolo OFDM efectivo para preencher o intervalo de guarda numa forma de prefixo cíclico. O módulo insersor de preâmbulo 504 pode inserir preâmbulo na frente de cada quadro transmitido de modo que ΡΕ2424146 um receptor pode detectar o sinal digital, quadro e adquirir a aquisição do desvio de tempo/frequência. Nesse momento, o sinal do preâmbulo pode executar a sinalização da camada fisica tal como dimensão FFT (3 bits) e dimensão de intervalo de guarda (3 bits) . 0 módulo de inserção do preâmbulo 504 pode ser omitido se o modulador for espe-cificamente para DVB-C2. A figura 19 mostra um exemplo de uma estrutura de preâmbulo para ligação de canal, gerado no módulo de inserção do preâmbulo 504 na figura 51. Um bloco Ll completo deve ser "sempre descodificável" em qualquer posição arbitrária de janela de sintonia 7,61 MHz e não deve ter lugar qualquer perda da sinalização Ll independentemente da posição da janela do sintonizador. Tal como apresentado, os blocos Ll podem ser repetidos no dominio da frequência por períodos de 6 MHz. O símbolo de dados pode ser ligado por canal a cada canal de 8 MHz. Se, para a descodificação Ll, um receptor utilizar um sintonizador tal como o sintonizador r603 representado na figura 28 que utiliza uma largura de banda de 7,61 MHz, o removedor de cabeçalho r401 de quadro na figura 30 precisa de reorganizar o bloco recebido Ll deslocado ciclicamente (figura 20) para a sua forma original. Este rearranjo é possivel porque o bloco Ll é repetido para cada bloco de 6MHz. A figura 21 mostra um processo para conceber um preâmbulo mais optimizado. A estrutura de preâmbulo da figura 19 utiliza apenas 6MHz de largura de banda total de 34 ΡΕ2424146 7,61 MHz do sintonizador para descodificação LI. Em termos de eficiência de espectro, a largura de banda de 7, 61 MHz não é totalmente utilizada. Portanto, pode haver uma maior optimização na eficiência espectral. A figura 22 mostra um outro exemplo da estrutura preâmbulo ou estrutura preâmbulo dos símbolos para a eficiência completa do espectro, gerada no módulo 401 de inserção do cabeçalho no quadro na figura 42. Tal como o símbolo de dados, os blocos LI podem ser repetidos no domínio da frequência por períodos de 8 MHz. Um bloco LI completo encontra-se ainda "sempre descodificável" em qualquer posição arbitrária da janela de sintonia de 7,61 MHz. Após a sintonia, os dados a 7,61 MHz podem ser vistos como um código virtualmente puncionado. Tendo exactamente a mesma largura de banda para ambos o preâmbulo e os símbolos de dados e exactamente a mesma estrutura piloto para ambos o preâmbulo e símbolos de dados, pode maximizar a eficiência do espectro. Outras características tais como a propriedade deslocada ciclicamente e não enviar o bloco LI em caso de não haver fatias de dados, podem ser mantidas inalteradas. Por outras palavras, a largura de banda dos símbolos preâmbulo pode ser idêntica à largura de banda dos símbolos de dados ou, tal como apresentado na figura 57, a largura de banda dos símbolos preâmbulo pode ser a largura de banda do sintonizador (aqui é de 7,61 MHz). A largura de banda do sintonizador pode ser definida como uma largura de banda que corresponde a um número de portadoras activas totais quando é utilizado um único canal. Quer dizer, a 35 ΡΕ2424146 largura de banda do símbolo preâmbulo pode corresponder ao número de portadoras activas totais (aqui é de 7,61 MHz). A figura 23 mostra um código virtualmente punci-onado. Os dados de 7,61 MHz entre o bloco Ll de 8 MHz pode ser considerado como código puncionado. Quando um sintonizador r603 apresentado na figura 28 utiliza uma largura de banda de 7,61 MHz para a descodificação Ll, o removedor de cabeçalho r401 de quadro na figura 30 precisa de reorganizar o bloco Ll recebido, deslocado ciclicamente para a sua forma original tal como apresentado na figura 56. Nesse momento, é executada a descodificação Ll utilizando toda a largura de banda do sintonizador. Assim que o bloco Ll estiver rearranjado, um espectro do bloco Ll reorganizado pode apresentar uma região em branco dentro do espectro tal como apresentado na parte superior direita da figura 23 porque um tamanho original do bloco Ll apresenta 8 MHz de largura de banda.

Assim que a região vazia se encontrar preenchida com zeros, após o desintercalamento no domínio dos símbolos pelo desintercalador de frequência r403 na figura 30 ou pelo desintercalador de símbolos r308-l na figura 31 ou após o desintercalamento no domínio de bits pelo desmapeador de símbolos r306-l, multiplexador de bits r305-1, e desintercalador interno r304-l na figura 31, o bloco pode apresentar uma forma que parece ser puncionada tal como apresentado no lado direito inferior da figura 23. 36 ΡΕ2424146

Este bloco Ll pode ser descodificado no módulo de descodificação puncionado/encurtado r303-l na figura 31. Ao utilizar esta estrutura preâmbulo, pode ser utilizada toda a largura de banda do sintonizador, podendo deste modo ser aumentados a eficiência do espectro e o ganho da codificação. Adicionalmente pode ser utilizada uma largura de banda idêntica e estrutura piloto comum para o preâmbulo e simbolos de dados.

Adicionalmente, se a largura de banda do preâmbulo ou a largura de banda dos simbolos do preâmbulo se encontrar definida como uma largura de banda de sintonizador como apresentado na figura 25, (é de 7,61 MHz no exemplo), pode ser obtido um bloco LI completo após a reorganização mesmo sem o puncionamento. Por outras palavras, para um quadro que apresenta simbolos de preâmbulo, onde os simbolos do preâmbulo apresentam pelo menos um bloco de camada 1 (Ll) , pode-se dizer que o bloco Ll tem 3408 subportadoras activas e as 3408 subportadoras activas correspondem a 7,61 MHz de 8MHz de banda de frequência de rádio (RF).

Deste modo, a eficiência do espectro e desempenho da descodificação Ll pode ser maximizada. Por outras palavras, num receptor, a descodificação pode ser realizada no bloco do módulo descodificador puncionado/encurtado r303-l na figura 31, após a realização de apenas desin-tercalamento no dominio dos simbolos. 37 ΡΕ2424146

Consequentemente, a nova estrutura preâmbulo proposta pode ser vantajosa por ser totalmente compatível com o preâmbulo utilizado anteriormente excepto que a larqura de banda é diferente; os blocos Ll são repetidos por períodos de 8 MHz; o bloco Ll pode ser sempre desco-dificável independentemente da posição da janela do sintonizador; pode ser utilizada para descodificação Ll a largura de banda completa do sintonizador; a eficiência máxima do espectro pode garantir mais ganho de código; o bloco Ll incompleto pode ser considerado como codificado puncionado; pode ser utilizada uma estrutura piloto simples e a mesma para ambos, o preâmbulo e os dados; e largura de banda idêntica pode ser utilizada para ambos o preâmbulo e dados. A figura 26 mostra um exemplo de um processador analógico. Um DAC (601) pode converter uma entrada de sinal digital em sinal analógico. Após a largura de banda da frequência de transmissão ter sido convertida para cima no conversor elevador 602 e filtrada no filtro analógico 603 o sinal pode ser transmitido. A figura 27 mostra um exemplo de um sistema de recepção digital de acordo com uma forma de realização da presente invenção. 0 sinal recebido é convertido em sinal digital num processador analógico rl05. Um desmodulador rl04 pode converter o sinal em dados no dominio da frequência. Um analisador de quadros rl03 pode remover pilotos e cabeçalhos e activar a selecção de informação de 38 ΡΕ2424146 serviço que necessita de ser descodificada. Um desmodulador BICM rl02 pode corrigir erros no canal de transmissão. Um processador de saida rlOl pode restaurar o fluxo de serviço transmitido originalmente e informação de temporização. A figura 28 mostra um exemplo de processador analógico utilizado no receptor. Um módulo sintonizador/AGC (Auto gain controller) r603 pode selecionar a largura de banda de frequência desejada a partir do sinal recebido. Um conversor para baixo r602 pode restaurar a banda de base. Um ADC r601 pode converter sinal analógico em sinal digital. A figura 29 mostra um exemplo de desmodulador. Um detector de quadro r506 pode detectar o preâmbulo, verificar se existe um sinal digital correspondente, e detectar o inicio de um quadro. Um sincronizador de tempo/frequência r505 pode executar a sincronização nos domínios do tempo e frequência. Nesse momento, para a sincronização no domínio do tempo, pode ser utilizada uma correlação de intervalo de guarda. Para a sincronização no domínio da frequência, pode ser utilizada a correlação ou o desvio pode ser estimado a partir da informação da fase de uma subportadora que é transmitida no domínio da frequência. Um removedor de preâmbulo r504 pode remover o preâmbulo da frente do quadro detectado. Um removedor de GI, r503, pode remover o intervalo de guarda. Um módulo FFT, r501, pode transformar o sinal no domínio do tempo em sinal no domínio da frequência. Um módulo de estimativa/equalização de canal 39 ΡΕ2424146 r501 pode compensar erros estimando a distorção no canal de transmissão utilizando o símbolo piloto. 0 removedor de preâmbulo r504 pode ser omitido se o desmodulador for especificamente para DVB-C2. A figura 30 mostra um exemplo de analisador de quadros. Um removedor de pilotos (r404) pode remover o símbolo piloto. Um desintercalador de frequência r403 pode executar o desintercalamento no domínio da frequência. Um concentrador de símbolos OFDM r402 pode restaurar o quadro de dados de fluxos de símbolos transmitidos em símbolos OFDM. Um removedor de cabeçalho de quadro r401 pode extrair sinalização de camada física do cabeçalho de cada quadro transmitido e remover o cabeçalho. A informação extraída pode ser utilizada como parâmetros para os seguintes processos no receptor. A figura 31 mostra um exemplo de um desmodulador BICM. A figura 31a mostra um trajecto de dados e A figura 31b mostra um trajecto de sinalização Ll. Um desintercalador de símbolos r308 pode executar o desintercalamento no domínio dos símbolos. Um extractor ModCod r307 pode extrair parâmetros ModCod da frente de cada quadro BB e tornar os parâmetros disponíveis para a seguinte desmodu-lação adaptativa/variável e processos de descodificação. Um desmapeador r306 de símbolo pode desmapear fluxos símbolos de entrada transformando em fluxos de bits Log-Likelyhood Ratio (LLR) . Os fluxos LLR de bits de saída podem ser calculados utilizando uma constelação utilizada num mapea- 40 ΡΕ2424146 dor de símbolos 306 do transmissor como ponto de referência. Neste ponto, quando é utilizado o anteriormente referido MQAM ou NU-MQAM, ao calcular ambos o eixo I e eixo Q quando se calcula o bit mais próximo de MSB e ao calcular o eixo I ou eixo Q quando se calcula os bits residuais, pode ser implementado um desmapeador de símbolos eficiente. Este processo pode ser aplicado a, por exemplo, LLR aproximado, LLR exacto, ou decisão difícil.

Quando é utilizada uma constelação optimizada de acordo com a capacidade da constelação e taxa de código do código de correcção de erro no mapeador de símbolos 306 do transmissor, o desmapeador de símbolos r306 do receptor pode obter uma constelação utilizando a taxa de código e informação sobre a capacidade da constelação transmitida do transmissor. O multiplexador de bits r305 do receptor pode executar uma função inversa do desmultiplexador de bits 305 do transmissor. O desintercalador interno r304 e desin-tercalador externo r302 do receptor pode executar funções inversas do intercalador interno (304) e intercalador externo 302 do transmissor, para obter respectivamente a corrente de bits na sua sequência original. O desintercalador externo r302 pode ser omitido se o desmodulador BICM for especificamente para DVB-C2. O descodificador interno r303 e o descodificador externo r301 do receptor podem executar os processos de descodificação correspondentes para o codificador interno 303 e codificador externo 301 do transmissor, respecti- 41 ΡΕ2424146 vamente, para corrigir erros no canal de transmissão. Processos semelhantes realizados no trajecto dos dados podem ser realizados no trajecto de sinalização LI, mas com parâmetros diferentes r308-l~r301-l. Neste ponto, tal como explicado na parte do preâmbulo, pode ser utilizado um módulo de código encurtado/puncionado r303-l para descodificação do sinal Ll. A figura 32 mostra um exemplo de descodificação LDPC utilizando o módulo de encurtamento/puncionagem r303-1. Um desmultiplexador r301 pode emitir separadamente parte de informação e parte de paridade de código sistemático de fluxos de bits de entrada. Para a parte de informação, um módulo de zona de preenchimento com zeros r302a pode executar o preenchimento da zona com zeros de acordo com uma série de fluxos de bits de entrada do descodificador LDPC, e para a parte de paridade, fluxos de bits de entrada para o descodificador LDPC podem ser gerados por despun-cionamento da parte puncionada no módulo de despuncio-namento de paridade r303a. A descodificação LDPC pelo módulo r304a pode ser executada em fluxos de bits gerados, podendo ser removidos os zeros na parte da informação pelo removedor de zeros r305a e emitidos. A figura 33 mostra um exemplo de processador de saida. Um descodificador BB, r209, pode restaurar fluxos de bits codificados no transmissor. Um divisor r208 pode restaurar quadros BB que correspondem a vários PLP's que são multiplexados e transmitidos a partir do transmissor de 42 ΡΕ2424146 acordo com o trajecto PLP. Para cada trajecto PLP, um removedor de cabeçalho BB r207-l~n pode remover o cabeçalho que é transmitido na frente do quadro BB. Um descodificador CRC r206-l~n pode executar a descodificação CRC e tornar quadros BB fiáveis, disponíveis para selecção. Um módulo de inserção de pacote zero r205-l~n pode restaurar pacotes zero que foram removidos para uma maior eficiência de transmissão no seu local original. Um módulo de recuperação de atraso r204-l~n pode restaurar um tempo de propagação que existe entre cada trajecto PLP.

Um módulo de recuperação de relógio de saída r203-l~n pode restaurar a temporização original do fluxo de serviço a partir da informação de temporização transmitida do sincronizador 203-l~n do fluxo de entrada.. Um módulo de interface de saída r202-l~n pode restaurar dados no pacote TS/GS de fluxos de bits de entrada que se encontram divididos em fatias no quadro BB. Um pós-processador de saída r201-l~n pode restaurar vários fluxos TS/GS convertendo-os num fluxo TS/GS completo, se necessário. Os blocos sombreados apresentados na figura 33 representam módulos que podem ser usados quando um único PLP é processado num período e o resto dos blocos representam os módulos que podem ser utilizados quando vários PLPs são simultaneamente processados.

Os padrões do preâmbulo piloto foram cuidadosamente projectados para evitar o aumento PAPR, sendo que, deste modo, se a taxa de repetição LI aumentar é 43 ΡΕ2424146 necessário ser considerado o PAPR. 0 número de bits de informação LI varia dinamicamente de acordo com a ligação de canal, o número de PLPs, etc. Em pormenor, é necessário considerar coisas tais como o tamanho fixo do bloco Ll pode introduzir informação complementar desnecessária; a sinalização Ll deve ser protegida mais fortemente do que os simbolos de dados; e o intercalamento no tempo do bloco Ll pode melhorar a robustez em relação a danos no canal tal como a necessidade de ruido impulsivo.

Para uma taxa de repetição de bloco Ll de 8 MHz, tal como apresentado na figura 34, é exibida a eficiência do espectro completo (26,8% de aumento de BW) com puncionamento virtual mas o PAPR pode ser ampliado dado que a largura de banda Ll é a mesma que a dos simbolos de dados. Para a taxa de repetição de 8 MHz, pode ser utilizado o intercalamento de frequência 4K-FFT DVB-T2 para a uniformização, podendo o mesmo padrão repetir-se a um periodo de 8 MHz após o intercalamento.

Para uma taxa de repetição de bloco Ll de 6 MHz, tal como apresentado na figura 35, pode ser exibida uma eficiência reduzida de espectro sem puncionamento virtual. Pode ocorrer um problema semelhante de PAPR como para o caso de 8MHz dado que as larguras de banda de Ll e dos simbolos de dados partilham LCM=24 MHz. Para a taxa de repetição de 6 MHz, pode ser utilizado o intercalamento de frequência 4K-FFT DVB-T2 para a uniformização, podendo o mesmo padrão repetir-se a um periodo de 24 MHz após o intercalamento. 44 ΡΕ2424146 A figura 36 mostra uma nova taxa de repetição de bloco Ll de 7,61 MHz ou uma largura de banda completa de sintonizador. Uma eficiência de espectro largo (aumento de 26.8% de BW) pode ser obtida sem puncionamento virtual. Não pode haver qualquer problema com o PAPR dado que LI e larguras de banda de simbolo de dados partilham 1704 MHz. Para a taxa de repetição de 7,61 MHz, pode ser utilizado o intercalamento de frequência 4K-FFT DVB-T2 para a uniformização, podendo o mesmo padrão repetir-se a um periodo de cerca de 1704 MHz após o intercalamento. A figura 37 é um exemplo de sinalização LI que é transmitida no cabeçalho do quadro. Cada informação na sinalização Ll pode ser transmitida para o receptor e pode ser utilizada como um parâmetro de descodificação. Em especial, a informação pode ser utilizada no trajecto de sinal Ll apresentado na figura 31, podendo os PLPs ser transmitidos em cada fatia de dados. Pode ser obtido um aumento da robustez para cada PLP. A figura 3 9 é um exemplo de um intercalador de símbolos 308-1 tal como apresentado no trajecto de sinalização Ll na figura 4 e também pode ser um exemplo do seu desintercalador de símbolos r308-l correspondente tal como apresentado no trajecto de sinalização Ll na figura 31. Os blocos com linhas inclinadas representam blocos Ll e os blocos sólidos representam portadoras de dados. Os blocos Ll podem ser transmitidos não somente dentro de um 45 ΡΕ2424146 único preâmbulo, mas também podem ser transmitidos dentro de vários blocos OFDM. Dependendo do tamanho do bloco Ll, o tamanho do bloco de intercalamento pode variar. Por outras palavras, num_Ll_sym e amplitude Ll podem ser diferentes umas das outras. Para minimizar a informação complementar desnecessária, podem ser transmitidos dados no resto das portadoras dos simbolos OFDM onde o bloco Ll é transmitido. Neste ponto, pode ser garantida a eficiência completa do espectro porque o ciclo de repetição do bloco Ll é ainda um sintonizador de largura de banda completa. Na figura 39, os números em blocos com linhas inclinadas representam a ordem dos bits dentro de um único bloco LDPC.

Consequentemente, quando os bits são escritos numa memória de intercalamento na direcção da fila de acordo com um indice de símbolo tal como apresentado na figura 72 e lidos na direcção da coluna de acordo com um índice de portadora, pode ser obtido um efeito de intercalamento de bloco. Por outras palavras, um bloco LDPC pode ser intercalado no domínio do tempo e no domínio da frequência e depois ser transmitido. Num_Ll_sym pode ser um valor predeterminado, por exemplo um número entre 2-4 pode ser definido como uma série de símbolos OFDM. Neste ponto, para aumentar a granularidade da dimensão do bloco Ll, pode ser utilizado para protecção do Ll um código LDPC puncio-nado/encurtado que apresenta um comprimento mínimo da palavra-chave. A figura 40 é um exemplo de uma transmissão de 46 ΡΕ2424146 bloco Ll. A figura 40 ilustra a figura 39 no domínio do quadro. Como apresentado no lado esquerdo da figura 40, os blocos LI podem ser gerados em largura de banda completa de sintonizador ou tal como apresentado na figura 40, os blocos LI podem ser parcialmente gerados e o resto das portadoras pode ser utilizado para o transporte de dados. Em ambos os casos, pode ser verificado que a taxa de repetição do bloco Ll pode ser idêntico a uma largura de banda completa do sintonizador. Adicionalmente, para os símbolos OFDM que utilizam a sinalização Ll incluindo o preâmbulo, só pode ser executado o intercalamento de símbolos enquanto não se permite a transmissão de dados nesses símbolos OFDM. Por conseguinte, para o símbolo OFDM utilizado para a sinalização Ll, um receptor pode descodificar Ll realizando o desintercalamento sem a descodificação de dados. Neste ponto, o bloco Ll pode transmitir a sinalização Ll do quadro actual ou sinalização Ll de um quadro subsequente. No lado do receptor, os parâmetros Ll descodificados, do trajecto de descodificação da sinalização Ll apresentado na figura 31, podem ser utilizados para o processo de descodificação para o trajecto de dados do analisador de quadros do quadro subsequente .

Em resumo, num transmissor, os blocos de intercalação da região Ll podem ser executados por blocos de escrita numa memória numa direcção em linha e leitura dos blocos escritos da memória no sentido da coluna. Num receptor, os blocos de desintercalamento da região Ll podem ΡΕ2424146 ser executados escrevendo blocos numa memória numa direcção de coluna e a leitura dos blocos escritos da memória na direcção da fila. As indicações de leitura e escrita do transmissor e receptor podem ser intercambiadas.

Quando a simulação é realizada com suposições tais como CR=l/2 para protecção Ll e para a uniformização T2; o mapeamento de símbolo 16-QAM; densidade piloto de 6 no preâmbulo; o número de LDPC curto implica que seja efec-tuada a quantidade necessária de puncionagem/encurtamento, sendo que resultados ou conclusões tais como somente preâmbulo para a transmissão Ll podem não ser suficientes; o número de símbolos OFDM depende da quantidade da dimensão do bloco Ll; podendo ser a palavra-chave LDPC mais curta (por exemplo 192 bits de informação) entre o código encurta-do/puncionado pode ser utilizada para flexibilidade e gra-nularidade fina; podendo ser adicionada a zona de preenchimento, se necessário, com informações complementares negligenciáveis. 0 resultado encontra-se resumido na figura 38.

Consequentemente, para uma taxa de repetição de bloco Ll, a largura de banda completa do sintonizador sem puncionamento virtual pode ser uma boa solução e ainda não surgir qualquer problema do PAPR com a eficiência total do espectro. Para a sinalização Ll, uma estrutura de sinalização eficiente pode permitir a configuração máxima num ambiente de 8 ligações de canal, 32 entalhes, 256 fatias de dados, e 256 PLPs. Para a estrutura de bloco Ll, pode ser implementada a sinalização Ll flexível de acordo com a 48 ΡΕ2424146 dimensão do bloco Ll. 0 intercalamento no tempo pode ser executado para melhor robustez para a uniformização T2. Menos informação complementar pode permitir a transmissão de dados no preâmbulo.

Para uma melhor robustez pode ser executado o intercalamento de blocos do bloco Ll. 0 intercalamento pode ser realizado com um número pré-definido fixo de simbolos Ll (num_Ll_sym) e um número de portadoras, gerados por Ll como um parâmetro (Ll_span). A mesma técnica é utilizada para o intercalamento do preâmbulo P2 em DVB-T2.

Pode ser utilizado um bloco Ll de dimensão variável. 0 tamanho pode ser adaptável à quantidade de bits de sinalização Ll, resultando numa informação complementar reduzida. A eficiência do espectro completo pode ser obtida sem nenhum problema PAPR. Uma repetição de menos do que 7,61 MHz pode significar que mais redundância pode ser enviada mas sem ter sido utilizada. Não pode surgir qualquer problema PAPR devido à taxa de repetição de 7,61 MHz para o bloco Ll. A figura 41 é um outro exemplo de sinalização Ll transmitida dentro de um cabeçalho de quadro. A figura 41 é diferente da figura 37 em que o campo Ll_span que apresenta 12 bits se encontra dividido em dois campos. Por outras palavras, o campo Ll_span encontra-se dividido numa Ll_column que apresenta 9 bits e uma Ll_row que apresenta 3 bits. A Ll column representa o indice da portadora que Ll 49 ΡΕ2424146 gera. Dado que a fatia de dados inicia e termina a cada 12 portadoras, que é a densidade piloto, os 12 bits da informação complementar podem ser reduzidos em 3 bits para chegar a 9 bits.

Ll_row representa o número de símbolos OFDM em que Ll é gerado quando o intercalamento no tempo é aplicado. Consequentemente, o intercalamento no tempo pode ser realizado dentro de uma área de Ll_columns multiplicada por Ll_rows. Alternativamente, um tamanho total de blocos Ll pode ser transmitido de tal forma que Ll_span apresentado na figura 37 pode ser utilizado quando o intercalamento no tempo não é realizado. Para esse caso, o tamanho do bloco Ll é de 11.77 6 x 2 bits no exemplo, sendo deste modo 15 bits o suficiente. Consequentemente, o campo Ll_span pode ser composto por 15 bits. A figura 42 é um exemplo de intercalação/desin-tercalação de frequência ou tempo. A figura 42 mostra uma parte de um quadro completo de transmissão. A figura 42 mostra também a ligação de várias larguras de banda de 8 MHz. Um quadro pode ser composto por um preâmbulo que transmite blocos Ll e um símbolo de dados que transmite dados. Os diferentes tipos de símbolos de dados representam fatias de dados para serviços diferentes. Tal como apresentado na figura 42, o preâmbulo transmite blocos Ll por cada 7,61 MHz.

Para o preâmbulo, o intercalamento na frequência 50 ΡΕ2424146 ou tempo é realizado dentro de blocos Ll e não realizado entre blocos Ll. Ou seja, para o preâmbulo, pode-se dizer que o intercalamento é realizado ao nivel do bloco Ll. Isto permite a descodificação dos blocos Ll transmitindo blocos Ll dentro de uma largura de banda de janela de sintonizador mesmo quando a janela do sintonizador se tiver movimentado para um local aleatório dentro de um sistema de ligação de canal.

Para a descodificação de símbolos de dados numa largura de banda aleatória de janela de sintonizador, não deve ter lugar o intercalamento entre fatias de dados. Quer dizer, para fatias de dados, pode-se dizer que o intercalamento é realizado ao nível da fatia de dados. Consequentemente, o intercalamento na frequência e intercalamento no tempo devem ser realizados dentro de uma fatia de dados. Por isso, um intercalador de símbolos 308 num trajecto de dados de um módulo BICM do transmissor tal como apresentado na figura 4 pode realizar o intercalamento de símbolos para cada fatia de dados. Um intercalador de símbolos 308-1 num trajecto de sinal Ll pode executar o intercalamento de símbolos para cada bloco Ll.

Um intercalador de frequência 403 apresentado na figura 9 precisa de realizar separadamente o intercalamento no preâmbulo e símbolos de dados. Especificamente, para o preâmbulo, o intercalamento na frequência pode ser realizado para cada bloco Ll e para o símbolo de dados, o intercalamento na frequência pode ser realizada para cada 51 ΡΕ2424146 fatia de dados. Neste ponto, o intercalamento no tempo no trajecto de dados ou trajecto de sinal Ll pode não ser realizado considerando o modo de baixa latência. A figura 43 é um quadro que analisa a informação complementar da sinalização Ll que é transmitida no cabeçalho FECFRAME no módulo de inserção de cabeçalho ModCod (307) no trajecto de dados do módulo BICM apresentado na figura 37. Tal como apresentado na figura 76, para o bloco LDPC curto (tamanho=16.200) , pode ocorrer uma informação complementar máxima de 3,3% que pode não ser insignificante. Na análise são assumidos 45 simbolos para protecção FECFRAME, sendo o preâmbulo uma sinalização Ll especifica do quadro C2 e o cabeçalho FECFRAME uma sinalização Ll especifica de FECFRAME, isto é identificador Mod, Cod, e PLP.

Para reduzir a informação complementar Ll, podem ser consideradas abordagens de acordo com dois tipos de fatias de dados. Para o tipo ACM/VCM e vários casos PLP, o quadro pode ser mantido o mesmo que para o cabeçalho FECFRAME. Para o tipo ACM/VCM e casos PLP individuais, o identificador PLP pode ser removido do cabeçalho FECFRAME, resultando numa redução da informação complementar de até 1,8%. Para o tipo CCM e vários casos PLP, o campo Mod/Cod pode ser removido do cabeçalho FECFRAME, resultando numa redução da informação complementar de até 1,5%. Para o tipo CCM e casos PLP individuais, não é necessário qualquer cabeçalho FECFRAME, podendo ser obtido deste modo até 3,3% de redução. 52 ΡΕ2424146

Numa sinalização Ll encurtada, pode ser transmitido identificador Mod/Cod (7 bits) ou PLP (8 bits), mas pode ser demasiado curto para obter novamente qualquer codificação. No entanto é possivel não requerer sincronização porque os PLPs podem estar alinhados com o quadro de transmissão C2; todos os ModCod de cada PLP podem ser conhecidos a partir do preâmbulo; e um cálculo simples pode permitir a sincronização com o FECFRAME especifico. A figura 44 mostra uma estrutura para o cabeçalho FECFRAME para minimizar a informação complementar. Na figura 44, os blocos com linhas inclinadas e o construtor FECFRAME representam um diagrama de blocos pormenorizado do módulo de inserção do cabeçalho ModCod 307 no trajecto de dados do módulo BICM tal como apresentado na figura 4. Os blocos sólidos representam um exemplo do módulo de codificação interno 303, intercalador interno 304, desmultiplicador de bits 305, e mapeador de simbolos 306 no trajecto de dados do módulo BICM tal como apresentado na figura 4. Neste ponto, pode ser executada a sinalização Ll encurtada porque CCM não requer um campo Mod/Cod e PLP único não requer um identificador de PLP. Neste sinal Ll com um número reduzido de bits, o sinal LI pode ser repetido três vezes no preâmbulo e modulação BPSK pode ser realizada, sendo assim possivel uma sinalização muito robusta. Finalmente, o módulo de inserção de cabeçalho ModCod 307 pode inserir o cabeçalho gerado em cada quadro FEC. A figura 51 mostra um exemplo do extractor ModCod r307 53 ΡΕ2424146 no trajecto de dados do módulo de demod BICM apresentado na figura 31.

Tal como apresentado na figura 51, o cabeçalho FECFRAME pode ser analisado no analisador sintáctico r301b, sendo que depois símbolos que transmitem informações idênticas em símbolos repetidos podem ser atrasados, alinhados, e depois combinados no módulo de combinação Rake r302b. Finalmente, quando é realizada a desmodulação BPSK no módulo r303b, o campo de sinal LI recebido pode ser restaurado, sendo que este campo de sinal LI restaurado pode ser enviado para o controlador de sistema para ser utilizado como parâmetros para descodificação. 0 FECFRAME analisado sintacticamente pode ser enviado para o desmapeador de símbolos. A figura 45 mostra o desempenho de uma taxa de erro de bit (BER) desempenho da protecção Ll acima mencionada. Pode-se observar que cerca de 4,8 dB de ganho de SNR é obtido através de uma repetição por três vezes. A SNR necessária é de 8,7 dB a BER = 1E-11. A figura 46 apresenta exemplos de um quadro de transmissão e estruturas de quadro FEC. As estruturas de quadro FEC apresentadas no lado superior direito da figura 46 representam o cabeçalho FECFRAME inserido pelo módulo de inserção 307 de cabeçalho ModCod apresentado na figura 4. Pode ser visto que, dependendo de várias combinações de condições, ou seja, tipo CCM ou ACM/VCM e PLP simples ou 54 ΡΕ2424146 múltiplo, podem ser inseridas diferentes dimensões de cabeçalhos. Ou, nenhum cabeçalho pode ser inserido. Os quadros de transmissão formados de acordo com tipos de fatia de dados e apresentado na parte inferior do lado esquerdo da figura 4 6 pode ser formado pelo módulo de inserção 401 de cabeçalho de quadro do construtor de quadros tal como apresentado na figura 9 e o fusor/cortador 208 do processador de entrada apresentado na figura 2. Neste ponto, o FECFRAME pode ser transmitido de acordo com diferentes tipos de fatias de dados. Utilizando este processo, pode ser reduzida um máximo de 3,3% de informação complementar. No lado superior direito da figura 79 são apresentados quatro diferentes tipos de estruturas, mas um técnico irá compreender que estes são apenas exemplos, e qualquer um destes tipos ou as suas combinações podem ser utilizados para a fatia de dados.

No lado do receptor, o removedor de cabeçalho de quadro r401 do módulo analisador sintáctico de quadros tal como apresentado na figura 30 e o extractor ModCod r307 do módulo demod BICM apresentado na figura 31 pode extrair um parâmetro de campo ModCod que é necessário para descodificação. Neste ponto, de acordo com o tipo de fatia de dados de propulsão, podem ser extraídos parâmetros de quadro de transmissão. Por exemplo, para o tipo CCM, os parâmetros podem ser extraídos da sinalização LI que é transmitida no preâmbulo e para o tipo ACM/VCM, os parâmetros podem ser extraídas do cabeçalho FECFRAME. ΡΕ2424146

Tal como apresentado no lado superior direito da figura 7 9, a estrutura FECFRAME pode ser dividida em dois grupos, em que o primeiro grupo são as estruturas dos três quadros superiores com cabeçalho e o segundo grupo é a última estrutura de quadro sem cabeçalho. A figura 47 apresenta um exemplo de sinalização Ll que pode ser transmitida dentro do preâmbulo pelo módulo de inserção 401 do cabeçalho do quadro do módulo de construção de quadro apresentado na figura 42. Esta sinalização Ll é diferente da sinalização anterior Ll em que o tamanho do bloco Ll podem ser transmitido em bits (Ll_size, 14 bits); é possivel ligar/desligar o intercalamento no tempo na fatia de dados (dslice_time_intrlv, 1 bit); sendo que ao definir o tipo de fatia de dados (dslice_type, 1 bit), é reduzida a informação complementar da sinalização. Neste ponto, quando o tipo de fatia de dados é CCM, o campo Mod/Cod pode ser transmitidos dentro do preâmbulo em vez de dentro do cabeçalho FECFRAME (PLP_mod (3 bits), PLP_FEC_type (1 bit), PLP_cod (3 bits)).

No lado do receptor, o módulo de descodificação interna R303-1 encurtado/perfurado do BICM demod tal como apresentado na figura 31 pode obter o primeiro bloco LDPC, que tem um tamanho de bloco Ll fixo, transmitido dentro do preâmbulo, através da descodificação. Podem também ser obtidos os números e a dimensão do resto dos blocos LDPC. A intercalação do tempo pode ser utilizada quando 56 ΡΕ2424146 vários símbolos OFDM são necessários para a transmissão de Ll ou quando existe uma fatia de dados intercalada no tempo. Um ligar/desligar flexível da intercalação do tempo é possível com uma marca de intercalação. Para intercalação do tempo do preâmbulo, pode ser necessária uma marca de intercalação do tempo (1 bit) e podem ser necessários vários símbolos OFDM intercalados (3 bits), deste modo, um total de 4 bits podem ser protegidos de um modo semelhante a um FECFRAME encurtado. A figura 48 mostra um exemplo de pré-sinalização Ll que pode ser executada no módulo de inserção de cabeçalho ModCod 307-1 no trajecto de dados do módulo BICM apresentado na figura 4. Os blocos com as linhas inclinadas e construtor de preâmbulo são exemplos do módulo de inserção de cabeçalho ModCod 307-1 na sinalização Ll do módulo BICM apresentado na figura 4. Os blocos sólidos são exemplos do módulo de inserção 401 de cabeçalho de quadro do construtor de quadros tal como apresentado na figura 42.

Deste modo, os blocos sólidos podem ser exemplos do módulo de codificação interno 303-1 encurtado/pun-cionado, intercalador interno 304-1, e mapeador de símbolos 306-1 no trajecto de sinalização Ll do módulo BICM apresentado na figura 4.

Tal como pode ser visto na figura 48, o sinal Ll que é transmitido no preâmbulo pode ser protegido utilizando codificação LDPC encurtada/puncionada. Os parâmetros 57 ΡΕ2424146 relacionados podem ser inseridos no cabeçalho numa forma de uma pré-sinalização Ll. Neste ponto, somente parâmetros de intercalação do tempo podem ser transmitidos no cabeçalho do preâmbulo. Para garantir maior robustez, pode ser executada uma repetição de quatro vezes. No lado do receptor, para ser passivel de descodificar o sinal Ll que é transmitido no preâmbulo, o extractor ModCod r307-l no trajecto de sinalização Ll do demod BICM tal como apresentado na figura 31 precisa de utilizar o módulo de descodificação apresentado na figura 18. Neste ponto, porque existe uma repetição de quatro vezes ao contrário do anterior cabeçalho FECFRAME de descodificação, é necessário um processo de recebimento de Rake que sincroniza os símbolos repetidos quatro vezes e adicionando os símbolos. A figura 49 apresenta uma estrutura do bloco de sinalização Ll que é transmitido do módulo de inserção 401 do cabeçalho do quadro do módulo de construção de quadro tal como apresentado na figura 42. É apresentado um caso onde não é utilizada qualquer intercalação no tempo num preâmbulo. Tal como apresentado na figura 49, podem ser transmitidos diferentes géneros de blocos LDPC na ordem das portadoras. Assim que estiver formado e transmitido um símbolo OFDM é formado e transmitido um símbolo OFDM seguinte. Para que o último símbolo OFDM seja transmitido, se sobrar alguma portadora, estas portadoras podem ser utilizadas para a transmissão de dados ou podem ser colocadas em zonas de preenchimento fictícias. O exemplo na figura 49 mostra um preâmbulo que compreende três símbolos 58 ΡΕ2424146 OFDM. No lado do receptor, para este caso de não intercalação, o desintercalador de símbolos r308-l no tra-jecto de sinalização Ll do demod BICM tal como apresentado na figura 31 pode ser ignorado. A figura 50 mostra um caso onde é executada a intercalação no tempo Ll. Tal como apresentado na figura 50, intercalação em blocos pode ser executada de modo a formar um símbolo OFDM para índices de portadora idênticos, formando depois um símbolo OFDM para os próximos índices de portadora. Tal como no caso onde não é executada qualquer intercalação, se sobrar alguma portadora, estas portadoras podem ser utilizadas para a transmissão de dados ou podem ser colocadas em zonas de preenchimento fictícias. No lado do receptor, para este caso de não intercalação, o desintercalador de símbolos r308-l no trajecto de sinalização Ll do demod BICM apresentado na figura 31 pode executar a desintercalação em blocos lendo blocos LDPC em ordem crescente de números de blocos LDPC.

Adicionalmente, podem existir pelo menos dois tipos de fatias de dados. A fatia de dados do tipo 1 tem dslice_type = 0 nos campos de sinalização Ll. Este tipo de fatia de dados não tem nenhum cabeçalho de XFECFrame e tem os seus valores Mod/Cod em campos de sinalização Ll. A fatia de dados do tipo 2 tem dslice_type = 1 nos campos de sinalização Ll. Este tipo de fatia de dados tem cabeçalho de XFECFrame e tem os seus valores Mod/Cod em cabeçalho de XFECFrame. 59 ΡΕ2424146 XFECFrame significa XFEC(compleX Forward Error Correction)Frame e Mod/Cod significa tipo de modulação /taxa de código (modulation type/coderate).

Num receptor, um analisador sintáctico de quadro pode formar um quadro de sinais desmodulados. 0 quadro apresenta símbolos de dados e os símbolos de dados podem ter um primeiro tipo de fatias de dados que apresenta uma XFECFrame e um cabeçalho de XFECFrame e um segundo tipo de fatia de dados que apresenta XFECFrame sem cabeçalho de XFECFrame. Além disso, um receptor pode extrair um campo para indicar se é para executar o tempo desintercalação nos símbolos do preâmbulo ou não para executar desintercalação no tempo nos símbolos do preâmbulo, a partir do Ll dos símbolos preâmbulo.

Num transmissor, um construtor de quadro pode construir um quadro. Os símbolos de dados compreendem um primeiro tipo de fatias de dados que apresentam uma XFECFrame e um cabeçalho de XFECFrame e um segundo tipo de fatias de dados que apresenta XFECFrame sem cabeçalho de XFECFrame. Adicionalmente, um campo para indicar se deve ou não executar a intercalação no tempo em símbolos preâmbulo para executar a intercalação no tempo em símbolos de preâmbulo pode ser inserido no Ll dos símbolos de preâmbulo.

Por fim, para código encurtado/puncionado para o módulo de inserção 401 do cabeçalho do quadro do construtor 60 ΡΕ2424146 de quadros apresentado na figura 9, pode ser determinada uma dimensão minima de palavra-chave que pode obter ganho de codificação e pode ser transmitida num primeiro bloco LDPC. Desta forma, para o resto das dimensões de bloco LDPC podem ser obtidas a partir daquela dimensão de bloco Ll transmitida. A figura 52 mostra um outro exemplo de pré-sinalização Ll que pode ser transmitida do módulo de inserção de cabeçalho ModCod 307-1 no trajecto de sinalização do módulo BICM apresentado na figura 4. A figura 52 é diferente da figura 48 em que o mecanismo de protecção da parte do cabeçalho foi modificado. Tal como pode ser visto na figura 52, a informação sobre a dimensão do bloco Ll, Ll size (14 bits) , não é transmitida no bloco Ll, mas transmitida no cabeçalho. No cabeçalho, a informação sobre a intercalação no tempo de 4 bits pode também ser transmitida. Para um total de 18 bits de entrada, o código BCH (45, 18) que gera 45 bits são utilizados e copiados para os dois trajectos e, finalmente, a QPSK é mapeada. Para o trajecto Q, pode ser executada uma deslocação ciclica de 1 bit para ganho de diversidade, podendo ser executada a modulação PRBS de acordo com a palavra de sincronização. Um total de 45 simbolos QPSK podem ser emitidos destas entradas de trajecto I/Q. Neste ponto, se a profundidade da intercalação no tempo estiver definida como um número de preâmbulos que é necessário para transmitir o bloco Ll, pode não ser necessário transmitir Ll_span (3bits) que indica a profundidade da intercalação no tempo. ΡΕ2424146

Por outras palavras, só pode ser transmitida a marca (1 bit) de ligar/desligar intercalação no tempo. Num lado do receptor, ao verificar apenas um número de preâmbulos transmitidos, sem utilizar Ll_span, pode ser obtida a profundidade da desintercalação no tempo. A figura 53 apresenta um exemplo de agendamento de bloco de sinalização Ll que é transmitido em preâmbulo. Se uma dimensão de informação Ll que pode ser transmitida num preâmbulo for Nmax, quando a dimensão de Ll é menor do que Nmax, um preâmbulo pode transmitir a informação. No entanto, quando a dimensão Ll é maior do que Nmax, a informação Ll pode ser igualmente dividida de modo que o bloco secundário Ll dividido é menor do que Nmax, então o bloco secundário Ll dividido pode ser transmitido num preâmbulo. Neste ponto, para uma portadora que não é utilizada porque a informação Ll é menor do que Nmax, não são transmitidos quaisquer dados.

Em vez disso, tal como apresentado na figura 55, a potência das portadoras onde os blocos Ll são transmitidos, pode ser aumentada para manter uma potência do sinal total de preâmbulo idêntica à potência do símbolo de dados. 0 factor de reforço de potência pode variar dependendo da dimensão Ll transmitida e um transmissor e um receptor pode ter um valor definido deste factor de reforço de potência. Por exemplo, se forem utilizadas somente metade das portadoras totais, o factor de reforço de potência pode ser dois. 62 ΡΕ2424146 A figura 54 apresenta um exemplo de pré-sinalização Ll onde o reforço da potência é considerado. Quando comparado com a figura 52, pode-se ver que a potência do símbolo QPSK pode ser reforçada e enviada para o construtor de preâmbulo. A figura 56 apresenta outro exemplo do extractor ModCod r307-l no trajecto de sinalização do módulo demod BICM apresentado na figura 31. Do símbolo de preâmbulo de entrada, a sinalização Ll FECFRAME pode ser emitida para dentro do desmapeador de símbolos e somente a parte do cabeçalho pode ser descodificada.

Para o símbolo do cabeçalho de entrada, o desma-peamento QPSK pode ser executado e pode ser obtido o valor do relatório do rácio de probabilidade (Log-Likelihood Ratio - LLR) . Para o trajecto Q, a desmodulação PRBS de acordo com a palavra de sincronização pode ser executada, podendo ser realizado para restauração um processo inverso da deslocação cíclica de 1-bit.

Estes dois valores alinhados de trajecto I/Q podem ser combinados, podendo ser obtido o ganho SNR . A saída de decisão difícil pode ser entrada para 0 descodificador BCH. 0 descodificador BCH pode restaurar 18 bits de Ll pré a partir da entrada de 45 bits. A figura 57 mostra uma parte contrária, extractor 63 ΡΕ2424146

ModCod de um receptor. Quando comparado com a figura 56, o controlo da potência podem ser executado nos simbolos de entrada QPSK do desmapeador para restaurar do nivel de potência reforçado pelo transmissor para o seu valor original. Neste ponto, o controlo de potência pode ser executado considerando um número de portadoras utilizadas para a sinalização Ll num preâmbulo e tomando o inverso do factor de reforço de potência obtido de um transmissor. 0 factor de reforço de potência configura a potência do preâmbulo e potência dos simbolos de dados idênticos uns aos outros. A figura 58 apresenta um exemplo da pré-sincronização Ll que pode ser executada no extractor ModCod r307-l no trajecto de sinalização Ll do módulo de desmodulação BICM apresentado na figura 31. Este é um processo de sincronização para obter uma posição inicial de cabeçalho num preâmbulo. Os simbolos de entrada podem ser QPSK desmapeado do que para a sarda trajecto Q, um inverso de uma deslocação ciclica de 1 bit pode ser executada, podendo ser realizado o alinhamento. Dois valores de trajectos I/Q podem ser valores multiplicados e modulados por pré-sinalização Ll podem ser desmodulados. Assim, a sarda do multiplicador pode expressar apenas PRBS que é uma palavra de sincronização. Quando a saída é correlacionada com uma sequência conhecida PRBS, pode ser obtido um pico de correlação no cabeçalho. Deste modo, pode ser obtida uma posição inicial de cabeçalho num preâmbulo. Se necessário, o controlo de potência que é executado para restaurar o 64 ΡΕ2424146 nível de potência original, como na fig. 57, pode ser executado na entrada do desmapeador QPSK. A figura 59 mostra um outro exemplo de campo de cabeçalho de bloco Ll que é enviado para o módulo de inserção de cabeçalho ModCod 307-1 no traj ecto de sinalização Ll do módulo BICM tal como apresentado na figura 4. A figura 59 é diferente da figura 52 em que Ll_span que representa a profundidade do intercalamento no tempo é reduzida a 2 bits e os bits reservados são aumentados em 1 bit. Um receptor pode obter parâmetro de intercalação no tempo do bloco Ll do Ll_span transmitido. A figura 60 apresenta processos de divisão igual de um bloco Ll em várias partes quanto um número de preâmbulos, inserindo depois um cabeçalho em cada um dos blocos Ll divididos e em seguida atribuindo os blocos Ll com cabeçalho inserido num preâmbulo. Isto pode ser executado quando uma intercalação do tempo é executada com vários preâmbulos onde o número de preâmbulos é maior do que um número mínimo de preâmbulos que é necessário para a transmissão de blocos Ll. Isto pode ser executado no bloco Ll, no trajecto de sinalização Ll do módulo BICM tal como apresentado na figura 37. O resto das portadoras, após a transmissão de blocos Ll podem ter padrões de repetição cíclica ao invés de ser munidas com zonas de preenchimento de zeros. A figura 61 apresenta um exemplo do desmapeador ΡΕ2424146 de símbolos r306-l do módulo de desmodulação BICM, tal como apresentado na figura 31. Para um caso onde os blocos Ll FEC são repetidos tal como apresentado na figura 60, cada ponto de partida de blocos Ll FEC pode ser alinhado, combinado no módulo r301f e depois desmapeado em QAM no desmapeador de QAM r302f para obter ganho de diversidade e ganho de SNR . Neste ponto, o combinador pode incluir processos de alinhamento e adicionar cada bloco Ll FEC e dividir o bloco Ll FEC adicionado. Para o caso onde somente parte do último bloco FEC é repetido tal como apresentado na figura 60, apenas a parte repetida pode ser dividida em até um número de cabeçalho de bloco FEC e a outra parte pode ser dividida por um valor que é um a menos do que um número de cabeçalho de bloco FEC. Por outras palavras, o número divisor corresponde a um número de portadoras que é adicionado a cada portadora. A figura 65 apresenta um outro exemplo de agendamento de bloco Ll. A figura 65 é diferente da figura 60 em que, em vez de executar a zona de preenchimento zeros ou repetição quando os blocos Ll não enchem um símbolo OFDM, o símbolo OFDM pode ser preenchido com redundância de paridade executando menos puncionagem em código encurtado/puncionado no transmissor. Por outras palavras, quando o módulo de puncionagem de paridade 304c é executado na figura 5, a taxa de código efectiva pode ser determinada de acordo com o rácio de puncionagem, deste modo, puncionando dado que menos bits têm que ter zonas de preenchimento zeros, a taxa de código efectiva pode ser 66 ΡΕ2424146 reduzida podendo ser obtido um melhor ganho de codificação. 0 módulo de despuncionagem r303a de um receptor tal como apresentado na figura 32 pode executar a despuncionagem considerando a redundância de paridade menos puncionada. Neste ponto, porque um receptor e um transmissor podem ter informações da dimensão total do bloco Ll, o rácio de puncionagem pode ser calculado. A figura 62 apresenta um outro exemplo de campo de sinalização Ll. A figura 62 é diferente da figura 41 em que, para um caso em que o tipo de fatia de dados é CCM, pode ser transmitido um endereço inicial (21 bits) da PLP. Isso pode possibilitar que o FECFRAME de cada PLP forme um quadro de transmissão, sem o FECFRAME estar alinhado com uma posição inicial de um quadro de transmissão. Deste modo, a informação complementar da zona de preenchimento, que pode ocorrer quando a largura de uma fatia de dados é estreita, pode ser eliminada. Um receptor, quando um tipo de fatia de dados é CCM, pode obter informação ModCod do preâmbulo no trajecto de sinalização Ll do módulo desmodulador BICM tal como apresentado na figura 31, em vez de obter a mesma do cabeçalho do FECFRAME. Além disso, mesmo quando ocorre uma passagem com velocidade num local aleatório do quadro de transmissão, a sincronização FECFRAME pode ser realizada sem atraso porque o endereço de inicio da PLP já pode ser obtido a partir do preâmbulo. A figura 63 apresenta um outro exemplo de campos de sinalização Ll que podem reduzir a informação complementar do endereçamento PLP. 67 ΡΕ2424146 A figura 64 apresenta os números de símbolos QAM que correspondem a um FECFRAME dependendo dos tipos de modulação. Neste ponto, um divisor comum maior do símbolo QAM é 135, sendo que deste modo pode ser reduzida uma informação complementar de log2(135) 7 bits. Deste modo a figura 63 é diferente da figura 62 em que um número de bits de campo PLP_ start pode ser reduzido de 21 bits para 14 bits. Este é um resultado de considerar 135 símbolos como um único grupo e endereçar o grupo. Um receptor pode obter um índice de portadora OFDM onde a PLP começa num quadro de transmissão após a obtenção do valor do campo PLP_start e multiplicá-lo por 135. A figura 66 e figura 68 mostram exemplos de intercalador de símbolos 308 o qual pode intercalar no tempo símbolos de dados que são enviados do módulo de inserção de cabeçalho ModCod 307 no trajecto de dados do módulo BICM tal como apresentado na figura 4. A figura 66 é um exemplo do intercalador de blocos para intercalar no tempo, que pode operar numa base de fatias de dados. O valor da linha quer dizer um número de células de carga útil em quatro dos símbolos OFDM dentro de uma fatia de dados. A intercalação com base no símbolo OFDM pode não ser possível porque o número de células pode variar entre células contíguas OFDM. A coluna valor K significa uma profundidade de intercalação no tempo, que pode ser de 1, 2, 4, 8 ou 16... A sinalização de K para 68 ΡΕ2424146 cada fatia de dados pode ser executada dentro da sinalização Ll. A intercalação de frequência 403 tal como apresentado na figura 9 pode ser executada antes da intercalação da hora 308 tal como apresentado na figura 4. A figura 67 mostra um desempenho de intercalação do intercalador no tempo tal como apresentado na figura 66. Supõe-se que um valor de coluna é 2, um valor de linha é 8, uma largura de fatia de dados é 12 células de dados, e que não se encontram na fatia de dados pilotos contínuos. A figura de topo na figura 67 é uma estrutura de simbolo OFDM quando a intercalação no tempo não é executada e a figura inferior é uma estrutura de simbolo OFDM quando a intercalação do tempo é executada. As células negras representam um piloto disperso e as células não-negras representam as células de dados. O mesmo tipo de células de dados representa um simbolo OFDM. Na figura 100 as células de dados que correspondem a um único simbolo OFDM são intercaladas em dois símbolos. É utilizada uma memória de intercalação que corresponde a oito símbolos OFDM mas a profundidade da intercalação corresponde a apenas dois símbolos OFDM, sendo que desde modo não é obtida a profundidade completa de intercalação. A figura 68 é sugerida para alcançar uma profundidade de intercalação total. Na figura 68 as células negras representam pilotos dispersos e as células não-negras representam as células de dados. O intercalador no tempo tal como apresentado na figura 68 pode ser 69 ΡΕ2424146 implementado numa forma de intercalador de bloco e pode intercalar fatias de dados. Na figura 68, um número de coluna, K representa uma largura de fatia de dados, um número de linha, N representa a profundidade da intercalação no tempo e o valor, K pode ser valores aleatórios ou seja, K=l,2,3 0 processo de intercalação inclui escrever célula de dados de um modo de retorção da coluna e leitura na direcção da coluna, excluindo as posições piloto. Quer dizer, pode-se dizer que a intercalação é executada de um modo torcido de linha-coluna.

Além disso, num transmissor, as células que são lidas de um modo torcido em coluna da memória de intercalação correspondem a um único simbolo OFDM, podendo as posições-piloto dos simbolos OFDM ser mantidas enquanto se intercala as células.

Deste modo, num receptor, as células que são lidas de um modo torcido em coluna da memória de desintercalação correspondem a um único simbolo OFDM, podendo as posições-piloto dos simbolos OFDM ser mantidas enquanto se desintercala as células. A figura 69 mostra o desempenho de intercalação no tempo da figura 68. Para comparação com a figura 66, supõe-se que um número de coluna é 8, uma largura de fatia de dados é 12 células de dados, e que não se encontram na fatia de dados pilotos contínuos. Na figura 69 as células de dados que correspondem a um único símbolo OFDM são 70 ΡΕ2424146 intercaladas em oito símbolos OFDM. Tal como apresentado na figura 102, é utilizada uma memória de intercalação que corresponde a oito símbolos OFDM e a profundidade da intercalação corresponde a apenas oito símbolos OFDM, sendo que desde modo é obtida a profundidade completa de intercalação. O intercalador no tempo tal como apresentado na figura 68 pode ser vantajoso em que a profundidade total de intercalação pode ser obtida utilizando memória idêntica; a profundidade da intercalação pode ser flexível, ao contrário da figura 66; consequentemente, um comprimento de quadro de transmissão pode também ser flexível, ou seja, as linhas não precisam ser múltiplos de quatro. Além disso, o intercalador no tempo utilizado para a fatia de dados pode ser idêntico ao processo de intercalação utilizado para o preâmbulo e também pode ter afinidade com um sistema de transmissão digital que usa OFDM geral. Especificamente, o intercalador no tempo 308 tal como apresentado na figura 4 pode ser utilizado antes do intercalador de frequência 403 tal como apresentado na figura 9 é utilizada. A respeito da complexidade de um receptor, nenhuma memória adicional pode ser necessário a não ser a lógica de endereço adicional que pode exigir uma complexidade muito pequena. A figura 70 mostra um desintercalador de símbolos correspondente (r308) num receptor. Pode executar desin-tercalação depois de receber a saída do removedor de cabeçalho de quadro r401. Nos processos de desintercalação 71 ΡΕ2424146 comparados com a figura 66, os processos de escrita e leitura da intercalação de blocos encontram-se invertidos. Ao utilizar informação de posição-piloto, o desintercalador no tempo pode executar a desintercalação virtual ao não escrever para ou ler a partir de uma posição piloto na memória do intercalador e ao escrever para ou ler a partir de uma posição de célula de dados na memória do intercalador. A informação desintercalada pode ser emitida para o extractor ModCod r307. A figura 71 mostra um outro exemplo de intercalador no tempo. Pode ser executada a escrita no sentido diagonal e a leitura linha a linha. Tal como na figura 68 a intercalação é realizada tendo em conta as posições piloto. A leitura e escrita não é realizada para as posições piloto, mas a memória de intercalação é acessada considerando apenas as posições da célula de dados. A figura 72 mostra um resultado de intercalação utilizando o processo apresentado na figura 71. Quando comparado com a figura 69, as células com os mesmos padrões encontram-se dispersas, não somente no domínio do tempo, mas também no domínio da frequência. Por outras palavras, a profundidade completa da intercalação pode ser obtida em ambos os domínios do tempo e frequência. A figura 75 mostra um desintercalador de símbolos r308 de um receptor correspondente. A saída do removedor do cabeçalho do quadro r401 pode ser desintercalada. Quando 72 ΡΕ2424146 comparada com a figura 66, a desintercalação mudou a ordem de leitura e escrita. A desintercalação no tempo pode utilizar informação da posição-piloto para realizar desintercalação virtual tal como não ser executada qualquer leitura ou escrita em posições-piloto mas de forma que a leitura ou a escrita possa ser realizada apenas em posições de células de dados. Os dados desintercalados podem ser emitidos para o extractor ModCod r307. A figura 73 mostra um exemplo do processo de endereçamento da figura 72. ATT significa profundidade da intercalação no tempo e ND significa largura da fatia de dados. Supõe-se que um valor de coluna, N é 8, uma largura de fatia de dados é 12 células de dados, e que não se encontram na fatia de dados pilotos contínuos. A figura 73 representa um processo de geração de endereços para escrever dados numa memória de intercalação no tempo, quando um transmissor realiza a intercalação no tempo. 0 endereçamento começa a partir de um primeiro endereço com endereço de linha (Row Address - RA) = 0 e endereço de coluna (Column Address - CA) =0. A cada ocorrência de endereçamento, RA e CA são aumentados . Para RA, pode ser executada uma operação de módulo com os símbolos OFDM utilizados no intercalador no tempo. Para CA, pode ser executada uma operação de módulo com um número de transportadoras que corresponde a uma largura de fatia de dados. RA pode ser incrementado em 1 quando portadoras que correspondem a uma fatia de dados são gravadas numa memória. Escrever numa memória pode ser executada somente ΡΕ2424146 quando uma localização do endereço actual não é uma localização de um piloto. Se a localização do endereço actual é uma localização de um piloto, somente o valor do endereço pode ser aumentado.

Na figura 73, um número de coluna, K representa a largura de fatia de dados, um número de linha, N representa a profundidade da intercalação no tempo e o valor, K podem ser valores aleatórios ou seja, K=l,2,3 0 processo de intercalação pode incluir escrever células de dados de um modo de retorção da coluna e ler na direcção da coluna, excluindo as posições piloto. Por outras palavras, a memória de intercalação virtual pode incluir posições piloto mas posições-piloto podem ser excluídas na intercalação actual. A figura 76 mostra a desintercalação, um processo inverso da intercalação no tempo tal como apresentado na figura 71. Escrever linha a linha e ler na direcção diagonal pode restaurar células nas suas sequências originais. 0 processo de endereçamento utilizado num transmissor pode ser utilizado num receptor. 0 receptor pode escrever dados recebidos numa memória de desintercalação no tempo linha a linha e pode ler os dados escritos utilizando valores de endereço gerados e informação de localização piloto que podem ser gerados de forma semelhante àquele de um transmissor. Como uma forma alternativa, os valores de endereço gerados e informação piloto que foram utilizados 74 ΡΕ2424146 para a escrita podem ser utilizados para a leitura linha a linha.

Estes processos podem ser aplicados num preâmbulo que transmite LI. Dado que cada símbolo OFDM que compreende preâmbulo pode ter pilotos em locais idênticos, pode ser executada a intercalação referente a valores de endereço tendo em conta as localizações piloto ou intercalação referentes a valores de endereço sem ter em conta as localizações piloto. Para o caso de se referir aos valores de endereço sem levar em conta as localizações piloto, o transmissor armazena de cada vez dados numa memória de intercalação no tempo. Para caso deste género, um tamanho de memória necessário para executar a intercalação/desin-tercalação de preâmbulos num receptor ou num transmissor torna-se idêntico a uma série de células de carga útil existentes nos símbolos OFDM utilizados para a intercalação no tempo. A figura 74 é um outro exemplo de intercalação no tempo Ll. Neste exemplo, a intercalação no tempo pode colocar portadoras em todos os símbolos OFDM enquanto que as portadoras estariam todas localizadas num único símbolo OFDM único se não tiver sido executada qualquer intercalação no tempo. Por exemplo, para dados localizados num primeiro símbolo OFDM, a primeira portadora do primeiro símbolo OFDM estará localizada na sua localização original. A segunda portadora do primeiro símbolo OFDM estará localizada num índice de portadora do segundo símbolo OFDM. 75 ΡΕ2424146

Por outras palavras, a i-ésima portadora de dados que se encontra localizada no n-ésimo símbolo OFDM estará localizada num i-ésimo índice portador do (i+n) mod n-ésimo símbolo OFDM símbolo, em que i = 0, 1, 2... número de portadora -1, n=0, 1, 2...,N-1, e N é um número de símbolos OFDM utilizados na intercalação no tempo Ll. Neste processo de intercalação no tempo Ll, pode-se dizer que a intercalação para todos os símbolos OFDM é executada de um modo distorcido tal como apresentado na figura 107. Apesar de as posições piloto não estarem ilustrados na figura 107, tal como mencionado acima, a intercalação pode ser aplicada a todos os símbolos OFDM incluindo aos símbolos piloto. Ou seja, pode-se dizer que a intercalação pode ser realizada para todos os símbolos OFDM sem considerar posições piloto ou independentemente de os símbolos OFDM serem símbolos piloto ou não.

Se um tamanho de um bloco LDPC utilizado em Ll for menor do que um tamanho de um único símbolo OFDM, as portadoras restantes podem ter cópias de peças do bloco LDPC ou podem estar preenchidas com zeros. Neste ponto, pode ser realizada uma intercalação simultânea como acima. De modo semelhante, na figura 74, um receptor pode executar a desintercalação armazenando todos os blocos utilizados na intercalação no tempo Ll interleaving numa memória e lendo os blocos na ordem em que foram intercalados, ou seja, na ordem de números escritos em blocos apresentados na figura 74. 76 ΡΕ2424146

Quando é utilizado um intercalador de blocos tal como apresentado na figura 73 são utilizadas duas memórias tampão. Especificamente, enquanto uma memória tampão se encontra a armazenar símbolos de entrada, símbolos de entrada anteriores podem ser lidos da outra memória tampão. Uma vez que estes processos tenham sido realizados por um bloco de intercalação de um símbolo, a desintercalação pode ser realizada comutando a ordem de leitura e escrita, para evitar conflitos de acesso à memória. Esta desintercalação do estilo "pingue-pongue" pode ter uma simples lógica de geração de endereço. No entanto, a complexidade do hardware pode ser aumentada quando se utilizam duas memórias tampão de intercalação de símbolos. A figura 77 mostra um exemplo de um desintercalador de símbolos r308 ou r308-l tal como apresentado na figura 31. Esta forma de realização da invenção proposta pode utilizar somente uma única memória tampão para realizar a desintercalação. Uma vez que um valor de endereço seja gerado pela lógica de geração de endereço, o valor do endereço pode ser emitido da memória tampão, podendo ser executada a operação de reposicio-namento pode ser realizada através do armazenamento de um símbolo que é introduzido no mesmo endereço. Por estes processos, pode ser evitado um conflito de acesso à memória durante a leitura e escrita. Além disso, a desintercalação do símbolo pode ser realizada utilizando apenas uma única memória tampão Podem ser definidos parâmetros para explicar esta regra de geração de endereço. Tal como 77 ΡΕ2424146 apresentado na figura 73, um número de linhas de uma memória de desintercalação pode ser definido como a profundidade da intercalação no tempo, D e um número de colunas da memória de desintercalação pode ser definido como largura da fatia de dados, W. Em seguida o gerador de endereços pode gerar os seguintes endereços. i-th sample ON j-th block, including pilot i=0,l,2, . . ., N-l; N=D*W;

Ci, j=i mod W;

Tw=((Ci,j mod D) *j) mod D; Ri,j=((i div W) +Tw) mod D;

Li, j (1) =Ri, j *W+Ci, j;

Or

Li, j (2) =Ci, j *D+Ri, j;

Os endereços incluem posições piloto, sendo que deste modo assume-se que os símbolos de entrada incluem posições piloto. Se os símbolos de entrada que incluem apenas símbolos de dados precisam ser processados, podem ser necessária a lógica de controlo adicional que ignora os endereços correspondentes. Neste ponto, i representa um índice de símbolo de entrada, j representa um índice de bloco de intercalação de entrada, e N=D * W representa um comprimento de bloco de interligação. Operação Mod representa operação do módulo que emite o restante após a 78 ΡΕ2424146 divisão. A operação Div representa a operação de divisão que emite o quociente após a divisão. Ri,j e Ci,j representam o endereço da linha e endereço da coluna da i-ésima entrada de símbolo do j-ésimo bloco de intercalação, respectivamente. Tw representa valor de retorção da coluna para endereços onde os símbolos estão localizados. Por outras palavras, cada coluna pode ser considerada como uma memória tampão onde a retorção independente é realizada de acordo com valores Tw. Li,j representa um endereço quando a memória tampão individual é implementada numa memória sequencial de uma dimensão sequencial, e não de duas dimensões. Li, j podem ter valores de 0 a (N-l) . São possíveis dois processos diferentes. Li, j (1) é utilizado quando a matriz da memória se encontra ligada linha a linha e Li,j (2) é utilizado quando a matriz da memória se encontra ligada em coluna a coluna. A figura 78 mostra um exemplo de endereços de linha e coluna para a desintercalação no tempo quando D é 8 e W é 12. J tem início a partir de j=0 e para cada valor j, uma primeira linha pode representar o endereço da linha e uma segunda linha pode representar o endereço da coluna. A figura 78 mostra apenas endereços dos primeiros 24 símbolos. Cada índice de coluna pode ser idêntica ao índice i dos símbolos de entrada. A figura 80 mostra um exemplo de um transmissor OFDM que utiliza fatias de dados. Tal como apresentado na figura 80, o transmissor pode incluir um trajecto PLP de 79 ΡΕ2424146 dados, um trajecto de sinalização Ll, um construtor de quadro, e uma parte de modulação OFDM. 0 trajecto PLP de dados é indicado por blocos com linhas horizontais e linhas verticais. 0 trajecto de sinalização Ll é indicado por blocos com linhas inclinadas. Os módulos de processamento de entrada 701-0, 701-N, 701-K, e 701-M podem incluir blocos e sequências de módulo de interface de entrada 202-1, sincronizador de fluxo de entrada 203-1, compensador de atraso 204-1, módulo de eliminação de pacotes nulos 205-1, codificador CRC 206-1, módulo de inserção de cabeçalho BB 207-1, e codificador BB 209 executado para cada PLP tal como apresentado na figura 2 . Os módulos FEC 702-0, 702-N, 702- K, e 702-M podem incluir blocos e sequências de módulo de codificação externa 301 e módulo de codificação interna 303 tal como apresentado na figura 4. Um módulo FEC 702-L1 utilizado no trajecto Ll pode incluir blocos e sequências do módulo de codificação externo 301-1 e módulo de codificação interno 303-1 encurtado/puncionado tal como apresentado na figura 4. O módulo de sinal Ll 700-L1 Ll pode gerar informação Ll necessária para compor um quadro.

Os módulos de intercalação de bits 703-0, 703-N, 703- K, e 703-M podem incluir blocos e sequências de intercalador interno 304 e desmultiplicador de bits 305 tal como apresentado na figura 37. O módulo de intercalação de bits 703-Ll utilizado no trajecto Ll pode incluir blocos e sequências de intercalador interno 304-1 e desmultiplicador de bits 305-1 tal como apresentado na figura 4. Módulos mapeadores de simbolos 704-0, 704-N, 704-K, e 704-M podem 80 ΡΕ2424146 executar funções idênticas às funções do mapeador de símbolos 306 apresentado na figura 4. O módulo mapeador de símbolos 704-L1 utilizado no trajecto Ll pode executar funções idênticas às funções do mapeador de símbolos 306-1 apresentado na figura 4. Os módulos de cabeçalho FEC 705-0, 705- N, 705-K, e 705-M podem executar funções idênticas às funções do módulo de inserção de cabeçalho ModCod 307 apresentado na figura 4. O módulo de cabeçalho FEC 105-Ll para o trajecto Ll pode executar funções idênticas às funções do módulo de inserção de cabeçalho ModCod 307-1 apresentado na figura 4.

Os módulos mapeadores de fatias de dados 706-0 e 706- K podem agendar blocos FEC a fatias de dados correspondentes e podem transmitir os blocos agendados FEC, onde os blocos FEC correspondem a PLPs que se encontram atribuídos a cada fatia de dados. O mapeador de preâmbulo 707-Ll pode agendar blocos FEC de sinalização Ll para preâmbulos. Blocos FEC de sinalização Ll são transmitidos em preâmbulos. Os módulos de intercalação no tempo 708-0 e 708-K podem executar funções idênticas às funções do intercalador de símbolos 308 apresentado na figura 4 que pode intercalar fatias de dados. O intercalador no tempo 708-Ll utilizado no trajecto Ll pode executar funções idênticas às funções do intercalador de símbolos 308-1 apresentado na figura 4.

Alternativamente, o intercalador no tempo 10S-L1 utilizado no trajecto Ll pode executar funções idênticas ao 81 ΡΕ2424146 intercalador de símbolos 308-1 apresentado na figura 3, mas apenas nos símbolos de preâmbulo.

Os blocos de intercalador de frequência 709-0 e 709-K podem executar a intercalação de frequência em fatias de dados. O intercalador de frequência 709-L1 utilizado no trajecto Ll pode executar a intercalação de frequência de acordo com a largura de banda do preâmbulo. O módulo gerador piloto 710 pode gerar pilotos que são adequados para piloto contínuo (CP), o piloto disperso (SP), bordo de fatia de dados, e preâmbulo. Um quadro pode ser construído a partir de agendamento da fatia de dados, preâmbulo, e piloto no módulo 711. O módulo IFFT 712 e módulo de inserção GI 713 pode executar funções idênticas às funções do módulo IFFT 501, e blocos de módulo de inserção GI 503 apresentados na figura 18, respectivamente. Por último, DAC 714 pode converter sinais digitais em sinais analógicos e os sinais convertidos podem ser transmitidos. A figura 81 mostra um exemplo de um receptor OFDM que utiliza fatia de dados. Na figura 81, o sintonizador r700 pode executar as funções do sintonizador/AGC r603 e as funções do conversor descendente r602 apresentado na figura 61. O ADC r701 pode converter sinais analógicos recebidos em sinais digitais. O sincronizador de tempo/frequência r702 pode executar funções idênticas às funções do sincronizador de tempo/frequência r505 apresentado na figura 62. 82 ΡΕ2424146 0 detector de quadro r703 pode executar funções idênticas as funções do detector de quadro r506 apresentado na figura 62 .

Neste ponto, após a sincronização do tempo/fre-quência ter sido realizada, a sincronização pode ser melhorada utilizando preâmbulo em cada quadro que é enviado a partir do detector r703 durante o processo de localização. 0 removedor de GI r7 04 e módulo FFT r7 05 podem executar funções idênticas às funções do removedor GI r503 e o módulo FFT r502 apresentado na figura 62, respec-tivamente.

0 avaliador de canal r706 e canal EQ r707 pode executar uma parte da avaliação de canal e uma parte de equalização de canal, do canal Est/Eq r501 tal como apresentado na figura 62. Analisador sintáctico de quadros r708 pode produzir uma fatia de dados e preâmbulo onde os serviços seleccionados por um utilizador são transmitidos. Os blocos assinalados por linhas inclinadas processam um preâmbulo. Os blocos assinalados por linhas horizontais que podem incluir PLP comum, processam fatias de dados. 0 desintercalador de frequência r!09-Ll utilizado no trajecto Ll pode executar a desintercalação de frequência dentro da largura de banda do preâmbulo. 0 desintercalador de frequência r709 utilizado no trajecto da fatia de dados pode executar a desintercalação de frequência dentro da fatia de dados. 0 módulo de descodificação de cabeçalho FEC 83 ΡΕ2424146 r712-Ll, o desintercalador no tempo r710-Ll, e desmapeador de símbolo r713 Ll utilizado no trajecto Ll pode executar funções idênticas às funções do extractor ModCod r307-l, desintercalador de símbolos r308-l, e desmapeador de símbolo r306-l apresentado na figura 31. 0 desintercalador de bits r714-_Ll pode compreender módulos e sequências de demux de bits r305-l e desintercalador interno 304-1 tal como apresentado na figura 31. O módulo de descodificação r702-Ll pode compreender módulos e sequências de módulo de codificação interno encurta-do/puncionado r301-l e módulo de descodificação externo r303-l apresentado na figura 31. Neste ponto, a saída do trajecto Ll pode ser informação de sinalização Ll e pode ser enviada para um controlador de sistema para restaurar dados PLP que são transmitidos em fatias de dados. O desintercalador no tempo r710 utilizado no trajecto da fatia de dados pode executar funções idênticas às funções do desintercalador de símbolos r308 apresentado na figura 31. O analisador de fatia de dados r711 pode emitir PLP seleccionado pelo utilizador das fatias de dados e, se necessário, PLP comum associado à PLP seleccionada pelo utilizador. O módulo de descodificação de cabeçalho FEC r712-C e r712-K pode executar funções idênticas às funções do extractor ModCod r307 apresentado na figura 31. Os desmapeadores de símbolos r713-C e r713-K podem executar funções idênticas às funções do desmapeador de símbolos r306 apresentado na figura 31. 84 ΡΕ2424146 0 desintercalador de bits r714-C e r714-K pode compreender blocos e sequências de bit demux r305 e desintercalador interno r304 tal como apresentado na figura 31. Os módulos de descodificação FEC r715-C e r715-K podem compreender blocos e sequências de módulo de descodificação interna r303 e módulo de descodificação externa r301 tal como apresentado na figura 31. Por último, o processador de saida r716C e r716-K pode compreender blocos e sequências de descodificador BB r209, removedor de cabeçalho r207-l BB, descodificador CRC r206-l, módulo de inserção de pacotes nulos r205-l, recuperação de atraso r204-l, módulo de recuperação de relógio de saida r203-l, e módulo de interface de saida r202-l que são executados para cada PLP na figura 2. Se um PLP comum for utilizado, à PLP comum e PLP de dados associado à PLP comum podem ser transmitidos para um recombinador TS e podem ser transformados num PLP seleccionado por utilizador.

Deverá ser notado da figura 81, que num receptor, os blocos no trajecto Ll não se encontram simetricamente sequenciados para um transmissor ao contrário ao trajecto de dados onde os blocos se encontram simetricamente posicionados ou na sequência oposta de um transmissor. Por outras palavras, para o trajecto de dados, encontram-se posicionados o desintercalador de frequência r709, desintercalador no tempo r710, analisador sintáctico de fatia de dados r711, e módulo de descodificação de cabeçalho FEC r712-C e r712-K. Contudo, para o trajecto Ll, encontram-se 85 ΡΕ2424146 posicionados o desintercalador de frequência r709-Ll, módulo de descodificação de cabeçalho FEC rll2-Ll, e desintercalador no tempo rllO-Ll. A figura 79 mostra um exemplo de intercalação geral de blocos num domínio de símbolo de dados onde os pilotos não são utilizados. Tal como pode ser visto na figura à esquerda, a memória de intercalação pode ser preenchida sem pilotos negros. Para formar uma memória rectan-gular, se necessário podem ser utilizadas células de preenchimento. Na figura à esquerda, as células de preenchimento encontram-se indicadas como células com linhas inclinadas. No exemplo, porque um piloto contínuo pode se sobrepor a um tipo de padrão piloto disperso, é necessário um total de três células de preenchimento durante quatro durações de símbolo OFDM. Finalmente, é apresentado na figura do meio, o conteúdo da memória intercalada.

Tal como na figura à esquerda da figura 79, seja escrevendo linha a linha e realizando a torção da coluna, ou escrevendo de uma forma distorcida desde o início, pode ser executado. A saída do intercalador pode incluir a leitura linha a linha da memória. Os dados de saída que foram lidos podem ser colocados tal como apresentado na figura à direita, quando é considerada a transmissão OFDM. Neste momento, por simplicidade, o intercalamento da frequência pode ser ignorado. Como pode ser visto na figura, a diversidade da frequência não é tão elevada como na figura 73, mas é mantida num nível semelhante. Acima de 86 ΡΕ2424146 tudo, pode ser vantajoso na medida em que a memória necessária para executar a intercalação e desintercalação pode ser optimizada. No exemplo, o tamanho da memória pode ser reduzido de W * D para (W-l) * D. Como a largura da fatia de dados se torna maior, o tamanho da memória pode ser ainda mais reduzida.

Para entradas de desintercaldor no tempo, um receptor deve restaurar o conteúdo da memória tampão da memória numa forma da figura do meio, considerando simultaneamente as células de zona de preenchimento. Basicamente, os símbolos OFDM podem ser lidos símbolo a símbolo e podem ser guardados linha a linha. Pode ser executada a destorção correspondente à torção da coluna. A saída do desintercalador pode ser saída numa forma de leitura linha a linha a partir da memória da figura da esquerda. Desta forma, quando comparado com o processo apresentado na figura 73, a informação complementar piloto pode ser minimizada e, consequentemente, a memória de intercalação/desintercalação pode ser minimizada. A figura 82 mostra um exemplo de um intercalador no tempo 108-Ll para trajecto Ll da figura 80. Tal como apresentado na figura 82, a intercalação no tempo para o preâmbulo onde Ll é transmitida, pode incluir células de dados Ll de intercalação, excluindo os pilotos que são geralmente transmitidos no preâmbulo. O processo de intercalação pode incluir a escrita de dados de entrada numa di-recção diagonal (linhas sólidas) e leitura dos dados linha 87 ΡΕ2424146 a linha (linhas pontilhadas), utilizando processos idênticos aos que são apresentados em referência à figura 73. A figura 82 mostra um exemplo de um desin-tercalador no tempo r712-_Ll no trajecto Ll tal como apresentado na figura 81. Tal como apresentado na figura 82, para um preâmbulo onde Ll é transmitido, pode ser realizada a desintercalação da célula de dados Ll, excluindo os pilotos que são regularmente transmitidos no preâmbulo. 0 processo de desintercalação pode ser idêntico ao processo apresentado na figura 76, onde os dados de entrada são escritos linha a linha (linhas sólidas) e lidos na diagonal (linha pontilhada). Os dados de entrada não incluem qualquer piloto, consequentemente, os dados de saida apresentam células de dados Ll que também não incluem piloto. Quando um receptor utiliza uma única memória tampão num desintercalador no tempo para o preâmbulo, a estrutura do gerador de endereços que apresenta uma memória desintercaladora tal como apresentado na figura 77 pode ser utilizada. A desintercalação r712-Ll pode ser realizada utilizando operações de endereço tal como se segue: i-th sample ON j-th block, including pilot 1=0, 1,2, . . . ,N-1; N=D*W; ΡΕ2424146

Ci, j=i mod W;

Tw=((Ci,j mod D) *j) mod D; Ri,j=((i div W)+Tw) mod D;

Li, j (l)=Ri, j*W+Ci, j;

Or

Li, j (2) =Ci, j*D+Ri, j;

Nas operações acima, um comprimento de uma linha, W é um comprimento de uma linha de uma memória de intercalação tal como apresentado na figura 82. 0 comprimento da coluna D é uma profundidade de intercalação no tempo de preâmbulo, que é um número de símbolos OFDM que são necessários para a transmissão de preâmbulos.

A figura 83 mostra um exemplo de formação de símbolos OFDM agendando pilotos e preâmbulos de entrada do construtor de quadros 711 tal como apresentado na figura 80. As células em branco formam um cabeçalho Ll que é um sinal de saída do cabeçalho FEC 705-Ll no trajecto Ll, tal como apresentado na figura 80. As células cinzentas representam os pilotos contínuos para o preâmbulo que são gerados pelo módulo de geração de piloto 710 tal como apresentado na figura 80. As células com padrões representam as células de sinalização Ll que são um sinal de saída do mapeador de preâmbulos 707-Ll tal como apresentado na figura 80. A figura da esquerda representa símbolos OFDM quando a intercalação no tempo se encontra desligada e a figura da direita representa símbolos OFDM 89 ΡΕ2424146 quando a intercalação no tempo se encontra ligada. 0 cabeçalho Ll pode ser excluido da intercalação no tempo porque o cabeçalho Ll transmite um comprimento de campo de sinalização Ll e uma informação de marca de ligar/desligar a intercalação no tempo. É porque o cabeçalho Ll é adicionado antes da intercalação no tempo. Tal como referido acima, a intercalação no tempo é realizada excluindo células piloto. 0 restante das células de dados Ll pode ser intercalado tal como apresentado na figura 82, podendo ser atribuído a subportadoras OFDM. A figura 84 mostra um exemplo de intercaladores no tempo 708-0~708-K que podem intercalar símbolos de dados que são enviados dos mapeadores de fatias de dados 70 6- 0-706-K no trajecto de dados de um transmissor OFDM utilizando fatia de dados apresentado na figura 80. 0 intercalamento no tempo pode ser realizado para cada fatia de dados. Símbolos intercalados no tempo podem ser emitidos em intercaladores de frequência 709-0-709-K. A figura 84 mostra também um exemplo de um intercalador no tempo simples que utiliza uma única memória tampão. A figura 84a mostra uma estrutura de símbolos OFDM antes da intercalação no tempo. Os blocos com os mesmos padrões representam o mesmo tipo de símbolos OFDM. As figuras 84b e 84c mostram uma estrutura de símbolos OFDM após a intercalação no tempo. 0 processo de intercalação no tempo pode ser dividido em tipo 1 e tipo 2. Cada tipo pode ser executado alternativamente para símbolos pares e 90 ΡΕ2424146 símbolos ímpares. Um receptor pode executar a desinter-calação em conformidade. Uma das razões para utilizar alternativamente o tipo 1 e tipo 2 é o reduzir a memória necessária num receptor utilizando uma única memória tampão durante a desintercalação no tempo. A figura 84b mostra uma intercalação no tempo utilizando a intercalação tipo 1. Os símbolos de entrada podem ser escritos na direcção diagonal descendente e pode ser lidos num sentido de fila. A figura 84c mostra uma intercalação no tempo utilizando a intercalação tipo 2. Os símbolos de entrada podem ser escritos na direcção diagonal ascendente e podem ser lidos num sentido de fila. A diferença entre tipo 1 e tipo 2 é se uma direcção de escrita de símbolo de entrada é para cima ou para baixo. Os dois processos são diferentes num modo de escrever símbolos, contudo os dois processos são idênticos em termos de exibir profundidade de intercalação em tempo integral e diversidade de frequência integral. No entanto utilizar estes processos pode provocar um problema durante a sincronização num receptor devido à utilização de dois esquemas de intercalação.

Podem existir duas soluções possíveis. A primeira solução pode ser sinalizar 1 bit de um tipo de intercalação de um primeiro bloco de intercalação que surge em primeiro lugar após cada preâmbulo, através de sinalização LI de preâmbulo. Este processo é a execução de uma intercalação correcta através de sinalização. A segunda solução pode ser 91 ΡΕ2424146 a formação de um quadro para apresentar um comprimento de um número par de blocos de intercalação. Utilizando este processo, um primeiro bloco de intercalação de cada quadro pode ter um tipo idêntico, portanto, o problema de sincronização do bloco de intercalação pode ser resolvido. Por exemplo, o problema de sincronização pode ser resolvido aplicando a intercalação do tipo 1 a um primeiro bloco de intercalação e aplicando sequencialmente aos próximos blocos de intercalação dentro de cada quadro, terminando depois um último bloco de intercalação de cada quadro com a intercalação tipo 2. Este processo requer que um quadro seja composto por dois blocos de intercalação mas pode ser vantajoso em que não é necessária qualquer sinalização adicional tal como no primeiro processo. A figura 89 mostra uma estrutura de um desintercalador no tempo r710 de um receptor apresentado na figura 81. A desintercalação no tempo pode ser realizada na saida do desintercalador de frequência r709. 0 desintercalador no tempo da figura 89 representa um esquema de desintercalamento que é um processo inverso de um intercalamento no tempo apresentado figura 84. A desintercalação, em comparação com a figura 84, terá uma maneira oposta de leitura e escrita. Por outras palavras, o desintercalador de tipo 1 pode escrever simbolos de entrada numa direcção de linha e pode ler os simbolos escritos no sentido diagonal descendente. 0 desintercalador de tipo 2 pode escrever simbolos de entrada no sentido diagonal descendente e pode ler os simbolos escritos no sentido da 92 ΡΕ2424146 fila. Estes processos podem permitir a escrita dos simbolos recebidos onde os simbolos são previamente lidos ao realizar um sentido de escrita dos simbolos do desintercaldor do tipo 2 idêntico a um sentido de simbolos de leitura de desintercalador do tipo 1. Deste modo, um receptor pode executar a desintercalação utilizando uma única memória tampão. Além disso, pode ser realizada uma implementação simples devido ao facto dos processos de desintercalação do tipo 1 e tipo 2 serem realizados por simbolos de escrita e leitura num sentido diagonal ou num sentido em linha.

Contudo utilizar estes processos pode provocar um problema na sincronização num receptor por causa da utilização de dois esquemas de intercalação. Por exemplo, desintercalar simbolos intercalados do tipo 1 de um modo do tipo 2 pode provocar a deterioração no desempenho. Podem existir duas soluções possíveis. A primeira solução pode ser determinar um tipo de um bloco de intercalação que surge após um preâmbulo, utilizando 1 bit de um tipo de intercalação de uma parte de sinalização Ll transmitida. A segunda solução pode ser a realização da desintercalação utilizando um tipo de acordo com um primeiro bloco de intercalação dentro de um quadro, se um número de blocos de intercalação dentro de um quadro for um número par. 0 símbolo desintercalado pode ser emitido para dentro do analisador sintáctico r711. A figura 85 mostra uma lógica de geração de endereço que é idêntica a uma lógica de geração de endereço 93 ΡΕ2424146 de uma única memória tampão, quando um intercalador de blocos utiliza duas memórias tampão de memória tal como na figura 73. A lógica da geração de endereço pode executar funções idênticas às funções apresentadas na figura 73. Ao definir um tempo uma profundidade D de intercalação no tempo como um número de linhas de uma memória de desin-tercalação e definindo uma largura W de fatia de dados como um número de coluna, os endereços apresentados na figura 85 podem ser gerados por um gerador de endereços. Os endereços podem incluir posições piloto. Para intercalar no tempo os símbolos de entrada que incluem apenas símbolos de dados, pode ser necessária uma lógica de controlo que ignora os endereços. Os endereços utilizados nos preâmbulos de intercalação podem não exigir posições piloto e a intercalação pode ser realizada utilizando blocos Ll. 0 i representa um índice de um símbolo de entrada, N=D*W representa um comprimento de bloco de interligação. Ri e Ci representa um endereço de linha e um endereço de coluna de um i-ésimo de símbolo de entrada, respectivamente. Tw representa um valor de retorção de coluna ou parâmetro de retorção de um endereço onde os símbolos se encontram localizados. Li representa endereços quando uma memória dimensional com uma única memória tampão é implementada. Valores de Li podem ser de 0 a (N-l) . Nesta memória de uma só dimensão, são possíveis pelo menos dois processos. Li(l) encontra-se a acoplar uma matriz de memória linha a linha e Li(2) encontra-se a acoplar uma matriz de memória coluna a coluna. Um receptor pode utilizar a lógica de geração de endereços na leitura de símbolos durante uma desin-tercalação. 94 ΡΕ2424146 A figura 86 mostra um outro exemplo de um preâmbulo. Para um caso em que é utilizado um símbolo OFDM que apresenta um tamanho de 4K-FFT na largura de banda de 7,61MHz e uma sexta portadora dentro de um símbolo OFDM e portadoras em ambas as extremidades são utilizadas como pilotos, pode-se assumir que o número de portadoras que podem ser utilizadas na sinalização Ll sejam de 2840. Quando vários canais se encontram ligados, podem existir várias larguras de banda de preâmbulo. O número de portadoras pode mudar dependendo de um tipo de pilotos a ser utilizado, um tamanho de FFT, um número de canais ligados, e outros factores. Se um tamanho de um Ll_XFEC_FRAME que inclui Ll_Header (H) que deve ser atribuído a um único símbolo OFDM e bloco Ll FEC (L1_FEC1) for menor do que um único símbolo OFDM (5w-a-l), Ll_XFEC_FRAME incluindo Ll_Header pode ser repetido para preencher uma parte restante do único símbolo OFDM (5w-a-2). Isto é semelhante à estrutura do preâmbulo da figura 60. Para que um receptor receba uma fatia de dados que se encontra localizada numa determinada largura de banda de canais ligados, uma janela de sintonizador do receptor pode estar localizada numa determinada largura de banda.

Se uma janela de sintonizador de um receptor se encontrar localizada como 5w-a-3 da figura 86, pode ocorrer um resultado incorrecto durante a fusão de Ll_XFEC_FRAMEs repetidos. O caso 1 da figura 8 6 pode ser um tal exemplo. Um receptor encontra Ll_Header (H) para localizar uma 95 ΡΕ2424146 posição inicial de um Ll_Header (H) dentro de uma janela de sintonizador, mas o Ll_Header encontrado pode ser um cabeçalho de um Ll_XFEC_FRÃME (5w-a-4) incompleto. A informação de sinalização Ll pode não ser obtida correc-tamente se for obtido um comprimento de Ll_XFEC_FRAME com base naquele Ll_Header e o resto da parte (5w-a-5) for adicionado a uma posição inicial daquela da Ll_Header. Para evitar um caso do género, um receptor pode precisar de operações adicionais para encontrar um cabeçalho de um Ll XFEC_FRAME completo. A figura 87 mostra essas operações. No exemplo, para encontrar um cabeçalho de um Ll_XFEC_FRAME completo, se existir um Ll_XFEC_FRAME incompleto num preâmbulo, um receptor pode utilizar pelo menos dois Ll_Headers para encontrar um local de inicio de Ll_Header para fusão de Ll_XFEC_FRAME. Em primeiro lugar, um receptor pode encontrar Ll_Header de um simbolo OFDM de preâmbulo (Sw-b-1). Depois utilizando um comprimento de um L1_XFEC__FRAME dentro do Ll_Header encontrado, o receptor pode verificar se cada L1_XFEC_FRAME dentro de um simbolo OFDM actual é um bloco completo (5w-b-2) . Se não for, o receptor pode encontrar outro Ll_Header do simbolo de preâmbulo actual (5w-b-3). De uma distância calculada entre Ll Header encontrado novo e um Ll_Header anterior, pode ser determinado se um certo Ll_XFEC_FRAME é um bloco completo (5w-b-4). Depois pode ser utilizado um Ll_Header de um Ll XFEC_FRAME completo como um ponto de exposição para fusão. Usando o ponto de exposição, L1_XFEC_FRAME pode ser integrado (5w-b-5). Utilizando estes processos, o caso 2 ou a fusão correcta apresentada na figura 86 podem ser 96 ΡΕ2424146 esperados num receptor. Estes processos podem ser realizados no descodificador de cabeçalho FEC r712-Ll no trajec-to do sinal LI da figura 81. A figura 88 é um exemplo de uma estrutura de preâmbulo que pode eliminar as operações adicionais acima descritas num receptor. Em oposição à estrutura de preâmbulo anterior, quando uma parte restante de um símbolo OFDM é preenchido, apenas Ll_FECl de um Ll_XFEC_FRAMEr excluindo Ll_Header (H) pode ser repetidamente cheio (5w-c-2). Deste modo, quando um receptor encontra uma posição de início de um Ll_Header (H) para fundir L1_XFEC_FRAME, só pode ser encontrado Ll_Header de somente Ll_XFEC_FRAME (5w-c-4), deste modo, sem operações adicionais, L1_XFEC_FRAME pode ser fundido utilizando o Ll_Header encontrado. Por isso, os processos tais como (5W-b-2), (5w-b-3), e (5w-b-4) apresentados na figura 87 podem ser eliminados num receptor. Estes processos e processos da parte contrária dos processos podem ser executados no descodificador de cabeçalho FEC 112-Ll no trajecto do sinal Ll de um receptor da figura 81 e no cabeçalho FEC 705 Ll-Ll no trajecto do sinal Ll de um transmissor da figura 80. O desintercalador no tempo r712-Ll no trajecto Ll de um receptor da figura 81 pode desintercalar células de bloco Ll ou células com padrões, excluindo outras células tais como cabeçalho de preâmbulo e células piloto. As células de bloco Ll são representadas por células com padrões tal como apresentado na figura 83. A figura 90 97 ΡΕ2424146 mostra um outro exemplo de um transmissor OFDM que utiliza fatias de dados. Este transmissor pode ter estrutura idêntica e pode realizar função idêntica ao transmissor da figura 80, excepto os blocos adicionados e modificados. O mapeador de preâmbulo 1007-Ll pode mapear blocos Ll e cabeçalhos de bloco Ll que são saidas de cabeçalho de FEC 105-Ll em simbolos de preâmbulo utilizados num quadro de transmissão. Especificamente, o cabeçalho de bloco Ll pode ser repetido para cada preâmbulo e o bloco Ll pode ser dividido tanto quanto um número de preâmbulos utilizados. O intercalador no tempo 1008-Ll pode intercalar blocos Ll que são divididos em preâmbulos. Neste ponto, o cabeçalho de bloco Ll pode ser incluído na intercalação ou não incluído na intercalação. Se o cabeçalho de bloco Ll se encontra incluído ou não, pode não alterar mudar uma estrutura de sinal de um cabeçalho de bloco Ll, mas pode alterar uma ordem de intercalação e transmissão de blocos Ll. O repetidor L1_XFEC 1015-Ll pode repetir os blocos Ll_XFEC intercalados no tempo dentro de uma largura de banda de preâmbulo. Neste ponto, o cabeçalho de bloco Ll pode ser repetido dentro de um preâmbulo ou não repetido dentro de um preâmbulo. A figura 91 mostra um outro exemplo de um receptor OFDM que utiliza fatias de dados. Este receptor apresenta estrutura idêntica e pode realizar função idêntica ao receptor da figura 81, excepto os blocos adicionados e modificados. O módulo de descodificação de cabeçalho FEC rl012-Ll pode sincronizar cabeçalhos Ll 98 ΡΕ2424146 dentro de um preâmbulo. Se os cabeçalhos Ll forem repetidos, os cabeçalhos Ll podem ser combinados para obter um ganho SNR . Então, o módulo de descodificação de cabeçalho FEC r712-Ll da figura 81 pode executar uma descodificação FEC. 0 processo de sincronização pode dar uma localização de um cabeçalho correlacionando a palavra de sincronização de um cabeçalho e preâmbulos. Para deslocamentos de frequência de múltiplos de um inteiro, pode ser determinada uma gama de correlação a partir de endereçamento circular. 0 módulo de combinação Ll_XFEC rlOll-Ll pode combinar blocos Ll_XFEC para obter um ganho SRN, quando blocos Ll divididos são recebidos dentro de um preâmbulo. 0 desintercalador no tempo rlOlO-Ll pode desintercalar no tempo blocos Ll dentro de um preâmbulo. Dependendo se cabeçalhos de bloco Ll são intercalados no tempo num transmissor ou não, os cabeçalhos de bloco Ll podem ser desintercalados de modo correspondente num receptor. Uma ordem de desintercalação dos blocos Ll pode ser alterada dependendo se os cabeçalhos de bloco Ll são intercalados no tempo num transmissor ou não. Por exemplo, quando a intercalação no tempo se encontra ligada (ON) tal como na figura 83, uma localização da célula número 33 que é uma primeira célula de bloco Ll dentro de um primeiro preâmbulo, pode mudar. Por outras palavras, quando os cabeçalhos de bloco Ll não são incluídos numa intercalação, o sinal intercalado que tem as localizações das células tal como apresentado na figura 83 será recebido. Se os cabeçalhos de bloco Ll forem incluídos numa intercalação, uma localização 99 ΡΕ2424146 da célula número 33 precisa de ser alterada para desinter-calar células que se encontram intercalados na diagonal, utilizando uma primeira célula de um primeiro cabeçalho de bloco Ll dentro de um primeiro preâmbulo considerando como referência. 0 misturador Ll_FEC rl018-Ll pode misturar blocos Ll que se encontram divididos em muitos preâmbulos num único bloco Ll para descodificação FEC.

Com um 1 bit adicional, o campo PLP_type Ll de campos de sinalização Ll que são transmitidos num preâmbulo podem ter os seguintes valores. PLP_type = 00 (PLP comum) PLP_type = 01 (PLP de dados normais) PLP_type = 10 (PLP de dados desmultiplexados) PLP_type = 11 (reservado)

Dados normais PLP representam dados PLP quando um único serviço é transmitido numa única fatia de dados. Dados PLP desmultiplexados representam um PLP de dados quando um único serviço é desmultiplexado em várias fatias de dados. Quando um utilizador muda de serviço, se a sinalização Ll e sinalização L2 estiverem armazenados num receptor, pode ser eliminada a espera de uma informação de sinalização Ll dentro de um próximo quadro. Por isso, um receptor pode alterar os serviços de forma eficiente e um utilizador pode beneficiar de menos atraso durante uma troca de serviço. A figura 95 mostra as estruturas do sinal do bloco Ll que é transmitido num preâmbulo, para o fluxo 100 ΡΕ2424146 de intercalação no tempo e fluxo de desintercalação. Tal como pode ser visto na figura 95, a intercalação e desintercalação pode ser realizada não numa largura de banda completa de preâmbulo, mas num bloco Ll dividido. A figura 96 é um exemplo de um campo de intercalação no tempo Ll de campos de sinalização Ll, processado pelo cabeçalho FEC 105-Ll no trajecto Ll apresentado na figura 90. Tal como apresentado na figura 96, um bit ou dois bits podem ser utilizados para o parâmetro de intercalação no tempo. Se for utilizado um bit, a intercalação não é executada quando o valor de bit é 0, sendo que a intercalação tendo uma profundidade de símbolos OFDM utilizados nos símbolos do preâmbulo pode ser realizada quando o valor do bit é 1. Se forem utilizados dois bits, a intercalação com uma profundidade de intercalação de 0 ou não intercalação é executada quando o valor de bit é 00, podendo a intercalação tendo uma profundidade de símbolos OFDM utilizados em símbolos de preâmbulo ser executada quando o valor do bit é 01. A intercalação tendo uma profundidade de quatro símbolos OFDM pode ser executada quando o valor do bit é 10. A intercalação que apresenta uma profundidade de oito símbolos OFDM pode ser executada quando o valor de bits é 11.

Um receptor, especificamente, descodificador de cabeçalho FEC rl012-Ll no trajecto Ll apresentado na figura 91 pode extrair parâmetros de intercalação no tempo (time interleaving - TI) apresentados na figura 96. Utilizando os 101 ΡΕ2424146 parâmetros, o desintercalador no tempo rlOlO-Ll pode realizar a desintercalação de acordo com a profundidade de intercalação. Os parâmetros que são transmitidos no cabeçalho Ll são o tamanho da informação Ll (15bits), o parâmetro da intercalação no tempo (máximo de 2 bits), e CRC (max. 2 bits). Se for utilizado o código Reed-Muller RM (16, 32) para codificação do campo de sinalização do cabeçalho Ll, porque os bits que podem ser transmitidos são 16 bits, não existe um número suficiente de bits. A figura 97 mostra um exemplo de campo de sinalização Ll que pode ser utilizado para um tal caso. A figura 97 mostra um processamento realizado no cabeçalho FEC 105-Ll no trajecto Ll da figura 90. Na figura 97a, Ll( ) na coluna dos campos de sinalização representa o tamanho Ll e TI ( ) representa o tamanho para os parâmetros da intercalação no tempo. Para o primeiro caso ou quando o tamanho Ll (15 bits) e TI (1 bit) são transmitidos, o preenchimento adicional pode não ser necessário, podendo ser obtido um desempenho de descodificação substancial do cabeçalho Ll, sendo que porque é transmitida a informação se se deseja realizar uma intercalação no tempo ou não, para um bloco Ll curto não pode ser obtido o efeito de intercalação.

Para o segundo caso ou quando o tamanho Ll é reduzido a 1/8 do tamanho original, torna-se possivel a transmissão de informação com números de bits como Ll (12 bits) , TI (2 bits) e CRC (2 bits) . Deste modo, para o 102 ΡΕ2424146 segundo caso, pode ser esperado um melhor desempenho da descodificação Ll e efeito de intercalação no tempo. No entanto, o segundo caso requer processo de preenchimento adicional para fazer do tamanho Ll um múltiplo de oito se o tamanho Ll não for um múltiplo de oito. A figura 97b representa o processo de preenchimento que pode ser realizado no sinal Ll 10Q-L1 da Figura 90. Mostra que o preenchimento se encontra localizado após o bloco Ll e coberto com codificação CRC. Consequentemente, num receptor, o descodificador FEC BCH/LDPC r715-Ll no trajecto Ll da figura 91 pode executar a descodificação FEC, porque se não existir erro quando o campo CRC é verificado, pode ser executada a análise sintáctica de bit de acordo com o campo de sinalização Ll, sendo então necessário um processo que define o resto dos bits como preenchimento ou CRC32 e excluindo o resto de bits a partir de parâmetros.

Para o terceiro caso ou quando o tamanho Ll é expresso como um número de células mapeadas QAM, não um número de bits, o número de bits pode ser reduzido. Para o quarto caso, o tamanho Ll é expresso não como um tamanho de um bloco Ll completo, mas como um tamanho Ll por cada sim-bolo OFDM. Assim, para que um receptor obtenha um tamanho de um bloco Ll completo é necessário multiplicar o tamanho do bloco Ll num símbolo OFDM por uma série de símbolos OFDM utilizados no preâmbulo. Neste caso, o tamanho Ll actual tem que excluir o preenchimento.

Para o quinto caso, ao expressar o bloco Ll não 103 ΡΕ2424146 como um número de bits mas como um número de células mapea-das QAM, é possível maior redução de bits. Para o terceiro até ao quinto caso são apresentados os parâmetros TI, CRC, e um número de bits de preenchimento necessários. Para um caso em que o tamanho do bloco Ll é expresso como um número de células, para que um receptor obtenha o tamanho Ll em bits, o receptor precisa de multiplicar um número de bits onde apenas as células são transmitidas por um tamanho Ll recebido. Adicionalmente, tem que ser excluído um número de bits de preenchimento. O último caso mostra um número total crescente de bits para 32 bits utilizando dois blocos de código RM no cabeçalho. Campos CRC totais transformam-se em quatro bits porque cada bloco de código RM precisa de dois bits de campo CRC. Um receptor ou descodificador de cabeçalho FEC rl012-Ll no trajecto Ll da figura 91, precisa de obter os parâmetros necessários ao executar a descodificação FEC num total de dois blocos FEC. Utilizando os parâmetros obtidos, um receptor, especificamente desintercalador no tempo rlOlO-Ll no trajecto Ll da figura 91, pode determinar se é para realizar a desintercalação ou não, e pode obter uma profundidade de desintercalação, se for determinado que deve ser executada a desintercalação. Além disso, o descodificar FEC BCH/LDPC r715-Ll pode obter o comprimento de bloco LDPC necessário para realizar a descodificação FEC e parâmetros de encurtamento/puncionagem. Os campos de preenchimento desnecessários, exigidos para enviar o sinal Ll para um controlador de sistema, podem ser removidos. 104 ΡΕ2424146 A figura 92 mostra um exemplo de um intercalador no tempo (TI) de fatias de dados. O processo de TI assume que todas as posições-piloto são conhecidas. 0 TI pode produzir apenas células de dados, excluindo os pilotos. Saber as posições piloto habilita o número correcto de células de saida para cada simbolo OFDM. Além disso, o TI pode ser implementado por uma única memória tampão num receptor. A figura 93 mostra um exemplo de uma implementação eficiente da intercalação no tempo num receptor. A figura 93a mostra quatro esquemas diferentes de desinter-calação de acordo com uma forma de realização da presente invenção. A figura 93b mostra uma única memória tampão que realiza a desintercalação. A figura 93c mostra um esquema exemplar para endereçar os blocos Ll numa matriz 2D ou uma sequência 1D.

Tal como apresentado na figura 93a-c, utilizar um algoritmo de memória tampão individual pode ser uma implementação mais eficiente do intercalador no tempo. O algoritmo pode ser caracterizado primeiro pela leitura das células de saida da memória, e depois escrever células de entrada onde as células de saida são lidas. 0 endereçamento diagonal pode ser considerado como um endereçamento circular em cada coluna.

Mais especificamente, em relação à figura 93a 105 ΡΕ2424146 estes quatro processos de leitura e escrita aplicam-se sequencialmente aos quadros C2 que são recebidos num receptor. O primeiro quadro recebido num receptor é escrito na memória do desintercalador na figura 93b no caminho para o 0-ésimo bloco na figura 93a e lido no caminho para o Io bloco. O segundo quadro recebido é escrito na memória do desintercalador na figura 93b no caminho para o Io bloco e lido para o 2o bloco. O terceiro quadro recebido é escrito na memória do desintercalador na figura 93b no caminho para o 2o bloco e lido no caminho para o 3o bloco. O quarto quadro recebido é escrito na memória do desintercalador na figura 93b no caminho para o 3o bloco e lido no caminho para o 0o bloco, etc. Quer dizer, os processos de escrita e leitura na figura 93a podem ser sequencialmente e ciclicamente aplicados aos quadros C2 que são recebidos sequencialmente . O processo de intercalação no tempo (TI) pode ser executado em preâmbulos tal como apresentado na figura 94. As posições piloto são periódica e facilmente removidas, não sendo necessária qualquer intercalação para o cabeçalho de bloco LI. É porque o cabeçalho do preâmbulo carrega parâmetros TI e tanto a intercalação como a não-intercalação têm os mesmos resultados devido a repetição. Deste modo, somente as células de sinalização Ll são intercaladas. Pode ser aplicada a única memória tampão utilizada na fatia de dados TI. A figura 95 mostra o fluxo do preâmbulo da 106 ΡΕ2424146 intercalação/desintercalação no tempo. A intercalação pode ser realizada dentro de um bloco Ll, em vez de um preâmbulo completo. Num transmissor, tal como apresentado na figura 128a, o bloco Ll pode ser codificado ® então pode ser realizada uma intercalação dentro do bloco Ll ®, e o bloco Ll intercalado pode ser repetido dentro de um preâmbulo. Num receptor, tal como apresentado na figura 128b, de um preâmbulo recebido ®, o bloco Ll pode ser combinado ou sincronizado, podendo ser obtido um único período de bloco Ll ©, podendo o bloco Ll combinado ser desintercalado (D. A figura 96 mostra parâmetros de profundidade de intercalação no tempo em sinalização de cabeçalho Ll. Para a estrutura de cabeçalho Ll, RM (16, 32) tem uma capacidade de 16 bits. Um máximo de 2 bits de CRC pode melhorar o desempenho RM BER. Os campos de sinalização necessários do cabeçalho Ll são Ll_info_size (15 bits) que podem exigir um máximo de 5 símbolos OFDM e TI_depth (2 bits ou 1 bit). No entanto, um total de 18 ou 19 bits excede a capacidade do cabeçalho Ll. A figura 97 mostra um exemplo de sinalização Ll de cabeçalho e uma estrutura e um processo de zona de preenchimento. A figura 98 mostra um exemplo de uma sinalização Ll transmitida num cabeçalho de quadro. A informação de sinalização Ll pode ser utilizada como parâmetros de descodificação num receptor. Em especial, os módulos no 107 ΡΕ2424146 trajecto de sinal Ll da figura 91 pode realizar a descodificação de sinalização Ll e os módulos no trajecto PLP da figura 91 podem utilizar parâmetros, sendo que assim os serviços podem ser descodificados. Um receptor pode obter parâmetros da sinalização Ll a partir de sinais do trajecto Ll que são descodificados de acordo com uma ordem de cada campo e comprimento de campo. O seguinte explica o significado de cada campo e a sua utilização. Um nome de cada campo, um número de bits para cada campo, ou um exemplo de cada campo podem ser modificados.

Num_chbon: Este campo indica um número de canais utilizados numa ligação de canal. Utilizando este campo, um receptor pode obter uma largura de banda total de canais utilizados. O canal pode ter 6MHz, 7MHz, 8MHz, ou outros valores de largura de banda.

Num_dslice: Este campo indica um número de fatias de dados existentes num canal ligado. Depois da descodificação da sinalização Ll, um receptor acessa a um circuito fechado onde a informação das fatias de dados se encontra contida, para obter a informação da fatia de dados. Utilizando este campo, um receptor pode obter um tamanho do circuito fechado para descodificação.

Num_notch: Este campo indica um número de bandas de entalhe existentes num canal ligado. Depois da descodificação da sinalização Ll, um receptor acessa a um circuito fechado onde a informação da banda de entalhe se 108 ΡΕ2424146 encontra contida, para obter a informação da banda de entalhe. Utilizando este campo, um receptor pode obter um tamanho do circuito fechado para descodificação.

Para cada fatia de dados, podem ser transmitidos Dslice_ID, dslice_start, dslice_width, dslice_TI_depth, dslice_type, dslice_pwr_allocation e informações PLP num preâmbulo de um cabeçalho de quadro. A fatia de dados pode ser considerada como uma largura de banda especifica que contém um ou mais PLPs. Os serviços podem ser transmitidos nos PLPs. Um receptor precisa de aceder às fatias de dados que contêm um PLP especifico, para descodificar um serviço.

Dslice_ID: Este campo pode ser utilizado para identificação de fatia de dados. Cada fatia de dados num canal ligado pode ter um valor único. Quando um receptor acessa uma das PLPs para descodificar serviços, este campo pode ser utilizado para o receptor diferenciar uma fatia de dados onde a PLP se encontra localizada, de outras fatias de dados.

Dslice_start: Este campo indica um local de inicio de uma fatia de dados dentro de um canal ligado. Utilizando este campo, um receptor pode obter uma frequência onde a fatia de dados começa. Adicionalmente, a sintonização para aceder a uma fatia de dados pode ser executada utilizando este campo.

Dslice_width: Este campo indica uma largura de 109 ΡΕ2424146 banda de uma fatia de dados. Utilizando este campo, um receptor pode obter um tamanho de uma fatia de dados. Em especial, este campo pode ser utilizado na desintercalação no tempo para possibilitar a descodificação. Juntamente com o campo dslice_start, um receptor pode determinar que frequência descodificar dos sinais RF recebidos. Este processo pode ser realizado no sintonizador r700 da figura 91. As informações tais como dslice_start e dslice_width podem ser utilizadas como sinal de controlo do sintonizador (r700).

Dslice_ti_depth: Este campo indica uma profundidade de intercalador no tempo utilizada na intercalação no tempo de fatias de dados. Juntamente com dslice_width, um receptor pode obter uma largura e uma profundidade de um desintercalador no tempo e pode realizar a desintercalação no tempo. A figura 99 mostra um exemplo de um Dslice_TI_depth. No exemplo, 1, 4, 8 ou 16 de simbolos OFDM são utilizados na intercalação no tempo. Esta é executada no desintercaldor no tempo r710 da figura 91. Dslice_width e Dslice_TI_depth podem ser utilizados como sinal de controlo.

Dslice_type: Este campo indica um tipo de fatia de dados. Fatia de dados do tipo 1 tem um único PLP dentro do mesmo e o PLP é uma CCM (constant coding and modulation - codificação e modulação constantes) aplicada. A fatia de dados do tipo 2 representa todos os outros géneros de fatias de dados. Utilizando este campo, um receptor pode realizar a descodificação de acordo com PLP. A PLP do tipo 110 ΡΕ2424146 1 não tem cabeçalho FECFRAME, sendo que assim um receptor não procura pelo cabeçalho FECFRAME. Para o tipo 2, um receptor procura pelo cabeçalho FECFRAME da PLP para obter informação MODCOD. A figura 100 mostra um exemplo de dslice_type. Utilizando este campo, o analisador sintáctico de fatias de dados r711 da figura 91 pode controlar o descodificador do cabeçalho FEC r712-c, k.

Dslice_pwr_allocation: Este campo indica uma potência de uma fatia de dados. Cada fatia de dados pode ter uma potência diferente de outras fatias de dados. É para adaptação da ligação no sistema de cabo. Um receptor pode utilizar este campo para controlar a potência da fatia de dados recebida. O sintonizador r700 da figura 91 pode ajustar o ganho do sinal utilizando este campo.

Num_PLP: Este campo indica um número de PLPs numa fatia de dados. Após a descodificação da sinalização Ll, um receptor acessa a um circuito fechado que inclui informação PLP. Utilizando este campo, um receptor pode obter um tamanho do circuito fechado e descodificar PLPs.

Para cada PLP, PLP_id, PLP_type, reprocessamento PSL/SL, PLP_payload_type, PLP_ModCod e PLP_start_addr podem ser transmitidos num cabeçalho de quadro (preâmbulo). Cada PLP pode transmitir um ou mais fluxos ou pacotes tais como TS e GSE. Um receptor pode obter serviços descodificando PLPs onde os serviços são transmitidos. 111 ΡΕ2424146 PLP_id: Este campo é um identificador de PLP e tem um valor único para cada PLP num canal ligado. Utilizando este campo, um receptor pode aceder à PLP onde existe um serviço para descodificar. Este campo pode servir a um propósito idêntico à PLP_id transmitida num cabeçalho FECFRAME. 0 descodifiçador de cabeçalho FEC r712-c, k da figura 91 pode aceder à PLP necessária utilizando este campo. PLP_type: Este campo indica se um tipo de PLP é uma PLP comum ou uma PLP de dados. Utilizando este campo, um receptor pode encontrar PLP comum e pode obter informação necessária para descodificar um pacote TS da PLP comum. Além disso, o receptor pode descodificar um pacote TS dentro de uma PLP de dados. A figura 101 mostra um exemplo de PLP_type.

Reprocessamento PSI/SI: Este campo indica se um PSI/SI de um sinal recebido é reprocessado ou não. Utilizando este campo, um receptor pode determinar referir PSI/SI de um serviço especifico de um serviço transmitido. Se um receptor não pode referir PSI/SI de um serviço especifico de um serviço transmitido, PSI/SI que pode ser referido por um serviço especifico pode ser transmitido através PLP comum, por exemplo. Utilizando esta informação, um receptor pode descodificar serviços. Além disso, este campo pode ser um campo de 1 bit. Este campo pode ser utilizado por um receptor para reconhecer se pode contar com as partes PSI/SI relacionadas. Quando o reprocessamento 112 ΡΕ2424146 PSI/SI é realizado, este campo deve ser configurado para '1', caso contrário ele deve ser configurado para '0'. PLP_payload_type: Este campo indica o tipo de dados de carga útil que a PLP transmite. Um receptor pode utilizar este campo antes de descodificar dados dentro de PLPs. Se um receptor não pode descodificar um tipo especifico de dados, pode ser impedida a descodificação de uma PLP que contém este tipo especifico de dados. A figura 102 mostra um exemplo de PLP_payload_type. Se uma fatia de dados tem uma única PLP e uma CCM é aplicada à fatia de dados fatia, isto é, fatia de dados tipo 1, os campos tais como PLP_ModCod e PLP_start_addr podem ser adicionalmente transmitidos. PLP_ModCod: Este campo indica um tipo de modulação e taxa de código FEC utilizado na PLP. Utilizando este campo, um receptor pode realizar a desmodulação QAM e descodificação FEC. A figura 103 mostra um exemplo de PLP_ModCod. Os valores apresentados na figura podem ser utilizados em ModCod que é transmitido num cabeçalho de um FECFRAME. O desmapeador de simbolos r713-c, k e descodi-ficador FEC BCH/LDPC r715-c, k da figura 91 pode utilizar este campo para a descodificação. PLP_start_addr: Este campo indica onde um primeiro FECFRAME de uma PLP aparece num quadro de transmissão. Utilizando este campo, um receptor pode obter uma localização inicial de FECFRAME e realizar a descodificação 113 ΡΕ2424146 FEC. Utilizando este campo, o analisador sintáctico de fatias de dados r711 da figura 91 pode sincronizar FECFRAMEs para PLPs do tipo 1. Para cada banda de entalhe, as informações tais como notch_start e notch.__wid.th podem ser transmitidas num cabeçalho de quadro (preâmbulo).

Notch_start: Este campo indica um local de inicio de uma banda de entalhe. Notch_width: Este campo indica uma largura de uma banda de entalhe. Utilizando notch_start e notch__width, um receptor pode obter um local e um tamanho de uma banda de entalhe dentro de um canal ligado. Além disso, pode ser obtido um local de sintonia para uma descodificação de serviço correcta e pode ser verificada uma existência de um serviço dentro de uma determinada largura de banda. 0 sintonizador r700 da figura 91 pode executar a sintonia utilizando esta informação. GI: Este campo indica a informação do intervalo de guarda utilizado num sistema. Um receptor pode obter informação de intervalo de guarda utilizando este campo. 0 sincronizador de tempo/frequência r505 e removedor GI r704 da figura 91 pode utilizar este campo. A figura 104 mostra um exemplo.

Num_data_symbols: Este campo indica um número de simbolos de dados OFDM, excepto preâmbulo, utilizados num quadro. Um comprimento de quadro de transmissão pode ser definido por este campo. Utilizando este campo, um receptor pode prever a localização de um preâmbulo a seguir, assim, 114 ΡΕ2424146 este campo pode ser utilizado para descodificar a sinalização Ll. 0 analisador sintáctico de quadros r708 da figura 91 pode utilizar este campo e prever simbolos OFDM que são preâmbulo e enviar sinal para o trajecto de descodificação de preâmbulo.

Num_c2_frames: Este campo indica um número de quadros existentes num canal ligado. Utilizando este campo, um receptor pode obter um limite de um super quadro e pode prever informação repetida por cada super quadro.

Frame_idx: Este campo é um indice de quadros e é reinicializado para cada super quadro. Utilizando este campo, um receptor pode obter um número actual de quadros e encontrar uma localização do quadro actual dentro de um super quadro. Utilizando este campo, o analisador sintáctico de quadros r708 da figura 91 pode descobrir quantos quadros estão à frente de um quadro actual num super quadro. Juntamente com Num_c2_frames, pode ser prevista a mudança que ocorre numa sinalização Ll e a descodificação pode ser controlada. PAPR: Este campo indica se é utilizada ou não uma reserva de tom para reduzir uma PAPR. Utilizando este campo, um receptor pode processar em conformidade. A figura 105 mostra um exemplo. Por exemplo, se for utilizada uma reserva de tom, um receptor pode excluir portadoras utilizadas numa reserva de tom, a partir da descodificação. Especificamente, o analisador sintáctico de fatias de dados 115 ΡΕ2424146 r711 da figura 91 pode utilizar este campo para excluir portadoras da descodificação.

Reservado: Este campo é para bits adicionais reservados para utilização futura. A figura 106 mostra um outro exemplo de sinalização Ll transmitida num cabeçalho de quadro.

Na figura 106, a informação acrescentada adicionalmente à figura 98 pode tornar a descodificação de serviço por um receptor mais eficiente. Os campos a seguir explicam apenas a informação adicional. Os outros campos são os mesmos que a figura 98.

Network_id: Este campo indica uma rede onde o sinal transmitido pertence. Utilizando este campo, um receptor pode descobrir uma rede actual. Quando um receptor sintoniza para outra rede para encontrar um serviço na rede, o receptor pode processar mais rápido porque utilizando apenas a descodificação Ll é o suficiente para tomar a decisão se a rede sintonizada é uma rede desejada ou não. C2_system_id: Este campo identifica um sistema onde o sinal transmitido pertence. Utilizando este campo, um receptor pode descobrir o sistema actual. Quando um receptor sintoniza para outra rede para encontrar um serviço no sistema, o receptor pode processar mais rápido porque utilizar apenas a descodificação Ll é o suficiente 116 ΡΕ2424146 para tomar a decisão se a rede sintonizada é um sistema desejado ou não. C2_signal_start_frequency: Este campo indica uma frequência inicial de canais ligados. C2_signal_stop_frequency: Este campo indica uma frequência final de canais ligados. Utilizando c2_signal_start_frequeny e c2_signal_stop_frequency, as larguras de banda RF de todas as fatias de dados podem ser encontradas por descodificação de Ll de determinada largura de banda dentro de canais ligados. Além disso, este campo pode ser utilizado para obter um valor de deslocamento de frequência exigido na sincronização de Ll_XFEC_FRAMEs. Ll XFEC Combiner rl011-Ll da figura 91 pode utilizar este campo. Além disso, quando um receptor recebe fatias de dados localizadas em ambas as extremidades de um canal ligado, este campo pode ser utilizado para sintonizar para uma frequência adequada. 0 sintonizador r700 da figura 91 pode utilizar esta informação. PLP_type: Este campo indica se um tipo de PLP é uma PLP comum, uma PLP de dados normal, ou PLP de dados agrupada. Utilizando este campo, um receptor pode identificar PLP comum e pode obter informação necessária para descodificar um pacote TS da PLP comum, depois pode descodificar o embalagem TS dentro de uma PLP de dados agrupada. Aqui, a PLP comum pode ser uma PLP que contém dados compartilhados por várias PLPs. A figura 107 mostra um exemplo deste campo. A PLP de dados normais é uma PLP de dados que não tem PLP comum. Neste caso, um receptor não 117 ΡΕ2424146 precisa de encontrar uma PLP comum. A PLP comum ou PLP agrupada pode transmitir informação tal como PLP_group_id. Para os outros tipos de PLP é possível uma transmissão mais eficiente porque não é necessário transmitir nenhuma informação adicional. PLP_group_id: Este campo indica um grupo onde uma PLP actual pertence. PLP de dados agrupados pode transmitir parâmetros TS comuns utilizando PLP comum. Utilizando este campo, se uma PLP actualmente descodificada é uma PLP agrupada, um receptor pode encontrar uma PLP necessária comum, obter parâmetros necessários para pacote TS de PLP agrupada, e formar um pacote TS completo.

Reserved_l/reserved_2/reserved_3: Estes campos são bits adicionais reservados respectivamente para utilização futura para um circuito fechado de fatia de dados, um circuito fechado PLP, e um quadro de transmissão. A figura 108 mostra um outro exemplo de sinalização Ll transmitida num cabeçalho de quadro. Quando comparado com a figura 106, mais informações optimizadas podem ser transmitidas, assim, pode ocorrer menos sinalização de informação complementar. Correspondentemente, um receptor pode descodificar serviços de forma eficiente. Em especial, os módulos no trajecto de sinal Ll da figura 91 podem realizar a descodificação de sinalização Ll e os módulos no trajecto PLP da figura 91 podem utilizar parâmetros, sendo que assim os serviços podem ser descodificados. 118 ΡΕ2424146

Um receptor pode obter parâmetros da sinalização LI a partir de sinais do trajecto LI que são descodificados de acordo com uma ordem de cada campo e comprimento de campo. Um nome de cada campo, um número de bits para cada campo, ou um exemplo de cada campo podem ser modificados. As descrições dos campos, excepto dslice_width são idênticas às descrições acima descritas dos campos. Uma função de dslice_width de acordo com um exemplo é a seguinte.

Dslice_width: Este campo indica uma largura de banda de uma fatia de dados Utilizando este campo, um receptor pode obter um tamanho de uma fatia de dados. Em especial, este campo pode ser utilizado em desintercalação no tempo permitir a descodificação. Juntamente com o campo dslice_start, um receptor pode determinar que frequência descodificar dos sinais RF recebidos. Este processo pode ser realizado no sintonizador r700 da figura 91. As informações tais como dslice_start e dslice_width podem ser utilizadas como sinal de controlo do sintonizador r700. Neste ponto, a largura de uma fatia de dados pode-se estender até 64MHz usando 12 bits para este campo dslice_width. Usando este campo, um receptor pode determinar se um sintonizador actualmente disponível pode descodificar a fatia de dados actual. Se a largura de uma fatia de dados for maior do que uma largura de banda de um sintonizador herdado de um receptor, para descodificar uma tal uma fatia de dados, um receptor pode usar, pelo menos, dois sintonizadores herdados ou um sintonizador com uma largura de banda suficientemente grande. No exemplo, uma 119 ΡΕ2424146 granularidade de valores utilizada no dslice_start, dslice_width, notch_start e notch_width pode ser 12 portadoras OFDM (células). Por outras palavras, um receptor pode encontrar um local de uma célula OFDM actual multiplicando os valores transmitidos por 12. No exemplo, para uma granularidade de PLP_start_addr, pode ser utilizada uma portadora OFDM (célula). Por outras palavras, um receptor pode descobrir quantos simbolos OFDM e células OFDM estão a frente de um local de inicio de uma PLP dentro de um simbolo OFDM. Dslice_start e dslice_width podem ser usadas para esta finalidade. 0 analisador sintáctico de fatias de dados r711 da figura 91 pode realizar um tal processo. A figura 109 mostra um exemplo de processamento no cabeçalho FEC 105-Ll no trajecto Ll da figura 90. Um total de 16 bits podem ser transmitidos no cabeçalho FEC de um trajecto Ll. Catorze bits podem ser atribuídos para Ll_info_size. Se Ll_info_size tiver um valor que é metade do comprimento do bloco Ll transmitido actualmente, um receptor pode multiplicar Ll_info_size recebido por dois e obter o comprimento actual do bloco Ll e começar a descodificar Ll. Este comprimento obtido do bloco Ll é um comprimento que inclui zona de preenchimento.

Para o bloco Ll que se encontra determinado em não apresentar qualquer erro apesar da verificação CRC, um receptor pode considerar o resto de bits após a descodificação Ll como zona de preenchimento. Os dois últimos 120 ΡΕ2424146 bits, semelhantes tal como nos processos anteriores, podem ser utilizados para indicar a profundidade da intercalação no tempo de preâmbulos. O mapeador de preâmbulo 1007-1,1 da figura 90 pode determinar os símbolos OFDM necessários para transmitir blocos Ll. Após isto, o intercalador 1008-Ll da figura 90 pode realizar a intercalação no tempo. Usando a informação de profundidade de intercalação no tempo e Ll_info_size, um receptor pode descobrir que tamanho do bloco Ll é transmitido em quantos símbolos OFDM. Combinar, fundir, e desintercalar no tempo blocos Ll pode ser realizado no combinador Ll XFEC 12417-Ll, unificador L1_FEC 12418-Ll, e desintercalador no tempo 12410-Ll da figura 91, respectivamente.

Num receptor na figura 91, um comprimento de um bloco Ll XFEC dentro de um símbolo OFDM pode ser obtido dividindo um comprimento total de bloco Ll por um número de símbolos OFDM utilizado num preâmbulo. 0 número de símbolos OFDM pode ser obtido a partir de um valor definido em TI_depth. 0 combinador Ll XFEC 12417-Ll de um receptor pode obter o bloco Ll XFEC. Então, a desintercalação no tempo 12410-Ll pode ser realizada utilizando TI_depth. Finalmente, os blocos Ll XFEC podem ser fundidos para obter um bloco Ll_FEC. Após a fusão Ll_FEC 12418-Ll, desintercalação de bits r714-Ll, e descodificação LDPC/BCH r715-Ll, pode ser obtido o bloco Ll. Ll_info_size pode ser multiplicado por dois, o bloco Ll pode ser verificado com CRC, e Ll pode ser descodificado. Zona de preenchimento desnecessário pode ser desconsiderado. 121 ΡΕ2424146 A figura 110 mostra um outro exemplo de sinalização Ll transmitida num cabeçalho de quadro. Quando comparado com a figura 108, o número de bits para alguns campos encontram-se modificados e alguns campos encontram-se adicionados para melhorar a eficiência da descodificação de serviço por um receptor. Em especial, os módulos no trajecto de sinal Ll da figura 91 podem realizar a descodificação de sinalização Ll e os módulos no trajecto PLP da figura 91 podem utilizar parâmetros, sendo que assim os serviços podem ser descodificados. Um receptor pode obter parâmetros da sinalização Ll a partir de sinais do trajecto Ll que são descodificados de acordo com uma ordem de cada campo e comprimento de campo. Um nome de cada campo, um número de bits para cada campo, ou um exemplo de cada campo podem ser modificados. Excepto os campos modificados da figura anterior, as descrições dos campos são idênticas às descrições acima descritas dos campos. RESERVED_1, RESERVED_2, RESERVED_3 e RESERVED_4 são campos reservados para uso futuro. No exemplo, PLP START pode indicar informações idênticas com PLP_start_addr acima mencionados. L1_PART2_CHANGE_C0UNTER indica um número de quadros a partir de primeiro quadro para um quadro que apresenta uma alteração em qualquer das informações de sinalização Ll, excluindo a mudança em PAP_START, de quadros anteriores. Quer dizer, este campo indica o número de quadros à frente onde a configuração mudará. Usando este campo, um 122 ΡΕ2424146 receptor pode pular a descodificação Ll para cada quadro para obter informação Ll. Por outras palavras, ao utilizar o valor de Ll__PART2_CHAGNE_C0UNTER, um receptor pode determinar qual o quadro é que tem uma mudança na informação Ll dos quadros anteriores, portanto, nenhuma descodificação Ll é executada para quadros antes que tenha lugar um quadro com mudança em Ll, pois a descodificação Ll pode ser executada para o quadro que apresenta alteração em Ll. Deste modo pode ser puladas operações desnecessárias. Usando este campo, um receptor pode evitar a operação de descodificação Ll redundante. Este valor pode também ser calculado por um receptor com informação Ll já descodificada.

Se L 1_PART2_CHANGE_COUNTER for 0, isso significa que houve uma mudança em Ll em pelo menos 256 (2 Λ 8, 8 é um número de bits utilizados para Ll_PART2_CHANGE_COUNTER) quadros. Neste um dos melhores casos, um receptor precisa descodificar Ll apenas a cada 51 segundos. Este processo pode ser realizado no analisador sintáctico de quadros r708 da figura 91. O analisador sintáctico de quadros pode determinar se preâmbulo actual tem uma mudança em Ll e pode controlar os processos subsequentes no trajecto do sinal Ll. Um receptor pode calcular PLP_START para quadro especifico de PLP_START já obtido e PLP_MODCOD, sem realizar a descodificação Ll para obter PLP_START. A figura 111 mostra exemplos de campos apresentados na figura 110. Os blocos de um receptor podem executar processos de acordo com os valores indicados pelos campos nos exemplos. 123 ΡΕ2424146 A figura 112 mostra um outro exemplo de sinalização Ll transmitida num cabeçalho de quadro. Quando comparado com a figura 110, alguns campos encontram-se modificados e alguns campos encontram-se adicionados para melhorar a eficiência da descodificação de serviço por um receptor. Em especial, os módulos no trajecto de sinal Ll da figura 91 podem realizar a descodificação de sinalização Ll e os módulos no trajecto PLP da figura 91 podem utilizar parâmetros, sendo que assim os serviços podem ser descodificados. Um receptor pode obter parâmetros da sinalização Ll a partir de sinais do trajecto Ll que são descodificados de acordo com uma ordem de cada campo e comprimento de campo. Um nome de cada campo, um número de bits para cada campo, ou um exemplo de cada campo podem ser modificados. Excepto os campos modificados da figura anterior, as descrições dos campos são idênticas às descrições acima descritas dos campos.

As descrições de DSLI CE_ S TAR T, DSLICE_WIDTH, NOTCH_START e NOTCH_WIDTH são idênticas às descrições anteriores. Contudo, a informação complementar de sinalização pode ser minimizada sinalizando os campos com um número minimo de bits de acordo com o modo GI. Assim, pode-se dizer que a sinalização de DSLICE_START, DSLICE_WIDTH, NOTCH_START e NOTCH_WIDTH é baseada no modo GI. A informação Ll pode ser obtida no trajecto do sinal Ll de um receptor da figura 91. Um controlador de sistema pode determinar um número de bits utilizados para cada campo de 124 ΡΕ2424146 acordo com o valor GI obtido e pode ler os campos de modo correspondente. 0 valor GI precisa de ser transmitido antes de outros valores.

Em vez de DSLIC_START e DSLICE_WIDTH, podem ser transmitidos 12 bits de posição de sintonização que indica uma localização optimizada para obter fatia de dados e 11 bits de valor de desvio de uma posição de sintonização para indicar uma largura de uma fatia de dados. Em especial, ao utilizar 11 bits de valor de desvio, as fatias de dados que ocupam um máximo de 8 canais ligados podem ser sinalizadas e um receptor que pode receber tais fatias de dados pode operar de forma adequada. Um sintonizador r700 de um receptor da figura 91 pode determinar a largura de banda de RF usando uma posição de sintonização e pode obter uma largura de uma fatia de dados usando o valor de desvio, para servir o mesmo propósito do DSLICE_WIDTH acima mencionado. DSLICE_CONST_FLAG é um campo para indicar se uma configuração de uma fatia especifica de dados é mantida como uma constante. Utilizando este campo obtido a partir de uma Ll de uma determinada largura de banda, um receptor pode determinar se uma fatia de dados especifica tem uma configuração constante, pois o receptor pode receber PLPs da fatia de dados especifica, sem descodificação Ll adicional. Esse tipo de processo pode ser útil para a recepção de fatia de dados que se encontra localizado numa largura de banda onde a descodificação Ll não se encontra disponível. 125 ΡΕ2424146 DSLICE_NOTCH_FLAG é um campo ou uma marca para indicar bandas de entalhe em ambas os bordos de uma fatia de dados especifica. 0 bit mais significativo {MSB) pode ser utilizado como um indicador da proximidade da banda de entalhe a uma largura de banda baixa, sendo que o bit menos significativo (LSB) pode ser utilizado como um indicador para a proximidade da banda de entalhe a uma largura de banda elevada. Usando o campo, quando um receptor descodifica uma fatia de dados especifica, o receptor pode ter em conta uma banda de entalhe descobrindo mudanças em portadoras activas provocadas por pilotos contínuos afins em ambas as extremidades de uma banda de entalhe. Esta informação também pode ser obtida a partir de informação de fenda transmitida em notch NOTCH_START e NOTCH_WIDTH. 0 desintercaldor no tempo r710 de um receptor da figura 91 pode usar a informação para encontrar a localização de portadoras activas e enviar apenas dados que correspondem às portadoras activas, para um analisador sintáctico de fatia de dados.

Para PLP_TYPE, é adicionado um bit adicional à figura 110. A figura 113 mostra um exemplo de PLP_TYPE da figura 112. Pode ser transmitido um valor que indica dados integrados PLP. Um fluxo TS grande que possui uma alta taxa de dados pode ser multiplexado em várias PLPs. Dados PLP integrados podem ser utilizados para indicar PLPs onde fluxos multiplexados são transmitidos. Para um receptor herdado que não é passível de descodificar uma PLP especí- 126 ΡΕ2424146 fica, este campo pode evitar que o receptor acesse a PLP, podendo assim ser impedido um possivel mau funcionamento.

Ainda como um processo alternativo, se o dslice_width acima descrito for utilizado juntamente com o campo dslice_start e informação de fenda, um receptor pode determinar que frequência descodificar dos sinais RF recebidos. Este processo pode ser realizado no sintonizador (r700) da figura 91. As informações tais como dslice_start, dslice_w±dth, notch_start, e notch_width podem ser utilizadas como sinal de controlo do sintonizador r700. Assim, a obtenção de uma fatia de dados e simultaneamente a sintonização para uma banda de RF onde não existem quaisquer problemas de descodificação LI pode-se tornar possivel, evitando o entalhe.

No que se refere à sinalização LI da figura 112, figura 114 mostra uma relação entre sinalização Ll e sinalização L2 quando uma PLP é do tipo integrado. Além disso, a figura 114 mostra também uma acção que pode ser tomada por um receptor para um tal caso. 0 TSl pode ser mapeado em PLP37 através c2dsd de L2. Este TSl corresponde a uma PLP normal de Ll, deste modo, a PLP pode ser descodificada por um receptor normal (sintonizador individual de 8 MHz) e um receptor melhorado (sintonizador múltiplo ou sintonizador de banda larga (>8MHz)). TS2 e TS3 são mapeados em PLP39 e PLP44 respectivamente, através de c2dsd. Estes correspondem a PLP integrada de Ll, deste modo, estas PLPs podem ser descodificadas por um receptor 127 ΡΕ2424146 melhorado (sintonizador múltiplo ou sintonizador de banda larga (>8MHz)) mas não por um receptor normal (sintonizador individual de 8 MHz). Consequentemente, de acordo com informação Ll, um receptor pode verificar se TS correspondente é recebido ou não. A figura 115 e figura 116 são fluxogramas descrevendo acções de descodificação Ll e descodificação L2 para tipo de PLP integrada e tipo de PLP normal num receptor normal e num receptor melhorado, respectivamente. A figura 117 mostra um exemplo de estrutura de c2_delivery_system_descriptor e sintaxe para sinalização L2 tendo em conta a figura 112. Este descritor pode mapear TS_id em PLP_id tal como apresentado na figura 114. A informação do feixe pode ser processada em Ll, assim, não precisa ser sinalizada em L2. As variáveis apresentadas na figura 117 são descritas a seguir. PLP_id: Este campo de 8 bits identifica exclusivamente uma PLP de dados dentro de um sistema C2. C2_system_id: Este campo de 16 bits identifica exclusivamente um sistema C2. A parte restante desse descritor, imediatamente após o campo C2_system_id está presente apenas uma vez por sistema C2, porque os parâmetros são exclusivamente aplicáveis a todas as fatias de dados transportadas por um sistema C2 particular. A presença ou ausência desta parte pode ser derivada a partir do campo de comprimento do descritor. Na ausência da parte 128 ΡΕ2424146 restante, este comprimento é igual a 0x07, caso contrário é atribuido um valor maior. C2_System_tuning_frequency: Este campo de 32 bits indica um valor de frequência. A gama de codificação pode ser de no minimo 1 Hz (0x00000001) até um máximo de 4, 294, 967, 295 Hz (OxFFFFFFFF). Este campo de dados pode propor cionar uma frequência de sintonia, onde um preâmbulo completo é transmitido dentro da janela da sintonização. Geralmente o C2_System_tuning_frequency é a frequência central de um C2_System, mas pode desviar-se da frequência central caso existam entalhes nesta área.

Active_OFDM_symbol_duration: Este campo de 3 bits indica a duração do símbolo OFDM activo. Um exemplo é apresentado na figura 118.

Guard_interval: Este campo de 3 bits indica um intervalo de guarda. Um exemplo é apresentado na figura 119.

Nos exemplos anteriores de intercalação/desin-tercalação no tempo Ll, para os casos quando TI_DEPTH é "10" ou "11", o mapeador de preâmbulo 1007-Ll da figura 90 pode dividir uniformemente o bloco Ll original em quatro ou oito blocos secundários. No entanto, se o tamanho do bloco secundário for menor do que um tamanho mínimo necessário para executar uma codificação FEC, a codificação FEC pode não ser realizada de forma adequada. Uma possível solução 129 ΡΕ2424146 pode ser a criação de um limite. Se um tamanho de um bloco Ll for menor que um limiar estabelecido, o bloco Ll pode ser repetido por quatro ou oito vezes para os casos em que TI_DEPTH é "10" ou "11". Se um tamanho de um bloco Ll for maior do que um limiar estabelecido, o bloco Ll pode ser dividido uniformemente em quatro a oito blocos secundários. O limite pode ser definido como quatro ou oito vezes de um tamanho minimo necessário para executar uma codificação FEC.

Além disso, a definição TI_DEPTH como "10" ou "11" é para casos quando o efeito de intercalação não é obtido devido ao pequeno tamanho do bloco Ll. Assim, o limiar pode ser definido como um tamanho de bits de informação que pode ser transmitido por um único símbolo de preâmbulo. Por exemplo, se for assumida uma codificação idêntica FEC Ll com DVB-T2, um limite será 4,772 bits.

Para casos em que TI_DEPTH é "10" ou "11", usando informação de tamanho Ll, profundidade TI, e um valor limiar compartilhado entre um transmissor e um receptor, os módulos de um receptor, a partir do descodificador de cabeçalho FEC rl012-Ll para Ll_FEC_Merqer rl018-Ll da figura 91 pode determinar um tamanho de bloco secundário Ll, combinar e fundir os blocos secundários Ll que são transmitidos num símbolo OFDM de um preâmbulo.

Se um tamanho de Ll for menor do que um valor limite, Ll FEC Merger rl018-Ll da figura 91 não precisa se 130 ΡΕ2424146 fundir blocos secundários divididos porque o bloco Ll original é transmitido repetidamente de acordo com um TI_DEPTH em quatro ou oito símbolos OFDM. No entanto, se um tamanho Ll for maior do que um valor limite, porque é utilizada uma série de símbolos que é mais do que uma série de símbolos OFDM necessários para transmitir bloco Ll, o descodificador de cabeçalho FEC rl012-_Ll da figura 91 pode obter um tamanho de um bloco secundário utilizando TI_DEPTH. Então, o combinador Ll_FEC rl017-Ll pode combinar blocos FEC Ll e o desintercalador no tempo rlOlO-Ll pode executar a desintercalação. Finalmente, o misturador Ll_FEC rl018-Ll pode misturar blocos Ll_FEC para restaurar o bloco Ll original. A figura 120 mostra outros dois exemplos de intercalação no tempo que pode ser utilizada no trajecto Ll da figura 90. Tal como se pode ver na intercalação no tempo ΟΝ (1), a intercalação só pode ser intercalação de blocos. Em comparação com o processo apresentado na figura 83, o desempenho da intercalação de frequência pode não ser tão bom quanto o processo apresentado na figura 83. No entanto, para os casos em que TI_DEPTH é "10" ou "11", sem repetir ou dividir os blocos Ll de acordo com um limiar, os blocos Ll podem ser espalhados numa direcção no tempo independentemente do tamanho do bloco Ll pois pode ser repetido num preâmbulo se houver espaço no preâmbulo, podendo deste modo este processo ser vantajoso em que o controlo pode ser simplificado. A intercalação pode ser realizada escrevendo fluxos dos símbolos de entrada num sentido do tempo e lendo 131 ΡΕ2424146 os fluxos dos símbolos numa direcção da frequência. 0 desintercalador no tempo rlOlO-Ll no trajecto Ll de um receptor da figura 91 pode realizar a desintercalação escrevendo fluxos de símbolos de entrada num sentido da frequência e lendo os fluxos dos símbolos escritos numa direcção do tempo. DSLICE_TUNE_POS indica uma posição de sintonização para um receptor obter uma fatia de dados. Dependendo de um modo GI, este valor pode ser expresso em 12 ou 11 bits. DSLICE_OFFSET_RIGHT e DSLICE_OFFSET_LEFT que indicam valor offset de uma posição de sintonia ou uma largura de uma fatia de dados, pode ser expresso em 9 ou 8 bits, dependendo de um modo GI. Se o deslocamento pode ter um valor assinalado, isto é, um valor positivo ou um negativo, pode também ser expressa uma posição e uma largura de uma fatia de dados que tem uma banda estreita. 0 sintonizador r700 de um receptor da figura 91 pode determinar uma banda RF que utiliza uma posição de sintonização, utilizando em seguida este valor de deslocamento assinalado, pode ser obtida a largura da fatia de dados. Deste modo, este campo pode servir uma mesma finalidade que o DSLICE_WIDTH acima mencionado. Um receptor pode obter largura de bit usando um valor GI. DSLICE_NOTCH_FLAG é uma referência que indica que uma determinada fatia de dados se encontra contígua a uma banda de entalhe. Ela pode servir uma mesma finalidade, tal como nos exemplos acima mencionados, mas aqui é utilizado 132 ΡΕ2424146 apenas 1 bit para este campo por cada fatia de dados. Utilizando esta informação de 1 bit, um receptor pode executar a mesma função que os exemplos acima mencionados. PLP_BUNDLED_FLAG indica que uma PLP é uma PLP de dados agrupados. Ou seja, PLP_ BUNDLED_FLAG indica se ou não uma PLP se encontra agrupada a outra PLP dentro de um sistema de transmissão. Este campo pode servir um mesmo propósito que os dados agrupados acima descritos PLP de PLP_ΤΥΡΕ da figura 112. PLP_TYPE encontra-se apresentado na figura 110. A figura 121 mostra outros dois exemplos de intercalação no tempo que pode ser utilizada no trajecto LI da figura 90. Tal como se pode ver na intercalação no tempo ΟΝ (1), a intercalação só pode ser intercalação de blocos. Em comparação com o processo apresentado na figura 83, o desempenho da intercalação de frequência pode não ser tão bom quanto o processo apresentado na figura 83. No entanto, para os casos em que TI_DEPTH é "10" ou "11", sem repetir ou dividir os blocos Ll de acordo com um limiar, os blocos Ll podem ser espalhados numa direcção no tempo independentemente do tamanho do bloco Ll pois pode ser repetido num preâmbulo se houver espaço no preâmbulo, podendo deste modo este processo ser vantajoso em que um controlo pode ser simplificado. A intercalação pode ser realizada escrevendo fluxos dos simbolos de entrada num sentido do tempo e lendo os fluxos dos símbolos numa direcção da frequência. O desintercalador no tempo rlOlO-Ll no trajecto Ll de um 133 ΡΕ2424146 receptor da figura 91 pode realizar a desintercalação escrevendo fluxos de símbolos de entrada num sentido da frequência e lendo os fluxos dos símbolos escritos numa direcção do tempo.

Um segundo exemplo ou a intercalação no tempo ON (2) da figura 120 inclui processo adicional para a intercalação no tempo ΟΝ (1), que é uma deslocação circular na direcção da linha. Por este processo, além das vantagens da intercalação no tempo ΟΝ (1), pode ser obtido um efeito de propagação num domínio da frequência. O desintercalador no tempo rlOlO-Ll no trajecto Ll de um receptor da figura 91 precisa executar circularmente uma nova deslocação na direcção da linha antes de executar o processo de intercalação no tempo ΟΝ (1).

Usando os métodos e dispositivos propostos, entre outras vantagens, é possível implementar um transmissor digital eficiente, receptor e estrutura de sinalização da camada física.

Ao transmitir informação ModCod em cada quadro BB que é necessário para ACM/VCM e transmitir o resto da sinalização da camada física num cabeçalho de quadro, a informação complementar da sinalização pode ser minimizada.

Pode ser implementado o QAM modificado para uma transmissão mais eficiente em termos de energia ou um sistema de radiodifusão digital mais resistente ao ruído. O 134 ΡΕ2424146 sistema pode incluir o transmissor e receptor para cada exemplo descrito e as suas combinações.

Pode ser implementado um QAM melhorado irregular para uma transmissão mais eficiente em termos de energia ou um sistema de radiodifusão digital mais resistente ao ruido. É também descrito um processo de utilização de uma taxa de código de código de correcção de erros de NU-MQAM e MQAM. 0 sistema pode incluir o transmissor e receptor para cada exemplo descrito e as suas combinações. 0 processo de sinalização Ll sugerido pode reduzir a informação adicional em 3~4% minimizando a informação complementar de sinalização durante a ligação do canal.

Será visivel aos técnicos gue podem ser realizadas várias modificações e variações na presente invenção sem fugir do escopo da invenção.

Lisboa, 5 de abril de 2013

Claims

ΡΕ2424146 1 REIVINDICAÇÕES 1. Transmissor para a transmissão de dados de radiodifusão de video digital, caracterizado por compreender : primeiro meio de codificação de correcção de erros sem canal de retorno, FEC, (702-0) para codificar em FEC dados pipe de camada fisica, PLP·, segundo meio de codificação em FEC (702-L1) para codificar em FEC os dados de sinalização de camada 1; meio para a construção de fatias de dados (706) para a construção de pelo menos uma fatia de dados que transporta os dados PLP codificados em FEC; meio de construção de quadro (711) para montar a pelo menos uma fatia de dados e os dados de sinalização de camada 1 codificados em FEC para formar um quadro de sinal, em que o transmissor se encontra configurado para processar os dados de sinalização da camada 1, em que os dados de sinalização da camada 1 incluem informação Dslice_ID que identifica a pelo menos uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal ou uma PLP de dados agrupados, sendo que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_bundle__ Flag, indicando a informação PLP_bundle_ Flag se ou não a PLP se encontra agrupada a outras PLP's dentro 2 ΡΕ2424146 de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em múltiplas fatias de dados.
2. Transmissor de acordo com a reivindicação 1, caracterizado por o transmissor compreender adicionalmente: meios de intercalação no tempo (708) para a intercalação no tempo de dados dentro de cada uma das, pelo menos, uma fatia de dados; e meios de intercalação na frequência (709) para a intercalação de frequência dos dados intercalados no tempo dentro de cada uma de pelo menos uma fatia de dados.
3. Receptor para processar dados de transmissão de video digital, caracterizado por compreender: meios para analisar sintacticamente um quadro (r708) para analisar sintaticamente um quadro de sinal com pelo menos uma fatia de dados que transporta uma ou mais pipes de camada física, PLP, dados e um cabeçalho de quadro que inclui dados de sinalização de camada 1 e emitir a pelo menos uma fatia de dados e os dados de sinalização da camada 1; meios para analisar sintacticamente uma fatia de dados (r711) para analisar sintacticamente a pelo menos uma fatia de dados e emitir os dados PLP; primeiro meio de descodificação correcção de erros sem canal de retorno, FEC, (r715-C) para descodificar em FEC os dados PLP; e 3 ΡΕ2424146 segundo meio de descodificação FEC (r715-Ll) para a descodificação em FEC dos dados de sinalização de camada 1, em que o receptor se encontra configurado para processar os dados de sinalização da camada 1, em que os dados de sinalização da camada 1 incluem informação Dslice_ID que identifica a pelo menos uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal ou uma PLP de dados agrupados, sendo que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_bundle_Flag, indicando a informação PLP bundle_Flag se ou não a PLP se encontra agrupada a outras PLP's dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em múltiplas fatias de dados.
4. Receptor de acordo com a reivindicação 3, caracterizado por o receptor compreender adicionalmente: meios de desintercalação na frequência (r709) para desintercalar na frequência dados dentro de cada uma de pelo menos uma fatia de dados; e meios de desintercalação na frequência (r710) para desintercalar no tempo os dados desintercalados na frequência dentro de cada uma de pelo menos uma fatia de dados. 4 ΡΕ2424146
5. Processo para transmitir dados de radiodifusão de video digital, compreendendo o processo: codificação de correcção de erros sem canal de retorno, FEC, para codificar dados de pipe de camada fisica, PLP; dados de sinalização de camada 1 de codificação FEC·, construir pelo menos uma fatia de dados que transporta os dados PLP codificados em FEC; montar a pelo menos uma fatia de dados e os dados de sinalização da camada 1 codificados em FEC para formar um quadro de sinal, em que os dados de sinalização de camada 1 incluem informação Dslice_ID que identifica a pelo menos uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal ou uma PLP de dados agrupados, sendo que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_bundle_Flag, indicando a informação PLP_bundle_Flag se ou não a PLP se encontra agrupada a outras PLP’s dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em múltiplas fatias de dados .
6. Processo de acordo com a reivindicação 5, caracterizado por compreender adicionalmente: intercalar no tempo dados dentro de cada uma de pelo ΡΕ2424146 menos uma fatia de dados; e intercalar na frequência os dados intercalados no tempo dentro de cada uma de pelo menos uma fatia de dados.
7. Processo para receber dados de radiodifusão de video digital, compreendendo o processo: analisar sintaticamente um quadro de sinal com pelo menos uma fatia de dados que transporta uma ou mais pipes de camada fisica, PLP, dados e um cabeçalho de quadro que inclui dados de sinalização de camada 1 e emitir a pelo menos uma fatia de dados e os dados de sinalização da camada 1; analisar sintacticamente a pelo menos uma fatia de dados e emitir os dados PLP; descodificação de correcção de erros sem canal de retorno, FEC, para descodificar os dados PLP; e descodificar em FEC os dados de sinalização de camada 1, em que os dados de sinalização da camada 1 incluem informação Dslice_ID que identifica a pelo menos uma fatia de dados no quadro de sinal, em que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_type que indica se uma PLP é uma PLP comum ou uma PLP de dados normal ou uma PLP de dados agrupados, sendo que os dados de sinalização de camada 1 incluem adicionalmente uma informação PLP_bundle_Flag, indicando a informação PLP bundle_Flag se ou não a PLP se encontra agrupada a 6 ΡΕ2424146 outras PLP's dentro de um sistema de radiodifusão, e em que a PLP agrupada que transporta pelo menos um serviço é desmultiplexada em múltiplas fatias de dados.
8. Processo de acordo com a reivindicação 7, caracterizado por compreender adicionalmente: desintercalar na frequência dados dentro de pelo menos uma fatia de dados; e desintercalar no tempo os dados desintercalados na frequência dentro de cada uma de pelo menos uma fatia de dados. Lisboa, 5 de abril de 2013