ES2410082T3

ES2410082T3 - Aparato y método para transmitir y recibir una señal de difusión

Info

Publication number: ES2410082T3
Application number: ES12157503T
Authority: ES
Inventors: Woo Suk Ko; Sang Chul Moon
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2009-02-18
Filing date: 2009-06-03
Publication date: 2013-06-28
Anticipated expiration: 2029-06-03
Also published as: US20110299628A1; PT2222007E; US9350490B2; DK2222007T3; PL2461513T3; EP2461513B1; US20160254825A1; SI2222007T1; ES2405781T3; SI2461513T1; PT2461513E; EP2461512A1; WO2010095780A1; HRP20120609T1; EP2222007B1; EP2461513A1; DK2461512T3; SI2461512T1; CN102292985B; HRP20130339T1

Abstract

Un transmisor para transmitir datos de difusión digital de vídeo a un receptor, el transmisor que comprende:un primer codificador de FEC (702-L1) configurado para codificar con FEC datos de señalización de Capa 1,conocidos como datos de señalización de L1; un primer intercalador de bits (703-L1) configurado para intercalar con bits los datos de señalización de L1codificados con FEC; un primer correlacionador de símbolos (704-L1) configurado para correlacionar los datos de señalización de L1intercalados con bits a valores de constelación correspondientes a los datos de señalización de L1;un primer intercalador en tiempo (1908-L1) configurado para intercalar en el tiempo los valores de constelacióncorrelacionados correspondientes a los datos de señalización de L1 escribiendo en serie los valores deconstelación correspondientes a los datos de señalización de L1 en una memoria en una dirección diagonal yleyendo en serie los valores de constelación escritos correspondientes a los datos de señalización de L1 desde lamemoria en una dirección de las filas según una información del modo de Intercalado en el Tiempo de Capa 1,conocida como información del modo de TI de L1, que indica una profundidad de intercalado en el tiempo, endonde un número de filas de la memoria es igual a la profundidad de intercalado en el tiempo, en donde un númerode columnas de la memoria es igual a un cociente que resulta de dividir un número de valores de constelacióncorrespondientes a los datos de señalización de L1 por la profundidad de intercalado en el tiempo, y en donde laprofundidad de intercalado en el tiempo es igual o mayor que un número mínimo de símbolos OFDM requeridospara transportar un bloque de Capa 1 que incluye los datos de señalización de L1; un primer insertador de cabecera (1905-L1) configurado para insertar una cabecera de Capa 1 en los valores deconstelación intercalados en el tiempo correspondientes a los datos de señalización de L1, en donde la cabecerade Capa 1 incluye la información del modo de TI de L1 y la información del L1_INFO_SIZE para indicar la mitad deltamaño de los datos de señalización de L1 y los datos de rellenado de bloques de Capa 1; un correlacionador de preámbulo (1907-L1) configurado para correlacionar los valores de constelacióncorrespondientes a los datos de señalización de L1 y la cabecera de Capa 1 en al menos un símbolo OFDM; unos medios de repetición (1915-L1) configurados para repetir los valores de constelación correspondientes a losdatos de señalización de L1 y la cabecera de Capa 1 correlacionada en el al menos un símbolo OFDM; un primer intercalador de frecuencia (709-L1) configurado para intercalar en frecuencia los valores de constelaciónrepetidos correspondientes a datos de señalización de L1 y la cabecera de L1; un segundo codificador de FEC (702-0) configurado para codificar con FEC datos de Conducto de Capa Física,conocidos como datos de PLP, y sacar una Trama de corrección de errores sin canal de retorno, conocida comoTrama de FEC, de los datos de PLP codificados con FEC; un segundo intercalador de bits (703-0) configurado para intercalar con bits los datos de la Trama de FEC; un segundo correlacionador de símbolos (704-0) configurado para correlacionar la Trama de FEC en valores deconstelación correspondientes a datos de PLP para construir una Trama de corrección de errores sin canal deretorno compleja, conocida como XFECFrame; un segundo insertador de cabecera (705-0) configurado para insertar una cabecera de Trama de FEC en la partedelantera de la XFECFrame; un correlacionador de segmento de datos (706-0) configurado para construir al menos un segmento de datos enbase a la XFECFrame y la cabecera de Trama de FEC; un segundo intercalador en el tiempo (708-0) configurado para intercalar en el tiempo datos en el segmento dedatos; un segundo intercalador de frecuencia (709-0) configurado para intercalar en frecuencia los datos intercalados enel tiempo en el segmento de datos; y un formador de tramas (711) configurado para construir una trama de señal que comprende símbolos depreámbulo basados en los datos de señalización de L1 intercalados en frecuencia y la cabecera de Capa 1 ysímbolos de datos basados en los datos intercalados en frecuencia en el segmento de datos, en donde lossímbolos de preámbulo se dividen en bloques de Capa 1 y cada bloque de Capa 1 tiene 3408 subportadoras.

Description

Aparato y método para transmitir y recibir una señal de difusión.

Antecedentes de la invención

Campo de la invención

La presente invención se refiere a un método para transmitir y recibir una señal y a un aparato para transmitir y recibir una señal, y más particularmente, a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Descripción de la técnica relacionada

Según se ha desarrollado la tecnología de difusión digital, los usuarios han recibido imágenes en movimiento en alta definición (HD). Con el continuo desarrollo de un algoritmo de compresión y el elevado rendimiento de los componentes físicos, se proporcionará a los usuarios en el futuro un mejor entorno. Un sistema de televisión digital (DTV) puede recibir una señal de difusión digital y proporcionar una variedad de servicios suplementarios a los usuarios así como una señal de video y una señal de audio.

La Difusión de Video Digital (DVB)-C2 es la tercera especificación en unirse a la familia de DVB de sistemas de transmisión de segunda generación. Desarrollada en 1994, hoy en día la DVB-C está desplegada en más de 50 millones de sintonizadores por cable en el todo el mundo. En línea con los otros sistemas de DVB de segunda generación, la DVB-C2 usa una combinación de Códigos de comprobación de paridad de baja densidad (LDPC) y BCH. Esta potente Corrección de Errores sin Canal de Retorno (FEC) proporciona alrededor de 5 dB de mejora de relación portadora a ruido sobre la DVB-C. Los esquemas de intercalado de bits apropiados optimizan la robustez global del sistema de FEC. Extendidas por una cabecera, estas tramas se denominan Conductos de Capa Física (PLP). Uno o más de estos PLP se multiplexan en un segmento de datos. Se aplica un intercalado de bidimensional (en los dominios del tiempo y de la frecuencia) a cada segmento permitiendo al receptor eliminar el impacto de los deterioros por ráfagas y la interferencia selectiva en frecuencia tal como una entrada de frecuencia única.

Con el desarrollo de estas tecnologías de difusión digital, se aumenta el requerimiento de un servicio tal como una señal de video y una señal de audio y se aumenta gradualmente el tamaño de los datos deseados por los usuarios o el número de canales de difusión. El documento “Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)”, Cita de Internet, octubre de 2008 (10-2008) describe un sistema de DVB que usa una técnica OFDM.

Compendio de la invención

Por consiguiente, la presente invención está dirigida a un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal que obvian sustancialmente uno o más problemas debidos a las limitaciones y desventajas de la técnica relacionada.

Un objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la eficiencia de transmisión de datos.

Otro objeto de la presente invención es proporcionar un método para transmitir y recibir una señal y un aparato para transmitir y recibir una señal, que son capaces de mejorar la capacidad de corrección de errores de bits que configuran un servicio.

Las ventajas, objetos y rasgos adicionales de la invención se expondrán en parte en la descripción que sigue y en parte llegarán a ser evidentes para aquéllos que tienen experiencia habitual en la técnica tras el examen de lo siguiente. Los objetivos y otras ventajas de la invención se pueden realizar y alcanzar por la estructura particularmente señalada en la descripción escrita y las reivindicaciones de ésta así como en los dibujos adjuntos.

Para lograr los objetivos, la presente invención proporciona un transmisor para transmitir datos de difusión a un receptor, el transmisor que comprende: un codificador de FEC (Corrección de Errores sin Canal de Retorno) configurado para codificar con FEC los datos de señalización de Capa 1; un intercalador de bits configurado para intercalar con bits los datos de señalización de Capa 1 codificados con FEC; un correlacionador QAM configurado para demultiplexar los datos de señalización de Capa 1 intercalados con bits en palabras de celda y correlacionar las palabras de celda con valores de constelación que corresponden a datos de señalización de Capa 1; un intercalador en tiempo configurado para intercalar en el tiempo los valores de constelación correlacionados que corresponden a datos de señalización de Capa 1; un insertador configurado para insertar una cabecera de Capa 1 en los valores de constelación intercalados en el tiempo que corresponden a datos de señalización de Capa 1; unos medios de repetición configurados para repetir los valores de constelación que corresponden a los datos de señalización de Capa 1 y la cabecera de Capa 1; y un intercalador en frecuencia configurado para intercalar en frecuencia los valores de constelación repetidos que corresponden a los datos de señalización de Capa 1 y la cabecera de L1.

Otra realización de la presente invención proporciona un receptor para procesar datos de difusión, el receptor que comprende: un desintercalador en frecuencia configurado para desintercalar en frecuencia valores de constelación correspondientes a datos de señalización de Capa 1 y una cabecera de Capa 1; un extractor configurado para extraer los valores de constelación correspondientes a los datos de señalización de Capa 1 a partir de los valores de constelación desintercalados en frecuencia correspondientes a datos de señalización de Capa 1 y una cabecera de Capa 1; un desintercalador en tiempo configurado para desintercalar en el tiempo los valores de constelación extraídos correspondientes a los datos de señalización de Capa 1; un descorrelacionador QAM configurado para descorrelacionar los valores de constelación correspondientes a los datos de señalización de Capa 1 en datos de señalización de Capa 1; un desintercalador de bits configurado para desintercalar con bits los datos de señalización de Capa 1 descorrelacionados; y un decodificador FEC (Corrección de Errores sin Canal de Retorno) configurado para decodificar con FEC los datos de señalización de Capa 1.

Aún otra realización de la presente invención proporciona un método de recepción de datos de difusión, el método que comprende: desintercalar en frecuencia valores de constelación correspondientes a datos de señalización de Capa 1 y una cabecera de capa 1; extraer los valores de constelación correspondientes a datos de señalización de Capa 1 a partir de los valores de constelación desintercalados en frecuencia correspondientes a datos de señalización de Capa 1 y una cabecera de Capa 1; desintercalar en el tiempo los valores de constelación extraídos correspondientes a datos de señalización de Capa 1; descorrelacionar los valores de constelación desintercalados en el tiempo correspondientes a datos de señalización de Capa 1 en datos de señalización de Capa 1; desintercalar con bits los datos de señalización de Capa 1 descorrelacionados; y decodificar con FEC los datos de señalización de Capa 1.

Aún otra realización de la presente invención proporciona un método de transmisión de datos de difusión a un receptor, el método que comprende: codificar con FEC datos de señalización de Capa 1; intercalar con bits los datos de señalización de Capa 1 codificados con FEC; demultiplexar los datos de señalización de Capa 1 intercalados con bits en palabras de celda; correlacionar las palabras de celda en valores de constelación correspondientes a los datos de señalización de Capa 1; intercalar en el tiempo los valores de constelación correlacionados correspondientes a los datos de señalización de Capa 1; insertar una cabecera de Capa 1 en los valores de constelación intercalados en el tiempo correspondientes a datos de señalización de Capa 1; repetir los valores de constelación correspondientes a datos de señalización de Capa 1 y la cabecera de Capa 1; e intercalar en frecuencia los valores de constelación repetidos correspondientes a los datos de señalización de Capa 1 y la cabecera de Capa 1.

Descripción de los dibujos

Los dibujos adjuntos, que se incluyen para proporcionar una comprensión adicional de la invención y se incorporan en y constituyen una parte de esta solicitud, ilustran la(s) realización(es) de la invención y junto con la descripción sirven para explicar el principio de la invención. En los dibujos:

La Fig. 1 es un ejemplo de sistema de transmisión digital.

La Fig. 2 es un ejemplo de un procesador de entrada.

La Fig. 3 una información que se puede incluir en Banda base (BB).

La Fig. 4 es un ejemplo de módulo de BICM.

La Fig. 5 es un ejemplo de codificador acortado/perforado.

La Fig. 6 es un ejemplo de aplicación de diversas constelaciones.

La Fig. 7 es otro ejemplo de casos donde se considera una compatibilidad entre sistemas convencionales.

Las Fig. 8 es una estructura de trama que comprende un preámbulo para señalización de L1 y símbolo de datos para datos de PLP.

La Fig. 9 es un ejemplo de formador de tramas.

La Fig. 10 es un ejemplo del módulo de inserción de pilotos 404 mostrado en la Fig. 4.

La Fig.11 es una estructura de SP.

La Fig. 12 es una nueva estructura de SP o Patrón Piloto (PP5’).

La Fig. 13 es una nueva estructura PP5’ sugerida.

La Fig. 14 es una relación entre un símbolo de datos y un preámbulo.

La Fig. 15 es otra relación entre un símbolo de datos y un preámbulo.

La Fig. 16 es un ejemplo de perfil de retardo de canal por cable. La Fig. 17 es una estructura de piloto disperso que usa z=56 y z=112. La Fig. 18 es un ejemplo de modulador basado en OFDM. La Fig. 19 es un ejemplo de estructura de preámbulo. La Fig. 20 es un ejemplo de Decodificación de preámbulo. La Fig. 21 es un proceso para diseñar un preámbulo más optimizado. La Fig. 22 es otro ejemplo de estructura de preámbulo. La Fig. 23 es otro ejemplo de Decodificación de preámbulo. La Fig. 24 es un ejemplo de Estructura de preámbulo. La Fig. 25 es un ejemplo de decodificación de L1. La Fig. 26 es un ejemplo de procesador analógico. La Fig. 27 es un ejemplo de sistema receptor digital. La Fig. 28 es un ejemplo de procesador analógico usado en un receptor. La Fig. 29 es un ejemplo de demodulador. La Fig. 30 es un ejemplo de analizador sintáctico de tramas. La Fig. 31 es un ejemplo de demodulador BICM. La Fig. 32 es un ejemplo de decodificación de LDPC usando acortado/perforación. La Fig. 33 es un ejemplo de procesador de salida. La Fig. 34 es un ejemplo de tasa de repetición de bloques de L1 de 8 MHz. La Fig. 35 es un ejemplo de tasa de repetición de bloques de L1 de 8 MHz. La Fig. 36 es una nueva tasa de repetición de bloques de L1 de 7,61 MHz. La Fig. 37 es un ejemplo de señalización de L1 que se transmite en una cabecera de la trama. La Fig. 38 es el resultado de simulación de Estructura de L1 y de preámbulo. La Fig. 39 es un ejemplo de intercalador de símbolos. La Fig. 40 es un ejemplo de una transmisión de bloque de L1. La Fig. 41 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 42 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 43 es una tabla que analiza la sobrecarga de señalización de L1 que se transmite en una cabecera de

FECFRAME en el Módulo de Inserción de Cabecera ModCod 307 en el recorrido de los datos del módulo de BICM mostrado en la Fig. 3. La Fig. 44 está mostrando una estructura para la cabecera de FECFRAME para minimizar la sobrecarga. La Fig. 45 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 antes mencionada. La Fig. 46 está mostrando ejemplos de una trama de transmisión y una estructura de trama de FEC. La Fig. 47 está mostrando un ejemplo de señalización de L1. La Fig. 48 está mostrando un ejemplo de señalización de L1 previa. La Fig. 49 está mostrando una estructura de bloque de señalización de L1. La Fig. 50 está mostrando un intercalado en el tiempo de L1.

La Fig. 51 está mostrando un ejemplo de extracción de información de modulación y código. La Fig. 52 está mostrando otro ejemplo de la señalización de L1 previa. La Fig. 53 está mostrando un ejemplo de programación del bloque de señalización de L1 que se transmite en un

preámbulo. La Fig. 54 está mostrando un ejemplo de señalización de L1 previa donde se considera un aumento de potencia. La Fig. 55 está mostrando un ejemplo de señalización de L1. La Fig. 56 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 57 está mostrando otro ejemplo de extracción de información de modulación y código. La Fig. 58 está mostrando un ejemplo de sincronización de L1 previa. La Fig. 59 está mostrando un ejemplo de señalización de L1 previa. La Fig. 60 está mostrando un ejemplo de señalización de L1. La Fig. 61 está mostrando un ejemplo de recorrido de señalización de L1. La Fig. 62 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 63 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 64 es otro ejemplo de la señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 65 está mostrando un ejemplo de señalización de L1. La Fig. 66 es un ejemplo de intercalador de símbolos. La Fig. 67 está mostrando un rendimiento de intercalado del intercalador en el tiempo de la Fig. 66. La Fig. 68 es un ejemplo de intercalador de símbolos. La Fig. 69 está mostrando un rendimiento de intercalado del intercalador en el tiempo de la Fig. 68. La Fig. 70 es un ejemplo de desintercalador de símbolos. La Fig. 71 es otro ejemplo de intercalado en el tiempo. La Fig. 72 es un resultado de intercalado usando el método mostrado en la Fig. 71. La Fig. 73 es un ejemplo de método de direccionamiento de la Fig. 72. La Fig. 74 es otro ejemplo de intercalado en el tiempo de L1. La Fig. 75 es un ejemplo de desintercalador de símbolos. La Fig. 76 es otro ejemplo de desintercalador. La Fig. 77 es un ejemplo de desintercalador de símbolos. La Fig. 78 es un ejemplo de direcciones de fila y columna para desintercalado en el tiempo. La Fig. 79 muestra un ejemplo de intercalado general de bloques en un dominio de símbolo de datos donde no se

usan pilotos. La Fig. 80 es un ejemplo de un transmisor OFDM que usa segmentos de datos. La Fig. 81 es un ejemplo de un receptor OFDM que usa un segmento de datos. La Fig. 82 es un ejemplo de intercalador en el tiempo y un ejemplo de desintercalador en el tiempo. La Fig. 83 es un ejemplo de formación de símbolos OFDM. La Fig. 84 es un ejemplo de un Intercalador en el Tiempo (TI). La Fig. 85 es un ejemplo de un Intercalador en el Tiempo (TI).

La Fig. 86 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en un receptor.

La Fig. 87 es un ejemplo de un proceso en un receptor para obtener la L1_XFEC_FRAME desde el preámbulo. La Fig. 88 es un ejemplo de una estructura de preámbulo en un transmisor y un ejemplo de un proceso en un receptor.

La Fig. 89 es un ejemplo de un Intercalador en el Tiempo (TI).

La Fig. 90 es un ejemplo de un transmisor OFDM que usa segmentos de datos.

La Fig. 91 es un ejemplo de un receptor OFDM que usa segmentos de datos.

La Fig. 92 es un ejemplo de un Intercalador en el Tiempo (TI).

La Fig. 93 es un ejemplo de un Desintercalador en el Tiempo (TDI).

La Fig. 94 es un ejemplo de un Intercalador en el Tiempo (TI).

La Fig. 95 es un ejemplo de flujo de intercalado y desintercalado en el tiempo de preámbulo.

La Fig. 96 es un parámetro de profundidad de Intercalado en el Tiempo en la señalización de cabecera de L1.

La Fig. 97 es un ejemplo de una señalización de cabecera de L1, estructura de L1, y un método de rellenado.

La Fig. 98 es un ejemplo de señalización de L1.

La Fig. 99 es un ejemplo de dslice_ti_depth.

La Fig. 100 es un ejemplo de dslice_type.

La Fig. 101 es un ejemplo de plp_type.

La Fig. 102 es un ejemplo de Plp_payload_type.

La Fig. 103 es un ejemplo de Plp_modcod.

La Fig. 104 es un ejemplo de GI.

La Fig. 105 es un ejemplo de PAPR.

La Fig. 106 es un ejemplo de señalización de L1.

La Fig. 107 es un ejemplo de plp_type.

La Fig. 108 es un ejemplo de señalización de L1.

La Fig. 109 es un ejemplo de una señalización de cabecera de L1, estructura de L1, y un método de rellenado.

La Fig. 110 es un ejemplo de señalización de L1.

La Fig. 111 está mostrando ejemplos de campos de señalización de L1.

La Fig. 112 es un ejemplo de señalización de L1.

La Fig. 113 es un ejemplo de plp_type.

La Fig. 114 es un ejemplo de señalización de L1 y señalización de L2 para tipos de PLP normal y agrupado.

La Fig. 115 es un ejemplo de flujo de acción de decodificación de L1 y L2 de un receptor de DVB-C2 convencional

con un sintonizador único de 8MHz.

La Fig. 116 es un ejemplo de de flujo de acción de decodificación de L1 y L2 de un receptor de DVB-C2 de alta

calidad con múltiples sintonizadores o un sintonizador único de banda ancha.

La Fig. 117 es un ejemplo de una señalización de L2 para C2.

La Fig. 118 es un ejemplo de duración del símbolo OFDM activo.

La Fig. 119 es un ejemplo de valores de intervalo de guarda.

La Fig. 120 es un ejemplo de señalización de L1.

La Fig. 121 es un ejemplo de intercalado en el tiempo de bloque de L1.

La Fig. 122 es una realización de un transmisor OFDM que usa un segmento de datos según la reivindicación 1.

La Fig. 123 es una realización de un receptor OFDM que usa un segmento de datos según la reivindicación 7.

La Fig. 124 es un ejemplo de un flujo de procesamiento de datos de L1 de un transmisor.

La Fig. 125 es un ejemplo de un flujo de procesamiento de datos de L1 de un receptor.

La Fig. 126 es un ejemplo de un proceso de intercalado en el tiempo de L1 de un transmisor.

La Fig. 127 es un ejemplo de un proceso de intercalado en el tiempo de L1 de un receptor.

Descripción de las realizaciones preferidas

Ahora se hará referencia en detalle a las realizaciones preferidas de la presente invención, ejemplos de las cuales se ilustran en los dibujos adjuntos. Siempre que sea posible, se usarán los mismos números de referencia en todos los dibujos para referirse a partes iguales o similares.

En la siguiente descripción, el término “servicio” es indicativo de cualquiera de los contenidos de difusión que se pueden transmitir/recibir por el aparato de transmisión/recepción de señal.

La Fig. 1 muestra un ejemplo del sistema de transmisión digital según una realización de la presente invención. Las entradas pueden comprender una serie de flujos de MPEG-TS o flujos de GSE (Encapsulación General de Flujos). Un procesador de entrada 101 puede añadir parámetros de transmisión al flujo de entrada y realizar la programación para un módulo de BICM 102. El módulo de BICM 102 puede añadir redundancia e intercalar datos para la corrección de errores del canal de transmisión. Un formador de tramas 103 puede construir tramas añadiendo pilotos e información de señalización de capa física. Un modulador 104 puede realizar una modulación en los símbolos de entrada en métodos eficientes. Un procesador analógico 105 puede realizar diversos procesos para convertir las señales digitales de entrada en señales analógicas de salida.

La Fig. 2 muestra un ejemplo de un procesador de entrada. El flujo de MPEG-TS o de GSE de entrada se puede transformar mediante el preprocesador de entrada en un total de n flujos que se procesarán independientemente. Cada uno de esos flujos puede ser o bien una trama de TS completa que incluye múltiples componentes de servicio

o una trama de TS mínima que incluye un componente de servicio (es decir, vídeo o audio). Además, cada uno de esos flujos puede ser un flujo de GSE que transmite o bien múltiples servicios o bien un único servicio.

La interfaz de entrada 202-1 puede asignar un número de bits de entrada igual a la capacidad máxima del campo de datos de una trama en Banda base (BB). Se puede insertar un rellenado para completar la capacidad del bloque de código LDPC/BCH. El sincronizador del flujo de entrada 203-1 puede proporcionar un mecanismo para regenerar, en el receptor, el reloj del Flujo de Transporte (o Flujo Genérico empaquetado), para garantizar las tasas de bit y el retardo constantes extremo a extremo.

Para permitir que el Flujo de Transporte se recombine sin requerir memoria adicional en el receptor, los Flujos de Transporte de entrada se retardan mediante el compensador de retardo 204-1~n considerando los parámetros de intercalado de los PLP de datos en un grupo y el PLP común correspondiente. El Módulo de eliminación de paquetes nulos 205-1~n pueden aumentar la eficiencia de transmisión eliminando un paquete nulo insertado para un caso de servicio de VBR (tasa variable de bit). Los módulos de codificador de Comprobación de Redundancia Cíclica (CRC) 206-1~n pueden añadir una paridad de CRC para aumentar la fiabilidad de la transmisión de una trama en BB. Los módulos de inserción de cabecera en BB (207-1~n) pueden añadir una cabecera de trama en BB a una parte de inicio de una trama en BB. La información que se puede incluir en la cabecera en BB se muestra en la Fig. 3.

Un Módulo de fusionador/segmentador 208 puede realizar una segmentación de la trama en BB de cada PLP, fusionando tramas en BB a partir de múltiples PLP, y programando cada trama en BB dentro de una trama de transmisión. Por lo tanto, el módulo de fusionador/segmentador 208 puede sacar la información de señalización de L1 que se refiere a la asignación del PLP en la trama. Por último, un módulo de aleatorizador en BB 209 puede aleatorizar los flujos de bits de entrada para minimizar la correlación entre los bits dentro de los flujos de bits. Los módulos sombreados en la Fig. 2 son módulos usados cuando el sistema de transmisión usa un único PLP, los otros módulos en la Fig. 2 son módulos usados cuando el dispositivo de transmisión usa múltiples PLP.

La Fig. 4 muestra una realización del módulo de BICM según la presente invención. La Fig. 4a muestra un BICM para un recorrido de los datos y la Fig. 4b muestra un BICM para el recorrido de la señalización de L1.

Con referencia a la Fig. 4a, un codificador externo 301 y un codificador interno 303 pueden añadir redundancia a los flujos de bits de entrada para la corrección de errores. Un intercalador externo 302 y un intercalador interno 304 pueden intercalar bits para impedir el error de ráfaga. El Intercalador externo 302 se puede omitir si la BICM es

específicamente para DVB-C2. Un Demultiplexor de bits 305 puede controlar la fiabilidad de cada bit sacado desde el Intercalador interno 304. Un correlacionador de símbolos 306 puede correlacionar los flujos de bits de entrada en flujos de símbolos. En este momento, es posible usar cualquiera de una QAM convencional, una MQAM que usa el BRGC antes mencionado para mejora del rendimiento, una NU-QAM que usa Modulación no uniforme, o una NU-MQAM que usa Modulación no uniforme aplicada al BRGC para mejora del rendimiento. Para construir un sistema que sea más robusto frente al ruido, se pueden considerar combinaciones de modulaciones que usan MQAM y/o NU-MQAM dependiendo de la tasa de código del código de corrección de errores y la capacidad de la constelación. En este momento, el Correlacionador de símbolos 306 puede usar una constelación apropiada según la tasa de código y la capacidad de la constelación. La Fig. 6 muestra un ejemplo de tales combinaciones.

El caso 1 muestra un ejemplo de uso de NU-MQAM solamente a una tasa de código baja para una implementación simplificada del sistema. El caso 2 muestra un ejemplo de uso de una constelación optimizada a cada tasa de código. El transmisor puede enviar información acerca de la tasa de código del código de corrección de errores y la capacidad de la constelación al receptor de manera que el receptor pueda usar una constelación apropiada. La Fig. 7 muestra otro ejemplo de casos donde se considera compatibilidad entre sistemas convencionales. Además de los ejemplos, son posibles combinaciones adicionales para optimizar el sistema.

El Módulo de inserción de cabecera de ModCod 307 mostrado en la Fig. 4 puede tomar información de realimentación de Codificación y modulación adaptativa (ACM)/Codificación y modulación variable (VCM) y añadir información de parámetros usada en la codificación y la modulación a un bloque de FEC como cabecera. El Tipo modulación/la Cabecera de tasa de código (ModCod) puede incluir la siguiente información:

*Tipo de FEC (1 bit) - LDPC larga o corta

*Tasa de código (3 bits)

*Modulación (3 bits) - hasta a 64K QAM

*Identificador de PLP (8 bits)

El Intercalador de símbolos 308 puede realizar el intercalado en el dominio de símbolos para obtener efectos de intercalado adicionales. Procesos similares realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1 pero con parámetros posiblemente diferentes 301-1 ~ 308-1. En este punto, se puede usar un codificador acortado/perforado 303-1 para el código interno.

La Fig. 5 muestra un ejemplo de codificación de LDPC que usa acortado/perforación. El proceso de acortado se puede realizar en los bloques de entrada que tienen menos bits que un número requerido de bits para la codificación de LDPC ya que muchos bits cero requeridos para la codificación de LDPC se puedan rellenar mediante el módulo de rellenado de ceros 301c. Los flujos de bits de entrada Rellenados con Ceros pueden tener bits de paridad a través del codificador de LDPC 302c. En este momento, para los flujos de bits que corresponden a flujos de bits originales, los ceros se pueden eliminar (303c) y para los flujos de bits de paridad, se puede realizar una perforación según las tasas de código por el módulo de perforación de paridad 304c. Estos flujos de bits de información y flujos de bits de paridad procesados se pueden multiplexar en las secuencias originales y sacar por el Multiplexador 305c.

La Fig. 8 muestra una estructura de trama que comprende un preámbulo para la señalización de L1 y un símbolo de datos para los datos de PLP. Se puede ver que el preámbulo y los símbolos de datos se generan cíclicamente, usando una trama como unidad. Los símbolos de datos comprenden un tipo 0 de PLP que se transmite usando una modulación/codificación fija y un tipo 1 de PLP que se transmite usando una modulación/codificación variable. Para un tipo 0 de PLP, una información tal como la modulación, el tipo de FEC, y la tasa de código de FEC se transmiten en el preámbulo (ver la Fig. 9 para el Módulo de inserción de cabecera de trama 401). Para un tipo 1 de PLP, la información correspondiente se puede transmitir en la cabecera del bloque de FEC de un símbolo de datos (ver la Fig. 3 para el Módulo de inserción de cabecera de ModCod 307). Mediante la separación de los tipos de PLP, la sobrecarga de ModCod se puede reducir en un 3~4% de una tasa de transmisión total, para un tipo 0 de PLP que se transmite a una tasa de bit fija. En un receptor, para un PLP de modulación/codificación fija de un tipo 0 de PLP, el Extractor de cabecera de trama r401 mostrado en la Fig. 30 puede extraer información sobre la Modulación y la tasa de código de FEC y proporcionar la información extraída a un módulo de decodificación de BICM. Para un PLP de modulación/codificación variable de un tipo 1 de PLP, el extractor de ModCod, r307 y r307-1 mostrado en la Fig. 31 puede extraer y proporcionar los parámetros necesarios para la decodificación de BICM.

La Fig. 9 muestra un ejemplo de un formador de tramas. Un módulo de inserción de cabecera de trama 401 puede formar una trama a partir de los flujos de símbolos de entrada y puede añadir una cabecera de trama en la parte delantera de cada trama transmitida. La cabecera de trama puede incluir la siguiente información:

*Número de canales unidos (4 bits)

*Intervalo de guarda (2 bits)

*: PAPR (2 bits)

*: Patrón piloto (2 bits)

*: Identificación del Sistema Digital (16 bits)

*: Identificación de trama (16 bits)

*: Longitud de trama (16 bits) - número de símbolos de Multiplexación por División de Frecuencia Ortogonal (OFDM) por trama

*: Longitud de supertrama (16 bits) - número de tramas por supertrama

*: número de PLP (8 bits)

*: para cada PLP identificación de PLP (8 bits) Identificador de unión de canales (4 bits) inicio de PLP (9 bits) tipo de PLP (2 bits) - PLP común u otros tipo de carga útil de PLP (5 bits) tipo de MC (1 bit) - modulación y codificación fija/variable si el tipo de MC == modulación y codificación fija

tipo de FEC (1 bit) - LDPC larga o corta

Tasa de código (3 bits)

Modulación (3 bits) - hasta 64K QAM

fin sí;

Número de canales de ranura (2 bits)

para cada ranura

Inicio de ranura (9 bits)

Anchura de ranura (9 bits)

fin para;

Anchura de PLP (9 bits) - número máximo de bloques de FEC de PLP

Tipo de intercalado en el tiempo de PLP (2 bits)

fin para;

* CRC-32 (32 bits)

Se supone un entorno de unión de canales para la información de L1 transmitida en la Cabecera de trama y los datos que corresponden a cada segmento de datos se definen como PLP. Por lo tanto, información tal como el identificador de PLP, el identificador de unión de canales, y la dirección de inicio del PLP se requieren para cada canal usado en la unión. Una realización de esta invención sugiere transmitir el campo de ModCod en la cabecera de trama de FEC si el tipo de PLP soporta modulación/codificación variable y transmitir el campo de ModCod en la Cabecera de trama si el tipo de PLP soporta modificación/codificación fija para reducir la sobrecarga de señalización. Además, si existe una Banda de ranura para cada PLP, transmitiendo la dirección de inicio de la Ranura y su anchura, puede llegar a ser innecesario decodificar las portadoras correspondientes en el receptor.

La Fig. 10 muestra un ejemplo de Patrón Piloto (PP5) aplicado en un entorno de unión de canales. Como se muestra, si las posiciones del SP son coincidentes con las posiciones del piloto de preámbulo, puede darse una estructura de piloto irregular.

La Fig. 10a muestra un ejemplo de módulo de inserción de piloto 404 como se muestra en la Fig. 9. Como se representa en la Fig. 10a, si se usa una banda de frecuencia única (por ejemplo, de 8 MHz), el ancho de banda disponible es de 7,61 MHz, pero si se unen múltiples bandas de frecuencia, las bandas de guarda se pueden eliminar, de esta manera, la eficiencia de frecuencia puede aumentar extremadamente. La Fig. 10b es un ejemplo de un módulo de inserción de preámbulo 504 como se muestra en la Fig. 18 que se transmite en la parte delantera de la trama e incluso con unión de canales, el preámbulo tiene una tasa de repetición de 7,61 MHz, que es el ancho de banda del bloque de L1. Esta es una estructura que considera el ancho de banda de un sintonizador que realiza la exploración de canal inicial.

Los Patrones Piloto existen tanto para el Preámbulo como los Símbolos de Datos. Para el símbolo de datos, se pueden usar patrones de piloto disperso (SP). El Patrón Piloto (PP5) y el Patrón Piloto (PP7) de T2 pueden ser buenos candidatos para una interpolación solamente en frecuencia. El PP5 tiene x=12, y=4, z=48 para GI=1/64 y el PP7 tiene x=24, y=4, z=96 para GI=1/128. También es posible una interpolación en el tiempo adicional para una mejor estimación de canal. Los patrones piloto para el preámbulo pueden cubrir todas las posiciones de piloto posibles para la adquisición inicial del canal. Además, las posiciones de piloto de preámbulo deberían ser coincidentes con las posiciones de SP y se desea un único patrón piloto tanto para el preámbulo como para el SP. Los pilotos de preámbulo también se podrían usar para interpolación en el tiempo y todos los preámbulos podrían tener un patrón piloto idéntico. Estos requerimientos son importantes para la detección C2 en la exploración y necesarios para la estimación del desplazamiento de frecuencia con correlación de secuencia de aleatorización. En un entorno de unión de canales, la coincidencia en las posiciones de piloto también se debería mantener para la unión de canales porque la estructura de piloto irregular puede degradar el rendimiento de la interpolación.

En detalle, si una distancia z entre pilotos dispersos (SP) en un símbolo OFDM es de 48 y si una distancia y entre los SP correspondientes a una portadora de SP específica a lo largo del eje de tiempo es de 4, una distancia efectiva x después de la interpolación en el tiempo llega a ser de 12. Esto es cuando una fracción del intervalo de guarda (GI) es 1/64. Si la fracción del GI es 1/128, se pueden usar x=24, y=4, y z=96. Si se usa unión de canales, las posiciones de SP se pueden hacer coincidentes con las posiciones de piloto de preámbulo generando puntos no continuos en la estructura de piloto disperso.

En este momento, las posiciones de piloto de preámbulo pueden ser coincidentes con todas las posiciones de SP del símbolo de datos. Cuando se usa unión de canales, el segmento de datos donde se transmite un servicio, se puede determinar con independencia de la granularidad del ancho de banda de 8 MHz. No obstante, para reducir la sobrecarga para el direccionamiento del segmento de datos, se puede elegir comenzar la transmisión desde la posición de SP y finalizar en la posición de SP.

Cuando un receptor recibe tales SP, si es necesario, la estimación de canal (r501) mostrada en la Fig. 29 puede realizar la interpolación en el tiempo para obtener los pilotos mostrados en las líneas de puntos en la Fig. 10 y realizar la interpolación en frecuencia. En este momento, para puntos no continuos de los que se indican los intervalos como ‘32’ en la Fig. 10a, se puede implementar o bien realizar interpolaciones en la izquierda y derecha separadamente o bien realizar interpolaciones solamente en un lado realizando entonces la interpolación en el otro lado usando las posiciones de piloto ya interpoladas de las que el intervalo es 12 como un punto de referencia. En este momento, la anchura del segmento de datos puede variar dentro de 7,61 MHz, de esta manara, un receptor puede minimizar el consumo de potencia realizando una estimación de canal y decodificando solamente las subportadoras necesarias.

La Fig. 11 muestra otro ejemplo de PP5 aplicado en el entorno de unión de canales o una estructura de SP para mantener la distancia efectiva x como 12 para evitar la estructura de SP irregular mostrada en la Fig. 10 cuando se usa unión de canales. Como se muestra, si la distancia de SP se mantiene consistente en el caso de unión de canales, no habrá ningún problema en la interpolación en frecuencia pero las posiciones de piloto entre el símbolo de datos y el preámbulo pueden no ser coincidentes. En otras palabras, esta estructura no requiere una estimación de canal adicional para una estructura de SP irregular, no obstante, las posiciones de SP usadas en unión de canales y las posiciones de piloto de preámbulo llegan a ser diferentes para cada canal.

La Fig. 12 muestra una nueva estructura de SP o PP5' para proporcionar una solución a los dos problemas antes mencionados en el entorno de unión de canales. Específicamente, una distancia de piloto de x=16 puede resolver esos problemas. Para conservar la densidad del piloto o para mantener la misma sobrecarga, un PP5' puede tener x=16, y=3, z=48 para GI=1/64 y un PP7' puede tener x=16, y=6, z=96 para GI=1/128. La capacidad de interpolación solamente en frecuencia aún se puede mantener. Las posiciones de piloto se representan en la Fig. 12 para comparación con la estructura de PP5.

La Fig. 13 muestra un ejemplo de un nuevo Patrón SP o estructura de PP5' en un entorno de unión de canales. Como se muestra en la figura 13, si se usa o bien un único canal o bien unión de canales, se puede proporcionar una distancia de piloto efectiva de x=16. Además, debido a que las posiciones de SP se pueden hacer coincidentes con las posiciones de piloto de preámbulo, se puede evitar el deterioro de la estimación de canal causado por la irregularidad de SP o las posiciones de SP no coincidentes. En otras palabras, no existe ninguna posición de SP irregular para el interpolador en frecuencia y se proporciona coincidencia entre el preámbulo y las posiciones de SP.

Por consiguiente, los nuevos patrones de SP propuestos pueden ser ventajosos porque el único patrón SP se puede usar tanto para el canal único como unido; no se puede hacer ninguna estructura de piloto irregular, de esta manera es posible una buena estimación de canal; tanto el preámbulo como las posiciones de piloto de SP se pueden mantener coincidentes; la densidad de piloto se puede mantener la misma que para el PP5 y el PP7 respectivamente; y la capacidad de Interpolación solamente en frecuencia también se puede conservar.

Además, la estructura de preámbulo puede cumplir los requerimientos de manera que las posiciones de piloto de preámbulo deberían cubrir todas las posiciones de SP posibles para la adquisición del canal inicial; el número máximo de portadoras debería ser de 3409 (7,61 MHz) para la exploración inicial; se deberían usar exactamente los mismos patrones piloto y secuencia de aleatorización para la detección C2; y no se requiere un preámbulo de detección específico como P1 en T2.

En términos de relación con la estructura de trama, la granularidad de posición del segmento de datos se puede modificar a 16 portadoras en lugar de 12, de esta manera, puede darse menos sobrecarga de direccionamiento de posición y puede no esperarse ningún otro problema con respecto a la condición del segmento de datos, condición de intervalo Nulo etc.

Por lo tanto, en el módulo de estimación de canal r501 de la Fig. 62, se pueden usar pilotos en todos los preámbulos cuando se realiza una interpolación en el tiempo del SP del símbolo de datos. Por lo tanto, se pueden mejorar la adquisición de canal y la estimación de canal en los límites de la trama.

Ahora, con respecto a los requerimientos relacionados con el preámbulo y la estructura de piloto, hay consenso en que deberían coincidir las posiciones de pilotos de preámbulo y los SP con independencia de la unión de canales; el número de portadoras totales en el bloque de L1 debería ser divisible por la distancia de piloto para evitar una estructura irregular en el borde de la banda; los bloques de L1 se deberían repetir en el dominio de la frecuencia; y los bloques de L1 deberían ser siempre decodificables en una posición de ventana de sintonizador arbitraria. Requerimientos adicionales serían que los patrones y las posiciones de piloto se deberían repetir en períodos de 8 MHz; el desplazamiento correcto de frecuencia portadora se debería estimar sin el conocimiento de unión de canales; y la decodificación (reordenamiento) de L1 es imposible antes de que se compense el desplazamiento de frecuencia.

La Fig. 14 muestra una relación entre el símbolo de datos y el preámbulo cuando se usan las estructuras de preámbulo como se muestra en la Fig. 19 y la Fig. 20. El bloque de L1 se puede repetir en períodos de 6 MHz. Para una decodificación de L1, se deberían encontrar tanto el desplazamiento de frecuencia como el Patrón de cambio de preámbulo. La decodificación de L1 no es posible en una posición arbitraria del sintonizador sin información de unión de canales y un receptor no puede diferenciar entre el valor de cambio de preámbulo y el desplazamiento de frecuencia.

De esta manera, un receptor, específicamente para el Extractor de cabecera de trama (r401) mostrado en la Fig. 30 para realizar la decodificación de señal de L1, necesita que sea obtenida la estructura de unión de canales. Debido a que se conoce la cantidad de cambio de preámbulo esperada en dos regiones sombreadas verticalmente en la Fig. 30, el sincronizador de tiempo/frecuencia r505 en la Fig. 29 puede estimar el desplazamiento de la frecuencia portadora. En base a la estimación, el recorrido de la señalización de L1 r308-1 ~ r301-1 en la Fig. 31 puede decodificar el bloque de L1.

La Fig. 15 muestra una relación entre el símbolo de datos y el preámbulo cuando se usa la estructura de preámbulo como se muestra en la Fig. 22. El bloque de L1 se puede repetir en períodos de 8 MHz. Para la decodificación de L1, necesita ser encontrado solamente el desplazamiento de frecuencia y puede no ser requerido el conocimiento de la unión de canales. El desplazamiento de frecuencia se puede estimar fácilmente usando una secuencia conocida de la Secuencia Binaria Pseudo Aleatoria (PRBS). Como se muestra en la Fig. 15, el preámbulo y los símbolos de datos están alineados, de esta manera, puede llegar a ser innecesaria la búsqueda de sincronización adicional. Por lo tanto, para un receptor, específicamente para el Extractor de cabecera de trama r401 mostrado en la Fig. 30, es posible que necesite ser obtenido solamente el pico de correlación con la secuencia de aleatorización piloto para realizar la decodificación de señal de L1. El sincronizador de tiempo/frecuencia r505 en la Fig. 29 puede estimar el desplazamiento de la frecuencia portadora desde la posición pico.

La Fig. 16 muestra un ejemplo de perfil de retardo de canal por cable.

Desde el punto de vista del diseño de piloto, el GI actual ya sobreprotege la dispersión de retardo del canal por cable. En el caso peor, rediseñar el modelo de canal puede ser una opción. Para repetir el patrón exactamente cada 8 MHz, la distancia de piloto debería ser un divisor de 3584 portadoras (z=32 o 56). Una densidad de piloto de z=32 puede aumentar la sobrecarga de piloto, de esta manera, se puede elegir z=56. Una cobertura de retardo ligeramente menor puede no ser importante en un canal por cable. Por ejemplo, puede ser de 8 μs para el PP5' y 4 μs para el PP7' comparado con 9,3 μs (PP5) y 4,7 μs (PP7). Se pueden cubrir retardos significativos por ambos patrones piloto incluso en el peor caso. Para la posición de piloto de preámbulo, no son necesarias más que todas las posiciones de SP en el símbolo de datos.

Si se puede ignorar el recorrido del retardo de -40 dB, la dispersión del retardo real puede llegar a ser de 2,5 μs, 1/64 GI= 7 μs, o 1/128 GI = 3,5 μs. Esto muestra que el parámetro de distancia de piloto, z=56 puede ser un valor lo bastante bueno. Además, z=56 puede ser un valor conveniente para la estructuración del patrón piloto que permite la estructura de preámbulo mostrada en la Fig. 48.

La Fig. 17 muestra la estructura de piloto disperso que usa z=56 y z=112 que se construye en el módulo de inserción de piloto 404 en la Fig. 42. Se proponen PP5' (x=14, y=4, z=56) y PP7' (x=28, y=4, z=112). Se podrían insertar portadoras de borde para cerrar el borde.

Como se muestra en la Fig. 17, los pilotos están alineados a 8 MHz de cada borde de la banda, todas las posiciones de piloto y estructuras de piloto se pueden repetir cada 8 MHz. De esta manera, esta estructura puede soportar la estructura de preámbulo mostrada en la Fig. 48. Además, se puede usar una estructura de piloto común entre el preámbulo y los símbolos de datos. Por lo tanto, el módulo de estimación de canal r501 en la Fig. 29 puede realizar la estimación de canal usando interpolación en el preámbulo y los símbolos de datos debido a que no puede darse ningún patrón piloto irregular, con independencia de la posición de la ventana que se decide por las ubicaciones del segmento de datos. En este momento, usar solamente interpolación en frecuencia puede ser suficiente para compensar la distorsión de canal a partir de la dispersión de retardo. Si se realiza adicionalmente interpolación en el tiempo, se puede realizar una estimación de canal más precisa.

Por consiguiente, en el nuevo patrón piloto propuesto, el patrón y la posición de piloto se pueden repetir en base a un período de 8 MHz. Un patrón piloto único se puede usar tanto para el preámbulo como los símbolos de datos. La decodificación de L1 puede ser posible siempre sin el conocimiento de la unión de canales. Además, el patrón piloto propuesto puede no afectar a las partes en común con T2 porque se puede usar la misma estrategia de piloto del patrón piloto disperso; T2 ya usa 8 patrones piloto diferentes; y puede no ser aumentada una complejidad significativa del receptor por los patrones piloto modificados. Para una secuencia de aleatorización de piloto, el período de PRBS puede ser 2047 (secuencia m); la generación de PRBS se puede reiniciar cada 8 MHz, de los cuales el período es 3584; la tasa de repetición de piloto de 56 puede ser también coprima con 2047; y puede no esperarse ningún problema de PAPR.

La Fig. 18 muestra un ejemplo de un modulador basado en OFDM. Los flujos de símbolos de entrada se pueden transformar en el dominio del tiempo por el módulo de IFFT 501. Si es necesario, se puede reducir la relación de potencia pico a media (PAPR) en el módulo de reducción de PAPR 502. Para los métodos de PAPR, se puede usar una Extensión de constelación activa (ACE) o una reserva de tono. El módulo de inserción de GI 503 puede copiar una última parte del símbolo OFDM efectivo para llenar el intervalo de guarda en forma de prefijo cíclico.

El módulo de inserción de preámbulo 504 puede insertar el preámbulo en la parte delantera de cada trama transmitida de manera que un receptor pueda detectar la señal digital, la trama y adquirir la adquisición de desplazamiento de tiempo/frecuencia. En este momento, la señal de preámbulo puede realizar una señalización de capa física tal como el Tamaño de FFT (3 bits) y el Tamaño de intervalo de guarda (3 bits). El Módulo de inserción de preámbulo 504 se puede omitir si el modulador es específicamente para DVB-C2.

La Fig. 19 muestra un ejemplo de una estructura de preámbulo para unión de canales, generada en el módulo de inserción de preámbulo 504 en la Fig. 51. Un bloque de L1 completo debería ser "siempre decodificable" en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz y no debería darse ninguna pérdida de señalización de L1 con independencia de la posición de la ventana de sintonizador. Como se muestra, los bloques de L1 se pueden repetir en el dominio de la frecuencia en períodos de 6 MHz. El símbolo de datos puede ser de unión de canales para cada 8 MHz. Si, para una decodificación de L1, un receptor usa un sintonizador tal como el sintonizador r603 representado en la Fig. 28 que usa un ancho de banda de 7,61 MHz, el Extractor de cabecera de trama r401 en la Fig. 30 necesita reorganizar el bloque de L1 de cambio cíclico recibido (Fig. 20) a su forma original. Este reordenamiento es posible debido a que el bloque de L1 se repite para cada bloque de 6MHz.

La Fig. 21 muestra un proceso para diseñar un preámbulo más optimizado. La estructura de preámbulo de la Fig. 19 usa solamente 6MHz del ancho de banda total del sintonizador de 7,61 MHz para la decodificación de L1. En términos de eficiencia espectral, el ancho de banda del sintonizador de 7,61 MHz no se utiliza plenamente. Por lo tanto, puede haber una optimización adicional en eficiencia espectral.

La Fig. 22 muestra otro ejemplo de estructura de preámbulo o estructura de símbolos de preámbulo para eficiencia espectral completa, generada en el módulo de Inserción de Cabecera de Trama 401 en la Fig. 42. Al igual que el símbolo de datos, los bloques de L1 se pueden repetir en el dominio de la frecuencia en períodos de 8 MHz. Un bloque de L1 completo es todavía "siempre decodificable" en cualquier posición arbitraria de la ventana de sintonización de 7,61 MHz. Después de la sintonización, los datos de 7,61 MHz se pueden considerar como un código perforado virtualmente. Tener exactamente el mismo ancho de banda tanto para el preámbulo como los símbolos de datos y exactamente la misma estructura de piloto tanto para el preámbulo como los símbolos de datos puede maximizar la eficiencia espectral. Se pueden mantener sin cambios otros rasgos tales como la propiedad de cambio cíclico y no enviar el bloque de L1 en caso de ningún segmento de datos. En otras palabras, el ancho de banda de los símbolos de preámbulo puede ser idéntico al ancho de banda de los símbolos de datos o, como se muestra en la Fig. 57, el ancho de banda de los símbolos de preámbulo puede ser el ancho de banda del

sintonizador (aquí, es de 7,61 MHz). El ancho de banda del sintonizador se puede definir como un ancho de banda que corresponde a un número de portadoras activas totales cuando se usa un único canal. Es decir, el ancho de banda del símbolo de preámbulo puede corresponder con el número de portadoras activas totales (aquí, es de 7,61 MHz).

La Fig. 23 muestra un código perforado virtualmente. Los datos de 7,61 MHz entre el bloque de L1 de 8 MHz se pueden considerar como codificados perforados. Cuando un sintonizador r603 mostrado en la Fig. 28 usa un ancho de banda de 7,61 MHz para la decodificación de L1, el Extractor de cabecera de trama r401 en la Fig. 30 necesita reordenar el bloque de L1 de cambio cíclico, recibido en la forma original como se muestra en la Fig. 56. En este momento, la decodificación de L1 se realiza usando el ancho de banda entero del sintonizador. Una vez que el bloque de L1 se reordena, un espectro del bloque de L1 reordenado puede tener una región en blanco dentro del espectro como se muestra en el lado superior derecho de la Fig. 23 porque el tamaño original del bloque de L1 es de un ancho de banda de 8 MHz.

Una vez que la región en blanco se rellena de ceros, o bien después del desintercalado en el dominio de símbolos mediante el desintercalador en frecuencia r403 en la Fig. 30 o mediante el desintercalador de símbolos r308-1 en la Fig. 31 o bien después del desintercalado en el dominio de bits por el descorrelacionador de símbolos r306-1, el multiplexor de bits r305-1, y el desintercalador interno r304-1 en la Fig. 31, el bloque puede tener una forma que parece estar perforada como se muestra en el lado inferior derecho de la Fig. 23.

Este bloque de L1 se puede decodificar en el módulo de decodificación perforado/acortado r303-1 en la Fig. 31. Usando estas estructuras de preámbulo, se puede utilizar el ancho de banda entero del sintonizador, de esta manera se pueden aumentar la eficiencia espectral y la ganancia de codificación. Además, se pueden usar un ancho de banda idéntico y una estructura de piloto para el preámbulo y los símbolos de datos.

Además, si el ancho de banda del preámbulo o el ancho de banda de los símbolos de preámbulo se establece como un ancho de banda de sintonizador como se muestra en la Fig. 25, (es de 7,61 MHz en el ejemplo), se puede obtener un bloque de L1 completo después de la reordenación incluso sin perforación. En otras palabras, para una trama que tiene símbolos de preámbulo, en donde los símbolos de preámbulo tienen al menos un bloque de capa 1 (L1), se puede decir que, el bloque de L1 tiene 3408 subportadoras activas y las 3408 subportadoras activas corresponden a 7,61 MHz de una banda de Radiofrecuencia (RF) de 8MHz.

De esta manera, se pueden maximizar la eficiencia espectral y el rendimiento de decodificación de L1. En otras palabras, en un receptor, la decodificación se puede realizar en el bloque del módulo de decodificación perforado/acortado r303-1 en la Fig. 31, después de realizar solamente el desintercalado en el dominio de símbolos.

Por consiguiente, la nueva estructura de preámbulo propuesta puede ser ventajosa porque es completamente compatible con el preámbulo usado previamente excepto que el ancho de banda es diferente; los bloques de L1 se repiten en períodos de 8 MHz; el bloque de L1 puede ser siempre decodificable con independencia de la posición de la ventana del sintonizador; se puede usar el ancho de banda completo del sintonizador para la decodificación de L1; la eficiencia espectral máxima puede garantizar más ganancia de codificación; el bloque de L1 incompleto se puede considerar como codificado perforado; se puede usar la misma y simple estructura de piloto tanto para el preámbulo como los datos; y se puede usar un ancho de banda idéntico tanto para el preámbulo como los datos.

La Fig. 26 muestra un ejemplo de un procesador analógico. Un DAC (601) puede convertir la entrada de señal digital en señal analógica. Después el ancho de banda de frecuencia de transmisión se convierte ascendentemente en el convertidor ascendente 602 y la señal filtrada analógica a través del filtro analógico 603 se puede transmitir.

La Fig. 27 muestra un ejemplo de un sistema de receptor digital según una realización de la presente invención. La señal recibida se convierte en señal digital en un procesador analógico r105. Un demodulador r104 puede convertir la señal en datos en el dominio de la frecuencia. Un analizador sintáctico de tramas r103 puede eliminar los pilotos y las cabeceras y permitir la selección de la información de servicio que necesita ser decodificada. Un demodulador de BICM r102 puede corregir los errores en el canal de transmisión. Un procesador de salida r101 puede restaurar el flujo de servicio y la información de temporización transmitidos originalmente.

La Fig. 28 muestra un ejemplo de procesador analógico usado en el receptor. Un Módulo sintonizador/AGC (Controlador automático de ganancia) r603 puede seleccionar el ancho de banda de frecuencia deseado a partir de la señal recibida. Un convertidor descendente r602 puede restaurar la banda base. Un ADC r601 puede convertir la señal analógica en señal digital.

La Fig. 29 muestra un ejemplo de demodulador. Un detector de trama r506 puede detectar el preámbulo, comprobar si existe una señal digital correspondiente, y detectar un inicio de una trama. Un sincronizador de tiempo/frecuencia r505 puede realizar la sincronización en los dominios del tiempo y de la frecuencia. En este momento, para la sincronización en el dominio del tiempo, se puede usar una correlación del intervalo de guarda. Para la sincronización en el dominio de la frecuencia, se puede usar la correlación o se puede estimar el desplazamiento a partir de la información de la fase de una subportadora que se transmite en el dominio de la frecuencia. Un extractor de preámbulo r504 puede extraer el preámbulo de la parte delantera de la trama detectada. Un extractor de GI r503 puede extraer el intervalo de guarda. Un módulo de FFT r501 puede transformar la señal en el dominio del tiempo en

una señal en el dominio de la frecuencia. Un módulo de estimación/ecualización de canal r501 puede compensar los errores estimando la distorsión en el canal de transmisión usando un símbolo piloto. El Extractor de preámbulo r504 se puede omitir si el demodulador es específicamente para DVB-C2.

La Fig. 30 muestra un ejemplo de analizador sintáctico de tramas. Un extractor de piloto (r404) puede extraer un símbolo piloto. Un desintercalador en frecuencia r403 puede realizar el desintercalado en el dominio de la frecuencia. Un fusionador de símbolos OFDM r402 puede restaurar una trama de datos a partir de los flujos de símbolos transmitidos en símbolos OFDM. Un extractor de cabecera de trama r401 puede extraer la señalización de capa física de la cabecera de cada trama transmitida y eliminar la cabecera. La información extraída se puede usar como parámetros para los siguientes procesos en el receptor.

La Fig. 31 muestra un ejemplo de un demodulador de BICM. La Fig. 31a muestra un recorrido de los datos y la Fig. 31b muestra un recorrido de la señalización de L1. Un desintercalador de símbolos r308 puede realizar el desintercalado en el dominio de símbolos. Un extractor de ModCod r307 puede extraer los parámetros de ModCod de la parte delantera de cada trama en BB y poner a disposición los parámetros para los siguientes procesos de decodificación y demodulación adaptativa/variable. Un Descorrelacionador de símbolos r306 puede descorrelacionar los flujos de símbolos de entrada en flujos de Relación de Verosimilitud Logarítmica (LLR) de bits. Los Flujos de LLR de bits de salida se pueden calcular usando una constelación usada en un Correlacionador de símbolos 306 del transmisor como punto de referencia. En este punto, cuando se usa la MQAM o NU-MQAM antes mencionadas, calculando tanto el eje I como el eje Q cuando se calcula el bit más cercano del MSB y calculando o bien el eje I o bien el eje Q cuando se calculan el resto de bits, se puede implementar un descorrelacionador de símbolos eficiente. Este método se puede aplicar a, por ejemplo, una LLR Aproximada, una LLR exacta, o una Decisión firme.

Cuando se usa una constelación optimizada según la capacidad de la constelación y la tasa de código del código de corrección de errores en el Correlacionador de símbolos 306 del transmisor, el Descorrelacionador de símbolos r306 del receptor puede obtener una constelación que usa la información de la tasa de código y la capacidad de la constelación transmitida desde el transmisor. El multiplexor de bits r305 del receptor puede realizar una función inversa del demultiplexor de bits 305 del transmisor. El Desintercalador interno r304 y el desintercalador externo r302 del receptor pueden realizar funciones inversas del intercalador interno (304) y el intercalador externo 302 del transmisor, respectivamente para obtener el flujo de bits en su secuencia original. El desintercalador externo r302 se puede omitir si el demodulador de BICM es específicamente para DVB-C2.

El decodificador interno r303 y el decodificador externo r301 del receptor pueden realizar procesos de decodificación correspondientes al codificador interno 303 y el codificador externo 301 del transmisor, respectivamente, para corregir errores en el canal de transmisión. Procesos similares a los realizados en el recorrido de los datos se pueden realizar en el recorrido de la señalización de L1, pero con diferentes parámetros r308-1 ~ r301-1. En este punto, como se explicó en la parte del preámbulo, se puede usar un módulo de código acortado/perforado r303-1 para la decodificación de señal de L1.

La Fig. 32 muestra un ejemplo de decodificación de LDPC que usa el módulo de acortado/perforación r303-1. Un demultiplexor r301a puede sacar separadamente la parte de información y la parte de paridad del código sistemático a partir de los flujos de bits de entrada. Para la parte de información, un módulo de rellenado con ceros r302a puede realizar un rellenado de ceros según un número de flujos de bits de entrada del decodificador de LDPC, para la parte de paridad, los flujos de bits de entrada para el decodificador de LDPC se pueden generar desperforando la parte perforada en el módulo de desperforado de paridad r303a. La decodificación de LDPC por el módulo r304a se puede realizar sobre los flujos de bits generados, y se pueden eliminar los ceros en la parte de información por el eliminador de ceros r305a y sacar.

La Fig. 33 muestra un ejemplo de procesador de salida. Un desaleatorizador en BB r209 puede restaurar los flujos de bits aleatorizados en el transmisor. Un Divisor r208 puede restaurar las tramas en BB que corresponden a múltiples PLP que se multiplexan y transmiten desde el transmisor según el recorrido del PLP. Para cada recorrido del PLP, unos extractores de cabecera en BB r207-1~n puede extraer la cabecera que se transmite en la parte delantera de la trama en BB. Un decodificador de CRC r206-1~n puede realizar la decodificación de CRC y poner a disposición las tramas en BB fiables para la selección. Un Módulo de inserción de paquetes nulos r205-1~n puede restaurar los paquetes nulos que fueron extraídos para una mayor eficiencia de transmisión en su ubicación original. Un Módulo de recuperación de retardo r204-1~n puede restaurar un retardo que existe entre cada recorrido del PLP.

Un módulo de recuperación de reloj de salida r203-1~n puede restaurar la temporización original del flujo de servicio a partir de la información de temporización transmitida desde el sincronizador de flujos de entrada 203-1~n. Un módulo de interfaz de salida r202-1~n puede restaurar los datos en el paquete de TS/GS a partir de los flujos de bits de entrada que se segmentan en la trama en BB. Un procesador posterior de salida r201-1~n puede restaurar múltiples flujos de TS/GS en un flujo de TS/GS completo, si es necesario. Los bloques sombreados mostrados en la Fig. 33 representan módulos que se pueden usar cuando se procesa un único PLP a la vez y el resto de los bloques representan módulos que se pueden usar cuando se procesan múltiples PLP al mismo tiempo.

Los patrones piloto de preámbulo se diseñaron cuidadosamente para evitar el aumento de la PAPR, de esta manera, necesita ser considerado si la tasa de repetición de L1 puede aumentar la PAPR. El número de bits de información

de L1 varía dinámicamente según la unión de canales, el número de los PLP, etc. En detalle, es necesario considerar cosas tales como que el tamaño de bloque de L1 fijo puede introducir una sobrecarga innecesaria; la señalización de L1 se debería proteger más firmemente que los símbolos de datos; y el intercalado en el tiempo del bloque de L1 puede mejorar la robustez sobre el deterioro de canal tal como la necesidad ruido impulsivo.

Para una tasa de repetición de bloque de L1 de 8 MHz, como se muestra en la Fig. 34, la eficiencia espectral completa (aumento de BW del 26,8%) se presenta con una perforación virtual pero la PAPR se puede aumentar dado que el ancho de banda de L1 es el mismo que aquél de los símbolos de datos. Para la tasa de repetición de 8 MHz, se puede usar un intercalado en frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón puede repetirse en sí mismo en un período de 8 MHz después del intercalado.

Para una tasa de repetición de bloque de L1 de 6 MHz, como se muestra en la Fig. 35, se puede presentar una eficiencia espectral reducida sin perforado virtual. Un problema similar de PAPR que para el caso de 8 MHz puede darse dado que los anchos de banda de L1 y de símbolo de datos comparten LCM=24 MHz. Para la tasa de repetición de 6 MHz, el intercalado en frecuencia 4K-FFT DVB-T2 se puede usar para las partes en común y el mismo patrón puede repetirse en sí mismo en un período de 24 MHz después del intercalado.

La Fig. 36 muestra una nueva tasa de repetición del bloque de L1 de ancho de banda de sintonizador de 7,61 MHz o completo. Se puede obtener una eficiencia espectral completa (aumento de BW del 26,8%) sin perforación virtual. Puede no haber ningún problema de PAPR dado que los anchos de banda de L1 y de símbolos de datos comparten LCM ≈ 1704 MHz. Para la tasa de repetición de 7,61 MHz, se puede usar intercalado de frecuencia 4K-FFT DVB-T2 para las partes en común y el mismo patrón se puede repetir en sí mismo en períodos de alrededor de 1704 MHz después del intercalado.

La Fig. 37 es un ejemplo de señalización de L1 que se transmite en la cabecera de trama. Cada información en la señalización de L1 se puede transmitir al receptor y se puede usar como un parámetro de decodificación. Especialmente, la información se puede usar en el recorrido de la señal de L1 mostrado en la Fig. 31 y los PLP se pueden transmitir en cada segmento de datos. Se puede obtener un aumento de robustez para cada PLP.

La Fig. 39 es un ejemplo de un intercalador de símbolos 308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 4 y también puede ser un ejemplo de su correspondiente desintercalador de símbolos r308-1 como se muestra en el recorrido de la señalización de L1 en la Fig. 31. Los bloques con líneas inclinadas representan bloques de L1 y los bloques lisos representan portadoras de datos. Los bloques de L1 se pueden transmitir no solamente dentro de un único preámbulo, sino que también se pueden transmitir dentro de bloques OFDM múltiples. Dependiendo de un tamaño del bloque de L1, el tamaño del bloque de intercalado puede variar. En otras palabras, el num_L1_sym y la extensión de L1 pueden ser diferentes uno de otro. Para minimizar la sobrecarga innecesaria, los datos se pueden transmitir dentro del resto de las portadoras de los símbolos OFDM donde se transmite el bloque de L1. En este punto, se puede garantizar una eficiencia espectral completa debido a que el ciclo de repetición del bloque de L1 es aún un ancho de banda de sintonizador completo. En la Fig. 39, los números en los bloques con líneas inclinadas representan el orden de los bits dentro de un único bloque de LDPC.

Por consiguiente, cuando los bits se escriben en una memoria de intercalado en la dirección de las filas según un índice de símbolo como se muestra en la Fig. 39 y se leen en la dirección de las columnas según un índice de portadora, se puede obtener un efecto de intercalado de bloque. En otras palabras, un bloque de LDPC se puede intercalar en el dominio del tiempo y el dominio de la frecuencia y entonces se puede transmitir. El num_L1_sym puede ser un valor predeterminado, por ejemplo, se puede fijar un número entre 2~4 como un número de símbolos OFDM. En este punto, para aumentar la granularidad del tamaño del bloque de L1, se puede usar un código de LDPC perforado/acortado que tiene una longitud mínima de la palabra de código para la protección de L1.

La Fig. 40 es un ejemplo de una transmisión de bloque de L1. La Fig. 40 ilustra la Fig. 39 en el dominio de la trama. Como se muestra en el lado izquierdo de la Fig. 40, los bloques de L1 se pueden extender en el ancho de banda del sintonizador completo o como se muestra en el lado derecho de la Fig. 40, los bloques de L1 se pueden extender parcialmente y el resto de las portadoras se pueden usar para la portadora de datos. En cualquiera de los dos casos, se puede ver que la tasa de repetición del bloque de L1 puede ser idéntica a un ancho de banda de sintonizador completo. Además, para los símbolos OFDM que usan señalización de L1 incluyendo el preámbulo, solamente se puede realizar un intercalado de símbolos mientras que no se permite una transmisión de datos en esos símbolos OFDM. Por consiguiente, para el símbolo OFDM usado para la señalización de L1, un receptor puede decodificar la L1 realizando el desintercalado sin decodificación de datos. En este punto, el bloque de L1 puede transmitir la señalización de L1 de la trama actual o la señalización de L1 de una trama posterior. En el lado receptor, se pueden usar los parámetros de L1 decodificados a partir del recorrido de la decodificación de señalización de L1 mostrado en la Fig. 31 para el proceso de decodificación para el recorrido de datos desde el analizador sintáctico de tramas de la trama posterior.

En resumen, en un transmisor, el intercalado de los bloques de la región de L1 se puede realizar escribiendo los bloques a una memoria en una dirección de las filas y leyendo los bloques escritos desde la memoria en una dirección de las columnas. En un receptor, el desintercalado de los bloques de la región L1 se puede realizar escribiendo los bloques a una memoria en una dirección de las columnas y leyendo los bloques escritos desde la

memoria en una dirección de las filas. Las direcciones de lectura y escritura del transmisor y receptor se pueden intercambiar.

Cuando se realiza una simulación con suposiciones que se hacen tales como CR=1/2 para protección de L1 y para las partes en común con T2; correlación de símbolos 16-QAM; densidad de piloto de 6 en el Preámbulo; el número de LDPC corta implica una cantidad requerida de perforación/acortamiento, se pueden obtener resultados o conclusiones tales como que solamente el preámbulo para la transmisión de L1 puede no ser suficiente; el número de símbolos OFDM depende de la cantidad del tamaño de bloque de L1; la palabra de código de LDPC más corta (por ejemplo información de 192 bits) entre el código acortado/perforado se puede usar para flexibilidad y granularidad fina; y se puede añadir Rellenado si se requiere con una sobrecarga insignificante. El resultado se resume en la Fig. 38.

Por consiguiente, para una tasa de repetición de bloque de L1, un ancho de banda de sintonizador completo sin perforación virtual puede ser una buena solución y aún puede no surgir un problema de PAPR con la eficiencia espectral completa. Para la señalización de L1, la estructura de señalización eficiente puede permitir una configuración máxima en un entorno de unión de 8 canales, 32 ranuras, 256 segmentos de datos, y 256 PLP. Para la estructura de bloque de L1, se puede implementar una señalización de L1 flexible según el tamaño de bloque de L1. El intercalado en el tiempo se puede realizar para mejor robustez para las partes en común con T2. Menos sobrecarga puede permitir la transmisión de datos en el preámbulo.

El intercalado de bloque del bloque de L1 se puede realizar para mejor robustez. El intercalado se puede realizar con un número predefinido fijo de símbolos de L1 (num_L1_sym) y un número de portadoras extendido por la L1 como un parámetro (L1_span). La misma técnica se usa para el intercalado de preámbulo de P2 en DVB-T2.

Se puede usar un bloque de L1 de tamaño variable. El tamaño puede ser adaptable a la cantidad de bits de señalización de L1, provocando una sobrecarga reducida. La eficiencia espectral completa se puede obtener sin problemas de PAPR. Menos de 7,61 MHz de repetición puede significar que se pueda enviar más redundancia pero no se usa. Puede no surgir ningún problema de PAPR debido a la tasa de repetición de 7,61 MHz para el bloque de L1.

La Fig. 41 es otro ejemplo de señalización de L1 transmitida dentro de una cabecera de trama. La Fig. 41 es diferente de la Fig. 37 porque el campo L1_span que tiene 12 bits está dividido en dos campos. En otras palabras, el campo L1_span está divido en una L1_column que tiene 9 bits y una L1_row que tiene 3 bits. La L1_column representa el índice de portadora que extiende la L1. Debido a que el segmento de datos comienza y termina cada 12 portadoras, que es la densidad de piloto, los 12 bits de sobrecarga se pueden reducir en 3 bits para alcanzar 9 bits.

La L1_row representa el número de símbolos OFDM donde se extiende la L1 cuando se aplica un intercalado en el tiempo. Por consiguiente, el intercalado en el tiempo se puede realizar dentro de un área de L1_columns multiplicada por L1_rows. Alternativamente, un tamaño total de bloques de L1 se puede transmitir de manera que la L1_span mostrada en la Fig. 37 se puede usar cuando no se realiza un intercalado en el tiempo. Para tal caso, el tamaño de bloque de L1 es 11.776 x 2 bits en el ejemplo, de esta manera 15 bits es suficiente. Por consiguiente, el campo L1_span puede estar compuesto de 15 bits.

La Fig. 42 es un ejemplo de intercalado/desintercalado en frecuencia o tiempo. La Fig. 42 muestra una parte de una trama de transmisión entera. La Fig. 42 también muestra la unión de múltiples anchos de banda de 8 MHz. Una trama puede constar de un preámbulo que transmite bloques de L1 y un símbolo de datos que transmite datos. Los diferentes tipos de símbolos de datos representan segmentos de datos para diferentes servicios. Como se muestra en la Fig. 42, el preámbulo transmite bloques de L1 cada 7,61 MHz.

Para el preámbulo, el intercalado en frecuencia o tiempo se realiza dentro de los bloques de L1 y no se realiza entre bloques de L1. Es decir, para el preámbulo, se puede decir que el intercalado se realiza a nivel de bloque de L1. Esto permite decodificar los bloques de L1 transmitiendo los bloques de L1 dentro de un ancho de banda de la ventana de sintonizador incluso cuando la ventana de sintonizador se ha movido a una ubicación aleatoria dentro de un sistema de unión de canales.

Para decodificar un símbolo de datos en un ancho de banda de ventana de sintonizador aleatoria, no debería darse un intercalado entre segmentos de datos. Es decir, para los segmentos de datos, se puede decir que el intercalado se realiza a nivel de segmento de datos. Por consiguiente, el intercalado en frecuencia y el intercalado en el tiempo se deberían realizar dentro de un segmento de datos. Por lo tanto, un intercalador de símbolos 308 en un recorrido de los datos de un módulo de BICM del transmisor como se muestra en la Fig. 4 puede realizar el intercalado de símbolos para cada segmento de datos. Un intercalador de símbolos 308-1 en un recorrido de la señal de L1 puede realizar el intercalado de símbolos para cada bloque de L1.

Un intercalador en frecuencia 403 mostrado en la Fig. 9 necesita realizar el intercalado en el preámbulo y los símbolos de datos separadamente. Específicamente, para el preámbulo, el intercalado en frecuencia se puede realizar para cada bloque de L1 y para un símbolo de datos, el intercalado en frecuencia se puede realizar para cada

segmento de datos. En este punto, el intercalado en el tiempo en el recorrido de los datos o el recorrido de la señal de L1 no se puede realizar considerando el modo de baja latencia.

La Fig. 43 es una tabla que analiza la sobrecarga de señalización de L1 que se transmite en una cabecera de FECFRAME en la Inserción de Cabecera de ModCod (307) en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 4. Como se ve en la Fig. 43, para el bloque de LDPC corta (tamaño = 16200), puede darse una sobrecarga máxima del 3,3% que puede no ser insignificante. En el análisis, se suponen 45 símbolos para la protección de FECFRAME y el preámbulo es una señalización de L1 específica de trama C2 y la cabecera de FECFRAME es una señalización de L1 específica de FECFRAME es decir, Mod, Cod, y el identificador de PLP.

Para reducir la sobrecarga de L1, se pueden considerar planteamientos según dos tipos de Segmento de datos. Para casos de tipo ACM/VCM y múltiples PLP, la trama se puede mantener la misma que para la cabecera de FECFRAME. Para casos de tipo ACM/VCM y PLP único, el identificador de PLP se puede extraer de la cabecera de FECFRAME, provocando una reducción de la sobrecarga de hasta un 1,8%. Para casos de tipo CCM y múltiples PLP, el campo de Mod/Cod se puede extraer de la cabecera de FECFRAME, provocando una reducción de sobrecarga de hasta un 1,5%. Para casos de tipo CCM y PLP único, no se requiere cabecera de FECFRAME, de esta manera, se puede obtener hasta un 3,3% de reducción de sobrecarga.

En una señalización de L1 acortada, se puede transmitir o bien la Mod/Cod (7 bits) o bien el identificador de PLP (8 bits), pero puede ser demasiado corta para obtener ninguna ganancia de codificación. No obstante, es posible no requerir sincronización porque los PLP pueden estar alineados con la trama de la transmisión C2; toda ModCod de cada PLP se puede conocer a partir del preámbulo; y un simple cálculo puede permitir la sincronización con la FECFRAME específica.

La Fig. 44 está mostrando una estructura para una cabecera de FECFRAME para minimizar la sobrecarga. En la Fig. 44, los bloques con líneas inclinadas y el Formador de FECFRAME representan un diagrama de bloques de detalle del módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 4. Los bloques lisos representan un ejemplo de módulo de codificación interno 303, intercalador interno 304, demultiplexor de bits 305, y correlacionador de símbolos 306 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 4. En este punto, se puede realizar una señalización de L1 acortada porque la CCM no requiere un campo de Mod/Cod y el PLP único no requiere un identificador de PLP. En esta señal de L1 con un número de bits reducido, la señal de L1 se puede repetir tres veces en el preámbulo y se puede realizar una modulación BPSK, de esta manera, es posible una señalización muy robusta. Finalmente, el módulo de Inserción de Cabecera de ModCod 307 puede insertar la cabecera generada en cada trama de FEC. La Fig. 51 está mostrando un ejemplo del extractor de ModCod r307 en el recorrido de los datos del módulo de demodulación de BICM mostrado en la Fig. 31.

Como se muestra en la Fig. 51, la cabecera de FECFRAME se puede analizar sintácticamente en el analizador sintáctico r301b, entonces los símbolos que transmiten información idéntica en símbolos repetidos se pueden retardar, alinear, y entonces combinar en el módulo de combinación Rake r302b. Finalmente, cuando se realiza una demodulación BPSK en el módulo r303b, el campo de señal de L1 recibida se puede restaurar y este campo de señal de L1 restaurado se puede enviar al controlador del sistema para ser usado como parámetros para la decodificación. La FECFRAME analizada sintácticamente se puede enviar al descorrelacionador de símbolos.

La Fig. 45 está mostrando un rendimiento de la tasa de error de bit (BER) de la protección de L1 antes mencionada. Se puede ver que se obtienen alrededor de 4,8 dB de ganancia de SNR a través de una repetición de tres veces. La SNR requerida es de 8,7 dB para una BER=1E-11.

La Fig. 46 está mostrando ejemplos de tramas de transmisión y estructuras de trama FEC. Las estructuras de trama FEC mostradas en el lado superior derecho de la Fig. 46 representan la cabecera de FECFRAME insertada por el módulo de Inserción de Cabecera de ModCod 307 en la Fig. 4. Se puede ver que dependiendo de diversas combinaciones de condiciones es decir, tipo de CCM o ACM/VCM y único o múltiples PLP, se puede insertar diferente tamaño de cabeceras. O bien, se puede no insertar una cabecera. Las tramas de transmisión formadas según los tipos de segmentos de datos y mostradas en el lado inferior izquierdo de la Fig. 46 se pueden formar por el Módulo de inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 9 y el fusionador/segmentador 208 del procesador de entrada mostrado en la Fig. 2. En este punto, la FECFRAME se puede transmitir según diferentes tipos de segmento de datos. Usando este método, se puede reducir un máximo de un 3,3% de sobrecarga. En el lado superior derecho de la Fig. 46, se muestran cuatro tipos diferentes de estructuras, pero una persona experta en la técnica entendería que éstas son solamente ejemplos, y cualquiera de estos tipos o sus combinaciones se pueden usar para el segmento de datos.

En el lado receptor, el Extractor de cabecera de trama r401 del Módulo de analizador sintáctico de tramas como se muestra en la Fig. 30 y el Extractor de ModCod r307 del módulo de demodulación de BICM mostrado en la Fig. 31 pueden extraer un parámetro de campo de ModCod que se requiere para la decodificación. En este punto, según los tipos de segmento de datos de transmisión se pueden extraer los parámetros de la trama. Por ejemplo, para el tipo de CCM, los parámetros se pueden extraer a partir de la señalización de L1 que se transmite en el preámbulo y para el tipo de ACM/VCM, los parámetros se pueden extraer a partir de la cabecera de FECFRAME.

Como se muestra en el lado superior derecho de la Fig. 46, la estructura de fecframe se puede dividir en dos grupos, en los que el primer grupo es las tres estructuras de trama superiores con cabecera y el segundo grupo es la última estructura de trama sin cabecera.

La Fig. 47 está mostrando un ejemplo de señalización de L1 que se puede transmitir dentro del preámbulo por el Módulo de inserción de cabecera de trama 401 del Módulo formador de tramas mostrado en la Fig. 42. Esta señalización de L1 es diferente de la señalización de L1 previa porque el tamaño del bloque de L1 se puede transmitir en bits (L1_size, 14 bits); es posible encender/apagar el intercalado en el tiempo en el segmento de datos (dslice_time_intrlv, 1 bit); y definiendo el tipo de segmento de datos (dslice_type, 1 bit), se reduce la sobrecarga de señalización de L1. En este punto, cuando el tipo de segmento de datos es CCM, el campo de Mod/Cod se puede transmitir dentro del preámbulo en lugar de dentro de la cabecera de FECFRAME (plp_mod (3 bits), plp_fec_type (1 bit), plp_cod (3 bits)).

En el lado receptor, el módulo de decodificación interno acortado/perforado r303-1 de la demodulación de BICM como se muestra en la Fig. 31 puede obtener el primer bloque de LDPC, que tiene un tamaño de bloque de L1 fijo, transmitido dentro del preámbulo, a través de decodificación. Los números y el tamaño del resto de los bloques de LDPC también se pueden obtener.

El intercalado en el tiempo se puede usar cuando se necesitan múltiples símbolos OFDM para la transmisión de L1 o cuando hay un segmento de datos intercalado en el tiempo. Es posible un encendido/apagado flexible del intercalado en el tiempo con un marcador de intercalado. Para el intercalado en el tiempo del preámbulo, se pueden requerir un marcador de intercalado en el tiempo (1 bit) y un número de símbolos OFDM intercalados (3 bits), de esta manera, se pueden proteger un total de 4 bits de una forma similar a una cabecera de FECFRAME acortada.

La Fig. 48 está mostrando un ejemplo de señalización de L1 previa que se puede realizar en el módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de los datos del módulo de BICM mostrado en la Fig. 4. Los bloques con líneas inclinadas y el Formador de Preámbulo son ejemplos del módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 4. Los bloques lisos son ejemplos del Módulo de inserción de cabecera de trama 401 del Formador de tramas como se muestra en la Fig. 42.

También, los bloques lisos pueden ser ejemplos del módulo de código interno acortado/perforado 303-1, intercalador interno 304-1, demultiplexor de bits 305-1, y correlacionador de símbolos 306-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 4.

Como se ve en la Fig. 48, la señal de L1 que se transmite en el preámbulo se puede proteger usando codificación de LDPC acortada/perforada. Se pueden insertar parámetros relacionados en la Cabecera en forma de señalización de L1 previa. En este punto, solamente se pueden transmitir los parámetros de intercalado en el tiempo en la Cabecera del preámbulo. Para asegurar más robustez, se puede realizar una repetición de cuatro veces. En el lado receptor, para ser capaz de decodificar la señal de L1 que se transmite en el preámbulo, el Extractor de ModCod r307-1 en el recorrido de la señalización de L1 de la demodulación de BICM como se muestra en la Fig. 31 necesita usar el módulo de decodificación mostrado en la Fig. 18. En este punto, debido a que hay una repetición de cuatro veces a diferencia de la cabecera de FECFRAME de decodificación previa, se requiere un proceso de recepción Rake que sincroniza los símbolos repetidos cuatro veces y que añade los símbolos.

La Fig. 49 muestra una estructura de L1 el bloque de señalización que se transmite desde el Módulo de inserción de cabecera de trama 401 del Módulo formador de tramas como se muestra en la Fig. 42. Está mostrando un caso donde no se usa intercalado en el tiempo en un preámbulo. Como se muestra en la Fig. 49, se pueden transmitir diferentes tipos de bloques de LDPC en el orden de las portadoras. Una vez que un símbolo OFDM se forma y transmite entonces se forma y transmite un siguiente símbolo OFDM. Para el último símbolo OFDM a ser transmitido, si hay cualquier portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se pueden rellenar de forma ficticia. El ejemplo en la Fig. 49 muestra un preámbulo que comprende tres símbolos OFDM. En un lado receptor, para este caso de no intercalado, se puede omitir el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM como se muestra en la Fig. 31.

La Fig. 50 muestra un caso donde se realiza un intercalado en el tiempo de L1. Como se muestra en la Fig. 50, el intercalado de bloque se puede realizar de una manera que forma un símbolo OFDM para índices de portadora idénticos formando entonces unos símbolos OFDM para los siguientes índices de portadora. Como en el caso donde no se realiza ningún intercalado, si hay cualquier portadora pendiente, esas portadoras se pueden usar para la transmisión de datos o se pueden rellenar de forma ficticia. En un lado receptor, para este caso de no intercalado, el desintercalador de símbolos r308-1 en el recorrido de la señalización de L1 del demodulador de BICM mostrado en la Fig. 31 puede realizar el desintercalado de bloques leyendo los bloques de LDPC en orden creciente de los números de los bloques de LDPC.

Además, puede haber al menos dos tipos de segmentos de datos. El tipo 1 de segmento de datos tiene el dslice_type = 0 en los campos de señalización de L1. Este tipo de segmento de datos no tiene cabecera de XFECFrame y tiene sus valores mod/cod en los campos de señalización de L1. El tipo 2 de segmento de datos tiene

el dslice_type = 1 en los campos de señalización de L1. Este tipo de segmento de datos tiene una cabecera de XFECFrame y tiene sus valores mod/cod en la cabecera de XFECFrame.

XFECFrame significa Trama de XFEC (Corrección de Errores sin Canal de Retorno Compleja) y mod/cod significa tipo de modulación/tasa de código.

En un receptor, un analizador sintáctico de tramas puede formar una trama a partir de las señales demoduladas. La trama tiene símbolos de datos y los símbolos de datos pueden tener un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene una XFECFrame sin cabecera de XFECFrame. También, un receptor puede extraer un campo para indicar si realizar el desintercalado en el tiempo sobre los símbolos de preámbulo o no realizar el desintercalado en el tiempo sobre los símbolos de preámbulo, a partir de la L1 de los símbolos de preámbulo.

En un transmisor, un formador de tramas puede construir una trama. Los símbolos de datos de la trama comprenden un primer tipo de segmento de datos que tiene una XFECFrame y una cabecera de XFECFrame y un segundo tipo de segmento de datos que tiene la XFECFrame sin cabecera de XFECFrame. Además, un campo para indicar si realizar un intercalado en el tiempo sobre símbolos de preámbulo o no realizar un intercalado en el tiempo sobre símbolos de preámbulo se puede insertar en la L1 de los símbolos de preámbulo.

Por último, para el código acortado/perforado para el Módulo de inserción de cabecera de trama 401 del Formador de tramas mostrado en la Fig. 9, se puede determinar un tamaño mínimo de palabra de código que puede obtener ganancia de codificación y se puede transmitir en un primer bloque de LDPC. De esta manera, para el resto de bloques de LDPC los tamaños se pueden obtener a partir de ese tamaño de bloque de L1 transmitido.

La Fig. 52 está mostrando otro ejemplo de señalización de L1 previa que se puede transmitir desde el módulo de Inserción de Cabecera de ModCod 307-1 en el recorrido de la señalización de L1 del módulo de BICM mostrado en la Fig. 4. La Fig. 52 es diferente de la Fig. 48 porque se ha modificado el mecanismo de protección de parte de la Cabecera. Como se ve en la Fig. 52, la información del tamaño de bloque de L1 L1_size (14 bits) no se transmite en el bloque de L1, sino que se transmite en la Cabecera. En la Cabecera, también se puede transmitir la información de intercalado en el tiempo de 4 bits. Para un total de 18 bits de entrada, el código BCH (45, 18) que saca 45 bits se usa y copia para los dos recorridos y finalmente, se correlaciona QPSK. Para el recorrido Q, se puede realizar un cambio cíclico de 1 bit para ganancia de diversidad y se puede realizar una modulación de PRBS según una palabra de sincronización. Un total de 45 símbolos QPSK se pueden sacar de estas entradas del recorrido I/Q. En este punto, si la profundidad de intercalado en el tiempo se fija como un número de preámbulos que se requiere para transmitir el bloque de L1, la L1_span (3 bits) que indica la profundidad de intercalado en el tiempo puede no necesitar ser transmitida. En otras palabras, se puede transmitir solamente el marcador de encendido/apagado del intercalado en el tiempo (1 bit). En un lado receptor, comprobando solamente un número de preámbulos transmitidos, sin usar la L1_span, se puede obtener la profundidad de desintercalado en el tiempo.

La Fig. 53 está mostrando un ejemplo de programación de bloque de señalización de L1 que se transmite en el preámbulo. Si un tamaño de la información de L1 que se puede transmitir en un preámbulo es Nmax, cuando el tamaño de L1 es menor que Nmax, un preámbulo puede transmitir la información. No obstante, cuando el tamaño de L1 es mayor que Nmax, la información de L1 se puede dividir por igual de manera que el subbloque de L1 dividido sea menor que Nmax, entonces el subbloque de L1 dividido se puede transmitir en un preámbulo. En este punto, para una portadora que no se usa debido a que la información de L1 es menor que Nmax, no se transmiten datos.

En su lugar, como se muestra en la Fig. 55, la potencia de las portadoras donde se transmite el bloque de L1 se puede aumentar para mantener una potencia total de señal de preámbulo igual a la potencia de símbolo de datos. El factor de aumento de potencia se puede variar dependiendo del tamaño de L1 transmitido y un transmisor y un receptor pueden tener un valor establecido de este factor de aumento de potencia. Por ejemplo, si se usan solamente la mitad de las portadoras totales, el factor de aumento de potencia puede ser dos.

La Fig. 54 está mostrando un ejemplo de señalización de L1 previa donde se considera el aumento de potencia. Cuando se compara con la Fig. 52, se puede ver que la potencia del símbolo QPSK se puede aumentar y enviar al formador de preámbulos.

La Fig. 56 está mostrando otro ejemplo de Extractor de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig. 31. A partir del símbolo de preámbulo de entrada, la FECFRAME de señalización de L1 se puede sacar en el descorrelacionador de símbolos y se puede decodificar solamente parte de la cabecera.

Para el símbolo de cabecera de entrada, se puede realizar una descorrelación QPSK y se puede obtener un valor de la Relación de Verosimilitud Logarítmica (LLR). Para el recorrido Q, se puede realizar una demodulación de PRBS según la palabra de sincronización y se puede realizar un proceso inverso del cambio cíclico de 1 bit para la restauración.

Estos dos valores de recorrido I/Q alineados se pueden combinar y se puede obtener una ganancia de SNR. La salida de la decisión firme se puede introducir en el decodificador de BCH. El decodificador de BCH puede restaurar 18 bits de la L1 previa a partir de los 45 bits de entrada.

La Fig. 57 está mostrando un extractor de ModCod, homologo de un receptor. Cuando se compara con la Fig. 56, el control de potencia se puede realizar en los símbolos de entrada del descorrelacionador QPSK para restaurar desde el nivel de potencia aumentado por el transmisor a su valor original. En este punto, se puede realizar el control de potencia considerando un número de portadoras usadas para la señalización de L1 en un preámbulo y tomando un inverso del factor de aumento de potencia obtenido de un transmisor. El factor de aumento de potencia establece la potencia del preámbulo y la potencia del símbolo de datos idénticas una a otra.

La Fig. 58 está mostrando un ejemplo de sincronización de L1 previa que se puede realizar en el Extractor de ModCod r307-1 en el recorrido de la señalización de L1 del módulo de demodulación de BICM mostrado en la Fig.

31. Este es un proceso de sincronización para obtener una posición de inicio de la Cabecera en un preámbulo. Los símbolos de entrada pueden ser descorrelacionados QPSK entonces para el recorrido Q de salida, se puede realizar un inverso del cambio cíclico de 1 bit y se puede realizar una alineación. Los dos valores de los recorridos I/Q se pueden multiplicar y se pueden demodular los valores modulados por la señalización de L1 previa. De esta manera, la salida del multiplicador puede expresar solamente la PRBS que es una palabra de sincronización. Cuando la salida se correlaciona con una secuencia conocida PRBS, se puede obtener un pico de correlación en la Cabecera. De esta manera, se puede obtener una posición de inicio de la Cabecera en un preámbulo. Si es necesario, el control de potencia que se realiza para restaurar el nivel de potencia original, como se muestra en la Fig. 57, se puede realizar en la entrada del descorrelacionador QPSK.

La Fig. 59 está mostrando otro ejemplo de campo de cabecera de bloque de L1 que se envía al módulo de Inserción de Cabecera 307-1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 4. Esta Fig. 59 es diferente de la Fig. 52 porque la L1_span que representa la profundidad de intercalado en el tiempo se reduce a 2 bits y los bits reservados se aumentan en 1 bit. Un receptor puede obtener el parámetro de intercalado en el tiempo del bloque de L1 a partir de la L1_span transmitida.

La Fig. 60 está mostrando los procesos de dividir por igual un bloque de L1 en tantas partes como un número de preámbulos insertando entonces una cabecera en cada uno de los bloques de L1 divididos y asignando entonces los bloques de L1 de cabecera insertada en un preámbulo. Esto se puede realizar cuando se realiza un intercalado en el tiempo con un número de preámbulos donde el número de preámbulos es mayor que un número mínimo de preámbulos que se requiere para transmitir el bloque de L1. Esto se puede realizar en el bloque de L1 en el recorrido de la señalización de L1 del módulo de BICM como se muestra en la Fig. 37. El resto de las portadoras, después de la transmisión de los bloques de L1 pueden tener patrones de repetición cíclicos en lugar de ser rellenadas con ceros.

La Fig. 61 está mostrando un ejemplo del Descorrelacionador de Símbolos r306-1 del módulo de demodulación de BICM como se muestra en la Fig. 31. Para un caso donde se repiten los bloques de FEC de L1 como se muestra en la Fig. 60, cada punto de inicio de los bloques de FEC de L1 se puede alinear, combinar en un módulo r301f, y entonces descorrelacionar QAM en un descorrelacionador QAM r302f para obtener ganancia de diversidad y ganancia de SNR. En este punto, el combinador puede incluir procesos de alineación y añadir cada bloque de FEC de L1 y dividir el bloque de FEC de L1 añadido. Para un caso donde se repite solamente parte del último bloque de FEC como se muestra en la Fig. 60, solamente se puede dividir la parte repetida en tantos como un número de cabecera de bloque de FEC y la otra parte se puede dividir por un valor que es uno menos que un número de cabecera de bloque de FEC. En otras palabras, el número de división corresponde a un número de portadoras que se añade a cada portadora.

La Fig. 65 está mostrando otro ejemplo de programación de bloque de L1. La Fig. 65 es diferente de la Fig. 60 porque, en lugar de realizar el rellenado de ceros o la repetición cuando los bloques de L1 no llenan un símbolo OFDM, el símbolo OFDM se puede llenar con redundancia de paridad realizando menos perforación sobre el código acortado/perforado en el transmisor. En otras palabras, cuando el módulo de perforación de paridad 304c se realiza en la Fig. 5, se puede determinar la tasa de código efectiva según la relación de perforación, de esta manera, perforando cuantos menos bits tengan que ser rellenados con ceros, se puede disminuir la tasa de código efectiva y se puede obtener una mejor ganancia de codificación. El Módulo de desperforación de paridad r303a de un receptor como se muestra en la Fig. 32 puede realizar la desperforación considerando la redundancia de paridad menos perforada. En este punto, debido a que un receptor y un transmisor pueden tener información del tamaño de bloque de L1 total, se puede calcular la relación de perforación.

La Fig. 62 está mostrando otro ejemplo de campo de señalización de L1. La Fig. 62 es diferente de la Fig. 41 porque, para un caso donde el tipo de segmento de datos es CCM, se puede transmitir una dirección de inicio (21 bits) del PLP. Esto puede permitir a la FECFRAME de cada PLP formar una trama de transmisión, sin que la FECFRAME esté alineada con una posición de inicio de una trama de transmisión. De esta manera, se puede eliminar la sobrecarga de rellenado, que puede darse cuando una anchura de segmento de datos es estrecha. Un receptor, cuando un tipo de segmento de datos es CCM, puede obtener información de ModCod a partir del preámbulo en el recorrido de la señalización de L1 del módulo de demodulación de BICM como se muestra en la

Fig. 31, en lugar de obtenerla de la cabecera de FECFRAME. Además, incluso cuando ocurre un salto de canales en una ubicación aleatoria de la trama de transmisión, se puede realizar la sincronización de FECFRAME sin retardo debido a que la dirección de inicio del PLP ya se puede obtener a partir del preámbulo.

La Fig. 63 está mostrando otro ejemplo de campos de señalización de L1 que pueden reducir la sobrecarga de direccionamiento de PLP.

La Fig. 64 está mostrando el número de símbolos QAM que corresponde a una FECFRAME que depende de los tipos de modulación. En este punto, un máximo común divisor del símbolo QAM es 135, de esta manera, se puede reducir una sobrecarga de log2(135):7 bits. De esta manera, la Fig. 63 es diferente de la Fig. 62 porque se puede reducir un número de bits del campo de PLP_start de 21 bits a 14 bits. Este es un resultado de considerar 135 símbolos como un único grupo y direccionar el grupo. Un receptor puede obtener un índice de portadora OFDM donde el PLP comienza en una trama de transmisión después de obtener el valor del campo PLP_start y multiplicarlo por 135.

Las Fig. 66 y la Fig. 68 muestran ejemplos del intercalador de símbolos 308 que puede intercalar en el tiempo símbolos de datos que se envían desde el módulo de Inserción de Cabecera de ModCod 307 en el recorrido de los datos del módulo de BICM como se muestra en la Fig. 4.

La Fig. 66 es un ejemplo de Intercalador de bloques para el intercalado en el tiempo que puede operar sobre la base del segmento de datos. El valor de la fila significa un número de celdas de carga útil en cuatro de los símbolos OFDM dentro de un segmento de datos. El intercalado sobre la base de símbolos OFDM puede no ser posible debido a que el número de celdas puede cambiar entre celdas OFDM adyacentes. El valor de la columna K significa una profundidad de intercalado en el tiempo, que puede ser de 1, 2, 4, 8, o 16... La señalización de K para cada segmento de datos se puede realizar dentro de la señalización de L1. El intercalador en frecuencia 403 como se muestra en la Fig. 9 se puede realizar anterior al intercalador en el tiempo 308 como se muestra en la Fig. 4.

La Fig. 67 muestra un rendimiento de intercalado del intercalador en el tiempo como se muestra en la Fig. 66. Se supone que un valor de columna es de 2, un valor de la fila es de 8, una anchura de segmento de datos es de 12 celdas de datos, y que ningún piloto continuo está en el segmento de datos. La figura de la parte superior en la Fig. 67 es una estructura de símbolo OFDM cuando no se realiza un intercalado en el tiempo y la figura inferior es una estructura de símbolo OFDM cuando se realiza un intercalado en el tiempo. Las celdas negras representan un piloto disperso y las celdas que no son negras representan celdas de datos. El mismo tipo de celdas de datos representa un símbolo OFDM. En la Fig. 67, las celdas de datos que corresponden a un símbolo OFDM único se intercalan en dos símbolos. Se usa una memoria de intercalado que corresponde a ocho símbolos OFDM pero la profundidad de intercalado corresponde a solamente dos símbolos OFDM, de esta manera, no se obtiene una profundidad de intercalado completa.

La Fig. 68 se sugiere para alcanzar la profundidad de intercalado completa. En la Fig. 68, las celdas negras representan pilotos dispersos y las celdas que no son negras representan celdas de datos. El intercalador en el tiempo como se muestra en la Fig. 68 se puede implementar en forma de un intercalador de bloques y puede intercalar segmentos de datos. En la Fig. 68, un número de columna, K representa una anchura de segmento de datos, un número de la fila, N representa la profundidad de intercalado en el tiempo y el valor, K puede ser valores aleatorios es decir, K=1, 2, 3,.. El proceso de intercalado incluye escribir una celda de datos de una manera de trenzado de columna y leer en una dirección de las columnas, excluyendo las posiciones de pilotos. Es decir, se puede decir que el intercalado se realiza de una forma trenzada fila-columna.

Además, en un transmisor, las celdas que se leen de una manera trenzada de columna de la memoria de intercalado corresponden a un símbolo OFDM único y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras que se intercalan las celdas.

También, en un receptor, las celdas que se leen de una manera trenzada de columna de la memoria de desintercalado corresponden a un símbolo OFDM único y las posiciones de piloto de los símbolos OFDM se pueden mantener mientras que se desintercalan en el tiempo las celdas.

La Fig. 69 muestra el rendimiento del intercalado en el tiempo de la Fig. 68. Por comparación con la Fig. 66, se supone que un número de filas es 8, una anchura de segmento de datos es de 12 celdas de datos, y que no están pilotos continuos en el segmento de datos. En la Fig. 69, las celdas de datos que corresponden a un símbolo OFDM único se intercalan en ocho símbolos OFDM. Como se muestra en la Fig. 102, se usa una memoria de intercalado que corresponde a ocho símbolos OFDM y la profundidad de intercalado resultante corresponde a ocho símbolos OFDM, de esta manera, se obtiene una profundidad de intercalado completa.

El intercalador en el tiempo como se muestra en la Fig. 68 puede ser ventajoso porque se puede obtener una profundidad de intercalado completa usando una memoria idéntica; la profundidad de intercalado puede ser flexible, a diferencia de la Fig. 66; por consiguiente, la longitud de la trama de transmisión puede ser también flexible, es decir, las filas no necesitan ser múltiplos de cuatro. Adicionalmente, el intercalador en el tiempo usado para el segmento de datos, puede ser idéntico al método de intercalado usado para el preámbulo y también pueden tener elementos comunes con un sistema de transmisión digital que usa OFDM general. Específicamente, el intercalador

en el tiempo 308 como se muestra en la Fig. 4 se puede usar antes de que se use el intercalador en frecuencia 403 como se muestra en la Fig. 9. Con respecto a la complejidad del receptor, no se puede requerir ninguna memoria adicional distinta de la lógica de control de dirección adicional que puede requerir una complejidad muy pequeña.

La Fig. 70 muestra un desintercalador de símbolos correspondiente (r308) en un receptor. Se puede realizar el desintercalado después de recibir la salida del Extractor de Cabecera de Trama r401. En los procesos de desintercalado, comparado con la Fig. 66, se invierten los procesos de escritura y lectura de intercalado de bloques. Usando información de la posición del piloto, el desintercalador en el tiempo puede realizar el desintercalado virtual mediante la no escritura en o lectura desde una posición de piloto en la memoria del intercalador y mediante la escritura en o lectura desde una posición de celda de datos en la memoria del intercalador. La información desintercalada se puede sacar en el Extractor de ModCod r307.

La Fig. 71 muestra otro ejemplo de intercalado en el tiempo. Se puede realizar una escritura en dirección diagonal y lectura fila por fila. Como en la Fig. 68, el intercalado se realiza teniendo en cuenta las posiciones de piloto. La lectura y la escritura no se realizan para las posiciones de piloto pero se accede a la memoria de intercalado considerando solamente las posiciones de celda de datos.

La Fig. 72 muestra un resultado del intercalado usando el método mostrado en la Fig. 71. Cuando se compara con la Fig. 69, las celdas con los mismos patrones están dispersas no solamente en el dominio del tiempo, sino también en el dominio de la frecuencia. En otras palabras, la profundidad de intercalado completa se puede obtener tanto en los dominios del tiempo como de la frecuencia.

La Fig. 75 muestra un desintercalador de símbolos r308 de un receptor correspondiente. La salida del Extractor de Cabecera de Trama r401 se puede desintercalar. Cuando se compara con la Fig. 66, el desintercalado ha conmutado el orden de lectura y escritura. El desintercalador en el tiempo puede usar información de la posición del piloto para realizar el desintercalado virtual de forma que ninguna lectura o escritura se realiza en posiciones de piloto sino de manera que la lectura o escritura se pueda realizar solamente en las posiciones de celdas de datos. Los datos desintercalados se pueden sacar en el Extractor de ModCod r307.

La Fig. 73 muestra un ejemplo del método de direccionamiento de la Fig. 72. NT significa profundidad de intercalado en el tiempo y ND significa anchura de segmento de datos. Se supone que un valor de fila, N es de 8, una anchura de segmento de datos es de 12 celdas de datos, y no están pilotos continuos en el segmento de datos. La Fig. 73 representa un método de generación de direcciones para escribir datos en una memoria de intercalado en el tiempo, cuando un transmisor realiza un intercalado en el tiempo. El direccionamiento comienza a partir de una primera dirección con la Dirección de Fila (RA)=0 y la Dirección de Columna (CA)=0. En cada aparición del direccionamiento, se aumentan la RA y la CA. Para la RA, se puede realizar una operación de módulo con los símbolos OFDM usados en el intercalador en el tiempo. Para la CA, se puede realizar una operación de módulo con un número de portadoras que corresponde a una anchura de segmento de datos. La RA se puede aumentar en 1 cuando las portadoras que corresponden a un segmento de datos están escritas en una memoria. Se puede realizar una escritura en una memoria solamente cuando una ubicación de la dirección actual no es una ubicación de un piloto. Si la ubicación de la dirección actual es una ubicación de un piloto, se puede aumentar solamente el valor de la dirección.

En la Fig. 73, un número de columna, K representa la anchura del segmento de datos, un número de fila, N representa la profundidad del intercalado en el tiempo y el valor, K puede ser unos valores aleatorios es decir, K=1, 2, 3,… El proceso de intercalado puede incluir escribir las celdas de datos de una manera de trenzado de columna y la lectura en dirección de las columnas, excluyendo las posiciones de piloto. En otras palabras, la memoria de intercalado virtual puede incluir posiciones de piloto pero las posiciones de piloto se pueden excluir en el intercalado real.

La Fig. 76 muestra el desintercalado, un proceso inverso del intercalado en el tiempo como se muestra en la Fig. 71. La escritura fila por fila y la lectura en dirección diagonal pueden restaurar las celdas en las secuencias originales.

El método de direccionamiento usado en un transmisor se puede usar en un receptor. El receptor puede escribir los datos recibidos en una memoria del desintercalador en el tiempo fila por fila y puede leer los datos escritos usando los valores de dirección generados y la información de ubicación de piloto que se pueden generar de una manera similar con aquélla de un transmisor. Como una manera alternativa, los valores de dirección generados y la información del piloto que se usó para escribir se pueden usar para leer fila por fila.

Estos métodos se pueden aplicar en un preámbulo que transmite la L1. Debido a que cada símbolo OFDM que comprende un preámbulo puede tener pilotos en ubicaciones idénticas, se puede realizar o bien intercalando con referencia a los valores de dirección que tienen en cuenta las ubicaciones de pilotos o bien intercalando con referencia a los valores de dirección sin tener en cuenta las ubicaciones de pilotos. Para el caso de referirse a valores de dirección sin tener en cuenta las ubicaciones del piloto, el transmisor almacena datos en una memoria de intercalado en el tiempo cada vez. Para tal caso, el tamaño de memoria requerido para realizar preámbulos de intercalado/desintercalado en un receptor o un transmisor llega a ser idéntico a un número de celdas de carga útil existentes en los símbolos OFDM usados para el intercalado en el tiempo.

La Fig. 74 es otro ejemplo de intercalado en el tiempo de L1. En este ejemplo, el intercalado en el tiempo puede colocar portadoras a todos los símbolos OFDM mientras que las portadoras estarían todas situadas en un símbolo OFDM único si no se realizó el intercalado en el tiempo. Por ejemplo, para los datos situados en un primer símbolo OFDM, la primera portadora del primer símbolo OFDM se situará en su ubicación original. La segunda portadora del primer símbolo OFDM se situará en un segundo índice de portadora del segundo símbolo OFDM. En otras palabras, la portadora de datos de orden i que está situada en el símbolo OFDM de orden n se situará en un índice de portadora de orden i del símbolo OFDM de orden N mod (i + n), donde i = 0, 1, 2, ... número del portadora-1, n = 0, 1, 2,…, N-1, y N es un número de símbolos OFDM usado en el intercalado en el tiempo de L1. En este método de intercalado en el tiempo de L1, se puede decir que el intercalado de todos los símbolos OFDM se realiza de una manera trenzada como se muestra en la Fig. 74. Incluso aunque las posiciones de piloto no se ilustran en la Fig. 74, tal como se mencionó anteriormente, el intercalado se puede aplicar a todos los símbolos OFDM incluyendo los símbolos piloto. Es decir, se puede decir que el intercalado se puede realizar para todos los símbolos OFDM sin considerar las posiciones de piloto o con independencia de si los símbolos OFDM son símbolos piloto o no.

Si un tamaño de un bloque de LDPC usado en L1 es menor que un tamaño de un símbolo OFDM único, las portadoras restantes puede tener copias de partes del bloque de LDPC o se pueden rellenar con ceros. En este punto, se puede realizar un mismo intercalado en el tiempo como anteriormente. Del mismo modo, en la Fig. 74, un receptor puede realizar el desintercalado almacenando todos los bloques usados en el intercalado en el tiempo de L1 en una memoria y leyendo los bloques en el orden en el que se han intercalado, es decir, en el orden de los números escritos en los bloques mostrados en la Fig. 74.

Cuando se usa un intercalador de bloques como se muestra en la Fig. 73, se usan dos almacenadores temporales. Específicamente, mientras que un almacenador temporal está almacenando símbolos de entrada, previamente los símbolos de entrada se pueden leer desde el otro almacenador temporal. Una vez que estos procesos se realizan para un bloque de intercalado de símbolos, el desintercalado se puede realizar conmutando el orden de lectura y de escritura, para evitar un conflicto de acceso a la memoria. Este desintercalado de estilo "ping-pong" puede tener una lógica de generación de direcciones simple. No obstante, la complejidad de los componentes físicos se puede aumentar cuando se usan dos almacenadores temporales de intercalado de símbolos.

La Fig. 77 muestra un ejemplo de un desintercalador de símbolos r308 o r308-1 como se muestra en la Fig. 31. Esta realización propuesta de la invención puede usar solamente un único almacenador temporal para realizar el desintercalado. Una vez que se genera un valor de dirección por la lógica de generación de direcciones, el valor de dirección se puede sacar desde la memoria de almacenador temporal y la operación de colocación se puede realizar almacenando un símbolo que se introduce en la misma dirección. Mediante estos procesos, se puede evitar un conflicto de acceso a la memoria mientras que se lee y se escribe. Además, el desintercalado de símbolos se puede realizar usando solamente un único almacenador temporal. Se pueden definir parámetros para explicar esta regla de generación de direcciones. Como se muestra en la Fig. 73, un número de filas de una memoria de desintercalado se puede definir como la profundidad de intercalado en el tiempo, D y un número de columnas de la memoria de desintercalado se puede definir como la anchura del segmento de datos, W. Entonces el generador de direcciones puede generar las siguientes direcciones.

la muestra de orden i en el bloque de orden j, incluyendo el piloto

i = 0, 1, 2, ....., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j(1) = Ri,j*W + Cij;

O bien

Li,j(2) = Ci,j*D + Ri,j;

Las direcciones incluyen posiciones de piloto, de esta manera, los símbolos de entrada se supone que incluyen las posiciones de piloto. Si los símbolos de entrada que incluyen solamente símbolos de datos necesitan ser procesados, se puede requerir una lógica de control adicional que omita las direcciones correspondientes. En este punto, i representa un índice de símbolos de entrada, j representa un índice de bloque de intercalado de entrada, y N=D*W representa una longitud de bloque de intercalado. La operación Mod representa la operación de módulo que saca el resto después de la división. La operación Div representa la operación de división que saca el cociente

después de la división. Ri,j y Ci,j representan la dirección de la fila y la dirección de la columna de la entrada del símbolo de orden i del bloque de intercalado de orden j, respectivamente. Tw representa el valor de trenzado de la columna para las direcciones donde están situados los símbolos. En otras palabras, cada columna se puede considerar como un almacenador temporal donde se realiza un trenzado independiente según los valores de Tw. Li,j representa una dirección cuando el almacenador temporal único se implementa en una memoria secuencial de una dimensión, no en dos dimensiones. Li,j puede tener valores de 0 a (N-1). Son posibles dos métodos diferentes. Li,j

(1) se usa cuando la matriz de la memoria se conecta fila por fila y Li,j (2) se usa cuando la matriz de la memoria se conecta columna por columna.

La Fig. 78 muestra un ejemplo de direcciones de fila y columna para el desintercalado en el tiempo cuando D es 8 y W es 12. J empieza desde j = 0 y para cada valor de j, una primera fila puede representar la dirección de la fila y una segunda fila puede representar la dirección de la columna. La Fig. 78 muestra solamente las direcciones de los primeros 24 símbolos. Cada índice de columna puede ser idéntico al índice del símbolo de entrada i.

La Fig. 80 muestra un ejemplo de un transmisor OFDM que usa un segmento de datos. Como se muestra en la Fig. 80, el transmisor puede comprender un recorrido del PLP de datos, un recorrido de la señalización de L1, un formador de tramas, y una parte de modulación OFDM. El recorrido del PLP de datos se indica mediante bloques con líneas horizontales y líneas verticales. El recorrido de la señalización de L1 se indica mediante bloques con líneas inclinadas. Los módulos de procesamiento de entrada 701-0, 701-N, 701-K, y 701-M pueden comprender bloques y secuencias del módulo de interfaz de entrada 202-1, el sincronizador de flujo de entrada 203-1, el compensador de retardo 204-1, el módulo de eliminación de paquetes nulos 205-1, el codificador CRC 206-1, el módulo de inserción de cabecera en BB 207-1, y el aleatorizador en BB 209 realizado para cada PLP como se muestra en la Fig. 2. Los módulos de FEC 702-0, 702-N, 702-K, y 702-M pueden comprender bloques y secuencias del módulo de codificación externo 301 y del módulo de codificación interno 303 como se muestra en la Fig. 4. Un módulo de FEC 702-L1 usados en el recorrido de la L1 puede comprender bloques y secuencias del módulo de codificación externo 301-1 y un módulo de codificación interno acortado/perforado 303-1 como se muestra en la Fig.

4. El módulo de señal de L1 700-L1 puede generar información de L1 requerida para comprender una trama.

Los módulos de intercalado de bits 703-0, 703-N, 703-K, y 703-M pueden comprender bloques y secuencias del intercalador interno 304 y el demultiplexor de bits 305 como se muestra en la Fig. 37. El módulo de intercalado de bits 703-L1 usado en el recorrido de la L1 puede comprender bloques y secuencias del módulo de intercalado interno 304-1 y el demultiplexor de bits 305-1 como se muestra en la Fig. 4. Los módulos de correlacionador de símbolos 704-0, 704-N, 704-K, y 704-M pueden realizar funciones idénticas a las funciones del correlacionador de símbolos 306 mostrado en la Fig. 4. El módulo correlacionador de símbolos 704-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las funciones del correlacionador de símbolos 306-1 mostrado en la Fig. 4. Los módulos de cabecera de FEC 705-0, 705-N, 705-K, y 705-M pueden realizar funciones idénticas a las funciones del módulo de inserción de Cabecera de ModCod 307 mostrado en la Fig. 4. El módulo de cabecera de FEC 705-L1 para el recorrido de la L1 puede realizar funciones idénticas a las funciones del módulo de inserción de Cabeceras de ModCod 307-1 mostrado en la Fig. 4.

Los módulos de correlacionador de segmentos de datos 706-0 y 706-K pueden programar bloques de FEC a los segmentos de datos correspondientes y pueden transmitir los bloques de FEC programados, donde los bloques de FEC corresponden a los PLP que se asignan a cada segmento de datos. El correlacionador de preámbulos 707-L1 puede programar bloques de FEC de señalización de L1 a los preámbulos. Los bloques de FEC de señalización de L1 se transmiten en preámbulos. Los módulos de intercalador en el tiempo 708-0 y 708-K pueden realizar funciones idénticas a las funciones del intercalador de símbolos 308 mostrado en la Fig. 4 que pueden intercalar segmentos de datos. El intercalador en el tiempo 708-L1 usado en el recorrido de la L1 puede realizar funciones idénticas a las funciones del intercalador de símbolos 308-1 mostrado en la Fig. 4.

Alternativamente, el intercalador en el tiempo 708-L1 usado en el recorrido de la L1 puede realizar funciones idénticas al intercalador de símbolos 308-1 mostrado en la Fig. 3, pero solamente en los símbolos del preámbulo.

Los bloques intercaladores en frecuencia 709-0 y 709-K pueden realizar intercalado en frecuencia en los segmentos de datos. El intercalador en frecuencia 709-L1 usado en el recorrido de la L1 puede realizar el intercalado en frecuencia según el ancho de banda del preámbulo.

El módulo de generación de pilotos 710 puede generar pilotos que son adecuados para el piloto continuo (CP), el piloto disperso (SP), el borde del segmento de datos, y el preámbulo. Una trama se puede construir a partir de la programación del segmento de datos, el preámbulo, y el piloto en el módulo 711. El módulo de IFFT 712 y el módulo de inserción de GI 713 pueden realizar funciones idénticas a las funciones de los bloques del módulo IFFT 501 y el módulo de inserción de GI 503 mostrados en la Fig. 18, respectivamente. Por último, el DAC 714 puede convertir señales digitales en señales analógicas y las señales convertidas se pueden transmitir.

La Fig. 81 muestra un ejemplo de un receptor OFDM que usa un segmento de datos. En la Fig. 81, el sintonizador r700 puede realizar las funciones del sintonizador/AGC r603 y las funciones del convertidor descendente r602 mostrado en la Fig. 61. El ADC r701 puede convertir las señales analógicas recibidas en señales digitales. El sincronizador de tiempo/frecuencia r702 puede realizar funciones idénticas a las funciones del sincronizador de

tiempo/frecuencia r505 mostrado en la Fig. 62. El detector de tramas r703 puede realizar funciones idénticas a las funciones del detector de tramas r506 mostrado en la Fig. 62.

En este punto, después de que se realiza la sincronización de tiempo/frecuencia, la sincronización se puede mejorar usando un preámbulo en cada trama que se envía desde el detector de tramas r703 durante el proceso de seguimiento.

El eliminador de GI r704 y el módulo de FFT r705 pueden realizar funciones idénticas a las funciones del eliminador de GI r503 y el módulo de FFT r502 mostrados en la Fig. 62, respectivamente.

El estimador de canal r706 y Ecualizador de canal r707 pueden realizar una parte de la estimación de canal y una parte de la ecualización de canal del Est/Ec del canal r501 como se muestra en la Fig. 62. El analizador sintáctico de tramas r708 puede sacar un segmento de datos y el preámbulo donde se transmiten los servicios seleccionados por un usuario. Los bloques indicados por líneas inclinadas procesan un preámbulo. Los bloques indicados por líneas horizontales que pueden incluir un PLP común, procesan segmentos de datos. El desintercalador en frecuencia r709-L1 usado en el recorrido de la L1 puede realizar el desintercalado en frecuencia dentro del ancho de banda del preámbulo. El desintercalador en frecuencia r709 usado en el recorrido del segmento de datos puede realizar el desintercalado en frecuencia dentro del segmento de datos. El módulo de decodificación de cabecera de FEC r712-L1, el desintercalador en el tiempo r710-L1, y descorrelacionador de símbolos r713-L1 usados en el recorrido de la L1 pueden realizar funciones idénticas a las funciones del extractor de ModCod r307-1, el desintercalador de símbolos r308-1, y el descorrelacionador de símbolos r306-1 mostrados en la Fig. 31.

El desintercalador de bits r714-L1 puede comprender módulos y secuencias de demultiplexor de bits r305-1 y el desintercalador interior r304-1 como se muestra en la Fig. 31. El módulo de decodificación de FEC r715-L1 puede comprender módulos y secuencias del módulo de codificación interno acortado/perforado r303-1 y del módulo de decodificación externo r301-1 mostrados en la Fig. 31. En este punto, la salida del recorrido de la L1 puede ser información de señalización de L1 y se puede enviar a un controlador del sistema para restaurar los datos de PLP que se transmiten en los segmentos de datos.

El desintercalador en el tiempo r710 usado en el recorrido del segmento de datos puede realizar funciones idénticas a las funciones del desintercalador de símbolos r308 mostrado en la Fig. 31. El analizador sintáctico de segmentos de datos r711 puede sacar el PLP seleccionado por el usuario de los segmentos de datos y, si es necesario, el PLP común asociado con el PLP seleccionado por el usuario. Los módulos de decodificación de cabecera de FEC r712-C y r712-K pueden realizar funciones idénticas a las funciones del extractor de ModCod r307 mostrado en la Fig. 31. El descorrelacionador de símbolos r713-C y r713- K puede realizar funciones idénticas a las funciones del descorrelacionador de símbolos r306 mostrado en la Fig. 31.

El desintercalador de bits r714-C y r714-K puede comprender bloques y secuencias del demultiplexor de bits r305 y el desintercalador interno r304 como se muestra en la Fig. 31. El módulo de decodificación de FEC r715-C y r715-K pueden comprender bloques y secuencias del módulo de decodificación interno r303 y del módulo de decodificación externo r301 como se muestra en la Fig. 31. Por último, los procesadores de salida r716-C y r716-K pueden comprender bloques y secuencias del desaleatorizador en BB r209, del eliminador de cabeceras en BB r207-1, del decodificador de CRC r206-1, del módulo de inserción de paquetes nulos r205-1, del recuperador de retardos r2041, del módulo de recuperación del reloj de salida r203-1, y del módulo de interfaz de salida r202-1 que se realizan para cada PLP en la Fig. 2. Si se usa un PLP común, el PLP común y el PLP de datos asociado con el PLP común se pueden transmitir a un recombinador de TS y se puede transformar en un PLP seleccionado por el usuario.

Se debería señalar a partir de la Fig. 81, que en un receptor, los bloques en el recorrido de la L1 no están simétricamente secuenciados a un transmisor en contraposición al recorrido de los datos donde los bloques están situados simétricamente o en una secuencia inversa de un transmisor. En otras palabras, para el recorrido de los datos, se colocan el Desintercalador en frecuencia r709, el Desintercalador en el tiempo r710, el Analizador sintáctico de segmentos de datos r711, y el módulo de decodificación de cabecera de FEC r712-C y r712-K. No obstante, para el recorrido de la L1, se colocan el Desintercalador en frecuencia r709-L1, el módulo de decodificación de cabeceras de FEC r712-L1, y el desintercalador en el tiempo r710-L1.

La Fig. 79 muestra un ejemplo de intercalado de bloques general en un dominio de símbolos de datos donde no se usan pilotos. Como se ve a partir de la figura de la izquierda, la memoria de intercalado se puede llenar sin pilotos negros. Para formar una memoria rectangular, se pueden usar celdas de relleno si es necesario. En la figura de la izquierda, las celdas de relleno se indican como celdas con líneas inclinadas. En el ejemplo, debido a que un piloto continuo puede solaparse con un tipo de patrón de piloto disperso, se requieren un total de tres celdas de relleno durante cuatro de la duración de símbolos OFDM. Finalmente, en la figura del medio, se muestran los contenidos de la memoria intercalada.

Como en la figura de la izquierda de la Fig. 79, se puede realizar o bien una escritura fila por fila y realizar un trenzado de columnas; o bien una escritura de una manera trenzada desde el principio. La salida del intercalador puede comprender leer fila por fila desde la memoria. Los datos de salida que se han leído se pueden colocar como se muestra en la figura de la derecha cuando se considera una transmisión OFDM. En este momento, por

simplicidad, se puede ignorar el intercalado en frecuencia. Como se ve en la figura, la diversidad de frecuencia no es tan alta como aquélla de la Fig. 73, pero se mantiene en un nivel similar. Por encima de todo, puede ser ventajoso porque se pueda optimizar la memoria requerida para realizar el intercalado y el desintercalado. En el ejemplo, el tamaño de la memoria se puede reducir de W * D a (W-1) * D. A medida que la anchura del segmento de datos llega a ser más grande, el tamaño de la memoria se puede reducir más.

Para las entradas del desintercalador en el tiempo, un receptor debería restaurar los contenidos del almacenador temporal de la memoria en la forma de la figura del medio mientras que se consideran las celdas de rellenado. Básicamente, los símbolos OFDM se pueden leer símbolo por símbolo y se pueden guardar fila por fila. Entonces se puede realizar el destrenzado correspondiente al trenzado de columnas. La salida del desintercalador se puede sacar en forma de lectura fila por fila a partir de la memoria de la figura de la izquierda. De esta forma, cuando se compara con el método mostrado en la Fig. 73, se puede minimizar la sobrecarga del piloto, y por consiguiente se puede minimizar la memoria de intercalado/desintercalado.

La Fig. 82 muestra un ejemplo de un intercalador en el tiempo 708-L1 para el recorrido de la L1 de la Fig. 80. Como se muestra en la Fig. 82, el intercalado en el tiempo para el preámbulo donde se transmite la L1, puede incluir intercalar celdas de datos de L1, excluyendo los pilotos que normalmente se transmiten en el preámbulo. El método de intercalado puede incluir la escritura de los datos de entrada en una dirección diagonal (líneas continuas) y la lectura de los datos fila por fila (líneas de puntos), usando métodos idénticos a los que se muestran en referencia a la Fig. 73.

La Fig. 82 muestra un ejemplo de un desintercalador en el tiempo r712-L1 en el recorrido de la L1 como se muestra en la Fig. 81. Como se muestra en la Fig. 82, para un preámbulo donde se transmite la L1, se puede realizar el desintercalado de la celda de datos de L1, excluyendo los pilotos que se transmiten regularmente en el preámbulo. El método de desintercalado puede ser idéntico al método que se muestra en la Fig. 76 donde los datos de entrada se escriben fila por fila (líneas continuas) y se leen en una dirección diagonal (líneas de puntos). Los datos de entrada no incluyen ningún piloto, por consiguiente, los datos de salida tienen celdas de datos de L1 que no incluyen ningún piloto tampoco. Cuando un receptor usa un almacenador temporal único en un desintercalador en el tiempo para el preámbulo, se puede usar la estructura del generador de direcciones que tiene una memoria desintercaladora como se muestra en la Fig. 77.

El desintercalado r712-L1 se puede realizar usando las operaciones de dirección como sigue:

la muestra de orden i en el bloque de orden j, incluyendo el piloto

i = 0, 1, 2, ....., N-1;

N = D*W;

Ci,j = i mod W;

Tw = ((Ci,j mod D)*j) mod D;

Ri,j = ((i div W) + Tw) mod D;

Li,j(1) = Ri,j*W + Cij;

O bien

Li,j(2) = Ci,j*D + Ri,j;

En las operaciones anteriores, una longitud de una fila, W es una longitud de una fila de una memoria de intercalado como se muestra en la Fig. 82. La longitud de la columna, D es una profundidad de intercalado en el tiempo del preámbulo, que es un número de símbolos OFDM que se requieren para la transmisión de los preámbulos.

La Fig. 83 muestra un ejemplo de la formación de símbolos OFDM programando los pilotos y los preámbulos de entrada a partir del formador de tramas 711 como se muestra en la Fig. 80. Las celdas en blanco forman una cabecera de L1 que es una señal de salida de la cabecera de FEC 705-L1 en el recorrido de la L1, como se muestra en la Fig. 80. Las celdas grises representan pilotos continuos para el preámbulo que se generan por el módulo de generación de pilotos 710 como se muestra en la Fig. 80. Las celdas con patrones representan las celdas de señalización de L1 que son una señal de salida del correlacionador de preámbulos 707-L1 como se muestra en la Fig. 80. La figura de la izquierda representa los símbolos OFDM cuando el intercalado en el tiempo está apagado y la figura de la derecha representa los símbolos OFDM cuando el intercalado en el tiempo está encendido. La cabecera de L1 se puede excluir del intercalado en el tiempo porque la cabecera de L1 transmite una longitud del campo de señalización de L1 y una información del marcador de intercalado en el tiempo encendido/apagado. Ello

es debido a que la cabecera de L1 se añade antes del intercalado en el tiempo. Como se mencionó anteriormente, el intercalado en el tiempo se realiza excluyendo las celdas piloto. El resto de las celdas de datos de L1 se puede intercalar como se muestra en la Fig. 82, entonces se pueden asignar a subportadoras OFDM.

La Fig. 84 muestra un ejemplo de unos Intercaladores en el Tiempo 708-0 ~ 708-K que pueden intercalar símbolos de datos que se envían desde los Correlacionadores de Segmentos de Datos 706-0 ~ 706-K en el recorrido de los datos de un transmisor OFDM usando el segmento de datos mostrado en la Fig. 80. El intercalado en el tiempo se puede realizar para cada segmento de datos. Los símbolos intercalados en el tiempo se pueden sacar en los Intercaladores en Frecuencia 709-0 ~ 709-K.

La Fig. 84 también muestra un ejemplo de un intercalador en el tiempo simple que usa un almacenador temporal único. La Fig. 84a muestra una estructura de símbolos OFDM antes del Intercalado en el tiempo. Los bloques con los mismos patrones representan el mismo tipo de símbolos OFDM. Las Fig. 84b y 84c muestran una estructura de símbolos OFDM después del Intercalado en el tiempo. El método de Intercalado en el tiempo se puede dividir en Tipo 1 y Tipo 2. Cada tipo se puede realizar alternativamente para símbolos pares y símbolos impares. Un receptor puede realizar el desintercalado por consiguiente. Una de las razones de usar de forma alternativa el tipo 1 y el tipo 2 es reducir la memoria requerida en un receptor usando un almacenador temporal único durante el desintercalado en el tiempo.

La Fig. 84b muestra un intercalado en el tiempo que usa intercalado de tipo 1. Los símbolos de entrada se pueden escribir en dirección diagonal hacia abajo y se pueden leer en una dirección de las filas. La Fig. 84c muestra un intercalado en el tiempo que usa el intercalado de tipo 2. Los símbolos de entrada se pueden escribir en dirección diagonal hacia arriba y se pueden leer en una dirección de las filas. La diferencia entre el tipo 1 y tipo 2 es si una dirección de escritura del símbolo de entrada es hacia arriba o hacia abajo. Los dos métodos son diferentes en la manera de escribir los símbolos, no obstante los dos métodos son idénticos en términos de presentar una profundidad de intercalado en el tiempo completa y una diversidad de frecuencia completa. No obstante, usar estos métodos puede causar un problema durante la sincronización en un receptor debido al uso de dos esquemas de intercalado.

Puede haber dos posibles soluciones. La primera solución puede ser señalizar 1 bit de un tipo de intercalado de un primer bloque intercalador que llega primero después de cada preámbulo, a través de la señalización de L1 del preámbulo. Este método está realizando un intercalado correcto a través de la señalización. La segunda solución puede ser formar una trama que tenga una longitud de un número par de bloques de intercalado. Usando este método, un primer bloque intercalado de cada trama puede tener un tipo idéntico, de esta manera, se puede resolver el problema de la sincronización de bloques de intercalado. Por ejemplo, el problema de sincronización se puede resolver aplicando un intercalado de tipo 1 a un primer bloque de intercalado y aplicando de forma secuencial a los siguientes bloques de intercalado dentro de cada trama, luego finalizando un último bloque de intercalado de cada trama con un intercalado de tipo 2. Este método requiere que una trama esté compuesta de dos bloques de intercalado pero puede ser ventajoso porque no se requiere señalización adicional como en el primer método.

La Fig. 89 muestra una estructura de un Desintercalador en el tiempo r710 de un receptor mostrado en la Fig. 81. El Desintercalado en el tiempo se puede realizar en las salidas del Desintercalador en frecuencia r709. El Desintercalador en el tiempo de la Fig. 89 representa un esquema de desintercalado que es un proceso inverso de un intercalado en el tiempo mostrado en la Fig. 84. El desintercalado, comparado con la Fig. 84, tendrá una manera contraria en la lectura y la escritura. En otras palabras, el desintercalador de tipo 1 puede escribir los símbolos de entrada en una dirección de las filas y puede leer los símbolos escritos en una dirección diagonal hacia abajo. El desintercalador de tipo 2 puede escribir los símbolos de entrada en una dirección diagonal hacia abajo y puede leer los símbolos escritos en una dirección de las filas. Estos métodos pueden permitir la escritura de los símbolos recibidos donde se leen los símbolos previamente haciendo una dirección de escritura de símbolos del desintercalador de tipo 2 idéntica a una dirección de lectura de símbolos del desintercalador de tipo 1. De esta manera, un receptor puede realizar el desintercalado usando un almacenador temporal único. Además, se puede realizar una implementación simple debido a que los métodos de desintercalado de tipo 1 y tipo 2 se realizan o bien mediante escritura y lectura de símbolos en una dirección diagonal o bien en una dirección de las filas.

No obstante, el uso de estos métodos puede causar un problema en la sincronización en un receptor debido a que se usan dos esquemas de intercalado. Por ejemplo, el desintercalado de símbolos intercalados de tipo 1 de una manera de tipo 2 puede causar un deterioro en el rendimiento. Puede haber dos posibles soluciones. La primera solución puede ser determinar un tipo de un bloque de intercalado que llega después de un preámbulo, usando 1 bit de un tipo de intercalado de una parte de señalización de L1 transmitida. La segunda solución puede ser realizar el desintercalado usando un tipo según un primer bloque de intercalado dentro de una trama, si el número de bloques de intercalado dentro de una trama es un número par. El símbolo desintercalado se puede sacar a un Analizador Sintáctico de Segmento de Datos r711.

La Fig. 85 muestra una lógica de generación de direcciones que es idéntica a una lógica de generación de direcciones de un almacenador temporal único, cuando un intercalador de bloques usa dos almacenadores temporales de memoria como en la Fig. 73. La lógica de generación de direcciones puede realizar funciones idénticas que las funciones mostradas en la Fig. 73. Definiendo una profundidad de intercalado en el tiempo D como

un número de filas de una memoria de desintercalado y definiendo una anchura de segmento de datos W como un número de columnas, se pueden generar las direcciones mostradas en la Fig. 85 mediante un generador de direcciones. Las direcciones pueden incluir posiciones de piloto. Para intercalar en el tiempo los símbolos de entrada que incluyen solamente símbolos de datos, se puede requerir una lógica de control que pueda omitir las direcciones. Las direcciones usadas en los preámbulos de intercalado pueden no requerir posiciones de piloto y el intercalado se puede realizar usando bloques de L1. La i representa un índice de un símbolo de entrada, N = D*W representa una longitud de bloque intercalado. Ri y Ci representan una dirección de fila y una dirección de columna de un símbolo de entrada de orden i, respectivamente. Tw representa un valor de trenzado de columnas o parámetro de trenzado de una dirección donde se sitúa un símbolo. Li representa las direcciones cuando se implementa una memoria unidimensional que tiene un almacenador temporal único. Los valores de Li pueden ser de 0 a (N-1). En esta memoria unidimensional, son posibles al menos dos métodos. Li (1) está acoplando una matriz de memoria fila por fila y Li (2) está acoplando una matriz de memoria columna por columna. Un receptor puede usar la lógica de generación de direcciones en símbolos de lectura durante un desintercalado.

La Fig. 86 muestra otro ejemplo de un preámbulo. Para un caso cuando se usa un símbolo OFDM que tiene un tamaño de 4K-FFT en un ancho de banda de 7.61MHz y una sexta portadora dentro de un símbolo OFDM y las portadoras en ambos extremos se usan como pilotos, el número de portadoras que se puede usar en la señalización de L1 se puede suponer que sea de 2840. Cuando los múltiples canales están unidos, pueden existir múltiples anchos de banda de preámbulo. El número de portadoras puede cambiar dependiendo de un tipo de pilotos a ser usado, un tamaño de FFT, un número de canales unidos, y otros factores. Si un tamaño de una L1_XFEC_FRAME que incluye una L1_header (H) que se va a ser asignado a un símbolo OFDM único y el bloque de FEC de L1 (L1_FEC1) es menor que un símbolo OFDM único (5w-a-1), la L1_XFEC_ FRAME que incluye la L1_header se puede repetir para rellenar una parte restante del símbolo OFDM único (5w-a-2). Esto es similar a la estructura de preámbulo de la Fig. 60. Para que un receptor reciba un segmento de datos que está situado en un cierto ancho de banda de canales unidos, una ventana de sintonizador del receptor se puede situar en un cierto ancho de banda.

Si una ventana de sintonizador de un receptor está situada como 5w-a-3 de la Fig. 86, puede darse un resultado incorrecto durante la fusión de las L1_XFEC_FRAME repetidas. El caso 1 de la Fig. 86 puede ser tal ejemplo. Un receptor encuentra la L1_Header (H) para situar una posición de inicio de una L1_Header (H) dentro de una ventana del sintonizador, pero la L1_Header encontrada puede ser una cabecera de una L1_XFEC_FRAME incompleta (5wa-4). La información de señalización de L1 puede no ser obtenida correctamente si se obtiene una longitud de la L1_XFEC_FRAME en base a que una L1_Header y un resto de la parte (5w-a-5) se añade a una posición de inicio de esa L1_Header. Para evitar tal caso, un receptor puede necesitar operaciones adicionales para encontrar una cabecera de una L1_XFEC_FRAME completa. La Fig. 87 muestra tales operaciones. En el ejemplo, para encontrar una cabecera de una L1_XFEC_FRAME completa, si existe una L1_XFEC_FRAME incompleta en un preámbulo, un receptor puede usar al menos dos L1_Headers para encontrar una ubicación de inicio de la L1_Header para fusionar la L1_XFEC_FRAME. En primer lugar, un receptor puede encontrar la L1_Header a partir de un símbolo OFDM del preámbulo (5w-b-1). Entonces usando una longitud de una L1_XFEC_FRAME dentro de la L1_Header encontrada, el receptor puede comprobar si cada L1_XFEC_FRAME dentro de un símbolo OFDM actual es un bloque completo (5w-b-2). Si no es así, el receptor puede encontrar otra L1_Header a partir del símbolo de preámbulo actual (5w-b3). A partir de una distancia calculada entre una L1_Header recién encontrada y una L1_Header previa, se puede determinar (5w-b-4) si una cierta L1_XFEC_FRAME es un bloque completo. Entonces, una L1_Header de una L1_XFEC_FRAME completa se puede usar como punto de inicio para la fusión. Usando el punto de inicio, la L1_XFEC_FRAME se puede fusionar (5w-b-5). Usando estos procesos, el caso 2 o la fusión correcta mostrada en la Fig. 86 se puede esperar en un receptor. Estos procesos se pueden realizar en el Decodificador de Cabeceras de FEC r712-L1 en el recorrido de la señal de L1 de la Fig. 81.

La Fig. 88 es un ejemplo de una estructura de preámbulo que puede eliminar las operaciones adicionales antes mencionadas en un receptor. A diferencia de la estructura de preámbulo previa, cuando una parte restante de un símbolo OFDM se llena, solamente una L1_FEC1 de una L1_XFEC_FRAME, excluyendo una L1_Header (H) se puede llenar repetidamente (5w-c-2). En este sentido, cuando un receptor encuentra una posición de inicio de una L1_Header (H) para fusionar la L1_XFEC_FRAME, la L1_Header de solamente una L1_XFEC_FRAME completa se puede encontrar (5w-c-4), de esta manera, sin operaciones adicionales, una L1_XFEC_FRAME se puede fusionar usando la L1_Header encontrada. Por lo tanto, se pueden eliminar en un receptor los procesos tales como (5w-b-2), (5w-b-3), y (5w-b-4) mostrados en la Fig. 87. Estos procesos y los procesos homólogos de los procesos se pueden realizar en el Decodificador de Cabecera de FEC 712-L1 en el recorrido de la señal de L1 de un receptor de la Fig. 81 y en la Cabecera de FEC 705-L1 en el recorrido de la señal de L1 de un transmisor de la Fig. 80.

El desintercalador en el tiempo r712-L1 en el recorrido de la L1 de un receptor de la Fig. 81 puede desintercalar las celdas del bloque de L1 o las celdas con patrones, excluyendo otras celdas tales como la cabecera del preámbulo y las celdas piloto. Las celdas del bloque de L1 están representadas por celdas con patrones como se muestra en la Fig. 83. La Fig. 90 muestra otro ejemplo de un transmisor OFDM que usa segmentos de datos. Este transmisor puede tener una estructura idéntica y puede realizar una función idéntica a la del transmisor de la Fig. 80, excepto los bloques añadidos y modificados. El correlacionador de preámbulo 1007-L1 puede correlacionar los bloques de L1 y las cabeceras de bloques de L1 que son salidas de la cabecera de FEC 705-L1 en símbolos de preámbulo usados en una trama de transmisión. Específicamente, la cabecera del bloque de L1 se puede repetir para cada preámbulo y el bloque de L1 se puede dividir tanto como el número de preámbulos usados. El intercalador en el

tiempo 1008-L1 puede intercalar bloques de L1 que se dividen en preámbulos. En este punto, la cabecera del bloque de L1 puede estar o bien incluida en el intercalado o bien no incluida en el intercalado. Si la cabecera de bloque de L1 está incluida o no puede no cambiar una estructura de señal de una cabecera de bloque de L1 pero puede cambiar un orden de intercalado y transmisión de los bloques de L1. El repetidor de L1_XFEC 1015-L1 puede repetir los bloques de L1_XFEC intercalados en el tiempo dentro de un ancho de banda del preámbulo. En este punto, la cabecera de bloque de L1 se puede repetir o bien dentro de un preámbulo o bien no repetir dentro de un preámbulo.

La Fig. 91 muestra otro ejemplo de un receptor OFDM que usa segmentos de datos. Este receptor tiene una estructura idéntica y puede realizar una función idéntica a la del receptor de la Fig. 81, excepto los bloques añadidos y modificados. El módulo de decodificación de cabecera de FEC r1012-L1 puede sincronizar las cabeceras de L1 dentro de un preámbulo. Si se repiten las cabeceras de L1, las cabeceras de L1 se pueden combinar para obtener una ganancia de SNR. Entonces, el módulo de decodificación de cabecera de FEC r712-L1 de la Fig. 81 puede realizar una decodificación con FEC. El proceso de sincronización puede dar una ubicación de una cabecera correlacionando la palabra de sincronización de una cabecera y los preámbulos. Para desplazamientos de frecuencia de múltiplos de un entero, se puede determinar un intervalo de correlación a partir del direccionamiento circular.

El módulo de combinación de L1_XFEC r1017-L1 puede combinar bloques de L1_XFEC para obtener una ganancia de SRN, cuando los bloques de L1 divididos se reciben dentro de un preámbulo. El desintercalador en el tiempo r1010-L1 puede desintercalar en el tiempo los bloques de L1 dentro de un preámbulo. Dependiendo de si las cabeceras de bloque de L1 están intercaladas en el tiempo o no en un transmisor, las cabeceras de bloque de L1 se pueden desintercalar en un receptor por consiguiente. Un orden de desintercalado de los bloques de L1 se puede cambiar dependiendo de si las cabeceras de los bloques de L1 están intercaladas en el tiempo o no en un transmisor. Por ejemplo, cuando el intercalado en el tiempo está ENCENDIDO como en la Fig. 83, puede cambiar una ubicación de la celda número 33 que es una primera celda de bloque de L1 dentro de un primer preámbulo. En otras palabras, cuando las cabeceras de bloque de L1 no se incluyen en un intercalado, se recibirá una señal intercalada que tiene las ubicaciones de las celdas como se muestra en la Fig. 83. Si las cabeceras de bloque de L1 se incluyen en un intercalado, una ubicación de la celda número 33 necesita ser cambiada para desintercalar las celdas que se intercalan en diagonal, usando una primera celda de una primera cabecera de bloque de L1 dentro de un primer preámbulo como referencia. El fusionador de L1_FEC r1018-L1 puede fusionar bloques L1 que están divididos en muchos preámbulos en un único bloque de L1 para una decodificación con FEC.

Con 1 bit adicional, el campo PLP_type de los campos de señalización de L1 que se transmiten en un preámbulo pueden tener los siguientes valores.

PLP_type = 00 (PLP común)

PLP_type = 01 (PLP de datos normal)

PLP_type = 10 (PLP de datos demultiplexado)

PLP_type = 11 (reservado)

Un PLP de datos normal representa un PLP de datos cuando se transmite un único servicio en un segmento de datos único. Un PLP de datos demultiplexado representa un PLP de datos cuando se demultiplexa un único servicio en múltiples segmentos de datos. Cuando un usuario cambia de servicio, si la señalización de L1 y la señalización de L2 se almacenan en un receptor, se puede eliminar la espera de una información de señalización de L1 dentro de una trama siguiente. Por lo tanto, un receptor puede cambiar los servicios de manera eficiente y un usuario puede tener el beneficio de menos retardo durante un cambio de servicio. La Fig. 95 muestra las estructuras de señal de bloque de L1 que se transmiten en un preámbulo, para el flujo de intercalado en el tiempo y el flujo de desintercalado en el tiempo. Como se ve en la Fig. 95, el intercalado y el desintercalado se pueden realizar no en un ancho de banda entero del preámbulo, sino en un bloque de L1 dividido.

La Fig. 96 es un ejemplo de un campo de intercalado en el tiempo de L1 de los campos de señalización de L1, procesados por la cabecera de FEC 705-L1 en el recorrido de la L1 mostrado en la Fig. 90. Como se muestra en la Fig. 96, se pueden usar un bit o dos bits para el parámetro de intercalado en el tiempo. Si se usa un bit, el intercalado no se realiza cuando el valor del bit es 0 y el intercalado que tiene una profundidad de símbolos OFDM usada en los símbolos del preámbulo se puede realizar cuando el valor del bit es 1. Si se usan dos bits, el intercalado con profundidad de intercalado de 0 o no intercalado se realiza cuando el valor de los bit es 00 y el intercalado que tiene una profundidad de los símbolos OFDM usado en los símbolos del preámbulo se puede realizar cuando el valor de los bit es 01. El intercalado que tiene profundidad de cuatro símbolos OFDM se puede realizar cuando el valor de los bits es 10. El intercalado que tiene profundidad de ocho símbolos OFDM se puede realizar cuando el valor de los bits es 11.

Un receptor, específicamente, el decodificador de cabecera de FEC r1012-L1 en el recorrido de la L1 mostrado en la Fig. 91 puede extraer los parámetros de Intercalado en el Tiempo (TI) mostrados en la Fig. 96. Usando los parámetros, el Desintercalador en el tiempo r1010-L1 puede realizar el desintercalado según la profundidad de intercalado. Los parámetros que se transmiten en la cabecera de L1 son el tamaño de la información de L1 (15bits),

el parámetro de intercalado en el tiempo (máximo 2 bits), y la CRC (máximo 2 bits). Si se usa un código Reed-Muller RM (16, 32) para codificar el campo de señalización de cabecera de L1, debido a que los bits que se pueden transmitir son 16 bits, no existe un número suficiente de bits. La Fig. 97 muestra un ejemplo de un campo de señalización de L1 que se puede usar para tal caso.

La Fig. 97 muestra un procesamiento realizado en la cabecera de FEC 705-L1 en el recorrido de la L1 de la Fig. 90. En la Fig. 97a, L1 ( ) en la columna de los campos de señalización representa el tamaño de L1 y TI ( ) representa el tamaño para los parámetros de intercalado en el tiempo. Para el primer caso o cuando se transmiten el tamaño de L1 (15 bits) y de TI (1 bit), puede no ser necesario un rellenado adicional y se puede obtener un rendimiento de decodificación considerable de la cabecera de L1, no obstante, debido a que se transmite la información de si realizar o no un intercalado en el tiempo, para un bloque de L1 corto, no se puede obtener el efecto del intercalado.

Para el segundo caso o cuando el tamaño de L1 se reduce a 1/8 del tamaño original, llega a ser posible transmitir información con números de bits tales como L1 (12 bits), TI (2 bits) y CRC (2 bits). De esta manera, para el segundo caso, se pueden esperar el mejor rendimiento de decodificación de L1 y el efecto de intercalado en el tiempo. No obstante, el segundo caso requiere un proceso de rellenado adicional para hacer el tamaño de L1 un múltiplo de ocho si el tamaño L1 no es un múltiplo de ocho. La Fig. 97b representa un método de rellenado que se puede realizar en la señal de L1 700-L1 de la Fig. 90. Se muestra que el rellenado se sitúa después del bloque de L1 y se cubre con la codificación de CRC. Por consiguiente, en un receptor, el BCH/LDPC de decodificación de FEC r715-L1 en el recorrido de la L1 de la Fig. 91 puede realizar la decodificación de FEC, entonces si no hay error cuando se comprueba el campo de CRC, se puede realizar el análisis sintáctico de bits según el campo de señalización de L1, entonces se requiere un proceso que defina el resto de bits como relleno o CRC32 y que excluya el resto de bits de los parámetros.

Para el tercer caso o cuando el tamaño de L1 se expresa como un número de celdas correlacionadas QAM, no un número de bits, se puede reducir el número de bits. Para el cuarto caso, el tamaño de L1 se expresa no como un tamaño de un bloque de L1 entero, sino como un tamaño de L1 por cada símbolo OFDM. De esta manera, para que un receptor obtenga un tamaño de un bloque de L1 entero, se necesita que sea realizada la multiplicación del tamaño del bloque de L1 en un símbolo OFDM único por un número de símbolos OFDM usados en el preámbulo. En este caso, el tamaño de L1 real necesita excluir el relleno.

Para el quinto caso, expresando el bloque de L1 no como un número de bits sino como un número de celdas correlacionadas QAM, es posible más reducción en bits. Para los casos tercero hasta el quinto, se muestran los parámetros TI, CRC, y un número de bits de relleno necesarios. Para un caso donde se expresa el tamaño de bloque de L1 como un número de celdas, para que un receptor obtenga el tamaño de L1 en bits, el receptor necesita multiplicar un número de bits donde solamente se transmiten las celdas por un tamaño de L1 recibido. Además, necesita ser excluido un número de bits de relleno.

El último caso muestra un número total de bits aumentado a 32 bits usando dos bloques de código RM en la cabecera. Unos campos de CRC totales llegan a ser cuatro bits debido a que cada bloque de código RM necesita dos bits del campo de CRC. Un receptor o decodificador de cabecera de FEC r1012-L1 en el recorrido de la L1 de la Fig. 91, necesita obtener los parámetros necesarios realizando la decodificación de FEC en un total de dos bloques de FEC. Usando los parámetros obtenidos, un receptor, específicamente el desintercalador en el tiempo r1010-L1 en el recorrido de la L1 de la Fig. 91, puede determinar si realizar o no el desintercalado y puede obtener una profundidad de desintercalado, si se determina que el desintercalado sea realizado. Además, el BCH/LDPC de decodificación de FEC r715-L1 puede obtener la longitud del bloque de LDPC requerida para realizar la decodificación de FEC y los parámetros de acortado/perforación. Se pueden eliminar los campos de relleno innecesarios requeridos para enviar la señal de L1 a un controlador del sistema.

La Fig. 92 muestra un ejemplo de un Intercalado en el Tiempo (TI) del segmento de datos. El proceso de TI supone que todas las posiciones de piloto son conocidas. El TI puede sacar solamente las celdas de datos, excluyendo los pilotos. Conocer las posiciones de pilotos permite un número correcto de celdas de salida para cada símbolo OFDM. También, el TI se puede implementar por un almacenador temporal único en un receptor.

La Fig. 93 muestra un ejemplo de una implementación eficiente de un Desintercalador en el Tiempo en un receptor. La Fig. 93a muestra cuatro esquemas diferentes de desintercalado según una realización de la presente invención. La Fig. 93b muestra un almacenador temporal único que realiza el desintercalado. La Fig. 93c muestra un esquema ejemplar para dirigir los bloques de L1 en una matriz de 2D o una secuencia de 1D.

Como se muestra en la Fig. 93a-c, usando un algoritmo de almacenador temporal único puede ser más eficiente la implementación del desintercalador en el tiempo. El algoritmo se puede caracterizar por la lectura de las celdas de salida desde la primera memoria, y luego escribir las celdas de entrada donde se leen las celdas de salida. El direccionamiento diagonal se puede considerar como un direccionamiento circular en cada columna.

Más específicamente, con referencia a la Fig. 93a, estos cuatro métodos de escritura y lectura aplican secuencialmente a las tramas C2 que se reciben en un receptor. La primera trama recibida en un receptor se escribe en la memoria de desintercalado en la Fig. 93b en la forma para el bloque de orden 0 en la Fig. 93a y se lee en la

forma para el bloque 1º. La segunda trama recibida se escribe en la memoria del desintercalador en la Fig. 93b en la forma para el bloque 1º y se lee para el bloque 2º. La tercera trama recibida se escribe en la memoria del desintercalador en la Fig. 93b en la forma para el bloque 2º y se lee en la forma para el bloque 3º. La cuarta trama recibida se escribe en la memoria del desintercalador en la Fig. 93b en la forma para el bloque 3º y se lee en la forma para el bloque de orden 0, y así sucesivamente. Es decir, los métodos de escritura y lectura de la Fig. 93a se pueden aplicar secuencialmente y cíclicamente a las tramas C2 que se reciben secuencialmente.

El proceso de intercalado en el tiempo (TI) se puede realizar en los preámbulos como se muestra en la Fig. 94. Las posiciones de piloto se eliminan periódica y fácilmente y no es necesario el intercalado para la cabecera de bloque de L1. Ello es porque la cabecera del preámbulo transporta los parámetros de TI y tanto el intercalado como el no intercalado tienen los mismos resultados debido a la repetición. De esta manera, solamente se intercalan celdas de señalización de L1. Se puede aplicar el almacenador temporal único usado en el segmento de datos de TI.

La Fig. 95 muestra el Flujo de Intercalado/Desintercalado en el Tiempo del preámbulo. El intercalado se puede realizar dentro de un bloque de L1, en lugar del preámbulo entero. En un transmisor, como se muestra en la Fig.

95a, el bloque de L1 se puede codificar

entonces se puede realizar un intercalado dentro del bloque de L1 , y el bloque de L1 intercalado se puede repetir dentro de un preámbulo. En un receptor, como se muestra en la Fig.

95b, a partir de un preámbulo recibido , el bloque de L1 se puede combinar o sincronizar y se puede obtener un

único período de bloque de L1 , y se puede desintercalar

el bloque de L1 combinado.

La Fig. 96 muestra unos parámetros de profundidad de Intercalado en el tiempo en la señalización de cabecera de L1. Para la estructura de cabecera de L1, el RM (16, 32) tiene una capacidad de 16 bits. Un máximo de 2 bits de la CRC pueden mejorar el rendimiento de la BER del RM. Los campos de señalización requeridos de la cabecera de L1 son L1_info_size (15 bits) que puede requerir un máximo de 5 símbolos OFDM y TI_depth (2 bits o bit 1). No obstante, un total de 18 o 19 bits exceden la capacidad de la cabecera de L1.

La Fig. 97 muestra un ejemplo de una señalización de cabecera de L1 y una estructura y un método de rellenado.

La Fig. 98 muestra un ejemplo de una señalización de L1 transmitida en una cabecera de trama. La información de señalización de L1 se puede usar como parámetros de decodificación en un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener los parámetros de la señalización de L1 a partir de las señales del recorrido de L1 que se decodifican según un orden de cada campo y longitud de campo. Lo siguiente se explica el significado de cada campo y su uso. Se puede modificar un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo.

Num_chbon: Este campo indica un número de canales usados en una unión de canales. Usando este campo, un receptor puede obtener un ancho de banda total de los canales usados. El canal puede tener 6MHz, 7MHz, 8MHz, u otros valores de ancho de banda.

Num_dslice: Este campo indica un número de segmentos de datos existentes en un canal unido. Después de la decodificación de la señalización de L1, un receptor accede a un bucle donde está contenida la información de los segmentos de datos, para obtener información del segmento de datos. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Num_notch: Este campo indica un número de bandas de ranura existentes en un canal unido. Después de la decodificación de señalización de L1, un receptor accede a un bucle donde está contenida la información de la banda de ranura, para obtener información de la banda de ranura. Usando este campo, un receptor puede obtener un tamaño del bucle para la decodificación.

Para cada segmento de datos, dslice_id, dslice_start, dslice_width, dslice_ti_depth, dslice_type, dslice_pwr_allocation, y la información de PLP se pueden transmitir en un preámbulo de una cabecera de trama. El segmento de datos se puede considerar como un ancho de banda específico que contiene uno o más PLP. Los servicios se pueden transmitir en los PLP. Un receptor necesita acceder a un segmento de datos que contiene un PLP específico, para decodificar un servicio.

Dslice_id: Este campo se puede usar para la identificación del segmento de datos. Cada segmento de datos en un canal unido puede tener un valor único. Cuando un receptor accede a uno de los PLP para decodificar servicios, se puede usar este campo por el receptor para diferenciar un segmento de datos donde se sitúa el PLP, de otros segmentos de datos.

Dslice_start: Este campo indica una ubicación de inicio de un segmento de datos dentro de un canal unido. Usando este campo, un receptor puede obtener una frecuencia donde comienza el segmento de datos. Además, la sintonización para acceder a un segmento de datos se puede realizar usando este campo.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo se puede usar en el desintercalado en el tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador r700 de la Fig. 91. Información tal como dslice_start y dslice_width se puede usar como una señal de control del Sintonizador (r700).

Dslice_ti_depth: Este campo indica la profundidad del intercalador en el tiempo usado en segmentos de datos intercalados en el tiempo. Junto con dslice_width, un receptor puede obtener una anchura y una profundidad de un desintercalador en el tiempo y puede realizar el desintercalado en el tiempo. La Fig. 99 muestra un ejemplo de un dslice_ti_depth. En el ejemplo, se usan 1, 4, 8, o 16 de los símbolos OFDM en el intercalado en el tiempo. Esto se realiza en el desintercalador en tiempo r710 de la Fig. 91. Dslice_width y dslice_ti_depth se pueden usar como señal de control.

Dslice_type: Este campo indica un tipo de un segmento de datos. El segmento de datos de tipo 1 tiene un único PLP dentro de él y el PLP es una CCM (codificación y modulación constante) aplicada. El segmento de datos de tipo 2 representa todos los otros tipos de segmentos de datos. Usando este campo, un receptor puede realizar la decodificación según el PLP. Un PLP de tipo 1 no tiene cabecera de FECFRAME, de esta manera un receptor no busca la cabecera de FECFRAME. Para el tipo 2, un receptor busca la cabecera de FECFRAME del PLP para obtener información de MODCOD. La Fig. 100 muestra un ejemplo de dslice_type. Usando este campo, el analizador sintáctico del segmento de datos r711 de la Fig. 91 puede controlar el decodificador de cabecera de FEC r712-c, k.

Dslice_pwr_allocation: Este campo indica una potencia de un segmento de datos. Cada segmento de datos puede tener una potencia diferente de otros segmentos de datos. Ello es para la adaptación de enlace en el sistema por cable. Un receptor puede usar este campo para controlar la potencia del segmento de datos recibido. El sintonizador r700 de la Fig. 91 puede ajustar la ganancia de la señal usando este campo.

Num_plp: Este campo indica un número de PLP en un segmento de datos. Después de la decodificación de la señalización de L1, un receptor accede a un bucle que incluye información del PLP. Usando este campo un receptor puede obtener un tamaño del bucle y decodificar los PLP.

Para cada PLP, un plp_id, plp_type, reprocesamiento de PSI/SI, plp_payload_type, plp_modcod, y plp_start_addr se pueden transmitir en una cabecera de trama (preámbulo). Cada PLP puede transmitir uno o más flujos o paquetes tales como TS y GSE. Un receptor puede obtener servicios mediante la decodificación de los PLP donde se transmiten los servicios.

Plp_id: Este campo es un identificador de PLP y tiene un valor único para cada PLP en un canal unido. Usando este campo, un receptor puede acceder a un PLP donde existe un servicio a decodificar. Este campo puede servir a un propósito idéntico al plp_id transmitido en una cabecera de FECFRAME. El decodificador de Cabecera de FEC r712c, k de la Fig. 91 puede acceder a un PLP necesario usando este campo.

Plp_type: Este campo indica si un tipo de PLP es un PLP común o un PLP de datos. Usando este campo, un receptor puede encontrar un PLP común y puede obtener la información requerida para la decodificación de un paquete de TS a partir del PLP común. Además, el receptor puede decodificar un paquete de TS dentro de un PLP de datos. La Fig. 101 muestra un ejemplo de plp_type.

Reprocesamiento de PSI/SI: Este campo indica si una PSI/SI de una señal recibida se vuelve a procesar o no. Usando este campo, un receptor puede determinar si se refiere a la PSI/SI de un servicio específico de un servicio transmitido. Si un receptor no puede referirse a una PSI/SI de un servicio específico desde un servicio transmitido, la PSI/SI que puede ser referida mediante un servicio específico se puede transmitir a través de un PLP común, por ejemplo. Usando esta información, un receptor puede decodificar servicios.

Plp_payload_type: Este campo indica el tipo de datos de carga útil que transmite el PLP. Un receptor puede usar este campo antes de decodificar datos dentro de los PLP. Si un receptor no puede decodificar un tipo específico de datos, se puede impedir la decodificación de un PLP que contenga ese tipo específico de datos. La Fig. 102 muestra un ejemplo de plp_payload_type. Si un segmento de datos tiene un PLP único y se aplica una CCM al segmento de datos es decir, el segmento de datos de tipo 1, los campos tales como plp_modcod y plp_start_addr se pueden transmitir adicionalmente.

Plp_modcod: Este campo indica el tipo de modulación y la tasa de código de FEC usada en el PLP. Usando este campo, un receptor puede realizar una demodulación QAM y decodificación con FEC. La Fig. 103 muestra un ejemplo de plp_modcod. Esos valores mostrados en la figura se pueden usar en una modcod que se transmite en una cabecera de una FECFRAME. El Descorrelacionador de símbolos r713-c, k y el BCH/LDPC de Decodificación de FEC r715-c, k de la Fig. 91 pueden usar este campo para la decodificación.

Plp_start_addr: Este campo indica dónde aparece una primera FECFRAME de un PLP en una trama de transmisión. Usando este campo, un receptor puede obtener una ubicación de inicio de la FECFRAME y realizar la decodificación

de FEC. Usando este campo, el Analizador Sintáctico de Segmentos de datos r711 de la Fig. 91 puede sincronizar las FECFRAME para los PLP de tipo 1. Para cada banda de ranura, se puede transmitir información tal como notch_start y notch_width en una cabecera de trama (preámbulo).

Notch_start: Este campo indica una ubicación de inicio de una banda de ranura. Notch_width: Este campo indica una anchura de una banda de ranura. Usando notch_start y notch_width, un receptor puede obtener una ubicación y un tamaño de una banda de ranura dentro de un canal unido. Además, se puede obtener una ubicación de sintonización para una decodificación de servicios correcta y se puede comprobar la existencia de un servicio dentro de un cierto ancho de banda. El sintonizador r700 de la Fig. 91 puede realizar la sintonización usando esta información.

GI: Este campo indica la información del intervalo de guarda usada en un sistema. Un receptor puede obtener la información del intervalo de guarda usando este campo. El Sincronizador de Tiempo/Frecuencia r702 y el eliminador de GI r704 de la Fig. 91 pueden usar este campo. La Fig. 104 muestra un ejemplo.

Num_data_symbols: Este campo indica un número de símbolos OFDM de datos, excepto el preámbulo, usado en una trama. Se puede definir una longitud de trama de transmisión mediante este campo. Usando este campo, un receptor puede predecir una ubicación de un preámbulo siguiente, de esta manera, este campo se puede usar para decodificar la señalización de L1. El Analizador Sintáctico de tramas r708 de la Fig. 91 puede usar este campo y predecir los símbolos OFDM que son preámbulo y enviar una señal al recorrido de la decodificación del preámbulo.

Num_c2_frames: Este campo indica un número de tramas existentes en una supertrama. Usando este campo, un receptor puede obtener un límite de una supertrama y se puede predecir la información repetida por cada supertrama.

Frame_idx: Este campo es un índice de trama y se reinicia para cada supertrama. Usando este campo, un receptor puede obtener un número de trama actual y encontrar una ubicación de la trama actual dentro de una supertrama. Usando este campo, el Analizador sintáctico de tramas r708 de la Fig. 91 puede averiguar cuántas tramas están delante de una trama actual en una supertrama. Junto con num_c2_frames, se puede predecir el cambio que ocurre en una señalización de L1 y se puede controlar la decodificación de L1.

PAPR: Este campo indica si se usa o no una reserva de tono para reducir una PAPR. Usando este campo, un receptor puede procesar en consecuencia. La Fig. 105 muestra un ejemplo. Por ejemplo, si se usa una reserva de tono, un receptor puede excluir las portadoras usadas en una reserva de tono, de la decodificación. Específicamente, el Analizador sintáctico de segmentos de datos r711 de la Fig. 91 puede usar este campo para excluir portadoras de la decodificación.

Reserved: Este campo es los bits adicionales reservados para uso futuro.

La Fig. 106 muestra otro ejemplo de la señalización de L1 transmitida en una cabecera de trama. En la Fig. 106, la información añadida adicionalmente a la Fig. 98 puede hacer la decodificación del servicio mediante un receptor más eficiente. Los campos siguientes explican solamente la información adicional. Los otros campos son los mismos que en la Fig. 98.

Network_id: Este campo indica una red a donde pertenece la señal transmitida. Usando este campo, un receptor puede averiguar una red actual. Cuando un receptor sintoniza a otra red para encontrar un servicio en la red, el receptor se puede procesar más rápido porque el uso solamente la decodificación de L1 es suficiente para tomar la decisión de si la red sintonizada es una red deseada o no.

C2_system_id: Este campo identifica un sistema a donde pertenece una señal transmitida. Usando este campo, un receptor puede averiguar el sistema actual. Cuando un receptor sintoniza con otro sistema para encontrar un servicio en el sistema, el receptor puede procesar más rápido porque el uso solamente la decodificación de L1 es suficiente para tomar la decisión de si el sistema sintonizado es un sistema deseado o no.

C2_signal_start_frequency: Este campo indica una frecuencia de inicio de los canales unidos. C2_signal_stop_frequency: Este campo indica una frecuencia final de los canales unidos. Usando c2_signal_start_frequency y c2_signal_stop_frequency, los anchos de banda de RF de todos los segmentos de datos se pueden encontrar mediante la decodificación de L1 de cierto ancho de banda dentro de los canales unidos. Además, este campo se puede usar para obtener una cantidad de cambio de frecuencia requerida en la sincronización de las L1_XFEC_FRAME. El Combinador de L1 XFEC r1017-L1 de la Fig. 91 puede usar este campo. Además, cuando un receptor recibe segmentos de datos situados en ambos extremos de un canal unido, este campo se puede usar para sintonizar con una frecuencia adecuada. El sintonizador r700 de la Fig. 91 puede usar esta información.

Plp_type: Este campo indica si un PLP es un PLP común, un PLP de datos normal, o un PLP datos agrupados. Usando este campo, un receptor puede identificar un PLP común y puede obtener la información requerida para la decodificación del paquete de TS a partir del PLP común, luego puede decodificar un paquete de TS dentro de un PLP de datos agrupado. Aquí, el PLP común puede ser un PLP que contiene datos compartidos por múltiples PLP.

La Fig. 107 muestra un ejemplo de este campo. El PLP de datos normal es un PLP de datos que no tiene un PLP común. En este caso, un receptor no necesita encontrar un PLP común. El PLP común o el PLP agrupado pueden transmitir información tal como plp_group_id. Para los otros tipos de PLP, es posible una transmisión más eficiente porque no necesita ser transmitida información adicional.

Plp_group_id: Este campo indica un grupo a donde pertenece un PLP actual. El PLP de datos agrupado puede transmitir parámetros de TS común usando un PLP común. Usando este campo, si un PLP actualmente decodificado es un PLP agrupado, un receptor puede encontrar un PLP común necesario, obtener los parámetros requeridos para un paquete de TS de un PLP agrupado, y formar un paquete de TS completo.

Reserved_1/reserved_2/reserved_3: Estos campos son bits adicionales reservados para uso futuro para un bucle de segmento de datos, un bucle de PLP, y una trama de transmisión, respectivamente.

La Fig. 108 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 106, se puede transmitir información más optimizada, de esta manera, puede darse menos sobrecarga de señalización. Por consiguiente, un receptor puede decodificar servicios eficientemente. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener parámetros de señalización de L1 a partir de las señales del recorrido de la L1 que se decodifican según un orden de cada campo y la longitud de campo. Se puede modificar un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo. Las descripciones de los campos excepto dslice_width son idénticas a las descripciones de los campos antes mencionados. Una función de dslice_width de acuerdo con un ejemplo es como sigue.

Dslice_width: Este campo indica un ancho de banda de un segmento de datos. Usando este campo, un receptor puede obtener un tamaño de un segmento de datos. Especialmente, este campo se puede usar en el desintercalado en el tiempo para permitir la decodificación. Junto con el campo dslice_start, un receptor puede determinar qué frecuencia decodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador r700 de la Fig. 91. Se puede usar información tal como dslice_start y dslice_width como la señal de control del Sintonizador r700. En este punto, la anchura de un segmento de datos se puede extender hasta 64 MHz usando 12 bit para este campo de dslice_width. Usando este campo, un receptor puede determinar si un sintonizador disponible actualmente puede decodificar el segmento de datos actual. Si una anchura de un segmento de datos es mayor que un ancho de banda de un sintonizador legado de un receptor, para decodificar tal segmento de datos, un receptor puede usar o bien al menos dos sintonizadores legados o bien un sintonizador con un ancho de banda lo bastante grande. En el ejemplo, una granularidad de los valores usados en dslice_start, dslice_width, notch_start, y notch_width puede ser de 12 portadoras (celdas) OFDM. En otras palabras, un receptor puede encontrar una ubicación de una celda OFDM real multiplicando los valores transmitidos por 12. En el ejemplo, para una granularidad de Plp_start_addr, se puede usar una portadora (celda) OFDM. En otras palabras, un receptor puede averiguar cuántos símbolos OFDM y celdas OFDM están delante de una ubicación de inicio de un PLP dentro de un símbolo OFDM. Se pueden usar un dslice_start y dslice_width para este propósito. El Analizador sintáctico de segmentos de datos r711 de la Fig. 91 puede realizar tal proceso.

La Fig. 109 muestra un ejemplo de procesamiento en la cabecera de FEC 705-L1 en el recorrido de la L1 de la Fig.

90. Se pueden transmitir un total de 16 bits en la cabecera de FEC de un recorrido de la L1. Se pueden asignar catorce bits para el L1_info_size. Si el L1_info_size tiene un valor que es la mitad de la longitud de bloque de L1 transmitido realmente, un receptor puede multiplicar el L1_info_size recibido por dos y obtener la longitud real del bloque de L1 e iniciar la decodificación de L1. Esta longitud obtenida del bloque de L1 es una longitud que incluye el rellenado.

Para el bloque de L1 que se determina que no tenga errores hasta la comprobación CRC, un receptor puede considerar el resto de bits después de la decodificación de L1 como relleno. Los dos últimos bits, similares como en métodos previos, se pueden usar para indicar la profundidad de intercalado en el tiempo de los preámbulos. El correlacionador de preámbulo 1007-L1 de la Fig. 90 puede determinar los símbolos OFDM requeridos para transmitir los bloques de L1. Más tarde, el intercalador en el tiempo 1008-L1 de la Fig. 90 puede realizar el intercalado en el tiempo. Usando la información de profundidad de intercalado en el tiempo y el L1_info_size, un receptor puede averiguar qué tamaño del bloque de L1 se transmite en cuántos símbolos de OFDM. La combinación, fusión, y desintercalado en el tiempo de bloques de L1 se puede realizar en el combinador de L1 XFEC 12417-L1, el Fusionador L1_FEC 12418-L1, y el Desintercalador en el tiempo 12410-L1 de la Fig. 91, respectivamente.

En un receptor en la Fig. 91, se puede obtener una longitud de un bloque de L1 XFEC dentro de un símbolo OFDM dividiendo una longitud del bloque de L1 total por un número de símbolos OFDM usados en un preámbulo. El número de símbolos OFDM se puede obtener a partir de un valor definido en ti_depth. El combinador de L1 XFEC 12417-L1 de un receptor puede obtener el bloque de L1 XFEC. Entonces, el Desintercalado en el tiempo 12410-L1 se puede realizar usando la ti_depth. Finalmente, los bloques de L1 XFEC se pueden fusionar para obtener un bloque de L1_FEC. Después del Fusionador L1_FEC 12418-L1, el Desintercalado de bit r714-L1, y la decodificación de LDPC/BCH r715-L1, se puede obtener el bloque de L1. El L1_info_size se puede multiplicar por dos, el bloque de L1 se puede comprobar CRC, y se puede decodificar la L1. Se puede descartar el relleno innecesario.

La Fig. 110 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 108, se modifican los números de bits para algunos campos y se añaden algunos campos para mejorar la eficiencia de la decodificación del servicio por un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener los parámetros de señalización de L1 a partir de las señales del recorrido de la L1 que se decodifican según un orden de cada campo y la longitud del campo. Se puede modificar un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo. Excepto los campos modificados de la figura previa, las descripciones de los campos son idénticas a las descripciones antes mencionadas de los campos. RESERVED_1, RESERVED_2, RESERVED_3, y RESERVED_4 son campos reservados para uso futuro. En el ejemplo, PLP_START puede indicar información idéntica a la plp_start_addr antes mencionada.

L1_PART2_CHANGE_COUNTER indica un número de tramas desde la primera trama a una trama que tiene un cambio en cualquiera de la información de señalización de L1, excluyendo un cambio en el PLP_START, de las tramas previas. Es decir, este campo indica el número de tramas de la parte delantera donde cambiará la configuración. Usando este campo, un receptor puede omitir la decodificación de L1 para cada trama para obtener información de L1. En otras palabras, usando el valor de L1_PART2_CHANGE_COUNTER, un receptor puede determinar qué trama tiene un cambio en la información de L1 a partir de las tramas previas, de esta manera, no se realiza decodificación de L1 para las tramas antes de que aparezca una trama con un cambio en L1, entonces se puede realizar la decodificación de L1 para la trama que tiene un cambio en L1. De esta manera, se pueden omitir operaciones innecesarias. Usando este campo, un receptor puede evitar la operación de decodificación de L1 redundante. Este valor también se puede calcular por un receptor con la información de L1 ya decodificada.

Si L1_PART2_CHANGE_COUNTER es 0, significa que no ha habido un cambio en L1 durante al menos 256 (2^8, 8 es el número de bits usado para el L1_PART2_CHANGE_COUNTER) tramas. En este uno de los mejores casos, un receptor necesita decodificar la L1 solamente cada 51 segundos. Este proceso se puede realizar en el Analizador Sintáctico de Tramas r708 de la Fig. 91. El Analizador Sintáctico de Tramas puede determinar si el preámbulo actual tiene un cambio en la L1 y puede controlar los procesos posteriores en el recorrido de la señal de L1. Un receptor puede calcular el PLP_START para una trama específica a partir del PLP_START y PLP_MODCOD ya obtenidos, sin realizar una decodificación de L1 para obtener el PLP_START.

La Fig. 111 muestra ejemplos de campos mostrados en la Fig. 110. Los bloques de un receptor pueden realizar procesos según los valores indicados por los campos en los ejemplos.

La Fig. 112 muestra otro ejemplo de señalización de L1 transmitida en una cabecera de trama. Comparada con la Fig. 110, se modifican algunos campos y se añaden algunos campos para mejorar la eficiencia de la decodificación del servicio por un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener parámetros de señalización de L1 a partir de las señales de recorrido de la L1 que se decodifican según un orden de cada campo y la longitud del campo. Se puede modificar un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo. Excepto los campos modificados de la figura previa, las descripciones de los campos son idénticas a las descripciones de los campos antes mencionadas.

Las descripciones de DSLICE_START, DSLICE_WIDTH, NOTCH_START, y NOTCH_WIDTH son idénticas a las descripciones previas. No obstante, se puede minimizar la sobrecarga de señalización señalando los campos con un número mínimo de bits según un modo de GI. Por consiguiente, se puede decir que la señalización de DSLICE_START, DSLICE_WIDTH, NOTCH_START, y NOTCH_WIDTH se basa en el modo de GI. Se puede obtener información de L1 del recorrido de la señal de L1 de un receptor de la Fig. 91. Un controlador del sistema puede determinar un número de bits usado para cada campo según el valor de GI obtenido y puede leer los campos por consiguiente. El valor de GI necesita ser transmitido antes que otros valores.

En lugar de DSLICE_START y DSLICE_WIDTH, se pueden transmitir 12 bits de la posición de sintonización que indica una ubicación optimizada para obtener un segmento de datos y 11 bits de valor de desplazamiento de una posición de sintonización para indicar una anchura de un segmento de datos. Especialmente, usando 11 bits de valor de desplazamiento, se pueden señalar segmentos de datos que ocupan un máximo de 8 canales unidos y un receptor que puede recibir tales segmentos de datos puede operar adecuadamente. Un sintonizador r700 de un receptor de la Fig. 91 puede determinar el ancho de banda de RF usando una posición de sintonización y puede obtener una anchura de un segmento de datos usando un valor de desplazamiento, para servir a un mismo propósito que el DSLICE_WIDTH antes mencionado.

DSLICE_CONST_FLAG es un campo para indicar si una configuración de un segmento de datos específico se mantiene como una constante. Usando este campo obtenido a partir de una L1 de un cierto ancho de banda, un receptor puede determinar si un segmento de datos específico tiene una configuración constante, entonces el receptor puede recibir los PLP del segmento de datos específico sin decodificación de L1 adicional. Este tipo de proceso puede ser útil para recibir un segmento de datos que está situado en un ancho de banda donde no está disponible la decodificación de L1.

DSLICE_NOTCH_FLAG es un campo o un marcador para indicar las bandas de ranura en ambos bordes de un segmento de datos específico. Se puede usar el Bit Más Significativo (MSB) como un indicador para la banda de ranura colindante en un ancho de banda bajo y se puede usar el Bit Menos Significativo (LSB) como un indicador para la banda de ranura colindante en un ancho de banda alto. Usando el campo, cuando un receptor decodifica un segmento de datos específico, el receptor puede tener en cuenta una banda de ranura averiguando los cambios en las portadoras activas causados por pilotos continuos colindantes en ambos extremos de una banda de ranura. Esta información también se puede obtener a partir de la información de ranura transmitida en NOTCH_START y NOTCH_WIDTH. El Desintercalador en el Tiempo r710 de un receptor de la Fig. 91 puede usar la información para encontrar la ubicación de las portadoras activas y enviar datos solamente que corresponden a las portadoras activas, a un analizador sintáctico de segmento de datos.

Para el PLP_TYPE, se añade un bit adicional a la Fig. 110. La Fig. 113 muestra un ejemplo del PLP_TYPE de la Fig.

112. Se puede transmitir un valor que indica el PLP de datos agrupado. Un flujo de TS grande que tiene una tasa de datos alta se puede multiplexar en múltiples PLP. El PLP de datos agrupado se puede usar para indicar los PLP donde se transmiten los flujos multiplexados. Para un receptor legado que es incapaz de decodificar un PLP específico, este campo puede impedir al receptor acceder al PLP, de esta manera, se puede evitar un posible funcionamiento defectuoso.

Aún como un método alternativo, si el dslice_width antes mencionado se usa junto con el campo dslice_start y la información de ranura, un receptor puede determinar qué frecuencia decodificar a partir de las señales de RF recibidas. Este proceso se puede realizar en el Sintonizador (r700) de la Fig. 91. Se puede usar información tal como dslice_start, dslice_width, notch_start, y notch_width como señal de control del Sintonizador r700. De esta manera, puede llegar a ser posible obtener un segmento de datos y simultáneamente sintonizar con una banda de RF donde no existen problemas de decodificación de L1, evitando la ranura.

Con respecto a la señalización de L1 de la Fig. 112. La Fig. 114 muestra una relación entre la señalización de L1 y la señalización de L2 cuando un PLP es de tipo agrupado. Además, la Fig. 114 también muestra una acción que se puede tomar por un receptor para tal caso. La TS1 se puede correlacionar en el PLP37 a través de c2dsd de L2. Esta TS1 corresponde a un PLP normal de L1, de esta manera, se puede decodificar el PLP por un receptor normal (sintonizador único de 8MHz) y un receptor alta calidad (sintonizador múltiple o sintonizador de banda ancha (>8MHz)). Las TS2 y TS3 se correlacionan en el PLP39 y el PLP44 respectivamente, a través de c2dsd. Estos corresponden al PLP agrupado de L1, de esta manera, estos PLP se pueden decodificar por un receptor de alta calidad (sintonizador múltiple o sintonizador de banda ancha (>8MHz)) pero no por un receptor normal (sintonizador único de 8MHz). Por consiguiente, según la información de L1, un receptor puede comprobar si se recibe o no la TS correspondiente.

La Fig. 115 y la Fig. 116 son diagramas de flujo que describen las acciones de decodificación de L1 y decodificación de L2 para el tipo de PLP agrupado y el tipo de PLP normal en un receptor normal y un receptor de alta calidad, respectivamente. La Fig. 117 muestra un ejemplo de estructura y sintaxis del c2_delivery_system_descriptor para la señalización de L2 mientras que tiene en cuenta la Fig. 112. Este descriptor puede correlacionar el TS_id en el plp_id como se muestra en la Fig. 114. La información agrupada se puede procesar en L1, de esta manera, no necesita ser señalada en L2. Las variables mostradas en la Fig. 117 se describen como sigue.

Plp_id: Este campo de 8 bits únicamente identifica un PLP de datos dentro de un Sistema C2.

C2_system_id: Este campo de 16 bits únicamente identifica un sistema C2. La parte restante de este descriptor, inmediatamente siguiente al campo C2_system_id está presente solamente una vez por sistema C2, debido a que los parámetros son únicamente aplicables a todos los segmentos de datos transportados sobre un Sistema C2 particular. Una presencia o ausencia de esa parte se puede derivar del campo de longitud del descriptor. En ausencia de la parte restante, esta longitud es igual a 0x07, de otro modo se asigna un valor mayor.

C2_System_tuning_frequency: Este campo de 32 bits indica un valor de frecuencia. El intervalo de codificación puede ser desde mínimo 1 Hz (0x00000001) hasta un máximo de 4.294.967.295 Hz (0xFFFFFFFF). Este campo de datos puede dar una frecuencia de sintonización, donde se transmite un Preámbulo completo dentro de la ventana de señalización. Generalmente la C2_System_tuning_frequency es la frecuencia central de un C2_System, pero se puede desviar de la frecuencia central en caso de que existan ranuras en esta área.

Active_OFDM_symbol_duration: Este campo de 3 bits indica una duración del símbolo OFDM activo. Un ejemplo se muestra en la Fig. 118.

Guard_interval: Este campo de 3 bits indica un intervalo de guarda. Un ejemplo se muestra en la Fig. 119.

En los ejemplos previos de intercalado/desintercalado en el tiempo de L1, para los casos cuando TI_DEPTH es “10” u “11”, el Correlacionador de preámbulo 1007-L1 de la Fig. 90 puede dividir uniformemente el bloque de L1 original en cuatro u ocho subbloques. No obstante, si un tamaño del subbloque es menor que un mínimo tamaño requerido para realizar una codificación de FEC, la codificación de FEC no se puede realizar adecuadamente. Una solución posible puede ser establecer un umbral. Si un tamaño de un bloque de L1 es menor que un umbral establecido, el bloque de L1 se puede repetir durante cuatro u ocho veces para los casos cuando TI_DEPTH es “10” u “11”. Si un

tamaño de un bloque de L1 es mayor que un umbral establecido, el bloque de L1 se puede dividir uniformemente en cuatro u ocho subbloques. El umbral se puede establecer como cuatro u ocho veces un tamaño mínimo requerido para realizar una codificación de FEC.

Además, el ajuste de TI_DEPTH como “10” u “11” es para casos cuando el efecto de intercalado en el tiempo no se obtiene debido a un tamaño de bloque de L1 pequeño. De esta manera, se puede definir el umbral como un tamaño de bits de información que se puede transmitir por un símbolo de preámbulo único. Por ejemplo, si se supone una codificación de FEC de L1 idéntica con DVB-T2, el umbral será de 4.772 bits.

Para casos cuando TI_DEPTH es “10” u “11”, usando la información del tamaño de L1, la profundidad del TI, y un valor umbral compartido entre un transmisor y un receptor, los módulos del un receptor, desde el decodificador de cabecera de FEC r1012-L1 al L1_FEC_Merger r1018-L1 de la Fig. 91 pueden determinar un tamaño del subbloque de L1, combinando, y fusionando los subbloques de L1 que se transmiten en un símbolo OFDM de un preámbulo.

Si un tamaño de L1 es menor que un valor umbral, el L1_FEC_Merger r1018-L1 de la Fig. 91 no necesita fusionar los subbloques divididos debido a que el bloque de L1 original se transmite repetidamente según una TI_DEPTH en cuatro u ocho símbolos OFDM. No obstante, si un tamaño de L1 es mayor que un valor umbral, debido a que se usa un número de símbolos que es mayor que un número de símbolos OFDM requerido para transmitir el bloque de L1, el decodificador de cabecera de FEC r1012-L1 de la Fig. 91 puede obtener un tamaño de un subbloque usando TI_DEPTH. Entonces, el combinador de L1_FEC r1017-L1 puede combinar los bloques de FEC de L1 y el desintercalador en el tiempo r1010-L1 puede realizar el desintercalado. Finalmente, el fusionador de L1_FEC r1018-L1 puede fusionar los bloques de L1_FEC para restaurar el bloque de L1 original.

La Fig. 120 muestra otro ejemplo de señalización de L1 que se transmite en una cabecera de trama. Comparada con la Fig. 112, se modifican algunos campos y se añaden algunos campos para mejorar la eficiencia de la decodificación del servicio por un receptor. Especialmente, los módulos en el recorrido de la señal de L1 de la Fig. 91 pueden realizar la decodificación de la señalización de L1 y los módulos en el recorrido del PLP de la Fig. 91 pueden usar parámetros, de esta manera, se pueden decodificar los servicios. Un receptor puede obtener parámetros de señalización de L1 a partir de las señales del recorrido de la L1 que se decodifican según un orden de cada campo y la longitud del campo. Se puede modificar un nombre de cada campo, un número de bits para cada campo, o un ejemplo de cada campo. Excepto los campos modificados de la figura previa, las descripciones de los campos son idénticas a las descripciones de los campos antes mencionadas.

DSLICE_TUNE_POS indica una posición de sintonización para un receptor para obtener un segmento de datos. Dependiendo de un modo de GI, este valor se puede expresar en 12 u 11 bits. DSLICE_OFFSET_RIGHT y DSLICE_OFFSET_LEFT que indican un valor de desplazamiento desde una posición de sintonización o una anchura de un segmento de datos, se pueden expresar en 9 u 8 bits, dependiendo de un modo de GI. Si el desplazamiento puede tener un valor con signo, es decir, un valor positivo o negativo, se puede expresar también una posición y una anchura de un segmento de datos que tiene una banda estrecha. El sintonizador r700 de un receptor en la Fig. 91 puede determinar una banda de RF que usa una posición de sintonización, entonces usando este valor de desplazamiento con signo, se puede obtener la anchura del segmento de datos. De esta manera, este campo puede servir un mismo propósito que el DSLICE_WIDTH antes mencionado. Un receptor puede obtener la Anchura de bits usando un valor de GI.

DSLICE_NOTCH_FLAG es un marcador que indica que un cierto segmento de datos es adyacente a una banda de ranura. Puede servir un mismo propósito que los ejemplos antes mencionados pero aquí, solamente se usa 1 bit para este campo por cada segmento de datos. Usando esta información de 1 bit, un receptor puede realizar la misma función que los ejemplos anteriormente mencionados.

PLP_BUNDLED_FLAG indica que un PLP es un PLP de datos agrupado. Es decir, el PLP_BUNDLED_FLAG indica si un PLP es o no un agrupado con otro PLP dentro de un sistema de difusión. Este campo puede servir un mismo propósito que el PLP de datos agrupado antes mencionado de PLP_TYPE de la Fig. 112. El PLP_TYPE se muestra en la Fig. 110.

La Fig. 121 está mostrando otros dos ejemplos de intercalado en el tiempo que se puede usar en el recorrido de L1 de la Fig. 90. Como se ve en el Intercalado en el tiempo ENCENDIDO (1), el intercalado puede ser solamente un intercalado de bloques. Comparado con el método mostrado en la Fig. 83, el rendimiento de intercalado en frecuencia puede no ser tan bueno como el método mostrado en la Fig. 83. No obstante, para casos cuando TI_DEPTH es “10” u “11”, sin repetición o división de bloques de L1 según un umbral, los bloques de L1 se pueden esparcir en una dirección de tiempo con independencia del tamaño del bloque de L1 entonces se pueden repetir en un preámbulo si hay un espacio en el preámbulo, de esta manera, este método puede ser ventajoso porque se puede simplificar un control. El intercalado se puede realizar escribiendo los flujos de símbolo de entrada en una dirección de tiempo y leyendo los flujos de símbolo escritos en una dirección de frecuencia. El Desintercalador en el tiempo r1010-L1 en el recorrido de la L1 de un receptor de la Fig. 91 puede realizar el desintercalado escribiendo los flujos de símbolo de entrada en una dirección de frecuencia y leyendo los flujos de símbolo escritos en una dirección de tiempo.

Un segundo ejemplo o el Intercalado en el tiempo ENCENDIDO (2) de la Fig. 121 incluye un proceso adicional al Intercalado en el tiempo ENCENDIDO (1), que es un cambio circular en una dirección de la fila. Mediante este proceso, además de las ventajas del Intercalado en el tiempo ENCENDIDO (1), se puede obtener un efecto de esparcimiento en un dominio de frecuencia. El Desintercalador en el tiempo r1010-L1 en el recorrido de la L1 de un receptor de la Fig. 91 necesita realizar un nuevo cambio de manera circular en una dirección de las filas antes de realizar el proceso del Intercalado en el tiempo ENCENDIDO (1).

La Fig. 122 muestra una realización de un transmisor OFDM que usa un segmento de datos según la reivindicación

1. Difiere de la Fig. 90 en los bloques en el recorrido de la L1. La Fig. 124 y la Fig. 126 se proporcionan para una descripción detallada de los diferentes bloques. El módulo de señalización de L1 700-L1 puede realizar funciones idénticas a las funciones del mismo bloque en la Fig. 90. El codificador LDPC/BCH de FEC 1902-L1 puede realizar la codificación y división de L1 mostrada en la Fig. 124. Usando unos bits de información de L1 que se pueden transmitir por un símbolo de preámbulo OFDM único como referencia, si es necesario, se puede dividir la L1 y la L1 dividida se puede codificar con FEC. El intercalador de bits 703-L1 y el correlacionador de símbolos 704-L1 pueden realizar funciones idénticas a las funciones de los mismos bloques de la Fig. 80 o la Fig. 90. Es decir, el intercalador de bits 703-L1 intercala el bloque de señalización de L1 y el correlacionador de símbolos demultiplexa el bloque de señalización de L1 intercalado con bits en las palabras de celda y realiza la correlación de las palabras de celda a los valores de la constelación correspondientes al símbolo de información de señalización de Capa 1. En este caso, el correlacionador de símbolos puede ser un correlacionador QAM.

El Intercalador en el tiempo 1908-L1 puede intercalar en el tiempo símbolos de preámbulo con una profundidad de intercalado en el tiempo de L1 como se muestra en la Fig. 124. Dependiendo de la profundidad de intercalado en el tiempo, el intercalado en el tiempo se puede realizar como en la Fig. 126. Para un caso de no intercalado en el tiempo (L1_TI_MODE=”00”), no se realiza el intercalado en el tiempo. Para un caso de profundidad de intercalado en el tiempo que es un número mínimo de símbolos OFDM requerido para transmitir datos de L1 (L1_TI_MODE=”01”), se realiza el intercalado en el tiempo según un número de símbolos OFDM. Para un caso de profundidad de intercalado en el tiempo que es más que un número mínimo de símbolos OFDM requerido para transmitir datos de L1 (L1_TI_MODE=”10” y profundidad = 4 símbolos OFDM), un tamaño de un bloque de intercalado en el tiempo puede tener un número de tantas filas como un valor de una profundidad de intercalado en el tiempo y un número de tantas columnas como un cociente resultante de dividir un número de símbolos QAM requerido para transmitir datos de L1 por la profundidad de intercalado en el tiempo. Se puede realizar un intercalado en el tiempo en una memoria de matriz fila-columna que tiene un tamaño del bloque de intercalado de tiempo. El módulo de inserción de Cabecera de L1 1905-L1 puede insertar la cabecera de L1 al bloque de L1 que está intercalado en el tiempo para cada símbolo OFDM dentro de un preámbulo, como se muestra en la Fig. 124. El Correlacionador de Preámbulo 1907-L1 puede correlacionar la cabecera de L1 y el bloque de L1 en símbolos OFDM predeterminados en un preámbulo. Para cada símbolo OFDM, el módulo de repetición de L1 1915-L1 puede repetir la cabecera de L1 y el bloque de L1 para rellenar el ancho de banda del preámbulo. Finalmente, el intercalador en frecuencia 709-L1 puede realizar funciones idénticas a las funciones del mismo bloque de la Fig. 90.

La Fig. 123 muestra una realización de un receptor OFDM que usa un segmento de datos según la reivindicación 7. Difiere de la Fig. 91 en los bloques en el recorrido de la L1. La Fig. 125 y la Fig. 127 se proporcionan para la descripción detallada de los diferentes bloques. El Desintercalador en frecuencia r709-L1 puede realizar funciones idénticas a las funciones del mismo bloque en la Fig. 91. El combinador de L1 r1917-L1 puede sincronizar los bloques de L1 como se muestra en la Fig. 125. Además, la ganancia de SNR se puede obtener a partir de la combinación de la cabecera de L1 y el bloque de L1 repetido en un ancho de banda de preámbulo. El decodificador de cabecera de L1 r1912-L1 puede obtener una ganancia de SNR adicional combinando las cabeceras de L1 que se transmiten repetidamente en una dirección de tiempo, referenciando la profundidad de intercalado en el tiempo de L1. Además, se pueden obtener los parámetros de intercalado en el tiempo de L1 y el tamaño de datos de L1 a partir de la decodificación de FEC de la cabecera de L1. El Desintercalador en el tiempo r1910-L1 puede realizar los procesos mostrados en la Fig. 125 y la Fig. 127 que son procesos inversos de los procesos realizados en un transmisor como se muestra en la Fig. 124 y la Fig. 126.

El descorrelacionador de símbolos r713-L1 puede calcular la LLR de bits a partir de los símbolos de entrada y sacar la LLR de bits. Usando la longitud de datos de L1 y la profundidad de intercalado en el tiempo de L1 transmitidas en la cabecera de L1 y teniendo en cuenta un número de bloque de L1 que ha dividido los datos de L1 y un número de símbolos OFDM donde se difunden los bloques de L1, el fusionador de L1 r1918-L1 puede restaurar los bloques de L1 requeridos para realizar la decodificación de FEC. El descorrelacionador de bits r714-L1 y el BCH/LDPC de decodificación de FEC r715-L1 pueden realizar funciones idénticas a las funciones de los mismos bloques en la Fig.

91.

Usando los métodos y dispositivos sugeridos, entre otras ventajas es posible implementar un transmisor, receptor digital y una estructura de señalización de capa física eficientes.

Transmitiendo la información de ModCod en cada cabecera de trama en BB que es necesaria para la ACM/VCM y transmitiendo el resto de la señalización de la capa física en una cabecera de trama, se puede minimizar la sobrecarga de señalización.

Se puede implementar una QAM modificada para una transmisión energéticamente más eficiente o un sistema de difusión digital más robusto frente al ruido. El sistema puede incluir el transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

Se puede implementar una QAM No uniforme Mejorada para una transmisión energéticamente más eficiente o un

5 sistema de difusión digital más robusto frente al ruido. Se describe también un método de uso de la tasa de código del código de corrección de errores de la NU-QAM y MQAM. El sistema puede incluir el transmisor y receptor para cada ejemplo descrito y las combinaciones de los mismos.

El método de señalización de L1 sugerido puede reducir la sobrecarga en un 3~4% minimizando la sobrecarga de señalización durante la unión de canales.

10 Será evidente para aquellos expertos en la técnica que se pueden hacer diversas modificaciones y variaciones en la presente invención sin apartarse de la invención.

Claims

REIVINDICACIONES

1. Un transmisor para transmitir datos de difusión digital de vídeo a un receptor, el transmisor que comprende:

un primer codificador de FEC (702-L1) configurado para codificar con FEC datos de señalización de Capa 1, conocidos como datos de señalización de L1;

un primer intercalador de bits (703-L1) configurado para intercalar con bits los datos de señalización de L1 codificados con FEC;

un primer correlacionador de símbolos (704-L1) configurado para correlacionar los datos de señalización de L1 intercalados con bits a valores de constelación correspondientes a los datos de señalización de L1;

un primer intercalador en tiempo (1908-L1) configurado para intercalar en el tiempo los valores de constelación correlacionados correspondientes a los datos de señalización de L1 escribiendo en serie los valores de constelación correspondientes a los datos de señalización de L1 en una memoria en una dirección diagonal y leyendo en serie los valores de constelación escritos correspondientes a los datos de señalización de L1 desde la memoria en una dirección de las filas según una información del modo de Intercalado en el Tiempo de Capa 1, conocida como información del modo de TI de L1, que indica una profundidad de intercalado en el tiempo, en donde un número de filas de la memoria es igual a la profundidad de intercalado en el tiempo, en donde un número de columnas de la memoria es igual a un cociente que resulta de dividir un número de valores de constelación correspondientes a los datos de señalización de L1 por la profundidad de intercalado en el tiempo, y en donde la profundidad de intercalado en el tiempo es igual o mayor que un número mínimo de símbolos OFDM requeridos para transportar un bloque de Capa 1 que incluye los datos de señalización de L1;

un primer insertador de cabecera (1905-L1) configurado para insertar una cabecera de Capa 1 en los valores de constelación intercalados en el tiempo correspondientes a los datos de señalización de L1, en donde la cabecera de Capa 1 incluye la información del modo de TI de L1 y la información del L1_INFO_SIZE para indicar la mitad del tamaño de los datos de señalización de L1 y los datos de rellenado de bloques de Capa 1;

un correlacionador de preámbulo (1907-L1) configurado para correlacionar los valores de constelación correspondientes a los datos de señalización de L1 y la cabecera de Capa 1 en al menos un símbolo OFDM;

unos medios de repetición (1915-L1) configurados para repetir los valores de constelación correspondientes a los datos de señalización de L1 y la cabecera de Capa 1 correlacionada en el al menos un símbolo OFDM;

un primer intercalador de frecuencia (709-L1) configurado para intercalar en frecuencia los valores de constelación repetidos correspondientes a datos de señalización de L1 y la cabecera de L1;

un segundo codificador de FEC (702-0) configurado para codificar con FEC datos de Conducto de Capa Física, conocidos como datos de PLP, y sacar una Trama de corrección de errores sin canal de retorno, conocida como Trama de FEC, de los datos de PLP codificados con FEC;

un segundo intercalador de bits (703-0) configurado para intercalar con bits los datos de la Trama de FEC;

un segundo correlacionador de símbolos (704-0) configurado para correlacionar la Trama de FEC en valores de constelación correspondientes a datos de PLP para construir una Trama de corrección de errores sin canal de retorno compleja, conocida como XFECFrame;

un segundo insertador de cabecera (705-0) configurado para insertar una cabecera de Trama de FEC en la parte delantera de la XFECFrame;

un correlacionador de segmento de datos (706-0) configurado para construir al menos un segmento de datos en base a la XFECFrame y la cabecera de Trama de FEC;

un segundo intercalador en el tiempo (708-0) configurado para intercalar en el tiempo datos en el segmento de datos;

un segundo intercalador de frecuencia (709-0) configurado para intercalar en frecuencia los datos intercalados en el tiempo en el segmento de datos; y

un formador de tramas (711) configurado para construir una trama de señal que comprende símbolos de preámbulo basados en los datos de señalización de L1 intercalados en frecuencia y la cabecera de Capa 1 y símbolos de datos basados en los datos intercalados en frecuencia en el segmento de datos, en donde los símbolos de preámbulo se dividen en bloques de Capa 1 y cada bloque de Capa 1 tiene 3408 subportadoras.
2. El transmisor de la reivindicación 1, en donde el primer codificador de FEC comprende:

un codificador BCH configurado para codificar BCH los datos de señalización de L1;

un codificador LDPC configurado para codificar LDPC los datos de señalización de L1 codificados BCH para generar bits de paridad de LDPC; y

unos medios de perforación configurados para realizar perforación en los bits de paridad de LDPC generados.
3.

El transmisor de la reivindicación 1 o 2, en donde los datos de señalización de L1 incluyen información del ID del PLP que identifica un Conducto de Capa Física que incluye los datos del PLP.
4.

Un método para transmitir datos de difusión digital de vídeo en un transmisor, el método que comprende:

codificar con FEC los datos de señalización de Capa 1, conocidos como datos de señalización de L1;

intercalar con bits los datos de señalización de L1 codificados con FEC;

correlacionar los datos de señalización de L1 intercalados con bits a valores de constelación que corresponden a datos de señalización de L1;

intercalar en el tiempo los valores de constelación correlacionados correspondientes a los datos de señalización de L1 escribiendo en serie los valores de constelación correspondientes a los datos de señalización de L1 en una memoria en una dirección diagonal y leyendo en serie los valores de constelación escritos correspondientes a los datos de señalización de L1 desde la memoria en una dirección de las filas según una información del modo de Intercalado en el Tiempo de Capa 1, conocida como información del modo de TI de L1, que indica una profundidad de intercalado en el tiempo, en donde un número de filas de la memoria es igual a la profundidad de intercalado en el tiempo, en donde un número de columnas de la memoria es igual a un cociente que resulta de dividir un número de valores de constelación correspondientes a los datos de señalización de L1 por la profundidad de intercalado en el tiempo, y en donde la profundidad de intercalado en el tiempo es igual o mayor que un número mínimo de símbolos OFDM requeridos para transportar un bloque de Capa 1 que incluye los datos de señalización de L1;

insertar una cabecera de Capa 1 en los valores de constelación intercalados en el tiempo correspondientes a los datos de señalización de L1, en donde la cabecera de Capa 1 incluye la información del modo de TI de L1 y la información del L1_INFO_SIZE para indicar la mitad del tamaño de los datos de señalización de L1 y los datos de relleno de bloques de Capa 1;

correlacionar los valores de constelación correspondientes a los datos de señalización de L1 y la cabecera de Capa 1 en al menos un símbolo OFDM;

repetir los valores de constelación correspondientes a los datos de señalización de L1 y la cabecera de Capa 1 correlacionada en el al menos un símbolo OFDM;

intercalar en frecuencia los valores de constelación repetidos correspondientes a datos de señalización de L1 y la cabecera de L1;

codificar con FEC los datos de Conducto de Capa Física, conocidos como datos de PLP, y sacar una Trama de corrección de errores sin canal de retorno, conocida como Trama de FEC, de los datos de PLP codificados con FEC;

intercalar con bits los datos de la Trama de FEC;

correlacionar la Trama de FEC en los valores de constelación correspondientes a los datos de PLP para construir una Trama de corrección de errores sin canal de retorno compleja, conocida como XFECFrame;

insertar una cabecera de Trama de FEC en la parte delantera de la XFECFrame;

construir al menos un segmento de datos en base a la XFECFrame y la cabecera de Trama de FEC;

intercalar en el tiempo datos en el segmento de datos;

intercalar en frecuencia los datos intercalados en el tiempo en el segmento de datos; y

construir una trama de señal que comprende símbolos de preámbulo en base a los datos de señalización de L1 intercalados en frecuencia y la cabecera de Capa 1 y los símbolos de datos en base a los datos intercalados en frecuencia en el segmento de datos, en donde los símbolos de preámbulo se dividen en bloques de Capa 1 y cada bloque de Capa 1 tiene 3408 subportadoras.
5. El método de la reivindicación 4, en donde codificar con FEC los datos de señalización de L1 comprende:

codificar BCH los datos de señalización de L1;

codificar LDPC los datos de señalización de L1 codificados BCH para generar bits de paridad de LDPC; y

realizar una perforación en los bits de paridad de LDPC generados.
6.

El método de la reivindicación 4 o 5, en donde los datos de señalización de L1 incluyen información del ID del PLP que identifica un Conducto de Capa Física que incluye los datos de PLP.
7.

Un receptor para procesar datos de difusión digital de vídeo, el receptor que comprende:

un sintonizador (r700) configurado para recibir una señal de difusión que comprende una trama de señal, en donde la trama de señal comprende símbolos de preámbulo que incluyen valores de constelación correspondientes a datos de señalización de Capa 1, conocidos como datos de señalización de L1, y una cabecera de Capa 1 y símbolos de datos que incluyen al menos un segmento de datos que comprende datos de Conducto de Capa Física, en donde los símbolos de preámbulo se dividen en bloques de Capa 1 y cada bloque de Capa 1 tiene 3408 subportadoras, y en donde la cabecera de Capa 1 incluye información del modo de Intercalado en el Tiempo de Capa 1, conocida como información del modo de TI de L1, que indica una profundidad de intercalado en el tiempo y la información del L1_INFO_SIZE que indica la mitad del tamaño de los datos de señalización de L1 y los datos de rellenado de bloques de Capa 1;

un primer desintercalador en frecuencia (r709-L1) configurado para desintercalar en frecuencia los valores de constelación correspondientes a los datos de señalización de L1 y la cabecera de Capa 1 en la trama de señal;

un extractor (r1917-L1, r1912-L1) configurado para extraer los valores de constelación correspondientes a datos de señalización de L1 de los valores de constelación desintercalados en frecuencia correspondientes a los datos de señalización de L1 y la cabecera de Capa 1;

un primer desintercalador en tiempo (r1910-L1) configurado para desintercalar en el tiempo los valores de constelación extraídos correspondientes a los datos de señalización de L1 escribiendo en serie los valores de constelación extraídos correspondientes a los datos de señalización de L1 en una memoria en una dirección de las filas y leyendo los datos de señalización de L1 escritos desde la memoria en una dirección diagonal según la información del modo de TI de L1, en donde un número de filas de la memoria es igual a la profundidad de intercalado en el tiempo, en donde un número de columnas de la memoria es igual a un cociente resultante de dividir un número de valores de constelación correspondientes a los datos de señalización de L1 por la profundidad de intercalado en el tiempo, y en donde la profundidad de intercalado en el tiempo es igual o mayor que un número mínimo de símbolos OFDM requeridos para transportar un bloque de Capa 1 que incluye los datos de señalización de L1;

un primer descorrelacionador de símbolos (r713-L1) configurado para descorrelacionar los valores de constelación desintercalados en el tiempo correspondientes a los datos de señalización de L1 en datos de señalización de L1;

un desintercalador de bits (r714-L1) configurado para desintercalar con bits los datos de señalización de L1 descorrelacionados;

un primer decodificador FEC (r715-L1) configurado para decodificar con FEC los datos de señalización de L1 desintercalados con bits.

un segundo desintercalador de frecuencia (r709) configurado para desintercalar en frecuencia los datos del segmento de datos en la trama de señal;

un segundo desintercalador en el tiempo (r710) configurado para desintercalar en el tiempo los datos desintercalados en frecuencia del segmento de datos;

un analizador sintáctico de segmento de datos (r711) configurado para analizar sintácticamente una Trama de corrección de errores sin canal de retorno compleja y una cabecera de Trama de corrección de errores sin canal de retorno a partir del segmento de datos en el que los datos están desintercalados en el tiempo;

un decodificador de cabecera de FEC (r712-C) configurado para decodificar la cabecera de Trama de corrección de errores sin canal de retorno;

un segundo correlacionador de símbolos (r713-C) configurado para descorrelacionar la Trama de corrección de errores sin canal de retorno compleja en los datos de Conducto de Capa Física;

un segundo desintercalador de bits (r714-C) configurado para desintercalar con bits los datos de Conducto de Capa Física descorrelacionados; y

un segundo decodificador FEC (r715-K) configurado para decodificar con FEC los datos de Conducto de Capa Física desintercalados con bits.
8. El receptor de la reivindicación 7, en donde el primer decodificador FEC comprende:

unos medios de desperforación configurados para realizar una desperforación sobre los bits de paridad LDPC;

un decodificador LDPC configurado para decodificar LDPC los datos de señalización de L1 y los bits de paridad LDPC desperforados; y

un decodificador BCH configurado para decodificar BCH los datos de señalización de L1 decodificados LDPC y los bits de paridad LDPC.
9.

El receptor de la reivindicación 7 u 8, en donde los datos de señalización de L1 incluyen información del ID del PLP que identifica un Conducto de Capa Física que incluye los datos del Conducto de Capa Física.
10.

Un método para recibir datos de difusión digital de vídeo en un receptor, el método que comprende:

recibir una señal de difusión que comprende una trama de señal, en donde la trama de señal comprende símbolos de preámbulo que incluyen valores de constelación correspondientes a los datos de señalización de Capa 1, conocidos como datos de señalización de L1, y una cabecera de Capa 1 y símbolos de datos que incluyen al menos un segmento de datos que comprende datos de Conducto de Capa Física, en donde los símbolos de preámbulo se dividen en bloques de Capa 1 y cada bloque de Capa 1 tiene 3408 subportadoras, y en donde la cabecera de Capa 1 incluye información del modo de Intercalado en el Tiempo de Capa 1, conocida como información del modo de TI de L1, que indica una profundidad de intercalado en el tiempo y la información del L1_INFO_SIZE que indica la mitad del tamaño de los datos de señalización de L1 y los datos de rellenado de bloques de Capa 1;

desintercalar en frecuencia los valores de constelación correspondientes a los datos de señalización de L1 y la cabecera de Capa 1 en la trama de señal;

extraer los valores de constelación correspondientes a los datos de señalización de L1 de los valores de constelación desintercalados en frecuencia correspondientes a los datos de señalización de L1 y la cabecera de Capa 1;

desintercalar en el tiempo los valores de constelación extraídos correspondientes a los datos de señalización de L1 escribiendo en serie los valores de constelación extraídos correspondientes a los datos de señalización de L1 en una memoria en una dirección de las filas y leyendo los datos de señalización de L1 escritos desde la memoria en una dirección diagonal según la información del modo de TI de L1, en donde un número de filas de la memoria es igual a la profundidad de intercalado en el tiempo, en donde un número de columnas de la memoria es igual a un cociente resultante de dividir un número de valores de constelación correspondientes a los datos de señalización de L1 por la profundidad de intercalado en el tiempo, y en donde la profundidad de intercalado en el tiempo es igual o mayor que un número mínimo de símbolos OFDM requeridos para transportar un bloque de Capa 1 que incluye los datos de señalización de L1;

descorrelacionar los valores de constelación desintercalados en el tiempo correspondientes a los datos de señalización de L1 en datos de señalización de L1;

desintercalar con bits los datos de señalización de L1 descorrelacionados;

decodificar con FEC los datos de señalización de L1 desintercalados con bits;

desintercalar en frecuencia los datos del segmento de datos en la trama de señal;

desintercalar en el tiempo los datos desintercalados en frecuencia del segmento de datos;

analizar sintácticamente un Trama de corrección de errores sin canal de retorno compleja y una cabecera de Trama de corrección de errores sin canal de retorno a partir del segmento de datos en el que los datos están desintercalados en el tiempo;

decodificar la cabecera de Trama de corrección de errores sin canal de retorno;

descorrelacionar la Trama de corrección de errores sin canal de retorno compleja en los datos de Conducto de Capa Física;

desintercalar con bits los datos de Conducto de Capa Física descorrelacionados; y

decodificar con FEC los datos de Conducto de Capa Física desintercalados con bits.
11. El método de la reivindicación 10, en donde decodificar con FEC los datos de señalización de L1 comprende:

realizar una desperforación sobre los bits de paridad de LDPC;

decodificar LDPC los datos de señalización de L1 y los bits de paridad de LDPC desperforados; y

decodificar BCH los datos de señalización de L1 decodificados LDPC y los bits de paridad de LDPC.