ES2231794T3 - Aparato de contgrol y excitacion para una pantalla direccionada activa. - Google Patents

Abstract

UN SISTEMA DE PRESENTACION VISUAL (500) PROCESA UNA SEÑAL DE ENTRADA PARA GENERAR UNA IMAGEN. LA SEÑAL DE ENTRADA INCLUYE MARCOS SUCESIVOS DE DATOS QUE DEFINEN LINEAS QUE INCLUYEN VALORES DE IMAGEN Y QUE TIENEN UNA DIRECCION DE LINEA. UN DISPOSITIVO DE PRESENTACION VISUAL (100) PARA REPRESENTAR LAS IMAGENES TIENE UNOS SEGUNDOS ELECTRODOS (104) QUE ESTAN EN UNA DIRECCION QUE SE CORRESPONDE CON LA DIRECCION DE LAS LINEAS. UNA MEMORIA DE VIDEO (640) QUE ALMACENA UN MARCO DE DATOS INCLUYE UN BUFFER DE LINEA SIMPLE (602) Y UN BUFFER DE MARCO SIMPLE (608). UN CONTROLADOR (622) CONTROLA EL ALMACENAMIENTO DEL MARCO DE DATOS EN LA MEMORIA DE VIDEO (640) Y GENERA UNA FUNCION INDEPENDIENTE DE UNA IMAGEN PREDETERMINADA DURANTE UN SEGMENTO DE TIEMPO. UN MOTOR DE CALCULO (632) COMPUTA UNA SEÑAL DE SALIDA DEPENDIENTE DE LA IMAGEN DURANTE EL SEGMENTO DE TIEMPO QUE TIENE VALORES. CADA UNO DE LOS VALORES ES DETERMINADO A PARTIR DE LA FUNCION INDEPENDIENTE DE LA IMAGEN Y DE LOS VALORES DE LA IMAGEN DE UNA DELAS LINEAS ALMACENADAS EN LA MEMORIA DE VIDEO (640).

Description

Aparato de control y excitación para una pantalla direccionada activa.

Campo de la invención

Esta invención está relacionada en general con las pantallas electrónicas, y más específicamente con un método y aparato para el control de un sistema activo direccionado de visualización de respuesta al valor cuadrático medio (rms) o valor eficaz, para reducir los requisitos de memoria y el consumo de energía.

Antecedentes de la invención

La pantalla electrónica de respuesta al valor rms (valor eficaz) de multiplexado directo corresponde a la pantalla de cristal líquido (LCD) bien conocida. Véase la publicación de la patente europea EP0507061. En dichas pantallas, se coloca un material de cristal líquido nemático entre dos placas de cristal paralelas que tienen electrodos en cada superficie en contacto con el material de cristal líquido. Los electrodos están dispuestos típicamente en columnas verticales en una placa y en filas horizontales en la otra placa para controlar un elemento de imagen (píxel) cuando se solapan los electrodos de la columna y la fila. La pantalla con un alto contenido de información, por ejemplo la pantalla utilizada como monitor en un ordenador portátil, requiere un gran número de píxeles para reproducir patrones arbitrarios de información. Las pantallas LCD matriciales que tienen cuatrocientas ochenta filas y seiscientas cuarenta columnas que forman 307200 píxeles se utilizan ampliamente en los ordenadores en la actualidad, y se espera que aparezcan pronto las pantallas LCD matriciales con millones de píxeles.

En las denominadas pantallas de respuesta al valor rms o valor eficaz, el estado óptico de un píxel es substancialmente sensible al cuadrado del voltaje aplicado al píxel, es decir, la diferencia de los voltajes aplicados a los electrodos en los lados opuestos del píxel. Las pantallas LCD tienen una constante de tiempo inherente que caracteriza el tiempo necesario para que el estado óptico de un píxel retorne a un estado de equilibrio después de que haya sido modificado el estado óptico, mediante la carga del voltaje aplicado al píxel. Los recientes avances tecnológicos han fabricado pantallas LCD con constantes de tiempo que se aproximan al periodo de la trama utilizada en muchas pantallas de video (aproximadamente 16,7 milisegundos). Dicha constante de tiempo corta permite que la pantalla LCD responda rápidamente y siendo especialmente ventajosa para representar movimientos sin un arrastre apreciable de la imagen representada.

El método del direccionamiento activo se utiliza típicamente para optimizar la relación de contraste de una pantalla LCD que se esté utilizando para representar la información de video. En el método de direccionamiento activo utilizado típicamente, la información de video que comprende las tramas de los valores de imagen está organizada en una secuencia de filas de los valores de imagen, los cuales se transmiten al sistema de representación visual. Cada valor de imagen representa un valor (valores de la escala de grises en un sistema de blanco y negro de escala de grises) de un píxel de la imagen, el cual se tiene que representar en un píxel en la pantalla. El método de direccionamiento activo controla continuamente los electrodos de las filas con señales que comprenden un tren de impulsos periódicos que tienen un periodo común T correspondiente al periodo de la trama. Las señales de las filas son independientes de la imagen a representar y preferiblemente son ortogonales y normalizadas, es decir, ortonormales. El término ortogonal denota que si la amplitud de una señal aplicada a una de las filas se multiplica por la amplitud de una señal aplicada a otra de las filas, la integral de este producto a través del periodo de la trama es cero. El término de "normalizado" denota que todas las señales de las filas tienen el mismo voltaje rms o valor eficaz integrado a través del periodo T de la trama.

Un problema que existe con los resultados del direccionamiento activo procede del gran número de cálculos necesarios por segundo. Por ejemplo, una pantalla de escala de grises que tenga cuatrocientos ochenta filas y seiscientas cuarenta columnas, y una velocidad de tramas de 60 tramas por segundo, requiere diez mil millones de cálculos por segundo. Tísicamente, los sistemas de visualización actualmente disponibles que utilizan el direccionamiento activo tiene dos conjuntos de memoria de imagen de video, capaces cada uno de almacenar los valores de la imagen de cuatrocientos ochenta por seiscientos cuarenta píxeles, en el que cada valor de imagen tiene típicamente un valor de ocho bits. Uno de los conjuntos de memoria se utiliza para ensamblar una trama de valores de imagen sobre la base de fila por fila, mientras que el segundo conjunto de la memoria se utiliza como una fuente de valores de imagen en el cual las columnas de los valores de la imagen permanecen constantes durante un periodo de trama. Dicha constancia de la información de las columnas es importante para prevenir las oscilaciones parásitas y el arrastre de la imagen. Aunque es posible con la tecnología de la actualidad el ejecutar cálculos a la velocidad descrita, las arquitecturas propuestas hasta la fecha para los motores de cálculo utilizados para las pantallas direccionadas activamente no se han optimizado con el fin de minimizar los requisitos de la memoria. El tema de los requisitos de memoria es particularmente importante en las aplicaciones portátiles, en donde una memoria excesiva da lugar a un requisito de energía excesivo, a grandes componentes, y a un costo más alto de la memoria. El requisito de una energía de alimentación excesiva es particularmente importante en dichas aplicaciones portátiles, tal como en los ordenadores portátiles alimentados con baterías, en donde la dimensión y la vida útil de la batería son las principales consideraciones en el diseño.

Así pues, lo que se precisa es un método y aparato para controlar y excitar una pantalla direccionada activamente de una forma que se minimicen los requisitos de memoria y por tanto que minimice también el consumo de energía eléctrica y la dimensión del sistema de procesamiento de imágenes.

Sumario de la invención

En un primer aspecto de la presente invención, el sistema de visualización se proporciona de acuerdo con la reivindicación 1. El sistema de visualización incluye una pantalla direccionada en forma activa, una memoria de video, un controlador, un motor de cálculo, un primer elemento de excitación, y un segundo elemento de excitación.

La pantalla direccionada en forma activa es para visualizar la imagen, y tiene una pluralidad de primeros electrodos y una pluralidad de segundos electrodos, los cuales se cruzan entre sí en puntos de intersección que forman los píxeles. La pluralidad de los segundos electrodos se encuentran en una dirección correspondiente a la dirección de las líneas. La memoria de video comprende una memoria temporal de líneas y una memoria temporal de tramas. La memoria temporal de líneas está acoplada a la señal de entrada y es para acumular una línea almacenada que incluye una línea de la pluralidad de líneas transmitidas sucesivamente de los valores de la imagen. La memoria temporal de tramas está acoplada a la memoria temporal de líneas y es para almacenar una trama de datos, incluyendo una pluralidad de las líneas almacenadas. El controlador está acoplado a la memoria de video. El controlador transfiere la línea almacenada desde la mencionada memoria temporal de líneas en la mencionada memoria temporal de tramas después de que la línea almacenada esté almacenada completamente en la mencionada memoria temporal de líneas, y generando una función independiente de la imagen predeterminada que tiene al menos M valores durante un intervalo de tiempo. El motor de cálculos está acoplado al controlador y a la memoria de video. El motor de cálculos calcula una señal de salida dependiente de la imagen durante el intervalo de tiempo. La señal de salida dependiente de la imagen tiene N valores. Cada uno de los N valores está determinado a partir de la función independiente de la imagen predeterminada, y de un valor de los N conjuntos de valores de la imagen. El motor de cálculos lee cada uno de los N conjuntos de los valores de la imagen a partir de una línea de la pluralidad de líneas almacenadas en la mencionada memoria temporal de tramas. El primer elemento excitador está acoplado al controlador y a la pantalla direccionada en forma activa. Durante el intervalo de tiempo, el primer circuito excitador genera M primeros voltajes que están acoplados a los M primeros electrodos. Cada uno de los M primeros voltajes es proporcional al menos a uno de los M valores. El segundo elemento excitador está acoplado al motor de cálculos y a la pantalla direccionada en forma activa. Durante el intervalo de tiempo el segundo elemento excitador genera M segundos voltajes, los cuales están acoplados a los N segundos electrodos. Cada uno de los N segundos voltajes es proporcional a uno de los N valores.

En un segundo aspecto de la presente invención, el sistema de visualización procesa una señal de entrada para generar una imagen. La señal de entrada incluye las sucesivas tramas de datos que definen una pluralidad de columnas sucesivamente transmitidas de los valores de la imagen. El sistema de visualización incluye una pantalla direccionada en forma activa, una memoria de video, un controlador, un motor de cálculos, un elemento de excitación de filas, y un elemento de excitación de columnas.

La pantalla direccionada en forma activa es para visualizar la imagen y tiene una pluralidad de electrodos de filas y una pluralidad de electrodos de columnas, los cuales se cruzan entre sí en los puntos de intersección formando los píxeles. La memoria de video es para almacenar la trama de datos e incluye una memoria temporal de columnas y una memoria temporal de tramas. La memoria de columnas está acoplada a la señal de entrada y es para acumular una columna almacenada la cual incluye una de la pluralidad de columnas transmitidas sucesivamente de los valores de imagen. La memoria temporal de tramas está acoplada a la memoria temporal de columnas y es para almacenar una trama de datos que comprende una pluralidad de columnas almacenadas. El controlador está acoplado a la memoria de video. El controlador transfiere la columna almacenada de la memoria temporal de columnas a la memoria temporal de tramas, mientras que los valores de la imagen de una columna almacenada correspondiente no se leen a partir de la mencionada memoria temporal de tramas y después de que la columna almacenada se almacene completamente en la mencionada memoria de columnas. El controlador genera una función independiente de la imagen predeterminada que tiene al menos M valores durante un intervalo de tiempo. El motor de cálculo está acoplado al controlador y a la memoria de video. El motor de cálculo calcula una señal de salida dependiente de la imagen durante el intervalo de tiempo. La señal de salida dependiente de la imagen tiene N valores. Cada uno de los N valores está determinado a partir de la función independiente de la imagen predeterminada, y uno de los N conjuntos de los valores de la imagen, y en donde el motor de cálculo mencionado lee cada uno de los N conjuntos de los valores de la imagen a partir de una columna distinta de la pluralidad de columnas almacenadas en la memoria de tramas. El elemento excitador de la fila está acoplado al controlador y a la pantalla direccionada en forma activa. El circuito excitador de filas genera M voltajes de filas, los cuales están acoplados a los M electrodos de las filas. Cada uno de los M voltajes de las filas es proporcional a uno de los M valores durante el intervalo de tiempo. El elemento de excitación de la columna está acoplado al motor de cálculo y a la pantalla direccionada en forma activa. El elemento de excitación de la columna genera N voltajes de columna, los cuales están acoplados a los N electrodos de la columna. Cada uno de los N voltajes de la columna es proporcional a uno de los N valores durante el intervalo de tiempo.

En un tercer aspecto de la presente invención, se proporciona un método de acuerdo con la reivindicación 9. El método incluye las etapas de acumular, transferir, generar, leer, calcular, repetir, generar los primeros voltajes, y generar los segundos voltajes.

En la etapa de acumular, una línea almacenada que comprende una de la pluralidad de líneas transmitidas sucesivamente de valores de la imagen es acumulada en una memoria de líneas. En la etapa de generación, se genera una función independiente de la imagen predeterminada que tiene M valores durante un intervalo de tiempo. En la etapa de lectura, se lee una pluralidad de valores de la imagen a partir de una de la pluralidad de líneas almacenadas en la memoria de tramas. En la etapa de cálculo, uno de los N valores de la señal de salida dependiente de la imagen es calculada durante el intervalo de tiempo. Cada uno de los N valores está determinado a partir de la función independiente de la imagen predeterminada, y de la pluralidad de valores de imagen leídos en la etapa de lectura. En la etapa de repetición, las etapas de lectura y calculo se repiten N veces durante el intervalo de tiempo, utilizando una línea diferente de la pluralidad de líneas almacenadas para cada repetición. En la etapa de generación de primeros voltajes, los M primeros voltajes se generan durante el intervalo de tiempo que están acoplados a los M primeros electrodos de la pantalla direccionada en forma activa. Cada uno de los M primeros voltajes es proporcional a uno al menos de los M valores de la función independiente de la imagen predeterminada. En la etapa de generación de los segundos voltajes, se general N segundos voltajes durante el intervalo de tiempo en que están acoplados a los N segundos electrodos de la pantalla direccionada en forma activa que tengan una dirección correspondiente a la dirección de las líneas. Cada uno de los N segundos voltajes es proporcional a uno de los N valores.

En un cuarto aspecto de la presente invención, el dispositivo electrónico incluye un microcomputador, un armazón, y un sistema de visualización. El microcomputador es para transmitir una señal de entrada que incluye las sucesivas tramas de datos, definiendo cada trama una pluralidad de líneas transmitidas sucesivamente de los valores de la imagen. La pluralidad de líneas transmitidas sucesivamente tiene una dirección de la línea. El armazón está acoplado al microcomputador para soportar y proteger al sistema del microcomputador y pantalla. El sistema de pantalla está acoplado al microcomputador y procesa la señal de entrada para generar una imagen. El sistema de visualización incluye una pantalla direccionada en forma activa, una memoria de video, un controlador, un motor de cálculo, un primer elemento de excitación, y un segundo elemento de excitación.

La pantalla direccionada en forma activa es para visualizar una imagen y tiene una pluralidad de primeros electrodos y una pluralidad de segundos electrodos que se cruzan entre sí en los puntos de intersección que forman los píxeles. La pluralidad de segundos electrodos se encuentra en una dirección correspondiente a la dirección de la línea. La memoria de video comprende una memoria temporal de líneas y una memoria temporal de tramas. La memoria temporal de líneas está acoplada a la señal de entrada y es para acumular una línea almacenada que incluye una de la pluralidad de líneas transmitidas sucesivamente de los valores de la imagen. La memoria temporal de líneas está acoplada a la memoria temporal de líneas y es para almacenar una trama de datos que incluye una pluralidad de líneas almacenadas. El controlador está acoplado a la memoria de video. El controlador transfiere la línea almacenada en la mencionada memoria de líneas en la memoria temporal de tramas después de que la línea almacenada esté completamente almacenada en la mencionada memoria temporal y que genere una función independiente de la imagen predeterminada que tenga al menos M valores durante un intervalo de tiempo. El motor de cálculo está acoplado al controlador y a la memoria de video. El motor de cálculo calcula una señal de salida dependiente de la imagen durante el intervalo de tiempo. La señal de salida dependiente de la imagen tiene N valores. Cada uno de los N valores está determinado a partir de la función independiente de la imagen predeterminada y uno de los N conjuntos de valores de la imagen. El motor de cálculo lee cada uno de los N conjuntos de valores de imagen a partir de una línea diferente de la pluralidad de las líneas almacenadas en la mencionada memoria temporal de tramas. El primer elemento de excitación está acoplado al controlador y a la pantalla direccionada en forma activa. Durante el intervalo de tiempo el primer circuito excitador genera M primeros voltajes, los cuales están acoplados a los M primeros electrodos. Cada uno de los M primeros voltajes es proporcional a uno de al menos los M valores. El segundo elemento excitador está acoplado al motor de cálculo de la pantalla direccionada en forma activa. Durante el intervalo de tiempo, el segundo elemento excitador genera N segundos voltajes, los cuales están acoplados a los N segundos electrodos. Cada uno de los N segundos voltajes es proporcional a uno de los N valores.

Breve descripción de los dibujos

La figura 1 es una vista frontal ortográfica de una parte de una pantalla de cristal líquido convencional.

La figura 2 es una vista en sección transversal ortográfica a lo largo de la línea 2-2 de la figura 1 de la parte de la pantalla de cristal líquido convencional.

La figura 3 es una matriz de ocho por ocho de las funciones Walsh de acuerdo con la realización preferida de la presente invención.

La figura 4 muestra señales de control correspondientes a las funciones Walsh de la figura 3 de acuerdo con la realización preferida de la presente invención.

La figura 5 es un diagrama de bloques eléctrico de un sistema de pantalla de acuerdo con la realización preferida de la presente invención.

La figura 6 es un diagrama de bloques eléctrico de un sistema de procesamiento del sistema de pantalla de acuerdo con la realización preferida de la presente invención.

La figura 7 es un diagrama de bloques eléctrico de un sistema de pantalla de acuerdo con una primera realización alternativa de la presente invención.

La figura 8 es un diagrama de bloques eléctrico de un calculador del factor de corrección rms (valor eficaz) del sistema de procesamiento de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

La figura 9 es un diagrama de bloques eléctrico de un motor de cálculo del sistema de procesamiento de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

La figura 10 es un diagrama de bloques eléctrico del sistema de procesamiento de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

La figura 11 es un diagrama de bloques eléctrico de un computador personal de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

La figura 12 es una vista ortográfica frontal del ordenador personal de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

La figura 13 es un diagrama de flujo que muestra la operación de carga de la memoria de video de acuerdo con las realizaciones preferidas y primera alternativa de la presente invención.

La figura 14 es un diagrama de flujo que muestra la operación del calculador del factor de corrección rms (valor eficaz), de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

La figura 15 es un diagrama de flujo que muestra la operación del motor de cálculo de acuerdo con las realizaciones preferidas y alternativas de la presente invención.

Descripción detallada de la realización preferida

Se describe a continuación con más detalle un sistema de procesamiento de visualización en pantalla de acuerdo con unas realizaciones preferidas y alternativas de la presente invención, en el que el sistema de procesamiento de visualización en pantalla controla una pantalla que tiene unos primeros electrodos y unos segundos electrodos para visualizar una imagen que es transmitida al sistema de procesamiento de la pantalla en sucesivas tramas, que comprenden las líneas de los valores de la imagen, en el que la dirección (fila o columna) de las líneas corresponde a la dirección de los segundos electrodos. Durante cada intervalo de tiempo de una pluralidad de intervalos de tiempo, los primeros electrodos son excitados con una señal independiente de la imagen predeterminada, y los segundos electrodos son excitados con una señal dependiente de la imagen. Durante cada intervalo de tiempo, la señal dependiente de la imagen tiene una pluralidad de valores, uno para cada segundo electrodo. La arquitectura exclusiva descrita más delante de acuerdo con las realizaciones preferidas y alternativas de la presente invención calcula cada valor de la señal dependiente de la imagen basándose en solo una línea de los valores de la imagen transmitida, lo cual minimiza los requisitos de memoria del valor de la imagen y los requisitos de interconexión del sistema de procesamiento de la pantalla.

Con referencia a las figuras 1 y 2, las vistas ortográfica y en sección transversal de una parte de la pantalla de cristal líquido convencional (LCD) 100 muestran los primeros y segundos substratos transparentes 102, 206 que tienen un espacio entre los mismos rellenado con una capa de material de cristal líquido 202. La junta de sellado del perímetro 204 impide que se escape el material de cristal líquido del LCD 100. El LCD 100 incluye además una pluralidad de electrodos transparentes, que comprende los electrodos de filas 106 situados sobre el segundo substrato transparente 206, y los electrodos de columnas 104 situados sobre el primer substrato transparente 102. En cada punto en el cual un electrodo común 104 se solape en un electrodo de fila 106, tal como el solapado 108, los voltajes aplicados a los electrodos de solapado 104, 106 pueden controlar el estado óptico del material de cristal líquido 202 entre los mismos, formando así un elemento de imagen controlable (píxel). Aunque un LCD es el elemento de imagen preferido de acuerdo con la realización preferida de la presente invención, se observará que pueden ser utilizados otros tipos de elementos de imagen, en el supuesto de que dichos otros tipos de elementos de imagen muestren una características ópticas sensibles al cuadrado del voltaje aplicado a cada píxel, similar a la respuesta rms (valor eficaz) de un LCD.

Con referencia a las figuras 3 y 4, se muestra una matriz de ocho por ocho (tercer orden) de las funciones Walsh 300 y las ondas de Walsh correspondientes 400 de acuerdo con la realización preferida de la presente invención. Las funciones Walsh son ortonormales y preferiblemente son para el uso de sistema de visualización direccionado en forma activa, tal como se expone en los Antecedentes de la Invención anteriormente. Al utilizarse con dicho sistema de pantalla, los voltajes que tienen niveles representados por las ondas Walsh 400 se aplican en forma exclusiva a una pluralidad seleccionada de electrodos de la pantalla LCD 100. Por ejemplo, las ondas Walsh 404, 406 y 408 podrían ser aplicadas a los electrodos de la primera (más superior), segunda y tercera filas 106 respectivamente, y así sucesivamente. De esta forma, cada una de las ondas Walsh 400 serían aplicadas exclusivamente a un electrodo correspondiente de los electrodos de fila 106. Es preferible no utilizar la onda Walsh 402 en una aplicación LCD, porque la onda Walsh 402 polarizaría la pantalla LCD con un voltaje CC (corriente continua) no deseado.

Es interesante observar que los valores de las ondas Walsh 400 son constantes durante cada intervalo de tiempo T. La duración del intervalo de tiempo T para las ocho ondas Walsh 400 es de una octava parte de la duración de un ciclo completo de las ondas Walsh 400 desde el inicio 410 hasta el final 412. Cuando las ondas Walsh se utilizan para direccional activamente una pantalla, la duración de un ciclo completo de las ondas Walsh 400 se fija para que sea igual a la duración de la trama, es decir, el tiempo para recibir un conjunto completo de datos para controlar todos los píxeles 108 de la pantalla LCD 100.

Las ocho ondas Walsh 400 son capaces de excitar exclusivamente los ocho electrodos de las filas (siete si no se utiliza la onda Walsh 402). Se observará que una pantalla práctica tiene muchas más filas. Por ejemplo, las pantallas que tienen cuatrocientas ochenta filas y seiscientas cuarenta columnas se utilizan ampliamente en la actualidad en los ordenadores portátiles. Debido a que las matrices de las funciones Walsh están disponibles en conjuntos completos determinados por las potencias de dos, y debido a que los requisitos de la ortonormalidad no permiten que se excite más de un electrodo en cada onda Walsh, se necesitaría una matriz de funciones Walsh de quinientos doce por quinientos doce (2^{9} x 2^{9}), para excitar una pantalla que tuviera cuatrocientos ochenta electrodos de filas 106. Para este caso, la duración de los intervalos de tiempo T es de 1/512 de la duración de la trama. Se utilizarían cuatrocientas ochenta ondas Walsh para excitar los cuatrocientos ochenta electrodos 106 de las filas, mientras que los restantes treinta y dos no se utilizarían, incluyendo preferiblemente la primera onda Walsh 402 que tenga una polarización de CC (corriente continua).

Con referencia a la figura 5, el diagrama de bloques eléctrico de un sistema de visualización 500 de acuerdo con la realización preferida de la presente invención comprende una pluralidad de sistemas de procesamiento 510 acoplados a la línea de entrada de datos 508, preferiblemente de ocho bits de amplitud, para recibir la señal de entrada que incluya las tramas sucesivas de datos a visualizar. Las sucesivas tramas de datos definen los valores de la imagen, los cuales están agrupados en líneas. Las líneas son exploraciones verticales, o las columnas de los valores de la imagen, de acuerdo con la realización preferida de la presente invención. Las sucesivas tramas de datos incluyen seiscientas cuarenta de las líneas, comprendiendo cada una cuatrocientos ochenta valores de la imagen transmitida en serie. La pantalla LCD 100 es de diseño convencional, teniendo cuatrocientos ochenta electrodos de filas, denominados de ahora en adelante como primeros electrodos, que se extienden horizontalmente a través de la pantalla LCD 100 y dos conjuntos de electrodos comunes, denominados de ahora en adelante como segundos electrodos. Se observará que las líneas de los valores de la imagen tienen una dirección vertical, o columna, la cual corresponde al segundo conjunto de electrodos. Cada conjunto de los segundos electrodos (columnas) se extiende verticalmente desde un borde (superior o inferior) casi hasta el centro de la pantalla 501, en que cada segundo electrodo (columna) se cruza con la mitad de los primeros electrodos (filas). Esta organización de los electrodos de tipo convencional reduce la cantidad de cálculos ejecutados por cada sistema de procesamiento, y mejora el contraste y la velocidad máxima de tramas del sistema de la pantalla para las pantallas direccionadas en forma activa del arte previo, así como también en el sistema de pantalla 500 de acuerdo con la realización preferida de la presente invención, de una forma simple y económica. Este tipo de configuración de los segundos electrodos de la pantalla se denomina de ahora en adelante como segundos electrodos divididos. Para reducir los requisitos de cálculo para cada uno de los sistemas de procesamiento 510, la pantalla LCD 100 ha sido dividida en ocho áreas 511, atendidas cada una por uno de los sistemas de procesamiento 510, y conteniendo cada una ciento sesenta electrodos de columnas 104 y doscientos cuarenta electrodos de filas 106. Se observará que la matriz Walsh necesaria en la realización preferida de la presente invención es de un tamaño de 2^{8} x 2^{8} (256 x 256), y por tanto el intervalo de tiempo T es de 1/256 de un periodo de trama.

Los sistemas de procesamiento 510 están acoplados por las líneas de salida 512 dependientes de la imagen (columnas), preferiblemente de ocho bits de amplitud, a los convertidores digital-analógicos (DAC) 502, tal como el modelo CXD1178Q DAC fabricado por Sony Corporation, para convertir las señales de salida digitales en las líneas de salida 512 dependientes de la imagen (columnas) en las correspondientes segundas señales de excitación analógicas (columnas). Los convertidores DAC 502 están acoplados a los segundos elementos de excitación 504 (columnas) de un tipo analógico, tal como el controlador modelo SED1779D0A, fabricado por Seiko Epson Corporation, para excitar los segundos electrodos 104 (columnas) de la pantalla LCD 100 con las segundas señales de excitación analógicas (columnas). Dos de los sistemas de procesamiento 510 están también acoplados mediante las líneas de salida 514 (filas) independientes de la imagen a los primeros elementos de excitación (filas) 506 de tipo digital, tal como el controlador SED1704, fabricado también por Seiko Epson Corporation, para excitar los primeros electrodos (filas) 106 de las particiones superior e inferior de la pantalla LCD 100 con un conjunto predeterminado de señales Walsh. Se observará que los demás componentes similares pueden ser utilizados para los DAC 502, segundos elementos de excitación (columnas) 504, y los primeros elementos de excitación 506 (filas).

Los segundos (columnas) y primeros (filas) elementos de excitación 504, 506 reciben y almacenan un lote de información de nivel de excitación para cada uno de los segundos (columna) y primeros (fila) electrodos 104, 106 de la duración del intervalo de tiempo T (figura 4). Los segundos (columnas) y primeros (filas) elementos de excitación 504, 506 aplican y mantienen substancialmente de forma simultánea los niveles de excitación para cada uno de los segundos (columnas) y primeros (filas) electrodos 104, 106 de acuerdo con la información del nivel de excitación recibido hasta el lote siguiente, por ejemplo, un lote correspondiente al siguiente intervalo de tiempo T es recibido por los segundos (columnas) y primeros (filas) elementos de excitación 504, 506. De esta forma, las transiciones de las señales de excitación para todos los segundos (columnas) y primeros (filas) electrodos 104, 106 tienen lugar substancialmente en sincronismo entre sí.

Con referencia a la figura 6, el diagrama de bloques eléctrico de uno de los sistemas de procesamiento 510 del sistema de pantalla de acuerdo con la realización preferida de la presente invención, comprende un controlador 622, una memoria de video 640, un calculador de salida dependiente de la imagen 650, y un registro de desplazamiento 614 de función independiente de la imagen. La memoria de video 640 comprende una memoria temporal de líneas 602 y una memoria temporal de tramas 608. La línea de entrada de datos 508 está acoplada a la memoria temporal de líneas 602. La memoria temporal de líneas 602 está acoplada al controlador 622 por una señal de temporización 639. La memoria temporal es para recibir doscientos cuarenta valores de imagen transmitidos en serie a partir de una sola línea de la trama de datos, para almacenar los doscientos cuarenta valores de la imagen, y para dar salida a los doscientos cuarenta valores de la imagen en un bus paralelo 633. Se observará que la memoria temporal de líneas 602 es para almacenar una parte de una línea completa única de cuatrocientos ochenta valores de imagen, porque el sistema de procesamiento 500 está procesando un bloque 511 de valores de imagen para la pantalla 100, y puede denominarse alternativamente como una memoria temporal parcial de líneas 602. La señal de temporización 639 proporciona la sincronización con los valores transmitidos de la imagen. La memoria temporal de líneas 602 comprende circuitos de entrada convencionales, contadores convencionales, memoria de acceso aleatorio convencional (RAM), lógica de control convencional, y los elementos del registro de desplazamiento convencionales de una dimensión suficiente aunque no excesiva, acoplados de forma convencional para proporcionar la función descrita para recibir, almacenar y transferir una línea de los valores de la imagen. Se observará que en algunos sistemas de pantalla 500, la señal de entrada puede ser analógica, en cuyo caso el sistema de la pantalla 500 puede comprender también un convertidor analógico-digital para generar una señal digital que está acoplada con la memoria temporal de líneas 602.

El bus paralelo 633 acopla la memoria temporal de líneas 602 a la memoria temporal de tramas 608, para transferir la línea o los valores de la imagen a la memoria temporal de tramas 608 cuando se haya recibido una línea completa de valores de imagen y borrando una línea correspondiente de valores de imagen transferidos a la memoria temporal de tramas 608 desde la trama previa de datos. El bus paralelo 633 es un bus de doscientos cuarenta por ocho bits de amplitud. La memoria temporal de tramas 608 es una memoria RAM que tiene los suficientes lugares de almacenamiento, aunque no excesivos, para almacenar ciento sesenta líneas de doscientos cuarenta valores de imagen, compuestos por la memoria convencional, entrada, salida y elementos de direccionamiento, con la memoria, direccionamiento, entrada y salida organizadas para la entrada y salida paralelo convencional de la línea de valores de imagen. Se observará que la memoria temporal de tramas 608 está almacenando una parte de una trama completa de seiscientas veinte líneas, porque el sistema de procesamiento 500 está procesando un bloque 511 de valores de imagen para la pantalla 100, y por tanto la memoria de tramas 608 puede denominarse alternativamente como una memoria temporal 608 de tramas parcial.

El controlador 622 está acoplado por un bus de control 624 a la memoria temporal de líneas 602 y la memoria de tramas 608 para controlar la operación de la memoria temporal de líneas 602 y la memoria temporal de tramas 608. El controlador 622 está acoplado además por el bus de control 624 a un registro de desplazamiento 614 de función independiente de la imagen, para controlar la operación del registro de desplazamiento 614 de función independiente de la imagen. El controlador 622 está acoplado mediante un bus de función independiente de la imagen 635 para transferir una función independiente de la imagen predeterminada generada por el controlador 622 al registro de desplazamiento 614 de función independiente de la imagen. El calculador 650 de salida dependiente de la imagen comprende un calculador 632 del factor de corrección rms (valor eficaz), una memoria temporal del factor de corrección 601, y un motor de cálculo 610. El controlador 622 está acoplado además por el bus de control 624, por una señal de temporización 637, y por una señal de valor virtual 656 al motor de cálculo 610 para controlar la operación del motor de cálculo 610. El controlador 622 está acoplado también por el bus de control 624 al calculador 632 del factor de corrección rms (valor eficaz) para controlar el calculador 632 del factor de corrección rms (valor eficaz), y por la señal de temporización 639 para proporcionar la sincronización de los valores de imagen con la señal de entrada en la línea de entrada de datos 508. El calculador 508 del factor de corrección rms (valor eficaz) está acoplado también a la línea de entrada de datos 508 para recibir las líneas de los valores de imagen para determinar un factor de corrección para cada una de las líneas, según lo indicado más adelante con referencia a la figura 7. La memoria temporal 601 del factor de corrección está acoplada al calculador 632 del factor de corrección rms mediante una primera señal del factor de corrección 607 para recibir y almacenar el factor de corrección determinado y enviado desde el calculador 632 del factor de corrección rms para cada línea. El controlador 622 está acoplado además por el bus de control 624 a la memoria temporal 601 del factor de corrección para controlar la memoria temporal 601 del factor de corrección. Cada factor de corrección está almacenado durante un periodo de trama en la memoria temporal 601 del factor de corrección, que almacena ciento sesenta factores de corrección, correspondientes a las ciento sesenta líneas más recientemente recibidas de los valores de la imagen. La memoria temporal 601 del factor de corrección está acoplada al registro de desplazamiento 614 de función independiente de la imagen mediante una segunda señal del factor de corrección 609 para transferir un factor de corrección al motor de cálculo 610.

Los valores de la imagen dentro de la memoria temporal de tramas 608 están organizados por el controlador 602 en bloques, correspondiendo cada bloque a substancialmente todos los píxeles 108 controlados por un único grupo de segundos electrodos 104, estando la dimensión del grupo determinada de acuerdo con la presente invención, y en donde los segundos electrodos 104 caen dentro del área 511 atendida por el sistema de procesamiento 510. Las dimensiones de los bloques son de ciento sesenta líneas de doscientos cuarenta valores de imagen, según lo expuesto anteriormente. El controlador 622 controla la operación de la memoria temporal de líneas 602 y la memoria temporal de tramas 608 para convertir y almacenar los valores de la imagen para un bloque predeterminado de los bloques en una trama de datos. Cuando se transmite una línea completa de valore de imagen dentro del bloque predeterminado en la línea de entrada de datos 508, el controlador 622 controla la memoria temporal de líneas 602 para transferir los valores de imagen almacenados en la memoria temporal 602 de líneas hasta una posición de la línea predeterminada en la memoria temporal de tramas 608, correspondiente a la línea de los valores de imagen transmitidos.

La memoria temporal de tramas 608 está acoplada por un bus de datos en paralelo 630 a los motores de cálculo 610 para calcular los valores para excitar los segundos electrodos 104 para cada intervalo de tiempo T de las señales Walsh. El bus de datos paralelo 630 es suficientemente amplio para transmitir los valores de imagen simultáneos para substancialmente todos los píxeles 108 controlados por un único grupo de los segundos electrodos 104 y cayendo dentro del área 511 de la pantalla LCD 100 atendidos por el sistema de procesamiento 510. Por ejemplo, en el sistema de procesamiento 510 que da servicio a doscientas cuarenta filas y que tiene unos valores de los píxeles de ocho bits, el bus de datos paralelo 630 tiene que tener mil novecientos veinte recorridos paralelos (1920).

La función del registro de desplazamiento 614 de función independiente de la imagen es recibir del controlador 622 los valores de las funciones Walsh correspondientes a los primeros electrodos atendidos por el sistema de procesamiento 510 para cada intervalo de tiempo T. Habiendo recibido los valores de las funciones Walsh del intervalo de tiempo T a través del bus 635 de función independiente de la imagen, el registro de desplazamiento 614 de función independiente de la imagen transfiere entonces los valores de las funciones Walsh recibidos en el intervalo de tiempo T al motor de cálculo 610 para su utilización en el calculo de una señal dependiente de la imagen del intervalo de tiempo. El registro de desplazamiento 614 de función independiente de la imagen excita también a las líneas de salida 514 independientes de la imagen, a una velocidad controlada por el controlador 622 de acuerdo con la realización preferida de la presente invención con los valores de función Walsh correspondientes a las primera atendidas por el sistema de procesamiento 510 para cada intervalo de tiempo T. El registro de desplazamiento 614 de función independiente de la imagen es preferiblemente un registro de desplazamiento de entrada serie / salida paralelo de doscientos cuarenta por un bit convencional. El registro de desplazamiento 614 de función independiente de la imagen es lo suficientemente sencillo que podría estar incorporado alternativamente en el controlador 622, particularmente en una realización que utilizara un alto nivel de integración de circuitos.

El motor de cálculo 610 está acoplado al registro de desplazamiento 614 de función independiente de la imagen por el bus de transferencia paralelo 636 para transferir los valores de las funciones Walsh al motor de cálculo 610. Los buses de transferencia paralelos 636 tienen que ser suficientemente amplios para transferir un valor de la función Walsh de un bit para cada primer electrodo atendido por el sistema de procesamiento 510. Por ejemplo, en el sistema de procesamiento 510 que atiende a doscientos cuarenta primeros electrodos, el bus de transferencia paralelo 636 tiene que tener doscientos cuarenta trayectos paralelos. Se observará que aunque las funciones Walsh son las preferidas, pueden ser utilizadas otras funciones ortonormales así por el motor de cálculo 610 para ejecutar los cálculos. El motor de cálculo 610 calcula una señal dependiente de la imagen que tiene ciento sesenta valores durante cada uno de los intervalos de tiempo. Cada uno de los ciento sesenta valores se utiliza para excitar un segundo electrodo, y que está determinado por una línea de los valores de imagen almacenados en la memoria temporal de tramas 608, un factor de corrección almacenado en la memoria temporal 601 del factor de corrección, y la función Walsh (función independiente de la imagen) del intervalo de tiempo T. El factor de corrección está basado en la línea correspondiente de los valores de las líneas de la imagen. Así pues, el motor de cálculo 610 efectúa ciento sesenta cálculos de los valores dependientes de la imagen durante cada intervalo de tiempo, en donde cada valor es dependiente de solo una línea de los valores de la imagen. La estructura y la operación del motor de cálculo 610 están descritas con más detalles más adelante. El controlador 622 controla el almacenamiento de cada línea del valor de la imagen en la memoria temporal 608 de forma tal que el almacenamiento de cada línea se ejecuta entre los sucesivos cálculos del valor de dos valores de la señal dependiente de la imagen y nunca durante la parte de la operación de lectura del una línea de calculo del valor que incluye la línea correspondiente de los valores de la imagen, en donde la línea correspondiente de los valores de la imagen es leída a partir de la memoria temporal 608. El controlador 622 está acoplado además a la línea 638 de sincronización de tramas y a la línea de reloj 642 para recibir las señales de sincronismo de tramas y de reloj, respectivamente, desde una fuente de las tramas de datos, por ejemplo, un procesador de un ordenador personal.

Se observará que los valores de la imagen son estables mientras que el motor de cálculo 610 esté ejecutando un cálculo del valor dependiente de la imagen basándose en una línea de valores de imagen, por que la línea de imagen está almacenada entre los cálculos del valor de la imagen. La arquitectura de la memoria y del cálculo de acuerdo con la realización preferida de la presente invención evita el arrastre de la imagen y la pérdida de contraste que podría tener lugar si los valores de la imagen estuvieran siendo actualizados en la dirección ortogonal con la dirección de la línea. En los sistemas de visualización del arte previo, en los que las líneas de los valores de imagen se reciben como filas de los valores de imagen, y en los que la señal dependiente de la imagen se aplica ortogonalmente a los electrodos de las columnas de la pantalla, se evita la pérdida de contraste y el arrastre mediante la utilización de dos memorias temporales de tramas completas, y leyendo a partir de una memoria temporal de tramas mientras que se escribe en la segunda memoria temporal de tramas. Esto se realiza en los sistemas de visualización del arte previo para evitar el cambio de los valores de la imagen que tienen lugar solo cuando se utiliza una memoria temporal en dichos sistemas del arte previo, debido a las "direcciones" incompatibles de las líneas de los valores de la imagen que se están recibiendo y a los valores de la imagen que se están leyendo en la memoria temporal de tramas, para calcular los valores de las señales dependientes de la imagen. La arquitectura exclusiva descrita de acuerdo con la realización preferida de la presente invención reduce los requisitos de la memoria de video esencialmente en la memoria temporal de líneas 602 y la memoria temporal de tramas 608, mediante el almacenamiento de los valores de imagen como una pluralidad de líneas en la memoria temporal de tramas 608, y calculando una señal de salida dependiente de la imagen que tenga unos valores que sean dependientes de una línea de los valores de imagen. La arquitectura exclusiva descrita de acuerdo con la realización preferida de la presente invención, que utiliza una entrada de líneas paralela y una salida para la memoria temporal de tramas 608, simplifica la interconexión de la memoria de video en comparación con los sistemas del arte previo en los que las entradas de los valores de imagen en las memorias de tramas se encuentran en una dirección ortogonal a las salidas de los valores de imagen de las memorias de tramas.

Con referencia a la figura 7, se muestra un diagrama de bloques eléctrico de un sistema de visualización 700 de acuerdo con una primera realización alternativa de la presente invención, que comprende una pluralidad de sistemas de procesamiento 510 acoplados a una línea de entrada de datos 508, preferiblemente de una amplitud de ocho bits, para recibir una señal de entrada incluyendo las sucesivas tramas de datos a visualizar. Las sucesivas tramas de datos definen los valores de la imagen, que están agrupados en líneas. Las líneas son exploraciones horizontales de las filas de los valores de imagen, de acuerdo con la primera realización alternativa de la presente invención. Las sucesivas tramas de datos incluyen cuatro cientas ochenta líneas, comprendiendo cada una de seiscientos cuarenta valores de imagen transmitidos en serie. La pantalla LCD 701 está fabricada utilizando el diseño convencional de pantallas y de técnicas de fabricación, teniendo seiscientos cuarenta electrodos de columnas, denominados de ahora en adelante como primeros electrodos, que se extienden verticalmente a través de la pantalla LCD 701, y dos conjuntos de electrodos de filas, denominados de ahora en adelante como segundos electrodos. Se observará que las líneas de los valores de imagen tienen una dirección horizontal o de filas que corresponden al segundo conjunto de electrodos. Cada conjunto de los segundos electrodos (filas) se extiende horizontalmente desde un borde (izquierdo o derecho) casi hasta el centro de la pantalla 503, cada segundo electrodo (filas) cruza por tanto una mitad de los primeros electrodos (columnas). Esta organización dividida de segundos electrodos reduce la cantidad de cálculos realizados por cada sistema de procesamiento y mejora el contraste y la velocidad de tramas máxima del sistema de visualización 700 de una forma sencilla y económica. Para reducir los requisitos de calculo para cada uno de los sistemas de procesamiento 510, la pantalla LCD 701 ha sido dividida en seis áreas 711, atendida cada una por los sistemas de procesamiento 510, y conteniendo cada una ciento sesenta electrodos de filas 106, y trescientos veinte electrodos de columnas 104. Se observará que la matriz Walsh necesaria en la realización preferida de la presente invención es de una dimensión de 2^{9} x 2^{9} (512 x 512), y por tanto el intervalo de tiempo T es de 1/512 de un periodo de tramas.

Los sistemas de procesamiento 510 están acoplados mediante las líneas de salida dependientes de la imagen (filas) 512, preferiblemente de una amplitud de ocho bits, a los convertidores digital-analógicos de video (DAC) 502, similares a los del modelo CXD1178Q DAC fabricado por Sony Corporation, para convertir las señales de salida digitales de los sistemas de procesamiento 510 a las segundas señales de excitación analógicas correspondientes (filas). Los DAC 502 están acoplados a los segundos elementos de excitación (filas) 504 de tipo analógico, tal como el modelo del excitador SED1779D0A, fabricado por Seiko Epson Corporation, para excitar los segundos electrodos (filas) 106 de la pantalla LCD 100 con las señales analógicas de excitación de filas. Dos de los sistemas de procesamiento 510 están acoplados también mediante las primeras líneas de salida (columnas) 514 a los primeros elementos de excitación 506 (columnas) de tipo digital, similar al excitador modelo SED1704 fabricado también por Seiko Epson Corporation, para excitar los primeros electrodos (columnas) 104 de las particiones izquierda y derecha de la pantalla LCD 701 con un conjunto predeterminado de señales de función Walsh. Se observará que pueden ser utilizados otros componentes similares, y también para los DAC 502, segundos elementos de excitación (filas) 504, y primeros elementos de excitación 506 (columnas).

Los segundos (filas) y primeros (columnas) elementos de excitación 504, 506 reciben y almacenan un lote de información de nivel de excitación para cada uno los segundos (filas) y primeros (columnas) electrodos 106, 104, para la duración del intervalo de tiempo T (figura 4). Los segundos (filas) y primeros (columnas) elementos de excitación 504, 506 aplican y mantienen de forma substancialmente simultánea los niveles de excitación de los segundos (filas) y primeros (columnas) electrodos 104, 106, de acuerdo con la información del nivel de excitación recibido hasta el siguiente lote, por ejemplo, un lote correspondiente al siguiente intervalo de tiempo T, que se reciba por los segundos (filas) y primeros (columnas) elementos de excitación 504, 506. De esta forma, las transiciones de las señales de excitación para todos los segundos (filas) y primeros (columnas) electrodos 104, 106 tienen lugar substancialmente en sincronización entre sí.

Se observará que el mismo sistema de procesamiento 510 descrito anteriormente con referencia a la figura 6 es utilizable para el sistema de visualización 700, mediante la modificación de la dimensión de los dispositivos y buses utilizados en el sistema de procesamiento 510. La descripción permanece igual en los demás aspectos. La memoria temporal de líneas 602 será entonces una memoria de ciento sesenta valores de imagen por ocho bits, siendo la memoria temporal de tramas una memoria temporal de ciento sesenta líneas por trescientos veinte valores de imagen por ocho bits, y el registro de desplazamiento 614 de función independiente de la imagen un registro de desplazamiento de trescientos veinte por un bit. El bus de datos paralelo 630 será entonces un bus de ciento sesenta por ocho, o un bus de una amplitud de mil doscientos ochenta bits, en el que el bus de datos paralelo 630 será entonces de trescientos veinte por ocho, o bien un bus de dos mil quinientos sesenta bits de amplitud, y el bus de datos paralelo 636 será entonces un bus de una amplitud de trescientos veinte bits. Los cambios de dimensiones similares, que son necesarios dentro del calculador 632 del factor de corrección rms (valor eficaz) y el motor de cálculo 610, de acuerdo con la primera realización alternativa de la presente invención, serán evidentes en las descripciones más detalladas expuestas más adelante para cualquier técnico especializado en el arte.

Se observará además que el sistema de visualización 700 de acuerdo con la primera realización alternativa de la presente invención puede ser una selección de un diseño deseable cuando tenga que suministrarse un sistema de visualización grande (por ejemplo, cuatrocientas ochenta filas y seiscientas cuarenta columnas), y en donde la señal de entrada no proporcione los valores alterados económicamente en las filas, en lugar de las columnas. Un ejemplo es el caso en el que el equipo que genera la señal de datos serie ya exista en grandes cantidades y que no pueda ser alterado económicamente para generar una señal que tenga valores de imagen en formato de columnas. Cuando se incluya un sistema de visualización más pequeño (por ejemplo, doscientas cuarenta filas por trescientas veinte columnas), puede no ser preciso un panel de pantalla de electrodos divididos para conseguir una velocidad de tramas deseada y una relación de contraste, permitiendo una selección de los primeros electrodos de los electrodos bien sea de las filas o de las columnas, y permitiendo por tanto la arquitectura exclusiva aquí descrita de acuerdo con las realizaciones preferidas y alternativas de la presente invención, en la que cada valor de la señal dependiente de la imagen está determinada solo por una línea de los valores de imagen, y en donde la señal dependiente de la imagen se aplica al conjunto de electrodos de la pantalla correspondientes a la dirección de las líneas de los datos de entrada.

Con referencia a la figura 8, el diagrama de bloques eléctrico del calculador 632 del factor de corrección rms (valor eficaz) del sistema de procesamiento 510, de acuerdo con las realizaciones preferidas y alternativas de la presente invención comprende la línea de entrada de datos 508, para recibir una señal de entrada que incluye las sucesivas tramas de datos a visualizar, el bus de control 624, para controlar el calculador 632 del factor de corrección rms (valor eficaz), y la señal de sincronización de la temporización 639. Para una pantalla que utilice +1 para representar un píxel totalmente "desactivado", y -1 para representar un píxel totalmente "activado", y utilizando las funciones Walsh que tengan solo los valores +1 y -1, el factor de corrección para cada línea de la pantalla será:

(1)\frac{1}{\sqrt{N}}\sqrt{N -\sum\limits^{N}_{i=1} I^{2}_{i}},

en donde N es el número de primeros electrodos reales e I_{i} es el valor de orden i de imagen de la línea.

Mediante el ajuste de los valores del píxel de ocho bits que tengan un rango de 0-255, y suponiendo que existen doscientos cuarenta primeros electrodos reales, la ecuación (1) se convierte en:

(2)\frac{1}{\sqrt{240}}\sqrt{240 -\sum\limits^{240}_{i=1} \left(\frac{I_{i} - 127\text{.}5}{127\text{.}5}\right)^{2}},

que simplificada se convierte en:

(3)\frac{1}{127.5 \sqrt{240}} \sqrt{255 \sum\limits^{240}_{i=1} I_{i} -\sum\limits^{240}_{i=1} I^{2}_{i}},

que se simplifica adicionalmente en:

(4)\frac{\sqrt{255\sum\limits^{240}_{i=1} I_{i} -\sum\limits^{240}_{i=1} I^{2}_{i}}}{1975}.

Corresponde a la función del calculador 632 del factor de corrección rms (valor eficaz) para calcular este factor de corrección para cada línea de los datos que llegan a través de la entrada de datos 508. Los factores de corrección calculados rms (valor eficaz), en que cada uno corresponde a una línea de valores de imagen, y también a un valor de una señal dependiente de la imagen (y por tanto también a uno de los segundos electrodos), son transferidos a la memoria temporal 601 del factor de corrección para el almacenamiento temporal y subsiguiente transferencia al motor de cálculo 610. Dentro del motor de cálculo 610, cada factor de corrección rms se combina con una suma de productos de imagen y los valores de función Walsh de acuerdo con técnicas de direccionamiento convencionales, según se describe más adelante con referencia a la figura 9. El propósito del factor de corrección rms es eliminar un término no lineal que podría introducirse de lo contrario en cada cálculo del valor de las señales dependientes de la imagen, según lo probado por cualquier técnico especializado en el arte de las pantallas direccionadas en forma activa convencionales.

El calculador 632 del factor de corrección rms (valor eficaz) comprende además un primer acumulador 710 acoplado a la línea de entrada de datos 508 para sumar los valores recibidos de los píxeles. La salida del primer acumulador 710 está acoplada a ambas entradas de un primer restador 712, en el que los datos de entrada del minuendo son primeramente desplazados en ocho bits hacia la izquierda para multiplicar los datos de entrada del minuendo por doscientos cincuenta y seis, generando así un valor de salida de 255 \Sigma I.

La línea de entrada de datos 508 está acoplada también a la entrada de un primer elemento de una tabla de consulta 704 para determinar el cuadrado del valor del píxel. La salida del primer elemento 704 de la tabla de consulta está acoplada a la entrada de un segundo acumulador 706 para sumar los cuadrados de los valores de los píxeles. La salida del segundo acumulador 706 está acoplada a la entrada del substraendo de un segundo restador 708, al cual se acopla la salida del primer restador 712 en la entrada del minuendo para obtener la diferencia 255 \Sigma I - \Sigma I^{2}. La salida del segundo restador 708 está acoplada a un segundo elemento 704 de la tabla de consulta, para determinar el valor de la raíz cuadrada

+/- K \left(K \sqrt{255 \ \Sigma \ I - \Sigma \ I^{2}} \ \right)

La salida de segundo elemento 714 de la tabla de consulta está acoplada a una entrada de un elemento multiplicador 716. La otra entrada del elemento multiplicador 716 está preprogramada para un valor constante K. El valor de K proporciona el factor de división de 1975 de la ecuación (4), así como también cualesquiera otros ajustes del nivel de excitación que puedan precisarse para la pantalla LCD 100. La salida del elemento multiplicador 716 está acoplada mediante la primera señal del factor de corrección 607 a la memoria temporal del factor de corrección 601 para almacenar el factor de corrección calculado. La señal de temporización 639 está acoplada al primer elemento de la tabla de consulta 704 y a los acumuladores 706, 710 para proporcionar la sincronización de los valores de imagen con la señal de entrada en la línea de entrada de datos 508. El bus de control 624 está acoplado al segundo elemento de la tabla de consulta 714 y el elemento multiplicador 716 para ejecutar la operación de la multiplicación cuando se reciba la línea completa. El bus de control 624 está acoplado además al primer acumulador 706 y al segundo acumulador 710 para reponer a cero los totales acumulados después de haber recibido una línea completa. Se observará que la unida aritmética de lógica o el microcomputador pueden ser substituidos por algunos o por todos los elementos de la tabla de consulta 704, 714 y el elemento multiplicador 716. Se observará además que un microcomputador puede reemplazar a todos los elementos del calculador del factor de corrección rms (valor eficaz) 632.

Con referencia a la figura 9, el diagrama eléctrico de bloques de uno de los motores de calculo 610 del sistema de procesamiento 510 de acuerdo con las realizaciones preferidas y alternativas de la presente invención comprende una pluralidad de elementos de la función OR-Exclusiva (XOR) de 8 bits 802, 804, 806. Los elementos de la función XOR 802, 804, 806 están acoplados al bus de datos paralelo 630 para recibir los valores de los píxeles de la memoria de tramas 608, bajo el control del controlador 622. Los elementos XOR 802, 804, 806 están acoplados también a los buses de transferencia paralelos 636 para recibir los valores de la función Walsh del registro de desplazamiento 614 de función independiente de la imagen, también bajo el control del controlador 622. La función de los elementos XOR 802, 804, 806 es completar los bits de los valores de los píxeles cuando el valor de la función Walsh correspondiente es un UNO lógico, y dejar el valor del píxel sin alterar cuando el valor de la función Walsh correspondiente es un CERO lógico. El valor de UNO tiene que ser añadido a cada valor del píxel complementado (tal como se expondrá más adelante) con el fin de restar correctamente el valor del píxel de una suma que se esté acumulando por el motor de cálculo 610.

Las salidas de los elementos XOR 802, 804, 806 están acopladas a los elementos del sumador 808, 810, 812, los cuales están acoplados entre sí, para generar una suma de los valores de los píxeles que no hayan sido complementados por los elementos XOR 802, 804, 806, y para restar de la suma de los valores de los píxeles que hayan sido complementados. La entrada del primer elemento del sumador 808 está acoplada a la salida 822 de un sistema de ajuste del factor de corrección, que comprende los elementos 816, 818, 820 para ajustar el signo del factor de corrección correspondiente a la línea que se está calculando de acuerdo con el valor de la función Walsh durante el intervalo de tiempo para un primer electrodo virtual designado para los cálculos del factor de corrección, y para sumar el valor necesario de UNO a cada uno de los valores de los píxeles complementados. La salida del último elemento del sumador 812 está acoplada a un controlador paralelo 814, preferiblemente de una amplitud de ocho bits, para excitar las líneas de salida dependientes de la imagen 512.

El sistema de ajuste del factor de corrección comprende un elemento XOR 816 acoplado al controlador 622 por la señal 609 del segundo factor de corrección para recibir el factor de corrección de la línea, según lo almacenado previamente por la memoria temporal del factor de corrección 601, y para recibir a través de la señal del valor virtual 656 el valor de la función Walsh durante el intervalo de tiempo del primer electrodo virtual. La salida del elemento XOR 816 está acoplada a una entrada de un elemento sumador 818. La otra entrada del elemento sumador 818 está acoplada a la señal del valor virtual 656. La función del elemento XOR 816 y el elemento sumador 818 así acoplado es para provocar que el signo del valor del factor de corrección sea negativo cuando el valor virtual sea un UNO lógico, y positivo cuando el valor virtual sea un CERO lógico. La salida del sumador 818 está acoplada a una entrada de un sumador 820. La otra entrada del sumador 820 está preprogramada para un valor constante de ciento veinte para todos los intervalos de tiempo excepto para el primero, para el cual el sumador 820 está preprogramado para un valor de doscientos cuarenta. Esto se lleva a cabo mediante el desplazamiento del valor preprogramado de ciento veinte de un bit hacia la izquierda, en donde el elemento x2 824 es habilitado en el primer intervalo de tiempo por la señal de temporización 637 del controlador 622.

La razón de la adición de los valores constantes es para llevar a cabo la adición necesaria de UNO a cada valor del píxel complementario. Los factores Walsh predeterminados de los doscientos cuarenta primeros electrodos reales tienen exactamente ciento veinte UNOS lógicos en cada intervalo de tiempo excepto en el primer intervalo de tiempo, el cual tiene doscientos cuarenta UNOS lógicos. Esto significa que para cada intervalo de tiempo excepto el primero existirán ciento veinte valores de los píxeles complementados por los elementos XOR 802, 804, 806 del motor de cálculo 610. Para el primer intervalo de tiempo, todos los doscientos cuarenta valores de los píxeles estarán complementados. Tal como se ha indicado anteriormente, el valor de UNO tiene que ser añadido a cada uno de los valores de los píxeles complementados, con el fin de restar correctamente los valores de los píxeles procedentes de la suma. El sumador 820 y el elemento x2 824 llevan a cabo dicha operación.

Con referencia a la figura 10, el diagrama de bloques eléctrico del controlador 622 del sistema de procesamiento 510 de acuerdo con las realizaciones preferidas y alternativas de la presente invención comprende un microprocesador 901 acoplado a una memoria de solo lectura (ROM) 902, que contiene el software del sistema operativo y una memoria de acceso aleatorio (RAM) 906 para almacenar los valores de las variables utilizadas por el software del sistema operativo. La memoria ROM 902 contiene además los valores 904 de las funciones Walsh predeterminados, por ejemplo, doscientos cincuenta y seis valores del intervalo de tiempo para cada uno de los doscientos cuarenta primeros electrodos reales 106, más un primer electrodo virtual. La memoria ROM 902 ha sido también preprogramada con un valor 912 de la parte de tramas asignadas indicando la parte, o bloque, de la trama de datos, es decir, la parte 511 de la pantalla, en la que el sistema de procesamiento 510 que comprende el controlador 622 que está asignado al proceso. El microprocesador 901 está acoplado al sistema de procesamiento 510 por el bus de control 624, la señal del valor virtual 656, la señal de temporización 637, la señal de sincronización de tramas 638, y el bus 635 de funciones independientes de la imagen para controlar el sistema de procesamiento 510.

Con referencia a la figura 11, el diagrama de bloques eléctrico de un ordenador personal 1000 de acuerdo con las realizaciones preferidas y alternativas de la presente invención comprende el sistema de pantalla 500 acoplado a un microcomputador 1002 por la línea de entrada de datos 508 para recibir las tramas de datos transmitidos por el microcomputador 1002. Cada trama de datos define una pluralidad de líneas transmitidas sucesivamente de valores de la imagen. El sistema de pantalla 500 está acoplado además al microcomputador 1002 por la línea de sincronización de tramas 638 y la línea del reloj 642 para recibir la sincronización de tramas y el reloj del microcomputador 1002. El microcomputador 1002 está acoplado a un teclado 1004 para recibir la entrada del usuario. El microcomputador 1002 está acoplado a un radiorreceptor 1006 para recibir una señal de imagen de video de un radiotransmisor y una memoria de imagen 1008 para almacenar una imagen virtual. La señal de entrada en la línea de entrada 508 se deriva de una señal de radio recibida por el receptor de radio 1006. Alternativamente, la señal de entrada en la línea de entrada 508 puede estar derivada de la memoria de imagen 1008, cuyo contenido es manipulado por el usuario que utilice el teclado 1004.

Con referencia a la figura 12, la vista ortográfica frontal del ordenador personal 1000 de acuerdo con las realizaciones preferidas y alternativas de la presente invención muestra el sistema de pantalla 500, soportado y protegido por una carcasa 1102. El teclado 1004 está representado también. Los ordenadores personales, tales como el ordenador personal 1000, con frecuencia están construidos como unidades portátiles alimentadas con baterías. El sistema de pantalla 500 es particularmente ventajoso en dichas unidades alimentadas con baterías, porque el requisito de una memoria reducida del sistema de procesamiento 510 del sistema de pantalla 500 en comparación con los sistemas de procesamiento convencionales para las pantallas direccionadas en forma activa, reduce la dimensión de los circuitos electrónicos, y reduce también el consumo de energía eléctrica, ampliando así la vida de la batería.

La operación del sistema es tal que cuando se recibe la sincronización de las tramas en la línea de sincronización de tramas 638, cada controlador 622 de la pluralidad de sistemas de procesamiento 510 determina a partir del valor 912 del valor de la parte de la trama asignada, o bloque de la trama de datos del sistema de procesamiento 510 que comprende el controlador 622 asignado al proceso, correspondiente al bloque 511 de la pantalla LCD 100. El controlador 622 retarda entonces el inicio del procesamiento por el sistema de procesamiento correspondiente 510 hasta que la trama de datos alcance el bloque asignado.

Se describe a continuación con respecto a las figuras 13-15 un método de utilización en el dispositivo electrónico 1000 que procesa una señal de entrada para generar una imagen en una pantalla 100 direccionada en forma activa. Para el propósito de la exposición del método de operación del sistema de pantalla 500 utilizado en el dispositivo electrónico, el término "procesador" tal como se utiliza aquí más adelante se refiere a uno de la pluralidad de los sistemas de procesamiento 510, y el término de "línea" se refiere a una línea parcial o completa de los valores de la imagen, que se encuentre dentro de un bloque asignado 511, 711 de la trama de datos. Así pues, una línea es una línea parcial o completa de valores de imagen, dependiendo de la configuración de los bloques 511, 711.

Con referencia a la figura 13, el diagrama de flujo que describe la operación de carga de la memoria de video 640 de acuerdo con las realizaciones preferidas y primeramente alternativas de la presente invención se inicia con el controlador 622 del procesador que espera el inicio del bloque dentro de una trama de datos. Cuando se determina el inicio del bloque, en la etapa 1202, el controlador 622 inicializa un contador de líneas en la etapa 1205, y un contador del valor de imagen en la etapa 1210. En la etapa 1215, se recibe el valor de imagen siguiente. El valor de imagen se almacena en una posición siguiente en la memoria temporal de líneas 602 en la etapa 1220. Cuando el valor de imagen no es el último valor de imagen en la línea en la etapa 1225, la operación continúa en la etapa 1215. Cuando el valor de imagen es el último valor de imagen en la línea en la etapa 1225, la línea se almacena en la siguiente posición de la línea en la memoria temporal de tramas 608 en la etapa 1230, borrando la línea correspondiente de los valores de imagen almacenados en la misma a partir de la trama previa de datos. El controlador 622 controla el almacenamiento de la línea en la memoria temporal de tramas 608 en la etapa 1230, de forma que el almacenamiento no tenga lugar mientras que se esté leyendo la línea correspondiente de los valores de imagen de la memoria temporal de tramas 608 por el motor de cálculo 610 en la etapa 1408 (figura 15). Cuando la línea no es la última línea en el bloque en la etapa 1235, la operación continúa en la etapa 1210. Cuando la línea es la última línea en el bloque en la etapa 1235, la operación continúa en la etapa 1205. En resumen, las líneas de los valores de imagen correspondientes a un bloque de líneas dentro de una trama se almacenan en las posiciones correspondientes en la memoria temporal de tramas 608 conforme sean recibidas. Se observará que controlando que no tenga lugar el almacenamiento de líneas en la etapa 1230, mientras que la línea correspondiente esté siendo leída en la memoria temporal de tramas 608, se evitará la pérdida de contraste de la imagen y el arrastre de la imagen.

Con referencia a la figura 14, el diagrama de flujo que describe la operación del calculador 632 del factor de corrección rms (valor eficaz) de acuerdo con la realización preferida de la presente invención, se inicia con la espera del controlador 622 para el inicio del bloque dentro de una trama de datos correspondiente al área 511 de la pantalla LCD 100 asignada al controlador 622. Cuando el inicio del bloque esté determinado en la etapa 1302, el primer y segundo elementos del acumulador 710, 706, se inicializan en la etapa 1304 a cero por el controlador 622. A continuación, el primer elemento de la tabla de consulta 704 eleva al cuadrado el valor de la imagen en la etapa 1310, y el valor de imagen al cuadrado se suma entonces en la etapa 1314 al segundo elemento del acumulador 706 para deducir \Sigma I^{2}. Concurrentemente, el valor de imagen se suma en la etapa 1312 al primer elemento del acumulador 710 para deducir \Sigma I. Cuando todos los valores de imagen para la línea que se están calculando no se hayan recibido en la etapa 1316, la operación continúa en la etapa 1306 para recibir el siguiente valor de imagen.

Cuando todos los valores de imagen para la línea que se está calculando hayan sido recibidos en la etapa 1316, entonces \Sigma I se multiplica por doscientos cincuenta y cinco en la etapa 1318, tal como se expuso anteriormente en la exposición de la figura 8. A continuación, \Sigma I^{2} se resta en la etapa 1320 del valor obtenido en la etapa 1318, realizándose la resta por el segundo elemento del acumulador 708. A continuación, la raíz cuadrada del valor obtenido en la etapa 1320 se determina en la etapa 1322 por el segundo elemento de la tabla de consulta. El valor determinado en la etapa 1322 se multiplica entonces en la etapa 1323 por la constante K en el elemento multiplicador 716. A continuación, el valor del factor de corrección para la línea

\left(K \sqrt{255 \ \Sigma \ I - \Sigma \ I^{2}} \ \right)

Se transmite desde el calculador del factor de corrección rms 632 a la memoria temporal del factor de corrección 601 y siendo almacenado en la etapa 1324 en la memoria temporal del factor de corrección 601 en la posición correspondiente a la línea calculada.

Cuando en la etapa 1326 el controlador 622 determina que la línea calculada no es la última línea asignada al sistema de procesamiento 510, el controlador 622 inicializa el calculador del factor de corrección rms 632 en la etapa 1304 para comenzar el procesamiento de la línea siguiente de datos. Cuando el controlador 622 determina que la línea calculada es la última línea asignada al sistema de procesamiento 510, el controlador 622 espera al siguiente bloque para llegar a la etapa 1302.

Con referencia a la etapa 15, el diagrama de flujo que describe la operación del motor de cálculo 610 de acuerdo con la realización preferida de la presente invención comienza con el controlador 622 que espera el inicio de la siguiente trama de datos. Cuando el inicio de la siguiente trama de datos queda determinado en la etapa 1402, el controlador 622 selecciona un intervalo de tiempo siguiente para el procesamiento e inicializa el registro de desplazamiento 614 de la función independiente de la imagen con los valores de función Walsh durante el intervalo de tiempo de cada uno de los primeros electrodos asignados al controlador 622, más el electrodo virtual, por ejemplo, doscientos cuarenta y un valores de función de Walsh durante el intervalo de tiempo, en la etapa 1404.

En la etapa 1406 el controlador 622 selecciona entonces una línea siguiente para transferir desde la memoria temporal de tramas 608 al motor de cálculo 610 y selecciona un factor de corrección correspondiente a la línea seleccionada y transfiriendo el factor de corrección desde la memoria temporal del factor de corrección 601 al motor de cálculo 610. A continuación, el controlador 622 controla la memoria temporal de tramas RAM 608 para transferir en paralelo en la etapa 1408 los doscientos cuarenta valores de imagen de la línea seleccionada al motor de cálculo 610. Concurrentemente, el motor de cálculo 610 recibe en la etapa 1410 del registro de desplazamiento 614 de función independiente de la imagen los valores de función Walsh durante el intervalo de tiempo de cada uno de los primeros electrodos asignados al controlador 622. El motor de cálculo 610 ajusta el valor del factor de corrección en la etapa 1412 de acuerdo con la señal de excitación del primer electrodo virtual para la línea seleccionada y el intervalo de tiempo seleccionado, realizándose el ajuste según lo expuesto anteriormente con referencia a la figura 9.

A continuación en la etapa 1414, el motor de cálculo 610 deriva una señal de salida dependiente de la imagen mediante la suma conjunta del valor del factor de corrección ajustado y los valores de imagen de la línea seleccionada correspondientes a los primeros electrodos reales que tengan una valor de función Walsh de UNO, y restando de dicha suma los valores de imagen de la línea correspondiente a las filas reales que tengan un valor de función Walsh de CERO. A continuación en la etapa 1416 el motor de cálculo 610 y el registro de desplazamiento 614 de la función independiente de la imagen excitan las líneas 512, 514 de salidas dependientes e independientes de la imagen, durante el intervalo de tiempo con las señales dependientes de la imagen (calculadas) y con las señales independientes de la imagen (predeterminadas), respectivamente.

Es importante observar que las etapas 1406, 1408, 1410, 1412 y 1414 se ejecutan preferiblemente en forma substancialmente simultánea y en paralelo para conseguir una velocidad de cálculo óptima. Así mismo, tal como se expuso anteriormente con referencia a la figura 5, en la realización preferida de la presente invención, se utilizan solo dos de los sistemas de procesamiento 510 para excitar los primeros elementos de excitación 506. Se observará que incluso un único sistema de procesamiento 510 es suficiente para excitar los primeros elementos de excitación 506, porque están predeterminadas las señales independientes de la imagen para los correspondientes primeros electrodos en cada grupo de doscientos cuarenta primeros electrodos en las mitades superior e inferior de la pantalla LCD 100.

En la etapa 1418 el controlador 622 comprueba si la última línea ha sido procesada durante el intervalo de tiempo seleccionado. Cuando la última línea no haya sido procesada durante el intervalo de tiempo seleccionado, el flujo retorna a la etapa 1406 para seleccionar y procesar la línea siguiente. Cuando se haya procesado la última columna para el intervalo de tiempo seleccionado en la etapa 1418, el controlador 622 comprueba en la etapa 1422 si se ha procesado el último intervalo de tiempo de la trama de datos. Cuando no haya sido procesado el último intervalo de tiempo de la trama, la operación continua en la etapa 1404, en donde el controlador 622 selecciona un intervalo de tiempo siguiente para el procesamiento. Cuando haya sido procesado el último intervalo de tiempo de la trama de datos en la etapa 1422, la operación continúa en la etapa 1402, en donde el controlador 622 esperará que se inicie el proceso de una trama siguiente de datos.

Así pues, en las realizaciones preferidas y en la primera alternativa de la presente invención, la memoria de video comprende esencialmente una memoria temporal de las líneas y una memoria temporal de tramas. Pueden ser necesarios otros sistemas lógicos en la memoria de video para dichas funciones en cuanto a las entradas y salidas, aunque no se precisa de un valor de memoria de imagen adicional significativa. Puede precisarse una memoria adicional no significativa, tal como para el almacenamiento de un valor de memoria, en la memoria de video de las realizaciones preferidas y de la primera alternativa de la presente invención, por ejemplo, para simplificar la memorización temporal de un valor de la imagen.

La exposición anterior y el análisis de la realización preferida de la presente invención es aplicable a los valores de imagen representados por los datos de ocho bits. Se observará que la presente invención puede ser ajustada para acomodar valores de imagen representados por magnitudes mayores y más pequeñas de bits, por ejemplo, valores de imagen de dieciséis bit o de cuatro bits.

Así pues, las realizaciones preferidas y alternativas de la presente invención proporcionan un método y aparato para la excitación de una pantalla direccionada en forma activa de una forma que minimiza ventajosamente la dimensión de la memoria y el consumo de energía del motor de cálculo necesario. Mediante el cálculo de cada valor de la señal dependiente de la imagen basándose en una línea de valores de imagen y excitando los segundos electrodos con la señal dependiente de la imagen, las realizaciones preferidas y alternativas de la presente invención reducen substancialmente la cantidad de memoria de los valores de imagen necesaria, simplificando las interconexiones de la memoria necesarias, reduciendo la velocidad necesaria de cálculo, y reduciendo substancialmente la potencia requerida para ejecutar los cálculos. La dimensión reducida de la memoria y la potencia en comparación con los procesadores de pantallas convencionales para las pantallas direccionadas en forma activa es una ventaja particularmente importante en las aplicaciones portátiles con alimentación por baterías, tales como los ordenadores portátiles, en los que la dimensión y la larga vida de las baterías son características altamente deseables.

Claims (10)

1. Un sistema de pantalla que procesa una señal de entrada para generar una imagen, en el que la señal de entrada incluye sucesivas tramas de datos, en el que cada una de las sucesivas tramas de datos definen una pluralidad de líneas transmitidas sucesivamente de valores de imagen, en el que la pluralidad de líneas transmitidas sucesivamente tienen una dirección de línea, comprendiendo el sistema de pantalla:

una pantalla direccionada en forma activa para visualizar la imagen, en la que la pantalla direccionada en forma activa tiene M primeros electrodos y N segundos electrodos, los cuales se entrecruzan entre sí en puntos de intersección que forman los píxeles, y en donde los N segundos electrodos se encuentran en una dirección correspondiente a la mencionada dirección de las líneas;

una memoria de video que comprende:

una memoria temporal de una línea, acoplada a la mencionada señal de entrada, para acumular una línea almacenada que comprende una línea de la pluralidad de líneas transmitidas sucesivamente de los valores de imagen; y

una memoria temporal de una trama, acoplada a la mencionada memoria de una línea, para almacenar una trama de datos que comprende N líneas almacenadas;

un controlador, acoplado a la mencionada memoria de video, en el que el mencionado controlador transfiere la línea almacenada de la memoria temporal de una línea a la memoria temporal de una trama después de que la línea almacenada esté almacenada completamente en la mencionada memoria temporal de una línea, y generando una función independiente de la imagen predeterminada que tiene al menos M valores durante un intervalo de tiempo;

un motor de cálculo, acoplado al mencionado controlador y la mencionada memoria de video, en el que el mencionado motor de cálculo calcula una señal de salida dependiente de la imagen durante el intervalo de tiempo, y en donde la señal de salida dependiente de la imagen tiene N valores, y en el que cada uno de los N valores están determinados a partir de la función independiente de la imagen predeterminada y uno de los N conjuntos de valores de imagen, y en el que el mencionado motor de cálculo lee cada uno de los N conjuntos de valores de imagen a partir de la respectiva línea de las N líneas almacenadas en la mencionada memoria temporal de una trama;

un primer elemento excitador, acoplado al mencionado controlador y a la pantalla direccionada en forma activa, en el que durante el intervalo de tiempo el primer elemento excitador genera M primeros voltajes que están acoplados a los M primeros electrodos, y en el que cada uno de los M primeros voltajes es proporcional a un valor respectivo de los mencionados al menos M valores; y

un segundo elemento excitador, acoplado al mencionado motor de cálculo y a la pantalla direccionada en forma activa, en el que durante el intervalo de tiempo el mencionado segundo elemento excitador genera N segundos voltajes, los cuales están acoplados a los N segundos electrodos, y en el que cada uno de los N segundos voltajes es proporcional a un respectivo valor de los N valores mencionados.

2. El sistema de pantalla de acuerdo con la reivindicación 1, en el que le mencionado controlador transfiere la línea almacenada en la mencionada memoria temporal de una trama mientras que el mencionado motor de cálculo no esté leyendo uno de los N conjuntos de los valores de imagen de una línea de la pluralidad de líneas almacenadas en la mencionada memoria temporal de tramas, que corresponda a la línea almacenada memorizada en la mencionada memoria temporal de una línea.

3. El sistema de pantalla de la reivindicación 1, en el que la mencionada memoria temporal de una línea comprende una memoria temporal de una línea para almacenar una parte predeterminada de una línea de la pluralidad de líneas transmitidas sucesivamente de los valores de imagen.

4. El sistema de pantalla de la reivindicación 1, en el que la mencionada memoria temporal de una trama comprende una memoria temporal de una línea para almacenar una parte predeterminada de una línea de la pluralidad de líneas transmitidas sucesivamente de los valores de imagen.

5. El sistema de pantalla de la reivindicación 1, en el que M y N son enteros positivos predeterminados, y en donde la duración total de P intervalos de tiempo es substancialmente equivalente a una duración de una de las sucesivas tramas de datos, y en el que P es una potencia integral de 2, y en el que P es mayor que M.

6. El sistema de pantalla de acuerdo con la reivindicación 1, en el que la función independiente de la imagen predeterminada es una función de una pluralidad de funciones independientes de la imagen predeterminada ortonormal, y en el que cada uno de los N valores mencionados tiene un grupo de un grupo de valores que comprenden -1 y +1.

7. El sistema de pantalla de acuerdo con cualquiera de las reivindicaciones 1 a 6, en el que:

la pluralidad de líneas transmitidas sucesivamente son de una dirección de las columnas;

las líneas de los valores de imagen son columnas de valores de imagen;

los primeros electrodos son electrodos de las filas;

los segundos electrodos son electrodos de las columnas;

la memoria temporal de una línea es una memoria de una columna;

la línea almacenada es una columna almacenada;

el primer elemento excitador es un elemento excitador de fila;

los primeros voltajes son voltajes de filas;

los primeros electrodos son electrodos de filas;

el segundo elemento excitador es un elemento excitador de columna;

los segundos voltajes son voltajes de columnas; y

los segundos electrodos son electrodos de columnas.

8. Un dispositivo electrónico, que comprende:

un sistema de pantalla de acuerdo con cualquiera de las reivindicaciones 1 a 7;

un microcomputador, acoplado al sistema de pantalla, para transmitir la señal de entrada; y

un armazón acoplado al microcomputador y al sistema de pantalla para soportar y proteger el microcomputador y el sistema de pantalla.

9. Un método de procesamiento de una señal de entrada para generar una imagen en una pantalla direccionada activa en un dispositivo electrónico, en el que la señal de entrada incluye tramas sucesivas de datos, en el que cada una de las tramas sucesivas comprende N líneas transmitidas sucesivamente de valores de la imagen, y en el que las N líneas transmitidas sucesivamente tienen un dirección de línea, comprendiendo el método las etapas de:

acumular en una memoria temporal de una línea una línea almacenada que comprende una línea de la pluralidad de líneas transmitidas sucesivamente de los valores de imagen;

transferir la línea almacenada a una memoria temporal de una trama que almacena una trama de datos que comprende N líneas de las mencionadas líneas almacenadas después de que la línea almacenada esté acumulada completamente en la mencionada etapa de acumulación;

generar una función independiente de la imagen predeterminada que tenga al menos M valores durante un intervalo de tiempo;

leer M valores de la imagen a partir de las N líneas almacenadas en la memoria temporal de una trama;

calcular uno de los N valores de una señal de salida dependiente de la imagen durante el intervalo de tiempo, en el que cada uno de los N valores está determinado a partir de la función independiente de la imagen predeterminada y por los M valores de la imagen leídos en la mencionada etapa de lectura;

repetir la mencionada etapa de lectura y la mencionada etapa de calculo N veces durante el intervalo de tiempo, utilizando una línea distinta de la N líneas almacenadas para cada repetición;

generar M primeros voltajes durante el intervalo de tiempo, los cuales están acoplados a los M primeros electrodos de la pantalla direccionada en forma activa, en la que cada uno de los M primeros voltajes es proporcional a un valor respectivo de al menos M valores de la función independiente de la imagen predeterminada; y

generar M segundos voltajes durante el intervalo de tiempo que estén acoplados a los N segundos electrodos de la pantalla direccionada en forma activa que tengan una dirección correspondiente a la dirección de las líneas, en el que cada uno de los N segundos voltajes es proporcional a un valor respectivo de los N valores.

10. El método de acuerdo con la reivindicación 9, en el que la mencionada etapa de transferencia no se ejecuta durante la mencionada etapa de lectura cuando la línea almacenada memorizada en la memoria temporal de una línea en la mencionada etapa de transferencia se corresponda con una de la pluralidad de líneas almacenadas en la mencionada memoria temporal de una trama en la mencionada etapa de lectura.