KR980700630A - 액티브 어드레스 디스플레이를 구동하는 방법 및 그 장치 (Driving Apparatus for an Active Addressed Display) - Google Patents

액티브 어드레스 디스플레이를 구동하는 방법 및 그 장치 (Driving Apparatus for an Active Addressed Display) Download PDF

Info

Publication number
KR980700630A
KR980700630A KR1019970703446A KR19970703446A KR980700630A KR 980700630 A KR980700630 A KR 980700630A KR 1019970703446 A KR1019970703446 A KR 1019970703446A KR 19970703446 A KR19970703446 A KR 19970703446A KR 980700630 A KR980700630 A KR 980700630A
Authority
KR
South Korea
Prior art keywords
image
values
storage
buffer
line
Prior art date
Application number
KR1019970703446A
Other languages
English (en)
Other versions
KR100230717B1 (ko
Inventor
레이몬드 엘. 쥬니어 바레트
Original Assignee
존 에이취. 무어
모토롤라, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 에이취. 무어, 모토롤라, 인크. filed Critical 존 에이취. 무어
Publication of KR980700630A publication Critical patent/KR980700630A/ko
Application granted granted Critical
Publication of KR100230717B1 publication Critical patent/KR100230717B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Traffic Control Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

표시시시템(500)은 이미지를 발생시키기 위하여 입력신호를 처리한다. 입력신호는 이미지값을 포함하는 라인들을 한정하는 연속적인 프레임을 포함하며 라인 방향을 갖는다. 이미지를 표시하기 위한 디스플레이(100)는 상기 라인 방향에 대응하는 방향의 제2 전극(104)을 가진다. 데이터 프레임을 저장하는 비디오 메모리(640)는 단일 라인버퍼(602)와 단일 프레임버퍼(608)를 포함한다. 콘트롤러(622)는 비디오 메모리(640)속으로의 데이터 프레임의 저장을 제어하며, 타임슬롯 동안에 설정 이미지 독립함수를 발생시킨다. 계산기기(632)는 타임슬롯 동안에 값을 갖는 이미지종속 출력신호를 계산한다. 상기 각 값은 설정 이미지독립함수 및 비디오 메모리(640)에 저장된 라인의 하나로부터의 이미지값으로부터 결정된다.

Description

액티브 어드레스 디스플레이를 구동하는 방법 및 그 장치(Driving Apparatus for an Active Addressed Display)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 바람직한 실시예에 따른 월시(Walsh) 함수의 88 매트릭스이다.
제4도는 본 발명의 바람직한 실시예에 따른 제3도의 월시(Walsh) 함수에 일치하는 구동신호를 나타낸다.
제5도는 본 발명의 바람직한 실시예에 따른 표시시스템의 전기적 블록도이다.
제6도는 본 발명의 바람직한 실시예에 따른 표시시스템의 처리시스템에 관한 전기적 블록도이다.
제7도는 본 발명의 바람직한 다른 실시예에 따른 표시시스템의 전기적 블록도이다.
제8도는 본 발명의 바람직한 다른 실시예에 따른 처리시스템의 알엠에스 보정인자 계산기의 전기적 블록도이다.

Claims (14)

  1. 이미지를 발생시키도록 입력신호를 처리하는 것으로, 상기 입력신호가 데이터의 연속적인 프레임을 포함하며, 데이터의 각 연속적인 프레임은 이미지값의 복수개의 연속적인 전달라인을 한정하고, 상기 복수개의 연속적인 전달 라인이 라인 방향을 갖는 디스플레이 시스템에 있어서, A) 상기 이미지를 표시하기 위한 것으로, 화소를 형성하는 교차점에서 서로 가로지르는 복수개의 제1 전극과 제2 전극을 구비하며, 복수개의 제2 전극이 라인방향에 대응하는 방향으로 된 액티브 어드레스 디스플레이; B) B-1) 상기 입력 신호에 연결되는 것으로, 복수개의 연속적인 이미지값의 전송라인의 하나를 구비하는 저장라인을 축적하기 위한 단일 라인버퍼 및 B-2) 상기 단일 라인버퍼에 연결되는 것으로, 복수개의 저장라인을 구비하는 데이터 프레임을 저장하기 위한 단일 프레임버퍼를 포함하는 비디오 메모리; C) 상기 비디오 메모리에 연결되는 것으로, 상기 저장라인이 상기 단일 라인버퍼에 완전히 저장된 후 상기 단일 라인버퍼로부터 저장라인을 상기 단일 프레임버퍼로 전달하며, 타임슬롯 동안에 적어도 M값을 갖는 설정 이미지독립함수를 발생시키는 콘트롤러; D) 상기 콘트롤러와 비디오 메모리에 연결되는 것으로, 타임슬롯 동안에 이미지종속 출력신호를 계산하고, 상기 이미지종속 출력신호가 N값을 가지며, 상기 N값의 각각이 상기 설정 이미지독립함수와 N세트의 이미지값의 하나로부터 결정되고, 상기 계산기기가 상기 단일 프레임버퍼 내에 저장된 복수개의 저장라인의 다른 하나로부터 N세트의 이미지값의 각각을 판독하는 계산기기; E) 상기 콘트롤러 및 상기 액티브 어드레스 디스플레이에 연결되는 것으로, 타임슬롯 동안에 M 제1 전극에 연결된 M 제1 전압을 발생시키고, M 제1 전압의 각각이 상기 적어도 M값의 하나에 비례하는 제1 구동기 요소; 및 F) 상기 계산기기 및 상기 액티브 어드레스 디스플레이에 연결되는 것으로, 타임슬롯 동안에 N 제2 전극에 연결된 N 제2 전압을 발생시키고, N 제2 전압의 각각이 상기 N값의 하나에 비례하는 제2 구동기 요소를 구비하는 것을 특징으로 하는 표시시스템.
  2. 제1항에 있어서, 상기 콘트롤러는, 상기 계산기기가 상기 단일 라인버퍼에 저장된 저장라인에 대응하는 상기 프레임버퍼에 저장된 복수개의 상기 저장라인의 하나로부터 N세트의 이미지값의 하나를 판독하지 않는 동안에 상기 단일 프레임버퍼로 상기 저장라인을 전달하는 것을 특징으로 하는 표시시스템.
  3. 제1항에 있어서, 상기 단일 라인버퍼는 이미지값의 복수개의 연속적인 전송라인의 하나의 소정 부분을 저장하기 위한 부분 단일 라인버퍼를 구비하는 것을 특징으로 하는 표시시스템.
  4. 제1항에 있어서, 상기 단일 프레임버퍼는 이미지값의 복수개의 연속적인 전송라인의 하나의 소정 부분을 저장하기 위한 부분 단일 프레임버퍼를 구비하는 것을 특징으로 하는 표시시스템.
  5. 제1항에 있어서, M과 N은 소정의 양의 정수이며, P 타임슬롯의 전체 지속시간은 기본적으로 연속적인 프레임 데이터의 하나의 지속시간과 거의 동일하며, P는 2의 정수 제곱(integral power)이며, P는 M보다 큰 것을 특징으로 하는 표시시스템.
  6. 제1항에 있어서, 상기 설정 이미지독립함수는 복수의 정사영(orthonormal) 설정 이미지독립함수의 하나이며, N값의 각각은 -1 및 +1로 구성된 값의 그룹의 하나인 것을 특징으로 하는 표시시스템.
  7. 이미지를 발생시키도록 입력신호를 처리하는 것으로, 입력신호가 데이터의 연속적인 프레임을 포함하며, 각 연속적인 데이터 프레임은 이미지값의 연속적인 복수개의 전달라인을 한정하는 디스플레이 시스템에 있어서, A) 이미지를 표시하기 위한 것으로, 액티브 어드레스 디스플레이가 화소를 형성하는 교차점에서 서로 교차하는 복수개의 로우전극과 칼럼전극을 갖는 액티브 어드레스 디스플레이; B) B-1) 상기 입력신호에 연결되는 것으로, 복수개의 연속적인 이미지값의 전송칼럼의 하나를 구비하는 저장칼럼을 축적하기 위한 단일 칼럼버퍼 및 B-2) 상기 단일 칼럼버퍼에 연결되는 것으로, 복수개의 저장칼럼을 구비하는 데이터 프레임을 저장하기 위한 단일 프레임버퍼를 포함하는 비디오 메모리; C) 상기 비디오 메모리에 연결되는 것으로, 상기 저장칼럼이 상기 단일 칼럼버퍼에 완전히 저장된 후 상기 단일 칼럼버퍼로부터 저장칼럼을 상기 단일 프레임버퍼로 전달하며, 타임슬롯 동안에 적어도 M값을 갖는 설정 이미지독립함수를 발생시키는 콘트롤러; D) 상기 콘트롤러와 비디오 메모리에 연결되는 것으로, 타임슬롯 동안에 이미지종속 출력신호를 계산하고, 상기 이미지종속 출력신호가 N값을 가지며, 상기 N값의 각각은 상기 설정 이미지독립함수와 N세트의 이미지값의 하나로부터 결정되며, 상기 계산기기가 상기 단일 프레임버퍼 내에 저장된 복수개의 저장칼럼의 다른 하나로부터 N세트의 이미지값의 각각을 판독하는 계산기기; E) 상기 콘트롤러와 액티브 어드레스 디스플레이에 연결되는 것으로, M 로우전극에 연결된 M 로우전압을 발생시키고, 타임슬롯 동안에 M 로우전압의 각각이 상기 적어도 M값의 하나에 비례하는 로우 구동기 요소; 및 F) 상기 계산기기와 상기 액티브 어드레스 디스플레이에 연결되는 것으로, 칼럼 구동기 요소가 N 칼럼 전극에 연결된 N 칼럼 전압을 발생시키고, 타임슬롯 동안에 N 칼럼 전압의 각각이 상기 N값의 하나에 비례하는 칼럼 구동기 요소를 구비하는 것을 특징으로 하는 표시시스템.
  8. 입력신호가 데이터의 연속적인 프레임을 포함하며, 각 연속적인 데이터 프레임은 이미지값의 연속적인 복수개의 전달라인을 한정하며, 상기 복수개의 연속적인 전달 라인이 라인 방향을 갖는, 액티브 어드레스 디스플레이상에 이미지를 발생시키도록 입력신호를 처리하는 전자장치에서의 사용방법에 있어서, 복수개의 연속적인 이미지값의 전송라인의 하나를 구비하는 저장라인을 단일 라인버퍼에 축적하는 단계; 저장라인이 상기 축적단계에서 완전히 축적된 후 복수개의 저장라인을 구비하는 데이터 프레임을 저장하는 단일 프레임버퍼로 상기 저장라인을 전송하는 단계; 타임슬롯 동안에 적어도 M값을 갖는 설정 이미지독립함수를 발생시키는 단계; 상기 단일 프레임버퍼에 저장된 복수개의 저장라인의 하나로부터 복수개의 이미지값을 판독하는 단계; 각 N값이 설정 이미지 독립함수와 상기 판독단계에서 판독된 복수개의 이미지값으로부터 결정되며, 타임슬롯 동안에 이미지종속 출력신호의 N값의 하나를 계산하는 단계; 각 반복을 위한 상기 복수개의 저장라인의 다른 하나를 사용하여 타임슬롯 동안에 상기 판독 단계 및 계산단계를 N회 반복하는 단계; M 제1 전압의 각각이 상기 설정 이미지 독립함수의 적어도 M값의 하나에 비례하며, 액티브 어드레스 디스플레이의 M 제1 전극에 연결되는 M 제1 전압을 타임슬롯 동안에 발생시키는 단계; 및 각 N 제2 전압이 N값의 하나에 비례하며, 라인방향에 대응하는 방향을 갖는 액티브 어드레스 디스플레이의 N 제2 전극에 연결되는 N 제2 전압을 타임슬롯 동안에 발생시키는 단계; 를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 전달단계는, 상기 전달단계에서 단일 라인버퍼에 저장된 저장라인이 상기 판독단계에서 상기 단일 프레임버퍼에 저장된 복수개의 저장라인의 하나에 대응할 때 상기 판독단계 동안에 수행되지 않는 것을 특징으로 하는 방법.
  10. A) 각 데이터 프레임이 복수개의 연속적인 이미지값의 전송라인을 한정하며, 상기 복수개의 연속적인 전송라인이 라인 방향을 갖는 연속적인 프레임 데이터를 포함하는 입력신호를 전송하기 위한 마이크로컴퓨터; B) B-1) 액티브 어드래스 디스플레이가 화소를 형성하는 교차점에서 서로 교차하는 복수개의 제1 전극과 제2 전극을 구비하며, 복수개의 제2 전극이 라인방향에 대응하는 방향으로 된 이미지를 표시하기 위한 액티브 어드레스 디스플레이; B-2) B-2.1) 복수개의 연속적인 이미지값의 전송라인의 하나를 구비하는 저장라인을 축적하기 위한 상기 입력신호에 연결된 단일 라인버퍼 및, B-2.2) 복수개의 저장라인을 갖는 데이터 프레임을 저장하기 위한 상기 단일 라인 버퍼에 연결된 단일 프레임버퍼를 포함하며, 상기 입력 신호에 연결되는 비디오 메모리; B-3) 상기 비디오 메모리에 연결되는 것으로, 상기 저장라인이 상기 단일 라인버퍼에 완전히 저장된 후 상기 단일 라인버퍼로부터 저장라인을 상기 단일 프레임버퍼로 전달하며, 타임슬롯 동안에 적어도 M값을 갖는 설정 이미지독립함수를 발생시키는 콘트롤러; B-4) 상기 콘트롤러와 비디오 메모리에 연결되는 것으로, 타임슬롯 동안에 이미지종속 출력신호를 계산하고, 상기 이미지종속 출력신호가 N값을 가지며, 상기 N값의 각각이 상기 설정 이미지독립함수와 N세트의 이미지값의 하나로부터 결정되며, 상기 단일 프레임버퍼 내에 저장된 복수개의 저장라인의 다른 하나로부터 N세트의 이미지값의 각각을 판독하는 계산기기; B-5) 타임슬롯 동안에 제1 구동기 요소가 M 제1 전극에 연결된 M 제1 전압을 발생시키고, M 제1 전압의 각각이 상기 적어도 M값의 하나에 비례하는 상기 콘트롤러 및 상기 액티브 어드레스 디스플레이에 연결된 제1 구동기 요소; 및 B-6) 타임슬롯 동안에 제2 구동기 요소가 N 제2 전극에 연결된 N 제2 전압을 발생시키고, N 제2 전압의 각각이 상기 N값의 하나에 비례하는 상기 계산기기 및 상기 액티브 어드레스 디스플레이에 연결된 제2 구동기 요소를 포함하며, 상기 마이크로컴퓨터에 연결되고, 이미지를 발생시키기 위해 입력신호를 처리하는 표시시스템; C) 상기 마이크로컴퓨터와 표시시스템에 연결되며, 상기 마이크로컴퓨터와 표시시스템을 지지 및 보호하기 위한 엠클로저(enclosure)를 구비하는 것을 특징으로 하는 전자장치.
  11. 제10항에 있어서, 상기 콘트롤러는, 상기 계산기기가 상기 단일 라인버퍼에 저장된 저장라인에 대응하는 상기 단일 프레임버퍼에 저장된 복수개의 저장라인의 하나로부터 N세트의 이미지값의 하나를 판독하지 않는 동안에 상기 저장라인을 상기 단일 프레임버퍼에 전달하는 것을 특징으로 하는 전자장치.
  12. 제10항에 있어서, 상기 단일 라인버퍼는 복수개의 이미지값의 전송라인의 하나의 소정 부분을 저장하기 위한 부분 단일 라인버퍼를 구비하는 것을 특징으로 하는 전자장치.
  13. 제10항에 있어서, 상기 단일 프레임버퍼는 복수개의 이미지값의 전송라인의 하나의 소정 부분을 저장하기 위한 부분 단일 프레임버퍼를 구비하는 것을 특징으로 하는 전자장치.
  14. 제10항에 있어서, M과 N은 설정된 양의 정수이며, P 타임슬롯의 전체 지속시간은 기본적으로 연속적인 프레임 데이터의 하나의 지속시간과 같으며, P는 2의 정수 제곱이며, P는 M 보다 큰 것을 특징으로 하는 전자장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970703446A 1994-11-23 1995-11-22 액티브 어드레스 디스플레이를 구동하는 방법 및 그 장치 KR100230717B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/344,052 1994-11-23
US08/344,052 1994-11-23
US08/344,052 US5563623A (en) 1994-11-23 1994-11-23 Method and apparatus for driving an active addressed display

Publications (2)

Publication Number Publication Date
KR980700630A true KR980700630A (ko) 1998-03-30
KR100230717B1 KR100230717B1 (ko) 1999-11-15

Family

ID=23348833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703446A KR100230717B1 (ko) 1994-11-23 1995-11-22 액티브 어드레스 디스플레이를 구동하는 방법 및 그 장치

Country Status (11)

Country Link
US (1) US5563623A (ko)
EP (1) EP0793841B1 (ko)
JP (1) JP3082244B2 (ko)
KR (1) KR100230717B1 (ko)
CN (1) CN1097813C (ko)
AU (1) AU4287696A (ko)
DE (1) DE69533754T2 (ko)
ES (1) ES2231794T3 (ko)
PT (1) PT793841E (ko)
TW (1) TW287268B (ko)
WO (1) WO1996016394A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786756B1 (en) * 1996-01-23 2009-03-25 Hewlett-Packard Company, A Delaware Corporation Data transfer arbitration for display controller
US6496536B2 (en) * 1999-03-25 2002-12-17 Qualcomm, Incorporated System and method for estimating power
JP2002057651A (ja) * 2000-08-11 2002-02-22 Advantest Corp 多重信号の物理量表示装置、方法、記録媒体
GB0206093D0 (en) * 2002-03-15 2002-04-24 Koninkl Philips Electronics Nv Display driver and driving method
JP4794801B2 (ja) 2002-10-03 2011-10-19 ルネサスエレクトロニクス株式会社 携帯型電子機器の表示装置
JP4328703B2 (ja) * 2004-10-13 2009-09-09 Ｎｅｃ液晶テクノロジー株式会社 表示装置、そのモード判定装置及びモード判定方法
KR101228111B1 (ko) * 2006-11-01 2013-02-01 삼성전자주식회사 움직임 보상을 위한 더블 레지스터 어레이 버퍼
US8130232B2 (en) * 2008-06-17 2012-03-06 Nuvoton Technology Corporation Drawing control method, drawing control apparatus, and drawing control system for embedded system
US10657873B2 (en) * 2017-01-12 2020-05-19 Synaptics Japan Gk System and method for subpixel rendering and display driver

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3416610A1 (de) * 1984-05-05 1985-11-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Pufferspeicher fuer eine eingangsleitung einer digitalen vermittlungsstelle
US4811245A (en) * 1985-12-19 1989-03-07 General Electric Company Method of edge smoothing for a computer image generation system
IL79822A (en) * 1985-12-19 1990-03-19 Gen Electric Method of comprehensive distortion correction for a computer image generation system
GB8630887D0 (en) * 1986-12-24 1987-02-04 Philips Electronic Associated Encoding & displaying pictures
DE3875983T2 (de) * 1987-03-04 1993-04-15 Hitachi Ltd Geraet zur wiedergabe von videosignalen geringer aufloesung auf videomonitoren hoher aufloesung.
DE3884442T2 (de) * 1987-04-15 1994-02-17 Sharp Kk Flüssigkristallanzeigegerät.
CA1319767C (en) * 1987-11-26 1993-06-29 Canon Kabushiki Kaisha Display apparatus
US5018076A (en) * 1988-09-16 1991-05-21 Chips And Technologies, Inc. Method and circuitry for dual panel displays
US5236412A (en) * 1989-07-21 1993-08-17 Iomed, Inc. Rehydratable product and method of preparation thereof
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
JP3582082B2 (ja) * 1992-07-07 2004-10-27 セイコーエプソン株式会社 マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置
US5481651A (en) * 1993-04-26 1996-01-02 Motorola, Inc. Method and apparatus for minimizing mean calculation rate for an active addressed display

Also Published As

Publication number Publication date
EP0793841B1 (en) 2004-11-10
EP0793841A4 (en) 1998-04-29
PT793841E (pt) 2005-02-28
WO1996016394A1 (en) 1996-05-30
EP0793841A1 (en) 1997-09-10
US5563623A (en) 1996-10-08
DE69533754D1 (de) 2004-12-16
JP3082244B2 (ja) 2000-08-28
CN1097813C (zh) 2003-01-01
AU4287696A (en) 1996-06-17
DE69533754T2 (de) 2005-10-27
TW287268B (ko) 1996-10-01
KR100230717B1 (ko) 1999-11-15
JPH10501632A (ja) 1998-02-10
ES2231794T3 (es) 2005-05-16
CN1164291A (zh) 1997-11-05
MX9703733A (es) 1997-09-30

Similar Documents

Publication Publication Date Title
US7312777B2 (en) Liquid crystal display device and driving method thereof
JP4547047B2 (ja) 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用
US6977636B2 (en) Liquid crystal display device driving method
JP4564222B2 (ja) 液晶マトリックス表示装置用制御回路
JP4953228B2 (ja) 液晶表示装置の駆動回路及び駆動方法
US20060125835A1 (en) DMA latency compensation with scaling line buffer
JPH09127917A (ja) 液晶表示装置
KR960009610A (ko) 영상 스케일링 필터 및 비디오 스케일링을 제공하는 방법
US9123301B2 (en) Electro-optical device
KR980700630A (ko) 액티브 어드레스 디스플레이를 구동하는 방법 및 그 장치 (Driving Apparatus for an Active Addressed Display)
US20070195040A1 (en) Display device and driving apparatus thereof
KR101415564B1 (ko) 표시 장치의 구동 장치 및 방법
ATE345559T1 (de) Treiberschaltung für nichtlineare anzeigevorrichtungen mit direktzugriffspeicher für statischen bildinhalt
US20080272994A1 (en) Apparatus for controlling the liquid crystal display
US6636196B2 (en) Electro-optic display device using a multi-row addressing scheme
JP2506582B2 (ja) アクティブ液晶表示装置
JPH04142591A (ja) 液晶表示装置
JP3192547B2 (ja) 液晶表示装置の駆動方法
JP3133620B2 (ja) 半導体メモリ及びこれを用いた表示装置の駆動回路
KR950030036A (ko) 단순매트릭스형액정표시장치의 구동장치 및 구동방법
JP2003234980A (ja) 液晶表示装置及びその信号補正回路
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
KR100818748B1 (ko) 디스플레이 구동 회로 및 그 구동 방법
JPS592076A (ja) 画像表示装置
WO2002045064A3 (en) Liquid crystal display imager and clock reduction method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee