ES2190387T3 - Aparato y metodo para recibir emisiones de radiodifusion digitales por satelite. - Google Patents
Aparato y metodo para recibir emisiones de radiodifusion digitales por satelite.Info
- Publication number
- ES2190387T3 ES2190387T3 ES01930190T ES01930190T ES2190387T3 ES 2190387 T3 ES2190387 T3 ES 2190387T3 ES 01930190 T ES01930190 T ES 01930190T ES 01930190 T ES01930190 T ES 01930190T ES 2190387 T3 ES2190387 T3 ES 2190387T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- phase
- modulation
- psk modulation
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0012—Modulated-carrier systems arrangements for identifying the type of modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Television Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
Aparato para la recepción de emisiones digitales BS, que regenera un portador por un bucle de regeneración del portador y establece sincronización de fase para decodificar una señal de modulación PSK regenerada a partir de una señal modulada a una señal digital, caracterizado porque una fase de un punto de señal indicado por la señal de modulación PSK emitida de dicho bucle de regeneración del portador es desplazada por una fase determinada en base al tipo de técnica de modulación PSK aplicada a una señal recibida y a un error de fase contenido en la señal de modulación PSK, siendo a continuación decodificada la señal digital, y el portador es regenerado en base a un error de fase detectado al llevar a cabo solamente recepción de ráfaga en un intervalo de señal predeterminado.
Description
Aparato y método para recibir emisiones de
radiodifusión digitales por satélite.
La presente invención se refiere a un aparato
para la recepción de emisiones de radiodifusión digitales por BS,
adecuado para la recepción de emisiones de radiodifusión digitales
por BS y, más particularmente, se refiere a un aparato para la
recepción de emisiones de radiodifusión digitales por BS mediante el
cual es posible un funcionamiento de recepción estable.
El aparato para recepción de emisiones de
radiodifusión digital por BS para recibir las emisiones de
radiodifusión digitales por BS (satélite de radiodifusión) recibe
una señal transmitida por tiempo compartido, mediante el uso de una
serie de técnicas de modulación de las modulaciones PSK de
multifase, tales como la modulación 8 PSK (modulación por
desplazamiento de fase), modulación QPSK (PSK en cuadratura), o bien
modulación BPSK (PSK binaria) con el procedimiento de tiempo
compartido. El aparato para recibir la emisión de radiodifusión
digital por BS regenera la portadora mediante la detección del error
de fase de la señal recibida, y demodula la señal digital.
Convencionalmente, el aparato para recibir la
emisión de radiodifusión digital por BS que regenera la portadora
mediante la utilización de un único circuito demodulador conmuta la
operación de recepción de acuerdo con la magnitud del valor del
factor CNR de la señal recibida. Por ejemplo, cuando el valor de CNR
es grande (en el instante de un CNR alto), ejecuta la recepción
continua mientras responde a todas las técnicas de modulación, y
detecta el error de fase y regenera la portadora. Por otra parte,
cuando el valor de CNR se encuentra aproximadamente en un grado
intermedio (en el instante de un valor medio del factor CNR),
ejecuta la recepción de la ráfaga de una señal sometida a la
modulación QPSK y una señal sometida a la modulación BPSK y detecta
el error de fase, y regenera la portadora. Adicionalmente, cuando el
valor de CNR es pequeño (en el instante de un CNR bajo), lleva a
cabo la recepción de la ráfaga de una señal sometida a la modulación
BPSK y detecta el error de fase, y regenera la portadora.
El documento
US-A-5696797 da a conocer un
demodulador para las señales de radiodifusión de satélite con un
bucle de regeneración de la portadora que comprende medios de
desplazamiento de fase para compensar los errores de fase inducidos
por los desplazamientos del efecto Doppler.
El documento WO0018077A (EP115237) da a conocer
un receptor de radiodifusión digital de satélite capaz de recepción
óptima de una señal cuando se conecta a una unidad exterior
arbitraria. Las características del ruido de fase de una unidad
exterior conectada a un receptor de radiodifusión digital de
satélite al recibir un símbolo de la ráfaga se estiman basándose en
la tasa de errores de bits de una señal de modulación 8PSK,
determinada por un decodificador Trellis cuando el valor de CNR
medido mediante un circuito de medida del CNR es igual al valor
predeterminado, y basado en las características del ruido de fase
estimadas de la unidad exterior, configurando un factor del
filtrado de un filtro en bucle insertado en el bucle regenerativo de
la portadora.
El documento WO9929075A (EP1054537) da a conocer
un demodulador jerárquico digital de transmisión que puede llevar a
cabo el establecimiento de un sincronismo estable y una demodulación
estable mediante la configuración de sus operaciones de
demodulación, basándose en el valor de C/N de recepción. El valor
C/N de recepción se mide mediante un circuito de medición de CNR al
recibir la salida demodulada de un circuito aritmético.
Adicionalmente, se menciona el artículo de Fines
y otros titulado "FULLY DIGITAL M-ARY PSK
AND M-ARY QAM DEMODULATORS FOR LAND MOBILE
SATELLITE COMMUNICATIONS" ("Demoduladores M-PSK
Y M-QAM totalmente digitales para las comunicaciones
mobiles terrestres por satélite"), ELECTRONICS AND COMMUNICATION
ENGINEERING JOURNAL, INSTITUTION OF ELECTRICAL ENGINEERS, vol. 3,
número 6, 1-12-1991, páginas
291-298, el cual expone que "una implementación
totalmente digital de módems digitales es la opción preferente de
los diseñadores de sistemas porque puede alcanzarse un alto
rendimiento con un costo razonable. El artículo explica las
características ventajosas inherentes en las implementaciones de un
demodulador totalmente digital. Se exponen también otras
características que son necesarias para los sistemas de
comunicaciones móviles por satélite. Se revisan las técnicas
descubiertas recientemente para la sincronización y detección de
los esquemas de modulación M-PSK y
M-QAM, haciendo énfasis en aquellas que se adaptan
adecuadamente para su implementación digital".
La figura 3 es un dibujo que indica un ejemplo de
la estructura de otros aparatos convencionales para recibir la
radiodifusión digital por BS.
En este caso, al llevar a cabo la recepción de
ráfagas de una señal, por ejemplo, se lleva a cabo una operación de
retención de la salida de un filtro en bucle (106) durante el
periodo en que se recibe una señal en que no se puede detectar el
error de fase.
Adicionalmente, el aparato para la recepción de
radiodifusión digital por BS conmuta a la operación de recepción de
acuerdo con una señal de instrucción de la conmutación generada por
una sección de decodificación (109).
La sección de decodificación (109) controla la
tasa de errores o similar después de llevar a cabo la decodificación
Trellis o similar (decodificación Viterbi en el caso de QPSK o
BPSK), y cuando la tasa de errores o similar llega a tener un valor
determinado previamente, genera una señal de instrucción de
conmutación para dar la orden de conmutación de la operación de
recepción.
En el aparato convencional, antes descrito, para
recibir emisiones de radiodifusión digital por BS, en el caso en
que no sea suficiente el rendimiento del convertidor de frecuencia
de la unidad exterior (término general formado por el acoplamiento
integral de una antena y un convertidor reductor de frecuencia),
cuando se conmuta la operación de recepción, el valor limite de CNR
puede cambiar, el cual es el punto en el que la corrección resulta
imposible cuando la señal digital demodulada está codificada en un
código conectado o bien la corrección se lleva a cabo mediante un
código de corrección de errores.
La figura 4 muestra las características límite
del CNR en el instante de un límite continuo de recepción de
señales 8PSK y BPSK para la característica de ruido de fase de un
oscilador local del convertidor reductor de frecuencia en la unidad
exterior (ODU).
De acuerdo con lo anterior, se observa la
característica "a" límite del CNR de la 8PSK y la
característica "c" límite del CNR de la señal BPSK en la
recepción continua en el instante de un cambio alto del CNR hasta
las características "b", "d" del CNR en la recepción de
ráfagas en el instante de un valor medio del CNR,
respectivamente.
En consecuencia, el valor del CNR en el punto de
conmutación al conmutar la operación de recepción es diferente,
existiendo el problema de que se provoca histéresis en la operación
de recepción.
Desde este punto de vista, se ha considerado
también la detección del grado del ruido de fase de la ODU o
similar, puesto que la fluctuación del valor del CNR en el punto de
conmutación está afectado por el ruido de fase de la ODU o similar,
aunque esto es técnicamente muy difícil. Además, incluso en el caso
en que se pueda detectar, no es seguro el poder impedir que se
produzca la histéresis completa.
La invención se ha creado debido a la situación
actual anteriormente descrita, y es un objeto el proporcionar un
aparato para recibir la radiodifusión digital por BS mediante el
cual pueda ser posible una operación de recepción estable.
De acuerdo con la invención, el objeto anterior
se consigue mediante un aparato según la reivindicación 1. La
realización preferente se reivindica en las reivindicaciones 2 a 5.
Particularmente, con el fin de conseguir el objeto anteriormente
descrito, el aparato para recibir la radiodifusión digital por BS de
la presente invención funciona de forma tal que, cuando regenera la
portadora mediante el bucle de regeneración de la portadora y
establece la sincronización de fase y decodifica la señal de
modulación PSK regenerada a partir de la señal modulada en una
señal digital, desplaza la fase de un punto de la señal indicado por
la señal de modulación PSK que se obtiene a la salida del bucle de
regeneración de la portadora, mediante la fase determinada sobre la
base del tipo de la técnica de modulación PSK aplicada a la señal
recibida y el error de fase contenido en la señal de modulación
PSK, y a continuación, decodifica la señal digital, y lleva a cabo
la recepción de las ráfagas solo en un intervalo de señal
especificado, y regenera la portadora en base al error de fase
detectado.
De acuerdo con la presente invención, es posible
desplazar la fase del punto de la señal indicado por la señal de
modulación PSK, que se obtiene a la salida del bucle de regeneración
de la portadora, mediante la fase determinada en base al tipo de la
técnica de modulación PSK aplicada a la señal recibida y el error de
fase contenido en la señal de modulación PSK. Consecuentemente, en
la recepción de las ráfagas, es posible reducir el efecto de la
tasa de errores debidos al ruido de fase de la ODU, y la operación
de recepción estable resulta posible mediante la realización de la
recepción de ráfagas en todos los instantes, independientemente de
la magnitud del valor del CNR y regenerando la portadora.
Más particularmente, en el caso de un aparato
receptor de las señales de radiodifusión digital por BS de la
presente invención, los medios de regeneración de la portadora
comprenden: un circuito generador de datos de formas de onda para
generar los datos de forma de onda indicando la portadora
regenerada; un circuito de cálculo complejo para la ejecución del
cálculo complejo de los datos de las formas de onda, generados por
el anterior circuito generador de datos de formas de onda y una
señal de modulación PSK regenerada a partir de la señal modulada;
un filtro limitador de banda para limitar una banda de una señal de
modulación PSK en la cual la fase de un punto de la señal está
ajustada por el cálculo complejo del circuito de cálculo complejo
descrito anteriormente; un circuito de bloqueo para bloquear la
señal de modulación PSK en la cual la banda está limitada por el
anteriormente descrito filtro de limitación de la banda; un circuito
detector de errores para detectar un error de fase mediante la
comparación de la fase de un punto de la señal, indicado por una
señal de modulación PSK bloqueada por el anteriormente descrito
circuito de bloqueo con una fase absoluta; y un filtro de bucle
para filtrar una señal de error que indica la magnitud de un error
de fase detectado por el circuito detector de errores anteriormente
descrito, y para suministrarlo al circuito generador de datos de
formas de onda anteriormente descrito.
Adicionalmente, tiene una serie de circuitos de
filtro para filtrar las señal de error, indicando la magnitud del
error de fase detectado por el circuito detector de errores
anteriormente descrito, solo en el intervalo de la señal
correspondiente al tipo de la técnica de modulación PSK aplicada a
la señal recibida, y se caracteriza porque los medios de
desplazamiento de fase anteriormente descritos desplazan la fase de
un punto de señal indicado por la señal de modulación PSK, en una
fase correspondiente a la señal de error filtrada por la
anteriormente descrita serie de circuitos de filtro.
Además, más preferentemente, los medios de
decodificación anteriormente descritos tienen medios de
decodificación de datos de control para decodificar los datos
indicando la estructura múltiplex de una trama formada por la señal
digital decodificada, a partir de una señal de modulación PSK, y los
medios de generación de la señal de identificación para generar una
señal de identificación de la modulación, indicando la técnica de
modulación PSK aplicada a una señal recibida identificada por los
datos decodificados por los medios de decodificación de datos de
control anteriormente descritos, y la anterior serie de circuitos de
filtro descrita recibe la señal de identificación de modulación,
generada por los medios de generación de la señal de identificación
anteriormente descritos, e identifican el tipo de la técnica de
modulación PSK aplicada a la señal recibida, y los medios de
desplazamiento de fase anteriormente descritos seleccionan la señal
de error filtrada por la serie de circuitos de filtro anteriormente
descritos, de acuerdo con la técnica de modulación PSK identificada
a partir de la señal de identificación de la modulación generada por
los medios de generación de señal de identificación anteriormente
descritos, y desplazan la fase de un punto de la señal indicado por
la señal de modulación PSK, en una fase correspondiente a la señal
de error seleccionada.
Adicionalmente, el aparato de la presente
invención tiene medios de detección del patrón para detectar el
patrón de sincronización de la trama a partir de la señal de
modulación PSK, en la cual la fase se desplaza mediante los medios
de desplazamiento de fase anteriormente descritos, y está
caracterizado porque el proceso de fase absoluta anteriormente
descrito significa las fases absolutas de la señal de modulación
PSK, de acuerdo con el caso en que se invierta el patrón de
sincronización de fases detectado por los medios de detección del
patrón anteriormente descritos.
La presente invención puede comprender también el
método según la reivindicación 6.
La figura 1 es un dibujo, a modo de ejemplo, de
la estructura de las tramas en la técnica de modulación
jerárquica;
la figura 2 es un dibujo que indica la estructura
de un aparato para recibir la emisión digital por BS, según una
realización de la presente invención;
la figura 3 es un dibujo que indica la estructura
de un aparato convencional para recibir la emisión digital por BS;
y
la figura 4 es un dibujo para explicar la
fluctuación del CNR límite con respecto al ruido de fase
característico de la unidad exterior (ODU), debido a la conmutación
de la operación de recepción del aparato convencional para recibir
la emisión digital por BS.
Se describirá, a continuación, con detalle un
aparato para recibir la emisión digital por BS según una realización
de la presente invención, haciendo referencia a los dibujos.
Este aparato para recibir la emisión digital por
BS recibe una señal en fase (I0) y una señal de fase en cuadratura
(QO) de la banda base que se obtiene a la salida mediante el
procesamiento de la señal BS-IF (frecuencia
intermedia de emisión por satélite), que es una señal modulada que
se obtiene mediante una señal de radio recibida y convertida en una
frecuencia menor, mediante una unidad exterior (ODU) o similar, para
la detección cuasi-síncrona con un detector de
cuadratura. Cada señal en fase (I0) y la señal de fase en cuadratura
(QO) recibidas por este aparato para la recepción de la emisión
digital por BS es una señal de modulación PSK (modulación por
desplazamiento de fase), que incluye una componente en fase y una
componente de fase en cuadratura de una portadora incluida en la
señal modulada. Posteriormente, a efectos de claridad, la señal en
fase se denomina como señal (I), y la señal de fase en cuadratura
se denomina señal (Q).
En el caso de una emisión digital por BS, la
trama está constituida de una forma en la que un número especificado
de símbolos es una unidad, y se utiliza una técnica de modulación
jerárquica en la forma de tiempo compartido, que se produce
mediante la combinación de técnicas de modulación con distintos
valores de CNR necesarios, tales como la modulación TC8PSK (8PSK
codificada con el sistema Trellis), modulación QPSK (PSK en
cuadratura), y modulación BPSK. Adicionalmente, en la señal digital
transmitida por la emisión digital por BS, se inserta un símbolo de
ráfaga, que hace que sea posible la demodulación cuando el valor del
CNR (relación de portadora/ruido) sea pequeño (en el instante de un
CNR bajo).
La figura 1 es un dibujo que muestra, a modo de
ejemplo, la estructura de las tramas en la técnica de modulación
jerárquica utilizada en la emisión digital por BS.
En el caso de la trama indicada en la figura 1,
una trama está compuesta por 39936 símbolos, e incluye una parte de
encabezado (HE) compuesta por 192 símbolos, una parte de la señal
principal (30) de 203 símbolos constituida como una serie de pares,
y una parte (31) del símbolo de la ráfaga de cuatro símbolos.
La parte (HE) del encabezamiento incluye un
patrón de sincronización de tramas (W1), (TD) de control del TMCC
(control de configuración de transmisión y multiplexado), y un
patrón de identificación de supertramas (W2) (o -W3-).
El patrón (W1) de sincronización de tramas
utiliza 20 bits especificados entre 32 bits, y es el que transmite
una palabra exclusiva para establecer la sincronización de tramas.
Suponiendo que esta única palabra para el establecimiento de la
sincronización de tramas es (S_{19}S_{18}S_{17}...
S_{1}S_{0}), se hace (S_{19}S_{18}S_{17}...
S_{1}S_{0}) = (11101100110100101000).
Los datos (TD) del TMCC son los datos de 128
símbolos que indican la configuración del multiplexado o similar de
la técnica de modulación multiplexados mediante tiempo
compartido.
El patrón (W2) de identificación de supertramas
es para la identificación del encabezado de la supertrama
constituida por ocho tramas, y utiliza 20 bits específicos en el
patrón de 32 símbolos. Además, en la parte (HE) del encabezado
correspondiente a siete tramas distintas además del encabezado, se
incluye un patrón (W3) de identificación de las supertramas,
constituido por la inversión del patrón (W2) de identificación de
las supertramas.
La parte principal de la señal (30) está sometida
a la modulación mediante cualquier técnica de modulación, tal como
la modulación TC8PSK, modulación QPSK y la modulación BPSK, y es
enviada en la forma de tiempo compartido mediante la trama como
unidad.
La parte (31) del símbolo de ráfaga es una señal
PN (pseudo-señal), la cual está sometida a la
modulación mediante la técnica de modulación BPSK y siendo repuesta
a cero en cada trama.
Con el fin de recibir la emisión de señales BS
utilizando dicha técnica de modulación jerárquica, según lo
indicado en la figura 2, el aparato para recibir la emisión digital
por BS de acuerdo con la realización de la invención, incluye un
circuito de cálculo complejo (11), un filtro FIR (12), un biestable
(13), y una sección de puesta en fase absoluta (14), una tabla (15)
de errores de fase de regeneración de la portadora, un filtro en
bucle (16), un NCO (17) (oscilador de frecuencia de control
numérico), el primer al tercer filtro (18) a (20), un circuito de
cálculo complejo selectivo (21), un circuito detector de patrón de
sincronización de tramas (22), una sección de decodificación (23),
una sección de decodificación TMCC (24), y un circuito generador de
sincronismos (25).
El circuito de cálculo complejo (11) está
compuesto por un circuito inversor y un circuito multiplicador o
similar, y lleva a cabo el cálculo para la eliminación del error de
fase y el error de frecuencia incluidos en la señal I (I0) y en la
señal Q (Q0).
Más particularmente, el circuito de cálculo
complejo (11) aplica el proceso de inversión o similar a los datos
de ondas sinusoidales de (sen\theta), recibidos del NCO (17), y
después, lo multiplica por la señal I (I0) y la señal Q (Q0) para
generar la señal I (RI) y la señal Q (RQ).
El circuito de cálculo complejo (11) envía la
señal I (RI) y la señal Q (RQ) generadas al filtro FIR (12).
El filtro FIR (12) es un filtro de reducción
gradual de la respuesta para limitar la banda de paso de la señal I
(RI) y la señal Q (RQ) recibidas desde el circuito de cálculo
complejo (11). La señal I (DI) y la señal Q (DQ) que pasan a través
del filtro FIR (12) quedan memorizadas en el biestable (13), y se
suministran a la sección puesta en fase absoluta (14) y a la tabla
de error de fase de regeneración de portadora (15).
La sección de puesta en fase absoluta (14) es la
correspondiente a la puesta en fase de la señal I (DI) y la señal Q
(DQ), suministradas desde el biestable (13), para generar la señal I
(ADI1) y la señal Q (ADQ1), y envía la señal I (ADI1) y la señal Q
(ADQ1) al circuito de cálculo complejo selectivo (21).
La tabla de error de fase de regeneración de
portadora (15) identifica la posición del punto de la señal en el
espacio de la señal (plano vectorial de I-Q) sobre
la base de la señal I (DI) y la señal Q (DQ) suministradas desde el
biestable (13), y genera una señal de error de fase (PED), indicando
el error de fase de la fase indicada por la posición del punto de
la señal y la fase absoluta.
La señal de error de fase (PED) generada por la
tabla de error de fase de regeneración de portadora (15) se aplana
en el filtro en bucle (16), y se suministra al NCO (17) como una
señal de ajuste de fase (L\Deltaf). Adicionalmente, la señal de
error de fase (PED) se aplana en el primer al tercer filtro (18) a
(20), y después, se suministra al circuito de cálculo complejo
selectivo (21).
El NCO (17) genera los datos de las ondas
sinusoidales de sen\theta y los datos de las ondas cosenoidales
de (cos\theta), que son los datos de las formas de onda a acumular
correspondientes a la señal de ajuste de fase (L\Deltaf)
suministrada desde el filtro en bucle (16), y siendo enviados al
circuito de cálculo complejo (11).
\newpage
Cada uno del primer al tercer filtro (18) a (20)
será el correspondiente para aplanar la señal de error de fase
(PED) enviada desde la tabla (15) de error de fase de regeneración
de portadora.
El primer filtro (18) filtra la señal de error de
fase (PED) enviada desde la tabla (15) de error de fase de
regeneración de portadora, durante un periodo en que se aplica la
modulación TC8PSK a la señal recibida, para generar una señal
(8PPED) de error de fase de ocho fases. El primer filtro (18) envía
a su vez la señal generada (8PPED) de error de fase de ocho fases,
al circuito (21) de cálculo complejo selectivo.
El segundo filtro (19) filtra la señal (PED) de
error de fase enviada desde la tabla (15) de error de fase de
regeneración de portadora, durante el periodo en que se aplica la
modulación QPSK a la señal recibida, para generar una señal (QPPED)
de la señal de error de fase de cuatro fases. El segundo filtro (19)
envía, a su vez, la señal generada (QPPED) de error de fase de
cuatro fases al circuito (21) de cálculo complejo selectivo.
El tercer filtro (20) filtra la señal (PED) de
error de fase enviada desde la tabla (15) de error de fase de
regeneración de portadora durante el periodo en que la modulación
BPSK se aplica a la señal recibida para generar una señal (8PPED)
de error de fase de dos fases. El tercer filtro (20) envía, a su
vez, la señal (BPPED) de error de fase de dos fase generada al
circuito de cálculo complejo selectivo (21).
El circuito de cálculo complejo selectivo (21)
lleva a cabo el cálculo para el ajuste de la fase de un punto de la
señal indicado por la señal I (ADI1) y la señal Q (ADQ1) recibidas
desde la sección de puesta en fase absoluta (14).
Más particularmente, el circuito de cálculo
complejo selectivo (21) identifica la técnica de modulación (TC8PSK,
o QPSK, o BPSK) aplicada a la señal recibida por las señales (A0),
(A1) de identificación de la modulación, recibida desde el circuito
generador de sincronismos (25). El circuito de cálculo complejo
selectivo (21) genera la señal I (ADI2) y la señal Q (ADQ2), en la
cual la fase de un punto de la señal se desplaza en la fase
correspondiente a la señal (8PPED) de error de fase de ocho fases, o
la señal (QPPED) de error de fase de cuatro fases, o la señal
(BPPED) de error de fase de dos fases, recibidas desde el primer a
tercer filtros (18) a (20), de acuerdo con la técnica de modulación
identificada. El circuito de cálculo complejo selectivo (21) envía
la señal I (ADI2) y la señal Q (ADQ2) recibidas al circuito detector
(22) del patrón de sincronización de tramas.
Además, cuando la sección (24) de decodificación
TMCC no puede decodificar los datos (TD) TMCC, el circuito de
cálculo complejo selectivo (21) envía la señal I (ADI1) y la señal Q
(ADQ2) recibida desde la sección (14) de puesta en fase absoluta al
circuito detector (22) de patrón de sincronización de tramas, al
igual que la señal I (ADI2) y la señal Q (ADQ2) tal como son,
respectivamente.
Adicionalmente, incluso aunque la sección de
puesta en fase absoluta (14) esté prevista entre el circuito de
cálculo complejo selectivo (21) y el circuito detector (22) del
patrón de sincronización de tramas, existirá un efecto similar al
del caso en que se proporcione entre el biestable (13) y el circuito
de cálculo complejo selectivo (21).
El circuito detector (22) del patrón de
sincronización de tramas es el correspondiente para la detección de
un patrón de sincronización de tramas (W1) incluido en la señal
digital transmitida, mediante la utilización de la técnica de
modulación jerárquica, y envía una señal que indica el instante de
tiempo en el cual se detecta el patrón (W1) de sincronización de
tramas a la sección de decodificación (24) TMCC y al circuito
generador de sincronismos (25).
Además, el circuito detector (22) del patrón de
sincronización de tramas envía una señal que indica si el patrón W1
de sincronización de tramas detectado está invertido o no con
respecto a la sección de puesta en fase absoluta (14).
Adicionalmente, el circuito detector (22) del
patrón de sincronización de tramas envía la señal I (ADI2) y la
señal Q (ADQ2) recibidas desde el circuito de cálculo complejo
selectivo (21) a la sección de decodificación (23).
La sección de decodificación (23) es la que
realiza la decodificación de la señal digital para la emisión
digital por BS, sobre la base de la señal I (ADI2) y la señal Q
(ADQ2), recibidas desde el circuito (22) detector del patrón de
sincronización de tramas. En este instante, la sección de
decodificación (23) extrae los datos (TD) de la sección TMCC en la
señal digital, y envía los mismos a la sección (23) de
decodificación TMCC.
La sección (24) de decodificación TMCC es la que
realiza la decodificación de los datos (TD) TMCC recibidos de la
sección de decodificación (23), para identificar la estructura de
las tramas (estructura del multiplexado) de la señal recibida. La
sección (24) de decodificación TMCC envía una señal para dar un
aviso de la estructura de tramas identificada al circuito generador
de sincronismos (25). Además, la sección (24) de decodificación
TMCC envía una señal para dar aviso de si los datos (TD) de TMCC han
sido decodificados o no en el circuito (21) de cálculo complejo
selectivo.
El circuito (25) generador de sincronismos genera
las señales de identificación de la modulación (A0), (A1) para
identificar la técnica de modulación (TC8PSK, o QPSK, o BPSK)
aplicada a la señal recibida, sobre la base de la señal recibida
del circuito (22) detector del patrón de sincronización de tramas y
la sección (24) de decodificación TMCC. El circuito (25) generador
de sincronismos envía las señales (A0), (A1) de identificación de
la modulación generada al circuito (21) de cálculo complejo
selectivo y a los filtros primero a tercero (18) a (20).
Además, el circuito generador de sincronismos
(25) genera una señal de sincronización BRTEN, la cual ordena la
conmutación de la operación de filtrado/retención para llevar a cabo
la recepción de las ráfagas, y la envía al filtro en bucle
(16).
Adicionalmente, el circuito generador de
sincronismos (25) genera una señal que controla la operación de
des-correlación o similar en el instante de la
restauración de la señal digital, y la envía a la sección de
decodificación
(23).
(23).
Se describirá a continuación el funcionamiento
del aparato para recibir la emisión digital por BS de acuerdo con
la realización de esta invención.
Este aparato para recibir la emisión digital por
BS hace posible el funcionamiento de una recepción estable,
mediante la desviación de la fase de un punto de la señal indicado
por la señal I (ADI1) y la señal Q (ADQ1), las cuales están puestas
en fase absoluta después de haber sido eliminado el error de fase o
error de frecuencia, mediante el bucle de regeneración de la
portadora, mediante la fase correspondiente a la técnica de
modulación aplicada a la señal recibida y a la magnitud del error
de fase.
En el caso de este aparato para recibir la
emisión digital por BS, el circuito de cálculo complejo (11), el
filtro FIR (12), el biestable (13), la tabla (15) del error de fase
de regeneración de la portadora, el filtro en bucle (16) y el NCO
(17) componen un bucle de regeneración de portadora para eliminar el
error de frecuencia de la portadora incluido en la señal I (I0) y
la señal Q (Q0) de la banda base recibida desde el detector de
cuadratura o similar.
Es decir, en primer lugar, el circuito de cálculo
complejo (11) recibe la señal I (I0) y la señal Q (Q0), obtenidas
mediante el procesamiento de la señal BS-IF,
obtenida por la conversión de reducción de frecuencia de las ondas
radioeléctricas recibidas por la unidad ODU (no indicada en el
dibujo) o similar, a la detección cuasi-síncrona
con el detector de cuadratura (no indicado en el dibujo) o
similar.
El circuito de cálculo complejo (11) lleva a cabo
el cálculo indicado en la Ecuación 1, mediante la utilización de
(sen\theta) de los datos de la onda sinusoidal y el (cos\theta)
de los datos de la onda cosenoidal recibidos de la unidad NCO (17),
y genera la señal I (RI) y la señal Q (RQ), en las cuales se ajustan
las fases:
RI = I0\ x\
cos\theta\ -\ Q0\ x\
sen\theta
Ecuación 1RQ =
I0\ x\ sen\theta\ +\ Q0\ x\
cos\theta
El circuito de cálculo complejo (11) introduce la
señal I (RI) y la señal Q (RQ) generadas en el filtro FIR (12) y
limita la banda, y las convierte en la señal I (DI) y la señal Q
(DQ). La señal I (DI) y la señal Q (DQ) quedan memorizadas mediante
el biestable (13), y se suministran a la sección de puesta en fase
absoluta (14) y a la tabla (15) de error de fase de regeneración de
la portadora.
La tabla (15) de error de fase de regeneración de
portadora identifica la posición del punto de la señal en el
espacio de la señal sobre la base de la señal I (DI) y la señal Q
(DQ) suministradas desde el biestable (13), y genera una señal
(PED) de error de fase, indicando el error de fase de la fase
indicada por la posición del punto de la señal y por la fase
absoluta.
La tabla (15) del error de fase de regeneración
de la portadora envía la señal (PED) del error de fase generada al
filtro en bucle (16).
El filtro en bucle (16) genera una señal de
ajuste de fase (L\Deltaf) obtenida por el aplanamiento de la
señal (PED) de error de fase, mientras que se conmuta la operación
de filtrado/retención de acuerdo con la señal de sincronización
BRTEN enviada desde el circuito (25) generador de sincronismos, y la
suministra a la unidad NCO (17).
La unidad NCO (17) genera los datos de la onda
sinusoidal de (sen\theta) y los datos de la onda cosenoidal
(cos\theta) para su acumulación (en oscilación) correspondiente a
la señal (L\Deltaf) de ajuste de fase, y los envía al circuito de
cálculo complejo (11).
Cuando se regenera la portadora mediante dicho
bucle de regeneración de la portadora, y se establece la
sincronización de fase, resulta posible la detección del patrón
(W1) de sincronización de tramas, mediante el circuito detector
(22) del patrón de sincronización de tramas, sobre la base de la
señal I (ADI2) y la señal Q (ADQ2) obtenidas a la salida del
circuito de cálculo complejo selectivo (21), a través de la sección
de puesta en fase absoluta (14) desde el biestable (13).
Además, en este instante, la decodificación de
los datos (TD) del TMCC por la sección (24) de
decodificación TMCC no habrá sido llevada a cabo todavía, y por lo
tanto el circuito (24) de cálculo complejo selectivo envía la señal
I (ADI1) y la señal Q (ADQ1), recibidas desde la sección (14) de
puesta en fase absoluta, al circuito (22) detector del patrón de
sincronización de tramas, ya que son la señal I (ADI2) y la señal Q
(ADQ2).
En este caso, los distintos tipos de las señales
de modulación que corresponden a la técnica de modulación
jerárquica, utilizada en la emisión digital por BS, se ponen en fase
absoluta en la parte de la transmisión. En consecuencia, el
circuito (22) detector del patrón de sincronización de tramas puede
evaluar si la recepción se lleva a cabo mediante la fase absoluta o
mediante la fase rotada en 180 grados, mediante la detección del
patrón (W1) de sincronización de tramas transmitido, mediante la
utilización de la técnica de modulación BPSK.
Es decir, cuando se lleva a cabo la recepción
mediante la fase absoluta, el circuito (22) detector del patrón
de
sincronización de tramas detecta el patrón (W1) de sincronización de tramas como (S_{19}S_{18}S_{17} ... S_{1}S_{0}) =
(11101100110100101000).
sincronización de tramas detecta el patrón (W1) de sincronización de tramas como (S_{19}S_{18}S_{17} ... S_{1}S_{0}) =
(11101100110100101000).
Por otra parte, cuando se lleva a cabo la
recepción mediante la fase rotada en 180 grados, el circuito (22)
detector del patrón de sincronización de tramas detecta el patrón
(W1) de sincronización de tramas como (S_{19}S_{18}S_{17} ...
S_{1}S_{0}) = (00010011001011010111), en el que se invierte el
valor de cada dígito.
El circuito (22) detector del patrón de
sincronización de tramas envía una señal indicando si el valor de
cada dígito del patrón (W1) de sincronización de tramas detectado
está invertido o no, es decir, si la recepción se ejecuta mediante
la fase absoluta o mediante la fase rotada en 180 grados, con
respecto a la sección (14) de puesta en fase
absoluta.
absoluta.
Cuando se estime que la recepción se ejecuta
mediante la fase absoluta a partir de la señal recibida desde el
circuito (22) detector del patrón de sincronización de tramas, la
sección (14) de puesta en fase envía la señal I (DI) y la señal Q
(DQ) suministradas desde el biestable (13) al circuito (21) de
cálculo complejo selectivo, ya que son la señal I (ADI1) y la señal
Q (ADQ2).
Por otra parte, cuando se estime que la recepción
se ejecuta mediante la fase rotada en 180 grados a partir de la
señal recibida desde el circuito (22) detector del patrón de
sincronización de tramas, la sección (14) de puesta en fase
absoluta hace que la fase de un punto de la señal indicado por la
señal I (DI) y la señal Q (DQ), suministradas desde el biestable
(13), sea la fase absoluta, y envía la señal I ADI1 = (-1) x DI, y
la señal Q ADQ1 = (-1) x DQ al circuito (21) de cálculo complejo
selectivo.
Así pues, cuando el circuito (22) detector del
patrón de sincronización de tramas detecta el patrón (W1) de
sincronización de tramas, y establece la sincronización de tramas,
las posiciones en términos de la serie de instantes del patrón (W1)
de sincronización de tramas, los datos (TD) TMCC, el patrón (W2) (o
-W3-) de identificación de supertramas, y la parte (31) del símbolo
de ráfagas llegan a estar claras. El circuito (22) detector del
patrón de sincronización de tramas envía una señal que indica la
sincronización para la cual se detecta el patrón (W1) de
sincronización de las tramas, a la sección (24) de decodificación de
la unidad TMCC y al circuito (25) generador de
sincronismos.
sincronismos.
La sección (24) de decodificación TMCC identifica
la sincronización para poder recibir los datos TMCC, a partir de la
posición en términos de una serie de instantes del patrón (W1) de
sincronización de tramas, identificados por la señal recibida desde
el circuito (22) detector del patrón de sincronización de tramas, y
obteniendo los datos de recepción desde la sección (23) de
decodificación con la sincronización de tiempos identificada. La
sección (24) de decodificación TMCC decodifica los datos (TD) TMCC a
partir de los datos de recepción obtenidos a partir de la sección
(23) de decodificación, e identifica la estructura de las tramas
(estructura del multiplexado) de la señal recibida. La sección (24)
de decodificación TMCC envía la señal para dar un aviso de la
estructura de las tramas identificadas para el circuito generador
de sincronismos (25).
El circuito (25) generador de sincronismos genera
las señales de identificación de modulación (A0), (A1) para
identificar la técnica de modulación (TC8PSK), o QPSK, o BPSK)
aplicada a la señal recibida, sobre la base de la señal recibida
desde el circuito (22) detector del patrón de sincronización de
trama y de la sección (24) de decodificación TMCC.
Adicionalmente, cuando se genera la señal de
error de fase (PED), la tabla (15) de error de fase de regeneración
de portadora envía también la misma a los filtros primero al tercero
(18) a (20).
Cada uno de los filtros primero al tercero (18) a
(20) identifica la técnica de modulación (TC8PSK, o QPSK, o BPSK)
aplicada a la señal recibida, mediante las señales de identificación
de modulación (A0), (A1) recibidas desde el circuito (25) generador
de sincronismos, y filtra la señal (PED) de error de fase de acuerdo
con la técnica de modulación identificada.
Es decir, cuando la técnica de modulación
identificada es del tipo TC8PSK, el primer filtro (18) filtra la
señal (PED) del error de fase y genera una señal (8PPED) de error de
fase de ocho fases, y la envía al circuito (21) de cálculo complejo
selectivo.
Por otra parte, cuando la técnica de modulación
identificada es del tipo QPSK, el segundo filtro (19) filtra la
señal (PED) de error de fase y genera una señal (QPPED) de error de
fase de cuatro fases, y la envía al circuito (21) de cálculo
complejo selectivo.
Además, por otra parte, cuando la técnica de
modulación identificada es del tipo BPSK, el tercer filtro (20)
filtra la señal (PED) de error de fase, y genera una señal (BPPED)
de error de fase de dos fases, y la envía al circuito (21) de
cálculo complejo selectivo.
El circuito (21) de cálculo complejo selectivo
desplaza la fase de un punto de la señal indicado por la señal I
(ADI1) y la señal Q (ADQ1), generadas por la puesta en fase absoluta
de la señal I (DI) y la señal Q (DQ), mediante la sección (14) de
puesta en fase absoluta, mediante la fase correspondiente a la señal
de error de fase (señal -8PPED- de error de ocho fases, o la señal
-QPPED- de error de fase de cuatro fases, o la señal -BPPED- de
error de fase de dos fases) generada por el filtrado de los primer
al tercer filtros (18) a (20).
En este instante, el circuito (21) de cálculo
complejo selectivo selecciona una señal de error de fase
correspondiente a la técnica de modulación identificada a partir de
las señales de identificación de la modulación (A0), (A1) recibidas
del circuito (25) generador de sincronismos.
Es decir, cuando la técnica de modulación
identificada a partir de las señales de identificación de la
modulación (A0), (A1) es del tipo TC8PSK, el circuito (21) de
cálculo complejo selectivo selecciona la señal (8PPED) de error de
fase de ocho fases recibida desde el primer filtro (18).
Por otra parte, cuando la técnica de modulación
identificada a partir de las señales de identificación de
modulación (A0), (A1) es del tipo QPSK, el circuito (21) de cálculo
complejo selectivo selecciona la señal (QPPED) de error de fase de
cuatro fases, recibida desde el segundo filtro (19).
Adicionalmente, por otra parte, cuando la técnica
de modulación identificada a partir de las señales de identificación
de la modulación (A0), (A1) es del tipo BPSK, el circuito (21) de
cálculo complejo selectivo selecciona la señal (BPPED) de error de
fase de dos fases recibida desde el tercer filtro (20).
Más particularmente, cuando el circuito (21) de
cálculo complejo selectivo selecciona la señal (8PPED) de error de
fase de ocho fases, genera la señal I (ADI2) y la señal Q (ADQ2), en
la cual se desplaza la fase de un punto de la señal indicado por la
señal I (ADI1) y la señal Q (ADQ1), llevando a cabo dicho cálculo,
según lo indicado en la Ecuación 2, en la que \theta_{1} =
8PPED.
ADI2 = ADI1\
x\ cos\theta_{1}\ -\ ADQ1\ x\
sen\theta_{1}
Ecuación 2ADQ2
= ADI1\ x\ sen\theta_{1}\ +\ ADQ1\ x\
cos\theta_{1}
Por otra parte, cuando el circuito (21) de
cálculo complejo selectivo selecciona la señal (QPPED) de error de
fase de cuatro fases, genera la señal I (ADI2) y la señal Q (ADQ2)
en la cual la fase de un punto de la señal indicado por la señal I
(ADI1) y la señal Q (ADQ1) queda desplazada, llevando a cabo dicho
cálculo, según se indica en la Ecuación 3, en la que \theta_{2}
= QPPED.
ADI2 = ADI1\
x\ cos\theta_{2}\ -\ ADQ1\ x\
sen\theta_{2}
Ecuación 3ADQ2
= ADI1\ x\ sen\theta_{2}\ +\ ADQ1\ x\
cos\theta_{2}
Además, por otra parte, cuando el circuito (21)
de cálculo complejo selectivo selecciona la señal (BPPED) de error
de fase de dos fases, genera la señal I (ADI2) y la señal Q (ADQ2),
en la cual se desplaza la fase de un punto de la señal indicado por
la señal I (ADI1) y la señal Q (ADQ1), llevando a cabo dicho
cálculo, según lo indicado en la Ecuación 4, en la que
\theta_{3} = BPPED.
ADI2 = ADI1\
x\ cos\theta_{3}\ -\ ADQ1\ x\
sen\theta_{3}
Ecuación 4ADQ2
= ADI1\ x\ sen\theta_{3}\ +\ ADQ1\ x\
cos\theta_{3}
Así pues, el circuito (21) de cálculo complejo
selectivo desplaza la fase del punto de la señal fuera del bucle de
regeneración de la portadora y la corrige. Además, este aparato para
recibir la emisión digital por BS ejecuta la recepción de ráfagas
en todo momento, independientemente de si el valor del CNR es grande
(alto CNR) o en un grado intermedio (CNR medio), y detecta el error
de fase, y regenera la portadora, estableciendo la sincronización
de fases. Es decir, el circuito (25) generador de sincronismos
dirige la conmutación de la operación de filtrado/retención,
mediante la generación de la señal BPTEN de sincronismo, y la envía
al filtro en bucle (16), y regenera la portadora.
En consecuencia, si no se avería la regeneración
de la portadora, o bien no se desactiva la sincronización de
tramas, resulta posible un funcionamiento estable de la recepción.
Además, es posible reducir el efecto de la tasa de errores (BER) en
la sección de modulación TC8PSK, en la sección de modulación QPSK, y
la sección de modulación BPSK, debido al ruido de fase en la unidad
ODU, hasta un grado igual al del instante de una recepción
continua, y resultando posible un funcionamiento de recepción
estable.
Tal como se ha descrito anteriormente, de acuerdo
con esta invención, la fase del punto de la señal se corrige fuera
del bucle de regeneración de la portadora, y la recepción de ráfagas
se efectúa en forma independiente de la magnitud del CNR,
regenerándose la portadora, y en consecuencia es posible eliminar la
fluctuación de la tasa de error (BER) debida al ruido de fase de la
unidad ODU.
Adicionalmente, resulta innecesaria la
conmutación del funcionamiento de recepción, sin provocarse ninguna
histéresis, resultando posible un funcionamiento estable de la
recepción.
La presente invención no está limitada al aparato
para recibir la emisión digital por BS, y es aplicable para
cualquier aparato de recepción, que reciba la señal digital
transmitida mediante la utilización de una técnica de modulación
jerárquica, en la que la señal principal se somete al sistema de
tiempo compartido por la unidad de tramas, mediante el uso de dos o
más técnicas de modulación, incluyendo la modulación BPSK entre la
modulación 8PSK, la modulación QPSK, y la modulación BPSK, y los
datos TMCC sometidos a la modulación BPSK con la inserción de los
símbolos de las ráfagas.
Tal como se ha descrito anteriormente, de acuerdo
con esta invención, la fase del punto de la señal se corrige fuera
del bucle de regeneración de la portadora, y se lleva a cabo la
recepción de las ráfagas en forma independiente a la magnitud del
CNR, y regenerándose la portadora, y en consecuencia, es posible
eliminar la histéresis en la conmutación de la operación de
recepción, resultando posible un funcionamiento estable de la
recepción.
Claims (6)
1. Aparato para la recepción de emisiones
digitales por satélite (BS), en el que el aparato comprende:
- una unidad de recepción para recibir una señal obtenida por el multiplexado de una serie de señales de modulación PSK mediante distintos esquemas de modulación PSK, y para derivar una señal digital transmitida a partir de la señal recibida;
- un bucle de regeneración de portadora (11, 12, 13, 15, 16, 17) para regenerar una portadora a partir de la señal recibida, para establecer la sincronización de fase, en el que el mencionado bucle de regeneración de la portadora está adaptado para funcionar para regenerar la portadora, sobre la base de un error de fase detectado mediante la ejecución de la recepción de ráfagas solo en un intervalo predeterminado de la señal;
caracterizado
por:
medios de puesta en fase absoluta (14) para la
puesta en fase absoluta de cada una de las señales de modulación
PSK, en las cuales la fase de un punto de la señal se ajusta
mediante la portadora regenerada por el mencionado bucle de
regeneración de la portadora;
medios de desplazamiento de fase (21), dispuestos
en la parte exterior del mencionado bucle de regeneración de la
portadora, para desplazar la fase de un punto de la señal indicado
por cada una de las señales de modulación PSK puestas en fase
absoluta, mediante una fase determinada sobre la base del tipo de
cada esquema de modulación PSK aplicada a la señal recibida y al
error de fase contenido en cada señal de modulación PSK; y
medios de decodificación (23) para decodificar
una señal digital de cada señal de modulación PSK en la que la fase
de un punto de la señal es desplazada por los mencionados medios de
desplazamiento de la fase.
2. Aparato para la recepción de emisiones
digitales por BS, de acuerdo con la reivindicación 1, en el que el
mencionado bucle de regeneración de la portadora comprende:
- un circuito (17) generador de los datos de las formas de onda, para regenerar los datos de las formas de onda indicando la portadora regenerada;
- un circuito de cálculo complejo (11) para llevar a cabo un cálculo complejo de los datos de las formas de onda generadas por el mencionado circuito generador de los datos de las formas de onda y una señal de modulación PSK regenerada a partir de la señal modulada;
- un filtro limitador de banda (12) para limitar una banda de una señal de modulación PSK, en la cual la fase de un punto de la señal se ajusta mediante el cálculo complejo del mencionado circuito de cálculo complejo;
- un circuito biestable (13) para memorizar una señal de modulación PSK en la cual la banda está limitada mediante el mencionado filtro limitador de la banda;
- un circuito detector de errores (15) para detectar un error de fase mediante la comparación de la fase de un punto de la señal indicado por una señal de modulación PSK, memorizada por el mencionado circuito biestable con una fase absoluta; y
- un filtro en bucle (16) para aplicar el procesado de aplanamiento a una señal de error, indicando la magnitud de un error de fase detectado por el mencionado circuito detector de errores, para suministrar la señal de error aplanada al mencionado circuito generador de datos de las formas de onda.
3. Aparato para recepción de emisiones digitales
por BS, de acuerdo con la reivindicación 2, que comprende:
- una serie de circuitos de filtros (18, 19, 20) para filtrar la señal de error, indicando la magnitud del error de fase detectado por el mencionado circuito detector del error, solo en el intervalo de la señal correspondiente al tipo de técnica de modulación PSK aplicada a una señal recibida,
- los mencionados medios (21) del desplazamiento de fase, adaptados para desplazar la fase de un punto de la señal indicado por la señal de modulación PSK, en una fase correspondiente a la señal de error filtrada por la mencionada serie de circuitos de filtros.
4. Aparato para la recepción de emisiones
digitales por BS, de acuerdo con la reivindicación 3, en el que los
mencionados medios de decodificación comprenden:
- medios (24) de
decodificación de datos de control para decodificar los datos que
indican la estructura múltiplex de una trama formada por la señal
digital
\hbox{decodificada a partir de una señal de modulación PSK; y}
- medios (25) de generación de la señal de identificación para generar una señal de identificación de la modulación, indicando la técnica de modulación PSK aplicada a una señal recibida identificada por los datos decodificados por los mencionados medios de decodificación de datos de control,
- estando adaptada la mencionada serie de circuitos de los filtros para responder a la señal de identificación de la modulación, generada por los mencionados medios de generación de la señal de identificación, para identificar el tipo de la técnica de modulación PSK aplicada a una señal recibida, y
- estando adaptados los mencionados medios de desplazamiento de fase para seleccionar la señal de error filtrada por la mencionada serie de circuitos de filtros, de acuerdo con la técnica de modulación PSK, identificada a partir de la señal de identificación de la modulación, generada por los mencionados medios de generación de la señal de identificación, con el fin de desplazar la fase de un punto de la señal indicado por la señal de modulación PSK, mediante una fase correspondiente a la señal de error seleccionada.
5. Aparato para la recepción de emisiones
digitales por BS, de acuerdo con cualquiera de las reivindicaciones
1 a 4, que comprende:
- medios (22) de detección del patrón para detectar el patrón de sincronización de tramas, a partir de una señal de modulación PSK, en la cual la fase es desplazada mediante los mencionados medios de desplazamiento de la fase,
- estando adaptados los mencionados medios de puesta en fase absoluta a la fase absoluta de la señal de modulación PSK, según si el patrón de sincronización de las tramas detectado por los mencionados medios de detección del patrón se encuentra invertido o no.
6. Método para recepción de emisiones digitales
por satélite (BS), que comprende las etapas de:
- recibir una señal obtenida por el multiplexado de una serie de señales de modulación PSK mediante distintos esquemas de modulación PSK, y deduciendo una señal digital transmitida a partir de la señal recibida;
- regenerar una portadora a partir de la señal recibida para establecer la sincronización de fase, de manera que la mencionada etapa de regeneración de la portadora se ejecuta para regenerar la portadora sobre la base de un error de fase detectado llevando a cabo la recepción de ráfagas solo en un intervalo predeterminado de la señal;
caracterizado porque
comprende las etapas
de:
poner en fase absoluta cada una de las señales de
modulación PSK, en las que la fase de un punto de la señal se
ajusta mediante la portadora regenerada en la mencionada etapa de
regeneración de la portadora;
desplazamiento de la fase de un punto de la
señal, indicado por cada una de las señales de modulación PSK, en
fase absoluta, mediante una fase determinada sobre la base del tipo
de cada esquema de modulación PSK, aplicada a la señal recibida y
un error de fase contenido en cada señal de modulación PSK, siendo
llevada a cabo la mencionada etapa de desplazamiento se ejecuta en
forma independiente de la etapa de regeneración de la portadora; y
decodificación de la señal digital de cada señal de modulación PSK
en la cual la fase de un punto de la señal es desplazada en la
mencionada etapa de desplazamiento de fase.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-153221 | 2000-05-24 | ||
| JP2000153221A JP3438700B2 (ja) | 2000-05-24 | 2000-05-24 | Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2190387T1 ES2190387T1 (es) | 2003-08-01 |
| ES2190387T3 true ES2190387T3 (es) | 2006-07-16 |
Family
ID=18658531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01930190T Expired - Lifetime ES2190387T3 (es) | 2000-05-24 | 2001-05-17 | Aparato y metodo para recibir emisiones de radiodifusion digitales por satelite. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7221719B2 (es) |
| EP (1) | EP1284566B1 (es) |
| JP (1) | JP3438700B2 (es) |
| CN (1) | CN100399776C (es) |
| CA (1) | CA2379621C (es) |
| DE (2) | DE60116290T2 (es) |
| ES (1) | ES2190387T3 (es) |
| WO (1) | WO2001091394A1 (es) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101064375B1 (ko) * | 2003-04-23 | 2011-09-14 | 니켓 케샤브 팻워드핸 | 비율 적응성 데이터 방송 기술 |
| JP4359176B2 (ja) * | 2003-07-30 | 2009-11-04 | パナソニック株式会社 | フレーム同期検出回路、フレーム同期検出方法、制御情報検出回路、制御情報復号方法、受信装置 |
| US7480351B2 (en) * | 2005-11-07 | 2009-01-20 | Delphi Technologies, Inc. | Technique for demodulating level II hierarchical data |
| JP4229180B2 (ja) * | 2006-12-08 | 2009-02-25 | ソニー株式会社 | 受信装置、制御方法、及びプログラム |
| JP4866319B2 (ja) * | 2006-12-08 | 2012-02-01 | 日本放送協会 | デジタルデータの伝送システム、送信装置、受信装置、電力測定装置、コマンド信号送信装置、およびその方法 |
| GB201818076D0 (en) * | 2018-11-06 | 2018-12-19 | Sec Dep For Foreign And Commonwealth Affairs | Improved device and method for modualating information |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696797A (en) * | 1994-07-22 | 1997-12-09 | Motorola, Inc. | Demodulator with baseband doppler shift compensation and method |
| JP3392028B2 (ja) * | 1997-11-28 | 2003-03-31 | 株式会社ケンウッド | 階層化伝送ディジタル復調器 |
| JP3084362B2 (ja) * | 1997-12-04 | 2000-09-04 | 株式会社ケンウッド | ディジタル放送受信機 |
| CN1115030C (zh) * | 1997-12-17 | 2003-07-16 | 株式会社建伍 | 接收机接收信号绝对定相装置 |
| JP3363768B2 (ja) * | 1997-12-26 | 2003-01-08 | 株式会社ケンウッド | ディジタル復調器 |
| JP3392037B2 (ja) * | 1998-01-30 | 2003-03-31 | 株式会社ケンウッド | ディジタル復調器 |
| JP2966396B1 (ja) * | 1998-05-22 | 1999-10-25 | 株式会社ケンウッド | Ｂｓディジタル放送受信機 |
| JP3288298B2 (ja) * | 1998-05-26 | 2002-06-04 | エヌイーシービューテクノロジー株式会社 | 絶対位相検出回路 |
| JP3646010B2 (ja) * | 1998-09-18 | 2005-05-11 | 株式会社ケンウッド | デジタル衛星放送受信機 |
| JP3634187B2 (ja) | 1999-04-23 | 2005-03-30 | 株式会社ケンウッド | Ｂｓデジタル放送受信機。 |
-
2000
- 2000-05-24 JP JP2000153221A patent/JP3438700B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-17 ES ES01930190T patent/ES2190387T3/es not_active Expired - Lifetime
- 2001-05-17 US US10/031,085 patent/US7221719B2/en not_active Expired - Lifetime
- 2001-05-17 DE DE60116290T patent/DE60116290T2/de not_active Expired - Lifetime
- 2001-05-17 EP EP01930190A patent/EP1284566B1/en not_active Expired - Lifetime
- 2001-05-17 DE DE1284566T patent/DE1284566T1/de active Pending
- 2001-05-17 CA CA2379621A patent/CA2379621C/en not_active Expired - Fee Related
- 2001-05-17 CN CNB018013538A patent/CN100399776C/zh not_active Expired - Fee Related
- 2001-05-17 WO PCT/JP2001/004125 patent/WO2001091394A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE1284566T1 (de) | 2003-08-14 |
| CA2379621A1 (en) | 2001-11-29 |
| JP3438700B2 (ja) | 2003-08-18 |
| WO2001091394A1 (fr) | 2001-11-29 |
| CN100399776C (zh) | 2008-07-02 |
| EP1284566A1 (en) | 2003-02-19 |
| EP1284566A4 (en) | 2004-03-03 |
| ES2190387T1 (es) | 2003-08-01 |
| CN1381123A (zh) | 2002-11-20 |
| JP2001333349A (ja) | 2001-11-30 |
| US7221719B2 (en) | 2007-05-22 |
| EP1284566B1 (en) | 2005-12-28 |
| DE60116290T2 (de) | 2006-07-06 |
| DE60116290D1 (de) | 2006-02-02 |
| CA2379621C (en) | 2010-09-21 |
| US20020106036A1 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE45037E1 (en) | Method for modulation and transmission apparatus | |
| EP1220503B1 (en) | Method and circuit for acquisition | |
| ES2345337T3 (es) | Sistema cdma que usa una prerotacion antes de la transmision. | |
| EP2262162B1 (en) | Apparatus and method for digital wireless communications | |
| US6625239B1 (en) | Circuit for capturing frame sync signal in receiver | |
| ES2190387T3 (es) | Aparato y metodo para recibir emisiones de radiodifusion digitales por satelite. | |
| JPH0230216B2 (es) | ||
| ES2249287T3 (es) | Metodo para seleccionar un detector de modulacion en unreceptor, y receptor. | |
| JPH0621989A (ja) | 交互変調パターン技術に従って変調されたディジタル信号の復調装置 | |
| US6697440B1 (en) | Demodulator of receiver | |
| ES2300136T3 (es) | Metodo para transmitir en un sistema de comunicaciones de radio. | |
| CN115085745B (zh) | 一种基于vde-ter的数字分集通信系统 | |
| US6781447B2 (en) | Multi-pass phase tracking loop with rewind of current waveform in digital communication systems | |
| JPH09247226A (ja) | 直交変調波復調装置 | |
| EP1039710A1 (en) | Carrier reproduction circuit | |
| JP3559515B2 (ja) | 復調方法 | |
| JPH11220505A (ja) | 変調方式とそれを用いた無線通信システム | |
| JP3278669B2 (ja) | 受信機の復調装置 | |
| JP3865893B2 (ja) | 復調回路 | |
| JP2005223835A (ja) | 変調方式切替通信装置および切替方法 | |
| JP6201234B2 (ja) | デジタル変復調方法及びシステム | |
| JP2903539B2 (ja) | 復調装置 | |
| KR100546801B1 (ko) | 채널 적응형 변조방식 검출을 이용한 복조 장치 및 그 방법 | |
| KR970000163B1 (ko) | 시분할 다원접속 단말기의 변/복조장치 | |
| JPS5928750A (ja) | 復調器の切換装置 |