EP3384533A1 - Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen - Google Patents

Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen

Info

Publication number
EP3384533A1
EP3384533A1 EP16798073.9A EP16798073A EP3384533A1 EP 3384533 A1 EP3384533 A1 EP 3384533A1 EP 16798073 A EP16798073 A EP 16798073A EP 3384533 A1 EP3384533 A1 EP 3384533A1
Authority
EP
European Patent Office
Prior art keywords
layer
nanostructure
nanostructures
substrate
hsq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16798073.9A
Other languages
English (en)
French (fr)
Inventor
Sebastian HEEDT
Julian GERHARZ
Thomas SCHÄPERS
Detlev GRÜTZMACHER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP3384533A1 publication Critical patent/EP3384533A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Definitions

  • the invention relates to a novel method for planarizing nanostructures, in particular nanowires, for example, prior to electrical contacting.
  • the invention further relates to a method for vertically stacking a plurality of nanostructures, that is to say for producing one or more layers with embedded nanowires or nanowire networks or other nanostructures which can be electrically contacted.
  • the aforementioned method has the advantage that individual nanowires can be planarized by embedding in an oxide layer (FIG. 2).
  • the etching time has to be adapted exactly and, between several etching steps, the etching progress is to be controlled in an elaborate manner by atomic force microscopy.
  • the reactive ion etching / plasma etching may under certain circumstances adversely affect the nanostructures / nanowires (in particular their surface properties).
  • CMP chemical mechanical planarization
  • HSQ has already been used for layer transfer [4, 5].
  • the method uses HSQ to bond two wafers by wafer bonding.
  • the purpose of the HSQ is not to transfer or planarize nanostructures, but to allow only a connection between a silicon wafer and a layer of GaN.
  • the starting substrate is not removed by dissolving a contact layer (eg PMMA) in a solvent, but the complete transfer wafer (ie the starting substrate) is removed by reactive ion etching.
  • a contact layer eg PMMA
  • the nanowire is vapor-deposited with aluminum, and with an adhesive the transfer wafer with the aluminum layer is glued onto another Si wafer. Since the bond between alumina When silicon and silicon are only weak, the glued-on wafer with the aluminum layer and the nanowires embedded therein can be detached by mechanical shearing forces. The nanowires are in the aluminum layer and this is flat on the surface, since it originally formed the interface with the silicon. This method also leads to a planarization of nanowires. However, there the nanowire is embedded in a metallic electrode. This shorts the nanowire electrically short along its growth axis and thus does not allow application in the sense of the present invention.
  • the object of the invention is to provide a method for planarizing nanostructures, in particular nanowires, which overcomes the previous disadvantages of the prior art.
  • electronic functionality is to be ensured within the layer.
  • the invention relates to a method for planarizing nanostructures, in particular nanowires.
  • a method for planarizing nanostructures in particular nanowires.
  • Such a method can advantageously be used as a preliminary step for an electrical contacting of nanostructures and also permits a vertical integration of nanostructures, in particular of nanowires or nanowire networks.
  • nanostructure can be understood, for example, a single nanowire or a network of connected nanowires.
  • Suitable nanostructures include, for example, InN, InAs, InSb, Si, Ge or Au.
  • CNTs carbon nanotubes
  • rene eg C 6 o
  • graphene flakes graphene nanoribbons
  • MoS 2 2 Al
  • Ag ZnO
  • CdS, CdSe, Bi 2 Te 3 , Bi 2 Se 3 , Sb 2 Te 3 or HgTe as material suitable for a nanostructure.
  • mixtures of the abovementioned compounds are also conceivable.
  • planarization is understood to mean both the production of a planarized surface, by means of which electrical contacting with, for example, titanium / gold or ferromagnets is possible. On the other hand, this also means the alignment of different sized nanostructures at one level.
  • the possibility of vertical layering is, inter alia, a central aspect of the invention.
  • the invention is based on the idea, unlike Sheng et al. [6] does not apply the nanostructures directly to a transfer substrate (starting substrate), which must be mechanically separated from the nanostructure at a later time.
  • the nanostructures are therefore not arranged directly on a transfer substrate, for example a Si wafer, but instead on a lacquer layer which is readily dissolvable in a solvent and has been previously applied to the transfer substrate.
  • position markers defined first by means of electron beam lithography and subsequently etched into the starting substrate can be generated in the substrate in order to later position the nanowires / nanostructures.
  • stray markers z. B. realized as a negative marker, are shown in Figure 3.
  • suitable starting substrates include substrates comprising Si, GaAs, InP, Ge, InAs, InGaAs, AlGaAs, GaN, as well as quartz, sapphire, diamond or even metals.
  • Si and other elemental semiconductors of the fourth main chemical group, compound semiconductors of the third and fifth, and the second and sixth main chemical groups are suitable as substrates.
  • the substrate surfaces should be expediently flat and undergo conventional cleaning steps of clean-room technology before use.
  • the surfaces may also have oxide or nitride layers or be combined with layers of boron nitride and / or graphene.
  • a lacquer layer which can be removed or dissolved by a solvent, is applied to the previously cleaned surface in a planar manner on a starting substrate (transfer substrate).
  • a lacquer layer suitable for this purpose can in particular be made from polymethyl methacrylate (PMMA) or a polymer from methyl methacrylate and methacrylic acid (copolymer PMMA / MA) or from optical photo resists such as AZ 5214 E, AZ P4620, AZ 4562, AZ nLOF 20xx or the like, consist.
  • the required layer thickness of the lacquer layer can be a few nanometers, but can also be in the range of a few micrometers.
  • Advantageous lacquer layer thicknesses are between 50 and 200 nm.
  • the application of the lacquer layer can be effected by methods already known, such as spin-coating, dripping or brushing.
  • the applied paint is first baked together with the transfer substrate in order to allow the outgassing of any solvent present, such as ethyl lactate, from the paint layer.
  • any solvent present such as ethyl lactate
  • a temperature increase to about 180 ° C can be made.
  • the time for outgassing is usually between 5 and 30 minutes, depending on the layer thickness of the paint layer, but is usually not critical. Temperatures well above 200 ° C can adversely affect the curing of the paint. For example, with a paint layer thickness of 120 nm, outgassing of 10 minutes at a maximum temperature of 180 ° C is completely sufficient.
  • the paint in several steps, d. H. be applied in several layers, which may optionally include different types of paint.
  • the heating for the outgassing of any existing solvents is typically carried out after each individual applied layer.
  • an additional adhesion promoter layer is applied to the lacquer.
  • a suitable primer layer could include, for example, hexamethyldisilazane (HMDS).
  • the adhesion promoter layer can also be dissolved or dissolved during later treatment with a solvent. But this is not mandatory.
  • an applied adhesion promoter layer has only a very small layer thickness, in particular it is advantageously formed as a monolayer on the lacquer layer.
  • the application of the optional adhesion promoter layer can be carried out by methods already known, such as chemical vapor deposition of HMDS.
  • the nanostructures are or are then applied to the paint or adhesion promoter layer.
  • This can be done as known from the literature in the usual way.
  • This includes, for example, the mechanical transfer using a clean room cloth or by a method in which the wafer with the (PMMA) lacquer layer as the starting substrate is first brought into contact with a growth substrate on which the nanostructures are epitaxially produced, or even the Applying the nanostructures to the starting substrate by means of a solvent, such as isopropanol, in which the solvent is subsequently evaporated.
  • a solvent such as isopropanol
  • a spin-on glass spin-on glass, SOG
  • SOG spin-on glass
  • a flowable oxide is applied to the lacquer or adhesion promoter layer with the arranged nanostructures in such a way that the nanostructures are completely or partially embedded in the carrier matrix.
  • SOG spin-on glass
  • a flowable oxide is applied to the lacquer or adhesion promoter layer with the arranged nanostructures in such a way that the nanostructures are completely or partially embedded in the carrier matrix.
  • Conceivable and suitable as a carrier matrix for embedding the nanostructures would also be other flowable dielectrics, besides oxides, for example, nitrides.
  • HSQ hydrogen silsesquioxane
  • quartz Si0 2
  • hydrogens H 8 Si 8 0 12 ao
  • HSQ paints are usually baked at about 90 ° C to evaporate solvent.
  • the HSQ coating XR-1541 is used by Dow Corn- ing ®.
  • the HSQ is dissolved in the solvent methyl isobutyl ketone (MIBK).
  • the carrier matrix can be generated by Dow Corning ® or other flowable oxides 1x and 2x exemplary Similar coatings, such as paints the HSQ FOx ®.
  • HSQ coatings are characterized by optical transparency and a high resolution of about 6 nm as an electron beam-sensitive negative resist for electron beam lithography. If this property is not required in subsequent optional steps, other variants are also possible, for example using polymers which serve as spin-on-glass. This includes an example polymethyl the brand Honeywell ACCUGLASS ® or silicate-based spin-on glass which may also serve the purpose of planarizing nanostructures.
  • the application of the carrier matrix can be carried out in one step or in several steps.
  • the typical layer thickness of an applied lacquer layer is about 180 nm for z.
  • By using multiple layers, or other similar coating materials such as FOx ® 1x and 2x advantageously layer thicknesses in the micrometer range can be achieved.
  • the required layer thickness of the carrier matrix to be applied depends inter alia on the cross section of the nanostructures used. If the thickness of the nanostructures makes this necessary, the spin coating and the heating of the lacquers can be repeated iteratively until the nanostructure is optimally confined by the HSQ or SOG.
  • the method according to the invention may be carried out prior to Waferbonden a prior structuring, in the z. B. cache-shaped structures are written by electron beam lithography or EUV lithography in the HSQ layer (see Figure 3).
  • a developer z. MF® CD-26, MF®-24A, AZ 326MIF or AZ 400K, which do not attack or develop the lacquer layer under the nanostructures.
  • the lacquer layer under the nanostructures is designed as a positive lacquer for electron beam lithography (such as PMMA) and the carrier matrix as a negative lacquer for electron beam lithography (such as HSQ).
  • the structured HSQ layer advantageously reduces the contact area to the PMMA, which facilitates later detachment, since the solvent can better attack the PMMA.
  • these structures also advantageously permit improved escape of hydrogen and any solvent residues between the wafers.
  • through-contacts so-called vias, can be lithographically defined before wafer bonding.
  • the then exposed areas of the underlying (organic) lacquer layer can be removed with the aid of an oxygen plasma. This may, similar to the patterning of the HSQ layer described above, allow for easier penetration of the solvent between the two wafers to dissolve the resist layer. The escape of possible gaseous reaction products during wafer bonding is also facilitated.
  • the HSQ layer is then connected as a transfer layer with the embedded nanostructures to a second substrate (target substrate).
  • target substrate The two substrates are pressed together and baked at temperatures above 200 ° C.
  • the substrates were pressed together with about 1.38 MPa overpressure for about 10 min.
  • RTP Rapid Thermal Processing
  • the target substrate is also coated with a thin HSQ layer before the two wafers are pressed together and baked at 90 ° C. for a few minutes.
  • the quality of the HSQ layer between the two wafers can be further enhanced by rapid thermal processing (RTP) in an RTP oven to complete the chemical conversion of the HSQ layer. It is important that the dissolvable (PMMA) coating does not harden. However, complete conversion of the HSQ layer is not advantageous for many applications since, without this step, the HSQ or SOG can ensure the lowest possible electrical capacitance between the layers of a multilayer.
  • RTP rapid thermal processing
  • the lacquer layer or adhesion promoter layer located underneath the layer with the embedded nanostructures can then advantageously be easily dissolved or dissolved under the action of a suitable solvent, for example acetone.
  • a suitable solvent for example acetone.
  • the nanostructures or nanowires, which were previously arranged precisely at the interface between the paint or adhesion promoter and the carrier matrix, are thus (directly) directly on the new surface of the second substrate.
  • the HSQ lacquer which is actually soluble in a solvent is removed by the process steps preceding the delamination, such as, for example, electron beam lithography or EUV lithography and / or a thermal treatment, for example. B. modified in an RTP oven so that it can no longer be in the peeling process by a solvent or dissolve.
  • the two substrates which have been brought into contact with each other can be treated with the lacquer layer located therebetween before dissolving the lacquer layer in an isotropic oxygen plasma.
  • This dissolving of the layer can facilitate the dissolution of the lacquer layer in a solvent.
  • the lacquer layer can advantageously be dissolved with the aid of a suitable solvent, and the substrate can thus be gently removed from the previously arranged nanostructures without attacking the HSQ matrix in the process.
  • Gentle means in particular, without mechanical influence and without high temperature load.
  • a suitable solvent for dissolving or dissolving the lacquer layer for example, acetone and acetone-containing solvents and cyclopentanone and dimethyl sulfoxide (DMSO) or mixtures thereof may be mentioned.
  • DMSO dimethyl sulfoxide
  • This gentle removal can ensure that the nanostructures / nanowires - in particular their surface properties - are not adversely affected.
  • the nanostructures lie on the plane surface of the HSQ layer, which previously formed the interface with the lacquer layer. Since the surface of the HSQ layer is flat, the nanostructures arranged on it are automatically aligned flat on this plane, regardless of their size or their cross-section.
  • nanostructures in particular also with different thicknesses and / or geometries, can be arranged flat on the surface of the transfer layer embedding the nanostructures after removal of the varnish.
  • the nanostructures can also be partially embedded embedded in the paint. This can be done by applying the nanostructures and reheating, in which the nanostructures then partially sink into the lacquer (see FIG. 6). This could possibly be done by mechanical pressure. During the subsequent dissolution of the lacquer layer, the nanostructures do not then close off with the surface but at least partially protrude beyond it. Such an arrangement may in particular dere be advantageous if an electrical contacting or metallization of round nanowires requires a sufficient contact surface (see Figure 2). Although it can not be spoken of a planarization in the strict sense, this particular embodiment should still be included in the invention.
  • the method according to the invention for planarization also works in particular for nanostructures which have a different size and / or geometry. Unlike in the known methods [1, 2], in which the ⁇ tzfort suits must be extensively checked, the removal of the substrate by means of a solvent is completely uncritical, since except for the lacquer layer to be dissolved or optionally the adhesive layer none of the other materials, ie neither the substrates, nor the nanostructures or the HSQ or glass layer, are attacked by the solvent. In addition, the nanowires in the non-conductive carrier matrix are not electrically short-circuited [6].
  • the method according to the invention makes it possible in a simple manner to planarize / laminate nanostructures and to subsequently facilitate electrical contacting.
  • the steps of the planarization method according to the invention can advantageously also be repeated iteratively in order to achieve a vertical integration of the nanostructures or nanowires.
  • Layer by layer multiple layers of horizontally aligned nanowire networks can be constructed.
  • the method according to the invention has the advantage that the transfer substrate used is not ablated or destroyed, but remains completely intact after detachment with the aid of a solvent, and for further planarizations or for further iterations with vertical integration of several nanostructures. or nanowire layers is available.
  • the method according to the invention is thus particularly suitable for the production of nanowire components for nanowire-based logic, in particular novel, reconfigurable logic [8].
  • ferromagnetic metal contacts such as Co, Ni or Permalloy z. B. by means of molecular beam epitaxy are evaporated on a flat surface.
  • the plane must be as level as possible, otherwise the magnetization of the ferromagnet will be prevented by the Application of an external magnetic field between two discrete orientations back and forth can be switched (see Figure 1b).
  • the inventive method can find application in the field of conventional micro- and nanoelectronics.
  • the focus here is on the vertical integration of semiconductor nanostructures in computer chip processing (see FIG. 11).
  • the process of the invention can be easily scaled up and is transferable to larger substrates.
  • the transfer Due to the possibility of being able to selectively convert HSQ into the oxide matrix by electron beam lithography and development, the transfer also produces free-floating nanostructures which only come into contact with the substrate at the ends. This can be of great importance for use in gas sensors, as this allows the entire nano wire surface to come into contact with the gas to be detected.
  • water splitting components would benefit from the entire wire surface available for chemical reactions while allowing electrical contact at the wire ends.
  • nanowires or nanostructures exposed on one side may be of importance.
  • the resulting channels in the field of micro- and nanofluidics may play a role. This could be z.
  • the nanowires embedded in the oxide matrix can be used as a diode array.
  • Metallic nanowires integrated into the oxide matrix could also be used as an antenna arrangement.
  • the buried nanowires could also serve as gate electrodes that electrostatically control graphene layers or similar two-dimensional layers deposited on the planarized surface.
  • buried contacted nanowires would act as control electrodes, whereupon the graphene layer would be deposited. Subsequently, no further lithography step would be necessary to contact the control electrodes.
  • Figure 1 (a) Scanning electron microscope photograph of a conventional vapor deposition of nanowires with thin metal layers with breaks in the electrical contacts due to shading effects.
  • Figure 2 Scanning electron micrograph of a planarized and contacted
  • Figure 3 Example layout for a conventional starting substrate.
  • Figure 4 Example layout for a conventional target substrate.
  • Figure 5 Schematic representation of an embodiment of the method according to the invention. In the upper part: process steps according to the invention for the planarization of nanostructures. In the lower part: optional further process steps for the vertical integration of several nanostructure layers.
  • FIG. 6 Scanning electron microscope photograph of an indium nitride nanowire according to FIG.
  • PMMA polymethyl acrylate
  • FIG. 7 Optical microscopy image according to the invention of selectively developed cache-shaped HSQ structures on the PMMA layer with a typical edge length of 1.44 mm before wafer bonding.
  • FIG. 8 Optical microscopy image of a starting substrate on a
  • Target substrate transmitted HSQ tile.
  • Figure 9 Representation of examples of successfully transferred to a target substrate
  • Nanowires embedded in an oxide matrix Nanowires embedded in an oxide matrix.
  • FIG. 10 Illustration of the advantages of the method according to the invention for planarizing nanostructures of different sizes.
  • FIG. 11 Illustration of the advantages of the method according to the invention for the vertical integration of nanostructures with plated-through holes.
  • FIG. 1 (a) the disadvantageous result frequently encountered with conventional vapor deposition of nanowires with thin metal layers is that an interruption in the electrical contacts occurs due to shading effects.
  • ferromagnetic contacts such as of cobalt
  • significant disturbances of the homogeneity of the magnetization which is mandatory for many components of spintronics, and in Figure 1 (b) is shown.
  • FIG. 1 (b) the calculated local magnetization is shown in cross-section along a cobalt contact, which is laid around the circular nanowire cross-section here by conventional vapor deposition (without prior planarization of the nanowire).
  • the specified external magnetic field is applied along the main axis of the cobalt strip, ie perpendicular to the nanowire and parallel to the substrate.
  • FIG. 2 shows a photograph of an indium nitride nanowire which has been planarized and contacted by a method described in [2].
  • the nanowire was completely embedded in HSQ and then re-exposed by means of reactive dry etching, so that it could be electrically contacted at the top.
  • the metal strip of cobalt exhibits only a slight curvature and no interruptions, as in FIG. 1 (a). Immediate switching of the magnetization direction between two discrete states without intermediate domain formation at the contact point to the nanowire, as shown in FIG. 1 (b), thus becomes possible.
  • FIG. 3 and 4 show exemplary designs for a starting substrate (FIG. 3) and for a target substrate (FIG. 4). Shown are the areas with the HSQ tiles, the positioning markers and the markers for electron beam lithography (here negative markers).
  • FIG. 5 the method steps of an exemplary embodiment of the method according to the invention are shown schematically at point A in the upper area.
  • a 2-inch silicon wafer, ie the starting substrate AS (1)) is first cleaned with acetone, isopropanol, piranha (dilution with water in the ratio 1: 1) and 1% hydrofluoric acid.
  • Optical lithography and reactive ion etching produce negative markers for electron beam lithography.
  • the wafer is then baked for at least 10 minutes at 180 ° C so that the paint does not further degas solvent in subsequent steps.
  • nanowires are mechanically transferred to the PMMA layer.
  • the starting substrate can be brought into contact with the growth substrate on which the nanostructures were epitaxially produced.
  • nanostructures can also be applied in solution, for example in isopropanol, to the starting substrate.
  • the solvent then evaporates while the nanostructures remain there.
  • the solvent used for this purpose should be chosen so that the dissolvable lacquer layer (6) is not attacked, which is later in another Amsterdamsmit- tel should be resolved.
  • a targeted transfer by means of micromanipulators or similar methods are possible. In the present case, the transfer was done mechanically with a clean room towel.
  • the transferred nanowires are illustrated in FIG. 5 by way of example in circular cross-section.
  • the spin-on glass or the flowable oxide (HSQ (3)) is applied with a paint spinner, which completely encloses the nanowires.
  • FIG. 5 structures can be seen in FIG. 5 which were written into the HSQ by means of electron beam lithography. Such written by electron beam areas change stoichiometrically, so that an oxide matrix is formed, in which the nanowires or nanostructures are embedded.
  • the converted HSQ can advantageously be developed selectively (using developer MF® CD-26) without attacking the PMMA. By means of reactive ion etching, the selectively developed regions can be transferred into the PMMA by an oxygen plasma. Such a procedure allows for better outgassing in wafer bonding and improved peel since solvent can more easily penetrate between the bonded wafers.
  • a second pre-cleaned 2-inch wafer as the target substrate (ZS (5)) is structured with negative markers for electron beam lithography (see FIG. 4) in order to enable further processing after the planarization process, ie the actual electrical contacting. It is also lacquered (HSQ (4)), briefly baked to evaporate the solvent, and connected in an imprint process upside down with the starting substrate.
  • HSQ (4) lacquered
  • the same systems used for nanoimprinting can be used for wafer bonding.
  • the two wafers (AS (1) and ZS (5)) can be dissolved in acetone from each other, wherein the PMMA layer (PMMA (6) below the nanowires (2) is thereby dissolved.
  • the now planarized nanowires can be electrically contacted by defining electrodes by means of electron beam lithography, which are subsequently metallized.
  • the previously prepared target substrate is re-lacquered with the nanostructures (2) embedded in the HSQ (3) layer and the electrodes arranged thereon ((HSQ (7)).
  • a further starting substrate (AS (1)) is coated with PMMA (PMMA (9)) and further nanostructures (8) are applied thereon. These are completely enclosed by another spin-onable glass or a flowable oxide (HSQ (10)) and this layer is optionally structured by means of electron beam lithography. Both substrates thus produced are connected by wafer bonding and the starting substrate is then removed as in point A.
  • FIG. 6 shows the scanning electron micrograph of an indium nitride nanowire on a PMMA lacquer layer. The nanowire was transferred to the lacquer layer using a clean room cloth. It can be clearly seen that the nanowire has sunk very easily into the PMMA layer.
  • An HSQ tile with nanowires embedded in the target substrate can be seen in the appendix in FIG.
  • FIG. 7 shows an optical microscopy image of the selectively developed HSQ tiles on the PMMA layer. In the HSQ tiles in Figure 7, the embedded indium nitride nanowires are not visible. The edge length of the illustrated tile is 1.44 mm.
  • the HSQ tile in the lower left half of the image has been successfully transferred from the starting substrate to the target substrate.
  • the nanowires embedded in the oxide matrix are located directly underneath the HSQ surface after dissolving the starting substrate already here by dissolving the PMMA layer.
  • the upper right half of the picture shows previously etched negative markers for subsequent electron beam lithography.
  • the applied HSQ Layers advantageously do not hinder the subsequent electron beam lithography steps.
  • the starting substrate can advantageously be used for further process steps in order to transfer further oxide layers with nanostructures / nanowires embedded therein.
  • FIG. 9 shows scanning electron micrographs in which nanowires (light) embedded in an oxide matrix (dark gray) can be seen which were previously successfully transferred from a starting substrate to a target substrate with the aid of the method according to the invention.
  • FIGS. 10 and 11 show in illustrations how nanostructures can be electrically contacted after a planarization according to the invention.
  • FIG. 10 illustrates the aspect of different sizes of the embedded nanostructures. For all nanostructures an optimal planarization takes place, no matter what the size, so that electrical contacts and in particular magnetic electrodes are not impaired by shading effects in their function.
  • the method according to the invention advantageously permits vertical integration with plated-through holes.
  • the transfer of nanostructures embedded in the oxide matrix can be repeated iteratively.
  • vias so-called vias
  • Layer by layer multiple layers of nanowire networks can be constructed iteratively.
  • selective etching steps with a resist mask may be performed between two layers (depending on the specific embodiment of the method according to the invention) in order to guide vias through the layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer planen freien Kontaktierfläche für Halbleiternanostrukturen, bei dem auf der Oberfläche eines Transfersubstrats (1) wenigstens eine Nanostruktur (2) angeordnet wird, auf dieselbe Oberfläche des Transfersubstrats (1) eine erste Schicht (3) aufgebracht wird, die die wenigstens eine Nanostruktur (2) einbettet, und auf diese erste Schicht (3) ein zweites Substrat (5) aufgebracht wird, wobei im Anschluss das Transfersubstrat (1) von der ersten Schicht (3) getrennt wird, so dass die wenigstens eine darin eingebettete Nanostruktur (2) eine plane freie Oberfläche aufweist. Erfindungsgemäß wird vor dem Aufbringen der wenigstens einen Nanostruktur (2) auf das Transfersubstrat (1) eine durch ein Lösungsmittel auflösbare zusätzliche Schicht (6) auf die Oberfläche des Transfersubstrats (1) aufgebracht und das Transfersubstrat (1) von der ersten Schicht (3) mit Hilfe eines Lösungsmittels abgelöst. Auf diese Weise werden eine Planarisierung/Schichtung von Nanostrukturen, und eine sich anschließende erleichterte elektrische Kontaktierung ermöglicht. Bei iterativer Anwendung der Verfahrensschritte können vorteilhaft Vielfachschichten beispielsweise aus horizontal ausgerichteten Nanodraht-Netzwerken aufgebaut werden (Abblidung 5B)

Description

VERFAHREN ZUR HERSTELLUNG EINER PLANEN FREIEN KONTAKTIERFLÄCHE FÜR
HALBLEITERNANOSTRUKTUREN
Die Erfindung betrifft ein neues Verfahren zum Planarisieren von Nanostrukturen, insbesondere von Nanodrähten, beispielsweise vor einer elektrischen Kontaktierung. Die Erfindung betrifft ferner ein Verfahren zur vertikalen Schichtung mehrerer Nanostrukturen, das bedeutet zur Erzeugung einer oder mehrerer Lagen mit eingebetteten Nanodrähten bzw. Nanodraht- Netzwerken oder anderen Nanostrukturen, welche elektrisch kontaktiert werden können.
Stand der Technik
Selbstorganisierte Nanostrukturen, insbesondere Halbleiter-Nanodrähte, welche seit einigen Jahren Gegenstand intensiver Forschung sind, könnten bald Anwendung als elementare Bausteine in Computerchips finden. Dies liegt zum einen an der deutlich überlegenen Elektronen-Mobilität in Gruppe-Ill/V-Halbleiter-Nanodrähten gegenüber der herkömmlichen Silizium CMOS-Technologie. Außerdem besteht die Möglichkeit opto-elektronischer Funktionalität sowie die Nutzung neuartiger, elektrisch steuerbarer magnetischer Funktionalität im Bereich der Spintronik sowie die von vielen Arbeitsgruppen angestrebte Nutzung von Nanodrähten im Bereich des Quantencomputings. Anwendungen im Bereich der Spintronik sind von besonderer Bedeutung, da Gruppe-Ill/V-Halbleiter-Nanodrähte häufig auch die Möglichkeit bieten, neben der elektronischen Eigenschaft der Ladung auch den Spin, d. h. den Eigendrehimpuls der Elektronen in einem Transistor zu kontrollieren.
Im Bereich der Spintronik führt die Ausnutzung von Nanodrähten zu besonderen Herausforderungen, da die elektrische Kontaktierung mit magnetisierbaren Elektroden eine vorherige Planarisierung der Nanostrukturen erfordert (Figur 1). Dünne Metallschichten, welche bislang zur elektrischen Kontaktierung der Nanodrähte verwendet werden, können geometriebedingt (durch Abschattungseffekte bei der gerichteten Aufdampfung) unterbrochen sein (Figur 1a). In ferromagnetischen Materialien, welche zur elektrischen Injektion spinpolarisierter Ströme verwendet werden, kann es zu einer unerwünschten und inhomogenen Ausrichtung der lokalen Magnetisierung kommen (Figur 1b). Eine solche Domänenbildung macht das Bauteil für Anwendungen im Bereich der Spintronik unbrauchbar.
Aufschleuderbares Oxid (z. B. Wasserstoff-Silsesquioxan von Dow Corning®), im Folgenden auch HSQ genannt, wurde in der Literatur schon mehrfach zur Planarisierung von Nanodräh- ten verwendet (Figur 2). Nach dem Aufschleudern wurde die HSQ-Schicht durch reaktives lonenätzen wieder abgetragen bis die Nanodraht-Oberseite erneut freigelegt wurde [1-3].
Das vorgenannte Verfahren weist den Vorteil auf, dass einzelne Nanodrähte durch das Einbetten in eine Oxidschicht planarisiert werden können (Figur 2). Jedoch muss für jeden Nanodraht, abhängig vom Nanodrahtdurchmesser und der lokalen Oxidschichtdicke, die Ätzzeit genau angepasst werden und zwischen mehreren Ätzschritten der Ätzfortschritt mittels Rasterkraftmikroskopie aufwendig kontrolliert werden. Zum einen können dadurch auf einer Probe nur Nanostrukturen/Nanodrähte mit identischem Durchmesser zugleich optimal planarisiert werden. Zum anderen kann das reaktive lonenätzen/Plasmaätzen unter Umständen die Nanostrukturen/Nanodrähte (insbesondere deren Oberflächeneigenschaften) negativ beeinflussen.
Darüber hinaus stößt die vertikale Integration von horizontal ausgerichteten Nanodrähten bzw. von Nanodrahtnetzwerken in der Anwendung auf große prozesstechnische Schwierigkeiten. Ein zentraler Bestandteil der Computerchip-Produktion ist das CMP (chemisch mechanisches Planarisieren). Es ist von entscheidender Bedeutung für die in modernen Computerchips übliche vertikale Integration, da stets viele Schichten aus Leiterbahnen, Transistoren bzw. Logik-Bauelementen Nanometer-genau übereinander angeordnet werden. Da CMP für Nanodrähte und andere Nanostrukturen nicht anwendbar ist bzw. ihre strukturelle Integrität angreift, ist ein iterierbares Verfahren erforderlich, welches ohne CMP oder Ätzschritte viele Nanodrahtschichten übereinander aufbringen kann, welche durch vertikale Durchkon- taktierungen (so genannte Vias; engl, vertical interconnect access) verbunden werden können (Figur 11).
HSQ wurde bereits zum Schichttransfer verwendet [4, 5]. Das Verfahren setzt HSQ ein, um zwei Wafer mittels Waferbonden zu verbinden. Das HSQ dient hier nicht dem Zweck, Nanostrukturen zu transferieren oder zu planarisieren, sondern lediglich eine Verbindung zwischen einem Silizium-Wafer und einer Schicht aus GaN zu ermöglichen. Auch wird das Ausgangssubstrat nicht durch Auflösen einer Kontaktschicht (z. B. aus PMMA) in einem Lösungsmittel beseitigt, sondern der komplette Transferwafer (also das Ausgangssubstrat) durch reaktives lonenätzen abgetragen.
Sheng et al. [6] haben ein Verfahren zum Transfer von Nanodrähten präsentiert. Ziel hierbei ist es, einen elektrischen Strom lateral anstatt axial durch ZnO-Nanodrähte zu leiten. Dazu wird der Nanodraht mit Aluminium bedampft, und mit einem Klebstoff der Transfer-Wafer mit der Aluminiumschicht auf einen anderen Si-Wafer geklebt. Da die Bindung zwischen Alumi- nium und Silizium nur schwach ist, kann der aufgeklebte Wafer mit der Aluminiumschicht und den darin eingebetteten Nanodrähten durch mechanische Scherkräfte abgelöst werden. Die Nanodrähte liegen in der Aluminiumschicht und diese ist an der Oberfläche plan, da sie ursprünglich die Grenzfläche zum Silizium bildete. Auch dieses Verfahren führt zu einer Planarisierung von Nanodrähten. Jedoch wird dort der Nanodraht in eine metallische Elektrode eingebettet. Das schließt den Nanodraht entlang seiner Wachstumsachse elektrisch kurz und ermöglicht somit keine Anwendung im Sinne der vorliegenden Erfindung.
Insbesondere ist bei dem vorgenannten Verfahren eine vertikale Integration von ebenen integrierten Schaltkreisen aus Nanostrukturen/Nanodrähten nicht möglich.
Aufgabe und Lösung
Die Aufgabe der Erfindung ist es, ein Verfahren zur Planarisierung von Nanostrukturen, insbesondere von Nanodrähten bereit zu stellen, welches die bisherigen Nachteile aus dem Stand der Technik überwindet. Insbesondere soll elektronische Funktionalität innerhalb der Schicht gewährleistet werden.
Ferner ist es die Aufgabe der Erfindung, ein Verfahren zur Einbettung von Nanostrukturen in Schichten bereit zu stellen, welches iterativ wiederholt werden kann und das auf einfache Weise Verbindungen zwischen den eingebetteten Nanostrukturen in verschiedenen Schichten ermöglicht.
Die Aufgaben werden gelöst durch ein Verfahren mit den Merkmalen des Hauptanspruchs. Vorteilhafte Ausgestaltungen des Verfahrens finden sich in den darauf rückbezogenen An- Sprüchen.
Gegenstand der Erfindung
Die Erfindung betrifft ein Verfahren zur Planarisierung von Nanostrukturen, insbesondere von Nanodrähten. Ein solches Verfahren kann vorteilhaft als Vorschritt für eine elektrische Kon- taktierung von Nanostrukturen eingesetzt werden und ermöglicht zudem eine vertikale Integration von Nanostrukturen, insbesondere von Nanodrähten oder Nanodraht-Netzwerken.
Als Nanostruktur kann dabei beispielsweise ein einzelner Nanodraht oder auch ein Netzwerk aus verbundenen Nanodrähten verstanden werden.
Geeignete Nanostrukturen umfassen beispielsweise InN, InAs, InSb, Si, Ge oder Au. Darüber hinaus wären auch SiGe, InP, GeSn, GaAs, Kohlenstoff-Nanoröhrchen (CNTs), Fülle- rene (z. B. C6o), Graphen-Flakes, Graphen-Nanoribbons, MoS2) AI, Ag, ZnO, CdS, CdSe, Bi2Te3, Bi2Se3, Sb2Te3oder HgTe als Material für eine Nanostruktur geeignet. Insbesondere sind auch Mischungen der vorgenannten Verbindungen vorstellbar. Im Allgemeinen sind Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften bzw. der zweiten und sechsten chemischen Hauptgruppen sowie Metalle als Materialien für die Nanostrukturen geeignet.
Im Rahmen dieser Erfindung ist unter dem Begriff Planarisierung sowohl die Herstellung einer planarisierten Oberfläche zu verstehen, durch die eine elektrische Kontaktierung mit beispielsweise Titan/Gold oder Ferromagneten möglich ist. Andererseits ist damit aber auch das Ausrichten von unterschiedlich großen Nanostrukturen an einer Ebene gemeint. Die Möglichkeit der vertikalen Schichtung ist unter anderem ein zentraler Aspekt der Erfindung.
Der Erfindung liegt die Idee zugrunde, anders als bei Sheng et al. [6] die Nanostrukturen nicht unmittelbar auf einem Transfersubstrat (Ausgangssubstrat) aufzubringen, welches zu einem späteren Zeitpunkt mechanisch von der Nanostruktur getrennt werden muss.
Erfindungsgemäß werden die Nanostrukturen daher nicht direkt auf einem Transfersubstrat, beispielsweise einem Si-Wafer, angeordnet, sondern auf einer, in einem Lösungsmittel leicht lösbaren Lackschicht, die zuvor auf das Transfersubstrat aufgebracht wurde.
Dazu können in einer vorteilhaften Ausgestaltung der Erfindung zunächst mittels Elektronen- strahllithografie definierte und anschließend in das Ausgangssubstrat hinein geätzte Positi- onsmarker (Streumarker) im Substrat erzeugt werden, um später die Nanodräh- te/Nanostrukturen zu positionieren. Solche Streumarker, z. B. als Negativmarker realisiert, sind in Figur 3 dargestellt.
Als geeignete Ausgangssubstrate können beispielsweise Substrate umfassend Si, GaAs, InP, Ge, InAs, InGaAs, AIGaAs, GaN sowie Quarz, Saphir, Diamant oder auch Metalle ge- nannt werden. Im Allgemeinen sind Si und andere Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften bzw. der zweiten und sechsten chemischen Hauptgruppen als Substrate geeignet. Die Substratoberflächen sollten zweckmäßig eben sein und vor dem Gebrauch übliche Reinigungsschritte der Reinraumtechnik durchlaufen. Insbesondere können die Oberflächen auch Oxid- oder Nitrid-Schichten aufwei- sen oder mit Schichten aus Bornitrid und/oder Graphen kombiniert werden. Bei dem erfindungsgemäßen Verfahren wird auf einem Ausgangssubstrat (Transfersubstrat) zunächst flächig eine durch ein Lösungsmittel ab- bzw. auflösbare Lackschicht auf der zuvor gereinigten Oberfläche aufgebracht. Eine dazu geeignete Lackschicht kann insbesondere aus Polymethylmethacrylat (PMMA) oder ein Polymer aus Methylmethacrylat und Methacryl- säure (Copolymer PMMA/MA) oder etwa aus optischen Photolacken, wie beispielsweise AZ 5214 E, AZ P4620, AZ 4562, AZ nLOF 20xx oder Ähnlichem, bestehen. Die erforderliche Schichtdicke der Lackschicht kann einige Nanometer betragen, kann aber auch im Bereich weniger Mikrometer liegen. Vorteilhafte Lackschichtdicken liegen zwischen 50 und 200 nm. Das Aufbringen der Lackschicht kann dabei über bereits bekannte Verfahren erfolgen, wie beispielsweise Aufschleudern, Betropfen oder Aufstreichen.
In einer bevorzugten Ausgestaltung der Erfindung wird der aufgebrachte Lack zusammen mit dem Transfersubstrat zunächst ausgeheizt, um das Ausgasen von eventuell vorhandenem Lösungsmittel, etwa Ethyllactat, aus der Lackschicht zu ermöglichen. Beispielsweise kann dazu eine Temperaturerhöhung auf ca. 180 °C vorgenommen werden. Die Zeit für das Ausgasen liegt üblicherweise zwischen 5 und 30 Minuten, je nach Schichtdicke der Lackschicht, ist in der Regel jedoch unkritisch. Temperaturen deutlich oberhalb von 200 °C können nachteilig zum Aushärten des Lacks führen. Beispielsweise ist bei einer Lackschichtdicke von 120 nm ein Ausgasen von 10 Minuten bei einer maximalen Temperatur von 180 °C vollkommen ausreichend.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung kann der Lack auch in mehreren Schritten, d. h. in mehreren Lagen aufgebracht werden, welche gegebenenfalls auch unter- schiedliche Lacktypen umfassen können. Das Ausheizen für das Ausgasen von eventuell vorhandenen Lösungsmitteln erfolgt dabei typischerweise nach jeder einzelnen aufgebrachten Schicht.
Optional aber nicht zwingend kann zudem vorgesehen werden, dass nach dem Ausgasen der Lackschicht(en) und vor oder nach dem Aufbringen der Nanostrukturen eine zusätzliche Haftvermittlerschicht auf den Lack aufgebracht wird. Eine solche geeignete Haftvermittlerschicht könnte beispielsweise Hexamethyldisilazan (HMDS) umfassen.
Die Haftvermittlerschicht kann gegebenenfalls bei der späteren Behandlung mit einem Lö- sungsmittel ebenfalls auf- bzw. angelöst werden. Dies ist aber nicht zwingend erforderlich. In der Regel weist eine aufgebrachte Haftvermittlerschicht eine nur sehr geringe Schichtdicke auf, insbesondere wird sie vorteilhaft als Monolage auf der Lackschicht ausgebildet. Das Aufbringen der optionalen Haftvermittlerschicht kann dabei über bereits bekannte Verfahren erfolgen, wie beispielsweise chemische Gasphasenabscheidung von HMDS.
Im nächsten Verfahrensschritt wird bzw. werden dann die Nanostrukturen auf die Lack- bzw. Haftvermittlerschicht aufgebracht. Dies kann wie aus der Literatur bekannt auf üblichem Wege erfolgen. Dazu gehört beispielsweise der mechanische Transfer unter Verwendung eines Reinraumtuchs oder durch ein Verfahren, bei dem der Wafer mit der (PMMA-) Lack- Schicht als Ausgangssubstrat zunächst mit einem Wachstumssubstrat in Kontakt gebracht wird, auf welchem die Nanostrukturen epitaktisch erzeugt werden, oder auch das Aufbringen der Nanostrukturen mit Hilfe eines Lösungsmittels, etwa Isopropanol, auf das Ausgangssubstrat, bei dem das Lösungsmittel im Anschluss verdampft wird. Auch ein gezielter Transfer mittels Mikromanipulatoren oder ähnliche Verfahren sind denkbar [7].
In einem weiteren Verfahrensschritt wird zum Einbetten der Nanostrukturen/Nanodrähte ein aufschleuderbares Glas (engl, spin-on glass, SOG) bzw. ein fließfähiges Oxid derart auf die Lack- bzw. Haftvermittlerschicht mit den angeordneten Nanostrukturen aufgebracht, dass die Nanostrukturen vollständig oder auch teilweise in der Trägermatrix eingebettet werden. Zu diesem Zweck können beispielsweise HSQ-Lacke oder Ähnliches verwendet werden. Denkbar und geeignet als Trägermatrix zur Einbettung der Nanostrukturen wären auch weitere fließfähige Dielektrika, neben Oxiden beispielsweise Nitride.
Unter HSQ (engl, hydrogen silsesquioxane) werden anorganische Verbindungen verstanden, die zwar ähnliche Eigenschaften wie Quarz (Si02) aufweisen, jedoch viele Wasserstoffe enthalten (H8Si8012 u. a.) und in einem Lösungsmittel gelöst sind. HSQ-Lacke werden in der Regel bei ca. 90 °C ausgeheizt um Lösungsmittel zu verdampfen.
In einer vorteilhaften Ausführung der Erfindung wird der HSQ-Lack XR-1541 von Dow Corn- ing® verwendet. Hier ist das HSQ im Lösungsmittel Methylisobutylketon (MIBK) gelöst. Alternativ kann die Trägermatrix beispielhaft aus ähnlichen Lacken, wie etwa den HSQ-Lacken FOx® 1x und 2x von Dow Corning® oder anderen fließfähigen Oxiden erzeugt werden. HSQ- Lacke zeichnen sich durch optische Transparenz und eine hohe Auflösung von ca. 6 nm als Elektronenstrahl-empfindlicher Negativlack zur Elektronenstrahllithografie aus. Ist diese Eigenschaft in nachfolgenden optionalen Schritten nicht erforderlich, so bieten sich auch andere Varianten etwa unter Verwendung von Polymeren, die als aufschleuderbares Glas dienen. Dies umfasst beispielhaft Polymethylsiloxan der Marke Honeywell ACCUGLASS® oder aufschleuderbares Glas auf Silikat-Basis, welche ebenfalls dem Ziel der Planarisierung von Nanostrukturen dienen können.
Das Aufbringen der Trägermatrix kann dabei in einem Schritt oder auch in mehreren Schrit- ten erfolgen. Die typische Schichtdicke von einer aufgebrachten Lackschicht liegt bei ca. 180 nm für z. B. HSQ-Lack XR-1541 , kann aber durch Verdünnung in MIBK auf ca. 30 nm reduziert werden. Durch die Verwendung von Vielfachschichten oder anderen vergleichbaren Lacken wie FOx® 1x und 2x lassen sich vorteilhaft Schichtdicken im Mikrometer-Bereich erzielen.
Die erforderliche Schichtdicke der aufzubringenden Trägermatrix hängt dabei unter anderem von dem Querschnitt der verwendeten Nanostrukturen ab. Wenn die Dicke der Nanostrukturen dies erforderlich macht, kann das Aufschleudern und das Ausheizen der Lacke iterativ solange wiederholt werden, bis die Nanostruktur optimal vom HSQ bzw. SOG eingeschlos- sen ist.
In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens kann vor dem Waferbonden eine vorherige Strukturierung erfolgen, bei der z. B. kacheiförmige Strukturen mittels Elektronenstrahllithografie bzw. EUV-Lithografie in die HSQ-Schicht geschrieben werden (siehe Figur 3). Als Entwickler bieten sich z. B. MF® CD-26, MF®-24A, AZ 326MIF oder AZ 400K an, welche die Lackschicht unter den Nanostrukturen nicht angreifen bzw. entwickeln. Insbesondere kann für diesen Aspekt ausgenutzt werden, dass die Lackschicht unter den Nanostrukturen als Positivlack für die Elektronenstrahllithografie (etwa PMMA) und die Trägermatrix als Negativlack für die Elektronenstrahllithografie (etwa HSQ) ausgestaltet wird. Durch die strukturierte HSQ-Schicht kann einerseits vorteilhaft die Kontaktfläche zum PMMA reduziert werden, was das spätere Ablösen erleichtert, da das Lösungsmittel das PMMA besser angreifen kann. Andererseits ermöglichen diese Strukturen beim folgenden Waferbonden vorteilhaft auch ein verbessertes Entweichen von Wasserstoff und etwaigen Lösungsmittelresten zwischen den Wafern. Ebenfalls können vor dem Waferbonden Durch- kontaktierungen, so genannte Vias, lithografisch definiert werden.
In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens können nach dem Entwickeln der HSQ-Schicht die dann freigelegten Bereiche der darunterliegenden (organischen) Lackschicht mit Hilfe eines Sauerstoffplasmas entfernt werden. Dies kann, ähnlich wie die oben beschriebene Strukturierung der HSQ-Schicht ein erleichtertes Eindringen des Lösungsmittels zwischen die beiden Wafer ermöglichen, um die Lackschicht aufzulösen. Auch das Entweichen möglicher gasförmiger Reaktionsprodukte beim Waferbonden wird erleichtert.
Mittels Waferbonden oder Nanoprägelithografie (engl, nanoimprint lithography) wird die HSQ-Schicht als Transferschicht mit den eingebetteten Nanostrukturen anschließend mit einem zweiten Substrat (Zielsubstrat) verbunden. Dabei werden die beiden Substrate aufeinander gepresst und bei Temperaturen über 200 °C ausgeheizt. Im verwendeten Nanonex NX-2000 Luftdruck Nanoimprinter wurden die Substrate dabei mit ca. 1 ,38 MPa Überdruck für etwa 10 min zusammengepresst.
Es sind verschiedene Ausgestaltungen möglich, um die Verbindung der Trägermatrix mit dem zweiten Substrat zu ermöglichen. So kann neben dem direkten Bonden auch adhäsives Bonden oder anodisches Bonden ausgenutzt werden. Eine einfache Alternative zum Waferbonden kann auch das "Rapid Thermal Processing" (RTP) sein, bei dem die beiden Substra- te aufeinander gelegt bzw. gepresst werden und im RTP-Ofen ausgeheizt werden. Dabei verbinden sich die beiden Substrate, z. B. durch eine zuvor aufgebrachte HSQ-Schicht, welche sich hierbei stöchiometrisch umwandelt.
In einer optionalen Ausgestaltung des erfindungsgemäßen Verfahrens wird das Zielsubstrat vor dem Zusammenpressen der beiden Wafer ebenfalls mit einer dünnen HSQ-Schicht beschichtet und für wenige Minuten bei 90 °C ausgeheizt.
Nach dem Waferbonden kann die Qualität der HSQ-Schicht zwischen den zwei Wafern mittels "Rapid Thermal Processing" (RTP) in einem RTP-Ofen noch weiter verbessert wer- den, um die chemische Umwandlung der HSQ-Schicht abzuschließen. Wichtig ist, dass die auflösbare (PMMA-) 'Lackschicht dabei nicht aushärtet. Eine vollständige Umwandlung der HSQ-Schicht ist allerdings für viele Anwendungen nicht vorteilhaft, da ohne diesen Schritt das HSQ bzw. SOG eine möglichst geringe elektrische Kapazität zwischen den Schichten einer Vielfachschicht gewährleisten kann.
Die unter der Schicht mit den eingebetteten Nanostrukturen befindliche Lackschicht bzw. Haftvermittlerschicht kann anschließend vorteilhaft unter Einwirkung eines geeigneten Lösungsmittels, beispielsweise Aceton, leicht abgelöst bzw. aufgelöst werden. Die zuvor genau an der Grenzfläche zwischen Lack- bzw. Haftvermittler und Trägermatrix angeordneten Nanostrukturen bzw. Nanodrähte liegen damit zwangsläufig (plan) direkt an der neuen Oberfläche des zweiten Substrats. Der eigentlich in einem Lösungsmittel lösliche HSQ-Lack wird durch die der Ablösung vorangehenden Verfahrensschritte, wie beispielsweise die Elektronenstrahllithografie bzw. EUV- Lithografie und/oder eine thermische Behandlung z. B. in einem RTP-Ofen derart modifiziert, dass er sich bei dem Ablöseprozess nicht mehr durch ein Lösungsmittel an- bzw. auflösen lässt.
Optional können die beiden miteinander in Verbindung gebrachten Substrate mit der dazwischen befindlichen Lackschicht vor dem Auflösen der Lackschicht in einem isotropen Sauerstoffplasma behandelt werden. Durch dieses Anlösen der Schicht kann das Auflösen der Lackschicht in einem Lösungsmittel erleichtert werden.
Vorteilhaft kann bei der Erfindung die Lackschicht mit Hilfe eines geeigneten Lösungsmittels aufgelöst und das Substrat auf diese Weise schonend von den zuvor angeordneten Nano- strukturen entfernt werden, ohne die HSQ-Matrix dabei anzugreifen. Schonend bedeutet dabei insbesondere, ohne mechanischen Einfluss und ohne hohe Temperaturbelastung. Als ein geeignetes Lösungsmittel zum Ab- bzw. Auflösen der Lackschicht sind beispielsweise Aceton und acetonhaltige Lösungsmittel sowie Cyclopentanon und Dimethylsulfoxid (DMSO) oder Mischungen hiervon zu nennen. Durch dieses schonende Entfernen kann sichergestellt werden, dass die Nanostrukturen/Nanodrähte - insbesondere deren Oberflächeneigenschaf- ten - nicht negativ beeinflusst werden. Die Nanostrukturen liegen nach dem Verfahren an der planen Oberfläche der HSQ-Schicht, die zuvor die Grenzfläche mit der Lackschicht ausgebildet hat. Da die Oberfläche der HSQ-Schicht plan ist, sind automatisch auch die an ihr angeordneten Nanostrukturen - unabhängig von ihrer Größe bzw. ihrem Querschnitt - plan an dieser Ebene ausgerichtet.
Mit Hilfe dieses erfindungsgemäßen Verfahrens können Nanostrukturen insbesondere auch mit unterschiedlichen Dicken und/oder Geometrien plan an der nach Entfernung des Lacks gebildeten Oberfläche der die Nanostrukturen einbettenden Transferschicht angeordnet werden.
Ein weiterer Vorteil bei der Verwendung eines Lacks als Zwischenschicht ist, dass in einer besonderen Ausgestaltung des Verfahrens die Nanostrukturen auch teilweise in den Lack eingebettet angeordnet werden können. Dies kann durch Aufbringen der Nanostrukturen und erneutes Heizen erfolgen, bei dem die Nanostrukturen dann teilweise in den Lack einsinken (siehe Figur 6). Dies könnte ggfs. auch durch mechanischen Druck erfolgen. Beim späteren Auflösen der Lackschicht schließen die Nanostrukturen dann nicht mit der Oberfläche ab, sondern ragen zumindest partiell über diese hinaus. Eine solche Anordnung kann insbeson- dere dann von Vorteil sein, wenn eine elektrische Kontaktierung bzw. Metallisierung runder Nanodrähte eine hinreichende Kontaktfläche erfordert (siehe Figur 2). Obwohl hier nicht von einer Planarisierung im engeren Sinne gesprochen werden kann, soll diese spezielle Ausgestaltung dennoch mit von der Erfindung umfasst sein.
Das erfindungsgemäße Verfahren zur Planarisierung funktioniert insbesondere auch für Nanostrukturen, die eine unterschiedliche Größe und/oder Geometrie aufweisen. Anders als bei den bekannten Verfahren [1 , 2], bei denen der Ätzfortschritt aufwändig überprüft werden muss, ist das Entfernen des Substrates mit Hilfe eines Lösungsmittels völlig unkritisch, da bis auf die aufzulösende Lackschicht bzw. optional die Haftvermittlerschicht keines der übrigen Materialien, also weder die Substrate, noch die Nanostrukturen oder die HSQ- bzw. Glasschicht, vom Lösungsmittel angegriffen werden. Zudem werden die Nanodrähte in der nicht leitfähigen Trägermatrix nicht elektrisch kurzgeschlossen [6]. Das erfindungsgemäße Verfahren ermöglicht auf einfache Weise eine Planarisierung/Schichtung von Nanostrukturen, und eine sich anschließende erleichterte elektrische Kontaktierung.
Die Schritte des erfindungsgemäßen Planarisierungsverfahrens können vorteilhaft auch iterativ wiederholt werden, um eine vertikale Integration der Nanostrukturen bzw. Nanodrähte zu erreichen. Lage für Lage können so Vielfachschichten aus horizontal ausgerichteten Nanodraht-Netzwerken aufgebaut werden.
Das erfindungsgemäße Verfahren weist darüber hinaus den Vorteil auf, dass das eingesetz- te Transfersubstrat nicht abgetragen bzw. zerstört wird, sondern nach dem Ablösen mit Hilfe eines Lösungsmittels vollkommen unversehrt vorliegt, und für weitere Planarisierungen bzw. für weitere Iterationen bei vertikaler Integration mehrerer Nanostruktur- bzw. Nanodraht- schichten zur Verfügung steht. Das erfindungsgemäße Verfahren eignet sich damit insbesondere zur Herstellung von Na- nodraht-Bauteilen für Nanodraht-basierte Logik, insbesondere neuartige, rekonfigurierbare Logik [8].
Zur Herstellung von Nanodraht-Bauteilen zur elektrischen Injektion spinpolarisierter Ströme müssen ferromagnetische Metallkontakte etwa aus Co, Ni oder Permalloy z. B. mittels Molekularstrahlepitaxie auf eine ebene Fläche aufgedampft werden. Die Ebene muss möglichst plan sein, da sonst verhindert wird, dass die Magnetisierung des Ferromagneten durch das Anlegen eines äußeren Magnetfeldes zwischen zwei diskreten Ausrichtungen hin- und hergeschaltet werden kann (s. Figur 1b). Zudem ist es häufig physikalisch erforderlich, dass eine etwa ein Nanometer dicke Oxidschicht als Tunnelbarriere an der Grenzfläche zwischen Nanodraht und Ferromagnet aufgebracht wird. Diese muss unterbrechungsfrei sein und überall eine homogene Dicke besitzen.
Neben den Anwendungen im Bereich der Spintronik, kann das erfindungsgemäße Verfahren Anwendung im Bereich der herkömmlichen Mikro- und Nanoelektronik finden. Hier steht etwa die vertikale Integration von Halbleiter-Nanostrukturen in der Computerchip- Verarbeitung im Vordergrund (siehe Figur 11). Das erfindungsgemäße Verfahren kann leicht hochskaliert werden und ist auf größere Substrate übertragbar.
Außerdem wird es über das erfindungsgemäße Verfahren möglich, dass selbst mit gerichteten Aufdampfmethoden Dielektrika von sehr kleiner Dicke auf Nanostrukturen aufgebracht werden können, was besonders effiziente Steuerbarkeit von Feldeffekttransistoren ermöglicht.
Durch die Möglichkeit HSQ durch Elektronenstrahllithografie und Entwicklung nur selektiv in die Oxidmatrix umzuwandeln zu können, werden durch den Transfer auch freischwebende Nanostrukturen erzeugt, die nur an den Enden Kontakt zum Substrat haben. Dies kann für die Anwendung in Gassensoren von großer Bedeutung sein, da so die gesamte Nano- drahtoberfläche in Kontakt mit dem zu detektierenden Gas kommen kann.
Ebenso würden Bauteile im Bereich des Water-Splittings von der für chemische Reaktionen verfügbaren gesamten Drahtoberfläche profitieren und zugleich eine elektrische Kontaktie- rung an den Drahtenden erlauben.
Für die Anwendung in chemischen Sensoren können auch nur teilweise exponierte Nano- drähte bzw. nur auf einer Seite freiliegende Nanostrukturen von Bedeutung sein.
Werden die Nanodrähte oder sogar Netzwerke von gekreuzten Nanodrähten im Anschluss an das erfindungsgemäße Verfahren etwa nasschemisch selektiv aufgelöst, können die entstehenden Kanäle im Bereich der Mikro- und Nanofluidik eine Rolle spielen. Dies könnten z. B. Anwendungen zur eindimensionalen Elektrophorese oder Blutanalyse sein. Ferner könnten solche nanoskopischen Röhren und Kanäle unterhalb der Oberfläche einer Oxidmatrix zur DNA-Analyse (d. h. zur DNA-Chromatographie) verwendet werden. Es ließen sich so auch mikro- und nanoskopische Druckköpfe realisieren. Anwendungen im Bereich der Photonik bzw. Nanooptik sind ebenfalls denkbar. Da die Oxidmatrix, in welche die Nanodrähte/Nanostrukturen eingebettet sind, transparent sein kann (etwa HSQ), können geordnete Nanostrukturen an der Grenzfläche in Anwendungen ausgenutzt werden.
Bestehen die transferierten Nanodrähte aus pn-Halbleiterübergängen können die in die Oxidmatrix eingebetteten Nanodrähte als Dioden-Anordnung verwendet werden. In die Oxidmatrix integrierte metallische Nanodrähte könnten auch als Antennen-Anordnung einge- setzt werden.
Auch könnten die vergrabenen Nanodrähte als Gate-Elektroden fungieren, die auf der plan- arisierten Oberfläche abgelegte Graphenschichten oder ähnliche zweidimensionale Schichten elektrostatisch steuern. Hier würden vergrabene kontaktierte Nanodrähte als Steuerelekt- roden fungieren worauf die Graphenschicht deponiert würde. Anschließend wäre kein weiterer Lithographie-Schritt notwendig, um die Steuerelektroden zu kontaktieren. Dies verhindert vorteilhaft, dass die Graphenschicht verunreinigt werden kann und ermöglicht Graphenbauteile mit sehr hohen elektronischen Mobilitäten (etwa für schnelle Transistoranwendungen). Da die Oxidmatrix die Nanodrähte schützt, können auch hohle Nanodrähte, also Nanoröh- ren, übertragen werden, und etwa biologische Zellen elektrisch kontaktieren und verbinden, die etwa nach dem erfindungsgemäßen Verfahren gemeinsam mit den Nanodrähten in der Trägermatrix transferiert wurden.
Spezieller Beschreibungsteil
Nachfolgend wird die Erfindung anhand einiger Figuren und eines Ausführungsbeispiels näher erläutert, ohne dass dadurch eine Einschränkung des Schutzbereiches bewirkt wird. Es zeigen:
Figur 1 : (a) Rasterelektronenmikroskop-Aufnahme einer konventionellen Bedampfung von Nanodrähten mit dünnen Metallschichten mit Unterbrechungen in den elektrischen Kontakten aufgrund von Abschattungseffekten.
(b) Dazu berechnete lokale Magnetisierung im Querschnitt entlang eines Kobaltkontaktes.
Figur 2: Rasterelektronenmikroskop-Aufnahme eines planarisierten und kontaktierten
Indiumnitrid-Nanodrahts [2].
Figur 3: Beispiel-Layout für ein herkömmliches Ausgangssubstrat.
Figur 4: Beispiel-Layout für ein herkömmliches Zielsubstrat. Figur 5: Schematische Darstellung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens. Im oberen Teil: erfindungsgemäße Verfahrensschritte für die Planarisierung von Nanostrukturen. Im unteren Teil: optionale weitere Verfahrensschritte zur vertikalen Integration von mehreren Nanostrukturschichten.
Figur 6: Rasterelektronenmikroskop-Aufnahme eines Indiumnitrid-Nanodrahts nach dem
Ablegen auf einem Polymethylacrylat (PMMA)-Lack.
Figur 7: Optische Mikroskopie-Aufnahme erfindungsgemäß selektiv entwickelter kacheiförmiger HSQ-Strukturen auf der PMMA-Schicht mit einer typischen Kantenlänge von 1 ,44 mm vor dem Waferbonden.
Figur 8: Optische Mikroskopie-Aufnahme einer von einem Ausgangssubstrat auf ein
Zielsubstrat übertragenen HSQ-Kachel.
Figur 9: Darstellung von Beispielen von erfolgreich auf ein Zielsubstrat übertragenen
Nanodrähten, eingebettet in einer Oxidmatrix.
Figur 10: Illustration der Vorteile des erfindungsgemäßen Verfahrens zum Planarisieren von Nanostrukturen unterschiedlicher Größe.
Figur 11 : Illustration der Vorteile des erfindungsgemäßen Verfahrens zur vertikalen Integration von Nanostrukturen mit Durchkontaktierungen.
In Figur 1 (a) erkennt man das bei einer konventionellen Bedampfung von Nanodrähten mit dünnen Metallschichten häufig auftretende nachteilige Resultat, dass aufgrund von Abschat- tungseffekten eine Unterbrechung in den elektrischen Kontakten auftritt. Insbesondere weisen ferromagnetische Kontakte, etwa aus Kobalt, deutliche Störungen der Homogenität der Magnetisierung auf, welche für viele Bauteile der Spintronik zwingend erforderlich ist, und in Figur 1 (b) dargestellt ist.
In Figur 1(b) ist die berechnete lokale Magnetisierung im Querschnitt entlang eines Kobalt- Kontaktes, der mittels konventioneller Aufdampfung (ohne vorherige Planarisierung des Nanodrahts) um den hier kreisförmigen Nanodrahtquerschnitt gelegt ist, dargestellt. Dabei wird das angegebene äußere Magnetfeld entlang der Hauptachse des Kobaltstreifens, also senkrecht zum Nanodraht und parallel zum Substrat angelegt.
Pfeile innerhalb des Kobalt-Kontaktes: lokale Orientierung der magnetischen Momente grau hinterlegt: lokale Magnetisierung zeigt überwiegend nach rechts
helle Bereiche: lokale Magnetisierung zeigt überwiegend nach links
Pfeile rechts: Orientierung des äußeren Magnetfeldes relativ zum Kobalt-Kontakt; die Länge der Pfeile spiegelt die Stärke des äußeren Magnetfeldes wider. In Figur 2 ist eine Aufnahme eines Indiumnitrid-Nanodrahts zu sehen, welcher nach einem in [2] beschriebenen Verfahren planarisiert und kontaktiert wurde. Der Nanodraht wurde dabei vollständig in HSQ eingebettet und anschließend mittels reaktivem Trockenätzen erneut freigelegt, sodass dieser an der Oberseite elektrisch kontaktiert werden konnte. Der Metall- streifen aus Kobalt zeigt infolge dessen nur eine geringe Krümmung und keine Unterbrechungen wie etwa in Figur 1 (a). Ein unmittelbares Umschalten der Magnetisierungsrichtung zwischen zwei diskreten Zuständen ohne zwischenzeitliche Domänenbildung an der Kontaktstelle zum Nanodraht, wie in Figur 1(b) dargestellt, wird so möglich. In den Figuren 3 und 4 sind beispielhafte Entwürfe für ein Ausgangssubstrat (Figur 3) und für ein Zielsubstrat (Figur 4) dargestellt. Dargestellt sind die Bereiche mit den HSQ-Kacheln, den Positionierungsmarkern und den Markern für die Elektronenstrahllithografie (hier Negativ- marker). In Figur 5 sind im oberen Bereich unter Punkt A schematisch die Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens dargestellt. Ein 2-Zoll Silizium- Wafer, d. h. das Ausgangssubstrat AS (1)), wird zuerst mit Aceton, Isopropanol, Piranha (Verdünnung mit Wasser im Verhältnis 1 :1) und 1-prozentiger Flusssäure gereinigt. Mit optischer Lithografie und reaktivem lonenätzen werden Negativmarker für die Elektronen- Strahllithografie erzeugt. Mittels Elektronenstrahllithografie werden Strukturen definiert und anschließend in den Wafer durch reaktives lonenätzen übertragen, die Bereiche definieren, in denen später Nanostrukturen/Nanodrähte deponiert werden sollen (siehe Figur 3). Anschließend wird der Wafer mit PMMA 649.04 belackt (PMMA (6)). Eine Aufschleudergeschwindigkeit von 6000 rpm ergibt eine Schichtdicke von 120 nm.
Der Wafer wird anschließend mindestens 10 min bei 180 °C ausgeheizt, damit der Lack in darauffolgenden Schritten nicht weiter Lösungsmittel ausgast.
In einem weiteren Schritt werden Nanodrähte (Nanostrukturen (2)) mechanisch auf die PMMA-Schicht transferiert.
Dazu kann etwa das Ausgangssubstrat mit dem Wachstumssubstrat in Kontakt gebracht werden, auf welchem die Nanostrukturen epitaktisch erzeugt wurden. Alternativ können Nanostrukturen auch in Lösung, beispielsweise in Isopropanol, auf das Ausgangssubstrat aufgebracht werden. Das Lösungsmittel verdampft anschließend während die Nanostrukturen dort verbleiben. Das hierfür eingesetzte Lösungsmittel sollte so gewählt werden, dass die auflösbare Lackschicht (6) nicht angegriffen wird, die ja später in einem anderen Lösungsmit- tel aufgelöst werden soll. Auch ein gezielter Transfer mittels Mikromanipulatoren oder ähnliche Verfahren sind möglich. Im vorliegenden Fall erfolgte die Transferierung mechanisch mit einem Reinraumtuch. Die transferierten Nanodrähte sind in der Figur 5 beispielhaft im Querschnitt kreisförmig illustriert.
Anschließend wird das aufschleuderbare Glas bzw. das fließfähige Oxid (HSQ (3)) mit einer Lackschleuder aufgebracht, welches die Nanodrähte vollkommen einschließt.
In Figur 5 sind zudem Strukturen zu erkennen, die mittels Elektronenstrahllithografie in das HSQ geschrieben wurden. Solche mittels Elektronenstrahl geschriebenen Bereiche verändern sich stöchiometrisch, so dass eine Oxidmatrix entsteht, in welche die Nanodrähte bzw. Nanostrukturen eingebettet sind. Das umgewandelte HSQ kann vorteilhaft selektiv entwickelt werden (mittels Entwickler MF® CD-26), ohne dass das PMMA angegriffen wird. Mittels reaktivem lonenätzen können die selektiv entwickelten Bereiche durch ein Sauerstoffplasma ins PMMA übertragen werden. Ein solches Vorgehen ermöglicht ein besseres Ausgasen beim Waferbonden und ein verbessertes Ablösen, da das Lösungsmittel leichter zwischen die verbundenen Wafer dringen kann.
Die verbleibenden PMMA-Kacheln unterhalb der HSQ-Kacheln, die mit diesen die Nano- strukturen an der Grenzfläche einschließen, wurden auch durch den Elektronenstrahl belichtet während die HSQ-Schicht mittels Elektronenstrahllithografie strukturiert wurde. Da dies die Methacrylsäuremethylester-Ketten des PMMA aufbricht (PMMA ist ein Positivlack) sind diese Bereiche während des Waferbondens möglicherweise weniger anfällig dafür nachteilig auszuhärten und können auch leichter durch ein Lösungsmittel aufgelöst werden.
Dann erfolgt die Verbindung des Ausgangssubstrats mit dem Zielsubstrat, welches zuvor ebenfalls mit HSQ belackt wurde, mittels Waferbonden. Dazu wird ein zweiter vorgereinigter 2-Zoll-Wafer als Zielsubstrat (ZS (5)) mit Negativmarkern für die Elektronenstrahllithografie strukturiert (siehe Figur 4), um die weitere Prozessierung nach dem Planarisierungsverfah- ren, d. h. die eigentliche elektrische Kontaktierung, zu ermöglichen. Er wird ebenfalls belackt (HSQ (4)), kurz ausgeheizt, um das Lösungsmittel zu verdampfen, und in einem Imprint- Verfahren kopfüber mit dem Ausgangssubstrat verbunden. Vorteilhaft können für das Waferbonden beispielsweise dieselben Anlagen benutzt werden, die für Nanoimprint verwendet werden. Anschließend können die beiden Wafer (AS (1) und ZS (5)) in Aceton voneinander gelöst werden, wobei die PMMA-Schicht (PMMA (6) unterhalb der Nanodrähte (2) dabei aufgelöst wird. Schließlich können die nun planarisierten Nanodrähte elektrisch kontaktiert werden, indem mittels Elektronenstrahllithografie Elektroden definiert werden, die anschließend metallisiert werden. Im unteren Abschnitt B der Figur 5 sind weitere optionale Verfahrensschritte dargestellt. Dabei wird das zuvor erstellte Zielsubstrat mit den in der HSQ (3)-Schicht eingebetteten Nanostrukturen (2) und den darauf angeordneten Elektroden erneut belackt ((HSQ (7)).
Analog zu den unter Punkt A dargestellten Verfahrensschritten wird ein weiteres Ausgangs- substrat (AS (1)) mit PMMA belackt (PMMA (9)) und darauf weitere Nanostrukturen (8) aufgebracht. Diese werden durch ein weiteres aufschleuderbares Glas bzw. ein fließfähiges Oxid (HSQ (10)) vollkommen eingeschlossen und diese Schicht ggfs. mittels Elektronenstrahllithografie strukturiert. Beide so erzeugte Substrate werden mittels Waferbonden verbunden und das Ausgangssubstrat wie unter Punkt A anschließend entfernt.
Die Verfahrensschritte unter Punkt B können beliebig wiederholt werden, so dass Lagen mit eingebetteten Nanostrukturen erhalten werden, die jeweils elektrisch kontaktierbar sind. Die Ausrichtung der Nanostrukturen kann dabei in jeder Ebene unterschiedlich sein. Figur 6 zeigt die Rasterelektronenmikroskop-Aufnahme eines Indiumnitrid-Nanodrahtes auf einer PMMA-Lackschicht. Der Nanodraht wurde dabei mit Hilfe eines Reinraumtuchs auf die Lackschicht transferiert. Gut zu erkennen ist, dass der Nanodraht ganz leicht in die PMMA- Schicht eingesunken ist. Eine auf das Zielsubstrat übertragene HSQ-Kachel mit darin eingebetteten Nanodrähten ist im Anhang in der Figur 8 zu sehen. Figur 7 zeigt eine optische Mikroskopie-Aufnahme der selektiv entwickelten HSQ-Kacheln auf der PMMA-Schicht. In den HSQ-Kacheln in Figur 7 sind die eingebetteten Nanodrähte aus Indiumnitrid nicht sichtbar. Die Kantenlänge der abgebildeten Kachel beträgt 1 ,44 mm.
In der optischen Mikroskopie-Aufnahme in Figur 8 erkennbar ist die HSQ-Kachel in der linken unteren Bildhälfte erfolgreich vom Ausgangssubstrat auf das Zielsubstrat übertragen worden. Die in der Oxidmatrix eingebetteten Nanodrähte befinden sich nach dem hier bereits erfolgten Ablösen des Ausgangssubstrats durch das Auflösen der PMMA-Schicht direkt unterhalb der HSQ-Oberfläche. In der oberen rechten Bildhälfte sind zuvor geätzte Negativ- marker für die anschließende Elektronenstrahllithografie zu sehen. Die aufgebrachten HSQ- Schichten behindern dabei vorteilhaft nicht die nachfolgenden Elektronenstrahllithografie- Schritte.
Nach der erneuten Reinigung kann das Ausgangssubstrat vorteilhaft für weitere Prozess- schritte verwendet werden, um weitere Oxidschichten mit darin eingebetteten Nanostruktu- ren/Nanodrähten zu übertragen.
Die Figur 9 zeigt Rasterelektronenmikroskopie-Aufnahmen, bei denen jeweils Nanodrähte (hell) eingebettet in einer Oxidmatrix (dunkelgrau) zu erkennen sind, die zuvor mit Hilfe des erfindungsgemäßen Verfahrens erfolgreich von einem Ausgangssubstrat auf ein Zielsubstrat übertragen wurden.
Die Figuren 10 und 11 zeigen in Illustrationen, wie Nanostrukturen nach einer erfindungsgemäßen Planarisierung elektrisch kontaktiert werden können.
In Figur 10 wird der Aspekt unterschiedlicher Größen der eingebetteten Nanostrukturen verdeutlicht. Für alle Nanostrukturen erfolgt eine optimale Planarisierung, gleich welcher Größe, sodass elektrische Kontakte und insbesondere magnetische Elektroden nicht durch Abschattungseffekte in ihrer Funktion beeinträchtigt werden.
Gemäß Figur 11 ermöglicht das erfindungsgemäße Verfahren vorteilhaft eine vertikale Integration mit Durchkontaktierungen. Für gekoppelte Nanodraht-Transistor Bauteile kann der Transfer der in die Oxidmatrix eingebetteten Nanostrukturen iterativ wiederholt werden. Bei dieser vertikalen Integration können Durchkontaktierungen, so genannte Vias, bei der litho- grafischen Strukturierung der HSQ-Schichten berücksichtigt werden und so automatisch an der erwünschten Stelle erzeugt werden. Lage für Lage können so Vielfachschichten aus Nanodraht-Netzwerken iterativ aufgebaut werden. Wahlweise können bzw. müssen (abhängig von der konkreten Ausgestaltung des erfindungsgemäßen Verfahrens) zwischen zwei Schichten selektive Ätzschritte mit einer Lackmaske durchgeführt werden, um Vias durch die Schicht zu führen.
In der Anmeldung zitierte Literatur:
[1] Zimmler et al. , Nano Lett. 8, 1695, 2008
[2] Heedt et al., Nano Lett. 12, 4437, 2012
[3] Cui et al., Appl. Phys. Express 7, 085001 , 2014
[4] Chung et al., IEEE Electron Device Lett. 30, 2, 2009
[5] Chung et al., IEEE Electron Device Lett. 30,10, 2009 [6] Sheng et al., Nanotechnology 24, 0252014, 2013 [7] Flöhr et al., Rev. Sei. Instrum. 82, 113705, 2011 [8] Ferry, Science 319, 579 - 580, 2008

Claims

Patentansprüche
1. Verfahren zur Planarisierung von Nanostrukturen,
- bei dem auf der Oberfläche eines Ausgangssubstrats (1) wenigstens eine Nano- struktur (2) angeordnet wird,
- bei dem auf dieselbe Oberfläche des Ausgangssubstrats (1) eine erste Schicht (3) aufgebracht wird, die die wenigstens eine Nanostruktur (2) einbettet,
- und bei dem auf diese erste Schicht (3) ein Zielsubstrat (5) aufgebracht wird,
- wobei im Anschluss daran das Ausgangssubstrat (1) von der ersten Schicht (3) getrennt wird, so dass die wenigstens eine darin eingebettete Nanostruktur (2) eine plane freie Oberfläche aufweist,
dadurch gekennzeichnet,
- dass vor dem Aufbringen der wenigstens einen Nanostruktur (2) auf das Ausgangssubstrat (1) eine zusätzliche Schicht (6) auf die Oberfläche des Ausgangssubstrats (1) aufgebracht wird,
- und dass das Ablösen des Ausgangssubstrats (1) von der ersten Schicht (3) mit Hilfe eines Lösungsmittels erfolgt.
2. Verfahren nach Anspruch 1 ,
bei dem eine Nanostruktur (2) umfassend Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften chemischen Hauptgruppen oder Verbindungshalbleiter der zweiten und sechsten chemischen Hauptgruppen eingesetzt wird.
3. Verfahren nach Anspruch 1 oder 2,
bei dem das Zielsubstrat (5) über eine zweite Schicht (4) auf diese erste Schicht (3) aufgebracht wird.
4. Verfahren nach vorhergehendem Anspruch 3,
bei dem die zweite Schicht (4) Wasserstoff-Silsesquioxan (HSQ) umfasst.
5. Verfahren nach einem der Ansprüche 1 bis 4,
bei dem die zusätzliche Schicht (6) ein in einem Lösungsmittel auflösbares Material aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5,
bei dem die zusätzliche Schicht (6) Polymethylmethacrylat (PMMA), ein Polymer aus Me- thylmethacrylat und Methacrylsäure (Copolymer PMMA/MA) oder einen optischen Photolack umfasst.
7. Verfahren nach einem der Ansprüche 1 bis 6,
bei dem die zusätzliche Schicht (6) in mehreren Schritten auf die Oberfläche des Transfersubstrats (1) aufgebracht wird.
8. Verfahren nach einem der Ansprüche 1 bis 7,
bei dem die zusätzliche Schicht (6) zunächst temperaturbehandelt wird, bevor die wenigstens eine Nanostruktur (2) aufgebracht wird.
9. Verfahren nach einem der Ansprüche 1 bis 8,
bei dem die erste Schicht (3), die die wenigstens eine Nanostruktur (2) einbettet, ein auf- schleuderbares Glas oder ein fließfähiges Oxid, insbesondere Wasserstoff-Silsesquioxan (HSQ) umfasst.
10. Verfahren nach einem der Ansprüche 1 bis 9,
bei dem die erste Schicht (3), die die Nanostruktur (2) einbettet, zunächst strukturiert wird, bevor auf diese strukturierte Schicht das zweite Substrat (5) aufgebracht wird.
11. Verfahren nach einem der Ansprüche 1 bis 10,
bei dem das Ablösen des Transfersubstrats (1) von der ersten Schicht (3) mit einem Aceton aufweisenden Lösungsmittel oder Cyclopentanon oder Dimethylsulfoxid erfolgt.
12. Verfahren nach einem der Ansprüche 1 bis 11 ,
bei dem die Nanostruktur epitaktisch erzeugt wird.
13. Verfahren nach einem der Ansprüche 1 bis 12,
bei dem die Anordnung der Nanostruktur auf dem Ausgangssubstrat mithilfe einer Dispersion, umfassend die Nanostruktur, oder über einen Mikromanipulator erfolgt.
14. Verfahren nach einem der Ansprüche 1 bis 13,
bei dem als Nanostruktur ein Nanodraht bzw. ein Netzwerk aus verbundenen Nanodräh- ten angeordnet wird.
15. Verfahren nach einem der Ansprüche 1 bis 14, bei dem das resultierende zweite Substrat (5) mit der ersten Schicht (3) und der wenigstens einen darin eingebetteten Nanostruktur (2) nachfolgend bei einem Verfahren nach Anspruch 1 als Zielsubstrat eingesetzt wird, so dass ein System von mehreren übereinander angeordneten Schichten mit eingebetteten Nanostrukturen erzeugt werden kann, wobei die Nanostrukturen durch vertikale Durch- kontaktierungen verbunden werden können.
EP16798073.9A 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen Withdrawn EP3384533A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015015452.4A DE102015015452A1 (de) 2015-12-02 2015-12-02 Verfahren zum Planarisieren von Nanostrukturen
PCT/DE2016/000379 WO2017092723A1 (de) 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen

Publications (1)

Publication Number Publication Date
EP3384533A1 true EP3384533A1 (de) 2018-10-10

Family

ID=57348409

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16798073.9A Withdrawn EP3384533A1 (de) 2015-12-02 2016-10-22 Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen

Country Status (6)

Country Link
US (1) US10714568B2 (de)
EP (1) EP3384533A1 (de)
JP (1) JP6845850B2 (de)
CN (1) CN109075189B (de)
DE (1) DE102015015452A1 (de)
WO (1) WO2017092723A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598373A (zh) * 2022-02-07 2023-08-15 中国科学院长春光学精密机械与物理研究所 一种局域场调控增强的二维材料中长波红外探测器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022403A1 (en) * 2001-07-24 2003-01-30 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, IC card, and elecronic appliance
US20100124795A1 (en) * 2008-11-20 2010-05-20 Shingo Eguchi Method for manufacturing flexible semiconductor device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
KR100362377B1 (ko) * 2000-12-05 2002-11-23 한국전자통신연구원 탄소 나노 튜브를 이용한 전계 방출 소자 및 그 제조 방법
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
JP2008545539A (ja) * 2005-05-27 2008-12-18 ザ・プロヴォスト，フェローズ・アンド・スカラーズ・オブ・ザ・カレッジ・オブ・ザ・ホーリー・アンド・アンディヴァイデッド・トリニティー・オブ・クイーン・エリザベス，ニア・ダブリン 導電性ナノワイヤの製造方法
KR101285575B1 (ko) * 2005-09-29 2013-07-15 다우 코닝 코포레이션 금속성 기판으로부터 고온 필름 및/또는 소자를 박리시키는 방법
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
US8846143B2 (en) * 2006-07-10 2014-09-30 California Institute Of Technology Method for selectively anchoring and exposing large numbers of nanoscale structures
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US20080134961A1 (en) * 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
JP2010538464A (ja) * 2007-08-28 2010-12-09 カリフォルニア インスティテュート オブ テクノロジー ポリマ埋め込み型半導体ロッドアレイ
KR101272012B1 (ko) * 2007-11-28 2013-06-07 삼성전자주식회사 반도체 장치의 제조 방법
CN101178957B (zh) * 2007-12-04 2011-07-27 河南科技大学 铜合金接触线的制备方法
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
WO2009134687A2 (en) * 2008-04-27 2009-11-05 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire
WO2010010838A1 (ja) * 2008-07-25 2010-01-28 コニカミノルタホールディングス株式会社 透明電極および透明電極の製造方法
US20110140072A1 (en) * 2008-08-21 2011-06-16 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
US8648525B2 (en) * 2009-06-24 2014-02-11 Konica Minolta Holdings, Inc. Transparent electrode, purifying method of conductive fibers employed in transparent electrode and organic electroluminescence element
US9748421B2 (en) * 2009-12-04 2017-08-29 The Board Of Trustees Of The Leland Stanford Junior University Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US8974967B2 (en) * 2009-12-21 2015-03-10 The Board Of Trustees Of The Leland Stanford Junior Univerity Nanotube-based nanomaterial membrane
JP2011134856A (ja) * 2009-12-24 2011-07-07 Toshiba Corp パターン形成方法
EP2539904A4 (de) * 2010-02-27 2018-01-10 Innova Dynamics, Inc. Strukturen mit in den oberflächen eingebetteten zusatzstoffen und herstellungsverfahren dafür
CN101905448B (zh) * 2010-06-23 2013-05-22 清华大学 一种用于化学机械平坦化的抛光垫及其制造方法
US8518736B2 (en) * 2010-12-29 2013-08-27 Georgia Tech Research Corporation Growth and transfer of monolithic horizontal nanowire superstructures onto flexible substrates
US8492208B1 (en) * 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
US9780335B2 (en) * 2012-07-20 2017-10-03 3M Innovative Properties Company Structured lamination transfer films and methods
US8823075B2 (en) * 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
CN103077888B (zh) * 2013-01-11 2015-07-01 西安交通大学 一种用于在单纳米线上制备电极的方法
CN103779400A (zh) * 2013-06-09 2014-05-07 国家纳米科学中心 一种复合电极及其制备方法
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US9246134B2 (en) * 2014-01-20 2016-01-26 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
CN106029556B (zh) * 2014-04-09 2019-06-18 美国陶氏有机硅公司 疏水制品
CN104282575B (zh) * 2014-09-26 2017-06-06 北京大学 一种制备纳米尺度场效应晶体管的方法
CN104485284B (zh) * 2014-12-24 2017-06-27 北京大学 一种可控阵列纳米线及其场效应晶体管的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022403A1 (en) * 2001-07-24 2003-01-30 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, IC card, and elecronic appliance
US20100124795A1 (en) * 2008-11-20 2010-05-20 Shingo Eguchi Method for manufacturing flexible semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2017092723A1 *

Also Published As

Publication number Publication date
JP6845850B2 (ja) 2021-03-24
US20180366543A1 (en) 2018-12-20
JP2019504465A (ja) 2019-02-14
CN109075189A (zh) 2018-12-21
US10714568B2 (en) 2020-07-14
WO2017092723A1 (de) 2017-06-08
DE102015015452A1 (de) 2017-06-08
CN109075189B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
DE102008060644B4 (de) Verfahren zur Herstellung einer Graphennanostruktur
DE10217362B4 (de) Gezielte Abscheidung von Nanoröhren
DE112017007386B4 (de) Schattenmasken-Seitenwand-Tunnelkontakt für die Quantendatenverarbeitung und Verfahren zum Bilden eines solchen Kontakts
EP2144711B1 (de) Verfahren zum übertragen einer nanoschicht
DE102008009365B4 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
WO2020239172A1 (de) Vorrichtung und verfahren zur verwendung von diamant-nanokristallen mit nv-farbzentren in cmos-schaltkreisen
DE102017002616A1 (de) Verfahren zur in-situ Herstellung von "Majorana-Materialien - Supraleiter" Hybridnetzwerken, sowie eine durch das Verfahren hergestellte Hybridstruktur
WO2020228893A1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
DE102012217482A1 (de) Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten
DE10134866A1 (de) Verfahren zum horizontalen Ziehen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gezogenen Kohlenstoff-Nanoröhren verwendet
DE102009035615A1 (de) Entfernen der Ausbuchtungseffekte in der Nanomusterung
EP3384533A1 (de) Verfahren zur herstellung einer planen freien kontaktierfläche für halbleiternanostrukturen
DE102008060645A1 (de) Leiterplatte mit ausgerichteten Nanostrukturen
DE19852543B4 (de) Verfahren zur Herstellung von Nanometer-Strukturen, insbesondere für Bauelemente der Nanoelektronik
DE112013001196B4 (de) Verfahren und Vorrichtungen zur Positionierung von Nanoobjekten
DE102004051662B3 (de) Verfahren zur Herstellung von Submikronstrukturen
WO2020221525A1 (de) Verfahren zur herstellung eines 2d-materials, 2d-material und dessen anwendungen
WO2007059750A1 (de) Verfahren zur erzeugung einer mehrzahl regelmässig angeordneter nanoverbindungen auf einem substrat
KR20150093977A (ko) 이차원 물질을 이용한 접합 전자 소자의 제조방법
EP1712113A2 (de) Verfahren zum anordnen einer leitungsstruktur auf einem substrat und substrat mit der leitungsstruktur
DE10064456B4 (de) Verfahren zur maskenlosen Formation von Metall-Nanostrukturen in dünnen dielektrischen Schichten mittels Bestrahlung mit ultrakurzen Laserimpulsen
DE102014117096B4 (de) Fotolithografieverfahren zum Herstellen organischer Leuchtdioden
DE102008051159A1 (de) Herstellung von Kreuzstrukturen von Nanostrukturen
DE102015117834A1 (de) Verfahren zur Herstellung einer flexiblen Rod-Array-Anordnung und Rod-Array-Anordnung
DE10157627A1 (de) Verfahren zur Herstellung einer Schicht auf einem Substrat

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180507

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FORSCHUNGSZENTRUM JUELICH GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210414

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20250128