EP3384533A1 - Method for producing a flat free contacting surface for semiconductor nanostructures - Google Patents

Method for producing a flat free contacting surface for semiconductor nanostructures

Info

Publication number
EP3384533A1
EP3384533A1 EP16798073.9A EP16798073A EP3384533A1 EP 3384533 A1 EP3384533 A1 EP 3384533A1 EP 16798073 A EP16798073 A EP 16798073A EP 3384533 A1 EP3384533 A1 EP 3384533A1
Authority
EP
European Patent Office
Prior art keywords
layer
nanostructure
nanostructures
substrate
hsq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP16798073.9A
Other languages
German (de)
French (fr)
Inventor
Sebastian HEEDT
Julian GERHARZ
Thomas SCHÄPERS
Detlev GRÜTZMACHER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP3384533A1 publication Critical patent/EP3384533A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Abstract

The invention relates to a method for producing a flat free contacting surface for semiconductor nanostructures, wherein at least one nanostructure (2) is arranged on the surface of a transfer substrate (1). A first layer (3) in which at least one nanostructure (2) is embedded is applied onto the same surface of the transfer substrate (1), and a second substrate (5) is applied onto the first layer (3). The transfer substrate (1) is then separated from the first layer (3) such that the at least one nanostructure (2) embedded in the first layer has a flat free surface. According to the invention, prior to applying the at least one nanostructure (2) onto the transfer substrate (1), an additional layer (6) which can be removed by means of a solvent is applied onto the surface of the transfer substrate (1), and the transfer substrate (1) is removed from the first layer (3) using a solvent. In this manner, a planarization/layering of nanostructures and a subsequent simplified electric contacting process is allowed. When the method steps are applied in iterations, multilayers can be constructed advantageously from horizontally aligned nanowire networks for example (figure 5B).

Description

VERFAHREN ZUR HERSTELLUNG EINER PLANEN FREIEN KONTAKTIERFLÄCHE FÜR  METHOD FOR PRODUCING A PLANNING FREE CONTACT AREA FOR
HALBLEITERNANOSTRUKTUREN  SEMICONDUCTOR NANO STRUCTURES
Die Erfindung betrifft ein neues Verfahren zum Planarisieren von Nanostrukturen, insbesondere von Nanodrähten, beispielsweise vor einer elektrischen Kontaktierung. Die Erfindung betrifft ferner ein Verfahren zur vertikalen Schichtung mehrerer Nanostrukturen, das bedeutet zur Erzeugung einer oder mehrerer Lagen mit eingebetteten Nanodrähten bzw. Nanodraht- Netzwerken oder anderen Nanostrukturen, welche elektrisch kontaktiert werden können. The invention relates to a novel method for planarizing nanostructures, in particular nanowires, for example, prior to electrical contacting. The invention further relates to a method for vertically stacking a plurality of nanostructures, that is to say for producing one or more layers with embedded nanowires or nanowire networks or other nanostructures which can be electrically contacted.
Stand der Technik State of the art
Selbstorganisierte Nanostrukturen, insbesondere Halbleiter-Nanodrähte, welche seit einigen Jahren Gegenstand intensiver Forschung sind, könnten bald Anwendung als elementare Bausteine in Computerchips finden. Dies liegt zum einen an der deutlich überlegenen Elektronen-Mobilität in Gruppe-Ill/V-Halbleiter-Nanodrähten gegenüber der herkömmlichen Silizium CMOS-Technologie. Außerdem besteht die Möglichkeit opto-elektronischer Funktionalität sowie die Nutzung neuartiger, elektrisch steuerbarer magnetischer Funktionalität im Bereich der Spintronik sowie die von vielen Arbeitsgruppen angestrebte Nutzung von Nanodrähten im Bereich des Quantencomputings. Anwendungen im Bereich der Spintronik sind von besonderer Bedeutung, da Gruppe-Ill/V-Halbleiter-Nanodrähte häufig auch die Möglichkeit bieten, neben der elektronischen Eigenschaft der Ladung auch den Spin, d. h. den Eigendrehimpuls der Elektronen in einem Transistor zu kontrollieren.  Self-assembled nanostructures, in particular semiconductor nanowires, which have been the subject of intensive research for some years, could soon find application as elementary building blocks in computer chips. This is partly due to the clearly superior electron mobility in group III / V semiconductor nanowires over conventional silicon CMOS technology. There is also the possibility of opto-electronic functionality and the use of novel, electrically controllable magnetic functionality in the field of spintronics as well as the use of nanowires in the field of quantum computing, which many research groups are aiming for. Applications in the field of spintronics are of particular importance, since group III / V semiconductor nanowires often also offer the possibility, in addition to the electronic property of the charge, of the spin, d. H. to control the intrinsic momentum of the electrons in a transistor.
Im Bereich der Spintronik führt die Ausnutzung von Nanodrähten zu besonderen Herausforderungen, da die elektrische Kontaktierung mit magnetisierbaren Elektroden eine vorherige Planarisierung der Nanostrukturen erfordert (Figur 1). Dünne Metallschichten, welche bislang zur elektrischen Kontaktierung der Nanodrähte verwendet werden, können geometriebedingt (durch Abschattungseffekte bei der gerichteten Aufdampfung) unterbrochen sein (Figur 1a). In ferromagnetischen Materialien, welche zur elektrischen Injektion spinpolarisierter Ströme verwendet werden, kann es zu einer unerwünschten und inhomogenen Ausrichtung der lokalen Magnetisierung kommen (Figur 1b). Eine solche Domänenbildung macht das Bauteil für Anwendungen im Bereich der Spintronik unbrauchbar. In the field of spintronics, the exploitation of nanowires poses particular challenges, since the electrical contacting with magnetizable electrodes requires a prior planarization of the nanostructures (FIG. 1). Thin metal layers, which have hitherto been used to make electrical contact with the nanowires, may be interrupted by geometry (due to shadowing effects during directional vapor deposition) (FIG. 1a). In ferromagnetic materials, which are used for the electrical injection of spin-polarized currents, an undesired and inhomogeneous alignment of the local magnetization may occur (FIG. 1b). Such domain formation renders the device unusable for spintronic applications.
Aufschleuderbares Oxid (z. B. Wasserstoff-Silsesquioxan von Dow Corning®), im Folgenden auch HSQ genannt, wurde in der Literatur schon mehrfach zur Planarisierung von Nanodräh- ten verwendet (Figur 2). Nach dem Aufschleudern wurde die HSQ-Schicht durch reaktives lonenätzen wieder abgetragen bis die Nanodraht-Oberseite erneut freigelegt wurde [1-3]. Spin-on oxide (eg, hydrogen silsesquioxane from Dow Corning®), also referred to below as HSQ, has been used in the literature for the planarization of nanodrug used (Figure 2). After spin coating, the HSQ layer was removed by reactive ion etching until the nanowire top was exposed again [1-3].
Das vorgenannte Verfahren weist den Vorteil auf, dass einzelne Nanodrähte durch das Einbetten in eine Oxidschicht planarisiert werden können (Figur 2). Jedoch muss für jeden Nanodraht, abhängig vom Nanodrahtdurchmesser und der lokalen Oxidschichtdicke, die Ätzzeit genau angepasst werden und zwischen mehreren Ätzschritten der Ätzfortschritt mittels Rasterkraftmikroskopie aufwendig kontrolliert werden. Zum einen können dadurch auf einer Probe nur Nanostrukturen/Nanodrähte mit identischem Durchmesser zugleich optimal planarisiert werden. Zum anderen kann das reaktive lonenätzen/Plasmaätzen unter Umständen die Nanostrukturen/Nanodrähte (insbesondere deren Oberflächeneigenschaften) negativ beeinflussen. The aforementioned method has the advantage that individual nanowires can be planarized by embedding in an oxide layer (FIG. 2). However, for each nanowire, depending on the nanowire diameter and the local oxide layer thickness, the etching time has to be adapted exactly and, between several etching steps, the etching progress is to be controlled in an elaborate manner by atomic force microscopy. On the one hand, on one sample only nanostructures / nanowires with identical diameters can be optimally planarized at the same time. On the other hand, the reactive ion etching / plasma etching may under certain circumstances adversely affect the nanostructures / nanowires (in particular their surface properties).
Darüber hinaus stößt die vertikale Integration von horizontal ausgerichteten Nanodrähten bzw. von Nanodrahtnetzwerken in der Anwendung auf große prozesstechnische Schwierigkeiten. Ein zentraler Bestandteil der Computerchip-Produktion ist das CMP (chemisch mechanisches Planarisieren). Es ist von entscheidender Bedeutung für die in modernen Computerchips übliche vertikale Integration, da stets viele Schichten aus Leiterbahnen, Transistoren bzw. Logik-Bauelementen Nanometer-genau übereinander angeordnet werden. Da CMP für Nanodrähte und andere Nanostrukturen nicht anwendbar ist bzw. ihre strukturelle Integrität angreift, ist ein iterierbares Verfahren erforderlich, welches ohne CMP oder Ätzschritte viele Nanodrahtschichten übereinander aufbringen kann, welche durch vertikale Durchkon- taktierungen (so genannte Vias; engl, vertical interconnect access) verbunden werden können (Figur 11). In addition, the vertical integration of horizontally oriented nanowires or nanowire networks in the application encounters great process engineering difficulties. A central component of computer chip production is CMP (chemical mechanical planarization). It is crucial for the vertical integration that is common in modern computer chips, since many layers of printed conductors, transistors or logic components are always arranged with nanometer precision one above the other. Since CMP is not applicable to nanowires and other nanostructures or attacks their structural integrity, an iterable process is required which, without CMP or etching steps, can apply many nanowire layers stacked on top of each other by vertical vias (so-called vertical interconnect access) ) can be connected (Figure 11).
HSQ wurde bereits zum Schichttransfer verwendet [4, 5]. Das Verfahren setzt HSQ ein, um zwei Wafer mittels Waferbonden zu verbinden. Das HSQ dient hier nicht dem Zweck, Nanostrukturen zu transferieren oder zu planarisieren, sondern lediglich eine Verbindung zwischen einem Silizium-Wafer und einer Schicht aus GaN zu ermöglichen. Auch wird das Ausgangssubstrat nicht durch Auflösen einer Kontaktschicht (z. B. aus PMMA) in einem Lösungsmittel beseitigt, sondern der komplette Transferwafer (also das Ausgangssubstrat) durch reaktives lonenätzen abgetragen. HSQ has already been used for layer transfer [4, 5]. The method uses HSQ to bond two wafers by wafer bonding. The purpose of the HSQ is not to transfer or planarize nanostructures, but to allow only a connection between a silicon wafer and a layer of GaN. Also, the starting substrate is not removed by dissolving a contact layer (eg PMMA) in a solvent, but the complete transfer wafer (ie the starting substrate) is removed by reactive ion etching.
Sheng et al. [6] haben ein Verfahren zum Transfer von Nanodrähten präsentiert. Ziel hierbei ist es, einen elektrischen Strom lateral anstatt axial durch ZnO-Nanodrähte zu leiten. Dazu wird der Nanodraht mit Aluminium bedampft, und mit einem Klebstoff der Transfer-Wafer mit der Aluminiumschicht auf einen anderen Si-Wafer geklebt. Da die Bindung zwischen Alumi- nium und Silizium nur schwach ist, kann der aufgeklebte Wafer mit der Aluminiumschicht und den darin eingebetteten Nanodrähten durch mechanische Scherkräfte abgelöst werden. Die Nanodrähte liegen in der Aluminiumschicht und diese ist an der Oberfläche plan, da sie ursprünglich die Grenzfläche zum Silizium bildete. Auch dieses Verfahren führt zu einer Planarisierung von Nanodrähten. Jedoch wird dort der Nanodraht in eine metallische Elektrode eingebettet. Das schließt den Nanodraht entlang seiner Wachstumsachse elektrisch kurz und ermöglicht somit keine Anwendung im Sinne der vorliegenden Erfindung. Sheng et al. [6] have presented a method for the transfer of nanowires. The goal here is to conduct an electric current laterally rather than axially through ZnO nanowires. For this purpose, the nanowire is vapor-deposited with aluminum, and with an adhesive the transfer wafer with the aluminum layer is glued onto another Si wafer. Since the bond between alumina When silicon and silicon are only weak, the glued-on wafer with the aluminum layer and the nanowires embedded therein can be detached by mechanical shearing forces. The nanowires are in the aluminum layer and this is flat on the surface, since it originally formed the interface with the silicon. This method also leads to a planarization of nanowires. However, there the nanowire is embedded in a metallic electrode. This shorts the nanowire electrically short along its growth axis and thus does not allow application in the sense of the present invention.
Insbesondere ist bei dem vorgenannten Verfahren eine vertikale Integration von ebenen integrierten Schaltkreisen aus Nanostrukturen/Nanodrähten nicht möglich. In particular, in the aforementioned method, a vertical integration of planar integrated circuits of nanostructures / nanowires is not possible.
Aufgabe und Lösung Task and solution
Die Aufgabe der Erfindung ist es, ein Verfahren zur Planarisierung von Nanostrukturen, insbesondere von Nanodrähten bereit zu stellen, welches die bisherigen Nachteile aus dem Stand der Technik überwindet. Insbesondere soll elektronische Funktionalität innerhalb der Schicht gewährleistet werden.  The object of the invention is to provide a method for planarizing nanostructures, in particular nanowires, which overcomes the previous disadvantages of the prior art. In particular, electronic functionality is to be ensured within the layer.
Ferner ist es die Aufgabe der Erfindung, ein Verfahren zur Einbettung von Nanostrukturen in Schichten bereit zu stellen, welches iterativ wiederholt werden kann und das auf einfache Weise Verbindungen zwischen den eingebetteten Nanostrukturen in verschiedenen Schichten ermöglicht. Furthermore, it is the object of the invention to provide a method for embedding nanostructures in layers, which can be repeated iteratively and which enables connections between the embedded nanostructures in different layers in a simple manner.
Die Aufgaben werden gelöst durch ein Verfahren mit den Merkmalen des Hauptanspruchs. Vorteilhafte Ausgestaltungen des Verfahrens finden sich in den darauf rückbezogenen An- Sprüchen. The objects are achieved by a method having the features of the main claim. Advantageous embodiments of the method can be found in the dependent claims.
Gegenstand der Erfindung Subject of the invention
Die Erfindung betrifft ein Verfahren zur Planarisierung von Nanostrukturen, insbesondere von Nanodrähten. Ein solches Verfahren kann vorteilhaft als Vorschritt für eine elektrische Kon- taktierung von Nanostrukturen eingesetzt werden und ermöglicht zudem eine vertikale Integration von Nanostrukturen, insbesondere von Nanodrähten oder Nanodraht-Netzwerken.  The invention relates to a method for planarizing nanostructures, in particular nanowires. Such a method can advantageously be used as a preliminary step for an electrical contacting of nanostructures and also permits a vertical integration of nanostructures, in particular of nanowires or nanowire networks.
Als Nanostruktur kann dabei beispielsweise ein einzelner Nanodraht oder auch ein Netzwerk aus verbundenen Nanodrähten verstanden werden. As a nanostructure can be understood, for example, a single nanowire or a network of connected nanowires.
Geeignete Nanostrukturen umfassen beispielsweise InN, InAs, InSb, Si, Ge oder Au. Darüber hinaus wären auch SiGe, InP, GeSn, GaAs, Kohlenstoff-Nanoröhrchen (CNTs), Fülle- rene (z. B. C6o), Graphen-Flakes, Graphen-Nanoribbons, MoS2) AI, Ag, ZnO, CdS, CdSe, Bi2Te3, Bi2Se3, Sb2Te3oder HgTe als Material für eine Nanostruktur geeignet. Insbesondere sind auch Mischungen der vorgenannten Verbindungen vorstellbar. Im Allgemeinen sind Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften bzw. der zweiten und sechsten chemischen Hauptgruppen sowie Metalle als Materialien für die Nanostrukturen geeignet. Suitable nanostructures include, for example, InN, InAs, InSb, Si, Ge or Au. In addition, SiGe, InP, GeSn, GaAs, carbon nanotubes (CNTs), rene (eg C 6 o), graphene flakes, graphene nanoribbons, MoS 2) Al, Ag, ZnO, CdS, CdSe, Bi 2 Te 3 , Bi 2 Se 3 , Sb 2 Te 3 or HgTe as material suitable for a nanostructure. In particular, mixtures of the abovementioned compounds are also conceivable. In general, elemental semiconductors of the fourth main chemical group, compound semiconductors of the third and fifth, and the second and sixth main chemical groups, and metals are suitable as materials for the nanostructures.
Im Rahmen dieser Erfindung ist unter dem Begriff Planarisierung sowohl die Herstellung einer planarisierten Oberfläche zu verstehen, durch die eine elektrische Kontaktierung mit beispielsweise Titan/Gold oder Ferromagneten möglich ist. Andererseits ist damit aber auch das Ausrichten von unterschiedlich großen Nanostrukturen an einer Ebene gemeint. Die Möglichkeit der vertikalen Schichtung ist unter anderem ein zentraler Aspekt der Erfindung. In the context of this invention, the term planarization is understood to mean both the production of a planarized surface, by means of which electrical contacting with, for example, titanium / gold or ferromagnets is possible. On the other hand, this also means the alignment of different sized nanostructures at one level. The possibility of vertical layering is, inter alia, a central aspect of the invention.
Der Erfindung liegt die Idee zugrunde, anders als bei Sheng et al. [6] die Nanostrukturen nicht unmittelbar auf einem Transfersubstrat (Ausgangssubstrat) aufzubringen, welches zu einem späteren Zeitpunkt mechanisch von der Nanostruktur getrennt werden muss. The invention is based on the idea, unlike Sheng et al. [6] does not apply the nanostructures directly to a transfer substrate (starting substrate), which must be mechanically separated from the nanostructure at a later time.
Erfindungsgemäß werden die Nanostrukturen daher nicht direkt auf einem Transfersubstrat, beispielsweise einem Si-Wafer, angeordnet, sondern auf einer, in einem Lösungsmittel leicht lösbaren Lackschicht, die zuvor auf das Transfersubstrat aufgebracht wurde. According to the invention, the nanostructures are therefore not arranged directly on a transfer substrate, for example a Si wafer, but instead on a lacquer layer which is readily dissolvable in a solvent and has been previously applied to the transfer substrate.
Dazu können in einer vorteilhaften Ausgestaltung der Erfindung zunächst mittels Elektronen- strahllithografie definierte und anschließend in das Ausgangssubstrat hinein geätzte Positi- onsmarker (Streumarker) im Substrat erzeugt werden, um später die Nanodräh- te/Nanostrukturen zu positionieren. Solche Streumarker, z. B. als Negativmarker realisiert, sind in Figur 3 dargestellt. For this purpose, in an advantageous embodiment of the invention, position markers (scattering markers) defined first by means of electron beam lithography and subsequently etched into the starting substrate can be generated in the substrate in order to later position the nanowires / nanostructures. Such stray markers, z. B. realized as a negative marker, are shown in Figure 3.
Als geeignete Ausgangssubstrate können beispielsweise Substrate umfassend Si, GaAs, InP, Ge, InAs, InGaAs, AIGaAs, GaN sowie Quarz, Saphir, Diamant oder auch Metalle ge- nannt werden. Im Allgemeinen sind Si und andere Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften bzw. der zweiten und sechsten chemischen Hauptgruppen als Substrate geeignet. Die Substratoberflächen sollten zweckmäßig eben sein und vor dem Gebrauch übliche Reinigungsschritte der Reinraumtechnik durchlaufen. Insbesondere können die Oberflächen auch Oxid- oder Nitrid-Schichten aufwei- sen oder mit Schichten aus Bornitrid und/oder Graphen kombiniert werden. Bei dem erfindungsgemäßen Verfahren wird auf einem Ausgangssubstrat (Transfersubstrat) zunächst flächig eine durch ein Lösungsmittel ab- bzw. auflösbare Lackschicht auf der zuvor gereinigten Oberfläche aufgebracht. Eine dazu geeignete Lackschicht kann insbesondere aus Polymethylmethacrylat (PMMA) oder ein Polymer aus Methylmethacrylat und Methacryl- säure (Copolymer PMMA/MA) oder etwa aus optischen Photolacken, wie beispielsweise AZ 5214 E, AZ P4620, AZ 4562, AZ nLOF 20xx oder Ähnlichem, bestehen. Die erforderliche Schichtdicke der Lackschicht kann einige Nanometer betragen, kann aber auch im Bereich weniger Mikrometer liegen. Vorteilhafte Lackschichtdicken liegen zwischen 50 und 200 nm. Das Aufbringen der Lackschicht kann dabei über bereits bekannte Verfahren erfolgen, wie beispielsweise Aufschleudern, Betropfen oder Aufstreichen. Examples of suitable starting substrates include substrates comprising Si, GaAs, InP, Ge, InAs, InGaAs, AlGaAs, GaN, as well as quartz, sapphire, diamond or even metals. In general, Si and other elemental semiconductors of the fourth main chemical group, compound semiconductors of the third and fifth, and the second and sixth main chemical groups are suitable as substrates. The substrate surfaces should be expediently flat and undergo conventional cleaning steps of clean-room technology before use. In particular, the surfaces may also have oxide or nitride layers or be combined with layers of boron nitride and / or graphene. In the method according to the invention, a lacquer layer, which can be removed or dissolved by a solvent, is applied to the previously cleaned surface in a planar manner on a starting substrate (transfer substrate). A lacquer layer suitable for this purpose can in particular be made from polymethyl methacrylate (PMMA) or a polymer from methyl methacrylate and methacrylic acid (copolymer PMMA / MA) or from optical photo resists such as AZ 5214 E, AZ P4620, AZ 4562, AZ nLOF 20xx or the like, consist. The required layer thickness of the lacquer layer can be a few nanometers, but can also be in the range of a few micrometers. Advantageous lacquer layer thicknesses are between 50 and 200 nm. The application of the lacquer layer can be effected by methods already known, such as spin-coating, dripping or brushing.
In einer bevorzugten Ausgestaltung der Erfindung wird der aufgebrachte Lack zusammen mit dem Transfersubstrat zunächst ausgeheizt, um das Ausgasen von eventuell vorhandenem Lösungsmittel, etwa Ethyllactat, aus der Lackschicht zu ermöglichen. Beispielsweise kann dazu eine Temperaturerhöhung auf ca. 180 °C vorgenommen werden. Die Zeit für das Ausgasen liegt üblicherweise zwischen 5 und 30 Minuten, je nach Schichtdicke der Lackschicht, ist in der Regel jedoch unkritisch. Temperaturen deutlich oberhalb von 200 °C können nachteilig zum Aushärten des Lacks führen. Beispielsweise ist bei einer Lackschichtdicke von 120 nm ein Ausgasen von 10 Minuten bei einer maximalen Temperatur von 180 °C vollkommen ausreichend. In a preferred embodiment of the invention, the applied paint is first baked together with the transfer substrate in order to allow the outgassing of any solvent present, such as ethyl lactate, from the paint layer. For example, a temperature increase to about 180 ° C can be made. The time for outgassing is usually between 5 and 30 minutes, depending on the layer thickness of the paint layer, but is usually not critical. Temperatures well above 200 ° C can adversely affect the curing of the paint. For example, with a paint layer thickness of 120 nm, outgassing of 10 minutes at a maximum temperature of 180 ° C is completely sufficient.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung kann der Lack auch in mehreren Schritten, d. h. in mehreren Lagen aufgebracht werden, welche gegebenenfalls auch unter- schiedliche Lacktypen umfassen können. Das Ausheizen für das Ausgasen von eventuell vorhandenen Lösungsmitteln erfolgt dabei typischerweise nach jeder einzelnen aufgebrachten Schicht. In a further advantageous embodiment of the invention, the paint in several steps, d. H. be applied in several layers, which may optionally include different types of paint. The heating for the outgassing of any existing solvents is typically carried out after each individual applied layer.
Optional aber nicht zwingend kann zudem vorgesehen werden, dass nach dem Ausgasen der Lackschicht(en) und vor oder nach dem Aufbringen der Nanostrukturen eine zusätzliche Haftvermittlerschicht auf den Lack aufgebracht wird. Eine solche geeignete Haftvermittlerschicht könnte beispielsweise Hexamethyldisilazan (HMDS) umfassen. Optionally, but not necessarily, it can also be provided that, after the outgassing of the lacquer layer (s) and before or after the application of the nanostructures, an additional adhesion promoter layer is applied to the lacquer. Such a suitable primer layer could include, for example, hexamethyldisilazane (HMDS).
Die Haftvermittlerschicht kann gegebenenfalls bei der späteren Behandlung mit einem Lö- sungsmittel ebenfalls auf- bzw. angelöst werden. Dies ist aber nicht zwingend erforderlich. In der Regel weist eine aufgebrachte Haftvermittlerschicht eine nur sehr geringe Schichtdicke auf, insbesondere wird sie vorteilhaft als Monolage auf der Lackschicht ausgebildet. Das Aufbringen der optionalen Haftvermittlerschicht kann dabei über bereits bekannte Verfahren erfolgen, wie beispielsweise chemische Gasphasenabscheidung von HMDS. If appropriate, the adhesion promoter layer can also be dissolved or dissolved during later treatment with a solvent. But this is not mandatory. As a rule, an applied adhesion promoter layer has only a very small layer thickness, in particular it is advantageously formed as a monolayer on the lacquer layer. The application of the optional adhesion promoter layer can be carried out by methods already known, such as chemical vapor deposition of HMDS.
Im nächsten Verfahrensschritt wird bzw. werden dann die Nanostrukturen auf die Lack- bzw. Haftvermittlerschicht aufgebracht. Dies kann wie aus der Literatur bekannt auf üblichem Wege erfolgen. Dazu gehört beispielsweise der mechanische Transfer unter Verwendung eines Reinraumtuchs oder durch ein Verfahren, bei dem der Wafer mit der (PMMA-) Lack- Schicht als Ausgangssubstrat zunächst mit einem Wachstumssubstrat in Kontakt gebracht wird, auf welchem die Nanostrukturen epitaktisch erzeugt werden, oder auch das Aufbringen der Nanostrukturen mit Hilfe eines Lösungsmittels, etwa Isopropanol, auf das Ausgangssubstrat, bei dem das Lösungsmittel im Anschluss verdampft wird. Auch ein gezielter Transfer mittels Mikromanipulatoren oder ähnliche Verfahren sind denkbar [7]. In the next process step, the nanostructures are or are then applied to the paint or adhesion promoter layer. This can be done as known from the literature in the usual way. This includes, for example, the mechanical transfer using a clean room cloth or by a method in which the wafer with the (PMMA) lacquer layer as the starting substrate is first brought into contact with a growth substrate on which the nanostructures are epitaxially produced, or even the Applying the nanostructures to the starting substrate by means of a solvent, such as isopropanol, in which the solvent is subsequently evaporated. A targeted transfer by means of micromanipulators or similar methods are conceivable [7].
In einem weiteren Verfahrensschritt wird zum Einbetten der Nanostrukturen/Nanodrähte ein aufschleuderbares Glas (engl, spin-on glass, SOG) bzw. ein fließfähiges Oxid derart auf die Lack- bzw. Haftvermittlerschicht mit den angeordneten Nanostrukturen aufgebracht, dass die Nanostrukturen vollständig oder auch teilweise in der Trägermatrix eingebettet werden. Zu diesem Zweck können beispielsweise HSQ-Lacke oder Ähnliches verwendet werden. Denkbar und geeignet als Trägermatrix zur Einbettung der Nanostrukturen wären auch weitere fließfähige Dielektrika, neben Oxiden beispielsweise Nitride. In a further method step, for embedding the nanostructures / nanowires, a spin-on glass (spin-on glass, SOG) or a flowable oxide is applied to the lacquer or adhesion promoter layer with the arranged nanostructures in such a way that the nanostructures are completely or partially embedded in the carrier matrix. For example, HSQ paints or the like can be used for this purpose. Conceivable and suitable as a carrier matrix for embedding the nanostructures would also be other flowable dielectrics, besides oxides, for example, nitrides.
Unter HSQ (engl, hydrogen silsesquioxane) werden anorganische Verbindungen verstanden, die zwar ähnliche Eigenschaften wie Quarz (Si02) aufweisen, jedoch viele Wasserstoffe enthalten (H8Si8012 u. a.) und in einem Lösungsmittel gelöst sind. HSQ-Lacke werden in der Regel bei ca. 90 °C ausgeheizt um Lösungsmittel zu verdampfen. Under HSQ (English, hydrogen silsesquioxane) are understood inorganic compounds which, although similar properties as quartz (Si0 2 ), but many hydrogens (H 8 Si 8 0 12 ao) and are dissolved in a solvent. HSQ paints are usually baked at about 90 ° C to evaporate solvent.
In einer vorteilhaften Ausführung der Erfindung wird der HSQ-Lack XR-1541 von Dow Corn- ing® verwendet. Hier ist das HSQ im Lösungsmittel Methylisobutylketon (MIBK) gelöst. Alternativ kann die Trägermatrix beispielhaft aus ähnlichen Lacken, wie etwa den HSQ-Lacken FOx® 1x und 2x von Dow Corning® oder anderen fließfähigen Oxiden erzeugt werden. HSQ- Lacke zeichnen sich durch optische Transparenz und eine hohe Auflösung von ca. 6 nm als Elektronenstrahl-empfindlicher Negativlack zur Elektronenstrahllithografie aus. Ist diese Eigenschaft in nachfolgenden optionalen Schritten nicht erforderlich, so bieten sich auch andere Varianten etwa unter Verwendung von Polymeren, die als aufschleuderbares Glas dienen. Dies umfasst beispielhaft Polymethylsiloxan der Marke Honeywell ACCUGLASS® oder aufschleuderbares Glas auf Silikat-Basis, welche ebenfalls dem Ziel der Planarisierung von Nanostrukturen dienen können. In an advantageous embodiment of the invention, the HSQ coating XR-1541 is used by Dow Corn- ing ®. Here the HSQ is dissolved in the solvent methyl isobutyl ketone (MIBK). Alternatively, the carrier matrix can be generated by Dow Corning ® or other flowable oxides 1x and 2x exemplary Similar coatings, such as paints the HSQ FOx ®. HSQ coatings are characterized by optical transparency and a high resolution of about 6 nm as an electron beam-sensitive negative resist for electron beam lithography. If this property is not required in subsequent optional steps, other variants are also possible, for example using polymers which serve as spin-on-glass. This includes an example polymethyl the brand Honeywell ACCUGLASS ® or silicate-based spin-on glass which may also serve the purpose of planarizing nanostructures.
Das Aufbringen der Trägermatrix kann dabei in einem Schritt oder auch in mehreren Schrit- ten erfolgen. Die typische Schichtdicke von einer aufgebrachten Lackschicht liegt bei ca. 180 nm für z. B. HSQ-Lack XR-1541 , kann aber durch Verdünnung in MIBK auf ca. 30 nm reduziert werden. Durch die Verwendung von Vielfachschichten oder anderen vergleichbaren Lacken wie FOx® 1x und 2x lassen sich vorteilhaft Schichtdicken im Mikrometer-Bereich erzielen. The application of the carrier matrix can be carried out in one step or in several steps. The typical layer thickness of an applied lacquer layer is about 180 nm for z. As HSQ paint XR-1541, but can be reduced by dilution in MIBK to about 30 nm. By using multiple layers, or other similar coating materials such as FOx ® 1x and 2x advantageously layer thicknesses in the micrometer range can be achieved.
Die erforderliche Schichtdicke der aufzubringenden Trägermatrix hängt dabei unter anderem von dem Querschnitt der verwendeten Nanostrukturen ab. Wenn die Dicke der Nanostrukturen dies erforderlich macht, kann das Aufschleudern und das Ausheizen der Lacke iterativ solange wiederholt werden, bis die Nanostruktur optimal vom HSQ bzw. SOG eingeschlos- sen ist. The required layer thickness of the carrier matrix to be applied depends inter alia on the cross section of the nanostructures used. If the thickness of the nanostructures makes this necessary, the spin coating and the heating of the lacquers can be repeated iteratively until the nanostructure is optimally confined by the HSQ or SOG.
In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens kann vor dem Waferbonden eine vorherige Strukturierung erfolgen, bei der z. B. kacheiförmige Strukturen mittels Elektronenstrahllithografie bzw. EUV-Lithografie in die HSQ-Schicht geschrieben werden (siehe Figur 3). Als Entwickler bieten sich z. B. MF® CD-26, MF®-24A, AZ 326MIF oder AZ 400K an, welche die Lackschicht unter den Nanostrukturen nicht angreifen bzw. entwickeln. Insbesondere kann für diesen Aspekt ausgenutzt werden, dass die Lackschicht unter den Nanostrukturen als Positivlack für die Elektronenstrahllithografie (etwa PMMA) und die Trägermatrix als Negativlack für die Elektronenstrahllithografie (etwa HSQ) ausgestaltet wird. Durch die strukturierte HSQ-Schicht kann einerseits vorteilhaft die Kontaktfläche zum PMMA reduziert werden, was das spätere Ablösen erleichtert, da das Lösungsmittel das PMMA besser angreifen kann. Andererseits ermöglichen diese Strukturen beim folgenden Waferbonden vorteilhaft auch ein verbessertes Entweichen von Wasserstoff und etwaigen Lösungsmittelresten zwischen den Wafern. Ebenfalls können vor dem Waferbonden Durch- kontaktierungen, so genannte Vias, lithografisch definiert werden. In an advantageous embodiment of the method according to the invention may be carried out prior to Waferbonden a prior structuring, in the z. B. cache-shaped structures are written by electron beam lithography or EUV lithography in the HSQ layer (see Figure 3). As a developer z. MF® CD-26, MF®-24A, AZ 326MIF or AZ 400K, which do not attack or develop the lacquer layer under the nanostructures. In particular, it can be exploited for this aspect that the lacquer layer under the nanostructures is designed as a positive lacquer for electron beam lithography (such as PMMA) and the carrier matrix as a negative lacquer for electron beam lithography (such as HSQ). On the one hand, the structured HSQ layer advantageously reduces the contact area to the PMMA, which facilitates later detachment, since the solvent can better attack the PMMA. On the other hand, in the following wafer bonding, these structures also advantageously permit improved escape of hydrogen and any solvent residues between the wafers. Likewise, through-contacts, so-called vias, can be lithographically defined before wafer bonding.
In einer vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens können nach dem Entwickeln der HSQ-Schicht die dann freigelegten Bereiche der darunterliegenden (organischen) Lackschicht mit Hilfe eines Sauerstoffplasmas entfernt werden. Dies kann, ähnlich wie die oben beschriebene Strukturierung der HSQ-Schicht ein erleichtertes Eindringen des Lösungsmittels zwischen die beiden Wafer ermöglichen, um die Lackschicht aufzulösen. Auch das Entweichen möglicher gasförmiger Reaktionsprodukte beim Waferbonden wird erleichtert. In an advantageous embodiment of the method according to the invention, after the development of the HSQ layer, the then exposed areas of the underlying (organic) lacquer layer can be removed with the aid of an oxygen plasma. This may, similar to the patterning of the HSQ layer described above, allow for easier penetration of the solvent between the two wafers to dissolve the resist layer. The escape of possible gaseous reaction products during wafer bonding is also facilitated.
Mittels Waferbonden oder Nanoprägelithografie (engl, nanoimprint lithography) wird die HSQ-Schicht als Transferschicht mit den eingebetteten Nanostrukturen anschließend mit einem zweiten Substrat (Zielsubstrat) verbunden. Dabei werden die beiden Substrate aufeinander gepresst und bei Temperaturen über 200 °C ausgeheizt. Im verwendeten Nanonex NX-2000 Luftdruck Nanoimprinter wurden die Substrate dabei mit ca. 1 ,38 MPa Überdruck für etwa 10 min zusammengepresst. Using wafer bonding or nanoimprint lithography, the HSQ layer is then connected as a transfer layer with the embedded nanostructures to a second substrate (target substrate). The two substrates are pressed together and baked at temperatures above 200 ° C. In the used Nanonex NX-2000 air pressure nanoimprinter, the substrates were pressed together with about 1.38 MPa overpressure for about 10 min.
Es sind verschiedene Ausgestaltungen möglich, um die Verbindung der Trägermatrix mit dem zweiten Substrat zu ermöglichen. So kann neben dem direkten Bonden auch adhäsives Bonden oder anodisches Bonden ausgenutzt werden. Eine einfache Alternative zum Waferbonden kann auch das "Rapid Thermal Processing" (RTP) sein, bei dem die beiden Substra- te aufeinander gelegt bzw. gepresst werden und im RTP-Ofen ausgeheizt werden. Dabei verbinden sich die beiden Substrate, z. B. durch eine zuvor aufgebrachte HSQ-Schicht, welche sich hierbei stöchiometrisch umwandelt. Various configurations are possible to enable the connection of the carrier matrix to the second substrate. Thus, in addition to direct bonding, adhesive bonding or anodic bonding can also be exploited. A simple alternative to wafer bonding can also be "Rapid Thermal Processing" (RTP), in which the two substrates are placed on each other or pressed together and baked in the RTP oven. In this case, the two substrates, z. B. by a previously applied HSQ layer, which hereby stoichiometrically converts.
In einer optionalen Ausgestaltung des erfindungsgemäßen Verfahrens wird das Zielsubstrat vor dem Zusammenpressen der beiden Wafer ebenfalls mit einer dünnen HSQ-Schicht beschichtet und für wenige Minuten bei 90 °C ausgeheizt. In an optional embodiment of the method according to the invention, the target substrate is also coated with a thin HSQ layer before the two wafers are pressed together and baked at 90 ° C. for a few minutes.
Nach dem Waferbonden kann die Qualität der HSQ-Schicht zwischen den zwei Wafern mittels "Rapid Thermal Processing" (RTP) in einem RTP-Ofen noch weiter verbessert wer- den, um die chemische Umwandlung der HSQ-Schicht abzuschließen. Wichtig ist, dass die auflösbare (PMMA-) 'Lackschicht dabei nicht aushärtet. Eine vollständige Umwandlung der HSQ-Schicht ist allerdings für viele Anwendungen nicht vorteilhaft, da ohne diesen Schritt das HSQ bzw. SOG eine möglichst geringe elektrische Kapazität zwischen den Schichten einer Vielfachschicht gewährleisten kann. After wafer bonding, the quality of the HSQ layer between the two wafers can be further enhanced by rapid thermal processing (RTP) in an RTP oven to complete the chemical conversion of the HSQ layer. It is important that the dissolvable (PMMA) coating does not harden. However, complete conversion of the HSQ layer is not advantageous for many applications since, without this step, the HSQ or SOG can ensure the lowest possible electrical capacitance between the layers of a multilayer.
Die unter der Schicht mit den eingebetteten Nanostrukturen befindliche Lackschicht bzw. Haftvermittlerschicht kann anschließend vorteilhaft unter Einwirkung eines geeigneten Lösungsmittels, beispielsweise Aceton, leicht abgelöst bzw. aufgelöst werden. Die zuvor genau an der Grenzfläche zwischen Lack- bzw. Haftvermittler und Trägermatrix angeordneten Nanostrukturen bzw. Nanodrähte liegen damit zwangsläufig (plan) direkt an der neuen Oberfläche des zweiten Substrats. Der eigentlich in einem Lösungsmittel lösliche HSQ-Lack wird durch die der Ablösung vorangehenden Verfahrensschritte, wie beispielsweise die Elektronenstrahllithografie bzw. EUV- Lithografie und/oder eine thermische Behandlung z. B. in einem RTP-Ofen derart modifiziert, dass er sich bei dem Ablöseprozess nicht mehr durch ein Lösungsmittel an- bzw. auflösen lässt. The lacquer layer or adhesion promoter layer located underneath the layer with the embedded nanostructures can then advantageously be easily dissolved or dissolved under the action of a suitable solvent, for example acetone. The nanostructures or nanowires, which were previously arranged precisely at the interface between the paint or adhesion promoter and the carrier matrix, are thus (directly) directly on the new surface of the second substrate. The HSQ lacquer which is actually soluble in a solvent is removed by the process steps preceding the delamination, such as, for example, electron beam lithography or EUV lithography and / or a thermal treatment, for example. B. modified in an RTP oven so that it can no longer be in the peeling process by a solvent or dissolve.
Optional können die beiden miteinander in Verbindung gebrachten Substrate mit der dazwischen befindlichen Lackschicht vor dem Auflösen der Lackschicht in einem isotropen Sauerstoffplasma behandelt werden. Durch dieses Anlösen der Schicht kann das Auflösen der Lackschicht in einem Lösungsmittel erleichtert werden. Optionally, the two substrates which have been brought into contact with each other can be treated with the lacquer layer located therebetween before dissolving the lacquer layer in an isotropic oxygen plasma. This dissolving of the layer can facilitate the dissolution of the lacquer layer in a solvent.
Vorteilhaft kann bei der Erfindung die Lackschicht mit Hilfe eines geeigneten Lösungsmittels aufgelöst und das Substrat auf diese Weise schonend von den zuvor angeordneten Nano- strukturen entfernt werden, ohne die HSQ-Matrix dabei anzugreifen. Schonend bedeutet dabei insbesondere, ohne mechanischen Einfluss und ohne hohe Temperaturbelastung. Als ein geeignetes Lösungsmittel zum Ab- bzw. Auflösen der Lackschicht sind beispielsweise Aceton und acetonhaltige Lösungsmittel sowie Cyclopentanon und Dimethylsulfoxid (DMSO) oder Mischungen hiervon zu nennen. Durch dieses schonende Entfernen kann sichergestellt werden, dass die Nanostrukturen/Nanodrähte - insbesondere deren Oberflächeneigenschaf- ten - nicht negativ beeinflusst werden. Die Nanostrukturen liegen nach dem Verfahren an der planen Oberfläche der HSQ-Schicht, die zuvor die Grenzfläche mit der Lackschicht ausgebildet hat. Da die Oberfläche der HSQ-Schicht plan ist, sind automatisch auch die an ihr angeordneten Nanostrukturen - unabhängig von ihrer Größe bzw. ihrem Querschnitt - plan an dieser Ebene ausgerichtet. In the invention, the lacquer layer can advantageously be dissolved with the aid of a suitable solvent, and the substrate can thus be gently removed from the previously arranged nanostructures without attacking the HSQ matrix in the process. Gentle means in particular, without mechanical influence and without high temperature load. As a suitable solvent for dissolving or dissolving the lacquer layer, for example, acetone and acetone-containing solvents and cyclopentanone and dimethyl sulfoxide (DMSO) or mixtures thereof may be mentioned. This gentle removal can ensure that the nanostructures / nanowires - in particular their surface properties - are not adversely affected. According to the method, the nanostructures lie on the plane surface of the HSQ layer, which previously formed the interface with the lacquer layer. Since the surface of the HSQ layer is flat, the nanostructures arranged on it are automatically aligned flat on this plane, regardless of their size or their cross-section.
Mit Hilfe dieses erfindungsgemäßen Verfahrens können Nanostrukturen insbesondere auch mit unterschiedlichen Dicken und/oder Geometrien plan an der nach Entfernung des Lacks gebildeten Oberfläche der die Nanostrukturen einbettenden Transferschicht angeordnet werden. With the aid of this method according to the invention, nanostructures, in particular also with different thicknesses and / or geometries, can be arranged flat on the surface of the transfer layer embedding the nanostructures after removal of the varnish.
Ein weiterer Vorteil bei der Verwendung eines Lacks als Zwischenschicht ist, dass in einer besonderen Ausgestaltung des Verfahrens die Nanostrukturen auch teilweise in den Lack eingebettet angeordnet werden können. Dies kann durch Aufbringen der Nanostrukturen und erneutes Heizen erfolgen, bei dem die Nanostrukturen dann teilweise in den Lack einsinken (siehe Figur 6). Dies könnte ggfs. auch durch mechanischen Druck erfolgen. Beim späteren Auflösen der Lackschicht schließen die Nanostrukturen dann nicht mit der Oberfläche ab, sondern ragen zumindest partiell über diese hinaus. Eine solche Anordnung kann insbeson- dere dann von Vorteil sein, wenn eine elektrische Kontaktierung bzw. Metallisierung runder Nanodrähte eine hinreichende Kontaktfläche erfordert (siehe Figur 2). Obwohl hier nicht von einer Planarisierung im engeren Sinne gesprochen werden kann, soll diese spezielle Ausgestaltung dennoch mit von der Erfindung umfasst sein. Another advantage of using a paint as an intermediate layer is that in a particular embodiment of the method, the nanostructures can also be partially embedded embedded in the paint. This can be done by applying the nanostructures and reheating, in which the nanostructures then partially sink into the lacquer (see FIG. 6). This could possibly be done by mechanical pressure. During the subsequent dissolution of the lacquer layer, the nanostructures do not then close off with the surface but at least partially protrude beyond it. Such an arrangement may in particular dere be advantageous if an electrical contacting or metallization of round nanowires requires a sufficient contact surface (see Figure 2). Although it can not be spoken of a planarization in the strict sense, this particular embodiment should still be included in the invention.
Das erfindungsgemäße Verfahren zur Planarisierung funktioniert insbesondere auch für Nanostrukturen, die eine unterschiedliche Größe und/oder Geometrie aufweisen. Anders als bei den bekannten Verfahren [1 , 2], bei denen der Ätzfortschritt aufwändig überprüft werden muss, ist das Entfernen des Substrates mit Hilfe eines Lösungsmittels völlig unkritisch, da bis auf die aufzulösende Lackschicht bzw. optional die Haftvermittlerschicht keines der übrigen Materialien, also weder die Substrate, noch die Nanostrukturen oder die HSQ- bzw. Glasschicht, vom Lösungsmittel angegriffen werden. Zudem werden die Nanodrähte in der nicht leitfähigen Trägermatrix nicht elektrisch kurzgeschlossen [6]. Das erfindungsgemäße Verfahren ermöglicht auf einfache Weise eine Planarisierung/Schichtung von Nanostrukturen, und eine sich anschließende erleichterte elektrische Kontaktierung. The method according to the invention for planarization also works in particular for nanostructures which have a different size and / or geometry. Unlike in the known methods [1, 2], in which the Ätzfortschritt must be extensively checked, the removal of the substrate by means of a solvent is completely uncritical, since except for the lacquer layer to be dissolved or optionally the adhesive layer none of the other materials, ie neither the substrates, nor the nanostructures or the HSQ or glass layer, are attacked by the solvent. In addition, the nanowires in the non-conductive carrier matrix are not electrically short-circuited [6]. The method according to the invention makes it possible in a simple manner to planarize / laminate nanostructures and to subsequently facilitate electrical contacting.
Die Schritte des erfindungsgemäßen Planarisierungsverfahrens können vorteilhaft auch iterativ wiederholt werden, um eine vertikale Integration der Nanostrukturen bzw. Nanodrähte zu erreichen. Lage für Lage können so Vielfachschichten aus horizontal ausgerichteten Nanodraht-Netzwerken aufgebaut werden. The steps of the planarization method according to the invention can advantageously also be repeated iteratively in order to achieve a vertical integration of the nanostructures or nanowires. Layer by layer, multiple layers of horizontally aligned nanowire networks can be constructed.
Das erfindungsgemäße Verfahren weist darüber hinaus den Vorteil auf, dass das eingesetz- te Transfersubstrat nicht abgetragen bzw. zerstört wird, sondern nach dem Ablösen mit Hilfe eines Lösungsmittels vollkommen unversehrt vorliegt, und für weitere Planarisierungen bzw. für weitere Iterationen bei vertikaler Integration mehrerer Nanostruktur- bzw. Nanodraht- schichten zur Verfügung steht. Das erfindungsgemäße Verfahren eignet sich damit insbesondere zur Herstellung von Na- nodraht-Bauteilen für Nanodraht-basierte Logik, insbesondere neuartige, rekonfigurierbare Logik [8]. Moreover, the method according to the invention has the advantage that the transfer substrate used is not ablated or destroyed, but remains completely intact after detachment with the aid of a solvent, and for further planarizations or for further iterations with vertical integration of several nanostructures. or nanowire layers is available. The method according to the invention is thus particularly suitable for the production of nanowire components for nanowire-based logic, in particular novel, reconfigurable logic [8].
Zur Herstellung von Nanodraht-Bauteilen zur elektrischen Injektion spinpolarisierter Ströme müssen ferromagnetische Metallkontakte etwa aus Co, Ni oder Permalloy z. B. mittels Molekularstrahlepitaxie auf eine ebene Fläche aufgedampft werden. Die Ebene muss möglichst plan sein, da sonst verhindert wird, dass die Magnetisierung des Ferromagneten durch das Anlegen eines äußeren Magnetfeldes zwischen zwei diskreten Ausrichtungen hin- und hergeschaltet werden kann (s. Figur 1b). Zudem ist es häufig physikalisch erforderlich, dass eine etwa ein Nanometer dicke Oxidschicht als Tunnelbarriere an der Grenzfläche zwischen Nanodraht und Ferromagnet aufgebracht wird. Diese muss unterbrechungsfrei sein und überall eine homogene Dicke besitzen. For the production of nanowire components for the electrical injection of spin-polarized currents ferromagnetic metal contacts such as Co, Ni or Permalloy z. B. by means of molecular beam epitaxy are evaporated on a flat surface. The plane must be as level as possible, otherwise the magnetization of the ferromagnet will be prevented by the Application of an external magnetic field between two discrete orientations back and forth can be switched (see Figure 1b). In addition, it is often physically necessary for an approximately one nanometer-thick oxide layer to be applied as a tunneling barrier at the nanowire-ferromagnet interface. This must be uninterrupted and have a homogeneous thickness everywhere.
Neben den Anwendungen im Bereich der Spintronik, kann das erfindungsgemäße Verfahren Anwendung im Bereich der herkömmlichen Mikro- und Nanoelektronik finden. Hier steht etwa die vertikale Integration von Halbleiter-Nanostrukturen in der Computerchip- Verarbeitung im Vordergrund (siehe Figur 11). Das erfindungsgemäße Verfahren kann leicht hochskaliert werden und ist auf größere Substrate übertragbar. In addition to the applications in the field of spintronics, the inventive method can find application in the field of conventional micro- and nanoelectronics. The focus here is on the vertical integration of semiconductor nanostructures in computer chip processing (see FIG. 11). The process of the invention can be easily scaled up and is transferable to larger substrates.
Außerdem wird es über das erfindungsgemäße Verfahren möglich, dass selbst mit gerichteten Aufdampfmethoden Dielektrika von sehr kleiner Dicke auf Nanostrukturen aufgebracht werden können, was besonders effiziente Steuerbarkeit von Feldeffekttransistoren ermöglicht. In addition, it becomes possible via the method according to the invention that even with directional vapor deposition methods, dielectrics of very small thickness can be applied to nanostructures, which enables particularly efficient controllability of field-effect transistors.
Durch die Möglichkeit HSQ durch Elektronenstrahllithografie und Entwicklung nur selektiv in die Oxidmatrix umzuwandeln zu können, werden durch den Transfer auch freischwebende Nanostrukturen erzeugt, die nur an den Enden Kontakt zum Substrat haben. Dies kann für die Anwendung in Gassensoren von großer Bedeutung sein, da so die gesamte Nano- drahtoberfläche in Kontakt mit dem zu detektierenden Gas kommen kann. Due to the possibility of being able to selectively convert HSQ into the oxide matrix by electron beam lithography and development, the transfer also produces free-floating nanostructures which only come into contact with the substrate at the ends. This can be of great importance for use in gas sensors, as this allows the entire nano wire surface to come into contact with the gas to be detected.
Ebenso würden Bauteile im Bereich des Water-Splittings von der für chemische Reaktionen verfügbaren gesamten Drahtoberfläche profitieren und zugleich eine elektrische Kontaktie- rung an den Drahtenden erlauben. Likewise, water splitting components would benefit from the entire wire surface available for chemical reactions while allowing electrical contact at the wire ends.
Für die Anwendung in chemischen Sensoren können auch nur teilweise exponierte Nano- drähte bzw. nur auf einer Seite freiliegende Nanostrukturen von Bedeutung sein. For use in chemical sensors, only partially exposed nanowires or nanostructures exposed on one side may be of importance.
Werden die Nanodrähte oder sogar Netzwerke von gekreuzten Nanodrähten im Anschluss an das erfindungsgemäße Verfahren etwa nasschemisch selektiv aufgelöst, können die entstehenden Kanäle im Bereich der Mikro- und Nanofluidik eine Rolle spielen. Dies könnten z. B. Anwendungen zur eindimensionalen Elektrophorese oder Blutanalyse sein. Ferner könnten solche nanoskopischen Röhren und Kanäle unterhalb der Oberfläche einer Oxidmatrix zur DNA-Analyse (d. h. zur DNA-Chromatographie) verwendet werden. Es ließen sich so auch mikro- und nanoskopische Druckköpfe realisieren. Anwendungen im Bereich der Photonik bzw. Nanooptik sind ebenfalls denkbar. Da die Oxidmatrix, in welche die Nanodrähte/Nanostrukturen eingebettet sind, transparent sein kann (etwa HSQ), können geordnete Nanostrukturen an der Grenzfläche in Anwendungen ausgenutzt werden. If the nanowires or even networks of crossed nanowires are selectively wet-chemically selectively dissolved following the process according to the invention, the resulting channels in the field of micro- and nanofluidics may play a role. This could be z. B. Applications for one-dimensional electrophoresis or blood analysis. Furthermore, such nanoscopic tubes and channels below the surface of an oxide matrix could be used for DNA analysis (ie, for DNA chromatography). It was also possible to realize micro- and nanoscopic printheads. Applications in the field of photonics or nano-optics are also conceivable. Since the oxide matrix in which the nanowires / nanostructures are embedded can be transparent (such as HSQ), ordered nanostructures at the interface can be exploited in applications.
Bestehen die transferierten Nanodrähte aus pn-Halbleiterübergängen können die in die Oxidmatrix eingebetteten Nanodrähte als Dioden-Anordnung verwendet werden. In die Oxidmatrix integrierte metallische Nanodrähte könnten auch als Antennen-Anordnung einge- setzt werden. If the transferred nanowires consist of pn semiconductor junctions, the nanowires embedded in the oxide matrix can be used as a diode array. Metallic nanowires integrated into the oxide matrix could also be used as an antenna arrangement.
Auch könnten die vergrabenen Nanodrähte als Gate-Elektroden fungieren, die auf der plan- arisierten Oberfläche abgelegte Graphenschichten oder ähnliche zweidimensionale Schichten elektrostatisch steuern. Hier würden vergrabene kontaktierte Nanodrähte als Steuerelekt- roden fungieren worauf die Graphenschicht deponiert würde. Anschließend wäre kein weiterer Lithographie-Schritt notwendig, um die Steuerelektroden zu kontaktieren. Dies verhindert vorteilhaft, dass die Graphenschicht verunreinigt werden kann und ermöglicht Graphenbauteile mit sehr hohen elektronischen Mobilitäten (etwa für schnelle Transistoranwendungen). Da die Oxidmatrix die Nanodrähte schützt, können auch hohle Nanodrähte, also Nanoröh- ren, übertragen werden, und etwa biologische Zellen elektrisch kontaktieren und verbinden, die etwa nach dem erfindungsgemäßen Verfahren gemeinsam mit den Nanodrähten in der Trägermatrix transferiert wurden. The buried nanowires could also serve as gate electrodes that electrostatically control graphene layers or similar two-dimensional layers deposited on the planarized surface. Here buried contacted nanowires would act as control electrodes, whereupon the graphene layer would be deposited. Subsequently, no further lithography step would be necessary to contact the control electrodes. This advantageously prevents the graphene layer from being contaminated and allows graphene components with very high electronic mobilities (such as for fast transistor applications). Since the oxide matrix protects the nanowires, hollow nanowires, ie nanotubes, can also be transferred and, for example, electrically contact and connect biological cells which have been transferred together with the nanowires in the carrier matrix, for example by the method according to the invention.
Spezieller Beschreibungsteil Special description part
Nachfolgend wird die Erfindung anhand einiger Figuren und eines Ausführungsbeispiels näher erläutert, ohne dass dadurch eine Einschränkung des Schutzbereiches bewirkt wird. Es zeigen:  The invention will be explained in more detail below with reference to a few figures and an exemplary embodiment, without this causing a restriction of the protection range. Show it:
Figur 1 : (a) Rasterelektronenmikroskop-Aufnahme einer konventionellen Bedampfung von Nanodrähten mit dünnen Metallschichten mit Unterbrechungen in den elektrischen Kontakten aufgrund von Abschattungseffekten.  Figure 1: (a) Scanning electron microscope photograph of a conventional vapor deposition of nanowires with thin metal layers with breaks in the electrical contacts due to shading effects.
(b) Dazu berechnete lokale Magnetisierung im Querschnitt entlang eines Kobaltkontaktes.  (b) Calculated local magnetization in cross section along a cobalt contact.
Figur 2: Rasterelektronenmikroskop-Aufnahme eines planarisierten und kontaktierten  Figure 2: Scanning electron micrograph of a planarized and contacted
Indiumnitrid-Nanodrahts [2].  Indium nitride nanowire [2].
Figur 3: Beispiel-Layout für ein herkömmliches Ausgangssubstrat. Figure 3: Example layout for a conventional starting substrate.
Figur 4: Beispiel-Layout für ein herkömmliches Zielsubstrat. Figur 5: Schematische Darstellung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens. Im oberen Teil: erfindungsgemäße Verfahrensschritte für die Planarisierung von Nanostrukturen. Im unteren Teil: optionale weitere Verfahrensschritte zur vertikalen Integration von mehreren Nanostrukturschichten. Figure 4: Example layout for a conventional target substrate. Figure 5: Schematic representation of an embodiment of the method according to the invention. In the upper part: process steps according to the invention for the planarization of nanostructures. In the lower part: optional further process steps for the vertical integration of several nanostructure layers.
Figur 6: Rasterelektronenmikroskop-Aufnahme eines Indiumnitrid-Nanodrahts nach dem FIG. 6: Scanning electron microscope photograph of an indium nitride nanowire according to FIG
Ablegen auf einem Polymethylacrylat (PMMA)-Lack.  Deposit on a polymethyl acrylate (PMMA) paint.
Figur 7: Optische Mikroskopie-Aufnahme erfindungsgemäß selektiv entwickelter kacheiförmiger HSQ-Strukturen auf der PMMA-Schicht mit einer typischen Kantenlänge von 1 ,44 mm vor dem Waferbonden.  FIG. 7: Optical microscopy image according to the invention of selectively developed cache-shaped HSQ structures on the PMMA layer with a typical edge length of 1.44 mm before wafer bonding.
Figur 8: Optische Mikroskopie-Aufnahme einer von einem Ausgangssubstrat auf ein FIG. 8: Optical microscopy image of a starting substrate on a
Zielsubstrat übertragenen HSQ-Kachel.  Target substrate transmitted HSQ tile.
Figur 9: Darstellung von Beispielen von erfolgreich auf ein Zielsubstrat übertragenen  Figure 9: Representation of examples of successfully transferred to a target substrate
Nanodrähten, eingebettet in einer Oxidmatrix.  Nanowires embedded in an oxide matrix.
Figur 10: Illustration der Vorteile des erfindungsgemäßen Verfahrens zum Planarisieren von Nanostrukturen unterschiedlicher Größe.  FIG. 10: Illustration of the advantages of the method according to the invention for planarizing nanostructures of different sizes.
Figur 11 : Illustration der Vorteile des erfindungsgemäßen Verfahrens zur vertikalen Integration von Nanostrukturen mit Durchkontaktierungen.  FIG. 11: Illustration of the advantages of the method according to the invention for the vertical integration of nanostructures with plated-through holes.
In Figur 1 (a) erkennt man das bei einer konventionellen Bedampfung von Nanodrähten mit dünnen Metallschichten häufig auftretende nachteilige Resultat, dass aufgrund von Abschat- tungseffekten eine Unterbrechung in den elektrischen Kontakten auftritt. Insbesondere weisen ferromagnetische Kontakte, etwa aus Kobalt, deutliche Störungen der Homogenität der Magnetisierung auf, welche für viele Bauteile der Spintronik zwingend erforderlich ist, und in Figur 1 (b) dargestellt ist. In FIG. 1 (a), the disadvantageous result frequently encountered with conventional vapor deposition of nanowires with thin metal layers is that an interruption in the electrical contacts occurs due to shading effects. In particular, ferromagnetic contacts, such as of cobalt, significant disturbances of the homogeneity of the magnetization, which is mandatory for many components of spintronics, and in Figure 1 (b) is shown.
In Figur 1(b) ist die berechnete lokale Magnetisierung im Querschnitt entlang eines Kobalt- Kontaktes, der mittels konventioneller Aufdampfung (ohne vorherige Planarisierung des Nanodrahts) um den hier kreisförmigen Nanodrahtquerschnitt gelegt ist, dargestellt. Dabei wird das angegebene äußere Magnetfeld entlang der Hauptachse des Kobaltstreifens, also senkrecht zum Nanodraht und parallel zum Substrat angelegt. In FIG. 1 (b), the calculated local magnetization is shown in cross-section along a cobalt contact, which is laid around the circular nanowire cross-section here by conventional vapor deposition (without prior planarization of the nanowire). The specified external magnetic field is applied along the main axis of the cobalt strip, ie perpendicular to the nanowire and parallel to the substrate.
Pfeile innerhalb des Kobalt-Kontaktes: lokale Orientierung der magnetischen Momente grau hinterlegt: lokale Magnetisierung zeigt überwiegend nach rechts  Arrows within the cobalt contact: local orientation of the magnetic moments highlighted in gray: local magnetization shows predominantly to the right
helle Bereiche: lokale Magnetisierung zeigt überwiegend nach links bright areas: local magnetization mostly points to the left
Pfeile rechts: Orientierung des äußeren Magnetfeldes relativ zum Kobalt-Kontakt; die Länge der Pfeile spiegelt die Stärke des äußeren Magnetfeldes wider. In Figur 2 ist eine Aufnahme eines Indiumnitrid-Nanodrahts zu sehen, welcher nach einem in [2] beschriebenen Verfahren planarisiert und kontaktiert wurde. Der Nanodraht wurde dabei vollständig in HSQ eingebettet und anschließend mittels reaktivem Trockenätzen erneut freigelegt, sodass dieser an der Oberseite elektrisch kontaktiert werden konnte. Der Metall- streifen aus Kobalt zeigt infolge dessen nur eine geringe Krümmung und keine Unterbrechungen wie etwa in Figur 1 (a). Ein unmittelbares Umschalten der Magnetisierungsrichtung zwischen zwei diskreten Zuständen ohne zwischenzeitliche Domänenbildung an der Kontaktstelle zum Nanodraht, wie in Figur 1(b) dargestellt, wird so möglich. In den Figuren 3 und 4 sind beispielhafte Entwürfe für ein Ausgangssubstrat (Figur 3) und für ein Zielsubstrat (Figur 4) dargestellt. Dargestellt sind die Bereiche mit den HSQ-Kacheln, den Positionierungsmarkern und den Markern für die Elektronenstrahllithografie (hier Negativ- marker). In Figur 5 sind im oberen Bereich unter Punkt A schematisch die Verfahrensschritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens dargestellt. Ein 2-Zoll Silizium- Wafer, d. h. das Ausgangssubstrat AS (1)), wird zuerst mit Aceton, Isopropanol, Piranha (Verdünnung mit Wasser im Verhältnis 1 :1) und 1-prozentiger Flusssäure gereinigt. Mit optischer Lithografie und reaktivem lonenätzen werden Negativmarker für die Elektronen- Strahllithografie erzeugt. Mittels Elektronenstrahllithografie werden Strukturen definiert und anschließend in den Wafer durch reaktives lonenätzen übertragen, die Bereiche definieren, in denen später Nanostrukturen/Nanodrähte deponiert werden sollen (siehe Figur 3). Anschließend wird der Wafer mit PMMA 649.04 belackt (PMMA (6)). Eine Aufschleudergeschwindigkeit von 6000 rpm ergibt eine Schichtdicke von 120 nm. Arrows on the right: orientation of the external magnetic field relative to the cobalt contact; the length of the arrows reflects the strength of the external magnetic field. FIG. 2 shows a photograph of an indium nitride nanowire which has been planarized and contacted by a method described in [2]. The nanowire was completely embedded in HSQ and then re-exposed by means of reactive dry etching, so that it could be electrically contacted at the top. As a result, the metal strip of cobalt exhibits only a slight curvature and no interruptions, as in FIG. 1 (a). Immediate switching of the magnetization direction between two discrete states without intermediate domain formation at the contact point to the nanowire, as shown in FIG. 1 (b), thus becomes possible. FIGS. 3 and 4 show exemplary designs for a starting substrate (FIG. 3) and for a target substrate (FIG. 4). Shown are the areas with the HSQ tiles, the positioning markers and the markers for electron beam lithography (here negative markers). In FIG. 5, the method steps of an exemplary embodiment of the method according to the invention are shown schematically at point A in the upper area. A 2-inch silicon wafer, ie the starting substrate AS (1)), is first cleaned with acetone, isopropanol, piranha (dilution with water in the ratio 1: 1) and 1% hydrofluoric acid. Optical lithography and reactive ion etching produce negative markers for electron beam lithography. By means of electron beam lithography, structures are defined and subsequently transferred into the wafer by reactive ion etching, which define areas in which nanostructures / nanowires are to be deposited later (see FIG. 3). Subsequently, the wafer is coated with PMMA 649.04 (PMMA (6)). A spin-on speed of 6000 rpm results in a layer thickness of 120 nm.
Der Wafer wird anschließend mindestens 10 min bei 180 °C ausgeheizt, damit der Lack in darauffolgenden Schritten nicht weiter Lösungsmittel ausgast. The wafer is then baked for at least 10 minutes at 180 ° C so that the paint does not further degas solvent in subsequent steps.
In einem weiteren Schritt werden Nanodrähte (Nanostrukturen (2)) mechanisch auf die PMMA-Schicht transferiert. In a further step, nanowires (nanostructures (2)) are mechanically transferred to the PMMA layer.
Dazu kann etwa das Ausgangssubstrat mit dem Wachstumssubstrat in Kontakt gebracht werden, auf welchem die Nanostrukturen epitaktisch erzeugt wurden. Alternativ können Nanostrukturen auch in Lösung, beispielsweise in Isopropanol, auf das Ausgangssubstrat aufgebracht werden. Das Lösungsmittel verdampft anschließend während die Nanostrukturen dort verbleiben. Das hierfür eingesetzte Lösungsmittel sollte so gewählt werden, dass die auflösbare Lackschicht (6) nicht angegriffen wird, die ja später in einem anderen Lösungsmit- tel aufgelöst werden soll. Auch ein gezielter Transfer mittels Mikromanipulatoren oder ähnliche Verfahren sind möglich. Im vorliegenden Fall erfolgte die Transferierung mechanisch mit einem Reinraumtuch. Die transferierten Nanodrähte sind in der Figur 5 beispielhaft im Querschnitt kreisförmig illustriert. For this purpose, for example, the starting substrate can be brought into contact with the growth substrate on which the nanostructures were epitaxially produced. Alternatively, nanostructures can also be applied in solution, for example in isopropanol, to the starting substrate. The solvent then evaporates while the nanostructures remain there. The solvent used for this purpose should be chosen so that the dissolvable lacquer layer (6) is not attacked, which is later in another Lösungsmit- tel should be resolved. A targeted transfer by means of micromanipulators or similar methods are possible. In the present case, the transfer was done mechanically with a clean room towel. The transferred nanowires are illustrated in FIG. 5 by way of example in circular cross-section.
Anschließend wird das aufschleuderbare Glas bzw. das fließfähige Oxid (HSQ (3)) mit einer Lackschleuder aufgebracht, welches die Nanodrähte vollkommen einschließt. Subsequently, the spin-on glass or the flowable oxide (HSQ (3)) is applied with a paint spinner, which completely encloses the nanowires.
In Figur 5 sind zudem Strukturen zu erkennen, die mittels Elektronenstrahllithografie in das HSQ geschrieben wurden. Solche mittels Elektronenstrahl geschriebenen Bereiche verändern sich stöchiometrisch, so dass eine Oxidmatrix entsteht, in welche die Nanodrähte bzw. Nanostrukturen eingebettet sind. Das umgewandelte HSQ kann vorteilhaft selektiv entwickelt werden (mittels Entwickler MF® CD-26), ohne dass das PMMA angegriffen wird. Mittels reaktivem lonenätzen können die selektiv entwickelten Bereiche durch ein Sauerstoffplasma ins PMMA übertragen werden. Ein solches Vorgehen ermöglicht ein besseres Ausgasen beim Waferbonden und ein verbessertes Ablösen, da das Lösungsmittel leichter zwischen die verbundenen Wafer dringen kann. In addition, structures can be seen in FIG. 5 which were written into the HSQ by means of electron beam lithography. Such written by electron beam areas change stoichiometrically, so that an oxide matrix is formed, in which the nanowires or nanostructures are embedded. The converted HSQ can advantageously be developed selectively (using developer MF® CD-26) without attacking the PMMA. By means of reactive ion etching, the selectively developed regions can be transferred into the PMMA by an oxygen plasma. Such a procedure allows for better outgassing in wafer bonding and improved peel since solvent can more easily penetrate between the bonded wafers.
Die verbleibenden PMMA-Kacheln unterhalb der HSQ-Kacheln, die mit diesen die Nano- strukturen an der Grenzfläche einschließen, wurden auch durch den Elektronenstrahl belichtet während die HSQ-Schicht mittels Elektronenstrahllithografie strukturiert wurde. Da dies die Methacrylsäuremethylester-Ketten des PMMA aufbricht (PMMA ist ein Positivlack) sind diese Bereiche während des Waferbondens möglicherweise weniger anfällig dafür nachteilig auszuhärten und können auch leichter durch ein Lösungsmittel aufgelöst werden. The remaining PMMA tiles beneath the HSQ tiles, which enclose with them the nanostructures at the interface, were also exposed by the electron beam while the HSQ layer was patterned by electron beam lithography. Since this breaks up the methyl methacrylate chains of PMMA (PMMA is a positive varnish), these regions may be less susceptible to curing during wafer bake and may also be more easily dissolved by a solvent.
Dann erfolgt die Verbindung des Ausgangssubstrats mit dem Zielsubstrat, welches zuvor ebenfalls mit HSQ belackt wurde, mittels Waferbonden. Dazu wird ein zweiter vorgereinigter 2-Zoll-Wafer als Zielsubstrat (ZS (5)) mit Negativmarkern für die Elektronenstrahllithografie strukturiert (siehe Figur 4), um die weitere Prozessierung nach dem Planarisierungsverfah- ren, d. h. die eigentliche elektrische Kontaktierung, zu ermöglichen. Er wird ebenfalls belackt (HSQ (4)), kurz ausgeheizt, um das Lösungsmittel zu verdampfen, und in einem Imprint- Verfahren kopfüber mit dem Ausgangssubstrat verbunden. Vorteilhaft können für das Waferbonden beispielsweise dieselben Anlagen benutzt werden, die für Nanoimprint verwendet werden. Anschließend können die beiden Wafer (AS (1) und ZS (5)) in Aceton voneinander gelöst werden, wobei die PMMA-Schicht (PMMA (6) unterhalb der Nanodrähte (2) dabei aufgelöst wird. Schließlich können die nun planarisierten Nanodrähte elektrisch kontaktiert werden, indem mittels Elektronenstrahllithografie Elektroden definiert werden, die anschließend metallisiert werden. Im unteren Abschnitt B der Figur 5 sind weitere optionale Verfahrensschritte dargestellt. Dabei wird das zuvor erstellte Zielsubstrat mit den in der HSQ (3)-Schicht eingebetteten Nanostrukturen (2) und den darauf angeordneten Elektroden erneut belackt ((HSQ (7)). Then the connection of the starting substrate with the target substrate, which was previously also coated with HSQ, by means of wafer bonding. For this purpose, a second pre-cleaned 2-inch wafer as the target substrate (ZS (5)) is structured with negative markers for electron beam lithography (see FIG. 4) in order to enable further processing after the planarization process, ie the actual electrical contacting. It is also lacquered (HSQ (4)), briefly baked to evaporate the solvent, and connected in an imprint process upside down with the starting substrate. Advantageously, for example, the same systems used for nanoimprinting can be used for wafer bonding. Subsequently, the two wafers (AS (1) and ZS (5)) can be dissolved in acetone from each other, wherein the PMMA layer (PMMA (6) below the nanowires (2) is thereby dissolved. Finally, the now planarized nanowires can be electrically contacted by defining electrodes by means of electron beam lithography, which are subsequently metallized. In the lower section B of Figure 5 further optional process steps are shown. In doing so, the previously prepared target substrate is re-lacquered with the nanostructures (2) embedded in the HSQ (3) layer and the electrodes arranged thereon ((HSQ (7)).
Analog zu den unter Punkt A dargestellten Verfahrensschritten wird ein weiteres Ausgangs- substrat (AS (1)) mit PMMA belackt (PMMA (9)) und darauf weitere Nanostrukturen (8) aufgebracht. Diese werden durch ein weiteres aufschleuderbares Glas bzw. ein fließfähiges Oxid (HSQ (10)) vollkommen eingeschlossen und diese Schicht ggfs. mittels Elektronenstrahllithografie strukturiert. Beide so erzeugte Substrate werden mittels Waferbonden verbunden und das Ausgangssubstrat wie unter Punkt A anschließend entfernt. Analogous to the method steps described under point A, a further starting substrate (AS (1)) is coated with PMMA (PMMA (9)) and further nanostructures (8) are applied thereon. These are completely enclosed by another spin-onable glass or a flowable oxide (HSQ (10)) and this layer is optionally structured by means of electron beam lithography. Both substrates thus produced are connected by wafer bonding and the starting substrate is then removed as in point A.
Die Verfahrensschritte unter Punkt B können beliebig wiederholt werden, so dass Lagen mit eingebetteten Nanostrukturen erhalten werden, die jeweils elektrisch kontaktierbar sind. Die Ausrichtung der Nanostrukturen kann dabei in jeder Ebene unterschiedlich sein. Figur 6 zeigt die Rasterelektronenmikroskop-Aufnahme eines Indiumnitrid-Nanodrahtes auf einer PMMA-Lackschicht. Der Nanodraht wurde dabei mit Hilfe eines Reinraumtuchs auf die Lackschicht transferiert. Gut zu erkennen ist, dass der Nanodraht ganz leicht in die PMMA- Schicht eingesunken ist. Eine auf das Zielsubstrat übertragene HSQ-Kachel mit darin eingebetteten Nanodrähten ist im Anhang in der Figur 8 zu sehen. Figur 7 zeigt eine optische Mikroskopie-Aufnahme der selektiv entwickelten HSQ-Kacheln auf der PMMA-Schicht. In den HSQ-Kacheln in Figur 7 sind die eingebetteten Nanodrähte aus Indiumnitrid nicht sichtbar. Die Kantenlänge der abgebildeten Kachel beträgt 1 ,44 mm. The method steps under point B can be repeated as desired, so that layers with embedded nanostructures are obtained, which are each electrically contactable. The orientation of the nanostructures can be different in each level. FIG. 6 shows the scanning electron micrograph of an indium nitride nanowire on a PMMA lacquer layer. The nanowire was transferred to the lacquer layer using a clean room cloth. It can be clearly seen that the nanowire has sunk very easily into the PMMA layer. An HSQ tile with nanowires embedded in the target substrate can be seen in the appendix in FIG. FIG. 7 shows an optical microscopy image of the selectively developed HSQ tiles on the PMMA layer. In the HSQ tiles in Figure 7, the embedded indium nitride nanowires are not visible. The edge length of the illustrated tile is 1.44 mm.
In der optischen Mikroskopie-Aufnahme in Figur 8 erkennbar ist die HSQ-Kachel in der linken unteren Bildhälfte erfolgreich vom Ausgangssubstrat auf das Zielsubstrat übertragen worden. Die in der Oxidmatrix eingebetteten Nanodrähte befinden sich nach dem hier bereits erfolgten Ablösen des Ausgangssubstrats durch das Auflösen der PMMA-Schicht direkt unterhalb der HSQ-Oberfläche. In der oberen rechten Bildhälfte sind zuvor geätzte Negativ- marker für die anschließende Elektronenstrahllithografie zu sehen. Die aufgebrachten HSQ- Schichten behindern dabei vorteilhaft nicht die nachfolgenden Elektronenstrahllithografie- Schritte. As can be seen in the optical microscopy image in FIG. 8, the HSQ tile in the lower left half of the image has been successfully transferred from the starting substrate to the target substrate. The nanowires embedded in the oxide matrix are located directly underneath the HSQ surface after dissolving the starting substrate already here by dissolving the PMMA layer. The upper right half of the picture shows previously etched negative markers for subsequent electron beam lithography. The applied HSQ Layers advantageously do not hinder the subsequent electron beam lithography steps.
Nach der erneuten Reinigung kann das Ausgangssubstrat vorteilhaft für weitere Prozess- schritte verwendet werden, um weitere Oxidschichten mit darin eingebetteten Nanostruktu- ren/Nanodrähten zu übertragen. After the renewed cleaning, the starting substrate can advantageously be used for further process steps in order to transfer further oxide layers with nanostructures / nanowires embedded therein.
Die Figur 9 zeigt Rasterelektronenmikroskopie-Aufnahmen, bei denen jeweils Nanodrähte (hell) eingebettet in einer Oxidmatrix (dunkelgrau) zu erkennen sind, die zuvor mit Hilfe des erfindungsgemäßen Verfahrens erfolgreich von einem Ausgangssubstrat auf ein Zielsubstrat übertragen wurden. FIG. 9 shows scanning electron micrographs in which nanowires (light) embedded in an oxide matrix (dark gray) can be seen which were previously successfully transferred from a starting substrate to a target substrate with the aid of the method according to the invention.
Die Figuren 10 und 11 zeigen in Illustrationen, wie Nanostrukturen nach einer erfindungsgemäßen Planarisierung elektrisch kontaktiert werden können. FIGS. 10 and 11 show in illustrations how nanostructures can be electrically contacted after a planarization according to the invention.
In Figur 10 wird der Aspekt unterschiedlicher Größen der eingebetteten Nanostrukturen verdeutlicht. Für alle Nanostrukturen erfolgt eine optimale Planarisierung, gleich welcher Größe, sodass elektrische Kontakte und insbesondere magnetische Elektroden nicht durch Abschattungseffekte in ihrer Funktion beeinträchtigt werden. FIG. 10 illustrates the aspect of different sizes of the embedded nanostructures. For all nanostructures an optimal planarization takes place, no matter what the size, so that electrical contacts and in particular magnetic electrodes are not impaired by shading effects in their function.
Gemäß Figur 11 ermöglicht das erfindungsgemäße Verfahren vorteilhaft eine vertikale Integration mit Durchkontaktierungen. Für gekoppelte Nanodraht-Transistor Bauteile kann der Transfer der in die Oxidmatrix eingebetteten Nanostrukturen iterativ wiederholt werden. Bei dieser vertikalen Integration können Durchkontaktierungen, so genannte Vias, bei der litho- grafischen Strukturierung der HSQ-Schichten berücksichtigt werden und so automatisch an der erwünschten Stelle erzeugt werden. Lage für Lage können so Vielfachschichten aus Nanodraht-Netzwerken iterativ aufgebaut werden. Wahlweise können bzw. müssen (abhängig von der konkreten Ausgestaltung des erfindungsgemäßen Verfahrens) zwischen zwei Schichten selektive Ätzschritte mit einer Lackmaske durchgeführt werden, um Vias durch die Schicht zu führen. According to FIG. 11, the method according to the invention advantageously permits vertical integration with plated-through holes. For coupled nanowire-transistor devices, the transfer of nanostructures embedded in the oxide matrix can be repeated iteratively. With this vertical integration, vias, so-called vias, can be taken into account in the lithographic structuring of the HSQ layers and thus automatically generated at the desired location. Layer by layer, multiple layers of nanowire networks can be constructed iteratively. Optionally, selective etching steps with a resist mask may be performed between two layers (depending on the specific embodiment of the method according to the invention) in order to guide vias through the layer.
In der Anmeldung zitierte Literatur: Literature quoted in the application:
[1] Zimmler et al. , Nano Lett. 8, 1695, 2008 [1] Zimmler et al. , Nano Lett. 8, 1695, 2008
[2] Heedt et al., Nano Lett. 12, 4437, 2012 [2] Heedt et al., Nano Lett. 12, 4437, 2012
[3] Cui et al., Appl. Phys. Express 7, 085001 , 2014 [3] Cui et al., Appl. Phys. Express 7, 085001, 2014
[4] Chung et al., IEEE Electron Device Lett. 30, 2, 2009  [4] Chung et al., IEEE Electron Device Lett. 30, 2, 2009
[5] Chung et al., IEEE Electron Device Lett. 30,10, 2009 [6] Sheng et al., Nanotechnology 24, 0252014, 2013 [7] Flöhr et al., Rev. Sei. Instrum. 82, 113705, 2011 [8] Ferry, Science 319, 579 - 580, 2008 [5] Chung et al., IEEE Electron Device Lett. 30.10, 2009 [6] Sheng et al., Nanotechnology 24, 0252014, 2013 [7] Flöhr et al., Rev. Sei. Instrum. 82, 113705, 2011 [8] Ferry, Science 319, 579-580, 2008

Claims

Patentansprüche claims
1. Verfahren zur Planarisierung von Nanostrukturen, 1. Process for the planarization of nanostructures,
- bei dem auf der Oberfläche eines Ausgangssubstrats (1) wenigstens eine Nano- struktur (2) angeordnet wird,  in which at least one nanostructure (2) is arranged on the surface of a starting substrate (1),
- bei dem auf dieselbe Oberfläche des Ausgangssubstrats (1) eine erste Schicht (3) aufgebracht wird, die die wenigstens eine Nanostruktur (2) einbettet,  in which a first layer (3) which embeds the at least one nanostructure (2) is applied to the same surface of the starting substrate (1),
- und bei dem auf diese erste Schicht (3) ein Zielsubstrat (5) aufgebracht wird,  and in which a target substrate (5) is applied to this first layer (3),
- wobei im Anschluss daran das Ausgangssubstrat (1) von der ersten Schicht (3) getrennt wird, so dass die wenigstens eine darin eingebettete Nanostruktur (2) eine plane freie Oberfläche aufweist,  - Subsequently, the starting substrate (1) is separated from the first layer (3), so that the at least one embedded nanostructure (2) has a plane free surface,
dadurch gekennzeichnet,  characterized,
- dass vor dem Aufbringen der wenigstens einen Nanostruktur (2) auf das Ausgangssubstrat (1) eine zusätzliche Schicht (6) auf die Oberfläche des Ausgangssubstrats (1) aufgebracht wird,  in that an additional layer (6) is applied to the surface of the starting substrate (1) before the application of the at least one nanostructure (2) to the starting substrate (1),
- und dass das Ablösen des Ausgangssubstrats (1) von der ersten Schicht (3) mit Hilfe eines Lösungsmittels erfolgt.  - And that the detachment of the starting substrate (1) from the first layer (3) takes place by means of a solvent.
2. Verfahren nach Anspruch 1 ,  2. The method according to claim 1,
bei dem eine Nanostruktur (2) umfassend Elementhalbleiter der vierten chemischen Hauptgruppe, Verbindungshalbleiter der dritten und fünften chemischen Hauptgruppen oder Verbindungshalbleiter der zweiten und sechsten chemischen Hauptgruppen eingesetzt wird.  wherein a nanostructure (2) comprising elemental semiconductors of the fourth main chemical group, compound semiconductors of the third and fifth main chemical groups or compound semiconductors of the second and sixth main chemical groups is used.
3. Verfahren nach Anspruch 1 oder 2,  3. The method according to claim 1 or 2,
bei dem das Zielsubstrat (5) über eine zweite Schicht (4) auf diese erste Schicht (3) aufgebracht wird.  in which the target substrate (5) is applied to this first layer (3) via a second layer (4).
4. Verfahren nach vorhergehendem Anspruch 3,  4. Method according to the preceding claim 3,
bei dem die zweite Schicht (4) Wasserstoff-Silsesquioxan (HSQ) umfasst.  wherein the second layer (4) comprises hydrogen silsesquioxane (HSQ).
5. Verfahren nach einem der Ansprüche 1 bis 4,  5. The method according to any one of claims 1 to 4,
bei dem die zusätzliche Schicht (6) ein in einem Lösungsmittel auflösbares Material aufweist.  wherein the additional layer (6) comprises a solvent dissolvable material.
6. Verfahren nach einem der Ansprüche 1 bis 5,  6. The method according to any one of claims 1 to 5,
bei dem die zusätzliche Schicht (6) Polymethylmethacrylat (PMMA), ein Polymer aus Me- thylmethacrylat und Methacrylsäure (Copolymer PMMA/MA) oder einen optischen Photolack umfasst. in which the additional layer (6) comprises polymethyl methacrylate (PMMA), a polymer of methyl methacrylate and methacrylic acid (copolymer PMMA / MA) or an optical photoresist.
7. Verfahren nach einem der Ansprüche 1 bis 6, 7. The method according to any one of claims 1 to 6,
bei dem die zusätzliche Schicht (6) in mehreren Schritten auf die Oberfläche des Transfersubstrats (1) aufgebracht wird.  in which the additional layer (6) is applied in several steps to the surface of the transfer substrate (1).
8. Verfahren nach einem der Ansprüche 1 bis 7,  8. The method according to any one of claims 1 to 7,
bei dem die zusätzliche Schicht (6) zunächst temperaturbehandelt wird, bevor die wenigstens eine Nanostruktur (2) aufgebracht wird.  in which the additional layer (6) is first subjected to temperature treatment before the at least one nanostructure (2) is applied.
9. Verfahren nach einem der Ansprüche 1 bis 8,  9. The method according to any one of claims 1 to 8,
bei dem die erste Schicht (3), die die wenigstens eine Nanostruktur (2) einbettet, ein auf- schleuderbares Glas oder ein fließfähiges Oxid, insbesondere Wasserstoff-Silsesquioxan (HSQ) umfasst.  in which the first layer (3), which embeds the at least one nanostructure (2), comprises a spin-onable glass or a flowable oxide, in particular hydrogen silsesquioxane (HSQ).
10. Verfahren nach einem der Ansprüche 1 bis 9,  10. The method according to any one of claims 1 to 9,
bei dem die erste Schicht (3), die die Nanostruktur (2) einbettet, zunächst strukturiert wird, bevor auf diese strukturierte Schicht das zweite Substrat (5) aufgebracht wird.  in which the first layer (3), which embeds the nanostructure (2), is first patterned before the second substrate (5) is applied to this structured layer.
11. Verfahren nach einem der Ansprüche 1 bis 10,  11. The method according to any one of claims 1 to 10,
bei dem das Ablösen des Transfersubstrats (1) von der ersten Schicht (3) mit einem Aceton aufweisenden Lösungsmittel oder Cyclopentanon oder Dimethylsulfoxid erfolgt.  in which the detachment of the transfer substrate (1) from the first layer (3) takes place with an acetone-containing solvent or cyclopentanone or dimethyl sulfoxide.
12. Verfahren nach einem der Ansprüche 1 bis 11 ,  12. The method according to any one of claims 1 to 11,
bei dem die Nanostruktur epitaktisch erzeugt wird.  where the nanostructure is epitaxially generated.
13. Verfahren nach einem der Ansprüche 1 bis 12,  13. The method according to any one of claims 1 to 12,
bei dem die Anordnung der Nanostruktur auf dem Ausgangssubstrat mithilfe einer Dispersion, umfassend die Nanostruktur, oder über einen Mikromanipulator erfolgt.  in which the nanostructure is arranged on the starting substrate by means of a dispersion comprising the nanostructure or via a micromanipulator.
14. Verfahren nach einem der Ansprüche 1 bis 13,  14. The method according to any one of claims 1 to 13,
bei dem als Nanostruktur ein Nanodraht bzw. ein Netzwerk aus verbundenen Nanodräh- ten angeordnet wird.  in which a nanowire or a network of connected nanowires is arranged as a nanostructure.
15. Verfahren nach einem der Ansprüche 1 bis 14, bei dem das resultierende zweite Substrat (5) mit der ersten Schicht (3) und der wenigstens einen darin eingebetteten Nanostruktur (2) nachfolgend bei einem Verfahren nach Anspruch 1 als Zielsubstrat eingesetzt wird, so dass ein System von mehreren übereinander angeordneten Schichten mit eingebetteten Nanostrukturen erzeugt werden kann, wobei die Nanostrukturen durch vertikale Durch- kontaktierungen verbunden werden können.  15. The method according to any one of claims 1 to 14, wherein the resulting second substrate (5) with the first layer (3) and the at least one embedded nanostructure (2) is subsequently used in a method according to claim 1 as a target substrate, then that a system of several superimposed layers can be produced with embedded nanostructures, wherein the nanostructures can be connected by vertical through-contacts.
EP16798073.9A 2015-12-02 2016-10-22 Method for producing a flat free contacting surface for semiconductor nanostructures Pending EP3384533A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015015452.4A DE102015015452A1 (en) 2015-12-02 2015-12-02 Process for planarizing nanostructures
PCT/DE2016/000379 WO2017092723A1 (en) 2015-12-02 2016-10-22 Method for producing a flat free contacting surface for semiconductor nanostructures

Publications (1)

Publication Number Publication Date
EP3384533A1 true EP3384533A1 (en) 2018-10-10

Family

ID=57348409

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16798073.9A Pending EP3384533A1 (en) 2015-12-02 2016-10-22 Method for producing a flat free contacting surface for semiconductor nanostructures

Country Status (6)

Country Link
US (1) US10714568B2 (en)
EP (1) EP3384533A1 (en)
JP (1) JP6845850B2 (en)
CN (1) CN109075189B (en)
DE (1) DE102015015452A1 (en)
WO (1) WO2017092723A1 (en)

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
KR100362377B1 (en) * 2000-12-05 2002-11-23 한국전자통신연구원 Field emission devices using carbon nanotubes and method thereof
US6849558B2 (en) * 2002-05-22 2005-02-01 The Board Of Trustees Of The Leland Stanford Junior University Replication and transfer of microstructures and nanostructures
EP1883952A2 (en) * 2005-05-27 2008-02-06 The Provost, Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin Method of forming conducting nanowires
CN101278025A (en) * 2005-09-29 2008-10-01 陶氏康宁公司 Method of releasing high temperature films and/or devices from metallic substrates
US20070269750A1 (en) * 2006-05-19 2007-11-22 Eastman Kodak Company Colored masking for forming transparent structures
US8846143B2 (en) * 2006-07-10 2014-09-30 California Institute Of Technology Method for selectively anchoring and exposing large numbers of nanoscale structures
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
US20080134961A1 (en) * 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
KR20100072220A (en) 2007-08-28 2010-06-30 캘리포니아 인스티튜트 오브 테크놀로지 Polymer-embedded semiconductor rod arrays
KR101272012B1 (en) 2007-11-28 2013-06-07 삼성전자주식회사 Method of manufacturing a semiconductor device
CN101178957B (en) * 2007-12-04 2011-07-27 河南科技大学 Method of producing the copper alloy contact wire
US8470701B2 (en) * 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8810009B2 (en) * 2008-04-27 2014-08-19 The Board Of Trustees Of The University Of Illinois Method of fabricating a planar semiconductor nanowire
US8198796B2 (en) * 2008-07-25 2012-06-12 Konica Minolta Holdings, Inc. Transparent electrode and production method of same
WO2010022064A1 (en) * 2008-08-21 2010-02-25 Nanocrystal Corporation Defect-free group iii - nitride nanostructures and devices using pulsed and non-pulsed growth techniques
JP5472299B2 (en) * 2009-06-24 2014-04-16 コニカミノルタ株式会社 Transparent electrode, method for purifying conductive fiber used for transparent electrode, and organic electroluminescence device
US9748421B2 (en) * 2009-12-04 2017-08-29 The Board Of Trustees Of The Leland Stanford Junior University Multiple carbon nanotube transfer and its applications for making high-performance carbon nanotube field-effect transistor (CNFET), transparent electrodes, and three-dimensional integration of CNFETs
US8974967B2 (en) * 2009-12-21 2015-03-10 The Board Of Trustees Of The Leland Stanford Junior Univerity Nanotube-based nanomaterial membrane
JP2011134856A (en) * 2009-12-24 2011-07-07 Toshiba Corp Pattern forming method
CA2828468A1 (en) * 2010-02-27 2011-09-01 Innova Dynamics, Inc. Structures with surface-embedded additives and related manufacturing methods
CN101905448B (en) * 2010-06-23 2013-05-22 清华大学 Polishing pad for chemical mechanical planarization and manufacturing method thereof
US8518736B2 (en) 2010-12-29 2013-08-27 Georgia Tech Research Corporation Growth and transfer of monolithic horizontal nanowire superstructures onto flexible substrates
US8492208B1 (en) * 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
US9780335B2 (en) * 2012-07-20 2017-10-03 3M Innovative Properties Company Structured lamination transfer films and methods
US8823075B2 (en) * 2012-11-30 2014-09-02 Sandisk Technologies Inc. Select gate formation for nanodot flat cell
CN103077888B (en) * 2013-01-11 2015-07-01 西安交通大学 Method for preparing electrode on single nano wire
CN103779400A (en) * 2013-06-09 2014-05-07 国家纳米科学中心 Composite electrode and preparation method thereof
KR102074942B1 (en) * 2013-07-29 2020-02-10 삼성전자 주식회사 Nonvolatile memory transistor and device including the same
US9090454B2 (en) * 2013-08-27 2015-07-28 Freescale Semiconductor, Inc. Sequential wafer bonding
US20150179877A1 (en) * 2013-12-20 2015-06-25 LuxVue Technology Corporation Nanowire device
US9246134B2 (en) * 2014-01-20 2016-01-26 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids
US9583533B2 (en) * 2014-03-13 2017-02-28 Apple Inc. LED device with embedded nanowire LEDs
TWI664077B (en) 2014-04-09 2019-07-01 美商陶氏有機矽公司 Hydrophobic article
CN104282575B (en) * 2014-09-26 2017-06-06 北京大学 A kind of method for preparing nanoscale field-effect transistor
CN104485284B (en) * 2014-12-24 2017-06-27 北京大学 A kind of preparation method of controllable aligned nanowires and its field-effect transistor

Also Published As

Publication number Publication date
US10714568B2 (en) 2020-07-14
JP6845850B2 (en) 2021-03-24
CN109075189B (en) 2022-03-25
US20180366543A1 (en) 2018-12-20
DE102015015452A1 (en) 2017-06-08
CN109075189A (en) 2018-12-21
JP2019504465A (en) 2019-02-14
WO2017092723A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
DE10217362B4 (en) Targeted deposition of nanotubes
EP2144711B1 (en) Method for transferring a nanolayer
DE102008009365B4 (en) A method of manufacturing a nonvolatile memory electronic device using nanowire as a charge channel and nanoparticles as a charge trap
EP3977147A1 (en) Device and method for using diamond nanocrystals having nv colour centres in cmos circuits
DE102017002616A1 (en) Process for the in-situ production of "Majorana materials - superconductor" hybrid networks, as well as a hybrid structure produced by the process
DE102012217482A1 (en) Structuring contacts in carbon nanotube units
DE102008060644A1 (en) Production of a Graphanenanovorrichtung
WO2020228893A1 (en) Method for producing a display having a carrier substrate, a carrier substrate produced according to said method, and a cover glass intended for a flexible display
DE102009035615A1 (en) Manufacture of nanostructure by forming nanoimage on surface of polymer, contacting polymer surface having nanoimage with predetermined solvent, and applying outer stimulus to polymer surface contacting with solvent
DE112018004186T5 (en) Manufacturing processes for effectively transparent contacts
WO2005076679A2 (en) Method for disposing a conductor structure on a substrate, and substrate comprising said conductor structure
EP1955364A1 (en) Method for producing a plurality of regularly arranged nanoconnections on a substrate
WO2012159869A1 (en) Semi-conductor component comprising micro-bridges for adjusting a tensile strain state and method for the production thereof
DE102008060645A1 (en) Printed circuit board with aligned nanostructures
WO2017092723A1 (en) Method for producing a flat free contacting surface for semiconductor nanostructures
EP1803148A1 (en) Method for producing submicron structures
WO2020221525A1 (en) Method for producing a 2d material, 2d material, and the uses thereof
DE102017104923A1 (en) Connection for a semiconductor chip
DE19852543A1 (en) Nanostructure, especially for a nanoelectronic component such as a single-electron tunnel contact or tunnel diode, is produced by external field alignment and adsorption of organized bio-molecules on a thin film prior to etching
DE112013001196B4 (en) Methods and devices for positioning nano-objects
DE202012102039U1 (en) nanostructure
DE102008051159A1 (en) Production of cross structures of nanostructures
DE102005051972B4 (en) Combined electron beam and optical lithography process
DE102014117096B4 (en) Photolithography method for producing organic light-emitting diodes
DE102015117834B4 (en) Method of making a flexible rod array assembly and rod array assembly

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180507

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FORSCHUNGSZENTRUM JUELICH GMBH

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210414

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS