EP2338066A1 - Vorrichtung und verfahren zur überprüfung eines frequenzmodulierten taktgebers - Google Patents

Vorrichtung und verfahren zur überprüfung eines frequenzmodulierten taktgebers

Info

Publication number
EP2338066A1
EP2338066A1 EP09782155A EP09782155A EP2338066A1 EP 2338066 A1 EP2338066 A1 EP 2338066A1 EP 09782155 A EP09782155 A EP 09782155A EP 09782155 A EP09782155 A EP 09782155A EP 2338066 A1 EP2338066 A1 EP 2338066A1
Authority
EP
European Patent Office
Prior art keywords
signal
frequency
measuring
measurement
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09782155A
Other languages
English (en)
French (fr)
Inventor
Hans-Georg Drotleff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2338066A1 publication Critical patent/EP2338066A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
    • G01R23/155—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit) giving an indication of the number of times this occurs, i.e. multi-channel analysers (for pulse characteristics)

Definitions

  • Electromagnetic interference or interference is subject to strict regulations.
  • EMC limit values are set in order to limit the load to a minimum and thereby avoid damage to humans and other systems.
  • the limits may relate in particular to which intensities per frequency range may be emitted by electronic devices or systems.
  • Clocks are generally formed as integrated circuits (ICs) and are used in electronic systems for outputting a clock signal. They are designed in particular as oscillators or frequency synthesizers and output a clock signal having a nominal frequency or center frequency. Although clocks contribute significantly to the proper functioning of mostly digital systems, they are at the same time the EMC main generator sources in electronic circuits.
  • Shielding, coatings, or special filter components are known to reduce EMC emissions. Due to the ever higher power densities, in particular the higher clock speeds and the ever stricter E MV regulations, however, such measures fall on their efficiency and cost limits.
  • spread spectrum oscillators are increasingly being used to limit peak emissions. These scatter their clock signal over a wide teres frequency spectrum and thus limit the peak emissions related to the individual frequency ranges. This dispersion is generally achieved by a frequency modulation with a modulation frequency well below the clock frequency.
  • the modulation signal can z. B. have a triangular shape or any other convenient form. By such SSO can be z. B. achieve a peak emission reduction of up to 20 dB.
  • a spread spectrum oscillator is known for example from German patent application DE 10 2005 013 593 A1.
  • the frequency modulation is generally achieved by an additional circuit; In this case, however, can not be directly recognized during operation, whether this frequency modulation is correct. Furthermore, it can not be easily recognized in an electronic system whether an SSO has actually been installed or z. B. erroneously an oscillator with a fixed frequency. In this case, therefore, a significant EMC pollution of the environment may occur without this being directly detectable in the device or electronic device.
  • the clock cycles of the clock in particular an SSO, counted in a measuring period.
  • the measurement periods may be fixed in order to achieve directly comparable values; in principle, however, they can also be adjusted during the measurement; so z.
  • the measurement period in Depending on the determined modulation frequency can be adjusted below.
  • the count values or cycle counts determined in several measurement periods are subsequently compared; In particular, they can be compared with each other. The frequency modulation to be checked should thus lead to a change in the cycle counts in successive measurement periods.
  • the invention is based on the idea that the modulation frequency of a frequency-modulated clock, in particular an SSO, is substantially smaller than the center frequency of the clock.
  • a counter namely the cycle counter, which in particular is digital and determines cycle counts. Due to the frequency modulation, the number of clock cycles occurring in fixed measurement periods should vary; in the absence of frequency modulation, fixed or slightly fluctuating values should result.
  • the measurement periods are advantageously determined by a measurement signal with corresponding measurement frequency.
  • the measuring frequency should preferably be at least twice as high as the modulation frequency in order to satisfy the sampling theorem. It may advantageously be two to seven times the modulation frequency. If the measuring frequency is chosen too large, the quantitative determination of the modulation frequency and thus of the spread or the scattering is again made more difficult.
  • the cycle counter can in particular be reset directly by the measuring signal.
  • a simple metrological structure with a direct determination of the different cycle counts or cycle counter readings is possible, which are subsequently read out over several measurement cycles or measurement periods, in order to achieve the minimum and maximum cycle count possible.
  • intermediate buffers or intermediate buffers can be used, which are each overwritten with the highest or lowest cycle count determined.
  • the determined minimum and maximum values, z. B. also by doubble buffering by means of additional result buffer are evaluated below. The determination or evaluation can then take place after an evaluation period, the more, z. B. 240 or 256 measuring periods, so that should have been made by the sufficient number of minimum and maximum values.
  • the spread or spread can be determined quantitatively. Furthermore, the nominal frequency, i. in general, the center frequency can be determined.
  • z. B by using a measuring number counter to count the number of measurement periods or meter periods and possibly a monitoring counter or watchdog counter.
  • the result can be z. B. binary or output as a PWM signal and used directly in a system.
  • the method according to the invention and the device according to the invention can be implemented in different ways.
  • an implementation in a programmable logic device for. As an FPGA or ASIC done.
  • the z. B. essentially by the cycle counter, the buffer, possibly input and output flip-flops, a logic circuit and possibly a clock processing for the male, to be examined clock signal can be formed.
  • an internal oscillator or clock generator for generating the measuring frequency may also be provided, for. B. also an existing internal clock signal, in which case by z. B. an internal switching device switching between this internal clock and an external measurement signal can be made possible.
  • the device according to the invention can also be integrated together with the clock or SSO.
  • FIG. 1 shows a modulation profile of a spread spectrum oscillator as a frequency versus time
  • Fig. 2 shows EMC frequency spectra of an oscillator with and without frequency modulation
  • Fig. 3 shows a block diagram of an FPGA implementation of the device according to the invention
  • FIG. 3a shows a block diagram of another FPGA implementation of the device according to the invention
  • FIG. 44 shows a block diagram of a test arrangement in which the device according to the invention is used as an independent testing device;
  • Fig. 5 shows an integration of the method in an electronic system for activation / evaluation only in the production
  • FIG. 6 shows an integration of the method according to the invention in a device on a circuit carrier during activation / evaluation of the device
  • Fig. 7 shows the device as an independent component
  • Fig. 8 shows the device according to the invention when integrated with an SSO
  • Fig. 9 shows the integration with a microcontroller
  • Fig. 1100 shows for an implementation example the frequency modulation and details of the measurement signal
  • Fig. 1 1 of the calculated counter differences as a function of the measurement modulation frequency ratio in oscillators with different spread.
  • FIG. 1 shows the modulation profile of a SSO as a function of the frequency f as a function of the time t.
  • the center frequency fjnid is fixed here;
  • a modulation profile is launched, after which f is periodically modulated between a lower value f_min and an upper value f_max, z.
  • f_min a lower value
  • f_max an upper value
  • z a modulation profile
  • Figure 2 shows an EMC frequency spectrum, d. H. the electromagnetic radiation intensity I as a function of the frequency f, in the ninth harmonic of clock oscillators, the curve k1 shows an oscillator with unmodulated frequency f and the curve k2 a spread spectrum oscillator 1. This results in a reduction of the peak emission of the spread spectrum oscillator 1 with respect to the non-modulated oscillator. Outside of the spread, the intensity I given in decibels (dB) drops slowly.
  • FIG. 3 shows the implementation of the method according to the invention and of the device according to the invention in an FPGA (Field Programmable Gate Array) 2, in a correspondingly highly simplified representation.
  • the overall arrangement 10 from FIG. 3 is thus formed by the FPGA 2 and the SSO 1.
  • the clock signal to be examined is sent to a clock processing device 3 in the FPGA 2, which outputs a correspondingly processed clock signal having the same frequency f_sso, firstly in the clock input 4a of a flip-flop 4 and secondly in the clock input 5a a (digital) cycle counter 5 is input.
  • a measurement signal m with the measurement frequency f_m is input to the input 4b of the flip-flop 4 and output from the flip-flop 4 again as a second measurement signal with the same measurement frequency f_m; the flip-flop 4 thus serves only for stabilization and is functionally no longer relevant.
  • the measuring signal m is input to the reset input (reset input) 5b of the cycle counter 5 and thus resets it in each case.
  • the SSO frequency to be examined f_sso - in this embodiment after appropriate preparation in the clock conditioning device 3 - enumerated in the cycle counter 5 over a fixed measurement period T_m, which determines by the externally input measurement signal m with the measurement frequency f_m which resets the cycle counter 5 respectively.
  • the measurement frequency f_m of z. B. 50 kHz is higher than the modulation frequency f_mod of 10 kHz, so that several measurement cycles or cycle counts of the cycle counter 5 are read out during a modulation.
  • the cycle counts are the final counts before cycle counter 5 is reset.
  • the cycle counter 5 If there is actually a modulation, ie fjmod ⁇ 0, the cycle counter 5 outputs different cycle counts as signal z, depending on where in the time domain the oscillator modulation curve is in the counting period. If there is no modulation, these values should be the same in the different readout cycles or reset cycles.
  • the cycle counter 5 outputs its counter readings of each measuring period T_m as signal z (cycle count z) to an upper buffer 6 and a lower buffer 7.
  • the upper buffer 6 contains a maximum intermediate buffer 6a for storing a maximum value and a downstream result.
  • Buffer 6b Accordingly, the lower buffer 7 contains a minimum intermediate buffer 7a for storing a minimum value and a result buffer 7b.
  • the maximum intermediate buffer 6a is preinitialized with the value 0x0000, the minimum intermediate buffer 7a with the value 0xFFFF.
  • the values of the intermediate buffers 6a, 7a are respectively saved in the subsequent result buffer 6b, 7b, which as such is known as doubble buffering. This ensures that the intermediate buffers 6a, 7a can change from counting period to counting period, but the result buffers 6b, 7b are only updated after the intermediate buffers 6a, 7a stabilize or settle, respectively their minimum or have reached maximum meter readings. When outputting the result, only the result buffers 6b, 7b are taken into account, resulting in a stable display. Thus, an evaluation period is formed from a sufficient number of measurement periods.
  • An evaluation device 8 is designed as a logic unit; it accesses the result buffers 6b, 7b and returns a result to an output memory, e.g. B. an output flip-flop 9, which subsequently outputs the output signal S2 as a status output signal.
  • the output flip-flop 9 and the evaluation device 8 are clocked by the clock frequency f_sso.
  • a measurement number counter 13 may be provided which determines the number of measurement periods T_m, i. meter periods), and thus serves to determine the evaluation period.
  • T_m the number of measurement periods
  • the intermediate buffers 6, 7 have stabilized and correlate with the minimum and maximum frequency of the SSO 1, so that the difference of the buffered min and max values Zmin and Zmax of the cycle counter 5 with the spread of the Correlate SSO 1.
  • Zmin corresponds to the nominal frequency
  • Zmax corresponds to the nominal frequency.
  • the measurement number counter 13 is used to display the first e.g. 16 ignore cycle counts to avoid transients of the measurement signal m.
  • the measuring-number counter 13 is used to determine the time / measurement samples within which the intermediate buffers 6a, 7a stabilize at their max / min values Zmin, Zmax.
  • a watchdog counter (monitoring counter) 1 1 is advantageously provided, which also counts the number of SSO clock cycles and is reset again with the signal edge of the measurement signal m.
  • the watchdog counter 1 1 counts, in the case of a missing measurement signal m, in contrast to the cycle counter 5 only up to its maximum value and then remains at its max. Counter value stand. This makes it easy to determine whether an expected measurement signal is available.
  • the value of this watchdog counter 1 1 can be checked with respect to a valid value range.
  • a suitable hysteresis is preferably used which takes into account a tolerance of the measurement signal m.
  • Alternatively to the above numerical values can z. B.
  • f_mid 55 MHz with + 1-2% spread
  • a measurement frequency of fm 100 kHz
  • a modulation frequency f_mod of z. B. 20 kHz may be provided, whereby meter readings of about 500 can be achieved.
  • FIG. 4 shows a test arrangement 12, in which an independent testing device 14 is formed, with which an electronic device 16, which has an SSO 17 indicated here, can be examined externally.
  • the electronic device 16 may, for. B. as a circuit with a circuit carrier 20, z. B. a PCB or printed circuit board, the SSO 17 and corresponding other components may be formed.
  • the independent test means 17 has z. B. a power terminal 14a, an input 14b for an external measurement signal m2, a ground terminal 14c and a data output 14d for subsequent evaluation via a standard fürtechnik 22, z. B.
  • the test means 14 in this case has an FPGA 24 or other programmable switching device, for. B. an ASIC 24, and further an internal clock 25, in particular oscillator 25, for outputting an internal measurement signal m1, wherein the FPGA 24 optionally via an external switching signal (control signal) S4, which switches a switching device 54, between this internal Measuring signal m1 and the external measuring signal m2 can be switched.
  • an internal clock 25 z. B. an already existing in the system second clock source with a fixed frequency, z. B. from a second oscillator, optionally with frequency division with a PLL z. B. in the FPGA 24 already exists.
  • the z. B. may be formed as a test device with housing, the electronic device 16 z. B. in the final inspection or acceptance in the production to be examined.
  • an output signal S2 can from the output 14d z. B. an oscillator status output signal or a PWM-coded spread signal are output.
  • Switching between the external measuring signal m2 and the internal measuring signal m1 can be done here by additionally checking the internal measuring signal m1 serve, or also the optional use, if no external measuring signal m2 is available.
  • FIG. 5 shows the integration of the method according to the invention in an electronic device 26, which has a circuit carrier 27, e.g. B. a PCB or a printed circuit board and mounted on the circuit substrate 27 has a microcontroller 28, an oscillator 30 with a fixed clock for outputting an internal measurement signal m1, an FPGA 32 or other corresponding device and the SSO 34, wherein the components 28, 30, 32, 34 are formed accordingly as integrated circuits.
  • the FPGA 32 may in this case be constructed in accordance with the FPGA 10 of FIG.
  • On the circuit substrate 27 are further contact surfaces 36, 37, 38 provided for tapping by an external test device 40, to which an evaluation device 42 is connected for a standard strigtechnik.
  • the contact surface 37 serves to supply the measurement signal m from the test device 40 and the contact surface 38 for inputting an initialization signal from the test device 40 for initializing the measurement.
  • the output of the FPGA 32 as a status output, z. B. as a binary signal or PWM signal output.
  • FIG. 6 shows an electronic device 44 which differs from the device 26 from FIG. 5 with otherwise identical or corresponding functionality in that the test device or the test device 40 and the evaluation device 42 from FIG. 5 are already integrated in the FPGA 132, so that the activation and evaluation of the measurement can be carried out directly online at the user, ie later in the field for a current functional check.
  • an output signal S6 are output from the microcontroller 28 to the outside, for. B. via a data bus 29; when used in a vehicle z. B. the in-vehicle CAN bus 29.
  • the FPGA 132 thus outputs the output signal S2, z. B. as an oscillator status signal to the microcontroller 28, which outputs the corresponding output signal S6 to the outside.
  • the FPGA 132 may have a binary status output 31 to directly trigger an externally connected display device, in particular a signal lamp 46, for direct display of a function check, for. B. with lamp control in proper condition.
  • a signal lamp 46 for direct display of a function check, for. B. with lamp control in proper condition.
  • the measuring signal m can be used not only as a reset signal for the FPGA 32 or 132, but as shown also as a clock signal for the microcontroller 28 and optionally further components.
  • Figure 7 shows an implementation in a test and evaluation circuit 52 according to the invention, which is integrated on a semiconductor device. Furthermore, an internal oscillator 53 may be integrated, wherein a switching device 54 switches between an internal measuring signal m1 output by the oscillator 53 and an external measuring signal m2 to be applied if necessary.
  • the SSO signal with the frequency f_sso to be tested is input to an input 50a, the external measurement signal to an input 50b;
  • the switching signal S4 for switching between the internal measuring signal m1 and the external measuring signal m2 can be input via an input 50c; furthermore, an input 5Od for the
  • FIG. 8 shows the test and evaluation circuit 52 according to the invention together with the SSO 1 integrated in a semiconductor component 60, ie. H. as a common integrated circuit 60.
  • the SSO 1 is additionally provided in the integrated circuit.
  • This z. B. only the generated by the oscillator 53 internal measurement signal m1 can be used.
  • the integrated circuit 60 thus has an input terminal 6Od for power supply, an enable input 60a, a clock output 60b, a ground terminal 60c, and an oscillator status output 6Oe for outputting the status output signal S2.
  • the invention is embodied here as an add-on module in an oscillator IC 60.
  • FIG. 9 shows a further embodiment in which the device according to the invention is integrated as a peripheral module in a microcontroller 90.
  • a few conventional devices are initially connected to the internal data bus 91 of the controller 90, in particular an EEPROM 92, a timer / counter or counter 93, an arithmetic logic unit (ALU) 94, an SRAM 95, a program counter 96, a flash program memory 97, an instruction register 98, an instruction decoder 99 for outputting control signals S10, an input output device (IO) 100 , an interrupt unit 101, an analog comparator 102, a control register 103, a status register 104 and a universal serial interface 105, a general purpose register 11 1 and possibly other common facilities of a microcontroller.
  • IO input output device
  • an SSO verification module 110 is additionally provided, which functionally corresponds essentially to the IC 50 from FIG. 7;
  • the internal oscillator 53 can be provided here or else another clock signal present in the microcontroller can be recorded.
  • the SSO clock signal to be examined can be input via an internal SSO of the microcontroller 90 or from an external SSO via a clock input connection 120.
  • FIG. 10 shows an implementation for monitoring the measurement signal m with a "watchdog" -like counter which counts the number of SSO cycles cyclically from A or C and stops at its maximum counter value if it does not return immediately at A or C. is reset. The period from A to C thus forms the measurement period T_m.
  • the counter width in [bit] can be construed as log ⁇ [spread * (f_m-f_mod) + 2 * f_mid * f_R] / [2 * (f_m) 2 ] ⁇ / log (2)
  • the watchdog counter is reset cyclically. If measurement signal m is missing, the watchdog counter runs over. This is recognized and further processed as an error and taken into account in the result or the result output. At time A or C, the watchdog counter reading is checked with respect to a validity range including hysteresis.
  • the curves thus flatten for larger values of R, so a small value of R, preferably between 2 and 7, should be chosen.
  • the measurement frequency f_m is a non-integer multiple of f-mod in order to achieve this. chen that the measuring periods T_m respectively detect different areas of the modulation periods, ie the beginning and end times of the measurement periods T_m are not always in the same phase values of the modulation periods.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Überprüfung eines frequenzmodulierten Taktgebers (1), wobei die Vorrichtung aufweist: eine Zykluszähleinrichtung (5, 24) zur Zählung von Taktzyklen eines Taktsignals (f_SSO) des Taktgebers (1, 17, 34) in mehreren aufeinander folgenden Mess-Zeiträumen (T_m), die insbesondere durch ein Messsignal (m) mit einer Mess-Frequenz (f_m) definiert werden, und zur Ausgabe von Zykluszählwerten (z), und eine Vergleichseinrichtung (6, 7, 8) zur Aufnahme und zum Vergleich der Zykluszählwerte (z), miteinander und Ausgabe mindestens eines Ausgangs Signals (S2, S6) in Abhängigkeit des Vergleichs. Hierbei können insbesondere ermittelte Maximal- und Minimalwerte miteinander verglichen werden.

Description

Beschreibung
Titel
Vorrichtung und Verfahren zur Überprüfung eines frequenzmodulierten Taktgebers
Stand der Technik
Elektromagnetische Störungen bzw. Interferenzen (EMV) unterliegen strengen Vorschriften. Hierbei sind EMV- Grenzwerte festgelegt, um die Belastung auf ein Minimum zu begrenzen und dadurch Schäden für den Menschen und andere Systeme zu vermeiden. Die Grenzwerte können sich insbesondere darauf beziehen, welche Intensitäten pro Frequenzbereich von elektronischen Geräte bzw. Systemen ausgestrahlt werden dürfen.
Taktgeber sind im allgemeinen als integrierte Schaltungen (ICs) ausgebildet und dienen in elektronischen Systemen zur Ausgabe eines Taktsignals. Sie sind insbesondere als Oszillatoren oder Frequenzsynthesizer ausgebildet und geben ein Taktsignal mit einer Nominalfrequenz bzw. Mittenfrequenz aus. Taktgeber tragen zwar wesentlich zur ordnungsgemäßen Funktion von meist digitalen Systemen bei, sie sind jedoch gleichzeitig die EMV-Haupt- Erzeugerquellen in elektronischen Schal- tungen.
Die Reduzierung bzw. Begrenzung der EMV Abstrahlung ist daher ein wesentliches Ziel der Entwicklung von digitalen Systemen, die taktsignal- oder Frequenz erzeugende Komponenten in ihren Systemen einsetzen.
Zur Verringerung der EMV-Abstrahlung sind unter anderem Abschirmungen, Be- schichtungen, oder spezielle Filterkomponenten bekannt. Aufgrund der immer höheren Leistungsdichten, insbesondere auch der höher werdenden Taktraten sowie der immer strenger werdenden E MV-Vorschriften geraten derartige Maßnahmen jedoch an ihre Effizienz- und kostenseitigen Grenzen.
Zur Begrenzung der Spitzenemissionen werden daher zunehmend Spread Spectrum Oszillatoren (SSO) eingesetzt. Diese streuen ihr Taktsignal über ein wei- teres Frequenzspektrum und begrenzen somit die Spitzenemissionen bezogen auf die einzelnen Frequenzbereiche. Diese Streuung wird im Allgemeinen durch eine Frequenzmodulation mit einer Modulationsfrequenz deutlich unterhalb der Taktfrequenz erreicht. Das Modulationssignal kann z. B. eine Dreiecksform oder auch eine andere zweckmäßige Form aufweisen. Durch derartige SSO lässt sich z. B. eine Reduzierung der Spitzenemissionen von bis zu 20 dB erreichen. Ein Spread Spectrum Oszillator ist beispielsweise aus der deutschen Offenlegungsschrift DE 10 2005 013 593 A1 bekannt.
Der Frequenzmodulation überlagert ist der bei Oszillatoren übliche Cycle-to-Cycle- Jitter, der im Allgemeinen sogar deutlich größere Schwankungen als die Frequenzmodulation hervorruft, sich jedoch bereits über wenige Taktzyklen herausmittelt.
Die Frequenzmodulation wird im Allgemeinen durch eine Zusatzschaltung erreicht; hierbei kann im Betrieb jedoch nicht direkt erkannt werden, ob diese Frequenzmodulation ordnungsgemäß ist. Weiterhin kann in einem elektronischen System nicht ohne weiteres erkannt werden, ob tatsächlich ein SSO eingebaut wurde oder z. B. fehlerhafterweise ein Oszillator mit fixer Frequenz. In diesem Fall kann somit eine deutliche EMV-Belastung der Umwelt auftreten, ohne dass dies bei dem Gerät bzw. elektronischen Gerät direkt erkannt werden kann.
Zwar sind grundsätzlich Methoden und Systeme bekannt, eine ordnungsgemäße Frequenzmodulation eines SSO zu überprüfen, z. B. durch eine FM-Demodulation und anschließende Bewertung des Modulationssignals oder durch einen Frequency Spectrum Analyzer. Derartige Maßnahmen sind jedoch aufwendig und erfordern eine umfangreiche Messtechnik. Sie können auch nicht ohne weiteres in eine bereits vorhandene Fertigungsprüftechnik adaptiert werden.
Offenbarung der Erfindung
Gemäß dem erfindungsgemäßen Verfahren sowie der erfindungsgemäßen Vorrichtung werden die Taktzyklen des Taktgebers, insbesondere eines SSO, in einem Mess-Zeitraum gezählt. Die Mess-Zeiträume können insbesondere fest vorgegeben sein, um direkt vergleichbare Werte zu erreichen; grundsätzlich können sie jedoch auch während der Messung angepasst werden; so kann z. B. der Mess-Zeitraum in Abhängigkeit der ermittelten Modulationsfrequenz nachfolgend angepasst werden. Die in mehreren Mess-Zeiträumen ermittelten Zählwerte bzw. Zykluszählwerte werden nachfolgend verglichen; sie können insbesondere miteinander verglichen werden. Die zu überprüfende Frequenzmodulation sollte somit zu einer Änderung der Zykluszählwerte in aufeinander folgenden Mess-Zeiträumen führen.
Der Erfindung legt hierbei der Gedanke zu Grunde, dass die Modulationsfrequenz eines frequenzmodulierten Taktgebers, insbesondere eines SSO, wesentlich kleiner ist als die Mittenfrequenz des Taktgebers. Erfindungsgemäß werden somit einzelne Taktzyklen bzw. Taktschwingungen innerhalb eines Mess-Zeitraums durch einen Zähler, nämlich den Zykluszähler, gezählt, der insbesondere digital ist und Zykluszählwerte ermittelt. Aufgrund der Frequenzmodulation sollte die in festen Mess- Zeiträumen auftretende Anzahl von Taktzyklen variieren; bei Fehlen eine Frequenzmodulation sollten sich somit feste oder gering schwankende Werte ergeben.
Die Mess-Zeiträume werden vorteilhafterweise durch ein Messsignal mit entsprechender Mess-Frequenz festgelegt. Die Mess-Frequenz sollte zur Erfüllung des Abtast-Theorems vorzugsweise mindestens doppelt so hoch sein wie die Modulationsfrequenz. Sie kann vorteilhafterweise zwei bis sieben Mal so groß sein wie die Mo- dulationsfrequenz. Falls die Mess-Frequenz zu groß gewählt wird, wird die quantitative Ermittlung der Modulationsfrequenz und somit des Spreads bzw. der Streuung wiederum erschwert.
Der Zykluszähler kann insbesondere direkt durch das Messsignal zurückgesetzt wird. Somit ist ein einfacher messtechnischer Aufbau mit einer direkten Ermittlung der unterschiedlichen Zykluszählwerte bzw. Zykluszählerstände möglich, die nachfolgend über mehrere Messzyklen bzw. Mess-Zeiträume hinweg ausgelesen werden, um möglichst den minimalen und maximalen Zykluszählwert zu erreichen. Hierzu können Zwischenspeicher bzw. Zwischen-Puffer eingesetzt werden, die je- weils mit dem höchsten bzw. geringsten ermittelten Zykluszählwert überschrieben werden. Somit können die ermittelten Minimal- und Maximalwerte, z. B. auch durch doubble buffering mittels zusätzlicher Ergebnis-Puffer, nachfolgend ausgewertet werden. Die Ermittlung bzw. Bewertung kann dann nach einem Bewertungszeitraum erfolgen, der mehrere, z. B. 240 oder 256 Mess-Zeiträume enthält, so dass durch die hinreichende Anzahl die Minimal- und Maximalwerte getroffen worden sein sollten.
Hieraus kann die Streuung bzw. Spread quantitativ ermittelt werden. Weiterhin kann auch die Nominalfrequenz, d.h. im allgemeinen die Mittenfrequenz, ermittelt werden.
Weitere vorteilhafte Ausbildungen ergeben sich z. B. durch Einsatz eines Mess- Anzahl-Zählers zur Zählung der Anzahl der Mess-Zeiträume bzw. Zählerperioden und ggf. eines Überwachungszählers bzw. Watchdog-Zähler. Das Ergebnis kann z. B. binär oder als PWM-Signal ausgegeben und direkt in einem System verwendet werden.
Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung können auf unterschiedliche Weise implementiert werden. Hierbei kann insbesondere eine Implementierung in einer programmierbaren Logikeinrichtung, z. B. einem FPGA oder ASIC erfolgen. Bei einer derartigen Implementierung in einem IC ist ein relativ geringer Hardware-Aufwand bzw. eine geringe Chipfläche erforderlich, die z. B. im Wesentlichen durch den Zykluszähler, die Zwischenspeicher, ggf. Eingangs- und Ausgangs-Flip-Flops, eine Logikschaltung und ggf. eine Taktaufbereitung für das aufzunehmende, zu untersuchende Taktgebersignal ausgebildet sein kann. Gegebenenfalls kann weiterhin auch ein interner Oszillator bzw. Taktgeber zur Erzeugung der Mess-Frequenz vorgesehen sein, z. B. auch ein bereits vorhandenes internes Taktsignal, wobei hier durch z. B. eine interne Schalteinrichtung eine Umschaltung zwischen diesem internen Taktgeber und einem externen Messsignal ermöglicht werden kann. Weiterhin kann die erfindungsgemäße Vorrichtung auch bereits mit dem Taktgeber bzw. SSO zusammen integriert werden.
Weitere Ausbildungen sind als eigenständiges Prüfmittel, bei dem die erfindungs- gemäße Vorrichtung und ggf. weitere Bauelemente auf einem Schaltungsträger montiert sind, sowie z. B. auch als peripheres Modul in einem Mikrocontroller. Die Ausgabe des Messergebnisses ist abhängig von der Implementierungsform bzw. der Produktausprägung.
Kurze Beschreibung der Zeichnungen Fig. 1 zeigt ein Modulationsprofil eines Spread Spectrum Oszillators als Frequenz in Abhängigkeit der Zeit;
Fig. 2 zeigt EMV-Frequenzspektren eines Oszillators mit und ohne Frequenzmodulation;
Fig. 3 zeigt ein Blockschaltbild einer FPGA-Implementierung der erfindungsgemäßen Vorrichtung;
Fig. 3a zeigt ein Blockschaltbild einer weiteren FPGA-Implementierung der erfindungsgemäßen Vorrichtung; FFiigg.. 44 zeigt ein Blockschaltbild einer Prüfanordnung, in der die erfindungsgemäße Vorrichtung als eigenständiges Prüfmittel eingesetzt ist;
Fig. 5 zeigt eine Integration des Verfahrens in einem elektronischen System zur Aktivierung/Auswertung lediglich in der Fertigung;
Fig. 6 zeigt eine Integration des erfindungsgemäßen Verfahrens in einer Vor- richtung auf einem Schaltungsträger bei Aktivierung/Auswertung der
Messung online in Betrieb;
Fig. 7 zeigt die Vorrichtung als eigenständiges Bauelement;
Fig. 8 zeigt die erfindungsgemäße Vorrichtung bei Integration mit einem SSO;
Fig. 9 zeigt die Integration mit einem Mikrokontroller; FFiigg.. 1100 zeigt für ein Implementierungsbeispiel die Frequenzmodulation und Details des Messsignals;
Fig. 1 1 der ermittelten Zählerdifferenzen in Abhängigkeit des Mess- Modulati- ons-Frequenzverhältnisses bei Oszillatoren mit unterschiedlichem Spread.
Ausführungsformen der Erfindung
Ein erfindungsgemäßer frequenzmodulierter Taktgeber ist in den gezeigten Ausführungsformen vorzugsweise als SSO, Spread Spektrum Oszillator, realisiert. Figur 1 zeigt das Modulationsprofil eines SSO als Funktion der Frequenz f in Abhängigkeit der Zeit t. Die Mittenfrequenz fjnid ist hierbei fest; um die elektromagnetische Abstrahlung über einen größeren Frequenzbereich zu verteilen, ist gemäß Figur 1 ein Modulationsprofil aufgelegt, wonach f zwischen einem unteren Wert f_min und einem oberen Wert f_max periodisch moduliert wird, z. B. gemäß der gezeigten Drei- eckslinie, d. h. mit linearem Abfall- und Anstieg der Frequenz f zwischen f_min und f_max. Grundsätzlich sind auch andere Modulationen möglich.
Figur 2 zeigt ein EMV-Frequenzspektrum, d. h. die elektromagnetische Abstrahlung als Intensität I in Abhängigkeit der Frequenz f, im Bereich der neunten Oberwelle von Taktoszillatoren, wobei die Kurve k1 einen Oszillator mit nicht modulierter Frequenz f und die Kurve k2 einen Spread Spektrum Oszillator 1 zeigt. Es ergibt sich eine mit Δe eingezeichnete Reduzierung der Spitzenemission des Spread Spectrum Oszillators 1 gegenüber dem nicht modulierten Oszillator. Außerhalb des Spreads fällt hierbei die in Dezibel (dB) angegebene Intensität I langsam ab.
Figur 3 zeigt die Realisierung des erfindungsgemäßen Verfahrens sowie der erfindungsgemäßen Vorrichtung in einem FPGA (Field Programmable Gate Array) 2, in entsprechend stark vereinfachter Darstellung. Von einem externen SSO 1 wird ein zu untersuchendes Taktsignal mit einer Signalfrequenz f_sso - im folgenden wird auch das Taktsignal direkt als f_sso bezeichnet - aufgenommen; die Signalfrequenz f_sso ist z. B. durch Überlagerung einer Mittenfrequenz fjnid = 33,33 MHz und einer Modulationsfrequenz f_mod= 10 kHz gebildet und weist z. B. einen Spread von +/- 2% auf. Die Gesamtanordnung 10 aus Figur 3 wird somit durch das FPGA 2 und den SSO 1 gebildet. Das zu untersuchende Taktsignal wird zu einer Taktaufberei- tungseinrichtung 3 in dem FPGA 2 gegeben, die ein entsprechend aufbereitetes Taktsignal mit der gleichen Frequenz f_sso ausgibt, das zum einen in den Takt- Eingang 4a eines Flip-Flops 4 und zum anderen in den Takteingang 5a eines (digitalen) Zykluszählers 5 eingegeben wird.
Ein Messsignal m mit der Mess-Frequenz f_m wird in den Eingang 4b des Flip-Flops 4 eingegeben und vom Flip-Flop 4 wiederum als zweites Messsignal mit gleicher Mess-Frequenz f_m ausgeben; das Flip-Flop 4 dient somit lediglich zur Stabilisierung und ist funktionell nicht weiter relevant. Das Messsignal m wird in den Rück- setz-Eingang (Reset-Eingang) 5b des Zykluszählers 5 eingegeben und setzt diesen somit jeweils zurück.
Somit wird die zu untersuchende SSO-Frequenz f_sso - bei dieser Ausführungsform nach entsprechender Aufbereitung in der Taktaufbereitungseinrichtung 3 - in dem Zykluszähler 5 über einen festen Mess-Zeitraum T_m aufgezählt, der durch das hier extern eingegebene Messsignal m mit der Mess-Frequenz f_m bestimmt wird, das den Zykluszähler 5 jeweils zurücksetzt. Die Mess-Frequenz f_m von z. B. 50 kHz ist hierbei höher, als die Modulationsfrequenz f_mod von 10 kHz, so dass während einer Modulation mehrere Messzyklen bzw. Zykluszählwerte des Zykluszählers 5 ausgelesen werden. Die Zykluszählwerte sind hierbei die Endzählwerte, bevor der Zykluszähler 5 zurückgesetzt wird. Falls tatsächlich eine Modulation vorliegt, d. h. fjmod ≠ 0 ist, liefert der Zykluszähler 5 unterschiedliche Zykluszählwerte als Signal z aus, je nachdem, an welcher Stelle der Oszillator-Modulationskurve in der Zeit-Domaine gesehen, die Zählperiode liegt. Falls keine Modulation vorliegt, sollten diese Werte in den verschiedenen Auslesezyklen bzw. Reset-Zyklen jeweils gleich sein.
Der Zykluszähler 5 gibt seine Zählerstände jedes Mess-Zeitraums T_m als Signal z (Zykluszählwert z) an einen oberen Zwischenspeicher 6 und einen unteren Zwischenspeicher 7. Der obere Zwischenspeicher 6 enthält einen Maximal-Zwischen- Puffer 6a zur Speicherung eines Maximalwertes sowie einen nachgeordneten Ergebnis-Puffer 6b; entsprechend enthält der untere Zwischenspeicher 7 einen Mini- mal-Zwischen-Puffer 7a zur Speicherung eines Minimalwertes und einen Ergebnis- Puffer 7b. Der Maximal- Zwischen-Puffer 6a ist mit dem Wert 0x0000, der Minimal- Zwischen-Puffer 7a mit dem Wert OxFFFF vorinitialisiert. In jedem Mess-Zeitraum T_m werden diese Zwischen-Puffer 6a, 7a mit dem neuen Zykluszählwert z überschrieben, sofern dieser kleiner ist als der augenblickliche Wert im Minimal- Zwischen-Puffer 7a oder größer ist als der augenblickliche Wert im Maximal- Zwischen-Puffer 6a. Die Zwischen-Puffer 6a, 7a werden ebenfalls durch die Taktfrequenz f_sso getaktet.
Nach Ablauf einer zweckmäßigen Anzahl, z. B. 256, von Zählperioden werden die Werte der Zwischen-Puffer 6a, 7a jeweils in dem nachfolgenden Ergebnis-Puffer 6b, 7b gesichert, was als solches als doubble buffering bekannt ist. Hierdurch wird sichergestellt, dass sich die Zwischen-Puffer 6a, 7a von Zählperiode zu Zählperiode verändern können, die Ergebnis-Puffer 6b, 7b aber erst aktualisiert werden, nachdem sich die Zwischen-Puffer 6a, 7a stabilisiert oder eingeschwungen bzw. ihre minimalen bzw. maximalen Zählerstände erreicht haben. Bei der Ausgabe des Ergebnisses werden nur die Ergebnis-Puffer 6b, 7b berücksichtigt, so dass sich eine stabile Anzeige ergibt. Es wird somit ein Bewertungszeitraum aus hinreichend vielen Mess-Zeiträumen gebildet. Eine Auswerteeinrichtung 8 ist als Logik-Einheit ausgebildet; sie greift auf die Ergebnis-Puffer 6b, 7b zurück und gibt ein Ergebnis in einen Ausgangs- Speicher, z. B. einem Ausgangs-Flip-Flop 9, das nachfolgend das Ausgangssignal S2 als Status- Ausgangssignal ausgibt. Auch das Ausgangs -Flip-Flop 9 und die Auswerteeinrichtung 8 werden durch die Taktfrequenz f_sso getaktet.
Weiterhin kann gemäß Fig. 3a ein Mess-Anzahl-Zähler 13 vorgesehen sein, der die Anzahl der Mess-Zeiträume T_m, d.h. der Zählerperioden), zählt und somit zur Fest- legung des Bewertungszeitraums dient. Nach einer zweckmäßigen Anzahl an Mess- Zeiträumen T_m, z.B. 256, haben sich die Zwischen-Puffer 6, 7 stabilisiert bzw. eingeschwungen und korrelieren mit der minimalen bzw. maximalen Frequenz des SSO 1 , so dass die Differenz der gepufferten Min- und Max-Werte Zmin und Zmax des Zykluszählers 5 mit dem Spread des SSO 1 korrelieren.
Weiterhin korreliert bei einem SSO 1 mit mittiger Modulation, d.h. Center Spread Modulation, der Mittelwert [(Zmin + Zmax)/ 2] mit der Mittenfrequenz fjnin, die somit die Nominalfrequenz darstellt. Bei einer Downspread-Modulation entspricht Zmin der Nominalfrequenz, bei einer Upspread-Modulation entspricht der Maximalwert Zmax der Nominalfrequenz. Der Mess-Anzahl-Zähler 13 dient dafür, die ersten z.B. 16 Zykluszählwerte zu ignorieren, um Einschwingvorgänge des Messsignals m zu vermeiden. Weiterhin dient der Mess-Anzahl-Zähler 13 dafür, die Zeit/ Messproben festzulegen, innerhalb derer sich die Zwischen-Puffer 6a, 7a auf Ihre Max-/Min- Werte Zmin, Zmax stabilisieren.
Weiterhin ist vorteilhafterweise ein Watchdog-Zähler (Überwachungszähler) 1 1 vorgesehen, der ebenfalls die Anzahl der SSO-Taktzyklen zählt und mit der Signal- Flanke des Messsignals m wieder zurückgesetzt wird. Der Watchdog-Zähler 1 1 zählt, im Falle eines fehlenden Messsignals m, im Gegensatz zu dem Zykluszähler 5 lediglich bis zu seinem Höchstwert und bleibt dann bei seinem max. Zählerwert stehen. So kann leicht festgestellt werden, ob ein erwartungsgemäßes Messsignal vorhanden ist. Gleichfalls kann der Wert dieses Watchdog-Zählers 1 1 bzgl. eines gültigen Wertebreiches überprüft werden. Hierbei wird vorzugsweise eine zweckmäßige Hysterese angewandt, die eine Toleranz des Messsignal m berücksichtigt. Alternativ zu den oben genannten Zahlenwerten kann z. B. auch eine Mittenfrequenz f_mid = 55 MHz mit +1-2% Spread, eine Mess-Frequenz von fm = 100 kHz und eine Modulationsfrequenz f_mod von z. B. 20 kHz vorgesehen sein, wodurch Zählerstände von etwa 500 erreicht werden.
Figur 4 zeigt eine Prüfanordnung 12, in der ein eigenständiges Prüfmittel 14 ausgebildet ist, mit dem eine elektronische Vorrichtung 16, die einen hier angedeuteten SSO 17 aufweist, von extern untersucht werden kann. Die elektronische Vorrichtung 16 kann z. B. als Schaltung mit einem Schaltungsträger 20, z. B. einer PCB bzw. Leiterplatte, dem SSO 17 und entsprechenden weiteren Bauelementen ausgebildet sein. Es werden - in an sich bekannter Weise - über Kontaktiermittel 18, 19, z. B. Nadeladapter 18, 19, Kontaktierungen ausgebildet zum Abgriff der Signale aus der Vorrichtung 16 und die Signale somit von dem Prüfmittel 14 ausgelesen. Das selbständige Prüfmittel 17 weist z. B. einen Leistungsanschluss 14a, einen Eingang 14b für ein externes Messsignal m2, einen Masseanschluss 14c und einen Datenausgang 14d zur nachfolgenden Auswertung über eine Standardprüftechnik 22, z. B. eine weitere Recheneinheit 22, auf. Das Prüfmittel 14 weist hierbei ein FPGA 24 oder auch eine andere programmierbare Schalteinrichtung, z. B. ein ASIC 24, sowie weiterhin einen internen Taktgeber 25, insbesondere Oszillator 25, zur Ausgabe ei- nes internen Messsignals m1 auf, wobei das FPGA 24 wahlweise über ein externes Umschaltsignal (Steuersignal) S4, das eine Schalteinrichtung 54 umschaltet, zwischen diesem internen Messsignal m1 und dem externen Messsignal m2 umgeschaltet werden kann. Als interner Taktgeber 25 kann z. B. eine bereits im System vorhanden zweiter Taktquelle mit fixer Frequenz dienen, z. B. von einem zweiten Oszillator, gegebenenfalls mit Frequenzteilung mit einer PLL, die z. B. in dem FPGA 24 bereits vorhanden ist.
Somit kann mit dem selbständigen Prüfmittel 14, das z. B. als Prüfgerät mit Gehäuse ausgebildet sein kann, die elektronische Vorrichtung 16 z. B. bei der Endprüfung bzw. Abnahme in der Fertigung, untersucht werden. Als Ausgangssignal S2 kann aus dem Ausgang 14d z. B. ein Oszillator-Status-Ausgangssignal oder auch ein PWM-kodiertes Spread-Signal ausgegeben werden.
Das Umschalten zwischen dem externen Messsignal m2 und dem internen Mess- signal m1 kann hier bei der zusätzlichen Überprüfung des internen Messsignals m1 dienen, oder auch der wahlweisen Verwendung, wenn kein externes Messsignal m2 zur Verfügung steht.
Figur 5 zeigt die Integration des erfindungsgemäßen Verfahrens in einer elektroni- sehen Vorrichtung 26, die einen Schaltungsträger 27, z. B. ein PCB bzw. eine Leiterplatte und auf dem Schaltungsträger 27 montiert einen MikroController 28, einen Oszillator 30 mit einem festen Takt zur Ausgabe eines internen Messsignals m1 , ein FPGA 32 oder anderes entsprechendes Bauelement und den SSO 34 aufweist, wobei die Bauelemente 28, 30, 32, 34 entsprechend als integrierte Schaltungen aus- gebildet sind. Das FPGA 32 kann hierbei entsprechend dem FPGA 10 von Figur 3 aufgebaut sein. Auf dem Schaltungsträger 27 sind weiterhin Kontaktflächen 36, 37, 38 zum Abgriff durch ein externes Prüfgerät 40 vorgesehen, an das eine Auswerteeinrichtung 42 für eine Standardprüftechnik angeschlossen ist. Die Kontaktfläche 37 dient der Zuführung des Messsignals m von der Prüfeinrichtung 40 und die Kontakt- fläche 38 zur Eingabe eines Initialisierungssignals in von der Prüfeinrichtung 40 zur Initialisierung der Messung. An der Kontaktfläche 36 kann z. B. das Ausgangssignal des FPGA 32 als Status-Output, z. B. als Binär-Signal oder PWM-Signal, ausgeben werden.
Fig. 6 zeigt eine elektronische Vorrichtung 44, die sich von der Vorrichtung 26 aus Figur 5 bei ansonsten gleicher oder entsprechender Funktionalität darin unterscheidet, dass das Prüfgerät bzw. die Prüfeinrichtung 40 und die Auswerteeinrichtung 42 aus Figur 5 bereits im FPGA 132 mit integriert sind, so dass die Aktivierung und Auswertung der Messung direkt online beim Nutzer, d. h. später im Feld für eine je- derzeitige Funktionsüberprüfung, durchgeführt werden kann. Hierbei kann in Figur 6 ein Ausgangssignal S6 von dem Mikrocontroller 28 nach außen ausgegeben werden, z. B. über einen Daten-Bus 29; bei Anwendung in einem Fahrzeug z. B. den fahrzeuginterne CAN-Bus 29. Das FPGA 132 gibt somit das Ausgangssignal S2, z. B. als Oszillator-Statussignal an den Mikrocontroller 28, der das entsprechende Ausgangssignal S6 nach außen gibt. Weiterhin kann das FPGA 132 einen binären Status-Ausgang 31 aufweisen, um direkt eine extern anzuschließende Anzeigeeinrichtung, insbesondere eine Signal-Lampe 46, zur direkten Anzeige einer Funktionsüberprüfung ansteuern, z. B. mit Lampenansteuerung bei ordnungsgemäßem Zustand. Somit kann durch die Signal-Lampe 46 eine direkte Anzeige der Funkti- onsfähigkeit und/oder durch das Ausgangssignal S6 auch eine Fehlermeldung über ein bereits vorhandenes User-Interface erfolgen.
In Figur 5 und 6 kann das Messsignal m nicht nur als Reset-Signal für das FPGA 32 bzw. 132, sondern wie gezeigt auch als Taktsignal für den Mikrocontroller 28 und ggf. weitere Bauelemente genutzt werden.
Figur 7 zeigt eine Realisierung in einer erfindungsgemäßen Test- und Auswerteschaltung 52, die auf einem Halbleiter-Bauelement integriert ist. Weiterhin kann ein interner Oszillator 53 integriert sein, wobei eine Schalteinrichtung 54 zwischen ei- nem von dem Oszillator 53 ausgegebenen internen Messsignal m1 und einem ggf. anzulegenden externen Messsignal m2 umschaltet. Das zu prüfende SSO-Signal mit der Frequenz f_sso wird in einen Eingang 50a eingegeben, das externe Messsignal in einen Eingang 50b; weiterhin kann das Umschaltsignal S4 zum Umschalten zwischen dem internen Messsignal m1 und dem externen Messsignal m2 über einen Eingang 50c eingegeben werden; weiterhin sind ein Eingang 5Od für die
Spannungsversorgung, ein Masseanschluss 5Oe und ein Ausgangsanschluss 5Of zur Ausgabe eines Oszillator-Status-Ausgangssignals S2 vorgesehen. Die Funktionalität der integrierten Schaltung 50 entspricht somit im Wesentlichen derjenigen des eigenständigen Prüfmittels 14 aus Figur 4.
Figur 8 zeigt die erfindungsgemäße Test- und Auswerteschaltung 52 zusammen mit dem SSO 1 in einem Halbleiter-Bauelement 60 integriert, d. h. als gemeinsame integrierte Schaltung 60. Somit ist gegenüber Figur 7 in der integrierten Schaltung ergänzend der SSO 1 vorgesehen. Hierbei kann z. B. lediglich das vom Oszillator 53 erzeugte interne Messsignal m1 verwendet werden. Die integrierte Schaltung 60 weist somit einen Eingangsanschluss 6Od zur Spannungsversorgung (Power), einen Enable-Eingang 60a, einen Taktausgang 60b, einen Masseanschluss 60c sowie einen Oszillator-Status-Ausgang 6Oe zur Ausgabe des Status-Ausgangsignals S2 auf. Somit wird die Erfindung hier als Zusatzmodul in einem Oszillator-IC 60 ausge- bildet.
Figur 9 zeigt eine weitere Ausführungsform, bei der die erfindungsgemäße Vorrichtung als peripheres Modul in einem Mikrocontroller 90 integriert ist. Hierbei sind an den internen Daten-Bus 91 des Controllers 90 zunächst einige übliche Einrichtun- gen angeschlossen, insbesondere ein EEPROM 92, ein Timer/Counter bzw. Zähler 93, eine ALU (arithmetic logic unit) 94, ein SRAM 95, ein Programmzähler 96, ein Flash-Programmspeicher 97, ein Befehlsregister (Instruction Register) 98, ein Befehlsdecoder 99 zur Ausgabe von Steuersignalen S10, eine Eingabe- Ausgabeeinrichtung (IO) 100, eine Interrupt-Einheit 101 , einen Analog-Komparator 102, ein Steuerregister 103, ein Statusregister 104 sowie ein universelles serielles Interface 105, ein general purpose register 11 1 sowie ggf. weitere übliche Einrichtungen eines MikroControllers. Erfindungsgemäß ist hierbei ergänzend ein SSO- Überprüfungsmodul 1 10 vorgesehen, das funktionell im Wesentlichen dem IC 50 aus Figur 7 entspricht; wahlweise kann hier der interne Oszillator 53 vorgesehen sein, oder auch ein anderes im Mikrocontroller vorhandenes Taktsignal aufgenommen werden. Das zu untersuchende SSO- Taktsignal kann zum einen über einen internen SSO des Mikrocontroller 90 oder von einem externen SSO über einen Takteingangsanschluss 120 eingegeben werden.
Figur 10 zeigt hierbei eine Implementierung zur Überwachung des Messsignals m mit einem "Watchdog"-ähnlichen Zähler, der die Anzahl der SSO- Zyklen zyklisch von A oder C an zählt und bei seinem maximalen Zählerwert stoppt, falls er bei A oder C nicht gleich wieder zurückgesetzt wird. Der Zeitraum von A bis C bildet somit den Messzeitraum T_m.
Die Zählerbreite in [bit] kann zum Beispiel ausgelegt werden als log{[spread*(f_m-f_mod)+2*f_mid*f_R]/[2*(f_m)2]}/log(2)
Zum Zeitpunkt A oder C wird der Watchdog-Zähler zyklisch zurückgesetzt. Falls Messsignal m fehlt, läuft der Watchdog-Zähler über. Dies wird erkannt und als Fehler weiterverarbeitet und im Ergebnis oder der Ergebnisausgabe berücksichtigt. Zum Zeitpunkt A oder C wird der Watchdog-Zählerstand bzgl. eines Gültigkeitsbereiches inklusive Hysterese geprüft.
Figur 1 1 zeigt in einem Diagramm die Zählerdifferenz Diff als Funktion des Frequenzverhältnisses R, das sich als Verhältnis der Mess-Frequenz f_m zu der Modulationsfrequenz f_mod ergibt, für drei Oszillatoren mit unterschiedlichem Spread, nämlich gemäß Kurve d1 mit 2% Spread, d2 mit 1% Spread und d3 = 0,5% Spread. Die Kurven flachen somit für größere Werte von R ab, so dass ein kleiner Wert von R, am besten zwischen 2 und 7, gewählt werden sollte. Vorzugsweise ist die Mess- Frequenz f_m eine nicht-ganzzahlig Vielfache von f-mod, um hierdurch zu errei- chen, dass die Mess-Zeiträume T_m jeweils unterschiedliche Bereiche der Modulationszeiträume erfassen, d.h. die Anfangs- und Endzeitpunkte der Mess-Zeiträume T_m nicht immer in den gleichen Phasenwerte der Modulationszeiträume liegen.

Claims

Ansprüche
1. Vorrichtung zur Überprüfung eines frequenzmodulierten Taktgebers (1 ), wobei die Vorrichtung aufweist: eine Zykluszähleinrichtung (5, 24) zur Zählung von Taktzyklen eines Taktsignals (f_SSO) des Taktgebers (1 , 17, 34) in mehreren aufeinander folgenden Mess- Zeiträumen (T_m) und zur Ausgabe von Zykluszählwerten (z), und eine Vergleichseinrichtung (6, 7, 8) zur Aufnahme und zum Vergleich der Zykluszählwerte (z) und Ausgabe mindestens eines Ausgangssignals (S2, S6) in Abhängigkeit des Vergleichs.
2. Vorrichtung nach Anspruch 1 , dadurch gekennzeichnet, dass die Vergleichs- einrichtung die ermittelten Zykluszählwerte (z) miteinander vergleicht und das
Ausgangssignal (S2, S6) zur Bewertung der Frequenzmodulation in Abhängigkeit des relativen Vergleichs ausgibt.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das min- destens eine Ausgangssignal (S2, S6) Informationen über eine Modulationsfrequenz (fjnod), eine Nominalfrequenz (f_mid) und/oder eine relative Streuung (S) des Taktsignals (f_SSO) enthält.
4. Vorrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Vergleichseinrichtung aufweist: eine Speichereinrichtung (6, 7) zum Speichern von zumindest minimalen und maximalen Zykluszählwerten und eine Auswerteeinrichtung (8) zur Bildung einer Differenz zwischen den minimalen Zykluszählwerten und den maximalen Zykluszählwerten und Ausgabe des Ausgangssignals (S2, S6) in Abhängigkeit der ermittelten Differenz.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Speichereinrichtung (6, 7) einen oberen Zwischenspeicher (6) zur Speicherung maximaler Zykluszählwerte und einen unteren Zwischenspeicher (7) zur Speicherung mi- nimaler Zykluszählwerte aufweist, wobei der obere Zwischenspeicher (6) einen Maximal-Zwischen-Puffer (6a) und der untere Zwischenspeicher (7) einen Minimal-Zwischen-Puffer (7a) aufweist, wobei der Maximal-Zwischen-Puffer (6a) und der Minimal-Zwischen-Puffer (7a) nach jedem Mess-Zeitraum (T_m) aktualisiert werden, wobei der Minimal-Zwischen-Puffer (7a) überschrieben wird, wenn der aktuelle
Zykluszählwert (z) kleiner als der gespeicherte minimale Zykluszählwert ist und der Maximal-Zwischen-Puffer (6a) überschrieben wird, wenn der aktuelle Zykluszählwert (z) größer als der in ihm gespeicherte maximale Zykluszählwert ist.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass der untere Zwischenspeicher (7) und der obere Zwischenspeicher (6) jeweils einen Ergebnis- Puffer (6b, 7b) zur Aufnahme des in ihrem Zwischenpuffer (6a, 7a) gespeicherten Wertes nach einer vorgegebenen Anzahl von Zählperioden aufweisen.
7. Vorrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass sie einen Mess-Anzahl-Zähler (13) zum Zählen der Anzahl der Mess- Zeiträume (T_m) aufweist, wobei die Vergleichseinrichtung (6, 7, 8) einen Bewertungszeitraum aus mehreren, z. B. zweihundertvierzig, von dem Mess-Anzahl-Zähler (13) gezählten Mess-Zeiträumen (T_m) festlegt und die innerhalb des Bewertungszeitraums ermittelten maximalen Zykluszählwerte und minimalen Zykluszäh I werte zur Ermittlung des Ausgangssignals (S2, S6) heranzieht.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass der Bewertungs- Zeitraum bei Beginn einer Messung erst nach einer vorgegebenen Anzahl von von dem Mess-Anzahl-Zähler (13) gezählten Mess-Zeiträumen (T_m) beginnt und die Vergleichseinrichtung (6,7,8) die in den vorherigen Mess-Zeiträumen (T_m) ermittelten Zykluszählwerte für die Ermittlung des Ausgangssignals (S2, S6) ignoriert.
9. Vorrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der Mess-Zeitraum (T_m) durch ein Messsignal (m) definiert ist, das an einen Rücksetz-Eingang (5b) des Zykluszählers (5) angeschlossen ist und den Zykluszähler (5) nach einem Mess-Zeitraum (T_m) wieder zurücksetzt, wobei eine Mess-Frequenz (f_m) des Messsignals (m) größer als die Modulationsfre- quenz (f_mod) des modulierten Taktsignals (f_sso) ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Mess- Frequenz (f_m) mindestens zweimal so groß wie die Modulationsfrequenz (f_mod) ist, die kleiner ist als eine Nominalfrequenz (f_mid) des Taktgebers (1 ).
1 1. Vorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Mess-Frequenz (f_m) des Messsignals (m) eine nicht ganzzahlig Vielfache der Modulationsfrequenz (f_mod), z. B. zwischen dem zwei- und siebenfachen der Modulationsfrequenz (fjnod) ist.
12. Vorrichtung nach Anspruch 11 , dadurch gekennzeichnet, dass ein Überwachungszähler (1 1 ) vorgesehen ist, der die Anzahl der Taktzyklen zählt, durch das Messsignal (m), z. B. eine Flanke des Messsignals (m), zurückgesetzt wird und bei Fehlen eines Messsignals (m) nur bis zu seinem vorgegebenen maximalen Zählerwert zählt, wobei die Vergleichseinrichtung (6, 7, 8) das Ausgangssignal des Überwachungszählers (11 ) zur Überprüfung des Messsignals (m) aufnimmt.
13. Vorrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass sie als integrierter Schaltkreis, vorzugsweise programmierbarer integrierter Schaltkreis, z. B. FPGA oder ASIC, ausgebildet ist.
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der integrierte Schaltkreis einen Eingang für das zu überprüfende frequenzmodulierte Taktsignal (f_sso), einen Eingang (50b) für ein externes Messsignal (m2) zur Festlegung der Mess-Zeiträume (T_m) und einen Ausgang zur Ausgabe des Ausgangssignals (S2) aufweist.
15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass der integrierte Schaltkreis weiterhin einen internen Taktgeber (53) zur Ausgabe eines internen Messsignals (m1 ) und eine Schalteinrichtung (54) aufweist, die zwischen dem Eingang für das externe Messsignal (m2) und dem internen Taktgeber (53) umschaltet.
16. Vorrichtung nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass sie zusammen mit dem frequenzmodulierten Taktgeber (1 ) als integrierter Schaltkreis ausgebildet ist
17. Vorrichtung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass sie als peripheres Modul (1 10) in einem Mikrocontroller (90) ausgebildet ist.
18. Vorrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Überprüfung des frequenzmodulierten Taktgebers (1 ) durch ein aufgenommenes, externes Initialisierungssignal (in) gestartet wird.
19. Vorrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass als das mindestens eine Ausgangssignal (S2, S6) ein binäres Signal zur Statusanzeige und/oder ein Datensignal (S2, S6), z. B. PWM- oder digitales
Signal, ausgegeben wird.
20. Prüfeinrichtung (26, 44) zum Überprüfen eines frequenzmodulierten Taktgebers, die mindestens aufweist: einen Schaltungsträger (27), die als integrierter Schaltkreis ausgebildete Vorrichtung (2, 32, 132) nach einem der Ansprüche 13 bis 16, und einen internen Taktgeber (25), wobei die Vorrichtung (2) und der interne Taktgeber (25) auf dem Schaltungsträger (27) montiert sind.
21. Prüfeinrichtung nach Anspruch 20, dadurch gekennzeichnet, dass auf dem Schaltungsträger (27) weiterhin ein Mikrocontroller (28) vorgesehen ist, wobei das Ausgangssignal (S6) der Vorrichtung (2) über eine Datenleitung (29), z. B. Bus-Datenleitung, des Mikrocontrollers und/oder über einen binären Status- Ausgang (31 ) der Vorrichtung (132) ausgebbar ist.
22. Verfahren zum Überprüfen eines frequenzmodulierten Taktsignals (f_sso), vorzugsweise eines SSO-Signals, bei dem
Taktzyklen des frequenzmodulierten Taktsignals (f_sso) in aufeinander folgen- den Mess-Zeiträumen (T_m) gezählt werden, und die in den Mess-Zeiträumen (T_m) ermittelten Zykluszählwerte (z) verglichen werden.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass die ermittelten Zykluszählwerte (z) miteinander verglichen werden und das Taktsignal (f_sso) in
Abhängigkeit des relativen Vergleichs bewertet wird.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass eine Modulationsfrequenz (fjnod) und/oder eine Nominalfrequenz (f_mid) und/oder eine rela- tive Streuung (S) des Taktsignals (f_SSO) ermittelt und/oder bewertet wird.
25. Verfahren nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, dass die Mess-Zeiträume (T_m) durch die Mess-Frequenz (f_m) eines Messsignals (m) festgelegt werden, wobei das Messsignal (m) einen Zykluszähler (5) zu- rücksetzt, der die Taktzyklen des Taktsignals (f_sso) zählt.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass über eine vorgegebene Anzahl von Mess-Zeiträumen (T_m) ein minimaler Zykluszählerstand und ein maximaler Zykluszählerstand ermittelt werden und aus dem minimalen und maximalen Zykluszählerstand die Modulationsfrequenz (fjnod) und/oder die Nominalfrequenz (fjnid) und/oder die relative Streuung (S) des Taktsignals (f_SSO) ermittelt und/oder bewertet wird.
27. Verfahren nach einem der Ansprüche 22 bis 26, dadurch gekennzeichnet, dass weiterhin eine Überwachungszählung durchgeführt wird, bei der die Taktzyklen derartig gezählt werden, dass bei Ausbleiben des Messsignals (z) bis zu einem Höchstwert gezählt wird, und aus den Zählerständen der Überwachungszählung auf das ordnungsgemäße Vorliegen des Messsignals (m) geschlossen wird.
28. Verfahren nach einem der Ansprüche 22 bis 27, dadurch gekennzeichnet, dass eine Auswertung auf Grundlage einer relativen Streuung (S) der ermittelten maximalen Zählerstände und minimalen Zählerstände gegenüber einer Nominalfrequenz, insbesondere einer durch Mittelung ermittelten Mittenfrequenz (f_mid) in Beziehung gesetzt wird, wobei eine ermittelte relative Streuung mit einem Soll- wert verglichen und in Abhängigkeit des Vergleichs das Ausgabesignal (S2, S6) zur Anzeige des Zustandes ausgegeben wird.
EP09782155A 2008-10-15 2009-08-25 Vorrichtung und verfahren zur überprüfung eines frequenzmodulierten taktgebers Withdrawn EP2338066A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008042847A DE102008042847A1 (de) 2008-10-15 2008-10-15 Vorrichtung und Verfahren zur Überprüfung eines frequenzmodulierten Taktgebers
PCT/EP2009/060921 WO2010043439A1 (de) 2008-10-15 2009-08-25 Vorrichtung und verfahren zur überprüfung eines frequenzmodulierten taktgebers

Publications (1)

Publication Number Publication Date
EP2338066A1 true EP2338066A1 (de) 2011-06-29

Family

ID=41402502

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09782155A Withdrawn EP2338066A1 (de) 2008-10-15 2009-08-25 Vorrichtung und verfahren zur überprüfung eines frequenzmodulierten taktgebers

Country Status (5)

Country Link
US (1) US8564379B2 (de)
EP (1) EP2338066A1 (de)
JP (1) JP5579186B2 (de)
DE (1) DE102008042847A1 (de)
WO (1) WO2010043439A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156676A (ja) * 2011-01-25 2012-08-16 Hitachi Ltd 周波数判定回路および半導体装置
US8542069B2 (en) * 2011-09-23 2013-09-24 Infineon Technologies Ag Method for trimming an adjustable oscillator to match a CAN-bus and a CAN-bus communication controller
CN111289796B (zh) * 2020-03-20 2021-03-30 电子科技大学 一种高比例可再生能源电力系统次同步振荡的检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506545A (en) * 1993-11-09 1996-04-09 Gte Government Systems Corporation Electronic apparatus having low radio frequency interference from controlled excursion noise-modulated system clock signal
US5748670A (en) * 1995-05-25 1998-05-05 Zilog, Inc. Method of demodulating chirp spread spectrum
JP2003207544A (ja) * 2002-01-15 2003-07-25 Mitsubishi Electric Corp Ｉｃ内蔵発振回路のテスト装置
JP2003324350A (ja) 2002-05-02 2003-11-14 Ricoh Co Ltd 画像形成装置
JP4373267B2 (ja) * 2003-07-09 2009-11-25 株式会社ルネサステクノロジ スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置
JP4698136B2 (ja) * 2003-09-11 2011-06-08 富士通セミコンダクター株式会社 帯域分布検査装置、および帯域分布検査方法
DE102005013593A1 (de) 2005-03-24 2006-09-28 Robert Bosch Gmbh Verfahren zur Dämpfung einer Hochfrequenzabstrahlung eines getakteten Systems
JP4819400B2 (ja) * 2005-05-26 2011-11-24 株式会社リコー クロック生成回路のテスト回路
JP4726585B2 (ja) 2005-09-16 2011-07-20 株式会社リコー Ｅｍｉ低減動作テスト回路とｅｍｉ低減動作テスト方法および半導体装置と電子機器
WO2009057289A1 (ja) * 2007-11-02 2009-05-07 Panasonic Corporation スペクトラム拡散クロック発生装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010043439A1 *

Also Published As

Publication number Publication date
JP5579186B2 (ja) 2014-08-27
US8564379B2 (en) 2013-10-22
WO2010043439A1 (de) 2010-04-22
JP2012506033A (ja) 2012-03-08
US20110140740A1 (en) 2011-06-16
DE102008042847A1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
DE2946081A1 (de) Anordnung zur ueberwachung der funktion eines programmierbaren elektronischen schaltkreises
DE102018124351B4 (de) Echtzeit-steigungssteuerungsvorrichtung für einen spannungsregler und verfahren zum betreiben dieser vorrichtung
EP2526431B1 (de) Verfahren und vorrichtung zur überwachung eines frequenzsignals
DE102010000953A1 (de) System und Verfahren zum Testen einer Leistungsversorgung
EP1915631A1 (de) Verfahren und vorrichtung zur überprüfung eines ersten spannungswertes
DE4436372A1 (de) Schaltungsanordnung für ein elektronisches Kraftfahrzeug-Regelungssystem
DE102012206870A1 (de) Verfahren und Vorrichtung zum Erkennen einer Manipulation an einer elektrischen Leitung
EP2338066A1 (de) Vorrichtung und verfahren zur überprüfung eines frequenzmodulierten taktgebers
DE19808349C2 (de) Sensor für physikalische Parameter
DE102013226429A1 (de) Vorrichtung und Verfahren zur Überwachung eines Zeitgebers
DE3714325A1 (de) Datenschutzvorrichtung fuer einen computer einer brennkraftmaschinensteuerung
EP3622403A2 (de) Verfahren zur computergestützten, automatisierten überprüfung von anforderungen
DE3731097C2 (de) Schaltungsanordnung zur Überwachung einer von zwei Mikroprozessoren gesteuerten Einrichtung, insbesondere einer Kraftfahrzeug-Elektronik
DE3006599C2 (de) Schaltungsanordnung zur Erkennung einer Überschreitung einer vorgebbaren Abweichung der Frequenz eines Gebersignals von einer Sollfrequenz
DE102015210547A1 (de) Festperiodensignalüberwachungsschaltkreis und Verbrauchersteuerungssicherheitssignalerzeugungsschaltkreis
DE102007007339A1 (de) Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten
DE102019212970A1 (de) Verfahren und Anordnung zum Erfassen einer durch ein Bordnetz eines Kraftfahrzeugs hervorgerufenen elektromagnetischen Störung
EP2936119B1 (de) Optische messvorrichtung
DE102007030589A1 (de) Verfahren und Schaltung zur mehrkanaligen Fehlerbewertung von Mess- oder Prozessgrößen
DE3320587A1 (de) Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen
DE102021106588B4 (de) Überwachungsvorrichtung für einen Prozessortakt mit Unterdrückung von Falschbewertungen aufgrund von Aliasing-Effekten
DE3404019C2 (de)
DE2903383B1 (de) Testgeraet fuer addressierbare digitale Schaltungen
DE10344004A1 (de) Verfahren und Vorrichtung zur Erzeugung einer internen Zeitbasis für eine Diagnosefunktion für einen Endstufenbaustein
DE102008042894A1 (de) Verfahren und Vorrichtung zum Testen eines Rechnerkerns in einer mindestens zwei Rechnerkerne aufweisenden Recheneinheit

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110516

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160301