JP4726585B2 - Emi低減動作テスト回路とemi低減動作テスト方法および半導体装置と電子機器 - Google Patents
Emi低減動作テスト回路とemi低減動作テスト方法および半導体装置と電子機器 Download PDFInfo
- Publication number
- JP4726585B2 JP4726585B2 JP2005269917A JP2005269917A JP4726585B2 JP 4726585 B2 JP4726585 B2 JP 4726585B2 JP 2005269917 A JP2005269917 A JP 2005269917A JP 2005269917 A JP2005269917 A JP 2005269917A JP 4726585 B2 JP4726585 B2 JP 4726585B2
- Authority
- JP
- Japan
- Prior art keywords
- emi reduction
- counter
- modulation
- emi
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Claims (25)
- 半導体集積回路内に、
該半導体集積回路のクロック周波数を変調してEMI低減するEMI低減手段と、
該EMI低減手段の出力クロックで予め定められた期間カウントアップする第1のカウンタ手段と、
該第1のカウンタ手段による上記EMI低減手段の変調ON動作時における上記期間でのカウント値を記憶する第1の記憶手段と、
上記第1のカウンタ手段による上記EMI低減手段の変調OFF動作時における上記期間でのカウント値を記憶する第2の記憶手段と、
該第2の記憶手段で記憶したカウント値と上記第1の記憶手段で記憶したカウント値を比較して一致もしくは不一致のいずれかを示す信号を出力する第1の比較手段と
を設けてなることを特徴とするEMI低減動作テスト回路。 - 半導体集積回路内に、
該半導体集積回路のクロック周波数を変調してEMI低減するEMI低減手段と、
該EMI低減手段の出力クロックでカウントアップする第1のカウンタ手段と、
該第1のカウンタ手段によるカウント動作を所定期間に制限する第1の制御手段と、
上記第1のカウンタ手段による上記EMI低減手段の変調ON動作時における上記所定期間でのカウント値を記憶する第1の記憶手段と、
上記第1のカウンタ手段による上記EMI低減手段の変調OFF動作時における上記所定期間でのカウント値を記憶する第2の記憶手段と、
該第2の記憶手段で記憶したカウント値と上記第1の記憶手段で記憶したカウント値を比較して一致もしくは不一致のいずれかを示す信号を出力する第1の比較手段と
を設けてなることを特徴とするEMI低減動作テスト回路。 - 請求項2に記載のEMI低減動作テスト回路であって、
上記第1の制御手段は、
上記EMI低減手段への入力クロックでカウントアップする第2のカウンタ手段と、
上記EMI低減手段の変調ON動作開始時および変調OFF動作開始時に上記第1のカウンタ手段と上記第2のカウンタ手段のカウント動作を再起動するリセット手段と、
上記第2のカウンタ手段のカウント値に対して予め定められた閾値を記憶する第3の記憶手段と、
上記第2のカウンタ手段のカウント値が上記第3の記憶手段で記憶した閾値になれば上記所定期間に達したとして上記第1のカウンタ手段のカウント動作を停止する第2の比較手段と
を有することを特徴とするEMI低減動作テスト回路。 - 請求項3に記載のEMI低減動作テスト回路であって、
上記第3の記憶手段で記憶する閾値は、テスト時に内部レジスタで設定される、もしくは、外部端子を介して外部入力されることを特徴とするEMI低減動作テスト回路。 - 請求項3もしくは請求項4のいずれかに記載のEMI低減動作テスト回路であって、
上記EMI低減手段の変調ON動作開始時および変調OFF動作開始時に上記第1のカウンタ手段を起動して上記所定期間でのカウント動作を制御する第2の制御手段と、
該第2の制御手段もしくは上記第1の制御手段のいずれか一方を、上記第1のカウンタ手段のカウント動作制御用に選択するセレクタ手段と
を有することを特徴とするEMI低減動作テスト回路。 - 請求項5に記載のEMI低減動作テスト回路であって、
上記セレクト手段は、テスト時に内部レジスタで設定される、もしくは、外部端子を介して外部入力されるセレクト信号に従って、上記第2の制御手段もしくは上記第1の制御手段のいずれか一方を選択することを特徴とするEMI低減動作テスト回路。 - 請求項2に記載のEMI低減動作テスト回路であって、
上記第1の制御手段は、
上記EMI低減手段の変調ON動作開始および変調OFF動作開始を検出する手段と、
該手段で上記EMI低減手段の変調ON動作開始および変調OFF動作開始を検出すると上記第1のカウンタ手段を起動して予め定められた期間経過後に該第1のカウンタ手段のカウントアップ動作を停止する手段と
を有することを特徴とするEMI低減動作テスト回路。 - 請求項1から請求項7のいずれかに記載のEMI低減動作テスト回路であって、
上記EMI低減手段は、ダウンスプレッドによる周波数変調を行うことを特徴とするEMI低減動作テスト回路。 - 半導体集積回路内に、
該半導体集積回路のクロック周波数を50%デューティ比のセンタースプレッドで変調してEMI低減するEMI低減手段と、
該EMI低減手段の出力クロックでカウントアップする第1のカウンタ手段と、
該第1のカウンタ手段によるカウント動作を上記EMI低減手段の変調ON動作時の半周期分の期間もしくは一周期分の期間に制限する制御手段と、
上記EMI低減手段の変調ON動作時の半周期分の期間における上記第1のカウンタ手段のカウント値を記憶する第1の記憶手段と、
上記EMI低減手段の変調ON動作時の一周期分の期間における上記第1のカウンタ手段のカウント値を記憶する第2の記憶手段と、
該第2の記憶手段で記憶したカウント値の半分の値と上記第1の記憶手段で記憶したカウント値を比較して一致もしくは不一致のいずれかを示す信号を出力する比較手段と
を設けてなることを特徴とするEMI低減動作テスト回路。 - 半導体集積回路内に、
該半導体集積回路のクロック周波数を変調してEMI低減するEMI低減手段と、
該EMI低減手段の変調ON動作時における出力クロックでカウントアップする第1のカウンタ手段と、
上記半導体集積回路のクロック周波数を入力して上記EMI低減手段の変調OFF動作時におけるクロック周波数を出力するPLL手段と、
該PLL手段の出力クロックでカウントアップする第2のカウンタ手段と、
該第2のカウンタ手段のカウント動作と上記第1のカウンタ手段のカウント動作を所定期間に制限する制御手段と、
上記所定期間での上記第1のカウンタ手段のカウント結果と上記第2のカウンタ手段のカウント結果を比較して一致もしくは不一致のいずれかを示す信号を出力する比較手段と
を設けてなることを特徴とするEMI低減動作テスト回路。 - 半導体集積回路内に、
該半導体集積回路のクロック周波数を変調してEMI低減するEMI低減手段と、
該EMI低減手段の出力クロックでカウントアップするカウンタ手段と、
該カウンタ手段による上記EMI低減手段の変調ON動作時におけるカウント値が予め定められた値になるまでに要した時間を計測する第1の計測手段と、
該第1の計測手段の計測結果を記憶する第1の記憶手段と、
上記カウンタ手段による上記EMI低減手段の変調OFF動作時におけるカウント値が上記予め定められた値になるまでに要した時間を計測する第2の計測手段と、
該第2の計測手段の計測結果を記憶する第2の記憶手段と、
該第2の記憶手段で記憶した時間と上記第1の記憶手段で記憶した時間を比較して一致もしくは不一致のいずれかを示す信号を出力する比較手段と
を設けてなることを特徴とするEMI低減動作テスト回路。 - 請求項1から請求項11のいずれかに記載のEMI低減動作テスト回路であって、
上記半導体集積回路は、半導体チップからなることを特徴とするEMI低減動作テスト回路。 - 請求項1から請求項12のいずれかに記載のEMI低減動作テスト回路を設けたことを特徴とする半導体装置。
- 請求項13に記載の半導体装置を設けたことを特徴とする電子機器。
- 半導体集積回路内に、EMI低減手段と、第1のカウンタ手段、第1の記憶手段、第2の記憶手段、第1の比較手段を設け、
上記EMI低減手段により、半導体集積回路のクロック周波数を変調してEMI低減し、
上記第1のカウンタ手段により、上記EMI低減手段の出力クロックで予め定められた期間カウントアップし、
上記第1の記憶手段により、上記第1のカウンタ手段による上記EMI低減手段の変調ON動作時における上記期間でのカウント値を記憶し、
上記第2の記憶手段により、上記第1のカウンタ手段による上記EMI低減手段の変調OFF動作時における上記期間でのカウント値を記憶し、
上記第1の比較手段により、上記第2の記憶手段で記憶したカウント値と上記第1の記憶手段で記憶したカウント値を比較して一致もしくは不一致のいずれかを示す信号を出力する
ことを特徴とするEMI低減動作テスト方法。 - 半導体集積回路内に、EMI低減手段と、第1のカウンタ手段、第1の制御手段、第1の記憶手段、第2の記憶手段、第1の比較手段を設け、
上記EMI低減手段により、半導体集積回路のクロック周波数を変調してEMI低減し、
上記第1のカウンタ手段により、該EMI低減手段の出力クロックでカウントアップし、
上記第1の制御手段により、上記第1のカウンタ手段によるカウント動作を所定期間に制限し、
上記第1の記憶手段により、上記第1のカウンタ手段による上記EMI低減手段の変調ON動作時における上記所定期間でのカウント値を記憶し、
上記第2の記憶手段により、上記第1のカウンタ手段による上記EMI低減手段の変調OFF動作時における上記所定期間でのカウント値を記憶し、
上記第1の比較手段により、上記第2の記憶手段で記憶したカウント値と上記第1の記憶手段で記憶したカウント値を比較して一致もしくは不一致のいずれかを示す信号を出力する
ことを特徴とするEMI低減動作テスト方法。 - 請求項16に記載のEMI低減動作テスト方法であって、
上記第1の制御手段は、第2のカウンタ手段と、リセット手段、第3の記憶手段、第2の比較手段とを有し、
上記第2のカウンタ手段により、上記EMI低減手段への入力クロックでカウントアップし、
上記リセット手段により、上記EMI低減手段の変調ON動作開始時および変調OFF動作開始時に上記第1のカウンタ手段と上記第2のカウンタ手段のカウント動作を再起動し、
上記第3の記憶手段により、上記第2のカウンタ手段のカウント値に対して予め定められた閾値を記憶し、
上記第2の比較手段により、上記第2のカウンタ手段のカウント値が上記第3の記憶手段で記憶した閾値になれば上記所定期間に達したとして上記第1のカウンタ手段のカウント動作を停止する
ことを特徴とするEMI低減動作テスト方法。 - 請求項17に記載のEMI低減動作テスト方法であって、
上記第3の記憶手段で記憶する閾値は、テスト時に内部レジスタで設定される、もしくは、外部端子を介して外部入力されることを特徴とするEMI低減動作テスト方法。 - 請求項17もしくは請求項18のいずれかに記載のEMI低減動作テスト方法であって、
半導体集積回路内に、第2の制御手段とセレクタ手段を設け、
上記第2の制御手段により、上記EMI低減手段の変調ON動作開始時および変調OFF動作開始時に上記第1のカウンタ手段を起動して上記所定期間でのカウント動作を制御し、
上記セレクタ手段により、該第2の制御手段もしくは上記第1の制御手段のいずれか一方を、上記第1のカウンタ手段のカウント動作制御用に選択する
ことを特徴とするEMI低減動作テスト方法。 - 請求項19に記載のEMI低減動作テスト方法であって、
上記セレクト手段は、テスト時に内部レジスタで設定される、もしくは、外部端子を介して外部入力されるセレクト信号に従って、上記第2の制御手段もしくは上記第1の制御手段のいずれか一方を選択することを特徴とするEMI低減動作テスト方法。 - 請求項16に記載のEMI低減動作テスト方法であって、
上記第1の制御手段は、検出手段と停止手段を有し、
上記検出手段により、上記EMI低減手段の変調ON動作開始および変調OFF動作開始を検出し、
上記検出手段で上記EMI低減手段の変調ON動作開始および変調OFF動作開始を検出すると、上記停止手段により、上記第1のカウンタ手段を起動して予め定められた期間経過後に該第1のカウンタ手段のカウントアップ動作を停止する
ことを特徴とするEMI低減動作テスト方法。 - 請求項15から請求項21のいずれかに記載のEMI低減動作テスト方法であって、
上記EMI低減手段は、ダウンスプレッドによる周波数変調を行うことを特徴とするEMI低減動作テスト方法。 - 半導体集積回路内に、EMI低減手段と、第1のカウンタ手段、制御手段、第1の記憶手段、第2の記憶手段、比較手段を設け、
上記EMI低減手段により、半導体集積回路のクロック周波数を50%デューティ比のセンタースプレッドで変調してEMI低減し、
上記第1のカウンタ手段により、上記EMI低減手段の出力クロックでカウントアップし、
上記制御手段により、上記第1のカウンタ手段によるカウント動作を上記EMI低減手段の変調ON動作時の半周期分の期間もしくは一周期分の期間に制限し、
上記第1の記憶手段により、上記EMI低減手段の変調ON動作時の半周期分の期間における上記第1のカウンタ手段のカウント値を記憶し、
上記第2の記憶手段により、上記EMI低減手段の変調ON動作時の一周期分の期間における上記第1のカウンタ手段のカウント値を記憶し、
上記比較手段により、上記第2の記憶手段で記憶したカウント値の半分の値と上記第1の記憶手段で記憶したカウント値を比較して一致もしくは不一致のいずれかを示す信号を出力する
ことを特徴とするEMI低減動作テスト方法。 - 半導体集積回路内に、EMI低減手段と、第1のカウンタ手段、PLL手段、第2のカウンタ手段、制御手段、比較手段を設け、
上記EMI低減手段により、半導体集積回路のクロック周波数を変調してEMI低減し、
上記第1のカウンタ手段により、上記EMI低減手段の変調ON動作時における出力クロックでカウントアップし、
上記PLL手段により、
上記半導体集積回路のクロック周波数を入力して上記EMI低減手段の変調OFF動作時におけるクロック周波数を出力し、
上記第2のカウンタ手段により、上記PLL手段の出力クロックでカウントアップし、
上記制御手段により、上記第2のカウンタ手段のカウント動作と上記第1のカウンタ手段のカウント動作を所定期間に制限し、
上記比較手段により、上記所定期間での上記第1のカウンタ手段のカウント結果と上記第2のカウンタ手段のカウント結果を比較して一致もしくは不一致のいずれかを示す信号を出力する
ことを特徴とするEMI低減動作テスト方法。 - 半導体集積回路内に、EMI低減手段と、カウンタ手段、第1の計測手段、第1の記憶手段、第2の計測手段、第2の記憶手段、比較手段を設け、
上記EMI低減手段により、該半導体集積回路のクロック周波数を変調してEMI低減し、
上記カウンタ手段により、上記EMI低減手段の出力クロックでカウントアップし、
上記第1の計測手段により、上記カウンタ手段による上記EMI低減手段の変調ON動作時におけるカウント値が予め定められた値になるまでに要した時間を計測し、
上記第1の記憶手段により、上記第1の計測手段の計測結果を記憶し、
上記第2の計測手段により、上記カウンタ手段による上記EMI低減手段の変調OFF動作時におけるカウント値が上記予め定められた値になるまでに要した時間を計測し、
上記第2の記憶手段により、上記第2の計測手段の計測結果を記憶し、
上記比較手段により、上記第2の記憶手段で記憶した時間と上記第1の記憶手段で記憶した時間を比較して一致もしくは不一致のいずれかを示す信号を出力する
ことを特徴とするEMI低減動作テスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269917A JP4726585B2 (ja) | 2005-09-16 | 2005-09-16 | Emi低減動作テスト回路とemi低減動作テスト方法および半導体装置と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269917A JP4726585B2 (ja) | 2005-09-16 | 2005-09-16 | Emi低減動作テスト回路とemi低減動作テスト方法および半導体装置と電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007078617A JP2007078617A (ja) | 2007-03-29 |
JP4726585B2 true JP4726585B2 (ja) | 2011-07-20 |
Family
ID=37939092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005269917A Expired - Fee Related JP4726585B2 (ja) | 2005-09-16 | 2005-09-16 | Emi低減動作テスト回路とemi低減動作テスト方法および半導体装置と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4726585B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108549292A (zh) * | 2018-05-17 | 2018-09-18 | 广东美的制冷设备有限公司 | 防脱扣控制盒的控制方法、装置及计算机可读存储介质 |
WO2019223812A1 (zh) * | 2018-05-24 | 2019-11-28 | 全球能源互联网研究院有限公司 | 电磁干扰监测装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008042847A1 (de) | 2008-10-15 | 2010-04-22 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Überprüfung eines frequenzmodulierten Taktgebers |
JP5381001B2 (ja) * | 2008-10-16 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路の試験方法 |
JP4816781B2 (ja) | 2009-09-14 | 2011-11-16 | ブラザー工業株式会社 | スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置 |
JP5560080B2 (ja) * | 2010-03-30 | 2014-07-23 | 京セラドキュメントソリューションズ株式会社 | 半導体装置 |
JP5278405B2 (ja) | 2010-10-29 | 2013-09-04 | ブラザー工業株式会社 | 画像読取装置 |
JP5728420B2 (ja) * | 2012-03-26 | 2015-06-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
CN115166479B (zh) * | 2022-06-29 | 2024-05-28 | 珠海视熙科技有限公司 | D类功放电路的仿真测试方法、装置及存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63187949A (ja) * | 1987-01-30 | 1988-08-03 | Fujitsu Ltd | 周波数変調回路の試験回路 |
JP3496622B2 (ja) * | 2000-04-14 | 2004-02-16 | 松下電器産業株式会社 | 半導体集積回路 |
JP2003324350A (ja) * | 2002-05-02 | 2003-11-14 | Ricoh Co Ltd | 画像形成装置 |
JP2004251854A (ja) * | 2003-02-21 | 2004-09-09 | Matsushita Electric Ind Co Ltd | Pll回路を有する半導体集積装置 |
JP4819400B2 (ja) * | 2005-05-26 | 2011-11-24 | 株式会社リコー | クロック生成回路のテスト回路 |
-
2005
- 2005-09-16 JP JP2005269917A patent/JP4726585B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108549292A (zh) * | 2018-05-17 | 2018-09-18 | 广东美的制冷设备有限公司 | 防脱扣控制盒的控制方法、装置及计算机可读存储介质 |
WO2019223812A1 (zh) * | 2018-05-24 | 2019-11-28 | 全球能源互联网研究院有限公司 | 电磁干扰监测装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007078617A (ja) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4726585B2 (ja) | Emi低減動作テスト回路とemi低減動作テスト方法および半導体装置と電子機器 | |
US7750618B1 (en) | System and method for testing a clock circuit | |
US7696771B2 (en) | Test apparatus and test method | |
JP2005249408A (ja) | 電源ノイズ測定装置 | |
JP5728420B2 (ja) | 半導体集積回路 | |
US6557117B1 (en) | Built-in self test for PLL module with on-chip loop filter | |
US7973550B2 (en) | Semiconductor device test apparatus including interface unit and method of testing semiconductor device using the same | |
US7292110B2 (en) | Self-test digital phase-locked loop and method thereof | |
EP1024367B1 (en) | Frequency measurement test circuit and semiconductor integrated circuit having the same | |
US7168020B2 (en) | Circuit and method for testing embedded phase-locked loop circuit | |
US6876185B2 (en) | PLL semiconductor device with testability, and method and apparatus for testing same | |
US6526536B1 (en) | Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation | |
JP5579186B2 (ja) | 周波数変調されるクロック発生器の検査装置および検査方法 | |
US7565582B2 (en) | Circuit for testing the AC timing of an external input/output terminal of a semiconductor integrated circuit | |
US6693845B2 (en) | Semiconductor device having PLL-circuit | |
US20080204063A1 (en) | Testable Intergrated Circuit | |
US20040236531A1 (en) | Method for adaptively testing integrated circuits based on parametric fabrication data | |
JP5210226B2 (ja) | 信号状態報知装置、変化回路機能判定装置、信号状態報知方法、及び変化回路機能判定方法 | |
US20240183901A1 (en) | Clock monitoring circuit | |
CN117783808A (zh) | 集成电路延迟故障检测装置及检测方法 | |
US7356067B2 (en) | Spread spectrum verification circuit | |
Park et al. | Inconsistent fail due to limited tester timing accuracy | |
KR100585112B1 (ko) | Pll 회로의 주파수 분주기, 이를 포함하는 pll 회로, 및 pll 회로의 주파수 분주기의 레지스터 검사 방법 | |
JP2001264394A (ja) | ディジタルノイズ発生回路とアナログセルの評価方法 | |
JP2006343345A (ja) | 半導体集積回路とそのジッタ測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4726585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |