DE2903383B1 - Testgeraet fuer addressierbare digitale Schaltungen - Google Patents

Description

• Die Sonde 19 weist eine Prüfspitze 25 auf, die mit einzelnen Schaltungspunkten, im vorliegenden Beispiel mit den einzelnen Anschlußfahnen 15 des Mikroprozessors tt in Kontakt gebracht werden kann. Die Sonde 19 weist ferner eine Anzeigevorrichtung 27 auf, die zur Anzeige des logischen Zustandes des jeweils gewählten Schaltungspunktes bei der ebenfalls von der Bedienungsperson gewählten Adresse dient. Die Funktion der Anzeigevorrichtung 27 wird weiter unten näher beschrieben.
• In F i g. 2 ist schematisch die Triggerschaltung 17 aus F i g. 1 dargestellt Die Triggerschaltung 17 weist eine Triggerlogik 171 auf, die einerseits über die Adressenleitungen 23 mit den Adressenleitungen des zu testenden Mikroprozessors 11 verbunden ist und der andererseits über Leitungen 175 eine Adresse aus einem Adressenregister 173 zugeführt wird. Im dargestellten Beispiel erfolgt die Adresseneingabe über die Leitungen 23 und 175 parallel. Genauso gut könnte jedoch eine serielle Eingabe erfolgen.
• Das Adressenregister 173 ist von der Bedienungsperson auf jede gewünschte Adresse fest einstellbar. Die Triggerlogik 171 ist eine einfache Vergleichsschaltung, die bei Gleichheit der Adressen auf den Leitungen 23 und 175 ein Triggersignal auf einer Leitung 177 abgibt Bei paralleler Eingabe der Adressen läßt sich die Triggerlogik 171 z. B. in bekannter Weise aus UND- und ODER-Gliedern zusammensetzen. Auf der Leitung 177 erscheint also immer dann ein Triggersignal, wenn die Adresse auf den Leitungen 23 mit der im Adressenregister 173 voreingestellten Adresse übereinstimmt Für Fälle, in denen das Triggersignal auf der Leitung 177 nicht unmittelbar genutzt werden soll, sondern erst nach einer bestimmten Verzögerungszeit, ist eine Verzögerungsschaltung 179 vorgesehen. Die Verzögerungsschaltung 179 ist derart einstellbar, daß das Triggersignal von der Leitung 177 entweder unverzögert auf die Triggerleitung 21 (Fig. 1) durchgelassen wird, oder aber eine Verzögerung erfährt, die z. B. einer bestimmten Anzahl von Taktperioden des Mikroprozessors 11 entsprechen kann.
• In F i g. 3 ist die in F i g. 1 mit 19 bezeichnete Sonde einschließlich der Anzeigevorrichtung 27 näher dargestellt. Das von der Tastenspitze 25 aufgenommene Signal gelangt zunächst in zwei Komparatoren 271 und 272. Der Komparator 271 gibt an seinem Ausgang ein Signal ab, wenn das Eingangssignal den Spannungspegel von 2 V überschreitet. Der Komparator 272 gibt an seinem Ausgang ein Signal ab, wenn sein Eingangssignal den Spannungspegel von 0,8 V überschreitet Die Spannungspegel von 2 V und 0,8 V entsprechen einem Signalpegel von mehr als 2 V für eine binäre Eins und einem Signalpegel von weniger als 0,8 V für eine binäre Null. Geben die Komparatoren 271 und 272 an ihren Ausgängen ein 1-Signal ab, so bedeutet dies, daß an der Tastspitze 25 eine binäre Eins anliegt Gibt keiner der beiden Komparatoren ein Signal ab, so bedeutet dies, daß an der Tastspitze eine binäre Null anliegt. Gibt nur der Komparator 272 ein 1-Signal ab, ohne daß gleichzeitig der Komparator 271 ein 1-Signal abgibt, so bedeutet dies, daß das an einer Tastspitze 25 anliegende Signal ungültig ist. Die Ausgangssignale der Komparatoren 271 und 272 werden über D-Flipflops 273 bzw. 274 Anzeigelampen (z. B. Leuchtdioden) 275 bzw. 276 zugeführt Die Takteingänge der D-Flipflops 273 und 274 sind mit der Triggerleitung 21 (Fig. 1) verbunden.
• Das bedeutet, daß bei Erscheinen eines Triggersignals auf der Triggerleitung 21 die am Eingang der D-Flipflops 273 und 274 anliegenden Signale auf die Anzeigelampen 275 bzw. 276 durchgeschaltet werden.
• Da die Ausgangssignale an den Q-Ausgängen der D-Flipflops 273 und 274 so lange erhalten bleiben, bis ein neuer Triggerimpuls an den Takteingängen erscheint, zeigen die Anzeigelampen 275 und 276 die im Zeitpunkt eines Triggerimpulses von den Komparatoren 271 bzw. 272 abgegebenen Signale bis zum nächstfolgenden Triggerimpuls unverändert an. Dadurch ergibt sich eine quasi-stationäre Anzeige des binären Zustandes eines abgetasteten Schaltungspunktes bei einer bestimmten Adresse. Das Aufleuchten beider Anzeigelampen 275 und 276 bedeutet dabei eine binäre Eins, das Dunkelbleiben beider Anzeigelampen eine binäre Null und das Aufleuchten der Anzeigelampe 276 allein ein ungültiges Signal. Wird die Adresse im Adressenregister 173 (F i g. 2) verändert, oder wird die Tastspitze 25 (Fig.1) in Kontakt mit einem anderen Schaltungspunkt gebracht, so ändert sich die Anzeige beim nächstfolgenden Triggerimpuls. Anstelle zweier Anzeigen 275 und 276 könnte auch eine Anzeige mit drei Helligkeitsstufen verwendet werden: dunkel=0 hell = 1, mittel = undefinierter Pegel.
• Ist an der Verzögerungsschaltung 179 (F i g. 2) eine endliche Verzögerung eingestellt worden, so erscheint der Triggerimpuls am Takteingang der D-Flipflops 273 und 274 gegenüber dem Auftreten der im Adressenregister 173 eingestellten Adresse um eine bestimmte Anzahl von Taktzyklen verzögert Somit werden von den Tastspitzen 25 Signale erfaßt, die um die voreingestellte Verzögerung später auftreten als die eingestellte Adresse. Im taktgebundenen Betrieb lassen sich somit aufeinanderfolgende Signalzustände an einem Schaltungspunkt ermitteln, indem man die Verzögerung schrittweise um jeweils eine Taktperiode verlängert.

Claims (3)

1. Patentansprüche: 1. Testgerät für adressierbare digitale Schaltungen, insbesondere Mikroprozessoren, zur Fehlererkennung in den logischen Zuständen in der Schaltung unter betriebsmäßigen Bedingungen mit einer Triggerschaltung mit einem Adresseneingang zum Verbinden mit Adressenleitungen der digitalen Schaltung und mit einem Ausgang zur Abgabe eines Triggersignals jedesmal bei Auftreten einer bestimmten, in der Triggerschaltung voreinstellbaren Adresse in den Adressenleitungen, g e k e n n -zeichnet durch eine mit dem Ausgang der Triggerschaltung verbundene Sonde (19) mit einem Kontaktstück (25) zum elektrischen Verbinden mit einem zu untersuchenden Punkt der digitalen Schaltung und mit einer Anzeigevorrichtung (27) zur Anzeige des logischen Zustandes des untersuchten Schaltungspunktes jedesmal dann, wenn ein Triggersignal auftritt.
2. 2. Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Triggerschaltung (17) eine Verzögerungseinrichtung (179) enthält, derart, daß der Triggerimpuls um eine vorgebbare Verzögerungszeit nach Auftreten der voreingestellten Adresse abgegeben wird.
3. 3. Testgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Anzeigevorrichtung (27) eine Leuchtanzeige für den binären Signalzustand des untersuchten Schaltungspunktes ist.

   Die vorliegende Erfindung betrifft ein Testgerät für adressierbare digitale Schaltungen gemäß dem Oberbegriff des Anspruchs 1.

   Mikroprozessoren finden gegenwärtig in allen Bereichen der Technik immer breitere Anwendung. Dadurch ist ein Bedarf an Hilfsmitteln für das Testen solcher Mikroprozessoren entstanden, damit bei Betriebsstörungen eine Lokalisierung von Fehlern möglich ist Herkömmliche Meßgeräte, z. B. Voltmeter, Oszilloskope usw. eignen sich nicht zum Testen von Mikroprozessorsystemen, da solche Systeme dynamisch sind und z. B.

   einzelne Spannungswerte an bestimmten Punkten des Systems wenig Aussagekraft haben. Zwar lassen sich Mikroprozessoren im allgemeinen im Einzelschrittbetrieb prüfen, d. h. es wird ihr Verhalten bei statischer Einzeladressierung untersucht Häufig ist es aber so, daß Fehler in Mikroprozessoren nur im dynamischen Betrieb bei höherer Arbeitsgeschwindigkeit auftreten, nicht jedoch bei statischer Einzelschrittprüfung.

   Testgeräte für digitale Schaltungen sind in verschiedenen Formen bereits bekanntgeworden. Dabei handelt es sich einerseits um Testgeräte, die auf ganz bestimmte Typen zu untersuchender Schaltungen abgestimmt sind.

   Sie sind daher nicht universell verwendbar. Andere bekannte Testgeräte sind zwar universeller verwendbar, sind jedoch sehr umfangreich und aufwendig aufgebaut und sind über mehrere Eingangskanäle mit der zu untersuchenden digitalen Schaltung verbunden (z.B.

   DE-AS 24 33 885). Auch läßt sich mit solchen Geräten nicht der logische Zustand einzelner Schaltungspunkte bei entsprechender Adressierung feststellen. Vielmehr kann sich die Bedienungsperson ein Gesamtbild über das Arbeiten der digitalen Schaltung verschaffen und daraus auf bestimmte Fehler schließen.

   Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein einfaches und unkompliziert zu handhabendes Testgerät für adressierbare digitale Schaltungen zu schaffen, mit welchem die logischen Zustände einzelner Schaltungspunkte im dynamischen Betrieb untersucht werden können. Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet.

   Mit einem solchen Testgerät können Mikroprozessoren unter normalen Betriebsbedingungen (auch im eingebauten Zustand) geprüft werden Es ist dazu lediglich erforderlich, zu wissen, bei welchen Adressen an welchen Schaltungspunkten welche digitalen Signale im Normalfall auftreten müssen Die Bedienungsperson kann an der Triggerschaltung die einzelnen Adressen einstellen und dann jeweils die einzelnen Schaltungspunkte durchprüfen und so feststellen, ob irgendwo ein Signal vom Normalfall abweicht Im letzteren Fall ist ein Fehler sofort lokalisiert. Läßt man durch entsprechende Programmierung des Mikroprozessorsystems die einzelnen Adressen periodisch wiederholt durchlaufen, so entsteht bei jedem Auftreten der eingestellten Adresse ein neues Triggersignal, so daß sich an der Sonde eine quasistationäre Anzeige ergibt.

   In bestimmten Fällen kann es zweckmäßig sein, daß der Signalzustand an einem bestimmten Schaltungspunkt nicht bei Auftreten einer bestimmten Adresse, sondern eine definierte Zeitdauer nach dem Auftreten dieser Adresse untersucht werden soll, z. B. wenn nacheinander die Bits eines seriellen Binärsignals abgefragt werden sollen. Ein derart ausgestaltetes Testgerät ist im Anspruch 2 gekennzeichnet.

   Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigt F i g. 1 ein erfindungsgemäßes Testgerät, welches an einen zu untersuchenden Mikroprozessor angeschlossen ist, F i g. 2 schematisch den Aufbau der Triggerschaltung gemäß F i g. 1 und F i g. 3 schematisch den Aufbau der Prüfsonde gemäß Fig. 1.

   In F i g. 1 ist mit 11 ein zu testender Mikroprozessor-Baustein bezeichnet, der Bestandteil einer nicht näher dargestellten Schaltung auf einer Leiterplatte 13 ist und mit dieser über eine Vielzahl von Anschlußfahnen 15 verbunden ist.

   Das Testgerät gemäß dem vorliegenden Ausführungsbeispiel der Erfindung besteht im wesentlichen aus einer Triggerschaltung 17 und einer Prüfsonde 19, die über eine Triggerleitung 21 miteinander verbunden sind.

   Die Triggerschaltung 17 weist Adresseneingangsleitungen 23 auf, die mit entsprechenden Adressenanschlüssen des Mikroprozessors 11 verbindbar sind. Wenn die Triggerschaltung 17 nicht nur aus passiven Bauelementen besteht, sondern eine Stromversorgung benötigt, wird zweckmäßigerweise eine der Leitungen 23 als Versorgungsleitung ausgebildet und mit der Anschlußfahne des Mikroprozessors 11 verbunden, an welcher dessen Versorgungsspannung liegt Die Funktionsweise der Triggerschaltung 17 wird weiter unten im einzelnen beschrieben.