DE3708506A1 - Verfahren zur fehlerlokalisierung in digitalen schaltungen mit busstruktur - Google Patents

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.

Bei einem bekannten Verfahren dieser Art (DE-PS 29 03 383) wer­ den die logischen Zustände an den Schaltungspunkten über eine Tastspitze einem Testgerät zugeführt. Zum Testen der Schaltung unter betriebsmäßigen Bedingungen werden über Triggersignale bestimmte zu überprüfende Adressen herausgefiltert.

Besondere Probleme treten bei der Fehlerortbestimmung nach der Pfadverfolgungsmethode mit einer Tastspitze bei bidirektionalen und gemultiplexen Signalleitungen (Bussen) auf. Bei dieser Leitungsgruppe ist eine Benennung der Eingangssignale, die zu dem gestörten Signal geführt haben, nicht eindeutig möglich. Besonders bei bidirektionalen Leitungen ist die Trennung zwi­ schen Ursache und Wirkung durch die nicht bekannte Datenfluß­ richtung unmöglich.

Bekannte Pfadverfolgungsmethoden ermitteln in der Regel den Zeitpunkt der Störung. Hierzu kann dann der treibende Baustein ermittelt werden (Datenflußrichtung), und die Eingangssignale dieses Bausteines sind die möglichen Ursachen für die gestörte Leitung. Durch die Zulassung nur einer Datenflußrichtung inner­ halb eines Aufnahmebereiches kann zwar die Bestimmung der Ein­ gangssignalleitungen durchgeführt werden, jedoch ist hier keine Ausnutzung der bidirektionalen Leitungseigenschaften möglich. Die zweite Datenflußrichtung kann in einem anderen Zeitbereich ge­ testet werden, was z. B. einen Wechsel zwischen Aufnahmeberei­ chen mit den notwendigen Übergaben von Parametern etc. erfor­ dert.

Bei gemultiplexen Leitungen ist eine Überlagerung der Ein­ gangssignalleitungen vorhanden, was eine Erhöhung der Anzahl der zu testenden Leitungen zur Folge hat, weil keine Trennung zwischen den Eingangssignalen der beiden Funktionen vorgenommen werden kann.

Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren zur Fehlerlokalisierung in digitalen Schaltungen eine Fehler­ pfadverfolgung bei bidirektionalen und/oder gemultiplexen Leitungen auf einfache Weise zu ermöglichen.

Zur Lösung dieser Aufgabe werden bei einem Verfahren der ein­ gangs genannten Art die Merkmale des Kennzeichens des An­ spruchs 1 angewandt.

In vorteilhafter Weise wird für die Fehlerpfadverfolgung gemäß der Erfindung der physikalische Knoten in mehrere logische Knoten unterteilt, wobei für jede verwendete Funktion in einem Aufnahmezeitbereich ein logischer Knoten vorhanden ist. Zu die­ sem Knoten können die zugehörigen Eingangssignalleitungen be­ nannt werden. Der Datenstrom, der sich zusammensetzt aus den Datenströmen der einzelnen Funktionen, wird durch die Verwen­ dung von verschiedenen Taktsignalen für das verwendete Daten­ kompressionsverfahren in seine einzelnen, den Funktionen zuge­ hörigen Datenströme unterteilt. Jeder Datenstrom ist somit ei­ nem logischen Knoten zugeordnet, und durch die Taktauswahl wird jeweils ein Teildatenstrom betrachtet und beurteilt. Zur Rich­ tungsbestimmung ist der Zeitpunkt der Störung innerhalb des Teildatenstromes nun nicht mehr notwendig.

Die Erfindung wird anhand der Figuren erläutert, wobei

Fig. 1 ein Blockschaltbild einer beispielhaften zu testenden digitalen Schaltung mit einem Mikroprozessor,

Fig. 2 eine tabellarische Auflistung von logischen Knoten,

Fig. 3 ein Zeitdiagramm der in der Mikroprozessorumgebung auftretenden Funktionen und

Fig. 4 ein Beispiel für einen Fehlerbaum bei der Anwendung des Verfahrens auf das Ausführungsbeispiel darstellt.

Bei dem in der Fig. 1 dargestellten Ausführungsbeispiel einer zu testenden digitalen Schaltung mit einem Mikroprozessor µP sind die Verbindungen zwischen dem Mikroprozessor µP und weite­ ren Bauelementen als Busleitungen mit logischen Knotenbezeich­ nungen angegeben. Beim Bus 1 handelt es sich um eine gemulti­ plexte, bidirektionale Mikroprozessordaten-Adreßbusleitung, die über eine Schnittstelle DATA mit einer bidirektionalen Daten­ busleitung 2 und über eine Schnittstelle ADDR mit einer Adreß­ busleitung 3 verbunden ist. Vom Steuerbus 4 sind Steuerleitun­ gen SL 1 und SL 2 auf die Schnittstellen DATA und ADDR geführt. Die Busleitungen 2 und 3 sind auf einen Schreib-/Lesespeicher RAM geführt. Der Schreib-/Lesespeicher RAM ist weiterhin über eine Steuerbusleitung 4 und eine weitere Mikroprozessor-Steuer­ busleitung 5 mit dem Mikroprozessor µP verbunden. In der Daten- bzw. Adreßbusleitung 1 sowie den Busleitungen 2 und 3 sind die logischen Knotenbezeichnungen 1.1, 1.2, 1.3 bzw. 2.2, 2.3 und 3.4 angegeben, wobei die Ziffern nach dem Punkt folgende Bedeu­ tung haben: .1 bedeutet Adresse setzen, .2 bedeutet Daten schreiben, .3 bedeutet Daten lesen, und .4 kennzeichnet die Gruppe der nichtgemultiplexten, undirektionalen (der klassi­ schen) Signalleitungen. Die Knotenbezeichnungen bei der Daten­ busleitung 2 entsprechen den beim Bus 1 angegebenen Bedeutungen.

In der Fig. 2 ist zur besseren Übersicht eine tabellarische Auflistung der gebildeten logischen Knoten gezeigt, aus der die Verknüpfung zwischen den physikalischen Knotengruppen 1 bis 5 und den von den Taktsignalen hervorgerufenen Funktionen .1 bis .4 ersichtlich ist.

Beim in der Fig. 3 gezeigten Diagramm ist eine Zerlegung des Datenstromes in der Mikroprozessorumgebung in die mikroprozes­ sorspezifischen Funktionen dargestellt. Bei einer gemultiplex­ ten Daten-/Adreßleitung ist der Datenstrom hier in die Funk­ tionen "Adresse setzen" (= .1), "Daten schreiben" (= .2) und "Daten lesen" (= .3) zerlegt.

Erfordert die Lokalisierung eines Fehlers gemäß des hier auf­ geführten Beispiels eine Signaturaufnahme an einem Datenbus, so ergibt sich durch die unterschiedlichen Richtungen eine nicht eindeutige Kontaktierungsreihenfolge. Abhilfe wird durch die vorgeschlagene Aufsplittung des Knotens in zwei logische Knoten (einer für die Schreibdaten, einer für die Lesedaten) geschaf­ fen. Eine Aufsplittung des verwendeten Taktsignales ist durch Qualifizierung (Schreib-/Leseunterscheidung) oder Verwendung von unterschiedlichen Takten möglich. Bei gemultiplexten Knoten (z. B. gemultiplexten Daten-/Adreßleitung des Prozessors) ent­ steht durch eine Trennung der Adreßdaten mit einem entsprechen­ den Taktsignal ein weiterer logischer Knoten. Durch diese Auf­ teilung ist die Kontaktierungsreihenfolge durch die Knoten­ abhängigkeit definiert. Der Datenstrom jeder einzelnen Funktion des Knotens (Adresse setzen, Daten schreiben und Daten lesen) wird mit einem entsprechenden Taktsignal beurteilt. Eine fehler­ hafte Signatur des Adreßbusses erfordert den Test der Adreßdaten des Prozessorbusses, fehlerhafte Lesedaten eines RAM-Bausteins die Kontrolle der Schreibdaten auf dem Prozessorbus und eine fehlerhafte Checksumme eines PROM's den Test der Lesedaten des physikalisch gleichen Knotens. Zur Eindeutigkeit des Datenstro­ mes muß jede ausgelesene RAM-Zeile vorher beschrieben werden.

Ein möglicher Fehlerbaum, wie er beim Test der dargestellten digitalen Schaltung (Fig. 1) ermittelt werden kann, ist anhand der Fig. 4 dargestellt. Ist ein Fehlverhalten eines Prüflings aufgetreten (fehlerhafte Lesedaten an der Mikroprozessor- Schnittstelle), findet eine Datenstrombeurteilung des Knotens 1.3 (siehe Fig. 4) statt. Hiernach werden die Schaltungsknoten untersucht, die auf den fehlerhaften Knoten wirken. Ermittelt die Datenstrombeurteilung einen fehlerhaften Datenstrom, so werden die auf den neuen Knoten wirkenden Knoten überprüft. Irgendwann wird kein neuer fehlerhafter Knoten gefunden, der auf den zuletzt gefundenen fehlerhaften wirkt. Damit ist der gesuchte Schaltungsknoten ermittelt. Durch den Vergleich mit Referenzwerten kann zusätzlich noch angezeigt werden, ob sich der Logikpegel am gefundenen Knoten innerhalb des Abschnittes für die Datenstrombeurteilung überhaupt bewegt hat.

Beim Fehlerbaum anhand der Fig. 4 handelt es sich um einen RAM-Test (vergleiche Fig. 1). Ein Fehler zeigt sich durch fehlerhafte Lesedaten. Im Feld 1.3 werden diese Daten über­ prüft. Durch den Test der entsprechenden Eingangssignale kön­ nen folgende Fehler detektiert werden:

• 1. Fehler im Steuerbus (Datenrichtung (Feld 4.4)),
• 2. Fehler im Datenbus (RAM-Lesedaten (Feld 2.3)).

Letzteres kann im Fehlerfall durch einen fehlerhaften Schreibvorgang (Feld 2.2), durch eine fehlerhafte Ansteuerung (Feld 3.4, Feld 4.4) oder durch ein defektes RAM verursacht werden usw. Am Ende des Fehlerbaums ist ein Feld auf­ geführt, das die Übergabe der Steuerdaten an der Prozessor- Schnittstelle kennzeichnen soll.

Claims (4)

1. Verfahren zur Fehlerlokalisierung in digitalen Schaltungen mit Busstruktur,

• - bei dem die Signalzustände an einzelnen Schaltungspunkten detektiert und ausgewertet werden,

dadurch gekennzeichnet, daß bei digita­ len Schaltungen mit bidirektionalen und/oder gemultiplexten Leitungen

• - für die Fehlerpfadverfolgung verschiedene Aufnahmezeitbereiche definiert sind, denen jeweils eigene Taktsignale zugeordnet werden,
• - die physikalischen Knoten in den Datenströmen in logische Knoten unterteilt sind, wobei die logischen Knoten bestimmten Funktionen (.1, .2, .3, .4) zugeordnet sind, die über die Leitungen abgewickelt werden, und daß
• - die Fehlerortbestimmung aus der Abhängigkeit der logischen Knoten (.1, .2, .3, .4) erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß

• - zur Aufnahme der Datenströme ein Datenstromkompressionsverfah­ ren, z. B. das Signaturanalyseverfahren, angewendet wird.

3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß

• - die Funktion (.1, .2, .3, .4), der die logischen Knoten zu­ geordnet sind, aus "Adressen setzen", "Daten schreiben", "Daten lesen" und "Steuerung" besteht.