DE3708506C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Anspruchs 1.

Bei einem bekannten Verfahren dieser Art (US-PS 44 34 488) wer­ den die logischen Zustände an den Schaltungspunkten über einen Tastkopf einem Logikanalysator zugeführt. Ein so von einem ge­ multiplexten digitalen Bus erhaltener Datenstrom wird, synchro­ nisiert durch zwei Taktimpulse, in verschiedene Aufnahmezeit­ bereiche zerlegt und in zwei Speichern für eine spätere Dar­ stellung der Signalzustände auf einem Bildschirm abgelegt.

Besondere Probleme treten bei der Fehlerortbestimmung nach der Pfadverfolgungsmethode mit einer Tastspitze bei bidirektionalen und gemultiplexten Signalleitungen (Bussen) auf. Bei dieser Leitungsgruppe ist eine Benennung der Eingangssignale, die zu dem gestörten Signal geführt haben, nicht eindeutig möglich. Besonders bei direktionalen Leitungen ist die Trennung zwi­ schen Ursache und Wirkung durch die nicht bekannte Datenfluß­ richtung unmöglich.

Bekannte Pfadverfolgungsmethoden ermitteln in der Regel den Zeitpunkt der Störung. Hierzu kann dann der betreibende Baustein ermittelt werden (Datenflußrichtung), und die Eingangssignale dieses Bausteines sind die möglichen Ursachen für die gestörte Leitung. Durch die Zulassung nur einer Datenflußrichtung inner­ halb eines Aufnahmebereiches kann zwar die Bestimmung der Ein­ gangssignalleitungen durchgeführt werden, jedoch ist hier keine Ausnutzung der bidirektionalen Leitungseigenschaft möglich. Die zweite Datenflußrichtung kann in einem anderen Zeitbereich ge­ testet werden, was z. B. einen Wechsel zwischen Aufnahmeberei­ chen mit den notwendigen Übergaben von Parametern etc. erfor­ dert.

Bei gemultiplexten Leitungen ist eine Überlagerung der Ein­ gangssignalleitungen vorhanden, was eine Erhöhung der Anzahl der zu testenden Leitungen zu Folge hat, weil keine Trennung zwischen den Eingangssignalen der beiden Funktionen vorgenommen werden kann.

Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren zur Fehlerlokalisierung in digitalen Schaltungen eine Fehler­ pfadverfolgung bei bidirektionalen und/oder gemultiplexten Leitungen auf einfache Weise zu ermöglichen.

Zur Lösung dieser Aufgabe werden bei einem Verfahren der ein­ gangs genannten Art die Merkmale des Kennzeichens des An­ spruchs 1 angewandt.

In vorteilhafter Weise wird für die Fehlerpfadverfolgung gemäß der Erfindung der physikalische Knoten in mehrere logische Knoten unterteilt, wobei für jede verwendete Funktion in einem Aufnahmezeitbereich ein logischer Knoten vorhanden ist. Zu die­ sem Knoten können die zugehörigen Eingangssignalleitungen be­ nannt werden. Der Datenstrom, der sich zusammensetzt aus den Datenströmen der einzelnen Funktionen, wird durch die Verwen­ dung von verschiedenen Taktsignalen für das verwendete Daten­ kompressionsverfahren in seine einzelnen, den Funktionen zuge­ hörigen Datenströme unterteilt. Jeder Datenstrom ist somit ei­ nem logischen Knoten zugeordnet, und durch die Taktauswahl wird jeweils ein Teildatenstrom betrachtet und beurteilt. Zur Rich­ tungsbestimmung ist der Zeitpunkt der Störung innerhalb des Teildatenstromes nun nicht mehr notwendig.

Die Erfindung wird anhand der Figuren erläutert, wobei

Fig. 1 ein Blockschaltbild einer beispielhaften zu testenden digitalen Schaltung mit einem Mikroprozessor,

Fig. 2 eine tabellarische Auflistung von logischen Knoten,

Fig. 3 ein Zeitdiagramm der in der Mikroprozessorumgebung auftretenden Funktionen und

Fig. 4 ein Beispiel für einen Fehlerbaum bei der Anwendung des Verfahrens auf das Ausführungsbeispiel darstellt.

Bei dem in der Fig. 1 dargestellten Ausführungsbeispiel einer zu testenden digitalen Schaltung mit einem Mikroprozessor μ P sind die Verbindungen zwischen dem Mikroprozessor μ P und weiteren Bauelementen als Busleitungen mit physikalischen Knotenbezeichnungen angegeben. Beim Bus 1 handelt es sich um eine gemultiplexte, bidirektionale Mikroprozessordaten-Adreß­ busleitung, die über eine Schnittstelle DATA mit einer bidirek­ tionalen Datenbusleitung 2 und über eine Schnittstelle ADDR mit eine Adreßbusleitung 3 verbunden ist. Vom Steuerbus 4 sind Steuerleitungen SL 1 und SL 2 auf die Schnittstellen DATA und ADDR geführt. Die Busleitungen 2 und 3 sind auf einen Schreib-/ Lesespeicher RAM geführt. Der Schreib-/Leisespeicher RAM ist weiterhin über den Steuerbus 4 und einen weiteren Mikroprozes­ sor-Steuerbus 5 mit dem Mikroprozessor μ P verbunden.

In der Fig. 2 ist zur besseren Übersicht eine tabellarische Auflistung der gebildeten logischen Knoen gezeigt, aus der die Verknüpfung zwischen den physikalischen Knotengruppen 1 bis 5 und den von den Taktsignalen hervorgerufenen Funktionen .1 bis .4 ersichtlich ist. Für den gemultiplexten Adreßbus 1 sowie die Busse 2 und 3 sind logische Knotenbezeichnungen 1.1, 1.2, 1.3 bzw. 2.2, 2.3 und 3.4 angegeben, wobei die Ziffern nach dem Punkt folgende Bedeutung haben: .1 bedeutet Adresse setzen, .2 bedeutet Daten schreiben, .3 bedeutet Daten lesen, und .4 kennzeichnet die Gruppe der nichtgemultiplexten, unidirektionalen (der klassischen) Signalleitungen.

Beim in der Fig. 3 gezeigten Diagramm ist eine Zerlegung des Datenstromes in der Mikroprozessorumgebung in die mikroprozes­ sorspezifischen Funktionen dargestellt. Bei einer gemultiplex­ ten Daten-/Adreßleitung ist der Datenstrom hier in die Funk­ tionen "Adresse setzen" (= .1), "Daten schreiben" (= .2) und "Daten lesen" (=.3) zerlegt.

Erfordert die Lokalisierung eines Fehlers gemäß des hier auf­ geführten Beispiels eine Signaturaufnahme an einem Datenbus, so ergibt sich durch die unterschiedlichen Richtungen eine nicht eindeutige Kontaktierungsreihenfolge. Abhilfe wird durch die vorgeschlagene Aufsplittung des Knotens in zwei logische Knoten (einer für die Schreibdaten, einer für die Lesedaten) geschaf­ fen. Eine Aufsplittung des verwendeten Taktsignales ist durch Qualifizierung (Schreib-/Leseunterscheidung) oder Verwendung von unterschiedlichen Takten möglich. Bei gemultiplexten Knoten (z. B. gemultiplexte Daten-/Adreßleitung des Prozessors) ent­ steht durch eine Trennung der Adressen mit einem entsprechen­ den Taktsignal ein weiterer logischer Knoten. Durch diese Auf­ teilung ist die Kontaktierungsreihenfolge durch die logische Knotenabhängigkeit definiert. Der Datenstrom jeder einzelnen Funktion des physikalischen Knotens (Adresse setzen, Daten schreiben und Daten lesen) wird mit einem entsprechenden Takt­ signal als Datenstrom jedes logischen Knotens beurteilt. Eine fehlerhafte Signatur des Adreßbusses erfordert den Test der Adressen des Prozessorbusses, fehlerhafte Lesedaten eines RAM-Bausteins die Kontrolle der Schreibdaten auf dem Prozes­ sorbus und eine fehlerhafte Checksumme eines PROM's den Test der Lesedaten des für die genannten Fehlerfälle gleichen physi­ kalischen Knotens. Vor einem Test des RAM-Bausteins muß selbst­ verständlich zur Eindeutigkeit des Datenstromes jede ausgele­ sene RAM-Zeile beschrieben werden.

Ein möglicher Fehlerbaum, wie er beim Test der darstellten digitalen Schaltung (Fig. 1) mit den in Fig. 2 angegebenen logischen Knoten ermittelt werden kann, ist anhand der Fig. 4 dargestellt. Ist ein Fehlverhalten eines Prüflings aufgetreten (fehlerhafte Lesedaten an der Mikroprozessor-Schnittstelle), findet eine Datenstrombeurteilung des logischen Knotens 1.3 (siehe Fig. 4) statt. Hiernach werden die logischen Knoten untersucht, die auf den fehlerhaften logischen Knoten wirken. Ermittelt die Datenstrombeurteilung einen fehlerhaften Daten­ strom an dem logischen Knoten 2.3, so werden die auf den neu gefundenen, fehlerhaften logischen Knoten 2.3 wirkenden logi­ schen Knoten 2.2, 3.4 und 4.4 überprüft. Irgendwann wird kein neuer fehlerhafter logischer Knoten gefunden, der auf den zu­ letzt gefundenen fehlerhaften wirkt. Damit ist der gesuchte logische Schaltungsknoten ermittelt, der das Ende des Fehler­ pfades darstellt. Durch den Vergleich mit Referenzwerten kann zusätzlich noch angezeigt werden, ob sich der Logikpegel am gefundenen Knoten innerhalb des Abschnittes für die Datenstrom­ beurteilung überhaupt bewegt hat.

Beim Fehlerbaum anhand der Fig. 4 handelt es sich um einen RAM-Test (vergleiche Fig. 1). Ein Fehler zeigt sich durch fehlerhafte Lesedaten. Im Feld 1.3 werden diese Daten über­ prüft. Durch den Test der entsprechenden Eingangssignale kön­ nen folgende Fehler detektiert werden:

• 1. Fehler im Steuerbus (Datenrichtung (Feld 4.4)),
• 2. Fehler im Datenbus (RAM-Lese­ daten (Feld 2.3)).

Letzteres kann im Fehlerfall durch einen fehlerhaften Schreibvorgang (Feld 2.2), durch eine fehlerhafte Ansteuerung (Feld 3.4, Feld 4.4) oder durch ein defektes RAM verursacht werden usw. Am Ende des Fehlerbaums ist ein Feld aufgeführt, das die Übergabe der Steuerdaten an der Prozessor- Schnittstelle kennzeichnen soll.

Claims (4)

1. Verfahren zur Fehlerlokalisierung in digitalen Schaltungen mit Busstruktur, insbesondere mit bidirektionalen und/oder gemultiplexten Leitungen,

• - bei dem die Signalzustände an einzelnen physikalischen Knoten detektiert und ausgewertet werden, wobei
• - verschiedene Aufnahmezeitbereiche für die Signalzustände definiert sind, die jeweils durch eigene Taktsignale ge­ steuert werden,

dadurch gekennzeichnet, daß

• - für die Fehlerpfadverfolgung die physikalischen Knoten mit Hilfe der Aufnahmezeitbereiche in logischen Knoten unterteilt werden, wobei die logischen Knoten bestimmten Funktionen (.1, .2, .3, .4) zugeordnet sind, die über Leitungen abge­ wickelt werden, und daß
• - die Fehlerortbestimmung durch Fehlerpfadverfolgung aus der gegenseitigen Abhängigkeit der logischen Knoten (.1, .2, .3, .4) voneinander erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß

• - zur Aufnahme der Signalzustände der Datenströme ein Datenstromkompressionsver­ fahren, z. B. das Signaturanalyseverfahren, angewendet wird.

3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß

• - die Funktion (.1, .2, .3, .4), der die logischen Knoten zu­ geordnet sind, aus "Adressen setzen", "Daten schreiben", "Daten lesen" und "Steuerung" besteht.