DE4429556C2 - Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung - Google Patents
Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen SchaltungInfo
- Publication number
- DE4429556C2 DE4429556C2 DE19944429556 DE4429556A DE4429556C2 DE 4429556 C2 DE4429556 C2 DE 4429556C2 DE 19944429556 DE19944429556 DE 19944429556 DE 4429556 A DE4429556 A DE 4429556A DE 4429556 C2 DE4429556 C2 DE 4429556C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- downtimes
- determined
- faulty
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Ermittlung fehlerbe
hafteter Schaltungsknoten einer elektronischen Schaltung, die
in einer Vielzahl von Schaltkreisen enthalten ist.
Integrierte Schaltkreise werden üblicherweise in einem Test
automaten einer Funktionsprüfung unterzogen. Dadurch soll
festgestellt werden, ob bei der Realisierung der dem inte
grierten Schaltkreis zugrunde liegenden Schaltung ein Her
stellungsfehler oder eine zu Fehlern führende Schwachstelle
enthalten ist. Hierzu wird ein in einem Testautomaten ange
schlossener Schaltkreis in Eingangszustände gebracht, auf die
der Schaltkreis mit Ausgangszuständen antwortet, die auf
Fehler hin untersucht werden. Der Testautomat versorgt dabei
den integrierten Schaltkreis an seinen Anschlüssen mit einer
Folge von Eingangstestmustern, zu denen entsprechende Aus
gangsmuster durch den integrierten Schaltkreis abgegeben
werden. Der Testautomat vergleicht jedes abgegebene Ausgangs
muster mit einem vorher errechneten Ausgangsmuster, das sich
einstellen würde, wenn der Schaltkreis ordnungsgemäß funktio
niert. Wenn das durch den integrierten Schaltkreis abgegebene
Ausgangsmuster und das vorher errechnete Ausgangsmuster in
mindestens einem Bit nicht übereinstimmen, wird ein Fehler
erkannt.
Ein einziger in einem integrierten Schaltkreis enthaltener
mit einem Fehler behafteter Schaltungsknoten kann zu einer
Reihe von solchen als fehlerhaft festgestellten Ausgangsmu
stern führen. Umgekehrt kann ein bei einem Ausgangsmuster
festgestellter Fehler von mehr als einem fehlerbehafteten
Schaltungsknoten im integrierten Schaltkreis abhängen. Es ist
daher nicht unmittelbar möglich, von fehlerhaft festgestell
ten Ausgangsmustern direkt auf die fehlerbehafteten Schal
tungsknoten zu schließen.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur
Fehlerrückverfolgung anzugeben.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den im
Patentanspruch 1 angegebenen Verfahrensschritten gelöst, wenn in einem
Schaltkreis nur ein Fehler auftritt, und mit den im
Patentanspruch 3 angegebenen Verfahrensschritten, wenn in einem Schalt
kreis mindestens zwei Fehler auftreten können.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter
ansprüchen angegeben.
Nachfolgend wird die Erfindung unter Bezugnahme auf die in
der Zeichnung dargestellten Figuren näher erläutert. Es
zeigen:
Fig. 1 ein Ablaufdiagramm des Verfahrens nach der ersten
Lösungsalternative,
Fig. 2 eine Häufigkeitsverteilung für fehlerhafte Aus
gangsmuster und fehlerbehaftete Schaltungsknoten,
Fig. 3 eine Veranschaulichung des Zusammenhangs von feh
lerhaft festgestellten Ausgangsmuster und fehlerbe
hafteten Schaltungsknoten bei nur einem Fehler pro
integriertem Schaltkreis und
Fig. 4 eine Veranschaulichung für zwei Fehler pro inte
griertem Schaltkreis.
Die Veranschaulichung nach Fig. 2 zeigt den Zusammenhang
zwischen den Fehlerorten in der Schaltung und den Ausfallzei
ten. Da am Testautomaten im allgemeinen Eingangs- und Aus
gangsmuster in fest vorbestimmter Folge anliegen, genügt es
zur Charakterisierung eines fehlerhaften Ausgangszustandes
von dem Zeitpunkt des Auftretens des fehlerhaften Ausgangsmu
sters, nämlich der Ausfallzeit, zu sprechen. Beim Testen
einer Vielzahl von integrierten Schaltkreisen, die alle die
gleiche Schaltung enthalten, tritt für die meisten Ausgangs
zustände mit einer gleichverteilten Häufigkeit ein Fehler
auf. Dies liegt an statistisch verteilten Fehlern im inte
grierten Schaltkreis. Für die Ausfallzeiten 10...13 wird
allerdings eine höhere Auftrittshäufigkeit festgestellt. Dies
liegt daran, daß diese Ausfallzeiten von fehlerhaften Schal
tungsknoten 14, 15 verursacht werden. Der Fehlerort 14 er
zeugt fehlerhafte Ausgangsmuster zu den Ausfallzeiten 10, 11,
13. Der Fehlerort 15 erzeugt die Ausfallzeit 12 und außerdem
10, 13. Da die Ausfallzeiten 11, 12 nur von jeweils einem
Fehlerort hervorgerufen werden, liegt deren festgestellte
Häufigkeit niedriger als die der Fehlerorte 10, 13. Mit der
Erfindung wird nun das Ziel verfolgt, von den meßbaren Häu
figkeiten der Ausfallzeiten 10...13 auf die Fehlerorte 14, 15
zurückzuschließen. Für den Schaltungsentwickler ist dies ein
Hinweis auf Realisierungsschwachpunkte in der integrierten
Schaltung, die bei einer Nachbearbeitung verbessert werden
könnten.
Das Verfahren zur Fehlerrückverfolgung stellt sich im Zusam
menhang folgendermaßen dar (Fig. 1). Die Vielzahl der inte
grierten Schaltkreise wird in einem Testautomaten 20 gete
stet. Hierzu werden die Schaltkreise in Eingangszustände
versetzt und als Reaktion darauf auftretende Ausgangszustände
festgestellt. Zweckmäßigerweise werden hierzu Testmuster 21
an die Eingangsanschlüsse der integrierten Schaltkreise
gelegt und Ausgangsmuster durch diese erzeugt. Im Testautoma
ten werden die erhaltenen Ausgangsmuster mit denjenigen
verglichen, die sich bei korrekter Funktion des Schaltkreises
ergeben würden. Diese wurden in einer Softwaresimulation
vorher ermittelt. Der Tester zeigt bei 22 an, welche Aus
gangsmuster fehlerhaft sind. Da die Reihenfolge der Ausgangs
muster im allgemeinen festliegt, genügt, es, von der Ausfall
zeit zu sprechen.
Heutzutage werden integrierte Schaltkreise mit Hilfe der
Scan-Path-Methode getestet. Hierzu wird eine Anzahl von
Speicherelementen in der integrierten Schaltung zum Laden des
Testmusters zu einem Schieberegister verbunden. Das Testmu
ster kann dann sequentiell eingelesen werden. Nachfolgend
wird die Schaltung auf Normalbetrieb umgestellt. Nach einem
weiteren Arbeitstakt ist dann in den Speicherelementen der
Ausgangszustand gespeichert. Dieser wird wiederum in Schiebe
registereinstellung ausgelesen. Der Test umfaßt eine Vielzahl
von Scan-Zyklen.
In einem Schritt 23 werden dann die Ausfallzeiten mit erhöh
ter Auftrittshäufigkeit entsprechend Fig. 2 ausgewählt. Die
Menge der Ausfallzeiten liegt dann bei 24 für die weitere
Verarbeitung vor. Aus den im Schritt 24 gewonnenen Ausfall
zeiten werden nun die Fehlerorte bis zum Schritt 25 ermit
telt. Im einzelnen wird hier für jede einzelne Ausfallzeit
eine Fehlersimulation durchgeführt. Hierzu wird jeder Aus
fallzeit ein Scan-Zyklus, der aus dem entsprechenden Eingang
stestmuster und dem erhaltenen Ausgangsmuster besteht, zuge
ordnet. Mittels einer Fehlersimulation 27 werden die mögli
chen Fehlerorte im Schritt 28 ermittelt, die für die dem
ersten Scan-Zyklus zugeordnete Ausfallzeit 26 in Frage kom
men. Entsprechende Simulationsprogramme für eine solche
Fehlersimulation 27 sind bereits bekannt. Fehlersimulations
programme ermitteln im allgemeinen diejenigen Ausfallzeiten,
die auftreten, wenn ein Schaltungsknoten fehlerhaft (entweder
nach "0" oder nach "1" verbunden) ist. Dies wird für alle
Schaltungsknoten durchgeführt. Durch entsprechende Einstel
lung des Fehlersimulators werden nur diejenigen Fehlerorte
ausgegeben, die unter anderem einen Ausfall zu der dem jewei
ligen Scan-Zyklus zugeordneten Ausfallzeit ergeben, was im
Testautomaten feststellbar ist.
In entsprechender Weise werden für jede einzelne Ausfallzeit
mögliche Fehlerorte ermittelt, die einen Ausfall zur jeweili
gen Ausfallzeit hervorrufen können. Anschließend wird im
Schritt 29 die Schnittmenge aus den Fehlerorten in Bezug auf
die Ausfallzeiten gebildet. Diesem Vorgehen liegt die Er
kenntnis zugrunde, daß nur derjenige der möglichen Fehlerorte
tatsächlich vorliegen kann, der als möglicher Fehlerort für
alle Ausfallzeiten ermittelt wurde. In einem Signalverarbei
tungspfad der elektronischen Schaltung, der mehrere Eingänge
aufweisen kann, kommt es vor, daß durch die Fehlersimulation
eine Anzahl von möglichen Fehlerorten geliefert wird, die
alle zu den festgestellten Ausfallzeiten führen können. Es
müssen aber nicht alle diese möglichen Fehlerorte tatsächlich
vorliegen. Es werden deshalb nur diejenigen Fehlerorte als
tatsächliche Fehlerorte ausgewählt, die nur die ermittelten
Ausfallzeiten und keine zusätzlichen, nicht festgestellten
Ausfallzeiten liefern. Zur Feststellung, welcher der mögli
chen Fehlerorte tatsächlich vorliegt, werden im Schritt 124
aus dem Gesamttestmuster die festgestellten Ausfallzeiten
ausgeblendet und daraus ein sogenannten Komplementtestmuster
126 gebildet. Mittels einer weiteren Fehlersimulation 127
werden durch entsprechende Einstellung des Fehlersimulators
solche Schaltungsknoten (Komplementfehlerorte 128) ermittelt,
die zu Fehlern im Komplementtestmuster führen. Diese Schal
tungsknoten können dann nicht als Fehlerorte vorliegen, da ja
sonst die entsprechende Ausfallzeiten hätten festgestellt
werden müssen. Die Komplementfehlerorte werden von der Menge
der möglichen Fehlerorte im Verfahrensschritt 129 subtra
hiert. Als Ergebnis liegen die tatsächlichen Fehlerorte 25
vor.
Eine detailliertere Darstellung zur Veranschaulichung des
Schritts 29 ist in Zusammenhang mit dem Auftreten von zwei
Fehlerorten 30, 31 in Fig. 3 gezeigt. Es wird dabei voraus
gesetzt, daß die beiden Fehlerorte 30, 31 sich nicht gegen
seitig beeinflussen. Außerdem tritt in jedem der getesteten
integrierten Schaltkreise jeweils nur ein einziger der beiden
Fehlerorte auf, was den meisten praktischen Fällen ent
spricht. Als Ausfallzeiten mit höheren Auftrittshäufigkeiten
werden beim Testen im Testautomaten die Ausfallzeiten 35...39
ermittelt. Daraufhin wird für jede der Ausfallzeiten 35...39
eine Fehlersimulation durchgeführt. Diese ermittelt für jede
Ausfallzeit die möglichen Fehlerorte. Beispielsweise wird für
die Ausfallzeit 35 ermittelt, daß als mögliche Fehlerorte die
Schaltungsknoten 40, 41, 42 in Frage kommen, die überhaupt
nur in der Lage sind, zur Ausfallzeit 35 als Fehler erkannt
zu werden. Entsprechendes wird für die übrigen Ausfallzeiten
36...39 durchgeführt.
Es kann festgestellt werden, daß kein einziger der möglichen
Fehlerorte alle Ausfallzeiten 35...39 hervorrufen kann. Es
müssen also mindestens zwei Fehlerorte vorliegen. Es wird
deshalb eine Kombination von Ausfallzeiten gebildet, die
einem einzigen Fehlerort zuordenbar sind. Die Kombination der
Ausfallzeiten 35, 36, 37 gehört zu einem ersten Fehlerort,
die Kombination der Ausfallzeiten 38, 39 zu einem zweiten
Fehlerort. Dies kann beispielsweise beim Testen im Testauto
maten festgestellt werden, indem ermittelt wird, daß bei
einem einzigen integrierten Schaltkreis entweder nur die
erste oder die zweite Kombination der Ausfallzeiten auftritt.
Es wird wie bereits oben angegeben vorausgesetzt, daß pro
integriertem Schaltkreis nur ein einziger Fehlerort auftritt.
Anschließend ist die Schnittmenge der Fehlerorte in Bezug auf
die Ausfallzeiten zu bilden. Man erkennt, daß die Schnittmen
genbildung in bezug auf die Ausfallzeitenkombination 35, 36,
37 zu den möglichen Fehlerorten 30, 44, 45 führt. Durch eine
Komplementsimulation wird nun ermittelt, daß der mögliche
Fehlerort 44 auch zu einem Fehler zur Ausfallzeit 46 und der
mögliche Fehlerort 45 auch zu einem Fehler zur Ausfallzeit 47
führen müßte. Da die Ausfallzeiten 46 und 47 aber nicht beim
Testen der Vielzahl der Schaltkreise festgestellt werden,
können an den Schaltungsknoten 44, 45 keine Fehler vorliegen.
Diese Schaltungsknoten 44, 45 sind demnach aus der Menge der
möglichen Fehlerort 30, 44, 45 für diese Ausfallzeitkombina
tion zu streichen. Damit führen die Ausfallzeiten 35, 36, 37
zum Fehlerort 30 und die Ausfallzeiten 38, 39 zum Fehlerort
31.
Bei der Veranschaulichung des Zusammenhangs zwischen Fehler
orten und Aufallzeiten nach Fig. 4 ist vorausgesetzt, daß
zwei Fehlerorte gemeinsam in einer integrierten Schaltung
auftreten. Die Bildung einer Kombination von Ausfallzeiten
wie im Zusammenhang mit Fig. 3 beschrieben, würde dann nicht
zum Ziel führen. Außerdem liefert eine Schnittmengenbildung
über die möglichen Fehlerorte zu den Ausfallzeiten 60...63
die leere Schnittmenge. Es wird deshalb zusätzlich geprüft,
ob die möglichen Fehlerorte 50...54 zusätzlich zu den festge
stellten Ausfallzeiten 60...63 auch weitere Ausfallzeiten
liefern würden. Dieser Fall liegt bei den möglichen Fehleror
ten 52, 53, 54 vor. Dies kann wiederum durch eine Komplement
fehlersimulation durchgeführt werden. Nur die möglichen
Fehlerorte 50, 51 liefern genau die Ausfallzeiten 60...63. Es
kann daraus rückgeschlossen werden, daß die möglichen Fehler
orte 52...54 in den integrierten Schaltkreisen nicht zu den
festgestellten Ausfallzeiten beitragen. Durch die beschrie
bene Ausführung des Verfahrens wird aber keine Aussage dar
über erhalten, welcher Fehlerort zur welchen Ausfallzeiten
führt und in welcher Weise sich die Fehlerorte gegenseitig
beeinflussen.
Claims (7)
1. Verfahren zur Ermittlung eines fehlerbehafteten Schal
tungsknotens einer elektronischen Schaltung, die in einer
Vielzahl von Schaltkreisen enthalten ist, mit den folgenden
Verfahrensschritten:
- a) die Vielzahl von Schaltkreisen wird derart getestet, daß an jeden Schaltkreis eine Folge von Eingangszuständen an gelegt wird und der daraufhin sich jeweils ergebende Aus gangszustand auf einen Fehler hin überprüft wird,
- b) bei Vorliegen eines Fehlers wird eine den fehlerhaften Aus gangszustand in der Folge der Ausgangszustände kennzeich nende Ausfallzeit festgestellt, und für die Vielzahl der Schaltkreise wird die Häufigkeit der Ausfallzeiten ermit telt,
- c) von den ermittelten Ausfallzeiten werden solche Ausfall zeiten (24; 35...39) ausgewählt, deren Häufigkeit ein von den übrigen Ausfallzeiten gebildetes Gleichverteilungsmaß überschreitet,
- d) für die elektronische Schaltung wird für den jeder ausge wählten Ausfallzeit zuordenbaren Ausgangszustand (35) der Schaltung diejenige Menge von möglichen fehlerbehafteten Schaltungsknoten (27; 40, 41, 42), die zur jeweiligen Ausfallzeit einen Fehler erzeugen können, durch eine Si mulation der Schaltung in Abhängigkeit von den Eingangs zuständen ermittelt,
- e) es wird eine Schnittmenge (29; 30, 44, 45; 38, 39) aus den gebildeten Mengen von möglichen fehlerbehafteten Schaltungsknoten gebildet,
- f) aus der Schnittmenge wird als der fehlerbehaftete Schal tungsknoten (30, 31) derjenige entnommen, der nur aus den den ausgewählten Ausfallzeiten zuordenbaren Ausgangszu ständen ermittelt wurde.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß solche
ausgewählten Ausfallzeiten (35, 36, 37; 38, 39) jeweils zu
einer Kombination von ausgewählten Ausfallzeiten zusammenge
faßt werden, die während des Testes zusammen für einen
einzigen Schaltkreis festgestellt wurden, und
daß die Schnittmenge aus denjenigen Mengen von möglichen
fehlerbehafteten Schaltungsknoten gebildet wird, deren ausge
wählte Ausfallzeiten (35, 36, 37 bzw. 38, 39) zu dieser
Kombination gehören.
3. Verfahren zur Ermittlung von mindestens zwei fehlerbehaf
teten Schaltungsknoten einer elektronischen Schaltung, die in
einer Vielzahl von Schaltkreisen enthalten ist, mit den
folgenden Verfahrensschritten:
- a) die Vielzahl von Schaltkreisen wird derart getestet, daß an jeden Schaltkreis eine Folge von Eingangszuständen an gelegt wird und der daraufhin sich jeweils ergebende Aus gangszustand auf einen Fehler hin überprüft wird,
- b) bei Vorliegen eines Fehlers wird die den fehlerhaften Ausgangszustand in der Folge der Ausgangszustände kenn zeichnende Ausfallzeit festgestellt, und für die Vielzahl der Schaltkreise wird die Häufigkeit der Ausfallzeiten ermittelt,
- c) von den ermittelten Ausfallzeiten werden solche Ausfall zeiten (24; 60...63) ausgewählt, deren Häufigkeit ein von den übrigen Ausfallzeiten gebildetes Gleichverteilungsmaß überschreitet,
- d) für die elektronische Schaltung wird für den jeder ausge wählten Ausfallzeit zuordenbaren Ausgangszustand der Schaltung diejenige Menge von möglichen fehlerbehafteten Schaltungsknoten, die zur jeweiligen Ausfallzeit einen Fehler erzeugen können, durch eine Simulation der Schal tung in Abhängigkeit von den Eingangszuständen ermittelt,
- e) aus allen möglichen fehlerbehafteten Schaltungsknoten werden diejenigen Schaltungsknoten als die fehlerbehafte ten Schaltungsknoten (50, 51) entnommen, die nur aus den den ausgewählten Ausfallzeiten zuordenbaren Ausgangszu ständen ermittelt wurden.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
zur Ermittlung derjenigen Schaltungsknoten, die nur aus den
den ausgewählten Ausfallzeiten zuordenbaren Ausgangszuständen
ermittelt wurden (Verfahrensschritt (f) bzw. (e)) alle dieje
nigen Ausfallzeiten herangezogen werden, die nicht die ausge
wählten Ausfallzeiten sind (Komplementbildung), daß aus den
diesen Ausfallzeiten zuordenbaren Ausgangszuständen durch
Simulation der elektronischen Schaltung solche Schaltungs
knoten ermittelt werden, die, falls fehlerbehaftet, einen
fehlerhaften Ausgangszustand des Schaltkreises mindestens zu
einer dieser nicht ausgewählten Ausfallzeiten bewirken, und
daß diese Schaltungsknoten aus den Mengen der fehlerbehafte
ten Schaltungsknoten gestrichen werden.
5. Verfahren nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
zur Ausführung des Verfahrensschritts (d) für eine Vielzahl
von Schaltungsknoten der Schaltung angenommen wird, daß der
jeweilige Schaltungsknoten fehlerbehaftet ist, daß dann
diejenigen Ausfallzeiten ermittelt werden, für die ein Abwei
chen von durch Simulation erhaltenen Ausgangszustand gegen
über einem bei fehlerfreier Funktion der Schaltung zu erwar
tenden Ausgangszustand feststellbar ist, und daß nur solche
Schaltungsknoten zur Bildung der Menge verwendet werden, die
zur einer der ausgewählten Ausfallzeiten führen.
6. Verfahren nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
zur Überprüfung der Schaltkreise auf einen Fehler hin gemäß
Verfahrensschritt (a) der sich ergebende Ausgangszustand mit
einem für die fehlerfreie Schaltung vorausberechneten Aus
gangszustand verglichen wird und daß das Auftreten eines
Fehlers dann festgestellt wird, wenn der ermittelte Ausgangs
zustand vom vorausberechneten abweicht.
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet, daß der je
weils zu testende Schaltkreis taktsteuerbare Speicherelemente
enthält, die während des Testbetriebs in einer ersten Be
triebsart zu einem Schieberegister koppelbar sind und in
einer zweiten Betriebsart diese Kopplung nicht aufweisen, daß
einer der Eingangszustände während einer Phase der ersten
Betriebsart der Schieberegister eingelesen wird, daß dann in
einer Phase der zweiten Betriebsart ein Arbeitstakt der
Speicherelemente ausgeführt wird, und dann in einer Phase der
ersten Betriebsart der Zustand der Speicherelemente ausgele
sen wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944429556 DE4429556C2 (de) | 1994-08-19 | 1994-08-19 | Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944429556 DE4429556C2 (de) | 1994-08-19 | 1994-08-19 | Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4429556A1 DE4429556A1 (de) | 1996-02-22 |
DE4429556C2 true DE4429556C2 (de) | 1999-10-14 |
Family
ID=6526159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944429556 Expired - Fee Related DE4429556C2 (de) | 1994-08-19 | 1994-08-19 | Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4429556C2 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3625462A1 (de) * | 1985-07-29 | 1987-01-29 | Fluke Mfg Co John | Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen |
DE3825260A1 (de) * | 1987-08-27 | 1989-03-16 | Teradyne Inc | Verfahren und anordnung zur fehlerdiagnose an elektrischen schaltungen |
DE3822761A1 (de) * | 1988-07-05 | 1990-01-11 | Siemens Ag | Verfahren zur pruefung einer elektronischen baugruppe |
DE3708506C2 (de) * | 1987-03-16 | 1990-09-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De |
-
1994
- 1994-08-19 DE DE19944429556 patent/DE4429556C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3625462A1 (de) * | 1985-07-29 | 1987-01-29 | Fluke Mfg Co John | Rechnerunterstuetzte fehlerisolation beim pruefen von gedruckten schaltungen |
DE3708506C2 (de) * | 1987-03-16 | 1990-09-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen, De | |
DE3825260A1 (de) * | 1987-08-27 | 1989-03-16 | Teradyne Inc | Verfahren und anordnung zur fehlerdiagnose an elektrischen schaltungen |
DE3822761A1 (de) * | 1988-07-05 | 1990-01-11 | Siemens Ag | Verfahren zur pruefung einer elektronischen baugruppe |
Also Published As
Publication number | Publication date |
---|---|
DE4429556A1 (de) | 1996-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE69229389T2 (de) | Testsystem für Schaltkreise | |
DE3111852C2 (de) | ||
EP0038947B1 (de) | Programmierbare logische Anordnung | |
DE3689031T2 (de) | Integrierte Halbleiterschaltung mit Prüfschaltung. | |
DE19937232B4 (de) | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen | |
DE2729053A1 (de) | Verfahren zur stufenempfindlichen pruefung einer einseitig verzoegerungsabhaengigen logischen einheit | |
DE3702408A1 (de) | Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung | |
DE19700513A1 (de) | Mit CAD-Daten verknüpftes Halbleiterprüfsystem | |
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
EP1107313A2 (de) | On-chip Testschaltung zur Kontrolle der Belichtungsmaskenreihenfolge | |
DE69731053T2 (de) | Prüfung von Schaltungen mit Schmitt-Eingängen | |
DE19838491A1 (de) | Verfahren zur Analyse der Meßstetigkeit von Testgeräten für Halbleiterbauteile | |
DE4302908A1 (de) | Verfahren zur Ermittlung kritischer Fehler insbesondere für ein Kommunikationssystem und eine nach diesem Verfahren arbeitende Schaltungsanordnung | |
EP0104534B1 (de) | Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde | |
DE3486064T2 (de) | Logische schaltung mit eingebauter selbsttestfunktion. | |
DE4429556C2 (de) | Verfahren zur Ermittlung fehlerbehafteter Schaltungsknoten einer elektronischen Schaltung | |
EP0508061B1 (de) | Schaltungsanordnung zum Testen integrierter Schaltungen | |
DE2441486C2 (de) | Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens | |
WO1999022298A1 (de) | Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung | |
EP0248269A2 (de) | Verfahren zur Simulation eines Unterbrechungsfehlers in einer Logikschaltung mit Feldeffekttransistoren und Anordnungen zur Durchführung des Verfahrens | |
AT391952B (de) | Schaltungsanordnung zur auswertung eines von einem pruefling, z.b. einer flachbaugruppe, abgegebenen testsignals | |
EP0733910A1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
DE10226876B4 (de) | Vorrichtung und Verfahren zur Überprüfung eines Bussystems | |
DE102004043063A1 (de) | Halbleiter-Bauelement mit Test-Schnittstellen-Einrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: MICRONAS MUNICH GMBH, 81541 MUENCHEN, DE |
|
8339 | Ceased/non-payment of the annual fee |