Beschreibung
Titel
Vorrichtung und Verfahren zur Überprüfung eines frequenzmodulierten Taktgebers
Stand der Technik
Elektromagnetische Störungen bzw. Interferenzen (EMV) unterliegen strengen Vorschriften. Hierbei sind EMV- Grenzwerte festgelegt, um die Belastung auf ein Minimum zu begrenzen und dadurch Schäden für den Menschen und andere Systeme zu vermeiden. Die Grenzwerte können sich insbesondere darauf beziehen, welche Intensitäten pro Frequenzbereich von elektronischen Geräte bzw. Systemen ausgestrahlt werden dürfen.
Taktgeber sind im allgemeinen als integrierte Schaltungen (ICs) ausgebildet und dienen in elektronischen Systemen zur Ausgabe eines Taktsignals. Sie sind insbesondere als Oszillatoren oder Frequenzsynthesizer ausgebildet und geben ein Taktsignal mit einer Nominalfrequenz bzw. Mittenfrequenz aus. Taktgeber tragen zwar wesentlich zur ordnungsgemäßen Funktion von meist digitalen Systemen bei, sie sind jedoch gleichzeitig die EMV-Haupt- Erzeugerquellen in elektronischen Schal- tungen.
Die Reduzierung bzw. Begrenzung der EMV Abstrahlung ist daher ein wesentliches Ziel der Entwicklung von digitalen Systemen, die taktsignal- oder Frequenz erzeugende Komponenten in ihren Systemen einsetzen.
Zur Verringerung der EMV-Abstrahlung sind unter anderem Abschirmungen, Be- schichtungen, oder spezielle Filterkomponenten bekannt. Aufgrund der immer höheren Leistungsdichten, insbesondere auch der höher werdenden Taktraten sowie der immer strenger werdenden E MV-Vorschriften geraten derartige Maßnahmen jedoch an ihre Effizienz- und kostenseitigen Grenzen.
Zur Begrenzung der Spitzenemissionen werden daher zunehmend Spread Spectrum Oszillatoren (SSO) eingesetzt. Diese streuen ihr Taktsignal über ein wei-
teres Frequenzspektrum und begrenzen somit die Spitzenemissionen bezogen auf die einzelnen Frequenzbereiche. Diese Streuung wird im Allgemeinen durch eine Frequenzmodulation mit einer Modulationsfrequenz deutlich unterhalb der Taktfrequenz erreicht. Das Modulationssignal kann z. B. eine Dreiecksform oder auch eine andere zweckmäßige Form aufweisen. Durch derartige SSO lässt sich z. B. eine Reduzierung der Spitzenemissionen von bis zu 20 dB erreichen. Ein Spread Spectrum Oszillator ist beispielsweise aus der deutschen Offenlegungsschrift DE 10 2005 013 593 A1 bekannt.
Der Frequenzmodulation überlagert ist der bei Oszillatoren übliche Cycle-to-Cycle- Jitter, der im Allgemeinen sogar deutlich größere Schwankungen als die Frequenzmodulation hervorruft, sich jedoch bereits über wenige Taktzyklen herausmittelt.
Die Frequenzmodulation wird im Allgemeinen durch eine Zusatzschaltung erreicht; hierbei kann im Betrieb jedoch nicht direkt erkannt werden, ob diese Frequenzmodulation ordnungsgemäß ist. Weiterhin kann in einem elektronischen System nicht ohne weiteres erkannt werden, ob tatsächlich ein SSO eingebaut wurde oder z. B. fehlerhafterweise ein Oszillator mit fixer Frequenz. In diesem Fall kann somit eine deutliche EMV-Belastung der Umwelt auftreten, ohne dass dies bei dem Gerät bzw. elektronischen Gerät direkt erkannt werden kann.
Zwar sind grundsätzlich Methoden und Systeme bekannt, eine ordnungsgemäße Frequenzmodulation eines SSO zu überprüfen, z. B. durch eine FM-Demodulation und anschließende Bewertung des Modulationssignals oder durch einen Frequency Spectrum Analyzer. Derartige Maßnahmen sind jedoch aufwendig und erfordern eine umfangreiche Messtechnik. Sie können auch nicht ohne weiteres in eine bereits vorhandene Fertigungsprüftechnik adaptiert werden.
Offenbarung der Erfindung
Gemäß dem erfindungsgemäßen Verfahren sowie der erfindungsgemäßen Vorrichtung werden die Taktzyklen des Taktgebers, insbesondere eines SSO, in einem Mess-Zeitraum gezählt. Die Mess-Zeiträume können insbesondere fest vorgegeben sein, um direkt vergleichbare Werte zu erreichen; grundsätzlich können sie jedoch auch während der Messung angepasst werden; so kann z. B. der Mess-Zeitraum in
Abhängigkeit der ermittelten Modulationsfrequenz nachfolgend angepasst werden. Die in mehreren Mess-Zeiträumen ermittelten Zählwerte bzw. Zykluszählwerte werden nachfolgend verglichen; sie können insbesondere miteinander verglichen werden. Die zu überprüfende Frequenzmodulation sollte somit zu einer Änderung der Zykluszählwerte in aufeinander folgenden Mess-Zeiträumen führen.
Der Erfindung legt hierbei der Gedanke zu Grunde, dass die Modulationsfrequenz eines frequenzmodulierten Taktgebers, insbesondere eines SSO, wesentlich kleiner ist als die Mittenfrequenz des Taktgebers. Erfindungsgemäß werden somit einzelne Taktzyklen bzw. Taktschwingungen innerhalb eines Mess-Zeitraums durch einen Zähler, nämlich den Zykluszähler, gezählt, der insbesondere digital ist und Zykluszählwerte ermittelt. Aufgrund der Frequenzmodulation sollte die in festen Mess- Zeiträumen auftretende Anzahl von Taktzyklen variieren; bei Fehlen eine Frequenzmodulation sollten sich somit feste oder gering schwankende Werte ergeben.
Die Mess-Zeiträume werden vorteilhafterweise durch ein Messsignal mit entsprechender Mess-Frequenz festgelegt. Die Mess-Frequenz sollte zur Erfüllung des Abtast-Theorems vorzugsweise mindestens doppelt so hoch sein wie die Modulationsfrequenz. Sie kann vorteilhafterweise zwei bis sieben Mal so groß sein wie die Mo- dulationsfrequenz. Falls die Mess-Frequenz zu groß gewählt wird, wird die quantitative Ermittlung der Modulationsfrequenz und somit des Spreads bzw. der Streuung wiederum erschwert.
Der Zykluszähler kann insbesondere direkt durch das Messsignal zurückgesetzt wird. Somit ist ein einfacher messtechnischer Aufbau mit einer direkten Ermittlung der unterschiedlichen Zykluszählwerte bzw. Zykluszählerstände möglich, die nachfolgend über mehrere Messzyklen bzw. Mess-Zeiträume hinweg ausgelesen werden, um möglichst den minimalen und maximalen Zykluszählwert zu erreichen. Hierzu können Zwischenspeicher bzw. Zwischen-Puffer eingesetzt werden, die je- weils mit dem höchsten bzw. geringsten ermittelten Zykluszählwert überschrieben werden. Somit können die ermittelten Minimal- und Maximalwerte, z. B. auch durch doubble buffering mittels zusätzlicher Ergebnis-Puffer, nachfolgend ausgewertet werden.
Die Ermittlung bzw. Bewertung kann dann nach einem Bewertungszeitraum erfolgen, der mehrere, z. B. 240 oder 256 Mess-Zeiträume enthält, so dass durch die hinreichende Anzahl die Minimal- und Maximalwerte getroffen worden sein sollten.
Hieraus kann die Streuung bzw. Spread quantitativ ermittelt werden. Weiterhin kann auch die Nominalfrequenz, d.h. im allgemeinen die Mittenfrequenz, ermittelt werden.
Weitere vorteilhafte Ausbildungen ergeben sich z. B. durch Einsatz eines Mess- Anzahl-Zählers zur Zählung der Anzahl der Mess-Zeiträume bzw. Zählerperioden und ggf. eines Überwachungszählers bzw. Watchdog-Zähler. Das Ergebnis kann z. B. binär oder als PWM-Signal ausgegeben und direkt in einem System verwendet werden.
Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung können auf unterschiedliche Weise implementiert werden. Hierbei kann insbesondere eine Implementierung in einer programmierbaren Logikeinrichtung, z. B. einem FPGA oder ASIC erfolgen. Bei einer derartigen Implementierung in einem IC ist ein relativ geringer Hardware-Aufwand bzw. eine geringe Chipfläche erforderlich, die z. B. im Wesentlichen durch den Zykluszähler, die Zwischenspeicher, ggf. Eingangs- und Ausgangs-Flip-Flops, eine Logikschaltung und ggf. eine Taktaufbereitung für das aufzunehmende, zu untersuchende Taktgebersignal ausgebildet sein kann. Gegebenenfalls kann weiterhin auch ein interner Oszillator bzw. Taktgeber zur Erzeugung der Mess-Frequenz vorgesehen sein, z. B. auch ein bereits vorhandenes internes Taktsignal, wobei hier durch z. B. eine interne Schalteinrichtung eine Umschaltung zwischen diesem internen Taktgeber und einem externen Messsignal ermöglicht werden kann. Weiterhin kann die erfindungsgemäße Vorrichtung auch bereits mit dem Taktgeber bzw. SSO zusammen integriert werden.
Weitere Ausbildungen sind als eigenständiges Prüfmittel, bei dem die erfindungs- gemäße Vorrichtung und ggf. weitere Bauelemente auf einem Schaltungsträger montiert sind, sowie z. B. auch als peripheres Modul in einem Mikrocontroller. Die Ausgabe des Messergebnisses ist abhängig von der Implementierungsform bzw. der Produktausprägung.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt ein Modulationsprofil eines Spread Spectrum Oszillators als Frequenz in Abhängigkeit der Zeit;
Fig. 2 zeigt EMV-Frequenzspektren eines Oszillators mit und ohne Frequenzmodulation;
Fig. 3 zeigt ein Blockschaltbild einer FPGA-Implementierung der erfindungsgemäßen Vorrichtung;
Fig. 3a zeigt ein Blockschaltbild einer weiteren FPGA-Implementierung der erfindungsgemäßen Vorrichtung; FFiigg.. 44 zeigt ein Blockschaltbild einer Prüfanordnung, in der die erfindungsgemäße Vorrichtung als eigenständiges Prüfmittel eingesetzt ist;
Fig. 5 zeigt eine Integration des Verfahrens in einem elektronischen System zur Aktivierung/Auswertung lediglich in der Fertigung;
Fig. 6 zeigt eine Integration des erfindungsgemäßen Verfahrens in einer Vor- richtung auf einem Schaltungsträger bei Aktivierung/Auswertung der
Messung online in Betrieb;
Fig. 7 zeigt die Vorrichtung als eigenständiges Bauelement;
Fig. 8 zeigt die erfindungsgemäße Vorrichtung bei Integration mit einem SSO;
Fig. 9 zeigt die Integration mit einem Mikrokontroller; FFiigg.. 1100 zeigt für ein Implementierungsbeispiel die Frequenzmodulation und Details des Messsignals;
Fig. 1 1 der ermittelten Zählerdifferenzen in Abhängigkeit des Mess- Modulati- ons-Frequenzverhältnisses bei Oszillatoren mit unterschiedlichem Spread.
Ausführungsformen der Erfindung
Ein erfindungsgemäßer frequenzmodulierter Taktgeber ist in den gezeigten Ausführungsformen vorzugsweise als SSO, Spread Spektrum Oszillator, realisiert. Figur 1 zeigt das Modulationsprofil eines SSO als Funktion der Frequenz f in Abhängigkeit der Zeit t. Die Mittenfrequenz fjnid ist hierbei fest; um die elektromagnetische Abstrahlung über einen größeren Frequenzbereich zu verteilen, ist gemäß Figur 1 ein Modulationsprofil aufgelegt, wonach f zwischen einem unteren Wert f_min und einem oberen Wert f_max periodisch moduliert wird, z. B. gemäß der gezeigten Drei- eckslinie, d. h. mit linearem Abfall- und Anstieg der Frequenz f zwischen f_min und
f_max. Grundsätzlich sind auch andere Modulationen möglich.
Figur 2 zeigt ein EMV-Frequenzspektrum, d. h. die elektromagnetische Abstrahlung als Intensität I in Abhängigkeit der Frequenz f, im Bereich der neunten Oberwelle von Taktoszillatoren, wobei die Kurve k1 einen Oszillator mit nicht modulierter Frequenz f und die Kurve k2 einen Spread Spektrum Oszillator 1 zeigt. Es ergibt sich eine mit Δe eingezeichnete Reduzierung der Spitzenemission des Spread Spectrum Oszillators 1 gegenüber dem nicht modulierten Oszillator. Außerhalb des Spreads fällt hierbei die in Dezibel (dB) angegebene Intensität I langsam ab.
Figur 3 zeigt die Realisierung des erfindungsgemäßen Verfahrens sowie der erfindungsgemäßen Vorrichtung in einem FPGA (Field Programmable Gate Array) 2, in entsprechend stark vereinfachter Darstellung. Von einem externen SSO 1 wird ein zu untersuchendes Taktsignal mit einer Signalfrequenz f_sso - im folgenden wird auch das Taktsignal direkt als f_sso bezeichnet - aufgenommen; die Signalfrequenz f_sso ist z. B. durch Überlagerung einer Mittenfrequenz fjnid = 33,33 MHz und einer Modulationsfrequenz f_mod= 10 kHz gebildet und weist z. B. einen Spread von +/- 2% auf. Die Gesamtanordnung 10 aus Figur 3 wird somit durch das FPGA 2 und den SSO 1 gebildet. Das zu untersuchende Taktsignal wird zu einer Taktaufberei- tungseinrichtung 3 in dem FPGA 2 gegeben, die ein entsprechend aufbereitetes Taktsignal mit der gleichen Frequenz f_sso ausgibt, das zum einen in den Takt- Eingang 4a eines Flip-Flops 4 und zum anderen in den Takteingang 5a eines (digitalen) Zykluszählers 5 eingegeben wird.
Ein Messsignal m mit der Mess-Frequenz f_m wird in den Eingang 4b des Flip-Flops 4 eingegeben und vom Flip-Flop 4 wiederum als zweites Messsignal mit gleicher Mess-Frequenz f_m ausgeben; das Flip-Flop 4 dient somit lediglich zur Stabilisierung und ist funktionell nicht weiter relevant. Das Messsignal m wird in den Rück- setz-Eingang (Reset-Eingang) 5b des Zykluszählers 5 eingegeben und setzt diesen somit jeweils zurück.
Somit wird die zu untersuchende SSO-Frequenz f_sso - bei dieser Ausführungsform nach entsprechender Aufbereitung in der Taktaufbereitungseinrichtung 3 - in dem Zykluszähler 5 über einen festen Mess-Zeitraum T_m aufgezählt, der durch das hier extern eingegebene Messsignal m mit der Mess-Frequenz f_m bestimmt
wird, das den Zykluszähler 5 jeweils zurücksetzt. Die Mess-Frequenz f_m von z. B. 50 kHz ist hierbei höher, als die Modulationsfrequenz f_mod von 10 kHz, so dass während einer Modulation mehrere Messzyklen bzw. Zykluszählwerte des Zykluszählers 5 ausgelesen werden. Die Zykluszählwerte sind hierbei die Endzählwerte, bevor der Zykluszähler 5 zurückgesetzt wird. Falls tatsächlich eine Modulation vorliegt, d. h. fjmod ≠ 0 ist, liefert der Zykluszähler 5 unterschiedliche Zykluszählwerte als Signal z aus, je nachdem, an welcher Stelle der Oszillator-Modulationskurve in der Zeit-Domaine gesehen, die Zählperiode liegt. Falls keine Modulation vorliegt, sollten diese Werte in den verschiedenen Auslesezyklen bzw. Reset-Zyklen jeweils gleich sein.
Der Zykluszähler 5 gibt seine Zählerstände jedes Mess-Zeitraums T_m als Signal z (Zykluszählwert z) an einen oberen Zwischenspeicher 6 und einen unteren Zwischenspeicher 7. Der obere Zwischenspeicher 6 enthält einen Maximal-Zwischen- Puffer 6a zur Speicherung eines Maximalwertes sowie einen nachgeordneten Ergebnis-Puffer 6b; entsprechend enthält der untere Zwischenspeicher 7 einen Mini- mal-Zwischen-Puffer 7a zur Speicherung eines Minimalwertes und einen Ergebnis- Puffer 7b. Der Maximal- Zwischen-Puffer 6a ist mit dem Wert 0x0000, der Minimal- Zwischen-Puffer 7a mit dem Wert OxFFFF vorinitialisiert. In jedem Mess-Zeitraum T_m werden diese Zwischen-Puffer 6a, 7a mit dem neuen Zykluszählwert z überschrieben, sofern dieser kleiner ist als der augenblickliche Wert im Minimal- Zwischen-Puffer 7a oder größer ist als der augenblickliche Wert im Maximal- Zwischen-Puffer 6a. Die Zwischen-Puffer 6a, 7a werden ebenfalls durch die Taktfrequenz f_sso getaktet.
Nach Ablauf einer zweckmäßigen Anzahl, z. B. 256, von Zählperioden werden die Werte der Zwischen-Puffer 6a, 7a jeweils in dem nachfolgenden Ergebnis-Puffer 6b, 7b gesichert, was als solches als doubble buffering bekannt ist. Hierdurch wird sichergestellt, dass sich die Zwischen-Puffer 6a, 7a von Zählperiode zu Zählperiode verändern können, die Ergebnis-Puffer 6b, 7b aber erst aktualisiert werden, nachdem sich die Zwischen-Puffer 6a, 7a stabilisiert oder eingeschwungen bzw. ihre minimalen bzw. maximalen Zählerstände erreicht haben. Bei der Ausgabe des Ergebnisses werden nur die Ergebnis-Puffer 6b, 7b berücksichtigt, so dass sich eine stabile Anzeige ergibt. Es wird somit ein Bewertungszeitraum aus hinreichend vielen Mess-Zeiträumen gebildet.
Eine Auswerteeinrichtung 8 ist als Logik-Einheit ausgebildet; sie greift auf die Ergebnis-Puffer 6b, 7b zurück und gibt ein Ergebnis in einen Ausgangs- Speicher, z. B. einem Ausgangs-Flip-Flop 9, das nachfolgend das Ausgangssignal S2 als Status- Ausgangssignal ausgibt. Auch das Ausgangs -Flip-Flop 9 und die Auswerteeinrichtung 8 werden durch die Taktfrequenz f_sso getaktet.
Weiterhin kann gemäß Fig. 3a ein Mess-Anzahl-Zähler 13 vorgesehen sein, der die Anzahl der Mess-Zeiträume T_m, d.h. der Zählerperioden), zählt und somit zur Fest- legung des Bewertungszeitraums dient. Nach einer zweckmäßigen Anzahl an Mess- Zeiträumen T_m, z.B. 256, haben sich die Zwischen-Puffer 6, 7 stabilisiert bzw. eingeschwungen und korrelieren mit der minimalen bzw. maximalen Frequenz des SSO 1 , so dass die Differenz der gepufferten Min- und Max-Werte Zmin und Zmax des Zykluszählers 5 mit dem Spread des SSO 1 korrelieren.
Weiterhin korreliert bei einem SSO 1 mit mittiger Modulation, d.h. Center Spread Modulation, der Mittelwert [(Zmin + Zmax)/ 2] mit der Mittenfrequenz fjnin, die somit die Nominalfrequenz darstellt. Bei einer Downspread-Modulation entspricht Zmin der Nominalfrequenz, bei einer Upspread-Modulation entspricht der Maximalwert Zmax der Nominalfrequenz. Der Mess-Anzahl-Zähler 13 dient dafür, die ersten z.B. 16 Zykluszählwerte zu ignorieren, um Einschwingvorgänge des Messsignals m zu vermeiden. Weiterhin dient der Mess-Anzahl-Zähler 13 dafür, die Zeit/ Messproben festzulegen, innerhalb derer sich die Zwischen-Puffer 6a, 7a auf Ihre Max-/Min- Werte Zmin, Zmax stabilisieren.
Weiterhin ist vorteilhafterweise ein Watchdog-Zähler (Überwachungszähler) 1 1 vorgesehen, der ebenfalls die Anzahl der SSO-Taktzyklen zählt und mit der Signal- Flanke des Messsignals m wieder zurückgesetzt wird. Der Watchdog-Zähler 1 1 zählt, im Falle eines fehlenden Messsignals m, im Gegensatz zu dem Zykluszähler 5 lediglich bis zu seinem Höchstwert und bleibt dann bei seinem max. Zählerwert stehen. So kann leicht festgestellt werden, ob ein erwartungsgemäßes Messsignal vorhanden ist. Gleichfalls kann der Wert dieses Watchdog-Zählers 1 1 bzgl. eines gültigen Wertebreiches überprüft werden. Hierbei wird vorzugsweise eine zweckmäßige Hysterese angewandt, die eine Toleranz des Messsignal m berücksichtigt.
Alternativ zu den oben genannten Zahlenwerten kann z. B. auch eine Mittenfrequenz f_mid = 55 MHz mit +1-2% Spread, eine Mess-Frequenz von fm = 100 kHz und eine Modulationsfrequenz f_mod von z. B. 20 kHz vorgesehen sein, wodurch Zählerstände von etwa 500 erreicht werden.
Figur 4 zeigt eine Prüfanordnung 12, in der ein eigenständiges Prüfmittel 14 ausgebildet ist, mit dem eine elektronische Vorrichtung 16, die einen hier angedeuteten SSO 17 aufweist, von extern untersucht werden kann. Die elektronische Vorrichtung 16 kann z. B. als Schaltung mit einem Schaltungsträger 20, z. B. einer PCB bzw. Leiterplatte, dem SSO 17 und entsprechenden weiteren Bauelementen ausgebildet sein. Es werden - in an sich bekannter Weise - über Kontaktiermittel 18, 19, z. B. Nadeladapter 18, 19, Kontaktierungen ausgebildet zum Abgriff der Signale aus der Vorrichtung 16 und die Signale somit von dem Prüfmittel 14 ausgelesen. Das selbständige Prüfmittel 17 weist z. B. einen Leistungsanschluss 14a, einen Eingang 14b für ein externes Messsignal m2, einen Masseanschluss 14c und einen Datenausgang 14d zur nachfolgenden Auswertung über eine Standardprüftechnik 22, z. B. eine weitere Recheneinheit 22, auf. Das Prüfmittel 14 weist hierbei ein FPGA 24 oder auch eine andere programmierbare Schalteinrichtung, z. B. ein ASIC 24, sowie weiterhin einen internen Taktgeber 25, insbesondere Oszillator 25, zur Ausgabe ei- nes internen Messsignals m1 auf, wobei das FPGA 24 wahlweise über ein externes Umschaltsignal (Steuersignal) S4, das eine Schalteinrichtung 54 umschaltet, zwischen diesem internen Messsignal m1 und dem externen Messsignal m2 umgeschaltet werden kann. Als interner Taktgeber 25 kann z. B. eine bereits im System vorhanden zweiter Taktquelle mit fixer Frequenz dienen, z. B. von einem zweiten Oszillator, gegebenenfalls mit Frequenzteilung mit einer PLL, die z. B. in dem FPGA 24 bereits vorhanden ist.
Somit kann mit dem selbständigen Prüfmittel 14, das z. B. als Prüfgerät mit Gehäuse ausgebildet sein kann, die elektronische Vorrichtung 16 z. B. bei der Endprüfung bzw. Abnahme in der Fertigung, untersucht werden. Als Ausgangssignal S2 kann aus dem Ausgang 14d z. B. ein Oszillator-Status-Ausgangssignal oder auch ein PWM-kodiertes Spread-Signal ausgegeben werden.
Das Umschalten zwischen dem externen Messsignal m2 und dem internen Mess- signal m1 kann hier bei der zusätzlichen Überprüfung des internen Messsignals m1
dienen, oder auch der wahlweisen Verwendung, wenn kein externes Messsignal m2 zur Verfügung steht.
Figur 5 zeigt die Integration des erfindungsgemäßen Verfahrens in einer elektroni- sehen Vorrichtung 26, die einen Schaltungsträger 27, z. B. ein PCB bzw. eine Leiterplatte und auf dem Schaltungsträger 27 montiert einen MikroController 28, einen Oszillator 30 mit einem festen Takt zur Ausgabe eines internen Messsignals m1 , ein FPGA 32 oder anderes entsprechendes Bauelement und den SSO 34 aufweist, wobei die Bauelemente 28, 30, 32, 34 entsprechend als integrierte Schaltungen aus- gebildet sind. Das FPGA 32 kann hierbei entsprechend dem FPGA 10 von Figur 3 aufgebaut sein. Auf dem Schaltungsträger 27 sind weiterhin Kontaktflächen 36, 37, 38 zum Abgriff durch ein externes Prüfgerät 40 vorgesehen, an das eine Auswerteeinrichtung 42 für eine Standardprüftechnik angeschlossen ist. Die Kontaktfläche 37 dient der Zuführung des Messsignals m von der Prüfeinrichtung 40 und die Kontakt- fläche 38 zur Eingabe eines Initialisierungssignals in von der Prüfeinrichtung 40 zur Initialisierung der Messung. An der Kontaktfläche 36 kann z. B. das Ausgangssignal des FPGA 32 als Status-Output, z. B. als Binär-Signal oder PWM-Signal, ausgeben werden.
Fig. 6 zeigt eine elektronische Vorrichtung 44, die sich von der Vorrichtung 26 aus Figur 5 bei ansonsten gleicher oder entsprechender Funktionalität darin unterscheidet, dass das Prüfgerät bzw. die Prüfeinrichtung 40 und die Auswerteeinrichtung 42 aus Figur 5 bereits im FPGA 132 mit integriert sind, so dass die Aktivierung und Auswertung der Messung direkt online beim Nutzer, d. h. später im Feld für eine je- derzeitige Funktionsüberprüfung, durchgeführt werden kann. Hierbei kann in Figur 6 ein Ausgangssignal S6 von dem Mikrocontroller 28 nach außen ausgegeben werden, z. B. über einen Daten-Bus 29; bei Anwendung in einem Fahrzeug z. B. den fahrzeuginterne CAN-Bus 29. Das FPGA 132 gibt somit das Ausgangssignal S2, z. B. als Oszillator-Statussignal an den Mikrocontroller 28, der das entsprechende Ausgangssignal S6 nach außen gibt. Weiterhin kann das FPGA 132 einen binären Status-Ausgang 31 aufweisen, um direkt eine extern anzuschließende Anzeigeeinrichtung, insbesondere eine Signal-Lampe 46, zur direkten Anzeige einer Funktionsüberprüfung ansteuern, z. B. mit Lampenansteuerung bei ordnungsgemäßem Zustand. Somit kann durch die Signal-Lampe 46 eine direkte Anzeige der Funkti- onsfähigkeit und/oder durch das Ausgangssignal S6 auch eine Fehlermeldung über
ein bereits vorhandenes User-Interface erfolgen.
In Figur 5 und 6 kann das Messsignal m nicht nur als Reset-Signal für das FPGA 32 bzw. 132, sondern wie gezeigt auch als Taktsignal für den Mikrocontroller 28 und ggf. weitere Bauelemente genutzt werden.
Figur 7 zeigt eine Realisierung in einer erfindungsgemäßen Test- und Auswerteschaltung 52, die auf einem Halbleiter-Bauelement integriert ist. Weiterhin kann ein interner Oszillator 53 integriert sein, wobei eine Schalteinrichtung 54 zwischen ei- nem von dem Oszillator 53 ausgegebenen internen Messsignal m1 und einem ggf. anzulegenden externen Messsignal m2 umschaltet. Das zu prüfende SSO-Signal mit der Frequenz f_sso wird in einen Eingang 50a eingegeben, das externe Messsignal in einen Eingang 50b; weiterhin kann das Umschaltsignal S4 zum Umschalten zwischen dem internen Messsignal m1 und dem externen Messsignal m2 über einen Eingang 50c eingegeben werden; weiterhin sind ein Eingang 5Od für die
Spannungsversorgung, ein Masseanschluss 5Oe und ein Ausgangsanschluss 5Of zur Ausgabe eines Oszillator-Status-Ausgangssignals S2 vorgesehen. Die Funktionalität der integrierten Schaltung 50 entspricht somit im Wesentlichen derjenigen des eigenständigen Prüfmittels 14 aus Figur 4.
Figur 8 zeigt die erfindungsgemäße Test- und Auswerteschaltung 52 zusammen mit dem SSO 1 in einem Halbleiter-Bauelement 60 integriert, d. h. als gemeinsame integrierte Schaltung 60. Somit ist gegenüber Figur 7 in der integrierten Schaltung ergänzend der SSO 1 vorgesehen. Hierbei kann z. B. lediglich das vom Oszillator 53 erzeugte interne Messsignal m1 verwendet werden. Die integrierte Schaltung 60 weist somit einen Eingangsanschluss 6Od zur Spannungsversorgung (Power), einen Enable-Eingang 60a, einen Taktausgang 60b, einen Masseanschluss 60c sowie einen Oszillator-Status-Ausgang 6Oe zur Ausgabe des Status-Ausgangsignals S2 auf. Somit wird die Erfindung hier als Zusatzmodul in einem Oszillator-IC 60 ausge- bildet.
Figur 9 zeigt eine weitere Ausführungsform, bei der die erfindungsgemäße Vorrichtung als peripheres Modul in einem Mikrocontroller 90 integriert ist. Hierbei sind an den internen Daten-Bus 91 des Controllers 90 zunächst einige übliche Einrichtun- gen angeschlossen, insbesondere ein EEPROM 92, ein Timer/Counter bzw. Zähler
93, eine ALU (arithmetic logic unit) 94, ein SRAM 95, ein Programmzähler 96, ein Flash-Programmspeicher 97, ein Befehlsregister (Instruction Register) 98, ein Befehlsdecoder 99 zur Ausgabe von Steuersignalen S10, eine Eingabe- Ausgabeeinrichtung (IO) 100, eine Interrupt-Einheit 101 , einen Analog-Komparator 102, ein Steuerregister 103, ein Statusregister 104 sowie ein universelles serielles Interface 105, ein general purpose register 11 1 sowie ggf. weitere übliche Einrichtungen eines MikroControllers. Erfindungsgemäß ist hierbei ergänzend ein SSO- Überprüfungsmodul 1 10 vorgesehen, das funktionell im Wesentlichen dem IC 50 aus Figur 7 entspricht; wahlweise kann hier der interne Oszillator 53 vorgesehen sein, oder auch ein anderes im Mikrocontroller vorhandenes Taktsignal aufgenommen werden. Das zu untersuchende SSO- Taktsignal kann zum einen über einen internen SSO des Mikrocontroller 90 oder von einem externen SSO über einen Takteingangsanschluss 120 eingegeben werden.
Figur 10 zeigt hierbei eine Implementierung zur Überwachung des Messsignals m mit einem "Watchdog"-ähnlichen Zähler, der die Anzahl der SSO- Zyklen zyklisch von A oder C an zählt und bei seinem maximalen Zählerwert stoppt, falls er bei A oder C nicht gleich wieder zurückgesetzt wird. Der Zeitraum von A bis C bildet somit den Messzeitraum T_m.
Die Zählerbreite in [bit] kann zum Beispiel ausgelegt werden als log{[spread*(f_m-f_mod)+2*f_mid*f_R]/[2*(f_m)2]}/log(2)
Zum Zeitpunkt A oder C wird der Watchdog-Zähler zyklisch zurückgesetzt. Falls Messsignal m fehlt, läuft der Watchdog-Zähler über. Dies wird erkannt und als Fehler weiterverarbeitet und im Ergebnis oder der Ergebnisausgabe berücksichtigt. Zum Zeitpunkt A oder C wird der Watchdog-Zählerstand bzgl. eines Gültigkeitsbereiches inklusive Hysterese geprüft.
Figur 1 1 zeigt in einem Diagramm die Zählerdifferenz Diff als Funktion des Frequenzverhältnisses R, das sich als Verhältnis der Mess-Frequenz f_m zu der Modulationsfrequenz f_mod ergibt, für drei Oszillatoren mit unterschiedlichem Spread, nämlich gemäß Kurve d1 mit 2% Spread, d2 mit 1% Spread und d3 = 0,5% Spread. Die Kurven flachen somit für größere Werte von R ab, so dass ein kleiner Wert von R, am besten zwischen 2 und 7, gewählt werden sollte. Vorzugsweise ist die Mess- Frequenz f_m eine nicht-ganzzahlig Vielfache von f-mod, um hierdurch zu errei-
chen, dass die Mess-Zeiträume T_m jeweils unterschiedliche Bereiche der Modulationszeiträume erfassen, d.h. die Anfangs- und Endzeitpunkte der Mess-Zeiträume T_m nicht immer in den gleichen Phasenwerte der Modulationszeiträume liegen.