EP1554854A1 - Verfahren und vorrichtung zur fehlerkorrektur von multiplex-signalen - Google Patents

Verfahren und vorrichtung zur fehlerkorrektur von multiplex-signalen

Info

Publication number
EP1554854A1
EP1554854A1 EP03808719A EP03808719A EP1554854A1 EP 1554854 A1 EP1554854 A1 EP 1554854A1 EP 03808719 A EP03808719 A EP 03808719A EP 03808719 A EP03808719 A EP 03808719A EP 1554854 A1 EP1554854 A1 EP 1554854A1
Authority
EP
European Patent Office
Prior art keywords
signal
partial
phase
signals
partial signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03808719A
Other languages
English (en)
French (fr)
Inventor
Alfonso Troya
Milos Krstic
Koushik Maharatna
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Publication of EP1554854A1 publication Critical patent/EP1554854A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0204—Channel estimation of multiple channels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2675—Pilot or known symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03414—Multicarrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/022—Channel estimation of frequency response

Definitions

  • the OFDM (Orthogonal Frequency Division Multiplex) multi-carrier method is now widely used. It is used for digital radio (Digital Audio Broadcasting, DAB), digital television (Digital Video Broadcasting, DVB) and for local radio networks (High Performance Local Area Network, Hiperlan).
  • DAB Digital Audio Broadcasting
  • DVB Digital Video Broadcasting
  • DVB Digital Video Broadcasting
  • local radio networks High Performance Local Area Network, Hiperlan
  • OFDM differs from single-carrier methods in that the flow of information is not transmitted over a single carrier, but over a number of sub-carriers.
  • a frame to be transmitted is divided into a number of symbols. Each symbol contains a number of data, which are distributed in different subcarriers from the transmitter to the receiver. A certain frequency spacing is maintained between the subcarriers.
  • the orthogonality of the subcarriers is achieved by orthogonally coded digital modulation. The orthogonality of the subcarriers ensures that they can be distinguished even in the case of a spectral overlap.
  • pilot subcarriers hereinafter also referred to as pilot channels, are provided for the transmission of pilot symbols.
  • the pilot symbols contain information which is known to the recipient from the outset.
  • Pilot subcarriers are generally used for channel estimation.
  • the channel attenuation of the various subcarriers, which are also referred to as subchannels, is determined with the aid of interpolation of the received values of the pilot subcarriers.
  • the "IEEE 802.11a" and “Hiperlan / 2" standards for wireless communication in networks in the 5 GHz frequency range do not allow the pilot channels to be used for channel estimation.
  • the correct decoding of OFDM signals on the receiver side depends in a sensitive way on the performance of the synchronization unit of the receiver.
  • the synchronization unit is responsible for the detection of incoming frames and for the estimation and correction of possible frequency offsets (frequency offsets). Frequency offsets produce errors that lead to incorrect decoding of the received signal.
  • WO 01/20863 A1 describes a method and a device for the receiver-ready correction of a phase error of the received signal in the time domain.
  • a phase estimation circuit is provided which has two phase-locked loops.
  • the correction of a phase error in the time domain has the disadvantage of a large delay in the signal.
  • the use of phase-locked loops for phase estimation also means a great outlay on circuitry.
  • an FFT unit receives the received signal with the help of a Fast Fourier Transform (FFT) transformed into a frequency spectrum that can be broken down into subcarriers.
  • FFT Fast Fourier Transform
  • a synchronization unit also decides on the start time from which the incoming signal is subjected to an FFT
  • phase errors are contained in the equalized signal. This causes errors in the decoding, which can lead to the breakdown of a data communication.
  • the invention is based on the technical problem of specifying a fast method for reducing a phase error of a received signal caused by at least one error source and an appropriately designed device for carrying out the method.
  • the problem is solved by a method for reducing a phase error, caused by a plurality of error sources, of a signal, which is present in a digital frequency representation in the form of a sequence of a plurality of digital partial signals, which are assigned to a number of subcarriers (k) of a carrier, with each Steps executed in partial signal:
  • the step of equalization comprises a step of at least partially eliminating an accumulation of a phase error of the partial signal caused by a sampling frequency error via the sequence of the partial signals, such that the accumulation is negligible.
  • the step of estimating comprises a step of detecting a plurality of predetermined pilot signals and a step of determining a phase correction factor on the basis of the detected pilot signals, at least one multiplication operation being carried out with the sole help of shifting and adding operations.
  • the method according to the invention is based on an analysis of the responsible error sources for the phase errors remaining after the synchronization and Fourier transformation in an OFDM receiver.
  • the structure of a typical OFDM receiver according to the prior art is first described below with reference to FIG. 1.
  • the essential sources for the remaining phase errors are then explained with reference to FIGS. 2 and 3.
  • FIG. 1 shows a simplified block diagram of an OFDM receiver known per se in the form of a heterodyne radio frequency down converter 10, hereinafter referred to as down converter.
  • the down converter 10 has an antenna 12. Downstream of the antenna is a bandpass filter 14 and a low-noise preamplifier 16 (low-noise amplifier, LNA).
  • LNA low-noise amplifier
  • a first mixer stage which is connected on the input side to the output of the preamplifier, has a frequency mixer 18 and a local oscillator 20.
  • the frequency of the oscillation emitted by the local oscillator 20 is the difference between the carrier frequency f c of the oscillation received by the down converter on its antenna and an intermediate frequency (IF) f, F.
  • the frequency mixer multiplies the filtered and preamplified signal by the frequency of the local oscillator 20. Due to inaccurate tuning in the local oscillator 20, a frequency offset of the frequency of the local oscillator 20 of ⁇ f ⁇ can occur. This is illustrated below with reference to FIG. 2.
  • a channel filter 22 is connected downstream of the local oscillator 20.
  • the channel filter 22 is a bandpass filter whose pass band is a frequency band of ⁇ 10 MHz around the intermediate frequency.
  • the output of the bandpass filter is connected to a second mixer stage which has a second and a third mixer 24 and 26, to which the output signal of the bandpass filter is fed in parallel. Both mixers 24 and 26 are connected at their second input to a second local oscillator 28 which is tuned to the intermediate frequency fi F. Between the output of the local oscillator 28 and the third mixer 26, a phase shifter 30 is provided, which causes a phase shift in the oscillation of the local oscillator 20 by 90 °.
  • the second mixer stage achieves a downconversion of the signal, which frees the signal from the frequency components of the intermediate frequency.
  • the phase-shifted mixing in the parallel mixers 24 and 26 results in a separation of the real and imaginary components of the signal, as a result of which the phase position of the signal oscillation can be determined.
  • the low-pass filter (LPA) 32 and 34 connected downstream of the mixers 24 and 26 provide anti-aliasing, ie smoothing of the signal components.
  • analog-to-digital converters (ADC) 36 and 38 are provided, which are clocked in parallel by a sampling oscillator (sampling dock) 40.
  • the sampling frequency is f s .
  • the accuracy of the sampling frequency is ⁇ f S ⁇ .
  • the frequency f of the oscillation of the first local oscillator 20 is plotted on an abscissa 50.
  • an ordi- nate 52 the amplitude of the vibration.
  • the ideal frequency spectrum of the local oscillator (LO) is shown at an abscissa position f L o. It has the form of a delta function, which is shown here in the form of an arrow 54. This means that the ideal frequency of the local oscillator is exactly the difference between the carrier frequency f c and the intermediate frequency f
  • a line shape 56 the maximum of which can be found on the abscissa at the position f L o + f ⁇ , represents the real frequency spectrum of the local oscillator 20. Due to an incorrect estimate of the carrier frequency, the maximum of the line shape 56 is shifted relative to the ideal frequency spectrum. The line shape is further broadened by phase noise.
  • FIG. 3 shows, based on three symbols selected as an example, the remaining (residual) phase error ⁇ ⁇ rror , which remains in its partial signals following a synchronization and Fourier transformation of a symbol output by the step-down converter of FIG. 1.
  • the diagram in FIG. 3 shows the dependence of the remaining phase error on the order number of the partial signals using three examples.
  • Each symbol of a frame is transmitted in the OFDM scheme in the form of partial signals on the specified number of subcarriers.
  • Each subcarrier i is a predetermined frequency interval with a center frequency f
  • the abscissa division of FIG. 2 is not shown exactly to scale.
  • ordinal numbers from -26 to +26 correspond to a total of 52 partial signals.
  • the ordinal number 0 has not been assigned.
  • pilot signals Previously known information that is not related to the useful information is transmitted as a pilot signal.
  • the pilot signals have the ordinal numbers -21, -7, +7 and +21 in one symbol.
  • the basic analysis for the present invention shows the following main sources of error for phase errors in the Fourier-transformed signal: 1. Phase variations due to an incorrect estimate of the frame timing.
  • the resolution when determining the sample is strongly dependent on the sampling interval (hereinafter also the sampling interval).
  • the sampling interval is the reciprocal of the sampling frequency (sampling frequency).
  • the timing error can be a multiple of the sampling interval.
  • the estimate is therefore ⁇ 0.5 T S) where T s is the sampling time.
  • a timing error will appear as a linear phase error on the receiver side after performing the FFT. This timing error is the same for all OFDM symbols in the same frame. Therefore, all symbols of a frame are influenced in the same way by a linear phase component:
  • ⁇ u (k) ⁇ ⁇ k / N, (1)
  • K denotes the frequency at the output of the FFT in the digital domain, ⁇ / ⁇ (A;) the phase error and N the total number of subcarriers.
  • the local oscillator When the received radio frequency signals are converted back, the local oscillator (LO) is not exactly tuned to the expected frequency.
  • This frequency offset can be estimated using preamble symbols provided in each frame. However, since this operation is performed in the digital domain, the estimate is not accurate. In addition to thermal noise, due to the limited number of bits that represent the preamble symbols that are used to represent the frequency offset, there is also digital noise that affects the estimate.
  • the frequency offset is usually specified with reference to the frequency spacing in OFDM-Sche a.
  • a frequency offset f ⁇ of 200 kHz is accordingly given as a frequency offset of 0.64.
  • a good synchronization unit estimates the frequency offset with an error of ⁇ 0.001 (normalized). This small remaining frequency error occurs in the
  • OFDM symbol as a constant phase after performing the FFT.
  • the error accumulates from symbol to symbol and therefore creates a large phase shift after a number of symbols.
  • phase noise Due to the phase noise, the signal generated by the local oscillator will be broadened in the frequency domain.
  • ICI inter-carrier interference
  • CPE common phase error
  • the CPE grows with a decreasing number of subcarriers.
  • CPE is therefore the limiting factor in systems according to the standards IEEE 802.11a and Hiperlan / 2, where only 64 subcarriers are used.
  • the correlation of the phase shifts over different symbols is very low with the CPE. Therefore there is no linear prediction method.
  • sampling frequency does not exactly match the expected frequency in a real system. Rather, it will have an error f S ⁇ that occurs in parts per Million (ppm) of the original sampling frequency is measured, so at a sampling rate of 20 MHz with a frequency error of ⁇ 20 ppm the actual sampling frequency will be in the range of 20 MHz ⁇ 400 Hz.
  • i denotes the atomic number of a symbol, and c, are constants, rn, the slope, c, a frequency-independent phase shift.
  • ⁇ denotes the proportion caused by the error of the sampling frequency
  • ⁇ can be positive or negative, depending on whether the actual sampling frequency is larger or smaller than the expected value. This proportion of errors increases with the ordinal number i of the respective symbol. So it accumulates from symbol to symbol.
  • the coefficient c can be represented as
  • ⁇ is the proportion of the common phase error CPE for the symbol in question and c 0 is the phase error which is caused by the frequency offset of the carrier frequency. This error accumulates from symbol to symbol.
  • the step of equalization therefore comprises a step of at least partially eliminating an accumulation of a phase error of the partial signal caused by a sampling frequency error via the sequence of the partial signals, such that the accumulation is negligible. Due to this measure, the phase error caused by the sampling frequency can be neglected when correcting the remaining phase error.
  • the step of estimating comprises a step of detecting a plurality of predetermined pilot signals and a step of determining a phase correction factor on the basis of the detected pilot signals, at least one multiplication operation being carried out with the aid of shifting and adding operations alone.
  • Shift and add operations are particularly simple operations with digital data that can be performed at high speed.
  • phase correction factor is closely linked to the aforementioned method steps.
  • the possibility of neglecting the phase error caused by the sampling frequency creates the prerequisite for simplifying the estimation of the phase error in such a way that its mathematical calculation is at least predominantly, in a particularly preferred embodiment described below, even completely based on the implementation of shifting and adding operations can be reduced using the predetermined pilot signals.
  • the method according to the invention accordingly achieves a high speed in the determination of the phase error compared to known methods.
  • Replacing a multiplication operation with shifting and adding operations creates speed advantages over known methods.
  • the delay caused by the use of such a method of processing the received signal is particularly small. This is particularly important for communication processes via wireless channels.
  • the method according to the invention is particularly suitable for use within the framework of the IEEE 802.11 and Hiperlan / 2 standards.
  • it is based on the assumption that the subcarriers are not subject to major changes from symbol to symbol, as is the case with a maximum speed of 3 m / s for mobile transmitters and receivers.
  • the step of equalization includes a step of dividing the partial signal by a complex second signal, which has the phase of the partial signal preceding in the sequence of the partial signals.
  • ⁇ i + ⁇ (/ e) (m 0 + ( ⁇ + l) - ⁇ ) - k + ( ⁇ + l) -c 0 + ⁇ i + 1 (6)
  • phase error r ⁇ caused by the sampling error increases with increasing atomic number i in the sequence of the partial signals.
  • the phases are subtracted by complex division.
  • phase shifts are therefore not dependent on the atomic number i. This means that the accumulation of the phase error due to the sampling frequency can be eliminated by dividing the current complex signal by a second complex signal if this second complex signal contains the phase information of the signal preceding the sequence.
  • the determination of the second signal is the content of the channel estimate.
  • the second signal is preferably the frequency response function of the assigned subcarrier.
  • the frequency response function of the subcarrier contains information about the attenuation and the phase shift of the subcarrier. In this way, a phase correction can be carried out in the step of equalization, which makes it possible to largely eliminate the phase error which is caused by an incorrect estimate of the sampling frequency.
  • a step of determining the frequency response function on the basis of a preceding partial signal in the sequence of the partial signals is preferably provided for each partial signal with the exception of the pilot partial signals.
  • the cyclically repeated determination of the frequency response function is based on the knowledge that the accumulation of the phase error due to the sampling frequency deviation can best be prevented by determining the current phase shift on the channel. In principle, it is also conceivable not to determine the frequency response for each partial signal but, for example, only for every second partial signal and to use an interpolated signal in the meantime. However, this does not completely remove the accumulation and the quality of the phase correction deteriorates. As a result, the error rate during decoding is increased.
  • the step of determining the frequency response function preferably comprises dividing the partial signal preceding in the sequence by a third signal, the third signal representing the equalized, phase-corrected and decoded and subsequently recoded partial signal preceding the sequence.
  • the third signal thus represents the preceding partial signal, which has been corrected from all errors.
  • the attenuation of the subcarrier can be derived from the magnitude of the quotient and the phase shift of the subcarrier from the phase of the quotient.
  • the phase shift can be determined by subtracting the arc tangent of the quotient from the imaginary part and the real part from the phase of the quotient.
  • subcarriers are preferably provided in the method according to the invention. This corresponds to the number of subcarriers in the standards IEEE 802.11a) and Hiperlan / 2.
  • pilot subcarriers are preferably also corresponding to those mentioned
  • the pilot subcarriers in this embodiment are ordinal numbers -21, -7, 7 and 21 assigned.
  • the step of estimating comprises a step of calculating the following parameters based on the pilot signals:
  • P. 2 ⁇ , P. 7 , P +7 , P +2 ⁇ pilot signals and 9th and 3m denote the operation of the real part or imaginary part determination.
  • the signal of the pilot channels can be represented as follows:
  • Equation (12) disregards changes in amplitude in the channel. Only phase changes are taken into account.
  • the step of estimating comprises a step of storing the parameters 2 ⁇ poSin ( ⁇ o) and (-2 ⁇ pocos ( ⁇ o)) in a first register in each case.
  • the phase component on the relevant subcarrier due to the remaining phase errors can be represented as follows:
  • the phase correction factors of subsequent partial signals can also be determined without multiplications.
  • the step of correcting after the step of “multiplying” described above comprises a step of inverting the content of the first register, a step of adding the inverted content of the first register and the content of the second register , and a step of overwriting the second register with the calculated sum.
  • phase correction factors which immediately follow a pilot signal from the atomic number: D *. 2 o, D * - 6 , D * + ⁇ , D * +8 and D * +22 . In these cases there is a "sampling hole" from a partial signal. These phase correction factors are therefore determined as follows:
  • a phase correction unit comprising a first signal input and a computing unit for determining a complex phase correction factor with the aid of arithmetic operations, which include multiplication.
  • a second signal input is provided, to which the computing unit is connected, and at least one multiplication operation in the form of at least one shift operator is implemented in conjunction with at least one adder.
  • a second signal input is provided for detecting pilot signals.
  • phase correction unit enables the phase of a partial signal to be corrected quickly, as was described above in connection with the method according to the invention.
  • advantages of the device reference is therefore expressly made to the description of the method aspect of the invention.
  • All multiplication operations are preferably implemented in the form of at least one shift operator in conjunction with at least one adder.
  • the example of multiplication by a factor of 26 was explained above.
  • the computing unit is preferably designed to determine the parameters of equations 21, 22, 26 and 27 with the signals (P. 2 ⁇ , P-, P + 7, P + 21) received via the second signal input.
  • a separate, appropriately designed parameter calculation circuit is preferably provided for determining each of the parameters.
  • FIG. 1 is a simplified block diagram of a step-down converter according to the prior art
  • Fig. 2 is a diagram illustrating a frequency offset
  • Fig. 4 is a block diagram of an embodiment of an OFDM receiver
  • FIG. 5 is a detailed block diagram of the OFDM receiver of FIG. 4.
  • FIG. 6 is a detailed block diagram of the phase correction unit of FIG. 5, and
  • FIG. 7 shows a detailed block diagram of the accumulator from FIG. 6.
  • the OFDM receiver 70 has a unit 72 for extracting cyclic prefix signals from the received signal. This is followed by an FFT block 74 which performs a fast Fourier transformation.
  • the output of the FFT block 74 is connected on the one hand to an equalization block 76, which is also referred to below as an equalizer.
  • the output of the FFT block 74 is connected to a channel estimation block 78, the output of which in turn is fed to the equalizer 76.
  • the output of the equalizer is connected to a phase correction block 80, which in turn communicates with a block 82 for mapping and forward error correction (FEC).
  • FEC mapping and forward error correction
  • FIG. 5 shows a detailed block diagram of the OFDM receiver 70. Fewer details than in FIG. 4 are only shown at the input of the OFDM receiver 70.
  • the unit 72 is combined with a synchronizer and the FFT block in a single block 84.
  • the block 82 from FIG. 4 comprises components known per se: a soft demapper 82, a deinterleaver 88 and a soft viterbi decoder 90.
  • the output of the soft viterbi decoder 90 is fed back to an encoder 92, to which an interleaver 94 and a mapper 96 are connected downstream.
  • a zero-forcing estimator 98 is connected to the mapper 98.
  • a buffer memory 100 is connected downstream of it.
  • the buffer memory 100 has a write controller 102, an S-RAM memory 104 and a read controller 106.
  • a first sign unit 108 is provided between the output of the FFT block 74 and the write control 102 for correcting the sign of reference signals. Furthermore, a buffer memory is provided between the output of the FFT block and the zero-forcing estimator 98 in order to achieve a defined delay in data which are sent from the FFT block 74 to the zero-forcing estimator 98. Finally, a second sign unit 112 is provided between the buffer memory 110 and the write controller 102, which sets the sign of pilot signals positive, regardless of the sign with which they are present at the input.
  • the mode of operation of the OFDM receiver 70 is described in more detail below.
  • the channel estimate is first explained in more detail in block 78.
  • the standards IEEE802.11a and Hiperlan / 2 are used as a basis for the structure of the received signals.
  • the first symbol received by the synchronizer 84 is the reference symbol H R E F M-
  • the reference symbol is derived from the long preamble symbols. This symbol is used by the recipient as a reference because the data transmitted therein are known to the recipient from the outset.
  • FFT block 74 The order of the subcarriers is established in FFT block 74. A total of 52 signals are stored.
  • the equalizer 76 calculates the quotient of the SIGNAL symbol and the symbol that is stored in the buffer memory 100.
  • the symbol equalized by the equalizer 76 is then phase corrected in the phase correction block 80, completely demodulated and finally decoded.
  • the bits decoded from the SIGNAL symbol in Viterbi decoder 90 provide information about the rate and number of bytes received in the current frame.
  • the SIGNAL symbol is not read into the feedback loop beginning with encoder 92.
  • the first DATA symbol (symbol # 1) that is received after the SIGNAL symbol is then again corrected in the equalizer 76 with the channel estimate that is contained in the buffer memory 100.
  • the symbol output by the equalizer is phase corrected, demodulated and then decoded.
  • the bits present at the output of the Viterbi decoder, which correspond to symbol # 1, are fed back into the channel estimation block 78.
  • channel estimation block 78 the bits are first recoded and then modulated.
  • the complex signals X (i-1, k) obtained are compared with the complex signals that were present for the same symbol in the stage before the equalization in the equalizer. This comparison is a division. This form the channel estimate therefore represents a zero-forcing estimate. This channel estimate is stored in the buffer memory 100.
  • the channel estimate obtained in this way receives the information about the remaining phase error because the data in the feedback branch has no phase errors.
  • the next received symbol is treated in the same way as the previous one, starting with the equalization in the equalizer 76.
  • phase correction in the phase correction block 80 is explained in more detail below with reference to FIG. 6.
  • the structure of the phase correction block 80 is first described.
  • the phase correction block 80 has a switch 120 which is controlled by a switch controller 122.
  • the "upper" position of the switch according to FIG. 6 provides a conductive connection with a unit 124, which forwards the real and imaginary parts of the received signal separately into two parallel processing branches, which are described below.
  • the real part is forwarded to two parameter circuits 126 and 130.
  • the first parameter circuit 126 determines the parameter cos ⁇ 0 according to equation 8.
  • the second parameter circuit 130 determines the parameter according to 2 ⁇ rp 0 sin ⁇ 0 according to equation 10.
  • the imaginary part is fed in parallel to a third and fourth parameter circuit 128 or 132.
  • the third parameter circuit 128 determines the parameter sin ⁇ 0 according to equation 9.
  • the fourth parameter circuit 132 determines the parameter -2r ⁇ p 0 sin ⁇ 0 .
  • the second and fourth parameter circuits 130 and 132 are followed by an accumulator 134 and 136, respectively.
  • the structure and function of the two identically constructed batteries are explained below with reference to FIG. 7.
  • the outputs of the third parameter circuit 128 and the accumulator 136 are fed to an adder 138.
  • the outputs of the first parameter circuit 126 and the accumulator 134 are fed to an adder 140.
  • the output of the adder 138 is connected via an inverter 142 to an imaginary part input of a circuit 144, the real part input of which is connected to the output of the adder 140.
  • Inverter 142 reverses the sign of the output of adder 138.
  • Circuit 144 converts the signals present at the two inputs into a complex signal which, like the signal present at the second output of switch 120, is fed to a complex multiplier 146.
  • the structure of the accumulators 134 and 136 is explained below with reference to FIG. 7. 7 refers to the accumulator 134, the accumulator 136 has the same structure.
  • the accumulator 134 has a first register 150, in which signals from the parameter circuit 130 are written.
  • the output of register 150 is routed in parallel to a factor circuit 156 on the one hand and to a second register 154 on the other.
  • the factor circuit 156 multiplies the output signal of the first register by 26. This takes place solely with the aid of shifting and adding operations based on the above-mentioned division of the number 26 into powers of the number 2.
  • the output of the factor circuit 156 is via a first input of a switch 158, which is controlled by a control circuit 160 is connected to a third register 152.
  • the output of the second register 154 is passed in parallel to two inputs of a switch 162, but one of the two parallel branches is led via a factor circuit 164, which causes the register output signal to be multiplied by 2 by means of a shift operation.
  • the output of switch 162 and the output of register 152 are connected to the inputs of an adder 166.
  • the circuit of FIG. 6 calculates the phase correction factor for a respective symbol, for example in accordance with equations 29.a and 29.b.
  • the subtraction required for the respective symbol is effected with the aid of the accumulator 166. As explained above, the size to be subtracted depends on the atomic number of the symbol to be corrected.
  • the circuit also enables the "special cases" to be calculated in accordance with equations 30.a to 30.j by appropriate control of the switches in the accumulator circuit in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Verfahren zum Verringern eines von einer Mehrzahl Fehlerquellen hervorgerufenen Phasenfehlers eines Signals, das in einer digitalen Frequenzdarstellung in Form einer Abfolge einer Mehrzahl digitaler Teilsignale vorliegt, die einer Anzahl Unterträgern (k) eines Trägers zugeordnet sind. Für jedes Teilsignal werden folgende Schritte durchgeführt: Entzerren des Teilsignals (Y (i,k)), Schätzen des Phasenfehlers des entzerrten Teilsignals (X(i,k)), und Korrigieren des geschätzten Phasenfehlers des entzerrten Teilsignals. Eine Realisierung dieses Verfahrens beinhaltet, dass das Entzerren das Eliminieren einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale beinhaltet, derart, dass die Akkumulation vernachlässigbar ist. Weiterhin umfasst das Schätzen einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und das Bestimmen eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird. Es wird weiterhin eine entsprechende Vorrichtung beschrieben.

Description

Verfahren und Vorrichtung zur Fehlerkorrektur von Multiplex-Signalen
Das Mehrträgerverfahren OFDM (Orthogonal Frequency Division Multiplex) findet mittlerweile weite Verbreitung. Es wird für digitales Radio (Digital Audio Broadcasting, DAB), digitales Fernsehen (Digital Video Broadcasting, DVB) und für lokale Funknetzwerke (High Performance Local Area Network, Hiperlan) eingesetzt.
Von Einträgerverfahren unterscheidet sich OFDM dadurch, dass der Informationsfluss nicht über einen einzelnen Träger, sondern über eine Anzahl von Unterträgern übertragen wird. Ein zu übertragender Frame ist in eine Anzahl von Symbolen unterteilt. Jedes Symbol enthält eine Anzahl von Daten, die auf verschiedene Unterträger verteilt vom Sender zum Empfänger übertragen. Zwischen den Unterträgern wird ein bestimm- ter Frequenzabstand eingehalten. Die Orthogonalität der Unterträger wird durch orthogonal kodierte digitale Modulation erreicht. Die Orthogonalität der Unterträger stellt ihre Unterscheidbarkeit auch bei einer spektralen Überlappung sicher.
Nicht alle Unterträger in einem OFDM-System enthalten Nutzerinformationen. Es sind sogenannte Pilotunterträger, nachfolgend auch als Pilotkanäle bezeichnet, zur Übertragung von Pilotsymbolen vorgesehen. Die Pilotsymbole enthalten Information, die dem Empfänger von vornherein bekannt ist. Bei der Übertragung eines Frames werden mehrere Pilotsignale gesendet, die in den Frame an üblicherweise regelmäßig beabstandeten Positionen integriert sind.
Pilot-Unterträger werden grundsätzlich zur Kanalschätzung verwendet. Dabei wird die Kanaldämpfung der verschiedenen Unterträger, die auch als Sub-Kanäle bezeichnet werden, mit Hilfe einer Interpolation der empfangenen Werte der Pilot-Unterträger er- mittelt. Die Standards „IEEE 802.11a" und „Hiperlan/2" für die drahtlose Kommunikation in Netzwerken im 5-GHz-Frequenzbereich ermöglichen keine Verwendung der Pilot- Kanäle für eine Kanalschätzung. Die Pilotkanäle sind hier in voneinander verschiedenen Frequenzbereichen vorgesehen, die einen Abstand von 4.375 MHz haben. Es können durch Interpolation der Pilotkanalinformation daher nur Kanäle mit einer maxi- malen Verzögerungsverbreiterung (delay spread) von 2/4.375 MHz = 0.46 μs richtig geschätzt werden. Im Allgemeinen können die Pilot-Unterträger in den genannten Standards jedoch nicht für eine Kanalschätzung verwendet werden.
Die richtige Dekodierung von OFDM-Signalen auf der Empfängerseite hängt in empfindlicher Weise von der Leistungsfähigkeit der Synchronisierungseinheit des Empfän- gers ab. Die Synchronisierungseinheit ist für das Detektieren eingehender Frames verantwortlich und für die Abschätzung und Korrektur möglicher Frequenzversätze (Fre- quenz-Offsets). Frequenzversätze erzeugen Fehler, die zu einer falschen Dekodierung des empfangenen Signals führen.
Die WO 01/20863 A1 beschreibt ein Verfahren und eine Vorrichtung zur empfänger- seifigen Korrektur eines Phasenfehlers des empfangenen Signals in der Zeitdomäne. Es ist eine Phasenschätzungsschaltung vorgesehen, die zwei Phase-Locked-Loops aufweist. Die Korrektur eines Phasenfehlers in der Zeitdomäne hat den Nachteil einer großen Verzögerung des Signals. Die Verwendung von Phase-Locked-Loops zur Phasenschätzung bedeutet zusätzlich einen großen schaltungstechnischen Aufwand.
Andere Verfahren sehen eine Phasenschätzung und Phasenkorrektur in der Frequenzdomäne vor. Hierzu ist eine FFT-Einheit vorgesehen, die das empfangene Signal mit Hilfe einer schnellen Fourier-Transformation (Fast Fourier Transform, FFT) in ein Frequenzspektrum transformiert, das nach Unterträgern aufgeschlüsselt werden kann. In diesen Verfahren entscheidet eine Synchronisierungseinheit auch über den Startzeitpunkt, von dem an das eingehende Signal einer FFT unterzogen werden
Aus der Veröffentlichung V. Mignone, A. Morello: „CD3-OFDM: A Novel Demodulation Scheme for Fixed and Mobile Receivers" (IEEE Transactions on Communications, Vol. 44, No. 9, September 1996, Seiten 1144 bis 1151 ) ist ein Verfahren und eine Vorrichtung bekannt, bei der eine das fouriertransformierte Signal jedes Unterträgers vor der Deokodierung einer Entzerrung (Equalising) unterzogen wird. Die Entzerrung wird mit Hilfe des im vorangegangenen Zyklus empfangenen Signals vorgenommen. Dieses Signal wird dazu dekodiert, anschließend in einer Art Rückkopplungsschleife rekodiert und zu einer Kanalschätzung des entsprechenden Unterträgers herangezogen. Die aus der Kanalschätzung ermittelte Frequenzantwortfunktion wird zum Entzerren des aktuellen fouπertransformierten Signals verwendet, indem das aktuelle Signal durch die aus dem vorangegangenen Signal ermittelte Frequenzantwortfunktion dividiert wird.
Es hat sich jedoch herausgestellt, dass nach der Fouriertransformation und Entzerrung in der Frequenzdomäne und der Dekodierung der Symbole Phasenfehler im entzerrten Signal enthalten sind. Dies ruft Fehler bei der Dekodierung hervor, die zum Zusammenbruch einer Datenkommunikation führen können.
Herkömmliche Verfahren zur Beseitigung dieser restlichen Phasenverschiebung beruhen Korrektur des Phasenfehlers mit Hilfe einer komplexen Multiplikation mit einem entsprechenden Phasenfaktor des Betrags 1 (Phasor). Zur Korrektur des Phasenfehlers sind aufwändige Schaltungen üblich, die auf numerisch gesteuerten Oszillatoren (Numerical Controlled Oscillator, NCO) beruhen. Diese aufwändigen Schaltungen be- wirken eine starke Verzögerung bei der Signaldekodierung.
Der Erfindung liegt das technische Problem zu Grunde, ein schnelles Verfahren zum Verringern eines von mindestens einer Fehlerquelle hervorgerufenen Phasenfehlers eines empfangenen Signals und eine entsprechend ausgebildete Vorrichtung zur Durchführung des Verfahrens anzugeben. Das Problem wird gelöst durch ein Verfahren zum Verringern eines von einer Mehrzahl Fehlerquellen hervorgerufenen Phasenfehlers eines Signals, das in einer digitalen Frequenzdarstellung in Form einer Abfolge einer Mehrzahl digitaler Teilsignale vorliegt, die einer Anzahl Unterträgern (k) eines Trägers zugeordnet sind, mit den für jedes Teil- signal ausgeführten Schritten:
Entzerren des Teilsignals,
Schätzen des Phasenfehlers des entzerrten Teilsignals, und
Korrigieren des geschätzten Phasenfehlers des entzerrten Teilsignals.
Bei dem erfindungsgemäßen Verfahren umfasst der Schritt des Entzerrens einen Schritt des zumindest teilweise Eliminierens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale, derart, dass die Akkumulation vernachlässigbar ist. Der Schritt des Schät- zens umfasst einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird.
Dem erfindungsgemäßen Verfahren liegt eine Analyse der erantwortlichen Fehlerquellen für die nach der Synchronisierung und Fouriertransformation verbleibenden Phasenfehler in einem OFDM-Empfänger zu Grunde. Hierzu wird anhand der Figur 1 nachfolgend zunächst die Struktur eines typischen OFDM-Empfängers nach dem Stand der Technik beschrieben. Anschließend werden anhand der Figuren 2 und 3 die wesentlichen Quellen für die verbleibenden Phasenfehler erläutert.
Figur 1 zeigt in einem vereinfachten Blockschaltbild einen an sich bekannten OFDM- Empfänger in Form eines Heterodyn-Radiofrequenz-Abwärtswandlers (Down- Converter) 10, nachfolgend kurz als Abwärtswandler bezeichnet.
Der Abwärtswandler 10 weist eine Antenne 12 auf. Der Antenne nachgeschaltet ist ein Bandpassfilter 14 und ein rauscharmer Vorverstärker 16 (Low-noise amplifier, LNA).
Eine erste Mischerstufe, die eingangsseitig mit dem Ausgang des Vorverstärkers verbunden ist, weist einen Frequenzmischer 18 und einen lokalen Oszillator 20 auf. Die Frequenz der vom lokalen Oszillator 20 abgegebenen Schwingung ist die Differenz der Trägerfrequenz fc der vom Abwärtswandler an seiner Antenne empfangenen Schwingung und einer Zwischenfrequenz (Intermediate frequency, IF) f,F. Der Frequenzmischer multipliziert das gefilterte und vorverstärkte Signal mit der Frequenz des lokalen Oszillators 20. Durch Abstimmungsungenauigkeit im lokalen Oszillator 20 kann ein Frequenzversatz der Frequenz des lokalen Oszillators 20 von ±fε auftreten. Dies wird weiter unten anhand von Fig. 2 veranschaulicht.
Dem lokalen Oszillator 20 nachgeschaltet ist ein Kanalfilter 22. Der Kanalfilter 22 ist ein Bandpassfilter, dessen Durchlassbereich ein Frequenzband von ±10 MHz um die Zwi- schenfrequenz ist.
Der Ausgang des Bandpassfilters ist mit einer zweiten Mischerstufe verbunden, die einen zweiten und einen dritten Mischer 24 bzw. 26 aufweist, denen das Ausgangssignal des Bandpassfilters parallel zugeleitet wird. Beide Mischer 24 und 26 sind an ihrem zweiten Eingang mit einem zweiten lokalen Oszillator 28 verbunden, der auf die Zwischenfrequenz fiF abgestimmt ist. Zwischen dem Ausgang des lokalen Oszillators 28 und dem dritten Mischer 26 ist ein Phasenschieber 30 vorgesehen, der eine Phasenverschiebung der Schwingung des lokalen Oszillators 20 um 90° bewirkt.
Durch die zweite Mischerstufe wird zum einen eine Abwärtswandlung des Signals erzielt, wodurch das Signal von den Frequenzanteilen der Zwischenfrequenz befreit wird. Zum anderen wird durch die phasenverschobene Mischung in den parallelen Mischern 24 und 26 eine Trennung von Real- und Imaginäranteil des Signals erreicht, wodurch die Phasenlage der Signal-Schwingung ermittelbar ist.
Den Mischern 24 und 26 nachgeschaltete Tiefpassfilter (Low-pass filter, LPA) 32 und 34 sorgen für ein Anti-Aliasing, d.h. eine Glättung der Signalanteile. Schließlich sind Analog-Digital-Wandler (Analog-to-Digital-converter, ADC) 36 und 38 vorgesehen, die parallel von einem Abtastoszillator (Sampling dock) 40 getaktet werden. Die Abtastfrequenz (Sampling frequency) beträgt fs. Die Genauigkeit der Abtastfrequenz ist ± fSε.
Fig. 2 veranschaulicht in einem Diagramm die Situation einer fehlerhaften Schätzung der Trägerfrequenz sowie eines Phasenrauschens. Auf einer Abszisse 50 ist die Fre- quenz f der Schwingung des ersten lokalen Oszillators 20 abgetragen. Auf einer Ordi- nate 52 die Amplitude der Schwingung. An einer Abszissen-Position fLo ist das ideale Frequenzspektrum des lokalen Oszillators (LO) dargestellt. Es hat die Form einer Delta-Funktion, was hier in Form eines Pfeiles 54 dargestellt ist. Das heißt, die ideale Frequenz des lokalen Oszillators ist exakt die Differenz der Trägerfrequenz fc und der Zwischenfrequenz f|F.
Eine Linienform 56, deren Maximum an der Abszisse an der Position fLo + fε zu finden ist, stellt das reale Frequenzspektrum des lokalen Oszillators 20 dar. Durch eine fehlerhafte Schätzung der Trägerfrequenz ist das Maximum der Linienform 56 gegenüber dem idealen Frequenzspektrum verschoben. Durch Phasenrauschen ist die Linienform weiterhin verbreitert.
Fig. 3 zeigt anhand dreier als Beispiel ausgewählter Symbole den restlichen (residual) Phasenfehler Φθrror, der im Anschluss an eine Synchronisierung und Fouriertransforma- tion eines von dem Abwärtswandler der Fig. 1 ausgegebenen Symbols in seinen Teilsignalen verbleibt. Im Diagramm der Fig. 3 ist die Abhängigkeit des restlichen Phasen- fehlers von der Ordnungszahl der Teilsignale anhand dreier Beispiele dargestellt. Zur Erläuterung der Abszisseneinteilung: Jedes Symbol eines Frames wird im OFDM- Schema in Form von Teilsignalen auf der vorgegebenen Anzahl von Subträgern übertragen. Jedem Subträger i ist ein vorbestimmtes Frequenzintervall mit einer Mittenfrequenz f| zugeordnet, die bei gegebenem Abstand 1/ΔT der Mittenfrequenzen durch die Angabe einer Ordnungszahl i eindeutig bestimmt ist. Die Abszissenteilung der Fig. 2 ist nicht maßstäblich exakt dargestellt. Im Diagramm der Figur 3 entsprechen Ordnungszahlen von -26 bis +26 einer Gesamtanzahl 52 Teilsignalen. Die Ordnungszahl 0 ist nicht vergeben.
Der Phasenfehler ist auf Grund der Vorgabe durch die einschlägigen Standards nur anhand vorgegebener Pilot-Teilsignale, nachfolgend Pilotsignale, bestimmbar. Als Pilotsignal wird vorbekannte, nicht mit der Nutzinformation zusammenhängende Information übertragen. Es sind im Beispiel der Figur 3 vier von einander beabstandete Pilotsignale über ein Symbol verteilt vorgesehen. Die Pilotsignale haben in einem Symbol die Ordnungszahlen -21 , -7, +7 und +21.
Die für die vorliegenden Erfindung grundlegende Analyse ergibt folgende Haupt- Fehlerquellen für Phasenfehler im fouriertransformierten Signal: 1. Phasenvariationen auf Grund einer fehlerhaften Abschätzung des Frame- Timings.
2. Phasenvariationen auf Grund einer fehlerhaften Schätzung der Trägerfrequenz.
3. Phasenvariationen auf Grund von Phasenrauschen.
4. Phasenvariationen auf Grund eines Frequenzversatzes der Abtastoszillator-Frequenz während der Analog-Digital-Wandlung.
Nachfolgend werden die genannten Quellen von Phasenfehlern näher erläutert.
1. Fehlerhafte Schätzung des Frame-Timinqs Bei der Synchronisierung muss das erste Abtastsignal (Sample) eines Frames im
Hinblick auf korrektes Dekodieren der Daten geschätzt werden. Bei gesampelten digitalen Daten ist die Auflösung bei der Bestimmung des Samples vom Abtast- Intervall (nachfolgend auch Sampling-Intervall) stark abhängig. Das Abtastintervall ist der Kehrwert der Abtastfrequenz (Sampling-Frequenz). Der Timing-Fehler kann ein Vielfaches des Sampling-Intervalls betragen. Die Unsicherheit bei der
Schätzung ist daher ± 0,5 TS) wobei Ts die Sampling-Zeit ist.
Ein Timing-Fehler wird auf der Empfängerseite nach Durchführung der FFT als linearer Phasenfehler erscheinen. Dieser Timing-Fehler ist derselbe für alle OFDM-Symbole in dem selben Frame. Daher werden alle Symbole eines Frames auf die selbe Weise durch einen linearen Phasenanteil beeinflusst:
Φu(k) = ±πk/N , (1 )
Dabei bezeichnet k die Frequenz am Ausgang des FFT in der digitalen Domäne, Φ/ε(A;) den Phasenfehler und N die Gesamtzahl der Unterträger. 2. Fehlerhafte Schätzung der Trägerfrequenz
Bei der Rückkonvertierung der empfangenen Radiofrequenzsignale ist der lokale Oszillator (LO) nicht exakt auf die erwartete Frequenz abgestimmt. Dieser Frequenzversatz kann mit Hilfe in jedem Frame vorgesehener Präambel-Symbole abgeschätzt werden. Da diese Operation jedoch in der digitalen Domäne durchgeführt wird, ist die Schätzung nicht genau. Neben thermischem Rauschen tritt wegen der begrenzten Anzahl von Bits, die die Präambel-Symbole darstellen und die für die Darstellung des Frequenzversatzes verwendet werden, auch ein digitales Rauschen auf, das die Schätzung beeinträchtigt.
Der Frequenzversatz wird üblicherweise normiert mit Bezug zum Frequenzabstand im OFDM-Sche a angegeben. Im Falle der oben erwähnten Standards ist der Kanalabstand beispielsweise Δt=312,5 kHz. Ein Frequenzversatz fε von 200 kHz wird dementsprechend als Frequenzversatz von 0,64 angegeben.
Eine gute Synchronisierungseinheit schätzt den Frequenzversatz mit einem Fehler von ± 0,001 (normiert). Dieser geringe restliche Frequenzfehler tritt im
OFDM-Symbol als konstante Phase nach der Durchführung der FFT auf. Der Fehler akkumuliert sich von Symbol zu Symbol und erzeugt daher eine große Phasenverschiebung nach einer Anzahl von Symbolen.
3. Phasenvariationen auf Grund von Phasenrauschen Auf Grund des Phasenrauschens wird das vom lokalen Oszillator erzeugte Signal im Frequenzraum verbreitert sein.
Mit dem Phasenrauschen sind im Wesentlichen zwei Effekte verbunden. Der erste ist die Interferenz zwischen den Trägern (Inter-Carrier Interference, ICI). Der zweite Effekt ist der sogenannte gemeinsame Phasenfehler (Common Phase Error, CPE). ICI erscheint als zusätzliches Gauss'sches Rauschen. Dieses kann nur dadurch verringert werden, dass der lokale Oszillator anders konstruiert wird. CPE erzeugt eine Phasenverschiebung im OFDM-Symbol nach der FFT. Dieser Effekt ähnelt dem eines Frequenzversatzes. Jedoch wird die konstante Phasenverschiebung hier nicht akkumuliert. Sie variiert in zufälliger Weise von Symbol zu Symbol. ICI und CPE hängen beide von der Anzahl der Unterträger ab, die im OFDM- System verwendet werden. Bei der ICI wächst die Leistung mit der Anzahl der Unterträger. Die ICI ist daher der begrenzenden Faktor in Systemen wie DVB oder DAB, wo Tausende von Unterträgern verwendet werden. Im Gegensatz dazu wächst der CPE mit abnehmender Anzahl von Unterträgern. CPE stellt daher den begrenzenden Faktor in Systemen gemäß des Standards IEEE 802.11a und Hiperlan/2 dar, wo nur 64 Unterträger verwendet werden. Die Korrelation der Phasenverschiebungen über verschiedene Symbole ist bei dem CPE sehr gering. Daher gibt es keine lineare Vorhersagemethode.
4. Phasenverschiebungen auf Grund eines Fehlers der Abtastfreouenz
Beim Empfänger werden Eingangssignale mit einer bestimmten Frequenz abgetastet („gesamplet") und in digitale Signale übertragen. Die tatsächliche Abtastfrequenz stimmt in einem realen System nicht exakt mit der erwarteten überein. Vielmehr wird sie einen Fehler fSε haben, der in Parts-Per-Million (ppm) der ur- sprünglichen Abtastfrequenz gemessen wird. Bei einer Abtastrate von 20 MHz mit einem Frequenzfehler von ±20 ppm wird die tatsächliche Abtastfrequenz also im Bereich von 20 MHz ±400 Hz liegen.
Aus den genannten 4 Fehlerquellen der Phasenlage ergibt sich eine lineare Abhängig- keit der Phase φ,( ") von der Frequenz/ϊn der Form
W) = mrf+ cl (2)
Dabei kennzeichnet der Buchstabe i die Ordnungszahl eines Symbols, , und c, sind Konstanten, rn, ist die Steigung, c, ein frequenzunabhängiger Phasenversatz.
Die Steigung m ist von der Ordnungszahl des jeweiligen Symbols abhängig und lässt sich darstellen als
, = 0 + i- (3) Dabei bezeichnet ξ den Anteil, der durch den Fehler der Abtastfrequenz hervorgerufen wird, ξ kann positiv oder negativ sein, je nach dem, ob die tatsächliche Abtastfrequenz größer oder kleiner als der erwartete Wert ist. Dieser Fehleranteil wächst mit der Ordnungszahl i des jeweiligen Symbols. Er akkumuliert sich also von Symbol zu Symbol.
mo bezeichnet den Anteil, der durch den Fehler des Frame Timings hervorgerufen wird. Er ist gleich für alle Symbole.
Der Koeffizient c, lässt sich darstellen als
c, = i-co + α, (4)
Dabei ist α, der Anteil des gemeinsamen Phasenfehlers CPE für das betreffende Symbol und c0 der Phasenfehler, der vom Frequenzversatz der Trägerfrequenz hervorgerufen wird. Dieser Fehler akkumuliert sich von Symbol zu Symbol.
Die Analyse zeigt, dass der Abtastfrequenzfehler durch die Akkumulation von Symbol zu Symbol ein besonders großes Gewicht im gesamten Phasenfehler bekommt. Da er sich mit jedem Symbol verändert, ist seine Korrektur besonders schwierig. Bei dem erfindungsgemäßen Verfahren umfasst der Schritt des Entzerrens daher einen Schritt des zumindest teilweise Eliminierens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale, derart, dass die Akkumulation vernachlässigbar ist. Der durch die Abtastfre- quenz hervorgerufene Phasenfehler kann auf Grund dieser Maßnahme bei der Korrektur des verbleibenden Phasenfehlers vernachlässigt werden.
Der Schritt des Schätzens umfasst bei dem erfindungsgemäßen Verfahren einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasenkorrekturfaktors anhand der erfassten Pilotsignale, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird.
Schiebe- und Addieroperationen sind besonders einfache Operationen mit digitalen Daten, die in großer Geschwindigkeit durchgeführt werden können. Die erfinderische Idee der Verwendung von Schiebe- und Addieroperationen bei der Bestimmung des Phasenkorrekturfaktors ist bei dem erfindungsgemäßen Verfahren eng verknüpft mit den vorgenannten Verfahrensschritten. Die Möglichkeit der Vernachlässigung des von der Abtastfrequenz hervorgerufenen Phasenfehlers schafft die Voraussetzung für die Vereinfachung der Abschätzung des Phasenfehlers in der Weise, dass seine mathe- matische Berechnung zumindest überwiegend, in einer weiter unten beschriebenen, besonders bevorzugten Ausführungsform sogar völlig auf die Durchführung von Schiebe- und Addieroperationen unter Heranziehung der zuvor bestimmten Pilotsignale reduziert werden kann.
Mit dem erfindungsgemäßen Verfahren wird demnach gegenüber bekannten Verfahren eine hohe Geschwindigkeit bei der Bestimmung des Phasenfehlers erzielt. Schon das ersetzen einer Multiplikationsoperation durch Schiebe - und Addieroperationen schafft Geschwindigkeitsvorteile gegenüber bekannten Verfahren. Dadurch wird die durch die Verwendung eines solchen Verfahrens verursachte Verzögerung (Delay) der Verarbeitung des empfangen Signals besonders gering. Dies ist insbesondere bei Kommunika- tionsprozessen über drahtlose Kanäle von Bedeutung.
Grundsätzlich gilt, dass die Geschwindigkeit des erfindungsgemäßen Verfahren um so höher ist, je weniger echte Multiplikationsoperationen verwendet werden. Daher wird im Rahmen der Erfindung das Optimum an Geschwindigkeit erreicht, wenn keine Multiplikationsoperationen verwendet werden. Bei geringeren Geschwindigkeitsanforderun- gen ist jedoch im Rahmen der Erfindung auch die Verwendung von Multiplikationsoperationen möglich.
Das erfmdungsgemäße Verfahren ist insbesondere geeignet für eine Verwendung im Rahmen der Standards IEEE 802.11 und Hiperlan/2. Es geht dabei insbesondere von der Annahme aus, dass die Unterträger von Symbol zu Symbol keinen großen Verän- derungen unterliegen, wie es bei einer maximalen Geschwindigkeit von mobilen Sendern und Empfängern von 3 m/s der Fall ist.
Es sind verschiedene Ausführungsformen des erfindungsgemäßen Verfahrens denkbar, bei denen der Phasenfehler auf Grund der Abtastfrequenzabweichung vernachlässigbar gemacht werden kann. Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens beinhaltet der Schritt des Entzerrens einen Schritt der Division des Teilsignals durch ein komplexes zweites Signal, das die Phase des in der Abfolge der Teilsignale vorangegangenen Teilsignals aufweist.
Aus der obigen Analyse ergibt sich für die Phasenverschiebung eines Symbols i
φi(£) = (wo + rξ)- k + i-c0 + α; (5)
und des Symbols i+1
φi+ι(/e) = (m0 + (ι+l)-ξ)- k + (ι+l)-c0 + αi+1 (6)
Es ist erkennbar, dass der durch den Abtastfehler hervorgerufene Phasenfehler rξ mit zunehmender Ordnungszahl i in der Abfolge der Teilsignale steigt. Durch komplexe Division werden die Phasen subtrahiert. Daher ergibt sich
φi+ι( ) - φi(Äτ) = ξ- k + c0 + (αj+i - et;) (7)
Die Differenz der Phasenverschiebungen ist demnach nicht von der Ordnungszahl i abhängig. Das bedeutet, dass die Akkumulation des Phasenfehlers auf Grund der Ab- tastfrequenz mit Hilfe einer Division des aktuellen komplexen Signals durch ein zweites komplexes Signal eliminiert werden kann, wenn dieses zweite komplexe Signal die Phaseninformation des in der Abfolge vorangegangenen Signals enthält.
Die Ermittlung des zweiten Signals ist Inhalt der Kanalschätzung. Vorzugsweise ist das zweite Signal die Frequenzantwortfunktion des zugeordneten Unterträgers. Die Fre- quenzantwortfunktion des Unterträgers enthält Information über die Dämpfung und die Phasenverschiebung des Unterträgers. Auf diese Weise kann beim Schritt des Entzerrens eine Phasenkorrektur vorgenommen werden, die es ermöglicht, den Phasenfehler weitgehend zu eliminieren, der durch eine fehlerhafte Abschätzung der Abtastfrequenz hervorgerufen wird. Bei dieser Ausführungsform ist bevorzugt für jedes Teilsignal mit Ausnahme der Pilot- Teilsignale ein Schritt der Bestimmung der Frequenzantwortfunktion anhand eines in der Abfolge der Teilsignale vorangehenden Teilsignals vorgesehen. Die zyklisch wiederholte Bestimmung der Frequenzantwortfunktion beruht auf der Erkenntnis, dass die Akkumulation des Phasenfehlers auf Grund der Abtastfrequenzabweichung durch am besten durch Bestimmen der aktuellen Phasenverschiebung auf dem Kanal verhindert werden kann. Grundsätzlich ist auch denkbar, die Frequenzantwort nicht für jedes Teilsignal, sondern beispielsweise nur für jedes zweite Teilsignal zu bestimmen und zwischenzeitlich ein interpoliertes Signal zu verwenden. Dadurch wird jedoch die Akkumu- lation nicht vollständig beseitigt, und die Qualität der Phasenkorrektur verschlechtert. Dies hat zur Folge, dass die Fehlerrate bei der Dekodierung erhöht wird.
Der Schritt der Bestimmung der Frequenzantwortfunktion umfasst vorzugsweise eine Division des in der Abfolge vorangehenden Teilsignals durch ein drittes Signal, wobei das dritte Signal das entzerrte, phasenkorrigierte und dekodierte sowie anschließend rekodierte, in der Abfolge vorangehende Teilsignal repräsentiert. Das dritte Signal stellt somit das von allen Fehlern bereinigte vorangehende Teilsignal dar. Nach der Division ist aus dem Betrag des Quotienten die Dämpfung des Unterträgers und aus der Phase des Quotienten die Phasenverschiebung des Unterträgers entnehmbar. Die Phasenverschiebung kann bestimmt werden, in dem von der Phase des Quotienten der Arkus Tangens des Quotienten von Imaginärteil und Realteil subtrahiert wird.
Bevorzugt sind bei dem erfindungsgemäßen Verfahren 52 Subträger vorgesehen. Dies entspricht der Anzahl der Subträger in den Standards IEEE 802.11a) und Hiperlan/2.
Dabei sind vier Pilot-Subträger vorzugsweise ebenso entsprechend der genannten
Standards vorgesehen Folgt man der Nummerierung der Subträger: -26, -25, -24 , - 1, 1 , 2, 3, ..., 26, so sind den Pilot-Subträgem in dieser Ausführungsform die Ordnungsnummern -21 , -7, 7 und 21 zugeordnet.
Bei einem besonders bevorzugten Ausführungsbeispiel der Erfindung umfasst der Schritt des Schätzens einen Schritt des Berechnens folgender Parameter anhand der Pilotsignale:
cos(φ0) = ('/4)(<Re{P-2, } + <Re{P-7} + 5Re{P+7} + *e{P+21}), (8) sin(φ0) = (>/4)(3m{P.2ι} + 3m{P.7} + 3m{P+7} + 3m{P+21}), (9)
2π 0sin(φ0) * (2<Re{P.2,} + 39ϊe{P.7} - 3«e{P+7} - 2«e{P+21}) / 128, (10)
-2π/?0cos(φ0) * (23m{P.2ι}+ 33m{P.7}- 33m{P+7}- 23m{P+21})/ 128, (11 ).
Dabei sind mit P.2ι, P.7, P+7, P+2ι Pilotsignale sowie mit 9te und 3m die Operation der Realteil- bzw. Imaginärteilbestimmung bezeichnet.
Der Berechnung dieser Parameter liegt folgendes Modell zu Grunde:
Das Signal der Pilotkanäle lässt sich folgendermaßen darstellen:
- e , -/ - V 1 (12)
Hierbei beinhaltet p0 den Frequenzversatz des Samplingoszillators (sampling dock frequency offset) und ist direkt proportional zum oben erläuterten Faktor ξ . φo beinhaltet den gemeinsamen Phasenfehler auf Grund von Phasenrauschen sowie jeglichen restlichen Fehler in der Trägerfrequenzschätzung. In Gleichung (12) sind Amplitudenänderungen im Kanal außer Acht gelassen. Lediglich Phasenänderungen sind berücksichtigt.
Es wird anhand Gl. 12 noch einmal zum Vergleich der erfindungsgemäßen Lösung mit dem Stand der Technik darauf hingewiesen, dass beim Stand der Technik die direkte Berechnung von φo und p0 durch Auflösung der Gl. 12 nach diesen Parametern vorgenommen wird. Dies erfordert hohen Rechenaufwand, insbesondere eine Arcus Tangens Berechnung und eine Korrektur mit Hilfe eines NCO-Blocks. Beide Operationen können in einem CORDIC-Algorithmus implementiert werden.
Unter der Bedingung
2πkp0 « ϊ (13) kann Pk in erster Näherung der Exponentialfunktion folgendermaßen angenähert werden:
Pk = cos(φo) - 2πp0 sin(φ0) +y'(sin(φ0) + 2πp0 cos(φ0)) (14)
Daraus ergibt sich für die Pilotsignale:
P-21 = cos(φo) + 2πp02\ sin(φ0) +y(sin(φo) - 2πp02\ cos(φo)) (15)
P-7 = cos(φ0) + 2τφ07 sin(φo) + (sin(φ0) - 2πp07 cos(φ0)) ( 16)
P+ = cos(φ0) - 2πp07 sin(φ0) +y(sin(φ0) + 2πp07 cos(φ0)) (17)
P+21 = cos(φ0) - 2πp021 sin(φ0) +y'(sin(φo) + 2πpo 21 cos(φo)) (18)
Es müssen demnach die folgenden vier Parameter bestimmt werden: cos(φ0), sin(φ0), 2πposin(φ0), 2πp0cos(φo). Dies erfolgt für die ersten beiden Parameter ohne Multiplikation allein auf der Basis von Schiebe- und Addiereroperationen auf folgende Weise:
cos(φo) = ('/4)(5Re{P.2ι} + 9 e{P.7} + 5Re{P+7} + 9ie{P+21}) (19) sin(φo) = (,/4)(3m{P.2ι} + 3m{P.7} + 3m{P+7} + 3m{P+2,}) (20)
Für die letzten beiden Parameter wird zur Vermeindung von Multiplikationen eine weitere Näherung eingeführt. Durch Kombinieren der Realteile der Pilotsignale erhält man zunächst:
2πp035 sin(φ0) = (' )(We{P.2i} + 25Re{P.7} - 2 Re{P+7} - 9?e{P+21}) (21)
2πp028 sin(φo) = (' )(9ϊe{P.2,} + 9.e{P.7} - 9?e{P+7} - 9.e{P+2,}) (22)
In Gleichung (21) wird nun die Zahl 35 durch die Zahl 36 angenähert. Unter Verwendung der folgenden zwei Zerlegungen
36 ( 32 + 4
32 l 32 XX 8 (23)
sowie 28 f 32 - 4'
= 1 - -
32 32 (24)
erhält man (25)
2πp0sin(φ0 )— + 2τψ!)s (φa )— * sowie schließlich
2π/?0sin(φ0) * (25Re{P.2, } + 39.e{P.7} -39.e{P+7} - 2Ü.e{P+2ι })/ 128 (26).
Der exakte Wert des vorstehenden Ausdrucks ist (126/128)-2πp0sin(φ0). Demnach entsteht durch die gemachte Näherung ein Fehler von etwa 1.6%.
Auf ähnliche Weise erhält man
-2π ?0cos(φo) « (23m{P.2ι} + 33m{P.7}- 33m{P+7}- 23m{P+2ι })/ 128 (27).
Mit dem vorliegenden Ausführungsbeispiel können somit bei nur geringfügigem Fehler Multiplikationsoperationen zur Bestimmung der Parameter völlig vermieden werden.
Bei einem weiteren bevorzugten Verfahren umfasst der Schritt des Schätzens einen Schritt des Speichems der Parameter 2πpoSin(φo) und (- 2πpocos(φo)) in jeweils einem ersten Register.
Bei diesem Ausführungsbeispiel der Erfindung umfasst der Schritt des Schätzens einen ersten Schritt des Multiplizierens des jeweiligen Inhalts des ersten Registers mit einem Faktor 26, wobei diese Multiplikation mit Hilfe einer Zerlegung 26 = 25 - 22- 2 in Form von Schiebe- und Addieroperationen durchgeführt wird.
Diesem Verfahren liegt folgender Korrekturalgorithmus zu Grunde:
Nach dem Erfassen der Pilotsignale werden Teilsignale mit Nutzdaten erfasst. Das erste Teilsignal wird mit D_26 bezeichnet. Der Phasenanteil auf dem betreffenden Unterträger auf Grund der restlichen Phasenfehler kann dargestellt werden wie folgt:
D.26 = cos(φo) + 2πpo 26 sin(φ0) +y'(sin(φ0) - 2πpo 26 cos(φ0)) (28)
Die erforderliche Korrektur ist demnach D*.26 = conj {D.26}, wobei conj{.} das komplex konjugierte Teilsignal bezeichnet. Zwei Multiplikationen wären an sich erforderlich, um diesen Phasenkorrekturfaktor gemäß Gl. 28 zu bestimmen. Durch Verwendung der Zerlegung 26 = 25 - 22- 2 können die Multiplikationen jedoch durch von Schiebe- und Addieroperationen ersetzt werden. Vorzugsweise wird das so berechnete Produkt in ein zweites Register geschrieben.
Bei diesem Ausführungsbeispiel können in einer besonders bevorzugten Ausführungsform auch die Phasenkorrekturfaktoren nachfolgender Teilsignale ohne Multiplikationen bestimmt werden. Bei einem nachfolgenden Teilsignal umfasst der Schritt des Korrigie- rens nach dem oben beschriebenen Schritt des „Multiplizierens" einen Schritt des In- vertierens des Inhaltes des ersten Registers, einen Schritt des Addierens des invertier- ten Inhaltes des ersten Registers und des Inhaltes des zweiten Registers, sowie einen Schritt des Überschreibens des zweiten Registers mit der berechneten Summe.
Dies wird am Beispiel des Korrekturfaktors D*.25 erläutert. Hier ergibt sich
9*e{D*.25} = Ηe{D*.26}-2π/>osin(φ0) (29.a) 3m{D*.25} = 3m{D*.26}-(-2π/70cos(φ0)) (29.b)
Entsprechend ergibt sich D*. 4 aus D*-25, und so fort. Es ist ersichtlich, dass damit die Phasenkorrekturfaktoren aus den jeweils vorangegangenen bestimmt werden können, ohne das eine tatsächliche Multiplikation durchzuführen ist.
Besondere Aufmerksamkeit erfordern bei dieser Ausführungsform die Phasenkorrekturfaktoren, die einem Pilotsignal von der Ordnungszahl her unmittelbar nachfolgen: D*.2o, D*-6, D*+ι, D*+8 und D*+22. In diesen Fällen ist ein „Abtastloch" von einem Teilsignal gegeben. Diese Phasenkorrekturfaktoren bestimmen sich daher wie folgt:
5Re{D*.6}=lRe{D*.8}-2πp02sin(φo) (30.c) 3m{D*.6}=3m{D*.8}-(-2π 02cos(φ0)) (30.d)
5Re{D*+ι}=5Re{D*.ι}-2π/?02sin(φo) (30.e)
3m{D*+ι}=3m{D*-ι}-(-2πp02cos(φ0)) (30.f) 5Re{D*+8}-9ϊe{D*+6}-2π 02sin(φo) (30.g)
3m{D*+8}=3m{D*+6}-(-2πp02cos(φ0)) (30.h)
9ϊe{D*+22}=^e{D*+20}-2π 02sin(φ0) (30.i)
3m{D*+22}=3m{D*+20}-(-2πp02cos(φ0)) (30j)
Hinsichtlich des Vorrichtungsaspektes wird das der Erfindung zu Grunde liegende technische Problem gelöst durch eine Phasenkorrektureinheit, umfassend einen ersten Signaleingang und eine Recheneinheit zum Bestimmen eines komplexen Phasenkor- rekturfaktors mit Hilfe arithmetischer Operationen, zu denen die Multiplikation zählt. Erfindungsgemäß ist ein zweiter Signaleingang vorgesehen ist, mit dem die Rechen- einheit verbunden ist, und ist weiterhin mindestens eine Multiplikationsoperation in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert ist.
Bei der erfindungsgemäßen Phasenkorrektureinheit ist ein zweiter Signaleingang zum Erfassen von Pilotsignalen vorgesehen.
Die erfindungsgemäße Phasenkorrektureinheit ermöglicht ein schnelles Korrigieren der Phase eines Teilsignals, wie es oben in Verbindung mit dem erfindungsgemäßen Verfahren beschrieben wurde. Hinsichtlich der Vorteile der Vorrichtung wird daher ausdrücklich auf die Beschreibung des Verfahrensaspektes der Erfindung verwiesen.
Vorzugsweise sind alle Multiplikationsoperationen in Form mindestens eines Schiebe- Operators in Verbindung mit mindestens einem Addierer implementiert. Eine Multiplikation mit einem unveränderlichen Faktor wird vorzugsweise in Form einer Zerlegung des Faktors in Potenzen von 2 der Art a0 2°+ a^ 21+ a2 22 +..., mit a0, ai, a2, ...= 1 oder -1 implementiert ist. Hierzu wurde oben das Beispiel der Multiplikation mit einem Faktor 26 erläutert. Die Recheneinheit ist vorzugsweise ausgebildet, mit den über den zweiten Signaleingang empfangenen Signalen (P.2ι, P- , P+7, P+21) die Parameter der Gleichungen 21 , 22, 26 und 27 zu bestimmen. Dabei ist bevorzugt zur Bestimmung jedes der Parameter eine eigene, entsprechend ausgebildete Parameterberechnungsschaltung vorgesehen.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels beschrieben. Hierzu wird auf die Zeichnungen 4 bis 7 Bezug genommen, die zunächst gemeinsam mit den oben beschriebenen Figuren 1 bis 3 kurz zusammengefasst werden. Es zeigen
Fig. 1 ein vereinfachtes Blockschaltbild eines Abwärtswandlers nach dem Stand der Technik,
Fig. 2 ein Diagramm zur Veranschaulichung eines Frequenzversatzes und der
Auswirkung von Phasenrauschen,
Fig. 3 ein Diagramm zur Veranschaulichung der Akkumulation des Phasenfehlers in Symbolen nach der Fouriertransformation,
Fig. 4 ein Blockdiagramm eines Ausführungsbeispiels eines OFDM-Empfängers
Fig. 5 ein detailliertes Blockdiagramm des OFDM-Empfängers der Fig. 4.
Fig. 6 ein detailliertes Blockdiagramm der Phasenkorrektureinheit aus Fig. 5, und
Fig. 7 ein detailliertes Blockdiagramm des Akkumulators aus Fig. 6.
Fig. 4 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines OFDM-Empfängers 70. Der OFDM-Empfänger 70 hat eine Einheit 72 zum Extrahieren zyklischer Präfix- Signale aus dem empfangenen Signal. Dieser nachgeschaltet ist ein FFT-Block 74, der eine schnelle Fouriertransformation durchführt. Der Ausgang des FFT-Block 74 ist zum einen mit einem Entzerrungsblock 76 verbunden, der nachfolgend auch als Equaliser bezeichnet wird. Zum andern ist der Ausgang des FFT-Blocks 74 mit einem Kanal- Schätzungsblock 78 verbunden, dessen Ausgang wiederum auf den Equaliser 76 geführt ist. Der Ausgang des Equalisers steht in Verbindung mit einem Phasenkorrekturblock 80, der wiederum mit einem Block 82 zum Demappen und zur Forward Error Correction (FEC) kommuniziert.
Fig. 5 zeigt ein detailliertes Blockdiagramm des OFDM-Empfängers 70. Weniger De- tails als in Figur 4 sind lediglich am Eingang des OFDM-Empfängers 70 gezeigt. Hier ist die Einheit 72 ist zusammen mit einem Synchronisierer und dem FFT-Block in einem einzelnen Block 84 zusammengefasst.
Der Block 82 aus Fig. 4 umfasst an sich bekannte Bausteine: einen Soft Demapper 82, einen Deinterleaver 88 und einen Soft-Viterbi-Decoder 90. Der Ausgang des Soft- Viterbi-Decoders 90 ist rückgeführt an einen Encoder 92, dem ein Interleaver 94 und ein Mapper 96 nachgeschaltet sind.
Ein Zero-Forcing Estimator 98 ist mit dem Mapper 98 verbunden. Ihm nachgeschaltet ist ein Pufferspeicher 100. Der Pufferspreicher 100 weist eine Schreibsteuerung 102, einen S-RAM-Speicher 104 und eine Lesesteuerung 106 auf.
Zwischen Ausgang des FFT-Blocks 74 und der Schreibsteuerung 102 ist eine erste Vorzeicheneinheit 108 zur Korrektur des Vorzeichens von Referenzsignalen vorgesehen. Weiterhin ist zwischen Ausgang des FFT-Blocks und dem Zero-Forcing Estimator 98 ein Pufferspeicher vorgesehen, um eine definierte Verzögerung von Daten zu erzielen, die vom FFT-Block 74 an den Zero-Forcing Estimator 98 gesendet werden. Schließlich ist zwischen dem Pufferspeicher 110 und der Schreibsteuerung 102 eine zweite Vorzeicheneinheit 112 vorgesehen, die das Vorzeichen von Pilotsignalen positiv setzt, unabhängig davon, mit welchem Vorzeichen sie am Eingang anliegen.
Nachfolgend wird die Funktionsweise des OFDM-Empfängers 70 näher beschrieben. Zunächst wird die Kanalschätzung im Block 78 näher erläutert. Dabei werden hinsichtlich der Struktur der empfangenen Signale die Standards IEEE802.11a und Hiperlan/2 zu Grunde gelegt.
Das erste vom Synchonisierer 84 her empfangene Symbol ist das Referenzsymbol HREFM- Das Referenzsymbol leitet sich aus den langen Präambel-Symbolen ab. Dieses Symbol wird vom Empfänger als Referenz verwendet, weil die darin übermittelten Daten dem Empfänger von vornherein bekannt sind.
Das Referenzsymbol HREFM wird anschließend im Pufferspeicher 100 gespeichert. Hierbei bezeichnet k die Subträger-Frequenz mit den folgenden Werten (in dieser Reihenfolge:) / =-21 , -7, +7, +21 , -26, -25 -22, -20, -19,..., -9, -8, -6, -5 -1 ,
+1 +5, +6, +8, +9 +19, +20, +22,..., +25, +26. Die Reihenfolge der Subträger wird im FFT-Block 74 hergestellt. Insgesamt werden demnach 52 Signale gespeichert.
Das erste Symbol nach dem Referenz-Symbol, das sogenannte SIGNAL-Symbol wird anschließend durch den Equaliser 76 korrigiert. Der Equaliser 76 berechnet den Quotienten des SIGNAL-Symbols und des Symbols, das im Pufferspeicher 100 gespeichert ist.
Anschließend wird das durch den Equaliser 76 entzerrte Symbol im Phasenkorrektur- block 80 phasenkorrigiert, vollständig demoduliert und schließlich dekodiert.
Die Bits, die aus dem SIGNAL-Symbol im Viterbi-Dekoder 90 dekodiert werden, liefern Information über die Rate und die Anzahl der Bytes, die in dem aktuellen Frame empfangen werden. Das SIGNAL-Symbol wird nicht in die mit dem Kodierer 92 beginnende Rückkopplungsschleife eingelesen.
Das erste DATA-Symbol (Symbol #1), das nach dem SIGNAL-Symbol empfangen wird, wird anschließend wiederum im Equaliser 76 mit der Kanalschätzung korrigiert, die im Pufferspeicher 100 enthalten ist.
Das vom Equaliser ausgegebene Symbol wird phasenkorrigiert, demoduliert und anschließend dekodiert. Die am Ausgang des Viterbi-Dekoders anliegenden Bits, die dem Symbol #1 entsprechen, werden in den Kanalschätzungsblock 78 rückgekoppelt.
Im Kanalschätzungsblock 78 werden die Bits zunächst rekodiert und anschließend moduliert. Die erhaltenen komplexen Signale X(i-1 ,k) werden mit den komplexen Signalen verglichen, die für dasselbe Symbol im Stadium vor der Entzerrung im Equaliser vorlagen. Bei diesem Vergleich handelt es sich um eine Division. Diese Form der Kanalschätzung stellt also eine Zero-Forcing-Schätzung dar. Diese Kanalschätzung wird im Pufferspeicher 100 gespeichert.
Die genannte Division wird für 48 Teilsignale durchgeführt, nämlich diejenigen , die k = -26, -25,..., -22, -20, -19 -9, -8, -6, -5,..., -1 , +1 ,..., +5, +6, +8, +9 +19, +20, +22 +25, +26 entsprechen. Die Teilsignale für /c=-21 , -7, +7 and +21 (Pilotsignale) werden nach einer Vorzeichenkorrektur im Block 112 direkt im Pufferspeicher 100 gespeichert.
Die so erhaltene Kanalschätzung erhält die Information über den restliche Phasenfehler, weil die Daten im Rückkopplungszweig keinerlei Phasenfehler aufweisen.
Das nächste empfangene Symbol wird genauso behandelt wie das vorangegangene, beginnend mit der Entzerrung im Equaliser 76.
Anhand Fig. 6 wird im folgenden die Phasenkorrektur im Phasenkorrekturblock 80 näher erläutert. Dazu wird zunächst die Struktur des Phasenkorrekturblocks 80 beschrieben.
Eingangsseitig hat der Phasenkorrekturblock 80 einen Schalter 120, der von einer Schaltersteuerung 122 gesteuert wird. Die nach der Fig. 6 "obere" Stellung des Schalters sorgt für eine leitende Verbindung mit einer Einheit 124, die Real- und Imaginarteil des eingegangenen Signals getrennt in zwei parallele Verarbeitungszweige weiterleitet, die nachfolgend beschrieben werden..
Der Realteil wird an zwei Parameterschaltungen 126 und 130 weitergeleitet. Die erste Parameterschaltung 126 bestimmt den Parameter cos φ0 nach Gleichung 8. Die zweite Parameterschaltung 130 bestimmt den Parameter nach 2τrp0 sin φ0 nach Gleichung 10. Der Imaginärteil wird an eine dritte und vierte Parameterschaltung 128 bzw. 132 parallel geführt. Die dritte Parameterschaltung 128 bestimmt den Parameter sin Φ0 nach Gleichung 9. Die vierte Parameterschaltung 132 bestimmt den Parameter -2rτp0 sin Φ0. Der zweiten und vierten Parameterschaltung 130 und 132 ist je ein Akkumulator 134 bzw. 136 nachgeschaltet. Aufbau und Funktion der beiden identisch aufgebauten Akkumulatoren werden unten anhand von Fig. 7 erläutert.
Die Ausgänge der dritten Parameterschaltung 128 sowie des Akkumulators 136 sind einem Addierer 138 zugeführt. Die Ausgänge der ersten Parameterschaltung 126 sowie des Akkumulators 134 sind einem Addierer 140 zugeführt.
Der Ausgang des Addierers 138 ist über einer Inverter 142 mit einem Imaginärteil- Eingang einer Schaltung 144 verbunden, deren Realteilteileingang mit dem Ausgang des Addierers 140 verbunden ist. Der Inverter 142 kehrt das Vorzeichen des Ausgangssignals des Addierers 138 um. Die Schaltung 144 setzt die an den beiden Eingängen anliegenden Signalen in ein komplexes Signal um, das wie das am zweiten Ausgang des Schalters 120 anliegende Signal einem komplexen Multiplizierer146 zugeführt wird.
Anhand von Fig. 7 wird nachfolgend die Struktur der Akkumulatoren 134 und 136 erläutert. In Fig. 7 bezieht sich zwar auf den Akkumulator 134, jedoch weist der Akkumulator 136 dieselbe Struktur auf.
Der Akkumulator 134 hat ein erstes Register 150, in dem Signale von der Parameterschaltung 130 eingeschrieben werden. Der Ausgang des Registers 150 wird parallel zum einen auf eine Faktorschaltung 156 und zum anderen auf ein zweites Register 154 geführt. Die Faktorschaltung 156 multipliziert das Ausgangssignal des ersten Registers mit 26. Dies geschieht allein mit Hilfe von Schiebe- und Addieroperationen anhand der oben genannten Zerlegung der Zahl 26 in Potenzen der Zahl 2. Der Ausgang der Faktorschaltung 156 ist über einen ersten Eingang eines Schalters 158, der von einer Steuerschaltung 160 kontrolliert wird, mit einem dritten Register 152 verbunden.
Der Ausgang des zweiten Registers 154 ist parallel auf zwei Eingänge eines Schalters 162 geleitet, wobei jedoch einer der beiden parallelen Zweige über eine Faktorschaltung 164 geführt ist, die durch eine Schiebeoperation eine Multiplikation des Registerausgangssignals mit 2 bewirkt. Der Ausgang des Schalters 162 sowie der Ausgang des Registers 152 sind mit den Eingängen eines Addierers 166 verbunden. Die Schaltung der Figur 6 berechnet für ein jeweiliges Symbol den Phasenkorrekturfaktor, wie zum Beispiel entsprechend den Gleichungen 29.a und 29.b. Mit Hilfe des Akkumulators 166 wird die für das jeweilige Symbol erforderliche Subtraktion bewirkt. Die zu subtrahierende Größe ist, wie oben erläutert, von der Ordnungszahl des zu korrigierenden Symbols abhängig.
Die Schaltung ermöglicht durch entsprechende Steuerung der Schalter in der Akkumulatorschaltung der Fig. 7 auch eine Berechnung der "Sonderfälle" entsprechend den Gleichungen 30.a bis 30.j.
Mit Hilfe dieser Schaltung ist eine besonders einfache Struktur einer Phasenkorrekturschaltung angegeben, die eine besonders geringe Verzögerung verursacht.

Claims

Patentansprüche
1. Verfahren zum Verringern eines von einer Mehrzahl Fehlerquellen hervorgerufenen Phasenfehlers eines Signals, das in einer digitalen Frequenzdarstellung in Form einer Abfolge einer Mehrzahl digitaler Teilsignale vorliegt, die einer Anzahl Unterträgern (k) eines Trägers zugeordnet sind, mit den für jedes Teilsignal ausgeführten Schritten:
Entzerren des Teilsignals (Y (i,k)),
Schätzen des Phasenfehlers des entzerrten Teilsignals (X(i,k)), und
Korrigieren des geschätzten Phasenfehlers des entzerrten Teilsignals,
dadurch gekennzeichnet, dass
der Schritt des Entzerrens einen Schritt des zumindest teilweise Eliminie- rens einer Akkumulation eines durch einen Abtastfrequenzfehler hervorgerufenen Phasenfehlers des Teilsignals über die Abfolge der Teilsignale beinhaltet, derart, dass die Akkumulation vernachlässigbar ist,
- der Schritt des Schätzens einen Schritt des Erfassens einer Mehrzahl vorbestimmter Pilotsignale und einen Schritt des Bestimmens eines Phasen- korrekturfaktors anhand der erfassten Pilotsignale umfasst, wobei mindestens eine Multiplikationsoperation mit alleiniger Hilfe von Schiebe- und Addieroperationen durchgeführt wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass der Schritt des Entzerrens einen Schritt der Division des Teilsignals durch ein komplexes zweites Signal umfasst, das die Phase des in der Abfolge der Teilsignale vorangegangenen Teilsignals aufweist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das zweite Signal eine Frequenzantwortfunktion des zugeordneten Unterträgers für das in der Abfolge der Teilsignale vorangegangene Teilsignal repräsentiert.
4. Verfahren nach Anspruch 3, gekennzeichnet durch einen für jedes Teilsignal mit Ausnahme der Pilot-Teilsignale durchgeführten Schritt der Bestimmung der Frequenzantwortfunktion anhand eines in der Abfolge der Teilsignale vorangehenden Teilsignals.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Schritt der Bestimmung der Frequenzantwortfunktion eine Division des vorangehenden Teilsignals durch ein drittes Signal umfasst, wobei das dritte Signal das entzerrte, phasenkorrigierte und dekodierte sowie anschließend rekodierte vorangehende Teilsignal repräsentiert.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass 52 Subträger vorgesehen sind.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass vier Pilot-Subträger zur Übertragung von Pilotsignalen vorgesehen sind, denen bei folgender Num- merierung der Subträger: -26, -25, -24 , -1 , 1 , 2, 3, ..., 26, die Ordnungsnum- mern -21 , -7, 7 und 21 zugeordnet sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Pilotsignale zu Beginn der Abfolge der Teilsignale vorliegen.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Phasenkorrektur- faktor unter Heranziehung der Pilot-Teilsignale ohne Multiplikationsoperation be- stimmt wird.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Korrigierens einen Schritt einer komplexen Multiplikation des entzerrten Teilsignals mit dem Phasenkorrekturfaktor umfasst.
1 1. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Schritt des Schätzens einen Schritt der Bestimmung folgender Parameter anhand der
Pilotsignale umfasst:
cos(φo) = ('/4)(9ϊe{P.2i} + Re{P.7} + 5Re{P+7} + 5Re{P+2.}), sin(φo) = (lA)(Zm{?.2i} + 3m{P.7} + 3m{P+7} + 3m{P+2ι}), 2πp0sin(φ0) » (25Re{P.2ι} + 3 e{P.7} - 35Re{P+7} - 2<Ke{P+21}) / 128, -2π 0cos(φ0) » (23m{P.21} + 33m{P.7} - 33m{P+7} - 23m{P+2,})/ 128,
wobei mit P.2ι, P.7, P+7, P+21 Pilotsignale sowie mit 9ϊe und 3m die Operation der Realteil- bzw. Imaginärteilbestimmung bezeichnet sind.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Schritt des Schätzens einen Schritt des Speicherns der Parameter 2πposin(φ0) und - 2πpocos(φ0) in jeweils einem ersten Register umfasst.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, das der Schritt des Schätzens einen ersten Schritt des Multiplizierens des jeweiligen Inhalts des ersten Registers mit einem Faktor 26 umfasst, wobei diese Multiplikation mit Hilfe einer Zerlegung 26 = 25 - 22- 2 in Form von Schiebe- und Addieroperationen durchgeführt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das berechnete Produkt in ein zweites Register geschrieben wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass bei einem nachfolgenden Teilsignal der Schritt des Korrigierens nach dem Schritt des Multiplizierens einen Schritt des Invertierens des Inhaltes des ersten Registers, einen Schritt des Addierens des invertierten Inhaltes des ersten Registers und des In- haltes des zweiten Registers, sowie einen Schritt des Überschreibens des zweiten Registers mit der berechneten Summe umfasst.
16. Phasenkorrektureinheit, umfassend einen ersten Signaleingang und eine Recheneinheit zum Bestimmen eines komplexen Phasenkorrekturfaktors mit Hilfe arithmetischer Operationen, zu denen die Multiplikation zählt, dadurch gekenn- zeichnet, dass ein zweiter Signaleingang vorgesehen ist, mit dem die Recheneinheit verbunden ist, und dass mindestens eine Multiplikationsoperation in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert ist.
17. Phasenkorrektureinheit nach Anspruch 16, dadurch gekennzeichnet, dass alle Multiplikationsoperationen in Form mindestens eines Schiebeoperators in Verbindung mit mindestens einem Addierer implementiert sind.
18. Phasenkorrektureinheit nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass eine Multiplikation mit einem unveränderlichen Faktor in Form einer Zerlegung des Faktors in Potenzen von 2 der Art a0 2°+ a^ 21+ a2 22 +..., mit a0, a^ a2, ...= 1 oder -1 implementiert ist.
19. Phasenkorrektureinheit, nach Anspruch 16, 17 oder 18, dadurch gekennzeichnet, dass die Recheneinheit ausgebildet ist mit den über den zweiten Signaleingang empfangenen Signalen (P.2ι, P.7, P+7, P+2ι) folgende Parameter zu bestimmen: cos(φo) = ('/4)0Re{P-2,} + e{P-7} + <Re{P+7} + <Re{P+21}), sin(φo) = ('/4)(3m{P.21} + 3m{P.7} + 3m{P+7} + 3m{P+2ι}), 2πp0sin(φ0) » (29te{P-2ι} + 3<Re{P.7} - 3<Re{P+7} - 2<Re{P+2ι}) / 128, -2πp0cos(φ0) * (23m{P.2ι} + 33m {P.7} - 33m{P+7} - 23m{P+2ι})/ 128, wobei mit P.2ι, P-7, P+7, P+21 Pilotsignale sowie mit 5Re und 3m die Operation der
Realteil- bzw. Imaginärteilbestimmung bezeichnet sind.
20. Phasenkorrektureinheit nach Anspruch 19, dadurch gekennzeichnet, dass zur Bestimmung jedes der Parameter eine eigene, entsprechend ausgebildete Parameterberechnungsschaltung vorgesehen ist.
EP03808719A 2002-10-11 2003-10-09 Verfahren und vorrichtung zur fehlerkorrektur von multiplex-signalen Withdrawn EP1554854A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10248507 2002-10-11
DE10248507A DE10248507A1 (de) 2002-10-11 2002-10-11 Verfahren und Vorrichtung zur Fehlerkorrektur von Multiplex-Signalen
PCT/EP2003/011193 WO2004036863A1 (de) 2002-10-11 2003-10-09 Verfahren und vorrichtung zur fehlerkorrektur von multiplex-signalen

Publications (1)

Publication Number Publication Date
EP1554854A1 true EP1554854A1 (de) 2005-07-20

Family

ID=32038740

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03808719A Withdrawn EP1554854A1 (de) 2002-10-11 2003-10-09 Verfahren und vorrichtung zur fehlerkorrektur von multiplex-signalen

Country Status (4)

Country Link
US (1) US7583770B2 (de)
EP (1) EP1554854A1 (de)
DE (1) DE10248507A1 (de)
WO (1) WO2004036863A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1499081A3 (de) * 2003-07-18 2007-01-03 Broadcom Corporation Struktur eines Mehrträgersignals
JP4291673B2 (ja) * 2003-11-11 2009-07-08 株式会社エヌ・ティ・ティ・ドコモ Ｏｆｄｍ受信機
US7346098B2 (en) * 2003-11-25 2008-03-18 Freescale Semiconductor, Inc. Communication receiver
US8396151B2 (en) * 2006-10-19 2013-03-12 Qualcomm Incorporated Timing tracking in a multiple receive antenna system
US7844018B2 (en) * 2007-01-02 2010-11-30 Qualcomm Incorporated Methods and apparatuses for reducing inter-carrier interference in an OFDM system
KR101406160B1 (ko) * 2007-06-29 2014-06-12 톰슨 라이센싱 Ｄｖｂ－ｔ／ｈ 수신기에서의 공통 위상 오차를 제거하기 위한 장치 및 방법
EP2171896A4 (de) * 2007-06-29 2012-06-06 Thomson Licensing Vorrichtung und verfahren zum entfernen eines gemeinsamen phasenfehlers in einem dvb-t/h-empfänger
CN101359954B (zh) * 2007-08-03 2013-09-25 华为技术有限公司 发射分集模式下的解调方法和装置、均衡方法和系统
DE102009019905A1 (de) * 2009-04-27 2010-11-25 Karlsruher Institut für Technologie Verfahren und Vorrichtung zur digitalen Verarbeitung von OFDM-Signalen für Radaranwendungen
EP4195576B1 (de) * 2021-12-13 2025-10-01 IHP GmbH - Leibniz Institute for High Performance Microelectronics/ Leib­niz-Institut für innovative Mikroelektronik Takt- und datenrückgewinnungsschaltung aus einem n-pulsamplitudenmodulationssignal

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648100A (en) * 1985-03-28 1987-03-03 At&T Bell Laboratories Carrier recovery circuit
WO1997041672A1 (en) 1996-04-29 1997-11-06 Philips Electronics N.V. Symbol synchronisation in a multicarrier receiver
IT1288778B1 (it) * 1996-10-25 1998-09-24 Rai Radiotelevisione Italiana Procedimento e apparato di ricezione di segnali numerici in multiplex codificato e divisione di frequenze.
US5912876A (en) * 1997-01-15 1999-06-15 Ericsson, Inc. Method and apparatus for channel estimation
US5940450A (en) * 1997-02-28 1999-08-17 Hitachi America, Ltd. Carrier recovery method and apparatus
DE19733825A1 (de) * 1997-08-05 1999-02-11 Siemens Ag Verfahren und Anordnung zur kombinierten Messung des Anfangs eines Datenblocks und des Trägerfrequenzversatzes in einem Mehrträgerübertragungssystem für unregelmäßige Übertragung von Datenblöcken
KR19990047679A (ko) * 1997-12-05 1999-07-05 박호군 이온 빔을 이용한 재료의 표면 처리 장치
KR100314353B1 (ko) 1998-04-28 2001-12-28 전주범 직교분할대역수신시스템
US6393083B1 (en) * 1998-07-31 2002-05-21 International Business Machines Corporation Apparatus and method for hardware implementation of a digital phase shifter
US6310926B1 (en) * 1998-09-25 2001-10-30 Telefonaktiebolaget Lm Ericsson (Publ) Adjustment of the sampling frequency in a multicarrier receiver
US6370188B1 (en) * 1999-03-31 2002-04-09 Texas Instruments Incorporated Phase and frequency offset compensation in a telecommunications receiver
TW466474B (en) * 1999-08-06 2001-12-01 Fujitsu Ltd Semiconductor device with decision feedback equalizer
US6535549B1 (en) * 1999-09-14 2003-03-18 Harris Canada, Inc. Method and apparatus for carrier phase tracking
US7020225B2 (en) * 2001-01-19 2006-03-28 Qualcomm Inc. Frequency searcher and frequency-locked data demodulator using a programmable rotator
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
JP3538187B2 (ja) * 2002-03-26 2004-06-14 株式会社東芝 Ｏｆｄｍ受信装置およびｏｆｄｍ受信装置におけるデータ復調方法
US7205218B2 (en) * 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7039131B2 (en) * 2002-08-02 2006-05-02 Agere Systems Inc. Carrier frequency offset estimation in a wireless communication system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004036863A1 *

Also Published As

Publication number Publication date
DE10248507A1 (de) 2004-04-22
US7583770B2 (en) 2009-09-01
WO2004036863A1 (de) 2004-04-29
US20060165187A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
DE69818933T2 (de) Korrektur von Phasen- und/oder Frequenzverschiebungen in Mehrträgersignalen
DE69727792T2 (de) Synchronisierung von Rahmen, Symboltakt und Träger in Mehrträgerempfängern
DE60124234T2 (de) Verfahren zur kompensation von phasenfehlern in mehrträgersignalen
DE69727264T2 (de) Verfahren zur Frequenzkorrektur von Mehrträgersignalen und zugehörige Vorrichtung
DE60038047T2 (de) Korrektur eines abtastfrequenzfehlers in einem orthogonalen frequenzmultiplexübertragungssystem durch analyse der nebenzipfel von pilotträgern
DE69730283T2 (de) Verfahren und einrichtung zur gemeinsamen schätzung von frequenzverschiebungen und synchronisierung in einem mehrträgermodulationssystem
EP1002405B1 (de) Verfahren und anordnung zur kombinierten messung des anfangs eines datenblocks und des trägerfrequenzversatzes in einem mehrträgerübertragungssystem in f klassen
DE69114733T3 (de) Verfahren zur Datenverbreitung mit Zeit-Frequenzverschachtelung mit Verwendung von Bezugsfrequenzsignalen.
DE69835254T2 (de) Empfangseinrichtungen und Empfangsverfahren
DE60128036T2 (de) Trägerrückgewinnung in einem Mehrträgerempfänger
DE69821870T2 (de) Schätzung des groben Frequenzversatzes in Mehrträgerempfängern
DE60131407T2 (de) Empfängerschaltung
DE69833477T2 (de) Verfahren und Vorrichtung zum Entzerren für einen OFDM-Empfänger
DE69736659T2 (de) Mehrträgerempfänger mit Ausgleich von Frequenzverschiebungen und von frequenzabhängigen Verzerrungen
DE60217464T2 (de) Kanal- und Verzögerungsschätzung in Mehrträgersystemen
DE102012017560A1 (de) Ein Verfahren zur Dopplerspreizungsschätzung
DE69703016T2 (de) Verfahren und Schaltungsanordung zur Synchronisation eines OFDM-Empfängers
DE602005003273T2 (de) Verfahren zum Schätzen des Frequenzversatzes in einem Kommunikationssystem über einen Rayleigh-Fading-Kanal
DE69922855T2 (de) Unterdrückung von Phasenrauschen bei Mehrträgerempfang
DE69802212T2 (de) Grobe frequenzsynchronisierung in mehrträgersystemen
WO2004036863A1 (de) Verfahren und vorrichtung zur fehlerkorrektur von multiplex-signalen
DE102007057378A1 (de) Detektionsvorrichtung für Zeitbereich-IQ-Fehlanpassung eines OFDM-Empfängers
EP0740869B1 (de) Verfahren zur digitalen frequenzkorrektur bei mehrträgerübertragungsverfahren
DE69309022T2 (de) Maximalwahrscheinlichtkeits-Datendetektor
DE102024113515A1 (de) Techniken für robuste präambelerzeugung für skalierbare pakete in drahtlosnetzwerken mit grosser entfernung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050511

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

DAX Request for extension of the european patent (deleted)
RIN1 Information on inventor provided before grant (corrected)

Inventor name: MAHARATNA, KOUSHIK

Inventor name: KRSTIC, MILOS

Inventor name: TROYA, ALFONSO

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: IHP GMBH-INNOVATIONS FOR HIGH PERFORMANCE M

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20111208