EP1466351A1 - Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis - Google Patents

Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis

Info

Publication number
EP1466351A1
EP1466351A1 EP03701495A EP03701495A EP1466351A1 EP 1466351 A1 EP1466351 A1 EP 1466351A1 EP 03701495 A EP03701495 A EP 03701495A EP 03701495 A EP03701495 A EP 03701495A EP 1466351 A1 EP1466351 A1 EP 1466351A1
Authority
EP
European Patent Office
Prior art keywords
layer
aspect ratio
webs
recesses
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03701495A
Other languages
English (en)
French (fr)
Inventor
Dirk Efferenn
Hans-Peter Moll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1466351A1 publication Critical patent/EP1466351A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Definitions

  • the invention relates to a method for masking a recess in a structure, in particular a semiconductor structure, with a large aspect ratio.
  • Photoresists are usually used for the selection of areas, which are applied to a semiconductor wafer, are then chemically changed by means of structured exposure in selected areas, so that the photoresist layer in the selected areas can be removed from the non-selected areas.
  • the surface of the semiconductor wafer in the selected areas is thus used for further processes, such as the application of a layer or ionization of the selected area is exposed.
  • the known method has the disadvantage that an adjustment of an exposure mask is required for the exposure of the photoresist in the selected areas. This is particularly the case with small dimensions, e.g. relatively complex to manufacture a dynamic semiconductor memory.
  • the object of the invention is to provide a method for masking a recess of a structure with a large aspect ratio, which is self-adjusting.
  • Cavitation is used for the selective selection of the recess with the large aspect ratio.
  • the geometric shape of the structure is thus used directly, so that a special adjustment of a mask is not necessary.
  • the method according to the invention is thus simple to carry out.
  • An isotropic etching method is preferably used as the etching method.
  • a further improvement of the method is achieved in that a sacrificial layer is applied to the surface of the structure.
  • the aspect ratio of the structure is additionally increased by the sacrificial layer. This allows structures to be masked whose natural aspect ratio does not allow selection. The scope of the method according to the invention is thus expanded.
  • a filling layer is preferably removed up to a predetermined distance from the surface of the structure. This ensures that areas that lie outside the selected area are not affected by a subsequent etching process. This means that the filler layer in the areas not selected is not etched below the height of the structures.
  • the defined distance is preferably greater than twice the maximum thickness of the filling material, which is formed between a cavity and an adjacent structure. This ensures that the filling material is completely removed in the selected recess during the subsequent etching process and which does not affect the filler material in unselected areas.
  • the invention can be used in a variety of structures. However, a preferred area of application is the use in semiconductor structures, in particular in structures which are formed from a silicon material.
  • a silicon oxide layer is preferably applied as filler material and is deposited using a TEOS process.
  • the use of the TEOS process enables the safe formation of voids between structures that exceed a specified aspect ratio.
  • Silicon oxide is preferably deposited as the sacrificial layer.
  • the use of silicon oxide has the advantage that silicon oxide is easy to deposit and can be reliably and selectively removed after the deposition.
  • FIG. 1 shows a schematic representation of structures with a large and a small aspect ratio
  • FIG. 2 shows a filled structure with cavities
  • FIG. 3 shows an arrangement for depositing a filling layer
  • FIG. 4 shows a structure with a cavity and a partially removed filling layer
  • FIG. 5 shows a mask for selected areas and FIG. 6 shows a structure with a sacrificial layer.
  • FIG. 1 schematically shows a partial section of a structure that has been worked out of a silicon wafer 3, for example.
  • the structure has a first area with webs 4 and first recesses 1, which have a large aspect ratio.
  • the structure has a second area with webs 4 and a second recess 2, which have a small aspect ratio.
  • the aspect ratio is determined by the width W in relation to the depth T of the recess.
  • the structure has four webs 4 of the same height, but the distance between a first and a second web 4a, 4b and between the second and a third web 4b, 4c is of the same size and smaller than between the third web 4c and a fourth web 4d.
  • first recesses 1 are designed with a large aspect ratio and second recesses 2 with a small aspect ratio.
  • the webs 4 are formed from a silicon wafer 3, for example using an etching process. Furthermore, it is also possible for both the webs 4 and a plate from which the webs 4 protrude to be formed from different materials. For example, the webs 4 can also be formed from a different material on a silicon wafer. For example, the webs 4 can be made from silicon oxide or silicon nitride, but also from a metallic alloy.
  • FIG. 2 shows the silicon wafer 3 after the deposition of a filling layer 5, which in the exemplary embodiment shown is represented by a silicon oxide that was deposited in a TEOS process.
  • a silicon oxide that was deposited in a TEOS process.
  • any other type of material can be deposited, which causes a void formation when a certain aspect ratio is exceeded and can be removed again in a subsequent process.
  • the deposition process is defined in such a way that cavities 6 form in the first recesses 1, which have a large aspect ratio. In the illustrated embodiment, a cavity 6 is formed in each first recess 1.
  • the deposition process can also be used in such a way that a plurality of cavities 6 are formed in a first recess 1. It is important that no cavity is formed in the second recess 2, which has a smaller aspect ratio.
  • the formation of cavities 6 depends on the aspect ratio of the filled structure.
  • the filler material used and the one used is represented by a silicon oxide that was deposited in a TEOS process
  • Deposition processes are to be adapted to the existing aspect ratios of the structure in such a way that cavities 6 are created in the desired recesses 1.
  • the TEOS method used has the advantage that the edge structure of the present structure, onto which the TEOS material is deposited, also simulates the edge structure to a certain extent. In this way, cavities 6 are formed in structures with a large aspect ratio that is above a specified value.
  • the specified value depends on the deposition method used.
  • FIG. 3 shows a schematic illustration of a device for depositing a layer in a TEOS process.
  • An organic liquid serves as the silicon source for the deposition.
  • the oxide formed from the vapor of the liquid has a high electrical stability in addition to the conformal step covering.
  • silicon oxide is deposited using the following formula:
  • FIG. 3 schematically shows a quartz tube in which a large number of silicon wafers 3 are arranged.
  • the quartz tube is connected via a line to a gas space which is formed via a liquid gas source 7.
  • the liquid gas source 7 is kept at a fixed temperature by a heating source 8.
  • both the liquid gas and the quartz tube are supplied with nitrogen oxide.
  • the quartz tube is connected to a vacuum pump system 10 via a vacuum valve 9. The vacuum pump system ensures a fixed pressure in the quartz tube.
  • the quartz tube is surrounded by a three-zone furnace 11, which is also used for a fixed temperature
  • Quartz tube ensures.
  • the deposition of TEOS silicon is a known method, so that details are not discussed here.
  • the TEOS process is described, for example, in “silicon semiconductor technology” Hilleringmann, Teubner, 1999, ISBN 3-519-10149-1 in chapter 7.1.2.2 “Low Pressure CVD process”.
  • An essential feature of the deposition method used is that the cavities 6 extend to an area that lies above the upper edge of the webs 4.
  • the filler layer 5 is to be removed planarly into the region of the cavities 6.
  • the filling layer 5 is preferably removed until the cavities 6 are open. Depending on the form of application, however, it can be advantageous to leave a certain residual thickness above the cavities 6.
  • the filling layer 5 is removed in the planar removal process, for example by a chemical, mechanical polishing process.
  • the filler layer 5 is preferably removed up to a distance ⁇ with respect to the upper edge of the webs 4.
  • the distance is preferably selected in such a way that is greater than or equal to twice the maximum distance ⁇ between a cavity boundary and the surrounding structure.
  • FIG. 3 shows the distance ⁇ between a surface of a cavity 6 and a corner region between a web 4 and the plate of the silicon wafer 3. The choice of the specified distance ensures that the filling material 5 is completely removed from the first recesses 1 in a subsequent etching process without the webs 4, which delimit the second recess 2, being undercut on the side.
  • the filling layer 5 is etched off by an etching process, preferably an anisotropic etching process.
  • the etching solution used e.g. Alkaline lye or dry etching methods such as plasma etching in the area of the cavities 6 and etches the filling layer 5 out of the first recesses 1.
  • the etching solution also acts on the top of the filling layer 5 in the region of the second recess 2. Due to the selected distance, however, only the surface of the filling layer 5 is etched off. The distance was chosen in such a way that the webs in the area of the second recesses 2 are not under-etched. The etching process is stopped when the filler layer 5 is removed from the first recess 1.
  • the surfaces which are arranged in the first recesses 1 have been exposed. Areas of other recesses, such as the second recess 2, are still covered by the filler layer 5.
  • the filling layer 5 thus forms a mask for unselected areas of the semiconductor wafer 3.
  • the exposed areas, in this case the first recesses 1, can be used in the following method, for example for an implantation, for further etching, for a selective growth of a material, such as silicon, silicon oxide or silicon nitride.
  • the mask is adjusted on the basis of the use of the geometry of the structure and the formation of cavities in the deposition method used, without an adjustment being necessary.
  • FIG. 6 shows a further development of the method according to the invention, in which a sacrificial layer 12 having a predetermined thickness ⁇ is applied to the webs 4.
  • the sacrificial layer 12 can be designed, for example, in the form of silicon oxide or silicon nitride. Only after the sacrificial layer 12 has been applied is the structure filled with the filling layer 5.
  • the sacrificial layer 12 offers the advantage that the height of the webs 4 is increased and the aspect ratio is therefore greater.
  • the aspect ratio can thus be set in such a way that the cavity formation for cavities 6 takes place in the desired manner in the first recesses 1.
  • the other methods such as removing the filler layer 5 and removing the filler layer 5, are used in accordance with the previously described method.
  • FIG. 6 shows the structure with the sacrificial layer 12, in which the filling layer 5 has already been removed down to the cavities 6.
  • the filler layer 5 can preferably be removed down to the top of the sacrificial layer 12. This makes it easy to guide the removal process, since the depth of removal of the filler layer 5 is determined by the height of the sacrificial layer 12. In this application form too, there is a distance between the upper edge of the sacrificial layer 12 and an upper edge of the removed sacrificial layer 12, as shown in FIG. 6, is advantageous.
  • the distance ⁇ is to be selected in the manner: ⁇ 2 2 ⁇ - ⁇ , with ⁇ the maximum distance between a cavity boundary of a cavity 6 and the structure of the silicon wafer 3 or a web 4 and Y the height of the sacrificial layer 12.
  • the sacrificial layer 12 is removed again using, for example, a selective etching process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur selektiven Maskierung beschrieben. Dabei wird ein Füllmaterial auf eine Struktur aufgebracht, das in Abhängigkeit von dem Aspektverhältnis der Struktur Hohlräume bei einem großen Asbestverhältnis ausbildet. Anschließend wird die Füllschicht bis auf die Hohlräume abgetragen und über einen Ätzvorgang Füllmaterial aus den Ausnehmungen, in denen die Hohlräume ausgebildet sind, vollständig entfernt. Auf diese Weise werden Bereiche selektiv freigelegt.

Description

Beschreibung
Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
Die Erfindung betrifft ein Verfahren zur Maskierung einer Ausnehmung einer Struktur, insbesondere einer Halbleiterstruktur, mit einem großen Aspektverhältnis.
Eine Maskierung von Ausnehmungen ist, insbesondere in der
Halbleitertechnik, ein wesentlicher Prozess, mit dem Bereiche ausgewählt werden und unabhängig von nicht ausgewählten Bereichen weiter bearbeitet werden. Üblicherweise werden zur Auswahl von Bereichen Fotolacke eingesetzt, die auf einen Halbleiterwafer aufgebracht werden, anschließend über eine strukturierte Belichtung in ausgewählten Bereichen chemisch verändert werden, so dass die Fotolackschicht in den ausgewählten Bereichen gegenüber den nicht ausgewählten Bereichen abgetragen werden kann. Damit wird die Oberfläche des Halbleiterwafers in den ausgewählten Bereichen für weitere Verfahren, wie z.B. das Aufbringen einer Schicht oder eine Ionisation des ausgewählten Bereiches freigelegt.
Das bekannte Verfahren weist jedoch den Nachteil auf, dass für die Belichtung des Fotolackes in den ausgewählten Bereichen eine Justierung einer Belichtungsmaske erforderlich ist. Dies ist insbesondere bei kleinen Dimensionen, wie z.B. bei der Herstellung eines dynamischen Halbleiterspeichers relativ aufwendig.
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis bereitzustellen, das selbstjustierend ist.
Die Aufgabe der Erfindung wird durch die Merkmale des Anspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Ein wesentlicher Vorteil der Erfindung besteht darin, dass eine aufgrund des großen Aspektverhältnisses auftretende
Hohlraumbildung zur selektiven Auswahl der Ausnehmung mit dem großen Aspektverhältnis verwendet wird. Somit wird direkt die geometrische Form der Struktur ausgenutzt, so dass eine spezielle Justierung einer Maske nicht erforderlich ist. Damit ist das erfindungsgemäße Verfahren einfach durchzuführen.
Vorzugsweise wird als Ätzverfahren ein isotropes Ätzverfahren eingesetzt.
Eine weitere Verbesserung des Verfahrens wird dadurch erreicht, dass auf die Oberfläche der Struktur eine Opferschicht aufgebracht wird. Durch die OpferSchicht wird das Aspektverhältnis der Struktur zusätzlich erhöht. Damit können auch Strukturen maskiert werden, deren natürliches Aspektver- hältnis eine Auswahl nicht ermöglicht. Somit wird der Anwendungsbereich des erfindungsgemäßen Verfahrens erweitert.
Vorzugsweise wird eine Füllschicht bis zu einem festgelegten Abstand von der Oberfläche der Struktur abgetragen. Auf diese Weise wird sichergestellt, dass Bereiche, die außerhalb des ausgewählten Bereiches liegen, durch einen folgenden Abätzvorgang nicht beeinträchtigt werden. Damit wird die Füllschicht in den nicht ausgewählten Bereichen nicht unter die Höhe der Strukturen abgeätzt.
Versuche haben gezeigt, dass der festgelegt Abstand vorzugsweise größer als die zweifache maximale Dicke des Füllmateri- ales ist, die zwischen einem Hohlraum und einer angrenzenden Struktur ausgebildet ist. Auf diese Weise ist sichergestellt, dass bei dem folgenden Abätzvorgang das Füllmaterial vollständig in der ausgewählten Ausnehmung entfernt wird und zu- dem keine Beeinträchtigung des Füllmaterials in nicht ausgewählten Bereichen erfolgt.
Die Erfindung kann bei einer Vielzahl von Strukturen einge- setzt werden. Ein bevorzugter Anwendungsbereich ist jedoch der Einsatz bei Halbleiterstrukturen, insbesondere bei Strukturen, die aus einem Siliziummaterial herausgebildet sind.
Vorzugsweise wird als Füllmaterial eine Siliziumoxidschicht aufgebracht, die mit einem TEOS-Prozess abgeschieden wird. Die Verwendung des TEOS-Prozesses ermöglicht eine sichere Bildung von Hohlräumen zwischen Strukturen, die ein festgelegtes Aspektverhältnis überschreiten.
Vorzugsweise wird als Opferschicht Siliziumoxid abgeschieden. Die Verwendung von Siliziumoxid bietet den Vorteil, dass Siliziumoxid einfach abzuscheiden ist und nach dem Abscheiden zuverlässig selektiv entfernt werden kann.
Die Erfindung wird im folgenden anhand der Figuren näher erläutert. Es zeigen:
Figur 1 eine schematischen Darstellung von Strukturen mit einem großen und einem kleinen Aspektverhältnis, Figur 2 eine aufgefüllte Struktur mit Hohlräumen, Figur 3 eine Anordnung zum Abscheiden eine Füllschicht,
Figur 4 eine Struktur mit Hohlraum und einer teilweise abgetragenen Füllschicht,
Figur 5 eine Maske für ausgewählte Bereiche und Figur 6 eine Struktur mit einer Opferschicht.
Die Erfindung wird im folgenden anhand des Beispiels einer Struktur in Form eines Siliziummaterials erläutert. Das erfindungsgemäße Verfahren ist jedoch bei jeder Art von Struktur anwendbar, die die Abscheidung der verwendeten Materia- lien und die Anwendung der verwendeten Prozesse erlaubt. Insbesondere kann das erfindungsgemäße Verfahren bei Halbleitermaterialien, wie z.B. bei Galliumarsenid, eingesetzt werden. Figur 1 zeigt schematisch einen Teilausschnitt einer Struktur, die beispielweise aus einem Siliziumwafer 3 herausgearbeitet wurde. Die Struktur weist einen ersten Bereich mit Stegen 4 und ersten Ausnehmungen 1 auf, die ein großes Aspektverhältnis aufweisen. Weiterhin weist die Struktur einen zweiten Bereich mit Stegen 4 und einer zweiten Ausnehmung 2 auf, die ein kleines Aspektverhältnis aufweisen. Das Aspektverhältnis wird durch die Weite W bezogen auf die Tiefe T der Ausnehmung festgelegt. In dem dargestellten Ausführungsbeispiel weist die Struktur vier gleich hohe Stege 4 auf, wobei jedoch der Abstand zwischen einem ersten und einem zweiten Steg 4a, 4b und zwischen dem zweiten und einem dritten Steg 4b, 4c gleich groß und kleiner ausgebildet ist als zwischen dem dritten Steg 4c und einem vierten Steg 4d.
Anstelle der dargestellten Form der Struktur können auch unterschiedlich hohe Stege und/oder unterschiedlich breite Stege verwendet werden. Wesentlich ist dabei, dass erste Aus- nehmungen 1 mit einem großen Aspektverhältnis und zweite Ausnehmungen 2 mit einem kleine Aspektverhältnis ausgebildet sind. Die Stege 4 sind aus einem Siliziumwafer 3 beispielsweise über ein Ätzverfahren herausgebildet. Weiterhin ist es auch möglich, dass sowohl die Stege 4 als auch eine Platte, aus der die Stege 4 herausragen, aus verschiedenen Materialien gebildet sind. Beispielsweise können die Stege 4 auch aus einem anderen Material auf einem Siliziumwafer ausgebildet sein. Beispielsweise können die Stege 4 aus Siliziumoxid oder Siliziumnitrid, aber auch aus einer metallischen Legie- rung hergestellt sein.
Figur 2 zeigt den Siliziumwafer 3 nach dem Abscheiden einer Füllschicht 5, die in dem dargestellten Ausführungsbeispiel durch ein Siliziumoxid dargestellt wird, das in einem TEOS- Prozess abgeschieden wurde. Anstelle des Siliziumoxids kann jede andere Art von Material abgeschieden werden, das eine Hohlraumbildung bei Überschreiten eines bestimmten Aspektverhältnisses bewirkt und in einem folgenden Prozess wieder entfernt werden kann. Das Abscheide- verfahren wird in der Weise festgelegt, dass sich in den ersten Ausnehmungen 1, die ein großes Aspektverhältnis aufweisen, Hohlräume 6 ausbilden. In dem dargestellten Ausführungsbeispiel ist in jeder ersten Ausnehmung 1 ein Hohlraum 6 ausgebildet. Das Abscheideverfahren kann jedoch auch in der Weise angewendet werden, dass sich mehrere Hohlräume 6 in einer ersten Ausnehmung 1 ausbilden. Wichtig ist dabei, dass sich in der zweiten Ausnehmung 2, die ein kleineres Aspekt- verhältnis aufweist, kein Hohlraum ausbildet. Die Bildung von Hohlräumen 6 hängt von dem Aspektverhältnis der aufgefüllten Struktur ab. Das verwendete Füllmaterial und das verwendete
Abscheideverfahren sind in der Weise auf die vorliegenden Aspektverhältnisse der Struktur anzupassen, dass in gewünschten Ausnehmungen 1 Hohlräume 6 erzeugt werden.
Das verwendete TEOS-Verfahren bietet den Vorteil, dass die Kantenstruktur der vorliegenden Struktur, auf die das TEOS- Material abgeschieden wird, ebenfalls die Kantenstruktur bis zu einem gewissen Grad nachbildet. Auf diese Weise werden bei Strukturen mit einem großen Aspektverhältnis, das über einem festgelegten Wert liegt, Hohlräume 6 ausgebildet. Der festgelegte Wert hängt von dem verwendeten Abscheideverfahren ab.
Figur 3 zeigt eine schematische Darstellung einer Vorrichtung zur Abscheidung einer Schicht in einem TEOS-Verfahren. Bei der Abscheidung dient eine organische Flüssigkeit als Siliziumquelle. Das aus dem Dampf der Flüssigkeit entstehende Oxid weist neben der konformen Stufenbedeckung eine hohe elektrische Stabilität auf. Bei der Abscheidung wird Siliziumoxid nach folgender Formel abgeschieden:
Si04 C8 H20 → 725 °C → Si02 + Weitere Flüssigquellen für eine Siliziumoxidabscheidung sind Diethylsilan, Ditertiarbuthylsilan und Tetramethylcylotetra- siloxan. Diese Flüssigquellen ermöglichen eine Reduktion der Depositionstemperatur auf 380 bis 650 °C. In Figur 3 ist schematisch ein Quarzrohr dargestellt, in dem eine Vielzahl von Siliziumwafer 3 angeordnet sind. Das Quarzrohr ist über eine Leitung mit einem Gasraum verbunden, der über eine Flüssiggasquelle 7 ausgebildet ist. Die Flüssiggasquelle 7 wird von einer Heizquelle 8 auf einer festgelegten Temperatur gehalten. Weiterhin wird sowohl das Flüssiggas als auch das Quarzrohr mit Stickoxid versorgt. Zudem ist das Quarzrohr über ein Vakuumventil 9 an ein Vakuumpumpsystem 10 angeschlossen. Das Vakuumpumpsystem sorgt für einen festgelegten Druck im Quarzrohr. Das Quarzrohr ist von einem Dreizonenofen 11 umgeben, der zudem für eine festgelegte Temperatur im
Quarzrohr sorgt. Die Abscheidung von TEOS-Silizium ist ein bekanntes Verfahren, so dass hier auf Einzelheiten nicht eingegangen wird. Das TEOS-Verfahren ist beispielsweise in „Siliziumhalbleitertechnologie" Hilleringmann, Teubner, 1999, ISBN 3-519-10149-1 im Kapitel 7.1.2.2 „Low Pressure CVD-Ver- fahren" beschrieben. Ein wesentliches Merkmal des verwendeten AbscheideverfahrenεObesteht darin, dass sich die Hohlräume 6 bis zu einem Bereich erstrecken, der über der Oberkante der Stege 4 liegt.
In einem weiteren Verfahrensschritt ist die Füllschicht 5 planar bis in den Bereich der Hohlräume 6 abzutragen. Vorzugsweise wird die Füllschicht 5 so weit abgetragen, bis die Hohlräume 6 geöffnet sind. Je nach Anwendungsform kann es je- doch vorteilhaft sein, eine gewisse Restdicke über den Hohlräumen 6 bestehen zu lassen.
Die Füllschicht 5 wird bei dem planaren Abtrageprozess beispielsweise durch ein chemisches, mechanisches Polierverfah- ren abgetragen. Vorzugsweise wird die Füllschicht 5 bis zu einem Abstand α in Bezug auf die Oberkante der Stege 4 abgetragen. Vorzugsweise wird der Abstand in der Weise gewählt, dass größer oder gleich dem doppelten, maximalen Abstand ß zwischen einer Hohlraumgrenze und der umgebenden Struktur ausgebildet ist. In Figur 3 ist der Abstand ß zwischen einer Oberfläche eines Hohlraums 6 und einem Eckbereich zwischen einem Steg 4 und der Platte des Siliziumwafers 3 eingezeichnet. Durch die Wahl des festgelegten Abstandes ist sichergestellt, dass bei einem folgenden Ätzprozess aus den ersten Ausnehmungen 1 das Füllmaterial 5 vollständig entfernt wird, ohne dass die Stege 4, die die zweite Ausnehmung 2 begrenzen, seitlich unterätzt werden.
Anschließend wird in einem folgenden Verfahrensschritt die Füllschicht 5 durch ein Ätzverfahren, vorzugsweise ein anisotropes Ätzverfahren abgeätzt. Dabei greift die verwendete Ätzlösung, wie z.B. Alkalilaugen oder Trockenätzverfahren wie Plasmaätzen, im Bereich der Hohlräume 6 an und ätzt aus den ersten Ausnehmungen 1 die Füllschicht 5 heraus. Gleichzeitig greift die Ätzlösung auch an der Oberseite der Füllschicht 5 im Bereich der zweiten Ausnehmung 2 an. Aufgrund des gewähl- ten Abstandes wird jedoch nur die Oberfläche der Füllschicht 5 abgeätzt. Der Abstand wurde in der Weise gewählt, dass eine ünterätzung der Stege im Bereich der zweiten Ausnehmungen 2 nicht erfolgt. Der Ätzvorgang wird gestoppt, wenn die Füllschicht 5 aus der ersten Ausnehmung 1 entfernt ist.
Nach dem Entfernen der Füllschicht 5 aus den ersten Ausnehmungen 1 wird eine Anordnung erhalten, die in Figur 5 dargestellt ist.
Aufgrund des erfindungsgemäßen Verfahrens wurden die Flächen, die in den ersten Ausnehmungen 1 angeordnet sind, freigelegt. Flächen anderer Ausnehmungen, wie z.B. der zweiten Ausnehmung 2, sind weiterhin durch die Füllschicht 5 bedeckt. Damit bildet die Füllschicht 5 eine Abdeckmaske für nicht ausgewählte Bereiche des Halbleiterwafers 3. Die freigelegten Bereiche, in diesem Fall die ersten Ausnehmungen 1, können im folgenden Verfahren, beispielsweise für eine Implantation, für eine weitere Abätzung, ein selektives Wachstum eines Materials, wie z.B. Silizium, Siliziumoxid oder Siliziumnitrid verwendet werden.
Aufgrund des erfindungsgemäßen Verfahrens ist es nicht erforderlich, einen Justiervorgang für eine Ätzmaske zu verwenden. Die Justierung der Maske erfolgt aufgrund der Ausnutzung der Geometrie der Struktur und einer Hohlraumbildung bei dem verwendeten Abscheideverfahren, ohne dass eine Justierung erforderlich ist.
Figur 6 zeigt eine Weiterentwicklung des erfindungsgemäßen Verfahrens, bei dem auf den Stegen 4 eine Opferschicht 12 in einer festgelegten Dicke γ aufgebracht wird. Die Opferschicht 12 kann beispielsweise in Form von Siliziumoxid oder Siliziumnitrid ausgebildet sein. Erst nach dem Aufbringen der Opferschicht 12 wird die Struktur mit der Füllschicht 5 aufge- füllt. Die Opferschicht 12 bietet den Vorteil, dass die Höhe der Stege 4 vergrößert wird und damit das Aspektverhältnis größer wird. Somit kann das Aspektverhältnis in der Weise eingestellt werden, dass die Hohlraumbildung für Hohlräume 6 in der gewünschten Art und Weise in den ersten Ausnehmungen 1 erfolgt. Die weiteren Verfahren wie das Abtragen der Füllschicht 5 und das Entfernen der Füllschicht 5 wird entsprechend dem vorher beschriebenen Verfahren eingesetzt.
Figur 6 zeigt die Struktur mit Opferschicht 12, bei der be- reits die Füllschicht 5 wieder bis zu den Hohlräumen 6 abgetragen wurde. Durch die Ausbildung der Opferschicht 12 kann vorzugsweise eine Abtragung der Füllschicht 5 bis auf die Oberseite der Opferschicht 12 vorgenommen werden. Damit ist eine einfache Führung des Abtrageprozesses möglich, da die Tiefe der Abtragung der Füllschicht 5 durch die Höhe der Op- ferschicht 12 festgelegt ist. Auch in dieser Anwendungsform ist ein Abstand zwischen der Oberkante der Opferschicht 12 und einer Oberkante der abgetragenen Opferschicht 12, wie in Figur 6 dargestellt ist, vorteilhaft. Der Abstand α ist in der Weise zu wählen: α ≥ 2ß - γ, wobei mit ß der maximale Abstand zwischen einer Hohlraumgrenze eines Hohlraumes 6 und der Struktur des Siliziumwafers 3 bzw. eines Steges 4 und mit Y die Höhe der Opferschicht 12 bezeichnet sind. Am Ende des Prozesses wird die Opferschicht 12 wieder über beispielsweise ein selektives Ätzverfahren entfernt.

Claims

Patentansprüche
1. Verfahren zur Maskierung von ersten Ausnehmungen (1) einer Struktur (4) mit einem großen Aspektverhältnis aus einer Menge von Ausnehmungen (1,2) mit unterschiedlichen Aspektverhältnissen, insbesondere einer Halbleiterstruktur, mit folgenden Schritten:
- auf die Struktur (1, 2, 4) wird eine Füllschicht (5) aufgebracht, wobei die Füllschicht (5) in der Weise aufgebracht wird, daß sich in ersten Ausnehmungen (1) mit einem großen Aspektverhältnis ein Hohlraum (β) ausbildet,
- die Füllschicht (5) wird bis in den Bereich des Hohlraums (6) abgetragen, - in einem Ätzvorgang wird die Füllschicht (5) abgetragen, wobei der Ätzvorgang auch in dem Hohlraum (6) angreift und aufgrund des Hohlraums (6) die Füllschicht (5) schneller aus der ersten Ausnehmung (1) als aus Ausnehmungen (2) ohne Hohlraum (6) entfernt wird, wobei nach dem Entfernen der Füll- schicht (5) aus der ersten Ausnehmung (1) der Ätzvorgang gestoppt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Ätzverfahren ein isotropes Ätzverfahren verwendet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Struktur (1, 2, 4) Stege (4) aufweist, dass auf die Oberfläche der Stege (4) eine Opferschicht (12) vor dem Aufbringen der Füllschicht (5) aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Struktur (1, 2, 4) Stege (4) aufweist, dass die Füllschicht (5) bis zu einem festgelegten Abstand über der Oberfläche der Stege (4) abgetragen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der festgelegte Abstand größer als die zweifache maximale Dicke (ß) des Füllmaterials (5) zwischen einem Hohlraum (6) und der Struktur (4, 3) gewählt ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge- kennzeichnet, daß die Struktur (1, 2, 4) aus einem Siliziumwafer (3) herausgebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß als Füllschicht (5) Siliziumoxid mit einem TEOS-Prozess abgeschieden wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß als Opferschicht (12) Siliziumoxid abgeschieden wird.
EP03701495A 2002-01-15 2003-01-08 Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis Withdrawn EP1466351A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10201178A DE10201178A1 (de) 2002-01-15 2002-01-15 Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
DE10201178 2002-01-15
PCT/EP2003/000087 WO2003060966A1 (de) 2002-01-15 2003-01-08 Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis

Publications (1)

Publication Number Publication Date
EP1466351A1 true EP1466351A1 (de) 2004-10-13

Family

ID=7712117

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03701495A Withdrawn EP1466351A1 (de) 2002-01-15 2003-01-08 Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis

Country Status (6)

Country Link
US (1) US7261829B2 (de)
EP (1) EP1466351A1 (de)
KR (1) KR100620978B1 (de)
DE (1) DE10201178A1 (de)
TW (1) TW200305969A (de)
WO (1) WO2003060966A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452748B1 (en) * 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
DE102005046570B4 (de) * 2005-10-01 2010-01-21 Schott Ag Unterseitig beschichtete Glaskeramikplatte
KR20180001343U (ko) 2016-10-28 2018-05-09 대우조선해양 주식회사 소음저감 구조를 갖는 데크 하우스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281441A (ja) 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置及びその製造方法
GB2220298A (en) * 1988-06-29 1990-01-04 Philips Nv A method of manufacturing a semiconductor device
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
US6204200B1 (en) * 1997-05-05 2001-03-20 Texas Instruments Incorporated Process scheme to form controlled airgaps between interconnect lines to reduce capacitance
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
KR100249025B1 (ko) * 1998-03-06 2000-03-15 김영환 반도체장치의 소자분리방법
KR100319185B1 (ko) * 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
DE19959966C2 (de) * 1999-12-13 2003-09-11 Mosel Vitelic Inc Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen
KR20010058498A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 트렌치형 소자분리막 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03060966A1 *

Also Published As

Publication number Publication date
KR20040076888A (ko) 2004-09-03
KR100620978B1 (ko) 2006-09-14
TW200305969A (en) 2003-11-01
WO2003060966A1 (de) 2003-07-24
US20050224451A1 (en) 2005-10-13
US7261829B2 (en) 2007-08-28
DE10201178A1 (de) 2003-06-26

Similar Documents

Publication Publication Date Title
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
EP0352736B1 (de) Verfahren zur Erzeugung einer Lackstruktur auf Halbleitermaterial mit einer sich zum Halbleitermaterial verjüngenden Öffnung
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE69528099T2 (de) Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE4417612A1 (de) Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
DE19606682C2 (de) Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung
DE69528098T2 (de) Verfahren zur Isolierung activer Zonen in einem Halbleitersubstrat mittels untiefen, nicht breiten Graben
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE3852370T2 (de) Flankenstruktur aus organischem Material.
WO2003060966A1 (de) Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis
DE102007030020A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102020123453B4 (de) Trockenätzverfahren zur Herstellung einer Grabenstruktur einer Halbleitervorrichtung
WO2002062698A2 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
EP1333472A2 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
EP1966076A1 (de) Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran
DE10117741B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements mit T-förmigen Kontaktelektrode
DE19938481B4 (de) Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040424

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: MOLL, HANS-PETER

Inventor name: EFFERENN, DIRK

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090801