TW200305969A - Method for masking a recess in a structure having a high aspect ratio - Google Patents

Method for masking a recess in a structure having a high aspect ratio Download PDF

Info

Publication number
TW200305969A
TW200305969A TW091137127A TW91137127A TW200305969A TW 200305969 A TW200305969 A TW 200305969A TW 091137127 A TW091137127 A TW 091137127A TW 91137127 A TW91137127 A TW 91137127A TW 200305969 A TW200305969 A TW 200305969A
Authority
TW
Taiwan
Prior art keywords
filling layer
cavity
patent application
layer
aspect ratio
Prior art date
Application number
TW091137127A
Other languages
English (en)
Inventor
Dirk Efferenn
Hans-Peter Moll
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200305969A publication Critical patent/TW200305969A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

200305969 ⑴ 明 明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係關於遮蔽結構凹陷之方法，特定言之，係關於 大寬高比之半導體結構。 先前技術 遮蔽凹陷係必要程序，特別對於半導體技術而言，且係 用於選擇區域，並獨立於未選擇之區域以進一步處理選擇 區域。光阻常用於選擇區域及半導體晶圓，藉由結構曝光， 光阻在選定區域内發生化學變化，使選定區域移除光阻層， 而未選定區域則予以保留。半導體晶圓之表面則在選定區 域中曝光，以待進一步程序，例如，給選定區域施加塗層 或離子化選定區域。 但是，已知的方法有缺點，需要調整曝光遮蔽使光阻在 選定區域中曝光。這種方法較複雜，尺寸小時尤其如此， 例如，在生產動態半導體記憶體時即如此。 發明内容 本發明的目標是提供一種大寬高比結構遮蔽的自我調節 方法。 本發明的目標可經由如申請專利範圍第1項之特徵所達 成。 本發明進一步的較佳具體實施例在附屬申請專利範園中 指定。 本發月的主要優點是，利用大寬高比形成凹穴而選擇 具有大I冋比的凹陷。因此，可直接利用結構的幾何形狀 -6- (2)
’無需特別_ # a I 調i遮蔽。因此可容总 法。 易的實施根據本發明之方 蝕刻方法 藉由在結 犧牲層進〜 然寬高比不 方法的應用 最好係使用各向同性 構表面塗佈一犧牲層 步加大了結構的寬高 夠選擇標準的結構。 領域。 麵刻方法。 ’可進一步改進本方法。 比。因此，更可遮蔽其自 這就擴大了根據本發明的 填充層 域以外的 蝕刻掉未 實驗顯 成的填充 刻程序中 的填充材 本發明 導體結構 最好用 用TEOS程 地形成凹
最好移除至距結構表面之預定距離。確保選“ 區域不受隨後蝕刻程序之不利影響。因此… 選义區域結構表面下的填充犀。 預疋距離取好大於在凹穴和相鄰結構之間开 衬料之最大厚度的兩俾。1 ^ ^ 如此可確保在隨後的臺 完全移除選定區域的填充材料，且對未選定區起 料無不利影響。 可用於大量的结構。^曰I . 、稱 仁疋’較佳的應用領域係4 ，特疋s之，係石夕材料製作的結構。
氧化矽層作填充材料，並利用^⑽程序沈積。相 序可在具有一個以上特定寬高比的結構之間可^ 穴0 氧化矽最好沈積為犧牲層。使用氧化矽的益處是，氧化 石夕容易沈積’並且在沈積程序後，能可靠並有選擇地移除。 實施方式 下文將參考石夕材料製成結構的範例解釋本說明書。但是， 根據本發明的方法可應用於允許所用材料沈積及允許適用 (3) 200305969
根據本發明的方 所用程序^任何類型的結構。特定而言 法可用於半導體材料，如砷化鎵。 圍1藉由範例說 、丹〈彳分細節。 結構具有帶網狀結構4和第一凹陷1的第—區域，其氣^ 寬高比。該結構具有帶網狀結構4和第二凹陷楚、—具有> 甘_ν_ 、第一-區域 ” I向比小。寬高比定義為凹陷的寬度（w)對深度Q)、 值。在圖式的示範性具體實施例中，雖然 — 11 έ士 、禾和弟二網法
、⑺構4a、4b之間的距離和第二和第三網狀結構4b、虹之馬 的距離相等且小於第三網狀結構4c和第四網狀結構切之& 的距離’結構仍具有同樣高度的四個網狀結構4。 除了圖式的結構4,也可使用不同高度和/或不同寬度的 網狀結構。此狀況的基本特徵係形成了具有大寬高比的第 一凹陷1和具有小寬高比的第二凹陷2。網狀結構4用矽晶圓 3製成，如使用蝕刻方法。此外，網狀結構4和從該網狀結 構4伸出的薄板也可用不同材料形成。例如，網狀結構4也
可用石夕晶圓上的不同材料形成。舉例而言，可用氧化矽或 氮化矽’或其他合金生產網狀結構4。 圖2顯示填充層5沈積後的矽晶圓3,在圖式的示範性具體 實施例中’由使用TE0S程序沈積的氧化矽代表。 除了氧化矽，當超過特定寬高比時，導致形成凹穴且在 隨後的程序中可再次移除的任何其他類型材料均可用於沈 積。沈積程序的定義為，在第一凹陷1形成凹穴6，且具有 大寬高比。在圖式的示範性具體實施例中，每個第一凹陷1 均形成一凹穴6。但是，沈積程序也可使第一凹陷1形成多 200305969 w 發_明_ 個凹穴6。.本例的重要特徵係，寬高比小的第二凹陷2未形 成凹穴。凹穴6的形成取決於所填充結構的寬高比。所用填 充材料和沈積程序可與結構的現有寬高比相匹配，以便在 所需凹陷1處產生凹穴6。 所用的TE0S程序的益處為，沈積了 7£〇5材料的本結構之 邊緣結構在某種程度上同樣可模製邊緣結構。這樣，在大 寬高比高於規定值的結構中可形成凹六6。規定值取決於所 用的沈積程序。 圖3為使用TE0S程序沈積填充層的裝置的示意圖。沈積程 序中使用有機液體作為矽源。液體蒸發產生的氧化物除提 供等角階梯狀覆蓋外，還是高度電性穩定的。在沈積程序 中，氧化矽依據以下公式沈積··
Si〇4C8H2〇 725°C Si〇2 ... 氧化矽沈積的其他液體源為二乙羥甲苯醯胺、二特丁基 石夕和四甲基環四矽氧。這些液體源使沈積溫度降低到3 8 〇 至650 〇C。圖3顯示石英管在大量石夕晶圓3中的排列。石英管 經線路連接至於液態氣體源7上方形成的氣體區域。液態氣 體源7經加熱源8保持於規定溫度。而且，向液態氣和石英 管供應氧化氮。此外，石英管經真空閥9連接於真空栗系統 真空泵系統確保石英管保持規定壓力。石英管由一三 區爐（three-zone oven)ll圍繞，該爐也確保石英管保持規 定溫度。TE0S矽沈積係已知方法，故此處不詳細贅述。例 如’ 「矽半導體技術」（Hilleringmann’Teubner 1999 年 版，ISBN 3-5 19-1 01 49-1)一書第 7· 1· 2· 2節「低壓 CVD程序」 200305969
<5> 中描述的TE0S程序。所用沈積程序的主要特點係使凹六6 擴展為一個位於網狀結構4上邊緣上方的區域。 在進一步的方法步驟中，填充層5必須以平面化方式移除 至凹穴6的區域。最好移除填充層5直到凹穴6開口。但是， 根據不同用途，最好讓某些殘留厚度保留在凹穴6的上方。 例如，當使用平面化移除程序時，填充層5係藉由化學、
機械研磨方法移除。填充層5最好係移除至距網狀結構4上 邊緣α的距離。最好選擇距，使α大於或等於凹穴邊緣 和周圍結構之間的最大距離β的兩倍。圖3顯示凹穴6的一個 表面與網狀結構4和矽晶圓3的薄板之間的角落區域之間的 距離β。選擇規定的距離可確保填充材料5在隨後的蝕刻程 序中兀全從第一凹陷1中移除，而不蝕刻掉下方於周邊固定 第二凹陷2的網狀結構4。 由#刻方法姓刻掉填充層5，最 在該過程中，所使用的蝕刻溶 在隨後的方法步驟中，藉 好使用各向異性蝕刻方法。
劑如驗液或乾式姓刻方法如電襞姓刻，影響凹穴6的區域， 並將填充層5從第一凹陷i中蝕刻掉。與此同時，蝕刻溶劑 也影響第二凹陷2區域的填充層5的上表面。但是，由於^ 選距離，只蝕刻掉填充層5的表面。選擇距離α使第二凹陷 區域網狀結構下方不發生姓刻 後，钱刻程序即停止。 從第一凹陷1移除填充層5 從第凹陷1移除填充層5後，即獲得圖5所示的配置 根據本發明之方法使於第—凹陷i中配置之表面曝光 他凹陷，如第二凹陷2之表面則仍然由填充層5覆蓋。因 -10- 200305969
(6). 填充層5即形成未選定半導體晶圓3之遮蔽區域。 曝光區域即此時之第一凹陷1即玎進行本方法之其餘步 驟，例如，植入、進一步钱刻或♦'氧化石夕或氮化石夕之類 材料的選擇性生長。 由於根據本發明之方法，無需使用独刻遮蔽之調整程序。 遮蔽係根據結構和於所用沈積程序之中形成之凹穴的幾何 形狀進行調整，無需任何其他調整。
圖6顯示根據本發明之方法的進一步發展，其中網狀結構 4上施用一規疋厚度為γ的犧牲層12。例如，犧牲層12可以 是氧化矽或氮化矽。結構尚未由填充層5填充，直到使用犧 牲層12。犧牲層12之益處為增加了網狀結構4的高度，從而 加大了寬高比。因此，可如此設置寬高比，使凹穴6以所需 之方式形成於第一凹陷1中。進一步的程序如移除填充層5 係依據以上描述之方法實施。 圖6顯示具有犧牲層丨2之結構，其中填充層5已經再一次 移除至凹穴6。犧牲層12的形成更適宜將填充層5移除至犧
牲層12的上邊。因此，控制移除程序簡單易行，因為所移 除之填充層5的深度係由犧牲層12之高度所控制。如圖㈣ 示’在本具體實施例中，在犧牲層12的上邊緣和所移除之 犧牲層12的上邊緣之間保持距離為有利。可用以下方式選 擇距離《:吻-γ，其中β表示凹穴6的凹穴達界與梦晶圓3 士網狀結構4的結構體之間的最大距離”表示犧牲層以的 南度。程序結束時，例如使用選擇性㈣方法，再次移除 犧牲層1 2。 •11- 200305969
⑺ 圖式簡單說明 下文將參考圖式詳細解釋本發明，其中： 圖1顯示大寬高比和小寬高比結構的示意圖。 圖2顯示有凹穴的已填充結構， 圖3顯示沈積填充層的配置，
圖4顯示具有一凹穴及已部分移除的填充層的結構， 圖5顯示選定區域的遮蔽，及 圖6顯示具有犧牲層的結構。 圖式代表符號說明 1 第一凹陷 2 第二凹陷 3 碎晶圓 4 網狀結構 5 填充層 6 凹穴
7 液態氣源 8 加熱源 9 閥門 10 真空泵系統 11 三區爐 12 犧牲層 -12-

Claims (1)

  1. 200305969 拾、申請專利範圍 1· 一種在大寬高比結構（4)中遮蔽第一凹陷的方法，該 結構包括具有不同寬高比之一組凹陷（1、2 )，具體而言 即一半導體結構，該方法具有如下步驟： -將一填充層（5)塗佈在該結構（1、2、4)上， 該填充層（5)被塗佈以在具有大寬高比的第一凹陷 (1)中形成一凹穴（6)， -從該凹穴（6)區域中移除該填充層（5)， -該填充層（5 )係使用一姓刻方法中移除，該蝕刻方 法也影響至該凹穴（6)内，由於有該凹穴（6)，故從該第 一凹陷（1)中移除該填充層（5)比從沒有一凹穴（6)之凹 陷（2)中移除得更快，從該第一凹陷（丨）中移除該填充層 (5 )後，蝕刻方法即停止。 2.如申請專利範圍第1項之方法，其特徵為使用各向同性 钱刻方法作為其钱刻方法。 3. 如申請專利範圍第1或2項之方法 其特徵為該結構（1、 2、4)具有網狀結構（4)，且在塗佈該填充層（5)之前， 在該網狀結構（4)表面塗佈--犧牲層（1 2 ) 如申請專利範圍第1項之方法，其特散為該結構(1、2、 4)具有網狀結構（4)，且移除該填充層（5)直到該網狀結 構（4)表面上方之一規定距離處。
    為所選擇的規定 之間的該填充材 如申請專利範圍第4項之方法，其特| 距離係大於一凹穴（6)與該結構（4、3) 料（5)之最大厚度（β)的兩倍。 200305969
    6. 如申請專利範圍第1項之方法，其特徵為該結構（1、2、 4 )係由一矽晶圓（3 )形成。 7. 如申請專利範圍第1項之方法，其特徵為使用一 TE0S程 序將氧化矽沈積為該填充層（5 )。 8. 如申請專利範圍第1項之方法，其特徵為將氧化矽沈積 為該犧牲層（12)。
    -2-
TW091137127A 2002-01-15 2002-12-24 Method for masking a recess in a structure having a high aspect ratio TW200305969A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10201178A DE10201178A1 (de) 2002-01-15 2002-01-15 Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis

Publications (1)

Publication Number Publication Date
TW200305969A true TW200305969A (en) 2003-11-01

Family

ID=7712117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091137127A TW200305969A (en) 2002-01-15 2002-12-24 Method for masking a recess in a structure having a high aspect ratio

Country Status (6)

Country Link
US (1) US7261829B2 (zh)
EP (1) EP1466351A1 (zh)
KR (1) KR100620978B1 (zh)
DE (1) DE10201178A1 (zh)
TW (1) TW200305969A (zh)
WO (1) WO2003060966A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452748B1 (en) * 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
DE102005046570B4 (de) * 2005-10-01 2010-01-21 Schott Ag Unterseitig beschichtete Glaskeramikplatte
KR20180001343U (ko) 2016-10-28 2018-05-09 대우조선해양 주식회사 소음저감 구조를 갖는 데크 하우스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281441A (ja) 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置及びその製造方法
GB2220298A (en) * 1988-06-29 1990-01-04 Philips Nv A method of manufacturing a semiconductor device
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
US6204200B1 (en) * 1997-05-05 2001-03-20 Texas Instruments Incorporated Process scheme to form controlled airgaps between interconnect lines to reduce capacitance
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
KR100249025B1 (ko) * 1998-03-06 2000-03-15 김영환 반도체장치의 소자분리방법
KR100319185B1 (ko) * 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
DE19959966C2 (de) * 1999-12-13 2003-09-11 Mosel Vitelic Inc Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen
KR20010058498A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 트렌치형 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20040076888A (ko) 2004-09-03
EP1466351A1 (de) 2004-10-13
KR100620978B1 (ko) 2006-09-14
WO2003060966A1 (de) 2003-07-24
US20050224451A1 (en) 2005-10-13
US7261829B2 (en) 2007-08-28
DE10201178A1 (de) 2003-06-26

Similar Documents

Publication Publication Date Title
US5843226A (en) Etch process for single crystal silicon
JP5894622B2 (ja) シリコン含有ハードマスクをエッチングする方法
USRE47170E1 (en) Method of forming semiconductor patterns
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
US7056830B2 (en) Method for plasma etching a dielectric layer
CN110129764A (zh) 用于沉积膜的衬底处理系统
TWI323496B (en) Method of fabricating trench isolation of semiconductor device
TW202101582A (zh) 用於高深寬比特徵部蝕刻期間之臨界尺寸控制及用於形成保護層的碳基沉積物
TW200924059A (en) Methods of modifying oxide spacers
TW201710539A (zh) 氧化矽膜的選擇性沉積
TW202024384A (zh) 經硼摻雜之非晶形碳硬遮罩及相關方法
TW201700396A (zh) 形成圖案的方法
JPH03204952A (ja) 半導体基板内にトレンチ絶縁構造を製造する方法
KR20200012796A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US10957550B2 (en) Semiconductor structure and formation method thereof
TWI358766B (en) Etching method
TW200305926A (en) Lithography pattern shrink process and articles
JP2003511857A (ja) 一様な浅いトレンチ・エッチング・プロファイルのための方法
TWI336116B (en) Trench isolation structure for a semiconductor device with a different degree of corner rounding and a method of manufacturing the same
TW200305969A (en) Method for masking a recess in a structure having a high aspect ratio
US6117764A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
TW200421528A (en) Fabrication method for shallow trench isolation region
US6943120B1 (en) Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure
TWI248128B (en) Shallow trench isolation formation method
JPS6272129A (ja) 半導体装置の製造方法