KR100620978B1 - 종횡비가 큰 구조체 내의 리세스를 마스킹하는 방법 - Google Patents

종횡비가 큰 구조체 내의 리세스를 마스킹하는 방법 Download PDF

Info

Publication number
KR100620978B1
KR100620978B1 KR1020047010873A KR20047010873A KR100620978B1 KR 100620978 B1 KR100620978 B1 KR 100620978B1 KR 1020047010873 A KR1020047010873 A KR 1020047010873A KR 20047010873 A KR20047010873 A KR 20047010873A KR 100620978 B1 KR100620978 B1 KR 100620978B1
Authority
KR
South Korea
Prior art keywords
filling layer
aspect ratio
webs
recess
cavity
Prior art date
Application number
KR1020047010873A
Other languages
English (en)
Other versions
KR20040076888A (ko
Inventor
에퍼렌디르크
몰한스-페터
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20040076888A publication Critical patent/KR20040076888A/ko
Application granted granted Critical
Publication of KR100620978B1 publication Critical patent/KR100620978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 명세서에는 선택적인 마스킹 방법이 개시되어 있다. 충전재는 구조체 상에 도포되고, 상기 충전재는, 구조체의 종횡비의 함수로서, 종횡비가 큰 경우 공동들을 형성시키는 구조체에 도포된다. 상기 충전층은 상기 공동들까지 제거되며, 상기 충전재는 공동이 에칭에 의해 형성된 리세스로부터는 완전히 제거되어, 영역들이 선택적으로 노출되게 된다.

Description

종횡비가 큰 구조체 내의 리세스를 마스킹하는 방법 {METHOD FOR MASKING A RECESS IN A STRUCTURE WITH A LARGE ASPECT RATIO}
본 발명은 구조체, 특히 종횡비가 큰 반도체 구조체 내의 리세스를 마스킹하는 방법에 관한 것이다.
리세스의 마스킹은 특히 반도체 기술에서 핵심 공정으로서, 영역들을 선택하고 그들을 선택되지 않은 영역들과 보다 독립적으로 처리하는데 사용된다. 보통, 포토레지스트들이 영역들의 선택에 사용되고, 반도체웨이퍼에 적용된 다음, 상기 포토레지스트는 광에 대한 구조화된 노광에 의하여 선택된 영역에서 화학적으로 변경되어, 상기 포토레지스트층이 상기 선택된 영역들에서 제거될 수 있는 한편, 선택되지 않은 영역들에서는 제거되지 않게 된다. 따라서, 상기 반도체웨이퍼의 표면은 추가 공정, 예컨대 층의 도포 또는 선택된 영역의 이온화를 통해 상기 선택된 영역들에서 노광된다.
하지만, 공지된 방법은 다음과 같은 단점을 가진다. 즉, 선택된 영역들에서 포토레지스트를 광에 노광시키기 위하여 노광 마스크를 조정할 필요가 있다. 이것은 특히 치수가 작을 때, 예를 들면 다이나믹 반도체 메모리를 생산하는 경우에 비교적 복잡하다.
본 발명의 목적은, 종횡비가 큰 구조체 내의 리세스를 마스킹하기 위하여 자가-조정되는 방법을 제공하는 것이다.
본 발명의 목적은 청구범위 제1항의 특징에 의해 달성된다.
본 발명의 또 다른 바람직한 실시예들은 종속항에 언급된다.
본 발명의 주된 장점 가운데 하나는, 종횡비가 큰 리세스를 선택적으로 선택하기 위하여, 큰 종횡비로 인해 발생하는 공동 형성이 이용된다는 점이다. 따라서, 구조체의 기하학 형상이 직접 이용되어, 마스크의 특정 조정이 필요없게 된다. 그러므로, 본 발명에 따른 방법이 용이하게 수행될 수 있다.
에칭 방법으로는 등방성 에칭 방법이 이용되는 것이 바람직하다.
본 발명의 또 다른 개선예는 구조체의 표면에 희생층(sacrificial layer)을 도포함으로써 달성된다. 상기 희생층은 구조체의 종횡비를 더욱 증가시킨다. 따라서, 자연적인 종횡비의 선택을 허용하지 않는 구조체를 마스킹하는 것도 가능하다. 이는 본 발명에 따른 방법의 응용분야를 확장시킨다.
충전층(filling layer)은 구조체의 표면으로부터 규정된 거리까지 제거되는 것이 바람직하다. 이는 선택된 영역 바깥에 위치하는 영역들이 후속 에칭 공정에 의하여 악영향을 받지 않도록 한다. 그러므로, 상기 충전층은 선택되지 않은 영역들에서 구조체의 레벨 아래로 에칭되지 않는다.
실험자들은 규정된 거리가 공동과 인접한 구조체 사이에 형성된 충전재의 최대 두께의 2배보다 큰 것이 바람직하다는 것을 밝혀냈다. 이는 충전재가 후속 에칭 공정 시에 선택된 리세스에서 완전히 제거되고, 나아가 선택되지 않은 영역들 내의 충전재에 악영향을 미치지 않도록 한다.
본 발명은 수많은 구조체에 이용될 수 있다. 하지만, 바람직한 응용분야의 일례로는 반도체 구조체, 특히 실리콘 재료로 형성되는 구조체에 이용되는 것이 좋다.
실리콘 산화물 층이 충전재로 제공되는 것이 바람직하며, TEOS 공정을 이용하여 증착된다. 상기 TEOS 공정을 이용하면, 특정 종횡비보다 큰 구조체들 사이에 공동들이 확실히 형성되도록 할 수 있다.
실리콘 산화물은 희생층으로서 증착되는 것이 바람직하다. 실리콘 산화물을 사용하면, 상기 실리콘 산화물이 용이하에 증착될 수 있고, 상기 증착 공정 후에 확실하면서도 선택적으로 제거될 수 있다는 장점을 제공한다.
이하, 본 발명을 도면을 참조하여 보다 상세히 설명한다.
도 1은 큰 종횡비와 작은 종횡비를 갖는 구조체의 개략적인 예시를 도시한 도면,
도 2는 공동들이 있는 충전된 구조체를 도시한 도면,
도 3은 충전층을 증착하기 위한 형태를 도시한 도면,
도 4는 부분적으로 제거된 충전층 및 공동을 구비한 구조체를 도시한 도면,
도 5는 선택된 영역들을 위한 마스크를 도시한 도면, 및
도 6은 희생층을 구비한 구조체를 도시한 도면이다.
이하, 본 발명을 실리콘 재료의 형태인 구조체의 예시를 참조하여 설명한다. 하지만, 본 발명에 따른 방법은, 사용된 재료들의 증착 및 사용된 공정들의 어플리케이션을 허용하는 어떠한 타입의 구조체에도 적용될 수 있다. 특히, 본 발명에 따른 방법은, 갈륨 비소와 같은 반도체 재료들에 이용될 수 있다.
도 1은 실리콘 웨이퍼(3)로 생성된 구조체의 부분 상세도를 예시를 통해 개략적으로 보여준다. 상기 구조체는 종횡비가 큰 웨브(web)(4)들 및 제1리세스(1)가 있는 제1영역을 가진다. 또한, 상기 구조체는 종횡비가 작은 웨브(4)들 및 제2리세스(2)가 있는 제2영역을 가진다. 상기 종횡비는 리세스의 깊이(T)에 대한 폭(W)으로 정의된다. 도시된 예시적인 실시예에서, 상기 구조체는 같은 높이의 4개의 웨브(4)를 가지지만, 제1웨브(4a)와 제2웨브(4b) 사이 및 제2웨브(4b)와 제3웨브(4c) 사이의 거리는 동일하며, 제3웨브(4c)와 제4웨브(4d) 사이의 거리보다는 짧다.
도시된 구조체(4) 대신에, 상이한 높이의 웨브 및/또는 상이한 폭의 웨브들이 사용될 수도 있다. 이 경우의 핵심 특징은, 종횡비가 큰 제1리세스(1) 및 종횡비가 작은 제2리세스(2)가 형성된다는 점이다. 상기 웨브(4)들은 예컨대 에칭 방법을 이용하여 실리콘 웨이퍼(3)에 형성된다. 나아가, 웨브(4)들 및 상기 웨브(4)들이 돌출된 플레이트 양자 모두가 상이한 재료들로 형성되는 것도 가능하다. 또한, 예를 들어 상기 웨브(4)들이 실리콘 웨이퍼 상에 상이한 재료로 형성될 수도 있다. 예시에 의하면, 상기 웨브(4)들이 실리콘 산화물이나 실리콘 질화물, 또는 그 밖의 금속 합금으로 생성될 수도 있다.
도 2는 도시된 예시적인 실시예에서, TEOS 공정을 이용하여 증착된 실리콘 산화물로 표시되는 충전층(5)의 증착 후의 실리콘 웨이퍼(3)를 보여준다.
실리콘 산화물 대신에, 기타 다른 타입의 재료가 증착되어, 특정 종횡비가 초과될 때에 공동들을 형성시키고, 이는 다시 후속 공정에서 제거될 수 있다. 상기 증착 공정은, 공동(6)들이 종횡비가 큰 제1리세스(1)들 내에 형성되도록 규정된다. 도시된 예시적인 실시예에서, 공동(6)은 각각의 제1리세스(1) 내에 형성된다. 하지만, 상기 증착 공정은 또한 여러 공동(6)들이 제1리세스(1) 내에 형성되도록 이용될 수도 있다. 이 경우, 중요 특징은 종횡비가 작은 제2리세스(2) 내에는 공동이 형성되지 않는다는 점이다. 공동(6)들의 형성은 충전된 구조체의 종횡비에 좌우된다. 사용된 충전재 및 사용된 증착 공정은, 공동(6)들이 원하는 리세스(1)들 내에 생성되도록 구조체의 현재 종횡비에 매칭될 수 있다.
이용되는 TEOS 공정은, TEOS 재료가 증착되는 본 구조체의 에지 구조가 마찬가지로, 어느 정도까지는, 에지 구조를 모델링한다는 장점을 제공한다. 이러한 방식으로, 공동(6)들은 규정된 값보다 큰 종횡비가 큰 구조체들 내에 형성된다. 상기 규정된 값은 이용되는 증착 공정에 좌우된다.
도 3은 TEOS 공정을 이용하여 층을 증착시키는 장치의 개략도를 보여준다. 상기 증착 공정 시, 실리콘 소스로는 유기 액체가 사용된다. 상기 액체의 증기로부터 생성되는 산화물은 전기적으로 매우 안정할 뿐만 아니라, 컨포멀 스텝 커버리지(conformal step coverage)를 제공할 수도 있다. 상기 증착 공정 시, 실리콘 산화물은 다음과 같은 공식에 따라 증착된다:
SiO4C8H20 → 725℃ → SiO2 ...
실리콘 산화물 증착을 위한 기타 액체 소스로는 디에틸실란(diethylsilane), 디터셔리 부틸실란(ditertiary butylsilane) 및 테트라메틸-사이클로테트라실록산(tetramethyl-cyclotetrasiloxane)을 들 수 있다. 이들 액체 소스들은 증착 온도가 380 내지 650℃로 낮아지게 한다. 도 3은 많은 실리콘 웨이퍼(3)들이 배치된 쿼츠 튜브(quartz tube)를 개략적으로 보여준다. 상기 쿼츠 튜브는 라인을 거쳐, 액체 가스 소스(7) 위쪽에 형성된 가스 영역에 연결된다. 상기 액체 가스 소스(7)는 가열 소스(8)에 의해 규정된 온도로 유지된다. 나아가, 액체 가스 및 쿼츠 튜브 모두에는 질소 산화물이 공급된다. 또한, 쿼츠 튜브는 진공 밸브(9)를 통해 진공 펌핑 시스템(10)에 연결된다. 상기 진공 펌핑 시스템은, 쿼츠 튜브 내부가 규정된 압력이 되도록 보장한다. 상기 쿼츠 튜브는 3-구역 오븐(three-zone oven)(11)으로 둘러싸여지고, 이는 또한 상기 쿼츠 튜브 내부가 규정된 압력이 되는 것을 보장한다. TEOS 실리콘의 증착은 공지된 방법이므로, 상세한 설명은 생략하기로 한다. 상기 TEOS 공정은, 예를 들면 ISBN 3-519-10149-1(Hilleringmann, Teubner, 1999)의 "Siliziumhalbleitertechnologie" [Silicon semiconductor technology]의 섹션 7.1.2.2 "Low Pressure CVD-Verfahren" [Low pressure CVD processes]에 개시되어 있다. 이용되는 증착 공정의 주된 특징은, 공동(6)들이 웨브(4)들의 상부 에지 위쪽에 위치한 영역까지 연장된다는 점이다.
또 다른 방법 단계에서는, 충전층(5)이 공동(6)들의 영역까지 평탄하게 제거 되어야만 한다. 상기 충전층(5)은 공동(6)들이 개방될 때까지 제거되는 것이 바람직하다. 하지만, 경우에 따라, 소정의 잔류 두께가 상기 공동(6) 위쪽에 남아 있도록 하는 것이 좋을 수도 있다.
평탄 제거 공정을 이용하는 경우, 상기 충전층(5)은 예컨대 화학적, 기계적 폴리싱 방법에 의하여 제거된다. 상기 충전층(5)은 상기 웨브(4)들의 상부 에지에 대하여 거리 α만큼 제거되는 것이 바람직하다. 상기 거리 α는, 공동 경계와 둘러싸는 구조체 사이의 최대 거리 β의 2배보다 크거나 같도록 선택되는 것이 바람직하다. 도 4는 공동(6)의 일 표면과, 웨브(4)와 실리콘 웨이퍼(3)의 플레이트 사이의 코너 영역 사이의 거리 β를 보여준다. 규정된 거리를 선택함으로써, 후속 에칭 공정 시, 제2리세스(2)를 양쪽에서 경계짓는 웨브(4)들의 아래쪽의 에칭없이, 충전재(5)가 제1리세스(1)로부터 완전히 제거되도록 한다.
그 후, 상기 충전재(5)는, 후속 방법 단계에서 에칭 방법, 바람직하게는 이방성 에칭 방법에 의하여 에칭된다. 상기 공정에서는, 예컨대 알칼리 용액(alkali lyes)과 같은 사용되는 에칭액 또는 플라즈마 에칭과 같은 건식 에칭 방법들을 통해 상기 공동(6)의 영역을 어택(attack)하고, 상기 제1리세스(1)들로부터 충전층(5)을 에칭한다. 이와 동시에, 상기 에칭액은 또한 제2리세스(2)의 영역에 있는 충전층(5)의 상부면도 어택한다. 하지만, 선택되는 거리로 인하여, 단지 충전층(5)의 표면만이 에칭된다. 웨브들의 아래쪽의 에칭(etching underneath the webs)이 제2리세스(2)들의 영역에서 발생하지 않도록 거리 α가 선택되었다. 상기 에칭 공정은 충전층(5)이 제1리세스(1)로부터 제거된 경우에 중단된다.
상기 충전층(5)이 상기 제1리세스(1)들로부터 제거된 후에는, 도 5에 도시된 바와 같은 형태가 얻어진다.
본 발명에 따른 방법에 따르면, 제1리세스(1)들 내에 배치된 표면들이 노출되게 된다. 제2리세스(2)와 같은 다른 리세스들의 표면들은 여전히 충전층(5)으로 커버된다. 따라서, 충전층(5)은 선택되지 않은 반도체 웨이퍼(3)의 영역들을 위한 커버링 마스크(covering mask)를 형성한다.
노출된 영역들, 이 경우에는 제1리세스(1)들은, 예컨대 주입을 위한, 추가 에칭을 위한, 또는 실리콘, 실리콘 산화물 혹은 실리콘 질화물과 같은 재료의 선택적인 성장을 위한 여타의 방법에 사용될 수 있다.
본 발명에 따른 방법에 의하면, 에칭 마스크를 위한 조정 공정을 이용할 필요가 없다. 이용되는 증착 공정 시의 공동 형성 및 구조체의 기하학 구조의 사용을 기초로 하여 어떠한 조정도 필요없이 마스크가 조정된다.
도 6은 본 발명에 따른 방법의 또 다른 개선예를 보여주는데, 여기서는 희생층(12)이 웨브(4)들 상에 규정된 두께 γ로 도포된다. 상기 희생층(12)은, 예컨대 실리콘 산화물 또는 실리콘 질화물의 형태일 수 있다. 상기 구조체는 희생층(12)이 도포된 후에 충전층(5)으로 충전된다. 상기 희생층(12)은, 웨브(4)들의 높이가 증가하여, 종횡비가 보다 커지게 하는 장점을 제공한다. 따라서, 상기 종횡비는, 공동(6)들이 제1리세스(1)들 내에 원하는 방식으로 형성되도록 설정될 수 있다. 충전층(5)의 제거와 같은 추가 공정들은 상술된 방법에 따라 수행된다.
도 6은 희생층(12)이 있는 구조체를 보여주는데, 충전층(5)은 이미 공동(6) 들까지 다시 한번 제거되었다. 상기 희생층(12)은, 희생층(12)의 상부면까지 충전층(5)을 제거하는 것이 가능해지도록 형성되는 것이 바람직하다. 따라서, 제거 공정을 제어하는 것이 간단한데, 그 이유는 제거되는 충전층(5)의 깊이가 희생층(12)의 높이에 좌우되기 때문이다. 또한 본 실시예에서는, 희생층(12)의 상부 에지와 제거된 희생층(12)의 상부 에지 사이의 거리가 도 6에 도시된 것과 같이 되는 것이 좋다. 거리 α는 다음과 같이 선택될 수 있다: α≥2β-γ, 여기서 β는 공동(6)의 공동 경계와 실리콘 웨이퍼(3) 또는 웨브(4)의 구조 사이의 최대 거리를 나타내며, γ는 희생층(12)의 높이를 나타낸다. 공정의 끝에서, 상기 희생층(12)은 예컨대 선택적인 에칭 방법을 이용하여 다시 한번 제거된다.

Claims (9)

  1. 종횡비가 다른 한 세트의 리세스(1, 2)들을 포함하는, 웨브(4)들을 구비한 구조체(4), 특히 반도체 구조체 내에서 종횡비가 큰 제1리세스(1)들을 마스킹하는 방법에 있어서,
    - 종횡비가 큰 제1리세스(1)들 내에 공동(6)이 형성되도록, 상기 웨브(4)들 너머 고정된 거리에 걸쳐 도포되는 충전층(5)이 상기 구조체(1, 2, 4)에 도포되는 단계,
    - 상기 충전층(5)이 상기 웨브(4)들의 표면 위로 규정된 거리까지 제거되도록 상기 공동(6)의 영역 내까지의 평탄 제거 공정에 의해 상기 충전층(5)이 제거되는 단계, 및
    - 상기 충전층(5)이 에칭 공정에서 제거되는 단계를 구비하며, 상기 에칭 공정은 또한 상기 공동(6)을 어택하고, 상기 공동(6)으로 인하여 상기 충전층(5)은 공동(6)이 없는 리세스(2)들보다 상기 제1리세스(1)로부터 보다 신속하게 제거되며, 상기 에칭 공정은 상기 제1리세스(1)로부터 상기 충전층(5)을 제거한 후에 중단되고, 상기 규정된 거리는 상기 웨브(4)들이 상기 에칭 공정 시에 작은 종횡비를 갖는 리세스(2)의 영역 내에서 언더에칭(underetch)되지 않도록 선택되는 것을 특징으로 하는 마스킹 방법.
  2. 제1항에 있어서,
    상기 에칭 방법으로 등방성 에칭 방법이 이용되는 것을 특징으로 하는 마스킹 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 구조체(1, 2, 4)는 웨브(4)들을 가지며, 상기 충전층(5)의 도포 전에, 상기 웨브(4)들의 표면에 희생층(12)이 도포되는 것을 특징으로 하는 마스킹 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 평탄 제거 공정으로 화학적/기계적 폴리싱 방법이 이용되는 것을 특징으로 하는 마스킹 방법.
  5. 제3항에 있어서,
    상기 평탄 제거 공정으로 화학적/기계적 폴리싱 방법이 이용되며,
    상기 규정된 거리는, 공동(6)과 상기 구조체(1, 2, 4) 사이의 충전재(5)의 최대 두께(β)의 2배보다 크도록 선택되는 것을 특징으로 하는 마스킹 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 구조체(1, 2, 4)는 실리콘 웨이퍼(3)로 형성되는 것을 특징으로 하는 마스킹 방법.
  7. 제1항 또는 제2항에 있어서,
    티이오에스(TEOS) 공정을 이용하여, 상기 충전층(5)으로서 실리콘 산화물이 증착되는 것을 특징으로 하는 마스킹 방법.
  8. 제3항에 있어서,
    상기 희생층(12)으로서 실리콘 산화물이 증착되는 것을 특징으로 하는 마스킹 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 충전층(5)은, 상기 공동(6)의 높이 위쪽까지 작은 종횡비를 갖는 리세스(2) 위에 도포되는 것을 특징으로 하는 마스킹 방법.
KR1020047010873A 2002-01-15 2003-01-08 종횡비가 큰 구조체 내의 리세스를 마스킹하는 방법 KR100620978B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10201178.8 2002-01-15
DE10201178A DE10201178A1 (de) 2002-01-15 2002-01-15 Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
PCT/EP2003/000087 WO2003060966A1 (de) 2002-01-15 2003-01-08 Verfahren zur maskierung einer ausnehmung einer struktur mit einem grossen aspektverhältnis

Publications (2)

Publication Number Publication Date
KR20040076888A KR20040076888A (ko) 2004-09-03
KR100620978B1 true KR100620978B1 (ko) 2006-09-14

Family

ID=7712117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047010873A KR100620978B1 (ko) 2002-01-15 2003-01-08 종횡비가 큰 구조체 내의 리세스를 마스킹하는 방법

Country Status (6)

Country Link
US (1) US7261829B2 (ko)
EP (1) EP1466351A1 (ko)
KR (1) KR100620978B1 (ko)
DE (1) DE10201178A1 (ko)
TW (1) TW200305969A (ko)
WO (1) WO2003060966A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452748B1 (en) * 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
DE102005046570B4 (de) * 2005-10-01 2010-01-21 Schott Ag Unterseitig beschichtete Glaskeramikplatte
KR20180001343U (ko) 2016-10-28 2018-05-09 대우조선해양 주식회사 소음저감 구조를 갖는 데크 하우스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281441A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置及びその製造方法
GB2220298A (en) * 1988-06-29 1990-01-04 Philips Nv A method of manufacturing a semiconductor device
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
US6204200B1 (en) * 1997-05-05 2001-03-20 Texas Instruments Incorporated Process scheme to form controlled airgaps between interconnect lines to reduce capacitance
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
KR100249025B1 (ko) * 1998-03-06 2000-03-15 김영환 반도체장치의 소자분리방법
KR100319185B1 (ko) * 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
DE19959966C2 (de) * 1999-12-13 2003-09-11 Mosel Vitelic Inc Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen
KR20010058498A (ko) 1999-12-30 2001-07-06 박종섭 반도체 소자의 트렌치형 소자분리막 형성방법

Also Published As

Publication number Publication date
DE10201178A1 (de) 2003-06-26
TW200305969A (en) 2003-11-01
KR20040076888A (ko) 2004-09-03
US7261829B2 (en) 2007-08-28
EP1466351A1 (de) 2004-10-13
WO2003060966A1 (de) 2003-07-24
US20050224451A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
KR20200116855A (ko) 반도체 소자를 제조하는 방법
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
KR20090091307A (ko) 높은 아스펙트비의 개구를 갖는 실리콘 구조체, 이의 제조방법, 이의 제조 장치, 및 이의 제조 프로그램, 및 이의 실리콘 구조체용 에칭 마스크의 제조방법
JP2003060035A (ja) デュアルダマシン配線形成方法
US6355557B2 (en) Oxide plasma etching process with a controlled wineglass shape
KR20170092478A (ko) 퇴적 및 에칭 공정들을 이용한 융기되고 리세싱된 피처들을 위한 선택적 막 형성
US20040077178A1 (en) Method for laterally etching a semiconductor structure
KR100188896B1 (ko) 반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치
US5262002A (en) Method for manufacturing a trench structure in a substrate
US7288476B2 (en) Controlled dry etch of a film
US8084319B2 (en) Precisely tuning feature sizes on hard masks via plasma treatment
US5981355A (en) Method of forming isolating region
KR100620978B1 (ko) 종횡비가 큰 구조체 내의 리세스를 마스킹하는 방법
JPH11284064A (ja) トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法
CN109545788A (zh) 半导体器件及其制造方法
US20060033179A1 (en) Retrograde trench isolation structures
US6624042B2 (en) Fabrication process for a semiconductor component
JP5171091B2 (ja) プラズマ処理方法
JP2001319969A (ja) 絶縁領域の形成方法
US20220293608A1 (en) Semiconductor structure having buried word lines and method of manufacturing the same
KR19990057941A (ko) 반도체 장치의 소자 분리막 형성방법
KR100674901B1 (ko) 반도체 소자의 게이트 형성방법
KR100909806B1 (ko) 반도체 소자의 소자분리방법
KR20020044001A (ko) 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee