DE4018437A1 - Verfahren zur bildung einer oeffnung in einer halbleitervorrichtung - Google Patents

Verfahren zur bildung einer oeffnung in einer halbleitervorrichtung

Info

Publication number
DE4018437A1
DE4018437A1 DE4018437A DE4018437A DE4018437A1 DE 4018437 A1 DE4018437 A1 DE 4018437A1 DE 4018437 A DE4018437 A DE 4018437A DE 4018437 A DE4018437 A DE 4018437A DE 4018437 A1 DE4018437 A1 DE 4018437A1
Authority
DE
Germany
Prior art keywords
opening
conductor
insulating layer
semiconductor device
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4018437A
Other languages
English (en)
Inventor
Oh Kyungseok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4018437A1 publication Critical patent/DE4018437A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Öffnung in einer Halbleitervorrichtung, welches ver­ wendet wird zur Bildung einer Öffnung zum Ausführen von Zwischenschicht-Verbindungen, Ionenimplantationen und Ionen­ diffusionen in einem Halbleitersubstrat.
Fig. 1A und 1B veranschaulichen den Bildungsprozeß einer Öffnung entsprechend dem bekannten Verfahren. Unter Bezug­ nahme auf Fig. 1A sind eine Isolierschicht 3 und ein erster Leiter 2 auf einem Halbleitersubstrat 1 angeordnet, und ein Fotolack 4 ist auf der Isolierschicht 3 außer einem Öff­ nungsabschnitt 5 aufgetragen. Daran anschließend wird gemäß Fig. 1B der Öffnungsabschnitt 5 bis zur Oberfläche des Halb­ leitersubstrates 1 heruntergeätzt, so daß ein Graben 6 gebildet wird, wobei anschließend ein zweiter Leiter 7 dar­ auf aufgetragen wird.
Falls jedoch bei dem bekannten Verfahren zur Bildung einer Öffnung eine Fehljustierung zwischen der Maske und der Halb­ leiterstruktur während der Bildung auftritt, wird der Abstand 8 zwischen den ersten und zweiten Leitern 2, 7 ver­ ringert, so daß ein Kurzschluß zwischen dem ersten und dem zweiten Leiter 2, 7 gebildet wird, wodurch der Fluß von Leckströmen verursacht wird.
Bei dem Falle, bei dem der zweite Leiter 7 auf der Innen­ seite des Grabens 6 aufgetragen ist, wird des weiteren die Stufe bei dem Eingang des Grabens 6 vergrößert, wodurch die Stufenbedeckung des zweiten Leiters 7 verschlechtert wird.
Ferner ergibt sich bei der bekannten Lösung eine Begrenzung in der Reduzierung der Größe der Halbleitervorrichtung, da eine Grenze bei der Verringerung des Abstandes zwischen dem Graben 6 und dem ersten Leiter 2 vorhanden ist.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, ein Ver­ fahren zur Bildung einer Öffnung in einer Halbleitervorrich­ tung zu schaffen, bei dem die Dichte des Halbleiters durch Verringern des Abstandes zwischen der Öffnung und dem Leiter vergrößert werden kann, und die Stufenbedeckung für die Öff­ nung verbessert werden kann, so daß die Zuverlässigkeit des Halbleiters verbessert wird.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch die im Anspruch 1 angegebenen Merkmale.
Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß ein Abstandhalter aus isolierendem Material auf der Seitenwand der Öffnung vorgesehen ist, welche bei dem rele­ vanten Abschnitt des Halbleitersubstrates gebildet ist.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung.
Es zeigt
Fig. 1 eine Veranschaulichung eines Herstellungsprozesses; und
Fig. 2 eine Veranschaulichung des Herstellungsprozesses entsprechend dieser Erfindung.
Die Fig. 2A bis 2C veranschaulichen das Verfahren zur Bildung einer Öffnung entsprechend dieser Erfindung. Gemäß Fig. 2A sind eine erste Isolierschicht 11, ein erster Leiter 12, eine zweite Isolierschicht 13 und ein zweiter Leiter 14 auf einem Halbleitersubstrat 10 in dieser Reihenfolge abge­ schieden. Auf dem zweiten Leiter 14 wird ein Fotolack 15 durch Verwenden eines Maskierungsprozesses außer auf dem Abschnitt, bei dem eine erste Öffnung 16 gebildet werden soll, aufgetragen.
Danach wird gemäß Fig. 2B ein Ätzprozeß durchgeführt, wobei der Fotolack 15 als Maske verwendet wird, so daß das Ätzen bis hinunter zur Oberfläche des Halbleitersubstrates 10 aus­ geführt, und somit eine zweite Öffnung 17 gebildet wird. Daran anschließend wird der Fotolack 15 entfernt, und eine dritte Isolierschicht 18 wird aufgetragen.
Dann wird gemäß Fig. 2C die dritte Isolierschicht 18 durch Anwenden eines Rückätzprozesses ohne Verwendung einer Maske auf solche Weise geätzt, daß ein Teil der dritten Isolier­ schicht 18 auf der Innenwand der zweiten Öffnung 17 zur Aus­ bildung eines Abstandhalters 18′ verbleibt, und dann wird ein dritter Leiter 20 zur Vervollständigung einer dritten Öffnung 19 aufgetragen.
Dementsprechend sind gemäß Fig. 2C der erste Leiter 12 und der dritte Leiter 20 mit einem gewissen Abstand aufgrund des Abstandhalters 18′ voneinander getrennt, so daß das Problem der oben beschriebenen Fehljustierung zwischen der Maske und der Halbleiterstruktur überwunden werden kann.
Des weiteren ist, wie in Fig. 2C ersichtlich ist, keine scharfe Kante bei dem Eingang der dritten Öffnung 19 auf­ grund einer geringen Neigung des Abstandhalters 18′ vorhan­ den, und damit wird offensichtlich die Stufenbedeckung für den dritten Leiter 20 verbessert.
Wie oben beschrieben, wird entsprechend dem Herstellungsver­ fahren gemäß der Erfindung die Öffnung der Halbleitervor­ richtung auf solche Weise gebildet, daß ein Abstandhalter auf der Seitenwand der Öffnung vorgesehen ist. Dadurch können die Abstände zwischen den Leitern bei einem konstan­ ten Wert aufrechterhalten werden, und können auf leichte Weise justiert werden, wobei des weiteren die Stufe der auf­ getragenen Schicht zur Verbesserung der Stufenbedeckung ver­ ringert werden kann.
Ferner kann erfindungsgemäß der Maskierungsprozeß leicht durchgeführt werden, da der Eingang der Öffnung aufgrund der leichten Neigung des Abstandhalters vergrößert ist.

Claims (1)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, welches aufweist:
    einen Schritt zur Bildung einer ersten Isolierschicht (11), eines ersten Leiters (12), einer zweiten Isolier­ schicht (13) und eines zweiten Leiters (14) in dieser Reihenfolge auf einem Halbleitersubstrat (10);
    einen Schritt des Auftragens eines Fotolackes (15) auf den zweiten Leiter (14), außer auf dem Abschnitt einer ersten Öffnung (16), durch Anwenden eines Maskierungs­ prozesses;
    einen Schritt des Ausführens eines Ätzens herunter bis zur Oberfläche des Halbleitersubstrates (10) unter Ver­ wendung des Fotolackes (15) als Maske zur Bildung einer zweiten Öffnung (17);
    einen Schritt des Entfernens des Fotolackes (15) und Auftragens einer dritten Isolierschicht (18) ;
    einen Schritt des Ätzens der dritten Isolierschicht (18) durch Anwenden eines Rückätzprozesses, so daß der verbleibende Abschnitt der dritten Isolierschicht (18) auf der Innenwand der zweiten Öffnung (17) als ein Abstandhalter (18′) dient; und
    einen Schritt des Auftragens eines dritten Leiters (20) zur Bildung einer dritten Öffnung (19).
DE4018437A 1989-12-29 1990-06-08 Verfahren zur bildung einer oeffnung in einer halbleitervorrichtung Ceased DE4018437A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020099A KR910013463A (ko) 1989-12-29 1989-12-29 반도체 소자의 개구형성방법

Publications (1)

Publication Number Publication Date
DE4018437A1 true DE4018437A1 (de) 1991-07-11

Family

ID=19294139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4018437A Ceased DE4018437A1 (de) 1989-12-29 1990-06-08 Verfahren zur bildung einer oeffnung in einer halbleitervorrichtung

Country Status (4)

Country Link
JP (1) JPH03203323A (de)
KR (1) KR910013463A (de)
DE (1) DE4018437A1 (de)
GB (1) GB2239559A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309611A1 (de) * 1993-03-24 1994-09-29 Siemens Ag Herstellverfahren für ein Kontaktloch
DE4442652A1 (de) * 1994-11-30 1996-01-25 Siemens Ag Verfahren zur Herstellung eines Kontaktloches auf eine Metallisierungsebene einer dreidimensionalen Schaltungsanordnung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
KR950011556B1 (ko) * 1992-07-03 1995-10-06 현대전자산업주식회사 반도체 접속장치 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176010A2 (de) * 1984-09-26 1986-04-02 Texas Instruments Incorporated Herstellungsverfahren für integrierte Schaltungen und Anordnung
JPH01289142A (ja) * 1988-05-16 1989-11-21 Nippon Telegr & Teleph Corp <Ntt> 垂直配線構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010754A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置及びその製造方法
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPS6278853A (ja) * 1985-09-30 1987-04-11 Nec Corp 半導体装置の製造方法
JPH0620101B2 (ja) * 1986-09-29 1994-03-16 三菱電機株式会社 半導体装置
GB2206729B (en) * 1987-07-01 1990-10-24 British Aerospace A method of forming electrical contacts in a multi-level interconnect system
JP2666932B2 (ja) * 1987-09-28 1997-10-22 株式会社東芝 半導体装置の製造方法
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176010A2 (de) * 1984-09-26 1986-04-02 Texas Instruments Incorporated Herstellungsverfahren für integrierte Schaltungen und Anordnung
JPH01289142A (ja) * 1988-05-16 1989-11-21 Nippon Telegr & Teleph Corp <Ntt> 垂直配線構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 1-289 142 (A). In: Patents Abstracts of Japan, E-886, 8.2.1990, Bd. 14, Nr. 70 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309611A1 (de) * 1993-03-24 1994-09-29 Siemens Ag Herstellverfahren für ein Kontaktloch
DE4442652A1 (de) * 1994-11-30 1996-01-25 Siemens Ag Verfahren zur Herstellung eines Kontaktloches auf eine Metallisierungsebene einer dreidimensionalen Schaltungsanordnung

Also Published As

Publication number Publication date
GB9013153D0 (en) 1990-08-01
GB2239559A (en) 1991-07-03
KR910013463A (ko) 1991-08-08
JPH03203323A (ja) 1991-09-05

Similar Documents

Publication Publication Date Title
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE19621753B4 (de) Verfahren zur Bildung eines Übergangs in Fremdionengebieten einer EEPROM-Flashzelle mittels Schrägwinkel-Fremdionen-Implantation
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE140817T1 (de) Versenkte metallisation.
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2915024A1 (de) Halbleiterbauelement
DE2454705A1 (de) Ladungskopplungsanordnung
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE10246682A1 (de) Halbleiter-Vorrichtung
DE2743299A1 (de) Ladungskopplungsanordnung
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE4018437A1 (de) Verfahren zur bildung einer oeffnung in einer halbleitervorrichtung
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE19820488A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE10261404A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE19535779B4 (de) Verfahren zur Bildung von Kontaktlöchern in einem Halbleiterelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/283

8131 Rejection