EP1269539A1

EP1269539A1 - Halbleiterbauelement mit an der unterseite befindlichen kontakten und verfahren zur herstellung

Info

Publication number: EP1269539A1
Application number: EP01911410A
Authority: EP
Inventors: Helga Hainz; Stefan Paulus; Rudolf Lehner; Albert Auburger; Dietman Lang; Martin Petz; Michael Weber
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-02-02
Filing date: 2001-01-31
Publication date: 2003-01-02
Also published as: JP2003522416A; US20060014326A1; WO2001057924A1; DE10004410A1; KR20020074228A; JP2005252278A; US20030015774A1

Abstract

Die Erfindung schlägt ein Halbleiterbauelement mit einem Gehäuse mit einer ersten Hauptfläche und einer zweiten, der ersten gegenüberliegenden Hauptfläche, das zumindest einem Halbleiterchip umgibt, vor. Der Halbleiterchip weist eine erste Metallisierung auf einer ersten Hauptseite auf. Eine zweite Hauptseite des Halbleiterchips reicht an die zweite Hauptfläche des Halbleiterbauelementes. Die erste Metallisie-rung des Halbleiterchips ist über elektrische Leiter mit Kontakten, die ebenfalls von dem Gehäuse umgeben sind und an die zweite Hauptfläche reichen verbunden. Der Halbleiterchip weist ferner auf der zweiten Hauptseite eine zweite Metallisierung zur Signalführung auf.

Description

Beschreibung

Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung

Die Erfindung betrifft ein Halbleiterbauelement mit einem Gehäuse mit einer ersten Hauptfläche und einer zweiten, der ersten gegenüberliegenden Hauptfläche, das zumindest einen Halbleiterchip umgibt. Der Halbleiterchip weist eine erste Metallisierung auf einer ersten Hauptseite auf. Eine zweite Hauptseite des Halbleiterchips reicht an die zweite Hauptfläche des Halbleiterbauelementes. Die erste Metallisierung des Halbleiterchips ist über elektrische Leiter mit Kontakten, die ebenfalls von dem Gehäuse umgeben sind und an die zweite Hauptfläche des Halbleiterbauelementes reichen, verbunden.

Die vorliegende Erfindung kann beispielsweise bei Logik- oder Hochfrequenz-Halbleiterbauelementen Anwendung finden. Sie ist ohne weiteres auch bei anderen Arten von Halbleiterbauelemen- ten anwendbar, wie beispielsweise bei Speicherbauelementen.

Insbesondere eignet sie sich jedoch für nieder- oder hochfrequente Anwendungen, bei denen das Halbleiterbauelement wenige Kontakte aufweist. Dies könnten beispielsweise Halbleiterschalter, Dioden oder dergleichen sein.

Üblicherweise werden bei solchen Halbleiterbauelementen die Halbleiterchips auf Metall-Leadframes, auf Laminat- oder Keramiksubstraten als Chipträger montiert. Der Halbleiterchip wird anschließend entweder in einer Drahtbond-Technik oder einer Flip Chip-Technik kontaktiert. Die Verkapselung des Halbleiterchips erfolgt in der Regel durch Umpreßen mittels Transfermolding. An der Unterseite des Halbleiterbauelementes befinden sich die Kontaktanschlüsse oder Kontaktpads des Bauelementes. Da diese Halbleiterbauelemente keine üblichen Pinanschlüsse aufweisen, spricht man von sogenannten „Lead- less-Halbleiterbauele enten* sowie von „Leadless-Chip- Carriern* (LCC) . Mit „Leadless-Chip-Halbleiterbauelementen* kann im Vergleich zu herkömmlichen Bauelementen bei gleicher Fläche auf einer Leiterplatte eine deutlich höhere Zahl von Anschlüssen reali- siert werden. Alternativ könnte bei einer gleichen Anzahl von Anschlüssen gegenüber einem herkömmlichen Halbleiterbauelement eine deutlich kleinere Fläche erzielt werden, wobei gleichzeitig eine geringere Bauhöhe der Bauelemente erzielt wird. Speziell bei hochfrequenten Anwendungen ergeben sich hierdurch Vorteile durch die kurzen Signalwege und die kompakte Bauweise der Halbleiterbauelemente. Die gute Anbindung des Halbleiterbauelemente zur Leiterplatte und die kleinen Bauteilabmessungen wirken sich günstig auf die mechanische Belastbarkeit sowie die Befestigung auf der Leiterplatte aus.

Bei Leadless Gehäusen mit maximal 10 Kontakten, zum Beispiel Dioden oder Halbleiterschalter mit Bauteilabmessungen von weniger als 2 mm, wird überwiegend als Träger für den Halbleiterchip ein Keramik-Substrat verwendet. Das Keramik-Substrat ist durchkontaktiert . Die elektrische Verbindung von den Kon- taktpads, die sich auf einer Seite des Halbleiterchips befinden, welche von dem Keramiksubstrat abgewandt ist, findet mittels Bonddrähten statt. Der Halbleiterchip und die Bonddrähte werden anschließend mit einem Gehäusematerial verse- hen. Die Verwendung eines Keramik-Substrates bei Einzelhalbleitern ist mit sehr hohen Kosten verbunden. Dies ist jedoch unvermeidbar, da aufgrund der Größe der Halbleiterchips und der Abmessungen des fertigen Halbleiterbauelementes die Verwendung eines Metall-Leadframes nicht möglich ist.

Aus der EP 0 773 584 A2 sind verschiedene Halbleiterbauelemente bekannt, die sowohl auf die Verwendung eines Metall- Leadframes als auch auf ein Keramik-Substrat verzichten. Die dort beschriebenen Halbleiterbauelemente weisen ein Gehäuse aus einer Plastikvergußmasse auf, das den Halbleiterchip umgibt und Kontakte auf einer Hauptfläche des Halbleiterbauelementes aufweist. Die Kontakte sind dabei entweder auf Vor- Sprüngen, die Teil des Plastikgehäuses sind, aufgebracht oder aber in Form einfacher Metallisierungen in dem Gehäuse vorgesehen, wobei diese dann bündig mit der Hauptfläche des Halbleiterbauelementes abschließen. Die dort gezeigten Halblei- terbauelemente erfordern teilweise eine sehr aufwendige Prozeßfolge bei der Herstellung. Die Herstellung von Einzelhalbleitern erfordert jedoch möglichst einfache Verfahrensschritte, kostengünstige Materialien und Gehäusebauformen.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Halbleiterbauelement anzugeben, das auf möglichst einfache Weise herstellbar ist und sich insbesondere für die Verwendung von Einzelhalbleitern eignet.

Diese Aufgabe wird mit den Merkmalen des vorliegenden Patentanspruchs 1 gelöst. Das Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelementes ist im Patentanspruch 12 beschrieben. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Es ist zur Lösung dieser Aufgabe ein Halbleiterbauelement mit einem Gehäuse mit einer ersten Hauptfläche und mit einer zweiten, der ersten gegenüberliegenden, Hauptfläche, das zumindest einem Halbleiterchip umgibt, vorgesehen, der eine er- ste Metallisierung auf einer ersten Hauptseite des Halbleiterchips aufweist, wobei eine zweite Hauptseite des Halbleiterchips an die zweite Hauptfläche des Halbleiterbauelementes reicht, und bei dem die erste Metallisierung über elektrische Leiter mit Kontakten, die ebenfalls von dem Gehäuse umgeben sind und an die zweite Hauptfläche reichen, verbunden ist. Erfindungsgemäß weist der Halbleiterchip auf der zweiten Hauptseite eine zweite Metallisierung zur Signal führung auf.

Die Erfindung stellt ein äußerst kostengünstig herstellbares Halbleiterbauelement für nieder-/hochfrequente Anwendungen bereit, das sich insbesondere für sogenannten „Low-Pin- Anwendungen* eignet. Die Vorteile des erfindungsgemäßen Halbleiterbauelementes können anhand des nachfolgend näher erläuterten Herstellungsverfahrens verstanden werden. In einem ersten Schritt wird ein Grundsubstrat bereitgestellt, das als herkömmlicher Lead- frame zum Beispiel aus Kupfer, einer Legierung oder einem organischen Material bestehen kann. Das Grundsubstrat kann als Endlosband oder in Streifen ausgeführt sein. Das Grundsubstrat bedarf keiner vorhergehenden Bearbeitung, das heißt es sind weder Stanzungen noch eine vorherige Verformung notwen- dig. Das Grundsubstrat ist folglich vollkommen flach. Lediglich in einer Ausgestaltung ist vorgesehen, das Grundsubstrat mit Erhöhungen zu versehen. Die Erhöhungen können z.B. durch einen Prägevorgang oder ätztechnisch hergestellt werden. Es kann vorteilhaft sein, Justiermarken auf dem Grundsubstrat aufzubringen, die für das Justieren bei nachfolgenden Prozessen verwendet werden können. Die Justiermarken können beispielsweise mittels Lasern, Ätzen, Prägen, Stanzen oder Druk- ken aufgebracht werden.

Im nächsten Schritt wird ein Halbleiterchip bereitgestellt, der auf einer ersten Hauptseite eine erste Metallisierung und auf einer zweiten Hauptseite eine zweite Metallisierung aufweist. Die erste Metallisierung kann dabei in Form von Kon- taktpads auf dem Halbleiterchip ausgebildet sein. Die zweite Metallisierung kann in einer vorteilhaften Ausgestaltung den zumindest einen Halbleiterchip auf der zweiten Hauptseite vollständig bedecken. Handelt es sich bei dem Halbleiterchip beispielsweise um eine Diode oder einen Halbleiterschalter, so stellt die zweite Hauptseite des Halbleiterchips eine ak- tive Fläche dar. Die zweite Metallisierung wird auch als Rückseitenmetallisierung bezeichnet.

In einem weiteren Schritt wird der zumindest eine Halbleiterchip auf das Grundsubstrat aufgebracht, wobei die zweite Me- tallisierung und das Grundsubstrat einander zugewandt sind.

Das Aufbringen des Halbleiterchips auf das Grundsubstrat kann durch ein Diebonden realisiert werden. Vorteilhafterweise wird das Diebonden dann mittels einem Legierungsschritt durchgeführt. Hierzu ist es vorteilhaft, wenn die zweite Metallisierung Gold beschichtet ist. Statt einer Legierung könnten ebenfalls leitfähige Kleber oder ein Lötprozess ver- wendet werden, um den zumindest einen Halbleiterchip mit dem Grundsubstrat zu verbinden. Ist das Grundsubstrat mit Erhöhungen versehen worden, wird der zumindest eine Halbleiterchip auf eine Erhöhung aufgebracht. Die Fläche des Halbleiterchips kann dabei an die Fläche der Erhöhung angepaßt sein. Dies ist jedoch nicht zwingend notwendig. Der Halbleiterchip könnte auch über die Erhöhung überstehen, gleichfalls könnte die Erhöhung eine größere Fläche als der Halbleiterchip aufweisen.

Der nächste Verfahrensschritt beinhaltet das Aufbringen zumindest eines Kontaktes auf dem Grundsubstrat. Die Kontakte werden dabei derart auf dem Grundsubstrat plaziert, daß sie einerseits einem Halbleiterchip zugeordnet sind und andererseits an den Stellen plaziert sind, die die späteren An- schlußflächen des Halbleiterbauelementes darstellen. Vorteilhafterweise werden die einem Halbleiterchip zugeordneten Kontakte benachbart zumindest einer Seitenkante des zumindest einen Halbleiterchips angeordnet.

Bei einer Ausführung des Halbleiterbauelementes als Einzelhalbleiter weist das Halbleiterbauelement bis zu zehn Kontakte auf. Die Kontakte können in einer Ausführungsform als Balls aus Gold bestehen. In diesem Fall ist das Aufbringen mit einem üblichen Wirebonder möglich. Alternativ können die Kontakte auch als Halbleiter-Plättchen ausgeführt sein. In diesem Fall ist die Befestigungstechnik des zumindest einen Halbleiterchips und der Halbleiter-Plättchen auf dem Grundsubstrat auf identische Weise möglich. Der Halbleiterchip und die Halbleiterplättchen können in einem später folgenden Ver- arbeitungsschritt auch mit einer gleichen Metallisierung versehen werden. Die Metallisierung (Lotschicht) dient dazu, eine einfache und gute Verbindbarkeit zum Beispiel mit einer 1 1 1 1 Φ 1 1 4-J φ

1 n Φ ; 1 1 Λ -H φ φ φ CO 1 4-J ß φ o Φ X) ß ß X⁾ tn u CO Φ 4-> XI ß

Φ •H ^•E Cn ß •-X ß ß •H •H rd rd CO CO • X) cG ß Φ

KO co ß φ to ß ß Φ 3 ß 4-1 4-J i Φ CO X 4-J ß φ to rd XI ß ^•H P 4-J ß

90 f ) ^•H ß Φ 3 ^•o φ 1 φ rd H to Φ u X! rd C0 rd φ ß φ ß -H Φ O Φ o cυ •H co ß X) Φ 4-J M Φ α £ 10 u XI Λ ^•H •H ß cG - g X! o •H

Φ Φ ^•H 3 Φ ß 4-J 4-1 •H rd tn to Λ ß 4-1 4-J XI φ 4-J Φ tn N co ß 4-J P o ß 10 ^•ϊ 4-1 rd ß -H Φ 4-⁾ ß rd U φ 4-J ß CO O CO -H 4H 4-J rd φ Xi rd ω Φ to rd Φ rd ß 2 XI 4-⁾ ^ •H ^•H Φ P ß ß φ X! ß XI ß U X) xi •H Φ rd tn X 4-J 0 X) φ to Φ Φ W ß P Φ > υ φ —^ ^•H rd

H υ X) 4-» 4-⁾ ß Φ X) to 4-> ^ ß 4-J 4-J φ Φ tn 1 rd X) φ φ

U 4-J 4H ß P 4-> ß Φ •H •-X •H Φ φ 4-1 rd tn XI • ß ß i-x ß X)

0- 4-> cG rd O 4-J Φ rd ß ß 0 Φ 3 rd ß ß •H •H XI CO Φ 4H Φ

:rö r rß tf Φ •H Xt K φ rß Φ XΛ Φ O rd m P X) φ M 4-1 Φ Φ 4-> P tn φ x> •H ß X) rd U ß Φ •H OH 1 X! ß X) XI XI to tn to Φ rd 4H

PH -H Φ (0 to :0 4-> to -H > • X) ^•H 4-J XI :0 •H ß 4-1 4-1 rd 4H φ ß P X)

1 φ ß •H ^■5 φ M ß W Φ ß rd Λ CO P Xi CO rd P P -H X) rd rd

J-l 4-1 4J •H Φ ß ^Q. O tn Φ Φ X •». U -H CO o H Xi <: P-. rd X) Q rd

Φ P H Φ -H •H to ß 4-1 •H tn X) rj ω F O to X

4-J cd O rd α Φ 3 (0 Q Φ rd Φ ß ß o Φ CO tn oG Φ •

4-⁾ α

-H > ß 4-J to Φ ß Φ o ä P ß φ Φ > -H rd Φ ß rd tn 4-J •H

Φ ß φ •H Φ 4-⁾ > Φ XI • 4H φ -H rd O ^•H X) XI ß •H X) P XI x; Φ

-H • rd s Φ 4-⁾ ^ ß φ ß 4-J ß Φ tu ü > X) ß 4-J ^•H X) N •H υ X!

Xt Φ -σ X⁾ m 0 (d 4-J •H 4-J ^•H <υ Xi 0 rd 4-J 4-> Φ «. tn O

-M ß ß φ 4-J rß Φ ω g φ n ß ß rd xi J CG O 4-> ß g Φ -H rd ^•H rd φ g tn ß U 3 φ 10 ß φ • Φ X) o 4-J Φ rd CO ß Φ Φ 3 4-J w o 10 x> 4-J 3 O •H 4-J φ N 4-J φ rd CO ß rd xi CO 4H P CO -H XI

> co N φ ^ ß (0 w to 4-1 Φ W φ rd Φ 4-J . Λ •H ß rd Φ φ Φ Φ φ

• JH X! Φ ß Φ ß •H Λ CO tn fj P XI 3 rd •H 4-> -H

VD C ß rd 4-J φ α XI ß Φ tn rd Φ 4-J ^•H X) Φ φ •H 1 O Φ 4-J X⁾ A* t x:

Φ α> Λ -H -ß φ ß φ xi ß ⁽0 φ CO ü X) 4-J X) 4-J 4-J CO ß co rd υ xl Xi M X! υ X) rd •H 4-> φ ⁾ Φ ^•H -ϊ ß φ ß J ß •H 4-J -H rd Φ Φ 4-J d C0

:p φ υ rd ß to ß sz\ X⁾ N 4-⁾ Φ ß φ rd P ß •H Φ D ^•H ß X

(U co rd 4-1 X) 4-1 ß X) 3 Φ ß φ o CO > •H S 4-J O 5 E→ CO XI O φ

4-> 4-> Φ φ ß ß X) N O tn o 3 CO 4-J • n 4-J ß u 10 Xi P « ß 4-J

CO (0 tn -ö 4-J •H rd ß :rd U ß m rd CO ß φ ß ß O o u Φ rd X⁾ rd ß rd Φ to ß ^•H Φ M O to ß W 3 XI Φ Φ Φ φ ß « ß ß CO 4-J ß . — . P

P CQ tn 3 3 Φ CQ Φ •H ß ß X) X) tn 4-J φ ß O 4H Φ 4-J P ß

N 1 10 rd C0 to X⁾ ß s Φ Φ Φ Φ ß ß ß ; 4-» X) rd • ß rd 4-J Φ X! x> P 4-J X> ß •H N •H £ 4-J CO •H P P rd rß φ M ß Φ X! 4-J rd α ß rd x: rd Xi ! φ Φ ß to o ^•H CO ß Λ X) rß 4-J U ^•H ß Φ ^•H •H Φ N rd

(L> o υ rd rd τ) rd ß φ X) tn •<H •H Φ rd p 0 :0 ß •H Q •H * tn X! -H ß Φ X! X) N

Xi tn to 4-⁾ X ß OQ •H tn ß m N Φ s rß o ß cd Φ X> υ ß Φ υ -H •H ß O 1 Φ ß •H d g 1 tf • φ ß O 4H 4-J • P φ

-H M X) 4-J O ß to X) ^•H ^ X) rd :3 3 Q, W ß ß 3 4-1 CQ 4-J φ X! > •H in Φ Φ rd Φ Φ 4-J ß 4-J rd Φ •H ß φ Φ X! Φ O • CO 4-J >

X) •H ß X) o •H 4J φ 10 Ü! Φ X⁾ N rß 4-⁾ o rß xi Φ :0 Φ > > N ^•H φ φ d) Ϊ-J X> ß •H ß 4-1 rd s φ CO υ -H > U X! Φ > ß

4-J ß 0) rd Φ Φ to 3 ß Φ P ß •H ß 4-J 10 Φ CO X⁾ Φ •H Φ

4-J Φ Xl P TJ Φ 3 to < 4J φ ß -H cQ :rd Φ Φ ß 4-> JQ ω φ 4-J rd ß CO XI XI Φ ß rd tn Ö¹ 4-J 4-> N ß to > φ Φ :rd X5 ß φ :rd 1 4-J CO X) P P υ ^•H

Φ e ß 10 Φ ß Λ 4-J ß ß ß P Φ tn φ Φ 4-J x: X! :rd rd C0 4-J Φ α ö> Φ φ Φ rd N X! Φ 3 φ 10 CO Φ e> ZX rd s ß ß α 4-J 4-J J rd υ . 4-J X! X -H rd

O ^•H xi Ό 4-⁾ υ X) IO Λ tn ß ^•H ^•H l-i M . Λ rd :rd CO X! Φ ß r~- Φ ß tu W U ß ^•o rd 4-1 X⁾ U φ φ to ß -H φ Φ Φ rd O 4-J XI ß Φ Φ U ß 4-J 4-J •H m 4-> Φ ⁽0 •H XI co 4-J Λ ß 10 -P tn -H Φ CO Λ 4-> 4-J O ß X) CO 4-J Φ X co o ^•H X) ß ß ß ß :rd u 3 •H 4-> ß ß O 4-J ^•H -H 4H -H ß ß O ß P CO co ß Φ XI Φ ω P Φ Φ 3 O φ cd φ •H d -H -H •H Φ Φ P φ O :P O φ :rd Φ rd -H P

O J N ^•ö N N PQ ( 2 e> 4-⁾ X) ß X! Φ ß s m i 5 PQ Q X! X! Q Φ Φ co X)

-O O u-) o m o IT) rH rH CNJ C m

1 1 1 O 1 ß 1 4-1 ß rH X) ß ß CO φ ^•H co rH 1 X! 1 l P φ

Φ rH 1 φ 1 P Φ 1 1 ß Φ φ tn φ Φ φ U H Φ rd XI 1

4-J O AS 2 XI • 4-» XI 4-⁾ ^•H ß φ co ß XI XI r-i φ X) co rH ß •H φ •rH n rH 4-J rß -H H •H Φ O X! rH P P • 0 Φ P > Φ O P X! o 90 φ Φ tn 4-J φ rd ß U Φ -H Φ rH « Φ ω :rd φ ß P XI Di Φ rd U 4-4 ß r-i ß O > X rH X) 3 rH co X! Φ xi φ 4-⁾ rd co g 4-J rH X! o o •rH XI rd rd Φ P H XI Φ ß ß Φ ^•H u X⁾ X! XI •_*. ω 3 rd ß P υ φ rH rH 4-J co 4-1 XI rd co rH Xi φ φ φ O co :rd rH U rH ß rH ß XI rd o rd rH PJ co φ 4-J φ rd u ß > XI ^•H rH φ ^•H Φ φ • Φ 4-J rd ß ω CO X φ d X) ß Φ 4-J X :rd •rH ß rH 4H 5 X! 4-J co 4-J co co ; ^Q 4-J co rH Φ rß > rd rH Φ ß 4-> ^•H rH 4-⁾ U :rd co XI φ rH H φ Φ co rH a ß U rH co 4-1 φ •H rd D_ 4-J 10 Φ Φ rd P^" tn X⁾ Φ U 0, 4-J rd o φ tn W Φ 4-J φ 4-J 4-J tn ß ß 4-J P Xi α rH In ^•H ß CO ß o X) α. Φ tf ß rH -r -<-X XI co xi α O ß Φ φ rd υ 0 XI rH cG X) P

:0 ß • rH rH ß ß P Φ P CO Öl s X rd 4-J rH Xi P P ß co XI

M xi ß ß φ φ ß φ φ φ rd XI Xi Φ ß rH co rd υ Di tn P Φ i ß

XI Φ φ Xi 4-J :rd Xi ß co xi X ß :0 4-J P φ ß X) co X n ß rH •H υ rd rH O ß X! H CO 4-J υ rd X) u •H Xi d xi 4-J Φ φ ß P -H φ O X P Xi ..

O Φ •H Φ M co G (X ß :rd φ g rH :0 -H 4-J tn o Φ XI CO > •H rß ß ß s tn Φ tn rH Φ rH rd CO 0 rH 4-J 3 ω 4-1 Xi φ •H 4-1 •H CO P-. U rd Φ ß g Φ X r-X ß rH 4-ι N co ^•ϊ Φ P co X) _*-, CO rH Φ g tn

CO rd ß 3 X) o x: 4-J φ 4-J XI W N 5 rd P co Φ Φ XI φ 3 ß •H φ ^•H o g > ß υ α 3 ß P N 4-1 • ß rH ß •H P Φ Φ

XI ß Φ 3 ß co P N Φ ß co Φ φ 4-J 4-1 ß Φ φ rß ^•H ß Q i X) N φ co 1 N 4-J rd P φ rd XI l •H Xi -H •H XI co rd Φ Φ rd )H ß 4H Φ P o rd M X) XI X Φ ß ß XI X) Φ υ X⁾ Φ rH rd rH ß . > Φ O

•rH J :rd rH X) rH r-X X⁾ Φ P XI X) CO φ ι-4 4-J 4-J i^ ß 5 W

O φ O X! P rH 4-⁾ CO ß φ X) ß ß H cG 4-t Xi rH s o •rH Φ Φ 4H b rH Φ o •H co Φ Φ φ 4-J P ^•H rd P 4-J υ O 4-1 o r4 ß 4-1 xt P φ •

4-J Φ CJ ^•ϊ 4-J X⁾ tn ß Φ X) rd •rH co CJ Φ 4-J Φ φ 4-J rH rd rH -M

Φ CΛ CO φ ^■3 rd O rd Φ rd tn co ß 4-J XI 4-J ß to φ ß P -H

^•H P ß Xi -P co rH rH 5 ß -H φ O ß o O rH ^•H ^•H CO -r-X W 5 rH φ Φ

XI ß :rd Φ υ 4-J xi -P ß -P N rH P Φ XI CO ß tn rH^' rH φ cd n Φ 4-> 4-J

-H i ß •H •H ß co Φ a X! -l PQ rd -H rd X) X! S ß 4-J X) • P ß Φ -H rH P XI 4H Φ Φ φ ß M X⁾ φ φ υ co cG Φ Λ O ß O :rd ß . O Φ XI Xi P •H g •rH • φ 4-J ß ß Φ tn in rH co rd XI U φ > rH rd α :p υ o co Φ co XI ß co 4-J D Φ n :p co co Φ φ X⁾ rd Φ tn rH

M -H ß ß CO XI rH rd P^" •H g rd XI ß X! φ -H P ß 4-> ß rH rH ß Φ

Xi Φ rH co o ß X! Q CO ß rH g rH ß Φ φ rd Φ 4-J •rH O XI r-X O Φ

_*•_* υ tn φ ß rd P υ ^•H rH o 4-J φ cG Φ 5 XI -r-X φ 4-J > Φ O 4H rH rH ß rH ^•H W X) φ XJ co • Xt rH rd A ä φ Φ •H ß co 4-J ß ß 10 tn tH .rH Φ Φ

Φ Φ N Q, Φ rH o ß φ 4J t XI φ rH rß Φ co XI CO 4H 1 Φ X) 4-J

X) 4-J ß •H ^•n xi co X! Φ 4-J X) φ ß r-X cG φ υ cG rH rH rH ö. P ^> -H rH •H X! rd φ co υ XI rH co co Xi «. Φ Φ φ φ φ •H rd £j 4-> Xl φ

Φ φ Φ U ß 4H 4-J φ rH r4 rß 4-J φ rd Φ υ Φ (X i •H 4-⁾ to Xi CO ß 2

S H rH ß ß Ό 2 Φ 2 ß X! 3 to to 4-J r-X CO υ r-X α -M u tn XI P^"

X) ß Φ rd φ φ X) 2 4-1 ß φ υ P s A! i ^•H ΓΛ Xi CO ^•H ß rH ß Φ rH ß

4-J rH Φ 4-J M > ß ß Φ 4J CO XI :rd rd u Φ υ ^•H ß O Φ P X! φ D φ

X! rd ß •H φ φ •>. 4-J tn CO X! -P co XI Φ CO Φ > 4-J u CO ß rH ü X ^•H Φ Φ ß rH ß ß rH rß Φ φ o •H Φ • ß XI 4-J X) CQ rH -H φ P P rd Φ rH co ß φ Φ Φ Xi U 4-⁾ :? > 5 O ß O rd ß Φ rd Φ Xi Φ •H rH X) tn ß X! co Φ 4-J P φ N :P i-X ß N φ X ß ß g XI O rH K X! Φ ß

XI φ ß rH rd X) co rd 4-1 4-J 4-1 P Φ g 4-J co Xt co rd tn ß 3 o -H XI -H :p OH •H In

Φ ß ^•H rd ß rH X! XI 4-J :rd Φ X) ß ß 3 rd φ Φ Φ M ^•H φ N CO rH Γ-H co rH 4-H tn r-X X cq φ υ rH ß rd Di Φ φ N H X) φ ^•H co Φ ß v rd rH :0 rH ß φ O P S :rd Φ W ß Xi Φ rH Xl 4-J rH X) P φ Φ ^' Φ ß 4-J X rH φ Ai ω φ

Φ N O, φ tn ß 4-J cG U tn Φ ß 4-J co ß XI :rd co φ 4-J φ Xi Φ XI X) XI

4-J ß 4-J 4-J CO rd rH ß P φ M X) φ XI Xi φ 4-J ß tn Φ ß ß ß rH Φ ß ß •H Xi φ Φ Φ ß φ rd r-{ P rd rd X! d P Xi φ ß Φ •H :0 ß Φ :rd -P φ ^•H rd o -H φ

P φ U ß > X) tH rH Q CM l r-\ X) υ 4-J cn u > P CJ Q -X n ß o O ß Φ rß S Q tn

O m o -0 O O rH rH CM n

Figur la, lb, lc jeweils ein erfindungsgemäßes Halbleiterbauelement im Querschnitt, welches noch auf einem Grundsubstrat aufgebracht ist,

Figur 2a, 2b jeweils eine Draufsicht auf die erfindungsgemäßen Halbleiterbauelemente aus den Figuren la, lb,

Figur 3a, 3b jeweils erfindungsgemäße Halbleiterbauelemente im Querschnitt, bei denen auf eine zweite Metallisierung und Kontakte eine Lotschicht aufgebracht ist,

Figur 4 ein erfindungsgemäßes Halbleiterbauelement im Querschnitt, das zwei Halbleiterchips aufweist,

Figur 5 eine Draufsicht auf ein weiteres erfindungsgemäßes Halbleiterbauelement,

Figur 6 ein Grundsubstrat im Querschnitt, auf welchem auf verschiedene Arten u gossene Plastikgehäuse aufgebracht sind und

Figur 7 eine Draufsicht auf das Grundsubstrat aus Figur 6.

«_*» 1 4-J t

4-J «>. Di 1 Xi φ rH ß r-X ß

1 Ai CO ^•H υ l xi Φ r-X r-X Φ P

XI φ rd φ XI φ -H Φ υ ß • φ tn r-X J rH 4-J 4-J CO o ß 4-J rH xi co ^•H X) D 4-J ß X) ß :0 rd -H ß Φ co :P ^•H 4-J Φ 4-1 co P Φ x:

X Φ O X⁾ φ XI Φ Xi o P X⁾ φ X) ß Di

2 X, N rH U rH 4-> 4-J < ß tn :0 rd :rd W ß N ß O o XI Ai -rH φ X!

Φ ß Φ i-X rH rH O -P Φ ß 10 2 φ rH rH C Φ

4-J Φ φ ß PH rd rH A; rH rd 4-J XI W Φ ß

D -rH 4-> N 4-J X Φ rd φ rH Q O ^•H X!

^•H X) M Φ 4-J A; 4-J Φ ß ß Φ PH U Φ φ Φ 4-1 rd co XI ß φ -H • Φ ß CO rH

N rH 4-J 4-J φ m o ^•H PH ß Φ ß -rH ^•H P 4H

Φ X! ß CO ß X) X, X) O Φ CO ß Φ Φ XI P tn o n ω Φ o «. Xi •H Xt rd

2 ß tf m rd g Φ υ φ N 4H o X)

XI O ß ß ^•H m φ 3 CQ 2 H P Di ß 4-J rH co Φ Φ φ X5 r-X to Φ rd ß P Ai ß φ xi ß g tn tn 3 Φ

X) cG O CO XI u Φ X) XI 3 O ß rH ^ M 4-J ß rd rH φ rH :rd ß ß N ß d Φ rß co •H

P X) φ xi rH P P -H 2 P PH :p ^•H X)

4-J XI 4-J ß 4-J tn CO CO Φ N φ 4H rd A! o 4-J P 4-J •H co φ in X! co 4-J 4-J rH Φ rd rd P, in ß 4-J P 4-J υ P cG CO

XI 4-J 2 ß co P Di Φ ß N X! CO cd H ß u ß rd ß ß X! Φ υ rH φ

• (X

Φ rd o rH tn X Φ P Φ ß Φ Φ 4-> ß Φ cn

CO X ß φ ß XI co Φ CO ß 4-J ^•H Φ Di

P 4-J Φ P ß φ rH -H 4-J Φ l ß 4-J tn rd H rß PH φ co ^•H Φ φ Φ Xi rH ß rd J

H φ Φ co φ 4-J P CO P s u ß XI φ rd t-H Xl 4-⁾ •H •H -H rd -H rd o r-t tn T i-x

Φ (0 Φ co φ rH -P XI φ X⁾ X! rd Φ Xi ß Xi PQ ^•H 2 X) rH XI rH 4-J Φ ü X •-X co X)

Φ X) u rH rH N rH rd u φ ß ^•n P r-X PH ß

X⁾ P rH g rH •H -P 4-J ß cd rH •H o

4-J rd 3 rd rH 2 φ Xi •H rd 4-J Φ O XJ PQ ß CO 4-> N 4-J Φ £ u φ A! CO Φ n υ

•H co rd φ X) 10 to H Φ H 4-J n M rH rH _^ £ φ φ -M XI Xt ß -P ß Φ Φ ß ß rd 4-) rH 4-J •H -P 0 rH 4-J ß co ^•H -M P φ φ 10 rH Φ -H Q h3 rd 4-1 X! :0 H ^•H

X) 4-J co 4-J ß φ X P υ Φ Φ • ß ^•p CO ^•H • 2 U rd ^•H υ ^•H rH 4-J

-H Φ tn co Φ Φ Φ rH N Φ co XI 4-J rH XI XI CO φ g ß l -P 2 ß ß Φ u A! rH

X! Φ P ß cd N Φ co φ ^•H X) Φ C0 rd rH _^ cd rH n P rH Xt φ ^•H Φ 4-J 4-J 4-J P -P X 4-J

Xi φ φ rH 4-1 Φ ω 4-J XI D> 4-J o ß tn rß rH

O P ^•H CJ CO •H ß 4-J ß rd rl O -H υ 10 r-X rd CO XI XI S-4 Φ ß -rH P rH Ai In rd Φ ω r-X XI •H ß P Φ ß φ g xi (X 4-J xt 4-J

4-> H rH φ co ß ß ß ß r4 Φ :0 ß XI 10 ß φ rH X⁾ l Φ -H r-X φ CO Φ χi l-H Φ Φ φ φ φ φ 4-J rd ß tn Φ φ Ό 4-J XI 4-J X3 XI tn CG tn co ^•H 4-J 4-J P φ P rH ^•H ß ß rH 4-1 :0 φ Φ φ •H ß rd ß φ Φ Φ φ -H φ ß P rH φ

S- rH £ ß o rH XI ^•H !H > l D t-H 2 rd O xi o o O rH rH cn

16, die als Kontakt 10 dient, aufgebracht. Die Erhöhung 16 darf dabei maximal bis zur zweiten Hauptfläche 3 des Halbleiterbauelements reichen, damit nach dem Entfernen des Grundsubstrates auch ein von außen kontaktierbarer Kontakt ent- steht. In der vorliegenden Figur lc reicht die Erhöhung nicht bis zur zweiten Hauptfläche 3 des Halbleiterbauelementes. Ein Teil der Erhöhung (das heißt der Teil der bis zur zweiten Hauptfläche 3 reicht) wird deshalb beim Entfernen des Grundsubstrates mit abgetragen, so daß eine ebene Fläche entsteht (vergleiche Figur 3c) .

Aus Figur ld ist ersichtlich, daß die Erhöhung 16 auch ätztechnisch, von der zweiten Hauptfläche her, hergestellt sein kann. Die andere Häuptfläche des Substrates ist hingegen planar. Wie in Figur ld dargestellt ist, kann der Halbleiterchip seitlich auch über die Erhöhung hinausstehen. Dies kann auch beidseitig der Fall sein.

Die Figuren 2a, 2b und 2c zeigen Draufsichten auf die erfin- dungsgemäßen Halbleiterbauelemente gemäß den Figuren la, lb und lc. In den vorliegenden Ausführungsbeispielen weisen die Halbleiterchips 4 jeweils zwei Kontaktpads (erste Metallisierung 7) auf. Diese sind über Bonddrähte 9 jeweils mit einem Kontakt 10 verbunden. Wie aus der Figur 2a ersichtlich wird, weisen die Kontakte 10, die dort als Gold-Balls ausgeführt sind,^' eine runde Form auf. Im Gegensatz dazu sind die Kontakte 10 in der Figur 2b quadratisch ausgeführt. Die Halbleiter- Plättchen 12 lassen sich prinzipiell in jeder denkbaren Form ausgestalten. Gleiches gilt für die Erhöhungen 16, die belie- big gestaltbar sind. In Figur 2c weisen diese eine quadratische Form auf. Eine quadratische Anordnung ermöglicht insbesondere ein einfaches Verbinden des Bonddrahtes 9 mit der Oberfläche des Halbleiterplättchens 12.

Die Anzahl der Kontaktpads der ersten Metallisierung 7 könnte selbstverständlich auch von den in den Figuren 1 bis 3 gezeigten Ausführungsbeispielen abweichen. Das erfindungsgemäße Halbleiterelement eignet sich insbesondere, jedoch nicht ausschließlich, für Low-Pin-Anordnungen. Low-Pin-Anordnungen beinhalten bis zu zehn Kontakte 10, die benachbart dem Halbleiterchip 4 angeordnet sind. Die Kontakte 10 können dann bei- spielsweise entlang der Außenkanten der Halbleiterchips angeordnet sein.

Die Figur 4 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes. Das Halbleiterbauele- ment weist zwei Halbleiterchips 4, 4^' auf, die nebeneinander angeordnet sind. Jeder der beiden Halbleiterchips 4, 4' weist erste Metallisierungen 7, 7' und zweite Metallisierungen 8, 8' auf. Die zweiten Metallisierungen 8, 8' reichen dabei bündig in einer Ebene an die zweite Hauptfläche 3 des Halblei- terbauelementes 1. Über Bonddrähte 9 sind die Kontaktpads der ersten Metallisierung 7, 7' jeweils mit einem Kontakt 10, 10' verbunden. Die Kontakte 10, 10' reichen ebenfalls an die zweite Hauptfläche 3 des Halbleiterbauelementes 1. Die zweiten Metallisierungen 8, 8' sowie die Kontakte 10, 10' sind dabei jeweils mit einer Lotschicht 14 bedeckt. In dem vorliegenden Ausführungsbeispiel ist jeweils ein Kontaktpad 7, 7' der Halbleiterchips 4, 4' über einen Bonddraht 9'' miteinander verbunden. Die Halbleiterchips 4, 4' sind somit in der Lage, Signale miteinander auszutauschen. Es wäre jedoch auch denkbar, daß keine elektrische Verbindung zwischen den Halbleiterchips 4, 4' besteht und diese lediglich in einem Gehäuse untergebracht sind. Weiterhin kann in einer alternativen Ausgestaltungsform eine Mehrzahl an Halbleiterchips in dem Halbleiterbauelement 1 vorgesehen sein.

Figur 5 zeigt eine Draufsicht auf ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes. Der Halbleiterchip 4 weist in diesem Ausführungsbeispiel sechs Kontaktpads 7 auf, die die erste Metallisierung auf der er- sten Hauptseite des Halbleiterchips 4 bilden. Jeder der Kontaktpads 7 ist über einen Bonddraht 9 mit einem Kontakt 10, der hier als Halbleiterplättchen 12 ausgeführt ist, verbun- 1 P 1 _# rH l ß rd ß ^•H rH ß

Φ φ φ φ Φ ω Φ rH Xi 4-J 2

•rH 90 XI ß P X 4-J rT> XI rH φ O co O

©

X) X P φ o J φ ß PQ tn ω φ u o > Φ ß

O P ^•H rd X) g P

H (D H TJ 3 Di

U Ό D> N ß N :cd α. ß :0 P φ P o ß :p 4-J X! . CM

C0 4H cd Φ co

Φ -P P tn φ Φ

XI CO ß 4-> P 4-J ß co ^•H Φ CO O cd ^•H ß X) > P Φ

CO r-X P 4-J ω rd co Φ co P co XI cG XI Φ rd . P ß :rd P X⁾ xi ß Φ P ß o O ß 4-⁾ P Φ XI

<_*. rd cd o tn ß tn

10 AJ £ o P ß φ co tn P P

IN i -P ß ß rd ß N ß Φ φ X) P ß

¹ φ XI 4-J XI co rd ß ß ß P ß φ 4J φ ß :P Xi Λ rH 4H rd 4-4 4-4 φ AJ P tn Φ

P tn Φ X) φ ß ß rd ß XI ß P

XI P P CO rH φ

P XI AJ cd Xl φ ß 4-J X) ß .

4-J φ ß 10 rd D

2 XI XI 4-J J ß φ £ U r-X O Φ P rH Φ Φ CQ P

XI E-i CO φ Φ rH ß 2 Φ rd P P -P ß CO tu φ Φ ß φ

-P XI Φ P Φ rH co ^•H ß φ AJ rH

Φ Φ XI Φ XI cd ß rH ß rH ß cG •P

•rH XI rd Φ o rd φ φ r-X 4-J P co XI £ cd CO cd φ m tn X XI XI »>. Φ

^H ß rH ß P co 4-1 ß o P φ Φ φ ß P -H

O r-X N X⁾ -P rd Φ

o LD o rH rH CM

Claims

Patentansprüche

1. Halbleiterbauelement mit einem Gehäuse (1) mit einer ersten Hauptfläche (2) und einer zweiten, der ersten gegenüber- liegenden Hauptfläche (3) , das zumindest einen Halbleiterchip (4) umgibt, der eine erste Metallisierung (7) auf einer ersten Hauptseite (5) des Halbleiterchips (4) aufweist, wobei eine zweite Hauptseite (6) des Halbleiterchips (4) an die zweite Hauptfläche (3) des Halbleiterbauelementes reicht und bei dem die erste Metallisierung (7) über elektrische Leiter (9) mit Kontakten (10), die ebenfalls von dem Gehäuse (1) umgeben sind und die an die zweite Hauptfläche (3) reichen, verbunden ist, dadurch gekennzeichnet, daß der zumindest eine Halbleiterchip (4) auf der zweiten

Hauptseite (6) eine zweite Metallisierung (8) zur Signalführung aufweist.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeich et, daß die zweite Metallisierung (8) und die Kontakte (10) bündig mit der zweiten Hauptfläche (3) abschließen.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Gehäuse (1) aus einer Kunststoff-Vergußmasse besteht.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Kontakte (10) als Gold-Balls, als Halbleiter- Plättchen (12) oder als metallischer Leiter ausgeführt sind.

5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die elektrischen Leiter (9) Bonddrähte sind.

6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Metallisierung (8) den zumindest einen Halb- leiterchip (4) auf der zweiten Hauptseite (3) vollständig bedeckt.

7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Metallisierung (7) durch Kontaktpads des Halbleiterchips (4) gebildet ist, wobei jeder Kontaktpad über die elektrischen Leiter (9) mit zumindest einem Kontakt (10) verbunden ist.

8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch ge ennzeichnet, daß die ersten Metallisierungen (7, 7') zumindest zweier Halbleiterchips (4, 4') elektrisch miteinander verbunden sind.

9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die einem Halbleiterchip (4) zugeordneten Kontakte (7) benachbart zumindest einer Seitenkante des zumindest einen Halbleiterchips (4) angeordnet sind.

10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleiterbauelement bis zu zehn Kontakte (10) aufweist.

11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch ge ennzeichnet, daß auf die Kontakte (10) und die zweite Metallisierung (8) eine Lotschicht (14) aufgebracht ist.

12. Verfahren zum Herstellen eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 11 mit den nachfolgenden Schritten:

a) Bereitstellen eines Grundsubstrates (11) , b) Bereitstellen zumindest eines Halbleiterchips (4) mit einer ersten und einer zweiten Metallisierung (7, 8), c) Aufbringen des zumindest einen Halbleiterchips (4) auf das Grundsubstrat (11), wobei die zweite Metallisierung (8) und das Grundsubstrat (11) einander zugewandt sind, d) Aufbringen zumindest eines Kontaktes (10) auf dem Grundsubstrat (11) , e) Herstellen einer elektrischen Verbindung zwischen dem zumindest einen Kontakt (10) und der ersten Metallisierung (7), f) Aufbringen eines Gehäuses (1), so daß der zumindest eine Halbleiterchip (4) und die zugeordneten Kontakte (10) umgeben sind, g) Entfernen des Grundsubstrates (11) .

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß als Grundsubstrat (11) ein metallischer Leiter verwendet wird, der an den Stellen des Halbleiterchips (4) und/oder den

Kontakten (10) erhöht wird.

14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß das Grundsubstrat durch Ätzen entfernt wird.

15. Verfahren nach Anspruch 13 und 14, dadurch ge ennzeichnet, daß der Schritt des Ätzens beendet wird, sobald das Gehäuse (1) erreicht wird, so daß die Erhöhungen (16) an den Stellen des Halbleiterchips (4) und/oder den Kontakten (10) vom Gehäuse umgeben sind.

16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die zweite Metallisierung (8) des Halbleiterchips (4) und die Kontakte (10) mittels chemischer oder galvanischer Ab- scheidung oder Feuerverzinnen veredelt werden.

17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß die Halbleiterchips (4) rasterförmig auf dem Grundsub- strat (11) angeordnet werden.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß das Gehäuse (1) jeweils einen einzelnen Halbleiterchip (4) oder eine Mehrzahl von in einer Reihe nebeneinander angeordneten Halbleiterchips (4) oder eine Mehrzahl von rasterförmig angeordneten Halbleiterchips (4) umgibt.

19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeich et, daß die Halbleiterbauelemente vereinzelt werden.

20. Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, daß das Grundsubstrat (11) aus Kupfer, einer Legierung oder einem organischen Material besteht.

21. Verfahren nach einem der Ansprüche 12 bis 20, dadurch ge ennzeichnet, daß das Grundsubstrat (11) mit Justiermarken (15) versehen wird, die vor dem Aufbringen der Halbleiterchips (4) mittels Laser, Ätzung, Prägung, Stanzung oder Drucken aufgebracht worden sind.