EP1094379A1 - Spannungsgenerator - Google Patents

Spannungsgenerator Download PDF

Info

Publication number
EP1094379A1
EP1094379A1 EP00121869A EP00121869A EP1094379A1 EP 1094379 A1 EP1094379 A1 EP 1094379A1 EP 00121869 A EP00121869 A EP 00121869A EP 00121869 A EP00121869 A EP 00121869A EP 1094379 A1 EP1094379 A1 EP 1094379A1
Authority
EP
European Patent Office
Prior art keywords
voltage
vintgen
voltage generator
deactivation signal
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP00121869A
Other languages
English (en)
French (fr)
Other versions
EP1094379B1 (de
Inventor
Thilo Marx
Torsten Partsch
Thomas Hein
Patrick Heyne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1094379A1 publication Critical patent/EP1094379A1/de
Application granted granted Critical
Publication of EP1094379B1 publication Critical patent/EP1094379B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Definitions

  • the present invention relates to a device according to the preamble of claim 1, i.e. a voltage generator, which using a reference voltage generates a second voltage from a first voltage, and which can be deactivated using a deactivation signal is.
  • Such voltage generators are integrated, for example Circuits used to come from an unregulated external voltage to generate a regulated internal voltage.
  • a regulated internal voltage may be necessary, for example be so that the signal propagation times are independent of the external voltage are; the creation of such an internal Voltage is preferably used using a temperature and process-independent reference voltage.
  • Disable voltage generator For example, for test purposes it may be necessary to use the Disable voltage generator and / or in one high impedance state.
  • a voltage generator that uses a reference voltage a second (external) voltage generated (internal) voltage, and which one using of a deactivation signal can be deactivated in FIG. 2 shown.
  • the reference voltage Vref is from an outside of the Voltage generator VintGEN provided reference voltage generator VrefGEN generates.
  • the VintGEN voltage generator contains a differential amplifier D and transistors T1 and T2.
  • the (second) voltage generated by the voltage generator VintGEN Vint is the voltage turned on by the first transistor T1.
  • This transistor T1 is at its input terminal supplied with the first voltage Vext and by the output voltage of the differential amplifier D controlled.
  • the Differential amplifier D compares the reference voltage Vref and the second generated by the VintGEN voltage generator Voltage Vint and gives a difference corresponding to the difference Signal off.
  • the voltage generator can be deactivated by the DISABLE signal VintGEN if necessary by him (in the considered Example: supplying the differential amplifier D of the same) Supply voltage (in the example considered Vext - ground potential GROUND).
  • Supply voltage in the example considered Vext - ground potential GROUND.
  • the transistor T2 is in a conduction path provided, via which the differential amplifier D with GROUND ground potential of the supply voltage is connected; blocking the transistor T2 by the deactivation signal DISABLE causes the connection to ground and thus preventing the supply voltage supply to Voltage generator.
  • the voltage Vint generated by the voltage generator VintGEN the components that require this voltage are connected via a Vint network fed.
  • VintGEN voltage generators are provided.
  • the several Voltage generators are preferably connected in parallel and more or less evenly over the integrated Circuit distributed. Such an arrangement is schematic shown in Figure 3.
  • the present invention is therefore based on the object the voltage generator according to the preamble of the claim 1 in such a way that one or more Voltage generators of this type with minimal effort have integrated circuits integrated.
  • the voltage generator Deactivation signal is supplied via a line which is also supplied with the reference voltage.
  • That the voltage generator the reference voltage and that Deactivation signal supplied via one and the same line has no negative impact because no need for simultaneous (superimposed) transmission consists.
  • Voltage generators designed as claimed can be thus integrate into integrated circuits with minimal effort.
  • the voltage generator described in more detail below is a Voltage generator, which uses a reference voltage generates a second voltage from a first voltage, and which using a deactivation signal can be deactivated.
  • the internal structure of the voltage generator under consideration corresponds the structure of the one shown in FIG. 2 and initially voltage generator described with reference thereto. That is, the voltage generator in turn contains a differential amplifier D and transistors T1 and T2, as in the Figure 2 are connected.
  • first Tension is a tension that from the outside to the Integrated circuit containing voltage generator applied and / or that the second voltage is a voltage that internal (within the relevant integrated circuit) is needed. Basically, any first Voltage can be converted into any second voltage.
  • the voltage generator considered here stands out characterized in that the voltage generator, the deactivation signal is fed via a line, via which it too the reference voltage is supplied.
  • FIG. 1 An arrangement with several voltage generators connected in parallel the type considered here is in FIG. 1 shown.
  • FIG. 1 corresponds in many respects to Arrangement according to Figure 3; are corresponding elements designated by the same reference numerals.
  • This common line COM is connected to that of the reference voltage generator VrefGEN generated reference voltage Vref acted upon and can if necessary via one of the deactivation signal DISABLE controlled transistor T3 on itself potential differing from the reference voltage (in the considered Example: to ground potential).
  • the deactivation signal DISABLE in addition to deactivating the reference voltage generator VrefGEN used.
  • the voltage generators VintGEN 1, VintGEN 2, VintGEN 3 and VintGEN 4 by one high disable signal DISABLE deactivated.
  • the reference voltage generator VrefGEN remains in operation and blocks the transistor T3, causing the common Reference voltage / deactivation signal line COM the reference voltage generated by the reference voltage generator VrefGEN Vref is transmitted.
  • the deactivation signal DISABLE If the deactivation signal DISABLE is high, it sets the VrefGEN reference voltage generator out of operation and causes transistor T3 to turn on, causing the common reference voltage / deactivation signal line COM is pulled to ground potential.
  • the common reference voltage / disable signal line COM is both with the reference voltage input connector (the non-inverting input of the differential amplifier D) as well as with the deactivation signal input connection (the control terminal of transistor T2) the Voltage generators VintGEN 1, VintGEN 2, VintGEN 3 and VintGEN 4 connected.
  • the external voltage Vext is intended converted into the internal voltage Vint; who also on Transistor T2 applied reference voltage causes the Transistor T2 turns on and the respective voltage generators VintGEN 1, VintGEN 2, VintGEN 3 and VintGEN 4 are properly connected to the supply voltage.
  • the voltage generators VintGEN 1, VintGEN 2, VintGEN 3 and VintGEN 4 are deactivated in this state and at the same time put in a high impedance state.
  • VintGEN voltage generators 1, VintGEN 2, VintGEN 3 and VintGEN 4 operate in the same way and deactivate as is the case when separate reference voltage and deactivation signal lines are provided are.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

Es wird ein Spannungsgenerator beschrieben, welcher unter Verwendung einer Referenzspannung aus einer ersten Spannung eine zweite Spannung erzeugt, und welcher unter Verwendung eines Deaktivierungssignals deaktivierbar ist. Der beschriebene Spannungsgenerator zeichnet sich dadurch aus, daß dem Spannungsgenerator das Deaktivierungssignal über eine Leitung zugeführt wird, über welche ihm auch die Referenzspannung zugeführt wird. <IMAGE>

Description

Die vorliegende Erfindung betrifft einen Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d.h. einen Spannungsgenerator, welcher unter Verwendung einer Referenzspannung aus einer ersten Spannung eine zweite Spannung erzeugt, und welcher unter Verwendung eines Deaktivierungssignals deaktivierbar ist.
Solche Spannungsgeneratoren werden beispielsweise in integrierten Schaltungen verwendet, um aus einer ungeregelten externen Spannung eine geregelte interne Spannung zu erzeugen. Eine geregelte interne Spannung kann zum Beispiel notwendig sein, damit die Signallaufzeiten unabhängig von der externen Spannung sind; die Erzeugung einer solchen internen Spannung erfolgt vorzugsweise unter Verwendung einer temperatur- und prozeßunabhängigen Referenzspannung.
Beispielsweise für Testzwecke kann es erforderlich sein, den Spannungsgenerator zu deaktivieren und/oder in einen hochohmigen Zustand zu versetzen.
Ein Spannungsgenerator, welcher unter Verwendung einer Referenzspannung aus einer ersten (externen) Spannung eine zweite (interne) Spannung erzeugt, und welcher unter Verwendung eines Deaktivierungssignals deaktivierbar ist, ist in Figur 2 dargestellt.
Dabei sind der Spannungsgenerator mit dem Bezugszeichen VintGEN, die erste (externe) Spannung mit dem Bezugszeichen Vext, die Referenzspannung mit dem Bezugszeichen Vref, die zweite (interne) Spannung mit dem Bezugszeichen Vint, und das Deaktivierungssignal mit dem Bezugszeichen DISABLE bezeichnet; die Referenzspannung Vref wird von einem außerhalb des Spannungsgenerators VintGEN vorgesehenen Referenzspannungsgenerator VrefGEN erzeugt. Der Spannungsgenerator VintGEN enthält einen Differenzverstärker D und Transistoren T1 und T2.
Die vom Spannungsgenerator VintGEN erzeugte (zweite) Spannung Vint ist die vorn ersten Transistor T1 durchgeschaltete Spannung. Dieser Transistor T1 wird an seinem Eingangsanschluß mit der ersten Spannung Vext beaufschlagt und durch die Ausgangsspannung des Differenzverstärkers D gesteuert. Der Differenzverstärker D vergleicht die Referenzspannung Vref und die vom Spannungsgenerator VintGEN erzeugte zweite Spannung Vint und gibt ein der Differenz entsprechendes Signal aus.
Durch das Deaktivierungssignal DISABLE kann der Spannungsgenerator VintGEN bei Bedarf von der ihn (im betrachteten Beispiel: den Differenzverstärker D desselben) versorgenden Versorgungsspannung (im betrachteten Beispiel Vext - Massepotential GROUND) getrennt werden. Im betrachteten Beispiel wird durch das Deaktivierungssignal DISABLE der zweite Transistor T2 gesteuert. Der Transistor T2 ist in einem Leitungspfad vorgesehen, über welchen der Differenzverstärker D mit Massepotential GROUND der Versorgungsspannung verbunden ist; ein Sperren des Transistors T2 durch das Deaktivierungssignal DISABLE bewirkt ein Auftrennen der Verbindung mit Masse und damit eine Unterbindung der Versorgungsspannungszufuhr zum Spannungsgenerator.
Die vom Spannungsgenerator VintGEN erzeugte Spannung Vint wird über ein Vint-Netz den diese Spannung benötigenden Komponenten zugeführt. Bei der Verteilung der Spannung Vint über das Vint-Netz treten Spannungsverluste auf. Um dies zu vermeiden, werden in integrierten Schaltungen häufig mehrere Spannungsgeneratoren VintGEN vorgesehen. Die mehreren Spannungsgeneratoren sind dabei vorzugsweise parallel geschaltet und mehr oder weniger gleichmäßig über die integrierte Schaltung verteilt. Eine solche Anordnung ist schematisch in Figur 3 dargestellt.
Wie aus der Figur 3 unschwer zu erkennen ist, ist die praktische Realisierung einer solchen Anordnung mit einem nicht unerheblichen Aufwand verbunden. Problematisch ist insbesondere, daß viele lange (sich über die gesamte integrierte Schaltung erstreckende) Leitungen vorgesehen werden müssen.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, den Spannungsgenerator gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß sich ein oder mehrere Spannungsgeneratoren dieser Art mit minimalem Aufwand in integrierte Schaltungen integrieren lassen.
Diese Aufgabe wird erfindungsgemäß durch das im kennzeichnenden Teil des Patentanspruchs 1 beanspruchte Merkmal gelöst.
Demnach ist vorgesehen, daß dem Spannungsgenerator das Deaktivierungssignal über eine Leitung zugeführt wird, über welche ihm auch die Referenzspannung zugeführt wird.
Dadurch läßt sich die Anzahl der Leitungen, die vorgesehen werden müssen, um dem Spannungsgenerator die zu dessen Betrieb und dessen Steuerung erforderlichen Spannungen und Signale zuzuführen, reduzieren.
Daß dem Spannungsgenerator die Referenzspannung und das Deaktivierungssignal über ein- und dieselbe Leitung zugeführt werden, hat keine negativen Auswirkungen, weil keine Notwendigkeit zur gleichzeitigen (überlagerten) Übertragung besteht.
Wie beansprucht ausgebildete Spannungsgeneratoren lassen sich damit mit minimalem Aufwand in integrierte Schaltungen integrieren.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der nachfolgenden Beschreibung und den Figuren entnehmbar.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren näher erläutert. Es zeigen
Figur 1
eine Anordnung, bei welcher mehrere Spannungsgeneratoren der nachfolgend näher beschriebenen Art parallel geschaltet sind,
Figur 2
einen herkömmlichen Spannungsgenerator, welcher unter Verwendung einer Referenzspannung aus einer ersten Spannung eine zweite Spannung erzeugt, und welcher unter Verwendung eines Deaktivierungssignals deaktivierbar ist, und
Figur 3
eine Anordnung, bei welcher mehrere Spannungsgeneratoren gemäß Figur 2 parallel geschaltet sind.
Der nachfolgend näher beschriebene Spannungsgenerator ist ein Spannungsgenerator, welcher unter Verwendung einer Referenzspannung aus einer ersten Spannung eine zweite Spannung erzeugt, und welcher unter Verwendung eines Deaktivierungssignals deaktivierbar ist.
Der innere Aufbau des betrachteten Spannungsgenerators entspricht dem Aufbau des in der Figur 2 gezeigten und eingangs unter Bezugnahme darauf beschriebenen Spannungsgenerators. D.h., der Spannungsgenerator enthält wiederum einen Differenzverstärker D und Transistoren T1 und T2, die wie in der Figur 2 verschaltet sind.
Es sei jedoch darauf hingewiesen, daß hierauf keine Einschränkung besteht. Sowohl die Umsetzung der ersten Spannung (der externen Spannung Vext) in die zweite Spannung (in die interne Spannung Vint) unter Verwendung einer Referenzspannung als auch die Deaktivierung des Spannungsgenerators können auch unter Verwendung anderer Schaltungen und/oder anderer Prinzipien erfolgen.
Es besteht ferner keine Einschränkung darauf, daß die erste Spannung eine Spannung ist, die von außen an die den Spannungsgenerator enthaltende integrierte Schaltung angelegt wird, und/oder daß die zweite Spannung eine Spannung ist, die intern (innerhalb der betreffenden integrierten Schaltung) benötigt wird. Grundsätzlich kann eine beliebige erste Spannung in eine beliebige zweite Spannung umgesetzt werden.
Der vorliegend betrachtete Spannungsgenerator zeichnet sich dadurch aus, daß dem Spannungsgenerator das Deaktivierungssignal über eine Leitung zugeführt wird, über welche ihm auch die Referenzspannung zugeführt wird.
Dadurch ist es nicht mehr nötig, dem Spannungsgenerator die Referenzspannung und das Deaktivierungssignal auf separaten Leitungen zuzuführen.
Dies wirkt sich insbesondere dann, wenn mehrere Spannungsgeneratoren parallel geschaltet werden müssen, als sehr vorteilhaft aus; dadurch läßt sich nämlich die Anzahl der Leitungen zu den jeweiligen Spannungsgeneratoren reduzieren.
Eine Anordnung mit mehreren parallel geschalteten Spannungsgeneratoren der vorliegend betrachteten Art ist in Figur 1 dargestellt.
Die Anordnung gemäß Figur 1 entspricht in vielen Punkten der Anordnung gemäß Figur 3; einander entsprechende Elemente sind mit den selben Bezugszeichen bezeichnet.
Bei der in der Figur 1 gezeigten Anordnung sind wie bei der Anordnung gemäß Figur 3 vier Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 parallel geschaltet.
Insoweit herrscht Übereinstimmung mit der Anordnung gemäß Figur 3.
Im Gegensatz zur Anordnung gemäß Figur 3 werden den Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 jedoch die Referenzspannung Vref und das Deaktivierungssignal DISABLE über eine gemeinsame Leitung COM zugeführt.
Diese gemeinsame Leitung COM wird mit der vom Referenzspannungsgenerator VrefGEN erzeugten Referenzspannung Vref beaufschlagt und kann bei Bedarf über einen vom Deaktivierungssignal DISABLE angesteuerten Transistor T3 auf ein sich von der Referenzspannung unterscheidendes Potential (im betrachteten Beispiel: auf Massepotential) gezogen werden.
Im betrachteten Beispiel wird das Deaktivierungssignal DISABLE zusätzlich zur Deaktivierung des Referenzspannungsgenerators VrefGEN verwendet.
Bei der betrachteten Anordnung werden die Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 durch ein einen hohen Pegel aufweisendes Deaktivierungssignal DISABLE deaktiviert.
Wenn und so lange das Deaktivierungssignal DISABLE niedrigen Pegel aufweist, bleibt der Referenzspannungsgenerator VrefGEN in Betrieb und sperrt der Transistor T3, wodurch über die gemeinsame Referenzspannungs-/Deaktivierungssignal-Leitung COM die vom Referenzspannungsgenerator VrefGEN erzeugte Referenzspannung Vref übertragen wird.
Wenn das Deaktivierungssignal DISABLE hohen Pegel aufweist, setzt es den Referenzspannungsgenerator VrefGEN außer Betrieb und bewirkt ein Durchschalten des Transistors T3, wodurch die gemeinsame Referenzspannungs-/Deaktivierungssignal-Leitung COM auf Massepotential gezogen wird.
Die gemeinsame Referenzspannungs-/Deaktivierungssignal-Leitung COM ist sowohl mit dem Referenzspannungs-Eingangsanschluß (dem nicht invertierenden Eingang des Differenzverstärkers D) als auch mit dem Deaktivierungssignal-Eingangsanschluß (dem Steueranschluß des Transistors T2) der Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 verbunden.
Wenn und so lange die Referenzspannung Vref über die gemeinsame Referenzspannungs-/Deaktivierungssignal-Leitung COM übertragen wird, wird die externe Spannung Vext bestimmungsgemäß in die interne Spannung Vint umgesetzt; die auch am Transistor T2 anliegende Referenzspannung bewirkt, daß der Transistor T2 durchschaltet und die jeweiligen Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 ordnungsgemäß mit der Versorgungsspannung verbunden sind.
Wenn die gemeinsame Referenzspannungs-/Deaktivierungssignal-Leitung COM auf Massepotential liegt, sperrt der Transistor T2, wodurch die Spannungsversorgung der jeweiligen Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 (die Verbindung der Differenzverstärker D mit Masse) unterbrochen wird. Die Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 sind in diesem Zustand deaktiviert und zugleich in einen hochohmigen Zustand versetzt.
Das Vorsehen einer gemeinsamen Referenzspannungs-/Deaktivierungssignal-Leitung COM läßt die Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 genauso betreiben und deaktivieren wie es der Fall ist, wenn separate Referenzspannungs- und Deaktivierungssignal-Leitungen vorgesehen sind.
Allerdings ist die Anzahl der Leitungen, über welche die Spannungsgeneratoren VintGEN 1, VintGEN 2, VintGEN 3 und VintGEN 4 mit dem Referenzspannungsgenerator VrefGEN und der Deaktivierungssignal-Quelle zu verbinden sind, reduziert.
Spannungsgeneratoren der vorstehend beschriebenen Art lassen sich damit bei uneingeschränkter Funktionalität mit minimalem Aufwand in integrierte Schaltungen integrieren.
Bezugszeichenliste
COM
gemeinsame Referenzspannungs-/Deaktivierungssignal-Leitung
D
Differenzverstärker
DISABLE
Deaktivierungssignal
Tx
Transistoren
Vext
externe Spannung
Vint
interne Spannung
VintGEN
Spannungsgenerator
Vref
Referenzspannung
VrefGEN
Referenzspannungsgenerator

Claims (7)

  1. Spannungsgenerator, welcher unter Verwendung einer Referenzspannung (Vref) aus einer ersten Spannung (Vext) eine zweite Spannung (Vint) erzeugt, und welcher unter Verwendung eines Deaktivierungssignals (DISABLE) deaktivierbar ist,
    dadurch gekennzeichnet,
    daß dem Spannungsgenerator (VintGEN) das Deaktivierungssignal (DISABLE) über eine Leitung (COM) zugeführt wird, über welche ihm auch die Referenzspannung (Vref) zugeführt wird.
  2. Spannungsgenerator nach Anspruch 1,
    dadurch gekennzeichnet,
    daß das Deaktivierungssignal (DISABLE) dazu verwendet wird, den Spannungsgenerator (VintGEN) in einen hochohmigen Zustand zu versetzen.
  3. Spannungsgenerator nach Anspruch 1 oder 2,
    dadurch gekennzeichnet,
    daß das Deaktivierungssignal (DISABLE) dazu verwendet wird, die Zufuhr einer vom Spannungsgenerator (VintGEN) benötigten Versorgungsspannung (Vref) zum Spannungsgenerator (VintGEN) zu unterbinden.
  4. Spannungsgenerator nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    daß zur Deaktivierung des Spannungsgenerators (VintGEN) die Leitung (COM), über welche dem Spannungsgenerator auch die Referenzspannung (Vref) zugeführt wird, mit dem Deaktivierungssignal (DISABLE) beaufschlagt wird.
  5. Spannungsgenerator nach Anspruch 4,
    dadurch gekennzeichnet,
    daß die Beaufschlagung der Leitung (COM) mit dem Deaktivierungssignal (DISABLE) darin besteht, daß die Leitung auf ein sich von der Referenzspannung (Vref) unterscheidendes Potential gebracht wird.
  6. Spannungsgenerator nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    daß zur Deaktivierung des Spannungsgenerators (VintGEN) der die Referenzspannung (Vref) erzeugende Referenzspannungsgenerator (VrefGEN) deaktiviert wird.
  7. Spannungsgenerator nach einem der Ansprüche 1 bis 5,
    dadurch gekennzeichnet,
    daß zur Deaktivierung des Spannungsgenerators (VintGEN) der die Referenzspannung (Vref) erzeugende Referenzspannungsgenerator (VrefGEN) in einen Zustand versetzt wird, in welchem er das Deaktivierungssignal (DISABLE) ausgibt.
EP00121869A 1999-10-20 2000-10-06 Spannungsgenerator Expired - Lifetime EP1094379B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19950541 1999-10-20
DE19950541A DE19950541A1 (de) 1999-10-20 1999-10-20 Spannungsgenerator

Publications (2)

Publication Number Publication Date
EP1094379A1 true EP1094379A1 (de) 2001-04-25
EP1094379B1 EP1094379B1 (de) 2010-12-01

Family

ID=7926290

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00121869A Expired - Lifetime EP1094379B1 (de) 1999-10-20 2000-10-06 Spannungsgenerator

Country Status (6)

Country Link
US (1) US6285176B1 (de)
EP (1) EP1094379B1 (de)
JP (1) JP4426081B2 (de)
KR (1) KR100676552B1 (de)
DE (2) DE19950541A1 (de)
TW (1) TW500996B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056293A1 (de) * 2000-11-14 2002-06-06 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung
US6809914B2 (en) 2002-05-13 2004-10-26 Infineon Technologies Ag Use of DQ pins on a ram memory chip for a temperature sensing protocol
US6873509B2 (en) * 2002-05-13 2005-03-29 Infineon Technologies Ag Use of an on-die temperature sensing scheme for thermal protection of DRAMS
US6711091B1 (en) 2002-09-27 2004-03-23 Infineon Technologies Ag Indication of the system operation frequency to a DRAM during power-up
US6985400B2 (en) * 2002-09-30 2006-01-10 Infineon Technologies Ag On-die detection of the system operation frequency in a DRAM to adjust DRAM operations
KR20070034468A (ko) * 2004-05-14 2007-03-28 제트모스 테크놀로지 인코포레이티드 내부 전압 발생기 구조 및 전력 운영 방법
KR100795014B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR20100055035A (ko) * 2008-11-17 2010-05-26 주식회사 하이닉스반도체 내부전압 생성을 위한 집적회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454170A2 (de) * 1990-04-27 1991-10-30 Nec Corporation Eingebaute Untersetzungseinheit in einem hochintegrierten Schaltkreis
US5552740A (en) * 1994-02-08 1996-09-03 Micron Technology, Inc. N-channel voltage regulator
US5557232A (en) * 1993-08-13 1996-09-17 Nec Corporation Semiconductor integrated circuit device having a control circuit for setting the test mode
EP0843247A2 (de) * 1996-11-19 1998-05-20 Nec Corporation Integrierte Halbleiter Schaltung mit integriertem Regler

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124715A (ja) * 1983-12-12 1985-07-03 Mitsubishi Electric Corp 電源制御回路
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
KR950012018B1 (ko) * 1992-05-21 1995-10-13 삼성전자주식회사 반도체장치의 내부전원 발생회로
US5434498A (en) * 1992-12-14 1995-07-18 United Memories, Inc. Fuse programmable voltage converter with a secondary tuning path
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
JP3234153B2 (ja) * 1996-04-19 2001-12-04 株式会社東芝 半導体装置
US6114843A (en) * 1998-08-18 2000-09-05 Xilinx, Inc. Voltage down converter for multiple voltage levels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454170A2 (de) * 1990-04-27 1991-10-30 Nec Corporation Eingebaute Untersetzungseinheit in einem hochintegrierten Schaltkreis
US5557232A (en) * 1993-08-13 1996-09-17 Nec Corporation Semiconductor integrated circuit device having a control circuit for setting the test mode
US5552740A (en) * 1994-02-08 1996-09-03 Micron Technology, Inc. N-channel voltage regulator
EP0843247A2 (de) * 1996-11-19 1998-05-20 Nec Corporation Integrierte Halbleiter Schaltung mit integriertem Regler

Also Published As

Publication number Publication date
JP4426081B2 (ja) 2010-03-03
DE50016040D1 (de) 2011-01-13
EP1094379B1 (de) 2010-12-01
KR100676552B1 (ko) 2007-01-30
US6285176B1 (en) 2001-09-04
TW500996B (en) 2002-09-01
DE19950541A1 (de) 2001-06-07
JP2001166839A (ja) 2001-06-22
KR20010051019A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
DE19922354C2 (de) LVDS-Treiber für Backplane-Anwendungen
DE1562076A1 (de) Differenzsignalgabeanordnung
DE2549575A1 (de) Schaltungsanordnung
EP1094379A1 (de) Spannungsgenerator
DE102015218656A1 (de) Linearer Regulierer mit verbessertem Versorgungsspannungsdurchgriff
DE69824751T2 (de) Regler
DE19633971C2 (de) Stromversorgung zum Betrieb einer integrierten Schaltung
DE19725459A1 (de) Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor
DE19613642A1 (de) Halbleitereinrichtung zum Verkleinern von Wirkungen eines Rauschens auf eine interne Schaltung
EP0057351B1 (de) Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen
DE19735381C1 (de) Bandgap-Referenzspannungsquelle und Verfahren zum Betreiben derselben
DE68920859T2 (de) Programmierbarer dreieckfunktionsgenerator.
DE4138065A1 (de) Einrichtung zum uebertragen von daten und energie ueber eine leitung
EP0749059A2 (de) Telekommunikationsendgerät mit Spannungsregelschaltung
DE69532061T2 (de) Verstärkerschaltung und Verfahren
DE9215735U1 (de) Schaltungsanordnung zur Erzeugung von Mehrfachsteuerspannungen für Mosfet-Widerstände
DE102017213676B4 (de) Modularer und konfigurierbarer Leistungswandler
DE69028622T2 (de) System zur Interferenzunterdrückung
DE4242989C1 (de) Spannungsregler
DE102006054547B4 (de) Chip mit einer Schaltungsanordnung zur Spannungsregelung
DE3237681C2 (de) Speiseschaltung für einen veränderlichen Verbraucherwiderstand und mit unterschiedlich wirkendem Ausgangswiderstand
DE10209867A1 (de) Oszillatorschaltung
EP1198880B1 (de) Anordnung mit einem ersten verstärker und einem zweiten verstärker, von welchen jeweils nur maximal einer verstärken soll
DE2607000C3 (de) Digital/Digital-Umsetzer
EP1421456B1 (de) Spannungsregler mit frequenzgangkorrektur

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RIN1 Information on inventor provided before grant (corrected)

Inventor name: PARTSCH, TORSTEN

Inventor name: HEYNE, PATRICK

Inventor name: MARX, THILO

Inventor name: HEIN, THOMAS

17P Request for examination filed

Effective date: 20011024

AKX Designation fees paid

Free format text: DE FR GB IE IT

17Q First examination report despatched

Effective date: 20050203

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IE IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

REF Corresponds to:

Ref document number: 50016040

Country of ref document: DE

Date of ref document: 20110113

Kind code of ref document: P

RAP2 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: QIMONDA AG

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50016040

Country of ref document: DE

Owner name: QIMONDA AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20110513

Ref country code: DE

Ref legal event code: R081

Ref document number: 50016040

Country of ref document: DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20110513

Ref country code: DE

Ref legal event code: R081

Ref document number: 50016040

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20110513

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101201

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20110902

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 50016040

Country of ref document: DE

Effective date: 20110902

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101201

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20141022

Year of fee payment: 15

Ref country code: DE

Payment date: 20141022

Year of fee payment: 15

Ref country code: GB

Payment date: 20141021

Year of fee payment: 15

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50016040

Country of ref document: DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Ref country code: DE

Ref legal event code: R081

Ref document number: 50016040

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 50016040

Country of ref document: DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: INFINEON TECHNOLOGIES AG, DE

Effective date: 20160212

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50016040

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20151006

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20151006

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160503

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20160630

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20151102