EP0952508B1 - Circuit générateur de tension de référence - Google Patents

Circuit générateur de tension de référence Download PDF

Info

Publication number
EP0952508B1
EP0952508B1 EP99105491A EP99105491A EP0952508B1 EP 0952508 B1 EP0952508 B1 EP 0952508B1 EP 99105491 A EP99105491 A EP 99105491A EP 99105491 A EP99105491 A EP 99105491A EP 0952508 B1 EP0952508 B1 EP 0952508B1
Authority
EP
European Patent Office
Prior art keywords
bipolar transistor
voltage
circuit
current
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP99105491A
Other languages
German (de)
English (en)
Other versions
EP0952508A1 (fr
Inventor
Martin Feldtkeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP0952508A1 publication Critical patent/EP0952508A1/fr
Application granted granted Critical
Publication of EP0952508B1 publication Critical patent/EP0952508B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Definitions

  • Known reference voltage sources use, for example Zener diodes, to which an unstabilized via a series resistor Input voltage is supplied, which at the Zener diode tapped voltage as voltage-stabilized Reference voltage is used.
  • Zener diodes to which an unstabilized via a series resistor Input voltage is supplied, which at the Zener diode tapped voltage as voltage-stabilized Reference voltage is used.
  • the forward or forward voltage of a diode or the base-emitter voltage of a bipolar transistor as a reference voltage be used.
  • the The forward voltage of a pn junction has a negative temperature coefficient and thus a temperature dependency that for many applications is negative.
  • the output voltage as Reference voltage is used, sensors, A / D converters or similar Components are supplied, the output voltage of the voltage regulator highly accurate and in particular extremely temperature stable his.
  • tolerance limits up to maximum 1% are normal requirements.
  • the emitter current densities of the transistors T 1 and T 2 differ by the factor n * m, ie the emitter current density of the transistor T 1 is (n * m) times as large as the emitter current density of the transistor T 2 .
  • the total voltage is tapped from the base-emitter voltage of the transistor T 1 and the voltage present at the node between the resistors R 1 and R 2 .
  • the first-mentioned base-emitter voltage of the transistor T 1 corresponds to the forward voltage of a current-carrying pn junction and therefore, as has been explained above, has a negative temperature coefficient.
  • the voltage drop across the resistor R 1 is dependent on the difference between the base-emitter voltage of the transistor T 1 and the base-emitter voltage of the transistor T 2 and, as has also been explained above, has a positive temperature coefficient.
  • the emitter-base voltage of the bipolar transistor T 1 decreases by 2mV / K depending on the temperature.
  • the bandgap reference voltage source shown in FIG. 2 can be dimensioned in such a way that the differential voltage across the resistor R 1 from the forward voltages of the two transistors T 1 and T 2 is one by appropriate selection of the resistors R 1 and R 2 and the previously specified factor n the negative temperature coefficient compensating positive temperature coefficient of + 2mV / K is subject.
  • the circuit shown in FIG. 2 reacts very sensitively to the temperature gradients which are ubiquitous in integrated power circuits.
  • room temperatures the difference between the emitter-base voltages of the two transistors T 1 and T 2 is approximately 50 mV. If the temperatures of the transistors T 1 and T 2 differ by 1K, the difference in the emitter-base voltages changes by approximately 2 mV, ie by approximately 4%.
  • Reference voltage source can be achieved that a deviation the temperature around 1K of one of the transistors used only 1.3% in the difference in total voltages comes in. It is also possible to use the transistors in the layout of the reference voltage source according to the invention to be arranged crosswise so that linear temperature gradients the output voltage of the reference voltage source from any direction cannot falsify.
  • circuit means used which is the remaining parabolic Temperature dependency of the generated reference voltage compensate so that the output reference voltage in Ideally, temperature stable within a 0.03% window can be generated.
  • the one preferred embodiment of a reference voltage source in accordance with the present invention again the principle described above, known per se used the reference voltage by adding a share with negative temperature coefficient and a share with to generate positive temperature coefficient, whereby by suitable circuit dimensioning the negative temperature coefficient through the positive temperature coefficient can be compensated.
  • the in Fig. 1st illustrated embodiment is considered the one Share of the generated reference voltage, that of a positive Temperature coefficient is subject to the difference of two Sum voltages from several forward voltages of with different current densities through which pn junctions flow used.
  • the part that includes the negative Subject to temperature coefficients the sum of Forward voltages of several pn junctions.
  • the emitter areas A E3 and A E4 of the transistors T 3 and T 4 are in a ratio of 1: n 2 .
  • the transistors T 3 and T 4 are flowed through by different currents I 3 and I 4 , which can be set via resistors R 3 and R 4 .
  • the collectors of the transistors T 3 and T 4 are connected to a positive supply voltage potential V CC .
  • the base connections of the transistors T 3 and T 4 are connected to one another.
  • the resistors R 1 and R 2 are connected to the transistors T 1 and T 2 in accordance with the known reference voltage source shown in FIG. 2.
  • the desired reference or output voltage is tapped at the common base connection of the bipolar transistors T 3 and T 4 .
  • This output voltage corresponds to the total voltage from the base-emitter voltages of the transistors T 3 and T 1 and the voltage present at the node between the resistors R 1 and R 2 .
  • the base-emitter voltages of the transistors T 3 and T 1 are known to have a negative temperature coefficient of approximately -2 mV / K.
  • the voltage present at the node between the resistors R 1 and R 2 is determined by the base-emitter voltages of the transistors T 1 -T 4 and corresponds in particular to the difference between a first voltage and the sum of the forward voltages of those through which a high current density flows Transistors T 1 and T 3 depends, and a second voltage, which depends on the sum of the forward voltages of the bipolar transistors T 2 and T 4 through which a low current density flows. That is, the voltage present at the node between the resistors R 1 and R 2 depends on the difference between the sum of the base-emitter voltages of the transistors T 1 and T 3 and the sum of the base-emitter voltages of the transistors T 2 and T 4 from.
  • the differential voltage present at the node between the resistors R 1 and R 2 has such a positive temperature coefficient that the negative temperature coefficient of the base emitter -Voltage of the bipolar transistors T 3 and T 1 compensated.
  • the positive temperature coefficient of the differential voltage dropping across the resistor R 1 must be as high as the negative temperature coefficient of the base-emitter voltages of the transistors T 3 and T 1 and consequently be approximately + 4 mV / K.
  • a deviation of the temperature of one of the bipolar transistors T 1 - T 4 by 1K is only 1.3% in this differential voltage, so that the reference voltage circuit shown in Fig. 1 is less sensitive to temperature fluctuations or temperature gradients.
  • the resistance ratio R 1 : R 2 can be set to 4: 1 by a clever choice of the individual components shown in FIG. 1. This is a ratio that can be adjusted particularly precisely.
  • a circuit arrangement is coupled to the resistor R 3 , which, in addition to the diode D already shown in FIG. 1 in accordance with FIG. 3, has connected resistors R 7 -R 9 and a further bipolar transistor T 9 .
  • This circuit arrangement works as follows. At low temperatures, the current flow through the resistor R 3 is smallest and the flow voltages of all pn junctions are so high that the resistors R7 and R8 essentially determine the behavior of this circuit arrangement.
  • the path leading through the diode D and the resistor R 9 dominates , in which case the resistance of the equivalent circuit diagram of this circuit arrangement is lower due to the parallel connection of R 8 and R 7 to R 9 and the diode voltage by the factor (R 8 + R 7 ) / (R 7 + R 8 + R 9 ) is divided down.
  • the path leading through transistor T 9 dominates, the equivalent circuit diagram having a diode forward voltage increased by the factor (R 7 + R 8 ) / R 7 without series resistance.
  • Fig. 4 shows an example of one realized on a test chip Double bandgap reference voltage source according to the present invention. Again, those components are which correspond to the components shown in Fig. 3 with have the same reference numerals and will not be repeated explained.
  • the current mirror S 1 shown in Figure 3 includes p-channel MOS field effect transistors M 3 - M 6 and n-channel MOS field effect transistors M 7 - M 10.
  • the current mirror circuit S 2 is implemented by a pnp bipolar transistor T 11 .
  • the reference potential of the current mirrors S 1 and S 3 corresponds to the input potential of the actuator ST, which is implemented by a control transistor M 11 .
  • the reference potential of the current mirror S 2 is connected to the reference potential of the control transistor M 11 .
  • the previously described relationship of the reference potentials is not absolutely necessary.
  • the resistor R 10 additionally shown in FIG. 4 serves to compensate for the thermal leakage current of the resistor R 4 .
  • the components T 12 , T 13 , C 1 - C 3 and R 11 serve to stabilize the circuit.
  • the diode D shown in FIG. 3 is realized by the pn junction of a further bipolar transistor T 10 , the base-collector path of which is short-circuited. Otherwise, the mode of operation of the reference voltage source shown in FIG. 4 corresponds to that of the circuits shown in FIGS. 1 and 3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Claims (19)

  1. Circuit générateur d'une tension de référence
    avec des premiers moyens de circuit (T1, T3) pour générer une première tension, qui est soumise à un coefficient de température négatif et
    avec des deuxièmes moyens de circuit (T1 - T4, R1 - R4) pour générer une tension différentielle à partir d'une deuxième tension et d'une troisième tension, la deuxième tension et la troisième tension dérivant respectivement de tensions de flux de jonctions correspondantes de type PN et la tension différentielle étant soumise à un coefficient de température positif,
    la tension de référence (Vref) pouvant être prélevée en tant que somme de la première tension des premiers moyens de circuit (T1, T3) et de la tension différentielle des deuxièmes moyens de circuit (T1 - T4, R1 - R4),
    caractérisé par le fait
    que les premiers moyens de circuit (T1, T3) sont conçus et disposés de telle sorte qu'ils déduisent la première tension de la somme d'au moins deux tensions de flux de jonctions correspondantes de type PN et
    que les deuxièmes moyens de circuit (T1 - T4, R1 - R4) sont conçus et disposés de telle sorte qu'ils déduisent la deuxième tension et la troisième tension de la première et respectivement de la deuxième somme composée chacune d'au moins deux tensions de flux de jonctions correspondantes de type PN et qu'ils en génèrent la tension différentielle.
  2. Circuit générateur d'une tension de référence selon la revendication 1
    caractérisé par le fait
    que les deuxièmes moyens de circuit (T1 - T4, R1 - R4) sont conçus et disposés de telle sorte qu'ils déduisent la deuxième tension et la troisième tension de la première et respectivement de la deuxième somme composée chacune d'au moins deux tensions de flux de jonctions correspondantes de type PN traversées par des densités de courant différentes.
  3. Circuit générateur d'une tension de référence selon la revendication 1 ou 2
    caractérisé par le fait
    que les deuxièmes moyens de circuit comportent des premiers, deuxièmes, troisièmes et quatrièmes transistors bipolaires (T1 - T4) qui sont traversés respectivement par une première, deuxième, troisième et quatrième densité de courant et sont connectés de telle manière que la deuxième tension est deduite de la somme des tensions de flux du premier et du troisième transistor bipolaire (T1, T3) et que la troisième tension est déduite de la somme des tensions de flux du deuxième et du quatrième transistor bipolaire (T2, T4), le premier et le troisième transistor bipolaire (T1, T3) étant traversés par une densité de courant plus élevée que le deuxième et le quatrième transistor bipolaire (T2, T4), et
    que le premier et le troisième transistor bipolaire (T1, T3) font en même temps partie des premiers moyens de circuit de telle manière que la première tension est dérivée de la somme des tensions de flux du premier et du troisième transistor bipolaire (T1, T3).
  4. Circuit générateur d'une tension de référence selon la revendication 3
    caractérisé par le fait
    que la surface d'émetteur du deuxième transistor bipolaire (T2) correspond à un multiple de la surface d'émetteur du premier transistor bipolaire (T1) et que la surface d'émetteur du quatrième transistor bipolaire (T4) correspond à un multiple de la surface d'émetteur du troisième transistor bipolaire (T3).
  5. Circuit générateur d'une tension de référence selon la revendication 3 ou 4
    caractérisé par le fait
    qu'un premier courant est amené sur le collecteur du premier transistor bipolaire (T1), un deuxième courant est amené sur le collecteur du deuxième transistor bipolaire (T2), un troisième courant est amené sur le collecteur du troisième transistor bipolaire (T3) et un quatrième courant est amené sur le collecteur du quatrième transistor bipolaire (T4),
    que la base du premier transistor bipolaire (T1) est reliée à l'émetteur du troisième transistor bipolaire (T3) et l'émetteur du premier transistor bipolaire (T1) est relié, à travers une première résistance (R1), à une borne de tension négative d'alimentation, ainsi qu'à travers une deuxième résistance (R2), à l'émetteur du deuxième transistor bipolaire (T2),
    que la base du deuxième transistor bipolaire (T2) est reliée à l'émetteur du quatrième transistor bipolaire (T4), le point commun entre la base du premier transistor bipolaire (T1) et l'émetteur du troisième transistor bipolaire (T3) étant relié, à travers une troisième résistance (R3), à la borne de tension négative d'alimentation, ainsi que, à travers une quatrième résistance (R4), au point commun entre la base du deuxième transistor bipolaire (T2) et l'émetteur du quatrième transistor bipolaire (T4), et
    que la base du troisième transistor bipolaire (T3) est reliée à la base du quatrième transistor bipolaire (T4) de telle sorte que la tension, résultant de la somme des tensions base-émetteur du troisième transistor bipolaire (T3) et du premier transistor bipolaire (T1), correspond à la première tension et que la tension qui chute sur la première résistance (R1) correspond à la tension différentielle et que la tension de référence (Vref) peut être prélevée sur la base du troisième transistor bipolaire (T3).
  6. Circuit générateur d'une tension de référence selon la revendication 5
    caractérisé par le fait
    que la surface d'émetteur du deuxième transistor bipolaire (T2) est environ le quadruple de la surface d'émetteur du premier transistor bipolaire (T1) et que la surface d'émetteur du quatrième transistor bipolaire (T4) est environ le quadruple de la surface d'émetteur du troisième transistor bipolaire (T3),
    que le premier courant amené sur le premier transistor bipolaire (T1) a environ la même intensité que le deuxième courant amené sur le deuxième transistor bipolaire (T2) et
    que la première résistance (R1) est environ le quadruple de la deuxième résistance (R2).
  7. Circuit générateur d'une tension de référence selon la revendication 5 ou 6
    caractérisé par le fait
    que le troisième et le quatrième courant, amenés respectivement sur le troisième et sur le quatrième transistor bipolaire (T3, T4), et la troisième et quatrième résistance (R3, R4) sont dimensionnés de telle manière que le courant d'émetteur du quatrième transistor bipolaire (T4) est nettement plus faible que le courant d'émetteur du troisième transistor bipolaire (T3).
  8. Circuit générateur d'une tension de référence selon l'une des revendications 5 à 7
    caractérisé par
    un circuit à miroir de courant (S1) qui est, d'une part, raccordé à une borne de tension positive d'alimentation et qui foumit, d'autre part, le premier courant amené sur le premier transistor bipolaire (T1) et le deuxième courant amené sur le deuxième transistor bipolaire (T2).
  9. Circuit générateur d'une tension de référence selon la revendication 8
    caractérisé par le fait
    qu'un cinquième transistor bipolaire (T5) est monté entre le circuit à miroir de courant (S1) et le collecteur du premier transistor bipolaire (T1) et
    qu'un autre circuit à miroir de courant (S3) est monté entre la base du cinquième transistor bipolaire (T5) et le point commun entre la base du deuxième transistor bipolaire (T2) et l'émetteur du quatrième transistor bipolaire (T4).
  10. Circuit générateur d'une tension de référence selon la revendication 9
    caractérisé par le fait
    qu'un sixième transistor bipolaire (T6), dont la jonction base-collecteur est court-circuitée, est monté entre le circuit à miroir de courant (S1) et le collecteur du deuxième transistor bipolaire (T2).
  11. Circuit générateur d'une tension de référence selon la revendication 10
    caractérisé par le fait
    que la surface d'émetteur du sixième transistor bipolaire (T6) correspond approximativement à la surface d'émetteur du premier transistor bipolaire (T1) et la surface d'émetteur du cinquième transistor bipolaire (T5) correspond approximativement à la surface d'émetteur du deuxième transistor bipolaire (T2) et que le rapport de traduction du circuit à miroir de courant (S1) est 1:1.
  12. Circuit générateur d'une tension de référence selon l'une des revendications 5
    à 11
    caractérisé par le fait
    qu'il est prévu un autre circuit à miroir de courant (S2), qui est raccordé à une borne de tension positive d'alimentation (Vcc) et qui délivre le troisième courant amené sur le troisième transistor bipolaire (T3) et le quatrième courant amené sur quatrième transistor bipolaire (T4) et
    qu'un circuit amplificateur (T7, T8) est monté entre l'autre circuit à miroir de courant (S2) et les collecteurs des troisième et quatrième transistors bipolaires. (T3, T4).
  13. Circuit générateur d'une tension de référence selon l'une des revendications précédentes
    caractérisé par
    des troisièmes moyens de circuit (D, T9, R7 - R9) pour la compensation d'une corrélation en forme de parabole avec la température, de la tension de référence (Vref) générée par les deuxièmes moyens de circuit (T3, R3).
  14. Circuit générateur d'une tension de référence selon la revendication 13 et l'une des revendications 5 à 12
    caractérisé par le fait
    que les troisièmes moyens de circuit (D, T9, R7 - R9) comprennent une diode (D) montée entre la troisième résistance (R3) et la borne de tension négative d'alimentation.
  15. Circuit générateur d'une tension de référence selon la revendication 14
    caractérisé par le fait
    que les troisièmes moyens de circuit comprennent un circuit parallèle, composé d'un circuit série d'une résistance (R9) avec la diode (D) et d'un circuit série de deux autres résistances (R7, R8) et monté entre la troisième résistance (R3) et la borne de tension négative d'alimentation, un autre transistor bipolaire (T9) étant monté avec sa branche de courant principal en parallèle sur les deux autres résistances (R7, R8) et avec sa base sur le point commun entre les deux autres résistances (R7, R8).
  16. Circuit générateur d'une tension de référence selon l'une des revendications précédentes
    caractérisé par le fait
    que les premiers moyens de circuit comprennent des moyens d'amplification (R5, R6) pour amplifier la tension de référence (Vref).
  17. Circuit générateur d'une tension de référence selon l'une des revendications 5 à 12 et la revendication 16
    caractérisé par le fait
    que les moyens d'amplification comprennent un diviseur de tension (R5, R6) appliqué sur la base du troisième transistor bipolaire (T3).
  18. Circuit générateur d'une tension de référence selon l'une des revendications précédentes
    caractérisé par le fait
    que les premiers et deuxièmes moyens de circuit (T1 - T4, R1 - R4) sont conçus de telle manière que la tension de référence (Vref), générée en tant que somme de la première tension des premiers moyens de circuit (T3, T1) et de la tension différentielle des deuxièmes moyens de circuit (T1 - T4), s'élève à environ 2,5 V.
  19. Circuit générateur d'une tension de référence selon l'une des revendications précédentes
    caractérisé par le fait
    que des moyens de régulation (ST, M11) sont prévus pour maintenir constante la tension de référence (Vref) fournie par le circuit générateur d'une tension de référence à un raccordement de sortie, en cas de charge disproportionnée du raccordement de la tension de sortie.
EP99105491A 1998-04-24 1999-03-17 Circuit générateur de tension de référence Expired - Lifetime EP0952508B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19818464 1998-04-24
DE19818464A DE19818464A1 (de) 1998-04-24 1998-04-24 Referenzspannung-Erzeugungsschaltung

Publications (2)

Publication Number Publication Date
EP0952508A1 EP0952508A1 (fr) 1999-10-27
EP0952508B1 true EP0952508B1 (fr) 2001-08-29

Family

ID=7865738

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99105491A Expired - Lifetime EP0952508B1 (fr) 1998-04-24 1999-03-17 Circuit générateur de tension de référence

Country Status (5)

Country Link
US (1) US6046578A (fr)
EP (1) EP0952508B1 (fr)
DE (2) DE19818464A1 (fr)
ES (1) ES2163909T3 (fr)
PT (1) PT952508E (fr)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292050B1 (en) 1997-01-29 2001-09-18 Cardiac Pacemakers, Inc. Current and temperature compensated voltage reference having improved power supply rejection
US6154018A (en) * 1999-09-01 2000-11-28 Vlsi Technology, Inc. High differential impedance load device
US6381491B1 (en) 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
US6340882B1 (en) * 2000-10-03 2002-01-22 International Business Machines Corporation Accurate current source with an adjustable temperature dependence circuit
US6380723B1 (en) * 2001-03-23 2002-04-30 National Semiconductor Corporation Method and system for generating a low voltage reference
US6677808B1 (en) 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US7088085B2 (en) * 2003-07-03 2006-08-08 Analog-Devices, Inc. CMOS bandgap current and voltage generator
US7411443B2 (en) * 2005-12-02 2008-08-12 Texas Instruments Incorporated Precision reversed bandgap voltage reference circuits and method
US7834610B2 (en) * 2007-06-01 2010-11-16 Faraday Technology Corp. Bandgap reference circuit
GB2452324A (en) * 2007-09-03 2009-03-04 Adaptalog Ltd Temperature sensor or bandgap regulator
JP5072718B2 (ja) * 2008-06-02 2012-11-14 株式会社東芝 信号受信装置
US8981736B2 (en) * 2010-11-01 2015-03-17 Fairchild Semiconductor Corporation High efficiency, thermally stable regulators and adjustable zener diodes
US9448579B2 (en) * 2013-12-20 2016-09-20 Analog Devices Global Low drift voltage reference
EP3021189B1 (fr) * 2014-11-14 2020-12-30 ams AG Source de tension de référence et un procédé permettant de générer une tension de référence
KR20160072703A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 기준전압 생성회로
DE102021134256A1 (de) 2021-12-22 2023-06-22 Infineon Technologies Ag Start-up-Schaltung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH639521B (fr) * 1980-05-28 Ebauches Electroniques Sa Circuit detecteur de niveau de tension.
JPS5927326A (ja) * 1982-08-02 1984-02-13 Hitachi Ltd 定電圧回路
JPS6269308A (ja) * 1985-09-17 1987-03-30 シ−メンス、アクチエンゲゼルシヤフト 基準電圧発生回路装置
US5231316A (en) * 1991-10-29 1993-07-27 Lattice Semiconductor Corporation Temperature compensated cmos voltage to current converter
BE1007853A3 (nl) * 1993-12-03 1995-11-07 Philips Electronics Nv Bandgapreferentiestroombron met compensatie voor spreiding in saturatiestroom van bipolaire transistors.
US5532576A (en) * 1994-04-11 1996-07-02 Rockwell International Corporation Efficient, well regulated, DC-DC power supply up-converter for CMOS integrated circuits
JP3347896B2 (ja) * 1994-10-21 2002-11-20 日本オプネクスト株式会社 定電圧源回路
FR2737319B1 (fr) * 1995-07-25 1997-08-29 Sgs Thomson Microelectronics Generateur de reference de tension et/ou de courant en circuit integre
FR2750514A1 (fr) * 1996-06-26 1998-01-02 Philips Electronics Nv Dispositif de regulation de tension a faible dissipation interne d'energie

Also Published As

Publication number Publication date
US6046578A (en) 2000-04-04
ES2163909T3 (es) 2002-02-01
DE19818464A1 (de) 1999-10-28
DE59900215D1 (de) 2001-10-04
EP0952508A1 (fr) 1999-10-27
PT952508E (pt) 2002-01-30

Similar Documents

Publication Publication Date Title
EP0952508B1 (fr) Circuit générateur de tension de référence
US5774013A (en) Dual source for constant and PTAT current
DE19804747B4 (de) Bandabstandsbezugsschaltung und Verfahren
DE69515346T2 (de) Integrierte temperaturfühlerschaltung mit programmierbarem offset
DE19530472B4 (de) Konstantstromschaltung
DE2457753C2 (de) Spannungsregelschaltung
EP0160836B1 (fr) Capteur de température
DE3836338A1 (de) Temperaturkompensierte stromquellenschaltung mit zwei anschluessen
DE2440795B2 (de) Temperaturabhängiger Spannungsgeber
DE3241364A1 (de) Digital gesteuerte praezisionsstromquelle mit einem offenen kompensationskreis
EP0080567A2 (fr) Source de courant intégrée à semiconducteurs
DE102011001346A1 (de) Rauscharme Bandlückenreferenzen
DE102017125831A1 (de) Temperaturkompensierte Referenzspannungsschaltung
DE19545160C2 (de) Bezugsspannungs-Generatorschaltung
DE2260405A1 (de) Bezugsspannungsgeneratorschaltung
DE102019124383A1 (de) Proportional-zu-Absoluttemperatur-Schaltung, Verfahren, Spannungsreferenz und Spannungsreferenzschaltung
DE102005033434A1 (de) Referenzspannungserzeugungsschaltung zur Erzeugung kleiner Referenzspannungen
DE10143032C2 (de) Elektronische Schaltung zum Erzeugen einer Ausgangsspannung mit einer definierten Temperaturabhängigkeit
DE3230429C2 (fr)
DE10237122B4 (de) Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung
DE3110355C2 (de) Gleichspannungsgenerator zur Lieferung einer temperaturabhängigen Ausgangs-Gleichspannung
DE3788033T2 (de) Spannungsregler mit Präzisionsthermostromquelle.
DE3881948T2 (de) Massstabgerechte Spannungspegelumsetzungsschaltung.
EP0237086B1 (fr) Circuit de miroir de courant
DE10047620B4 (de) Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE ES FR GB IE IT PT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 19991206

AKX Designation fees paid

Free format text: DE ES FR GB IE IT PT

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20000912

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE ES FR GB IE IT PT

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: GERMAN

REF Corresponds to:

Ref document number: 59900215

Country of ref document: DE

Date of ref document: 20011004

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20011117

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

EN Fr: translation not filed
REG Reference to a national code

Ref country code: PT

Ref legal event code: SC4A

Free format text: AVAILABILITY OF NATIONAL TRANSLATION

Effective date: 20011031

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2163909

Country of ref document: ES

Kind code of ref document: T3

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030226

Year of fee payment: 5

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: PT

Payment date: 20040218

Year of fee payment: 6

Ref country code: IE

Payment date: 20040218

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040317

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20040322

Year of fee payment: 6

ET Fr: translation filed
REG Reference to a national code

Ref country code: FR

Ref legal event code: ERR

Free format text: BOPI DE PUBLICATION N: 02/04 PAGES: 245 PARTIE DU BULLETIN CONCERNEE: BREVETS EUROPEENS DONT LA TRADUCTION N'A PAS ETE REMISE A I'INPI IL Y A LIEU DE SUPPRIMER: LA MENTION DE LA NON REMISE. LA REMISE DE LA TRADUCTION EST PUBLIEE DANS LE PRESENT BOPI.

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20040317

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050317

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050318

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050919

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20050318

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 18

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20170322

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20170516

Year of fee payment: 19

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20170323

Year of fee payment: 19

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 59900215

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20181002

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180317

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20180331