DE102017125831A1

DE102017125831A1 - Temperaturkompensierte Referenzspannungsschaltung

Info

Publication number: DE102017125831A1
Application number: DE102017125831.0A
Authority: DE
Inventors: Sharad Vijaykumar
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2016-11-10
Filing date: 2017-11-06
Publication date: 2018-05-17
Anticipated expiration: 2037-11-07
Also published as: CN108073215A; US9864389B1; DE102017125831B4

Abstract

Eine Delta-V-basierte Bandlücke-Referenzspannungsschaltung generiert eine temperaturstabile Referenzspannung. Ein erster und zweiter Pfad der Schaltung enthalten jeweils einen jeweiligen, mit einem Widerstand in Reihe gekoppelten Transistor. Die Kollektorstromdichte des Transistors im ersten Pfad liegt unter der Kollektorstromdichte des Transistors im anderen Pfad. Ein Steuerpfad wird zum Generieren einer 2V-Spannung verwendet, die an die Basisknoten der Widerstände in jedem Pfad gekoppelt wird. Ein Widerstand ist zwischen einen gemeinsamen Knoten eines ersten Endes der beiden Pfade und einen Schaltungsmasseknoten gekoppelt. Der Schaltungsstrom wird durch diesen Widerstand gesteuert, und am Widerstand besteht ein Spannungsabfall von 2ΔV. Die Ausgangsreferenzspannung der Schaltung beträgt 2(V+ ΔV), wenn Stapelwiderstände in jedem Pfad verwendet werden.

Description

GEBIET DER OFFENBARUNG
Dieses Dokument betrifft allgemein, aber nicht als Beschränkung, das Gebiet der Referenzspannungsschaltungen und insbesondere temperaturkompensierte Spannungsreferenzschaltungen.
ALLGEMEINER STAND DER TECHNIK
Eine Bandlücke-Spannungsreferenzschaltung ist eine in integrierten Schaltungen häufig verwendete temperaturunabhängige Spannungsreferenzschaltung. Eine derartige Schaltung ist so ausgelegt, dass sie ungeachtet von Temperaturänderungen eine feste Spannung erzeugt. Ein Beispiel für eine Bandlücke-Spannungsreferenzschaltung kombiniert eine CTAT-Schaltung (complementary to absolute temperature - komplementär zur Absoluttemperatur) und eine PTAT-Schaltung (proportional to absolute temperature - proportional zur Absoluttemperatur), um eine für Temperatur relativ unempfindliche Spannung zu erhalten. Ein Beispiel für eine derartige Schaltung ist eine Brokaw-Bandlückenreferenzschaltung.
Der Temperaturkoeffizient sowohl der CTAT- als auch der PTAT-Spannung sollte gleich sein, um einen Temperaturkoeffizienten von null der Referenzspannung zu erhalten. Im Allgemeinen besitzt die PTAT-Spannung einen niedrigeren Temperaturkoeffizienten und sollte multipliziert werden, um den Temperaturkoeffizienten zu erhalten, um den Temperaturkoeffizienten der CTAT-Spannung aufzuheben. Bei einer Referenzschaltung ist es im Allgemeinen die PTAT-Spannungsschaltung, die das meiste Rauschen generiert. Das Multiplizieren der generierten PTAT-Spannung, um den Temperaturkoeffizienten zu erhalten, multipliziert auch das Rauschen.
KURZE DARSTELLUNG DER OFFENBARUNG
Die Erfinder der vorliegenden Erfindung haben unter anderem eine Notwendigkeit für eine temperaturstabile Referenzspannung erkannt. Die Ausführungsformen einer Delta-V_be-Spannungsschaltung können kaskadiert werden, um eine relativ rauscharme PTAT-Spannung zu generieren. Wenn diese PTAT-Spannung im richtigen Anteil mit einer CTAT-Spannung addiert wird, kann dies eine temperaturstabile Referenzspannung ergeben. Jede Delta-V_be-Spannungsschaltung erzeugt ihren eigenen Vorstrom, sodass keine Notwendigkeit für separate Vorstromgeneratoren besteht.
Eine Ausführungsform einer Bandlücke-Referenzspannungsschaltung zum Generieren einer temperaturstabilen Referenzspannungsausgabe enthält mehrere Pfade, wobei jeder Pfad einen jeweiligen Transistor aufweist, eine jeweilige Fläche aufweisend, in Reihe mit einem jeweiligen Widerstand gekoppelt, wobei die Kollektorstromdichte des Transistors eines ersten Pfads unter der Kollektorstromdichte von anderen Pfaden liegt. Ein Widerstand ist zwischen einen Referenzspannungsknoten und ein erstes Ende jedes Pfads gekoppelt. Ein Eingangsknoten der Schaltung ist an einen Basisknoten des Transistors in dem ersten Pfad gekoppelt, ein Ausgangsknoten der Schaltung ist an einen Basisknoten des Transistors des zweiten Pfads gekoppelt. Eine Verstärkerschaltung ist zwischen die jeweiligen Transistoren und Widerstände jedes der mehreren Pfade gekoppelt. Eine Stromquelle ist an ein zweites Ende jedes Pfads gekoppelt, wobei die Stromquelle an die Verstärkerschaltung gekoppelt ist und von ihr gesteuert wird.
Eine weitere Ausführungsform enthält eine kaskadierte Bandlücke-Referenzspannungsschaltung zum Generieren der temperaturstabilen Referenzspannungsausgabe. Die kaskadierte Schaltung weist mehrere Delta-V_be-Spannungsschaltungen auf, wobei jede Bandlücke-Referenzspannungsschaltung mehrere Pfade enthält, wobei jeder Pfad einen jeweiligen Transistor aufweist, mit einer jeweiligen Fläche, in Reihe mit einem jeweiligen Widerstand gekoppelt, wobei die Kollektorstromdichte des Transistors eines ersten Pfads unter der Kollektorstromdichte von anderen Pfaden liegt. Ein Widerstand ist zwischen einen Referenzspannungsknoten und ein erstes Ende jedes Pfads gekoppelt. Ein Eingangspfad weist einen Transistor mit der zweiten Fläche auf, wobei der Eingangspfad zwischen den Referenzspannungsknoten und eine Basis der Transistoren der mehreren Pfade gekoppelt ist, wobei ein Ausgangsknoten der Schaltung an die Basis der Transistoren der mehreren Pfade gekoppelt ist. Eine Verstärkerschaltung ist zwischen die jeweiligen Transistoren und Widerstände jedes der mehreren Pfade gekoppelt. Eine Stromquelle ist an ein zweites Ende jedes Pfads gekoppelt, wobei die Stromquelle an den Operationsverstärker gekoppelt ist und von ihm gesteuert wird. Eine Spannungskrümmungskorrekturschaltung ist an die mehreren Bandlücke-Referenzspannungsschaltungen gekoppelt und ausgebildet zum Generieren einer krümmungskorrigierten Referenzspannung.
Bei einer weiteren Ausführungsform weist ein Verfahren zum Generieren einer temperaturstabilen Referenzspannung in einer Referenzspannungsschaltung das Generieren eines ersten Stroms in einem ersten Pfad auf, der einen ersten Transistor mit einem ersten Bereich aufweist. Ein zweiter Strom wird in einem zweiten Pfad generiert, der einen zweiten Transistor mit einer zweiten Fläche aufweist, wobei die Kollektorstromdichte des ersten Transistors unter der Kollektorstromdichte des zweiten Transistors liegt. Eine Steuerspannung wird generiert und an einen Basisknoten des ersten und zweiten Transistors gekoppelt. Ein Strom wird durch die Referenzspannungsschaltung auf Basis eines Widerstands zwischen einem gemeinsamen Knoten des ersten und zweiten Pfads und einem Masseknoten gesteuert, wobei der Widerstand eine Delta-Spannung zwischen dem gemeinsamen Knoten und dem Masseknoten besitzt. Die Referenzspannung wird ausgegeben, die eine Summe aus der Steuerspannung und der Delta-Spannung ist.
Dieser Abschnitt soll einen Überblick über den Gegenstand der vorliegenden Patentanmeldung liefern. Er soll keine ausschließliche oder erschöpfende Erläuterung der Erfindung liefern. Die detaillierte Beschreibung ist enthalten, um weitere Informationen zu vermitteln.
Figurenliste
In den Zeichnungen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, können gleiche Zahlen in verschiedenen Ansichten ähnliche Komponenten beschreiben. Gleiche Zahlen besitzen unterschiedliche Buchstabensuffixe, die unterschiedliche Instanzen von ähnlichen Komponenten darstellen können. Die Zeichnungen veranschaulichen allgemein beispielhaft, aber nicht als Beschränkung, verschiedene, in dem vorliegenden Dokument erörterte Ausführungsformen.

Die 1A und 1B sind Schemadiagramme einer Delta-V_be(Basis-Emitter-Spannung)-Spannungsschaltung, wie etwa gemäß verschiedenen Ausführungsformen.
2 zeigt ein Diagramm der Delta-V_be-Referenzspannungsschaltung mit negativen und positiven Rückkopplungspfaden durch die Verstärkerschaltung, wie etwa gemäß verschiedenen Ausführungsformen.
3 ist eine graphische Darstellung der Schleifenstabilität der negativen und positiven Rückkopplungspfade, wie etwa gemäß der Ausführungsform von 2.
4 ist ein Schemadiagramm einer kaskadierten Delta-V_be-Referenzspannungsschaltung, wie etwa gemäß der Ausführungsform von 1.
5 ist eine graphische Darstellung der V_be-Krümmung, wie etwa gemäß verschiedenen Ausführungsformen.
6 ist ein Schemadiagramm eines Delta-V_be-Referenzspannungsschaltungsmodells für Krümmungskorrektur, wie etwa gemäß verschiedenen Ausführungsformen.
7 ist ein Schemadiagramm einer Krümmungskorrekturschaltung, wie etwa gemäß verschiedenen Ausführungsformen.
8 ist eine graphische Darstellung der V_be-Ausgangskrümmungskorrekturspannung, wie etwa gemäß einer Ausführungsform von 7.
9 sind graphische Darstellungen einer eingegebenen Delta-V_be-Spannung im Vergleich zu einer korrigierten Delta-V_be-Spannung von der Krümmungskorrekturschaltung, wie etwa gemäß der Ausführungsform der 7 und 8.
10 ist ein Flussdiagramm eines Verfahrens für einen Delta-V_be-Schaltungsbetrieb, wie etwa gemäß verschiedenen Ausführungsformen.

DETAILLIERTE BESCHREIBUNG
Gestapelte Delta-V_be(Basis-Emitter-Spannung)-basierte Bandlücke-Referenzschaltungen werden in unabhängigen und eingebetteten Referenzschaltungen extensiv verwendet, um temperaturkompensierte, relativ rauscharme Referenzspannungen zu generieren. Ein Problem bei herkömmlichen Delta-V_be-Schaltungen ist die Verwendung von Stromspiegeln zum Vorspannen der Bipolartransistoren (BJT - Bipolar Junction Transistors).
Flimmerrauschen, auch als 1/f-Rauschen bekannt, ist ein Signal mit einem Frequenzspektrum derart, dass die Leistungsspektraldichte (Energie oder Leistung pro Hz) umgekehrt proportional zu der Frequenz des Signals ist. Um das 1/f-Rauschen zu reduzieren, können die Stromspiegel entweder mit vertikalen PNP-Transistoren implementiert werden, die typischerweise eine große Fläche besitzen und in den meisten Prozessen möglicherweise nicht zur Verfügung stehen, oder große p-Metaoxidhalbleiter(PMOS)-Bauelemente können verwendet werden.
Ein weiterer Weg zum Überwinden des Problems mit dem 1/f-Rauschen besteht in der Verwendung einer kreuzgeschalteten Quad(Cross-Quad)-BJT-Struktur. Die Nachteile dieses Schemas beinhalten die für die gleiche Anzahl an BJTs generierte niedrigere Delta-V_be-Spannung sowie die Anforderung für eine höhere Versorgungsspannung zum Vorspannen von zwei gestapelten V_be-Schaltungen (z.B. BJTs).
Die Ausführungsformen einer hierin offenbarten Delta-V_be-Schaltung reduzieren die Gesamtschaltungsfläche (im Vergleich zu einer Cross-Quad-Delta-V_be-Schaltung) durch Verwenden von Dünnschichtwiderständen anstelle von aktiven Stromspiegeln, wodurch das 1/f-Rauschen reduziert wird. Die offenbarte Delta-V_be-Schaltung benötigt zum Arbeiten nicht die beiden gestapelten BJTs. Somit kann sie mit einer niedrigeren Spannungsstromversorgung arbeiten. Die offenbarten Ausführungsformen sind nicht auf das Verwenden von Dünnschichtwiderständen beschränkt, da auch jeder Widerstand ordnungsgemäß arbeiten wird. Die Verwendung von Dünnschichtwiderständen kann das 1/f-Rauschen besser reduzieren als andere Widerstände.
1A ist ein Schemadiagramm einer Delta-V_be-Schaltung. Die Delta-V_be-Schaltung enthält Transistoren 185-189, Widerstände 182-184, Kapazitäten (z.B. Kondensatoren) 191, 192, eine Verstärkerschaltung 193 (z.B. einen Operationsverstärker), eine Stromquelle 189 (z.B. einen Transistor) und ein Stromeinstellelement 190.
Die Schaltung enthält zwei Pfade 180, 181, wobei jeder Pfad 180, 181 jeweilige Transistoren 185, 186 und 187, 188 und jeweilige Widerstände 182, 183, die in Reihe gekoppelt sind, enthält. Ein Eingangspfad 195 ist an eine Basis des Transistors 185 gekoppelt. Die Verstärkerschaltung 193 besitzt Eingänge, die zwischen den ersten und zweiten Pfad 180, 181 gekoppelt sind, sodass ein Eingang (z.B. Plus-Eingang) an einen Knoten zwischen dem Widerstand 182 und dem Transistor 185 gekoppelt ist. Ein zweiter Eingang (z.B. Minus-Eingang) ist an einen Knoten zwischen dem Widerstand 183 und dem Transistor 187 gekoppelt. Der Ausgang der Verstärkerschaltung 193 ist an ein Steuergate des Transistors 189 gekoppelt.
Die Kapazität 191 ist parallel zu dem Widerstand182 gekoppelt. Die Kapazität 192 ist in Reihe mit dem Widerstand 184 gekoppelt. Die Kapazität 192 und der Widerstand 184 bilden einen Teil einer Rückkopplungsschleife mit dem Ausgang der Verstärkerschaltung 193 und dem positiven Eingang der Verstärkerschaltung 193. Die Transistoren 185, 186 sind in dem ersten Pfad 180 in Reihe gekoppelt. Die Transistoren 187, 188 sind in dem zweiten Pfad 181 in Reihe gekoppelt. Ein gemeinsamer Knoten zwischen den beiden Pfaden ist an ein Stromeinstellelement 190 gekoppelt, das an einen Massereferenzknoten gekoppelt ist.
Eine Eingangsspannung (z.B. 2V_{be_n}) ist während des Arbeitens der Schaltung an den Eingangspfad 195 gekoppelt. Die Schaltung generiert V_in + 2ΔV_be am Ausgangsknoten 196 der Schaltung. Eine Implementierung dieser Schaltung und eine ausführlichere Beschreibung ihrer Arbeit wird hiernach unter Bezugnahme auf 1B erörtert.
1B ist ein Schemadiagramm einer Implementierung der Delta-V_be-Zellenbasierten Referenzspannungsschaltung von 1A, wie etwa gemäß verschiedenen Ausführungsformen. Die Delta-V_be-Referenzschaltung enthält Transistoren 101-107, Widerstände 110-114, Kapazitäten (z.B. Kondensatoren) 120, 121 und eine Verstärkerschaltung 130 (z.B. einen Operationsverstärker).
Bei einer Ausführungsform beinhalten die Transistoren BJTs 101-106 (z.B. npn) und einen Feldeffekttransistor (FET) 107 (z.B. PFET). Andere Ausführungsformen können andere Arten von Transistoren verwenden, um im Wesentlichen die gleichen Ergebnisse zu erzielen.
Die Struktur der Delta-V_be-Schaltung enthält zwei Pfade 170, 171. Jeder Pfad enthält jeweilige Paare von Transistoren 103, 104 und 105, 106, die in Reihe aneinandergekoppelt sind (z.B. Kollektor an Emitter). Die in Reihe gekoppelten Transistoren 103, 104 und 105, 106 sind jeweils in Reihe mit einem jeweiligen Widerstand 111, 110 gekoppelt. Während das Schemadiagramm von 1 Paare von Transistoren 103, 104 und 105, 106 in jedem Pfad zeigt, arbeitet die Schaltung mit nur einem Transistor 103, 105 in jedem jeweiligen Pfad 170, 171 richtig. Der zweite in Reihe gekoppelte Transistor 104, 106 liefert eine verbesserte Leistung. Bei einer Ausführungsform ist eine Kapazität 121 parallel zu einem der Widerstände 111 gekoppelt.
Mindestens einige der Transistoren 104-106 in den beiden Pfaden 170, 171 sind jeweils in einer Diodenverbindung gekoppelt. Mit anderen Worten sind ihre jeweiligen Basis- und Kollektorknoten aneinandergekoppelt. Folglich beträgt der Spannungsabfall an jedem jeweiligen Transistor 103-106 V_be während des Schaltungsbetriebs. Obwohl die Transistoren 104-106 als Dioden verdrahtet sind, besteht ein Vorteil, Transistoren anstelle von Dioden zu verwenden, darin, dass ein Transistor 104 in dem ersten Pfad 170 V_be für einen entsprechenden Transistor 106 im zweiten Pfad 171 einstellt.
Die relativen Fabrikationsflächen jedes der Transistoren 101-106 sind gezeigt. Beispielsweise enthält der erste Pfad Transistoren 103, 104, die eine Fläche von nA besitzen, wohingegen die Transistoren 101, 102 im Eingangspfad und die Transistoren 105, 106 im zweiten Pfad 171 eine Fläche von A besitzen, wobei n ≥ 1. Somit können die Transistoren im ersten Pfad 170 die größere Fläche besitzen.
Die beiden Pfade 170, 171 sind an einem ersten Ende zu einem Widerstand 113, der an einem Referenzspannungsknoten (z.B. Masse) gekoppelt ist, aneinandergekoppelt. Die Pfade 170, 171 sind auch an einem zweiten Ende zu dem PFET 107, der als eine Stromquelle dient, aneinandergekoppelt. Der PFET 107 ist an einen Versorgungsspannungsknoten (z.B. V_DD) gekoppelt.
Ein Eingangspfad 172 enthält die Transistoren 101, 102, die in Reihe aneinandergekoppelt sind (z.B. Kollektor zu Emitter). Der Emitter eines der Transistoren 102 ist an den Referenzspannungsknoten gekoppelt. Der Kollektor des anderen Transistors 101 ist an Basisverbindungen der Transistoren 103, 105 der Pfade 170, 171 sowie den Ausgang der Schaltung gekoppelt. Bei einer Ausführungsform ist ein Widerstand 114 zwischen die Basisverbindungen der Transistoren 103, 105 gekoppelt, durch die ein I_PTAT (proportional zu Absoluttemperatur)-Strom fließt. Der Eingangspfad 172 generiert während des Betriebs eine Eingangsspannung (z.B. 2V_be) an den Basisknoten der Transistoren 103, 105.
Die Verstärkerschaltung 130 ist zwischen die jeweiligen Transistoren 103, 105 und Widerstände 111, 110 der Pfade 170, 171 gekoppelt. Beispielsweise ist ein Plus-Eingang der Verstärkerschaltung 130 an einen ersten Pfad 170 zwischen dem Widerstand 111 und dem Transistor 130 gekoppelt. Ein Minus-Eingang der Verstärkerschaltung 130 ist an einen zweiten Pfad 171 zwischen dem Widerstand 110 und dem Transistor 105 gekoppelt.
Ein Ausgang der Verstärkerschaltung 130 ist an ein Steuergate des Stromquellentransistors 107 gekoppelt und liefert ihm eine Arbeitsspannung. Dieser Ausgang ist auch als eine Rückkopplungsschaltung an einen Widerstand 112 in Reihe mit einer Kapazität 120 gekoppelt, die an den Plus-Eingang der Verstärkerschaltung 130 gekoppelt ist.
In Betrieb wird eine Versorgungsspannung (z.B. positive Spannung bezüglich des Masseknotens) an den Versorgungsspannungsknoten angelegt. Dies spannt den Stromquellentransistor 107 vor und bewirkt das Fließen eines Stroms in den beiden Pfaden 170, 171. Das Verhältnis der Widerstände 110, 111 von ^R1/_R2 bestimmt den Strom durch diese Pfade 170, 171. Ein Widerstand 114 zwischen dem zweiten Pfad 171 und dem ersten Pfad 170 liefert etwas Stromfluss von dem zweiten Pfad 171, der zu dem Stromfluss des ersten Pfads 170, der durch den Eingangspfad 172 fließt, addiert werden soll.
Die Widerstände 111 und 110 und der Wert „n“ werden derart gewählt, dass die Kollektorstromdichte von 103 und/oder 104 unter der Kollektorstromdichte der Transistoren im Pfad 171 und 172 ist. Mit anderen Worten sollte die Summe aus V_be von 103 und 104 unter der Summe aus V_be von 101 und 102 und der Summe von V_be von 105 und 106 sein.
Die Transistoren 101, 102 des Eingangspfads liefern eine Spannung von 2V_be an den Basisknoten der Transistoren 103, 105. Zwischen dem oberen Transistor 103 und dem an die beiden Pfade 170, 171 und den Widerstand 113 gekoppelten Knoten liegt eine Spannung von 2V_{be_n} an, die von der Kollektorstromdichte der Transistoren 103, 104 abhängt. Somit liegt am Widerstand 113 eine Spannung von 2ΔVbe an. Der Ausgangsknoten 160 besitzt dann eine Ausgangsspannung von 2V_be +2ΔV_be. Der Wert des Widerstands 113 bestimmt den Strom durch die ganze Schaltung als Reaktion auf die Spannung 2ΔV_be am Widerstand 113.
Es ist möglich, durch Senken des Widerstands R2 110 im Vergleich zum Widerstand R1 111, der sich in dem Pfad 170 mit den größerflächigen Transistoren 103, 104 befindet, eine größere Stromdichte durch die kleineren Transistoren 105, 106 des zweiten Pfads 171 zu erhalten. Bei einer weiteren Ausführungsform können auch die Widerstände R1 111 und R2 110 verstellt werden, um einen gleichen Strom durch jeden Pfad 170, 171 zu erhalten.
Die Verstärkerschaltung 130, einschließlich der den Widerstand 112 und die Kapazität 120 aufweisenden Rückkopplungsschleife, kann zum Einstellen des in die beiden Pfade 170, 171 eingegebenen Stroms auf Basis der Spannung an den beiden Eingängen der Verstärkerschaltung 130 verwendet werden. Die Ausgangsspannung der Verstärkerschaltung ist an den Stromquellentransistor 107 gekoppelt und steuert ihn, um eine relativ konstante Spannung an dem an die beiden Pfade 170, 171 und den Transistor 107 gekoppelten Knoten aufrechtzuerhalten. Das Rauschen der zu der Schaltung hinzugefügten Verstärkerschaltung 130 ist aufgrund des Widerstands R1 111 multipliziert mit der Transkonduktanz des Transistors 103 insignifikant.
Die Kapazität 121 parallel zu dem Widerstand R1 111 liefert einen Bypass des Widerstands R1 111 bei höheren Frequenzen. Dies kann verwendet werden, um die relativ größere parasitäre Kapazität des großflächigeren Transistors 103 zu kompensieren, wie weiter unten unter Bezugnahme auf die 2 und 3 beschrieben.
2 zeigt ein Diagramm der Delta-V_be-Referenzspannungsschaltung mit negativem und positivem Rückkopplungspfad 201 und 202 durch die Verstärkerschaltung, wie etwa gemäß verschiedenen Ausführungsformen. Aufgrund der relativ größeren Fläche des Transistors 103 existiert eine relativ große parasitäre Kapazität 210 von dem Kollektorknoten zu dem Substrat des Transistors 103. Diese Kapazität 210 kann den Verstärkungsfaktor der negativen Rückkopplungsschleife 201 bei höheren Frequenzen reduzieren, so dass er möglicherweise kleiner wird als der Verstärkungsfaktor der positiven Rückkopplungsschleife 202 bei jenen höheren Frequenzen. Dies kann dazu führen, dass die Delta-V_be-Schaltung instabil wird.
Die Bypasskapazität 121, die den Widerstand 111 bei jenen höheren Frequenzen umgeht, liefert somit verbesserte Stabilität. Die Kombination aus Widerstand und Kapazität 112 und 120 liefert eine Miller-Kompensation. Es können auch andere Frequenzkompensationstechniken verwendet werden.
3 ist eine grafische Darstellung der Schleifenstabilität, wie etwa gemäß der Ausführungsform von 2. Die grafische Darstellung hat eine Frequenz (in Hertz) entlang der x-Achse und Dezibel entlang der y-Achse.
Diese grafische Darstellung zeigt, dass die negative Verstärkungsfaktorkurve 301 bei allen Frequenzen über der Kurve der positiven Verstärkungsfaktorkurve 302 liegt. Der negative Verstärkungsfaktor liegt wegen der Kapazität 121 über dem positiven Verstärkungsfaktor bei höheren Frequenzen. Dies führt zu einer stabileren Delta-V_be-Schaltung bei allen Frequenzen.
4 ist ein Schemadiagramm einer kaskadierten Delta-V_be-Referenzspannungsschaltung, wie etwa gemäß der Ausführungsform von 1. Diese Schaltung enthält mehrere Delta-V_be-Spannungsschaltungen 401-403. Jedoch ist möglicherweise nur ein Eingangspfad 404 für alle der kaskadierten Schaltungen 401-403 erforderlich.
Wenn zusätzliche Delta-V_be-Spannungsschaltungen 402, 403 in Reihe an den Ausgang 410 der ersten Schaltung 401 gekoppelt werden, wird ΔV_be der jeweiligen Schaltungsausgänge 410-412 zu dem ΔV_be des vorausgegangenen Ausgangs 410-412 addiert. Beispielsweise beträgt, wie oben in 1 ersichtlich ist, der Ausgang 410 der ersten Schaltung 401 2(V_be + ΔV_be). Somit führt das Koppeln der zweiten Schaltung 402 an die erste Schaltung 401 zu 2(V_be + 2ΔV_be). Am Ende der N kaskadierten Schaltungen 401-403 wird der Ausgang 412 2(V_be + NΔV_be) betragen.
Die Stromsteuerwiderstände 420-422 können durch jede nachfolgende Schaltung skaliert werden. Der erste Widerstand 402 beträgt R. Der zweite Widerstand beträgt 2*R. Der N-te Widerstand beträgt N*R. Dies hat den Effekt, dass in jeder Schaltung 401-403 der gleiche Strom bereitgestellt wird, während ΔV_be (z.B. ΔV_be, 2 ΔV_be, 4 ΔV_be, ..., N ΔV_be) an dem Widerstand 420-422 in aufeinanderfolgenden Schaltungen zunimmt.
5 ist eine grafische Darstellung der V_be-Krümmung, wie etwa gemäß verschiedenen Ausführungsformen. Diese grafische Darstellung besitzt eine Temperatur in Grad Celsius entlang der x-Achse und Millivolt entlang der y-Achse.
Diese grafische Darstellung zeigt die Nichlinearität von V_be von einem Bereich von - 40°C bis +120°C, was ausgedrückt werden kann als $V_{b e} = E_{G} (1 - \frac{T}{T_{M}}) - V_{T} ln (I S) + V_{T} ln (I_{C}) - X T I * V_{T} * ln (\frac{T}{T_{M}}),$
wobei E_G die Bandlückenspannung ist, IS der Transportsättigungsstrom ist, I_C der Kollektorstrom der BJTs ist und XTI der Temperaturexponent von IS ist. Der lineare Abschnitt V_Tln(IS) + V_Tln(I_C) wird durch ΔV_be korrigiert. Zum Erreichen einer größeren Linearität sollte der Term $X T I * V_{T} * ln (\frac{T}{T_{M}})$
auch durch eine Krümmungskorrekturschaltung korrigiert werden, wie in 7 dargestellt.
Falls ein Transistor (z.B. BJT) mit einer PTAT-Stromquelle vorgespannt wird (z.B. ist der Strom proportional zur Absoluttemperatur), wird I_C in der obigen Gleichung eine Funktion der Temperatur. Somit können die Terme $V_{T} ln (I_{C}) - X T I * V_{T} * ln (\frac{T}{T_{M}})$
kombiniert werden, um die Gleichung $V_{b e, P T A T I C} = E_{G} (1 - \frac{T}{T_{M}}) - V_{T} ln (I S) + (1 - X T I) * V_{T} * ln (\frac{T}{T_{M}})$
zu erhalten. Eine zweite V_be, die mit einer Konstantstromquelle vorgespannt wird, führt zu $V_{b e} = E_{G} (1 - \frac{T}{T_{M}}) - V_{T} ln (I S) + V_{T} ln (I C) - X T I * V_{T} * ln (\frac{T}{T_{M}}) .$
Das Delta-V_be einer derartigen Ausgestaltung ist in 6 dargestellt.
6 ist ein Schemadiagramm eines Delta-V_be-Referenzspannungsschaltungsmodells für Krümmungskorrektur, wie etwa gemäß verschiedenen Ausführungsformen. Dieses Modell zeigt die beiden Pfade 170, 171 mit ihren jeweiligen Transistoren 104, 106 (z.B. BJTs). Der Strom durch den ersten Pfad 170 ist I_PTAT, und der Strom durch den zweiten Pfad ist I_ZTAT (null zu Absoluttemperatur). Der I_ZTAT-Strom ist fast flach bezüglich der Temperatur. Die Nichtlinearität in ΔV_be kann in diesem Fall durch V_T*In(T) dargestellt werden. Diese Nichtlinearität wurde in 8 gezeigt. Bei einer Ausführungsform kann diese Korrektur in der Schaltung von 7 implementiert werden.
7 ist ein Schemadiagramm einer Krümmungskorrekturschaltung, wie etwa gemäß verschiedenen Ausführungsformen. Die Krümmungskorrekturschaltung 700 ist durch eine temperaturstabile Stromquelle 740 an mindestens eine der kaskadierten Schaltungen 402 von 4 gekoppelt.
Unter der Annahme von n=20 für den Multiplizierer der Transistorfläche A und k=3 für den Widerstandsteiler von R/k wird eine Spannung von etwa V_ZTAT~1,1V am Transistor 701 erzeugt. Die Spannung am Ausgangsknoten 710 wird V_ZTAT -V_be sein. Der Ausgangsknoten 710 ist derart an den Transistor 714 gekoppelt, dass die Ausgangsknotenspannung von V_ZTAT -V_be an den Basisknoten des Transistors 714 angelegt wird. An dem zwischen den Transistoremitterknoten und die Schaltungsreferenz (z.B. Masse) gekoppelten Widerstand liegt nun eine Spannung von etwa 1,1V an und der Strom durch diesen Widerstand 715 beträgt I_ZTAT. Dieser Strom kann durch die Schaltung gespiegelt werden, um eine Stromquelle zu generieren, die I_ZTAT als den Ausgang haben wird, der ungefähr temperaturstabil sein wird.
Die Krümmungskorrekturschaltung 700 weist eine der Delta-V_be-Referenzspannungsschaltungen auf, die so modifiziert worden ist, dass sie eine Stromquelle 730 und einen anderen Pfad 731 mit einem Widerstand 733 besitzt, der in Reihe mit einem in einer Diodenverbindung geschalteten Transistor 734 gekoppelt ist. Der neue Pfad 731 ist an den Knoten zwischen dem Widerstand R_N/k 750 und dem Transistor 751 sowie an die Stromquelle 730 gekoppelt. Der Transistor 734 ist optional. Die gleiche Leistung kann sogar bei Abwesenheit des Transistors 734 erzielt werden.
Im Betrieb ist V1 die zu korrigierende Eingangsspannung. V1 = 2V_be + 2ΔV_be. Da die Stromquelle 730 eine Konstantstromquelle ist, sind die Ströme durch die Widerstände R_N 760 und R_N/k die Ströme I_ZTAT. 2V_be liegen an den Transistoren 751, 752 des zweiten Pfads und am Widerstand 733 und dem Transistor 734 des mittleren Pfads 731 an. Somit liegt V_be am Widerstand 733 an, da am Transistor 734 V_be anliegt. Der I_ZTAT-Strom ist eine Kombination aus I_CTAT und I_PTAT. Da der Strom V_be/R1 = I_CTAT ist, der durch diesen Widerstand 733 fließt, wird der I_CTAT-Strom mit dem I_ZTAT-Strom von dem Pfad abgenommen. Der durch die Transistoren 751, 752 des zweiten Pfads fließende Strom ist somit der verbleibende I_PTAT-Strom, während der I_ZTAT-Strom durch die Transistoren 753, 754 im anderen Pfad fließt. Das resultierende V_be für die Schaltung, in 8 dargestellt, liefert somit die Krümmungskorrektur, indem sie zu der V_be-Ausgangsspannung von der Delta-V_be-Referenzspannungsschaltung addiert wird. Die Ausgangsspannung der Schaltung beträgt V2, die die korrigierte Delta-V_be-Referenzspannung ist.
8 ist eine grafische Darstellung der ausgegebenen Krümmungskorrekturspannung, wie etwa gemäß der Ausführungsform von 7. Diese grafische Darstellung hat eine Temperatur in Grad Celsius entlang der x-Achse und mV entlang der y-Achse.
Die Spannung von 8 ist die Krümmung der durch die Krümmungskorrekturschaltung addierten Ausgangsspannung. Beim Vergleich der Spannung von 8 und der Spannung von 5 ist ersichtlich, dass sie zueinander im Wesentlichen invers sind. Das Addieren des Ausgangs der Krümmungskorrekturspannung zu V_be reduziert somit die Krümmung der ausgegebenen Referenzspannung.
9 sind grafische Darstellungen einer eingegebenen Delta-V_be-Spannung im Vergleich zu einer korrigierten Delta-V_be-Spannung von der Krümmungskorrekturschaltung 700, wie etwa gemäß den Ausführungsformen der 7 und 8. Die x-Achse zeigt die Temperatur in Grad Celsius an, und die y-Achse zeigt mV an.
Die obere Kurve 900 zeigt die durch die Krümmungskorrekturschaltung von 7 addierte Ausgangsspannung. Diese Spannung wird zu dem Ausgang der Delta-V_be-Referenzspannungsschaltung addiert, um die Krümmung von V_be zu korrigieren. Die untere Kurve 903 zeigt die Krümmung eines V_be-Referenzspannungsausgangs 901 ohne die addierte Korrekturspannung im Vergleich zu der Krümmung einer V_be-Referenzspannung 902 mit der addierten Korrekturspannung. Die korrigierte Spannung 902 wird im Schemadiagramm von 8 durch V2 dargestellt. Es ist ersichtlich, dass die Krümmungskorrekturspannung die Krümmung der V_be-Referenzspannung reduziert.
10 ist ein Flussdiagramm eines Verfahrens für einen Delta-V_be-Schaltungsbetrieb, wie etwa gemäß verschiedenen Ausführungsformen. Im Block 1001 wird ein erster Strom durch einen ersten Pfad generiert, der einen ersten Transistor mit einer ersten Kollektorstromdichte besitzt. In Block 1003 wird ein zweiter Strom durch einen zweiten Pfad mit einem zweiten Transistor mit einer zweiten Kollektorstromdichte generiert, die unter der ersten Kollektorstromdichte liegt. In Block 1005 wird eine Eingangsspannung (z.B. 2V_be) generiert und an Basisknoten des ersten und zweiten Transistors gekoppelt. In Block 1007 wird ein Strom durch die Referenzspannungsschaltung auf Basis eines Widerstands zwischen einem gemeinsamen Knoten zwischen dem ersten und zweiten Pfad und einem Masseknoten für die Referenzschaltung gesteuert. Der Widerstand besitzt einen Spannungsabfall von 2ΔV_be. In Block 1009 wird die Ausgangsreferenzspannung generiert, die die Summe aus der Eingangsspannung (z.B. 2V_be) und 2ΔV_be ist. In Block 1011 ist die Ausgangsreferenzspannung hinsichtlich Krümmung korrigiert.
Die obige detaillierte Beschreibung enthält Referenzen auf die beiliegenden Zeichnungen, die einen Teil der detaillierten Beschreibung bilden. Die Zeichnungen zeigen veranschaulichend spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden hierin auch als „Beispiele“ bezeichnet. Alle Veröffentlichungen, Patente und Patentdokumente, auf die in diesem Dokument Bezug genommen wird, sind in ihrer Gänze hier unter Bezugnahme aufgenommen, als wenn sie individuell durch Bezugnahme aufgenommen wären. Im Fall unstimmiger Verwendungen zwischen diesem Dokument und solchen, durch Bezugnahme so aufgenommenen Dokumenten sollte die Verwendung in der oder den aufgenommenen Referenzen als ergänzend zu der dieses Dokuments angesehen werden; bei unvereinbaren Widersprüchen ist die Verwendung in diesem Dokument beherrschend.
In diesem Dokument werden die Ausdrücke „ein/einer/eine“, wie bei Patentdokumenten üblich, so verwendet, dass sie unabhängig von irgendwelchen anderen Instanzen oder Verwendungen von „mindestens ein“ oder „ein oder mehrere“ eines oder mehr als eines beinhalten. In diesem Dokument wird der Ausdruck „oder“ verwendet, um sich auf ein nicht-exklusives Oder zu beziehen, so dass „A oder B“ „A, aber nicht B“, „B, aber nicht A“ und „A und B“ beinhaltet, sofern nicht etwas anderes angegeben ist. In den angefügten Ansprüchen werden die Ausdrücke „mit“ und „in denen“ als Äquivalente in einfacher deutscher Sprache der jeweiligen Ausdrücke „aufweisend“ und „wobei“ verwendet. Außerdem sind in den folgenden Ansprüchen die Ausdrücke „mit“ und „aufweisend“ offen, d. h. ein System, eine Einrichtung, ein Artikel oder ein Prozess, das/die/der Elemente zusätzlich zu jenen nach einem derartigen Ausdruck in einem Anspruch aufgeführten enthalten, werden weiterhin so angesehen, dass sie in den Schutzbereich dieses Anspruchs fallen. Zudem werden in den folgenden Ansprüchen die Ausdrücke „erster“, „zweiter“ und „dritter“ usw. lediglich als Kennzeichnungen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen. Hierin beschriebene Verfahrensbeispiele können zumindest teilweise maschinen- oder computerimplementiert sein.
Die obige Beschreibung soll veranschaulichend und nicht restriktiv sein. Beispielsweise können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können verwendet werden, wie etwa durch einen Durchschnittsfachmann, der sich die obige Beschreibung ansieht. Die Zusammenfassung wird vorgelegt, damit der Leser die Natur der technischen Offenbarung schnell ermitteln kann. Sie wird in dem Verständnis vorgelegt, dass sie nicht zum Auslegen oder Begrenzen des Schutzbereichs oder der Bedeutung der Ansprüche verwendet wird. Außerdem können in der obigen detaillierten Beschreibung verschiedene Merkmale miteinander gruppiert werden, um die Offenbarung zu vereinfachen. Dies sollte nicht so ausgelegt werden, dass damit beabsichtigt ist, dass ein unbeanspruchtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Vielmehr kann der erfindungsgemäße Gegenstand in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Somit werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als eine separate Ausführungsform für sich selbst steht. Der Schutzbereich der Erfindung sollte unter Bezugnahme auf die beigefügten Ansprüche zusammen mit dem vollen Umfang an Äquivalenten, auf den solche Ansprüche ein Anrecht haben, bestimmt werden.

Claims

Bandlücke-Referenzspannungsschaltung zum Generieren einer temperaturstabilen Referenzspannungsausgabe, wobei die Schaltung Folgendes aufweist: mehrere Pfade, wobei jeder Pfad einen jeweiligen, mit einem jeweiligen Widerstand in Reihe gekoppelten Transistor aufweist, wobei eine Kollektorstromdichte des Transistors in einem ersten Pfad der mehreren Pfade unter einer Kollektorstromdichte der jeweiligen Transistoren in anderen Pfaden der mehreren Pfade liegt; eine Stromeinstellschaltung oder ein Stromeinstellelement, die bzw. das mit dem Ende des ersten Pfads verbunden ist; einen Eingangsknoten der Schaltung, der an einen Basisknoten des Transistors in dem ersten Pfad gekoppelt ist; einen Ausgangsknoten der Schaltung, der an einen Basisknoten des Transistors in dem zweiten Pfad gekoppelt ist; eine Verstärkerschaltung, die zwischen die jeweiligen Transistoren und Widerstände jedes der mehreren Pfade gekoppelt ist; und eine Stromquelle, die an ein zweites Ende jedes Pfads gekoppelt ist, wobei die Stromquelle an die Verstärkerschaltung gekoppelt ist und von ihr gesteuert wird.
Schaltung nach Anspruch 1, wobei jeder der mehreren Pfade einen in Reihe mit dem Transistor jedes jeweiligen Pfads in Reihe gekoppelten zweiten Transistor aufweist.
Schaltung nach Anspruch 2, weiterhin aufweisend einen an den Eingangsknoten gekoppelten Eingangspfad, wobei der Eingangspfad einen in Reihe mit einem zweiten Transistor gekoppelten ersten Transistor aufweist, wobei jeder des ersten und zweiten Transistors die zweite Fläche besitzt.
Schaltung nach Anspruch 3, wobei jeder Widerstand derart eingestellt ist, dass die Kollektorstromdichte seines jeweiligen Transistors gesteuert wird.
Schaltung nach einem vorhergehenden Anspruch, wobei die Widerstände jedes Pfads Dünnschichtwiderstände sind.
Schaltung nach einem vorhergehenden Anspruch, wobei ein jeweiliger Strom durch jeden der mehreren Pfade durch ein Verhältnis der Widerstände bestimmt wird.
Schaltung nach einem vorhergehenden Anspruch, wobei das Stromeinstellelement ein Widerstand ist.
Schaltung nach einem vorhergehenden Anspruch, wobei Basis- und Kollektorknoten jedes jeweiligen Transistors in einer Diodenanordnung aneinandergekoppelt sind.
Kaskadierte Bandlücke-Referenzspannungsschaltung zum Generieren einer temperaturstabilen Referenzspannungsausgabe, wobei die kaskadierte Schaltung Folgendes aufweist: mehrere Delta-V_be-Spannungsschaltungen, wobei jede Delta-V_be-Spannungsschaltung Folgendes aufweist: mehrere Pfade, wobei jeder Pfad einen in Reihe mit einem jeweiligen Widerstand gekoppelten jeweiligen Transistor aufweist, wobei eine Kollektorstromdichte des Transistors in einem ersten Pfad der mehreren Pfade unter einer Kollektorstromdichte von Transistoren in den anderen Pfaden der mehreren Pfade liegt; einen Widerstand, der zwischen einen Referenzspannungsknoten und ein erstes Ende jedes Pfads gekoppelt ist; einen Pfad, der einen Transistor mit der zweiten Fläche aufweist, wobei der Eingangspfad zwischen den Referenzspannungsknoten und eine Basis der Transistoren der mehreren Pfade gekoppelt ist, wobei ein Ausgangsknoten der Schaltung an die Basis der Transistoren der mehreren Pfade gekoppelt ist; eine Verstärkerschaltung, die zwischen die jeweiligen Transistoren und Widerstände jedes der mehreren Pfade gekoppelt ist; und eine Stromquelle, die an ein zweites Ende jedes Pfads gekoppelt ist, wobei die Stromquelle an den Operationsverstärker gekoppelt ist und von ihm gesteuert wird; und eine Spannungskrümmungskorrekturschaltung, die an die mehreren Bandlücke-Referenzspannungsschaltungen gekoppelt und ausgebildet ist zum Generieren einer krümmungskorrigierten Referenzspannung.
Kaskadierte Schaltung nach Anspruch 9, wobei die Spannungskrümmungskorrekturschaltung Folgendes aufweist: einen ersten und zweiten Pfad, wobei jeder Pfad einen jeweiligen Transistor aufweist und jeder Transistor eine jeweilige Fläche besitzt, wobei jeder Transistor in Reihe mit einem jeweiligen Widerstand gekoppelt ist, wobei eine Kollektorstromdichte des Transistors im ersten Pfad unter der Kollektorstromdichte des Transistors im zweiten Pfad liegt; eine erste Stromquelle, die zwischen einen gemeinsamen Knoten eines ersten Endes des ersten und zweiten Pfads und einen Massereferenzknoten gekoppelt ist; eine Verstärkerschaltung, die zwischen die jeweiligen Transistoren und Widerstände jedes des ersten und zweiten Pfads gekoppelt ist; und eine zweite Stromquelle, die an einen gemeinsamen Knoten eines zweiten Endes des ersten und zweiten Pfads gekoppelt ist, wobei die zweite Stromquelle an die Verstärkerschaltung gekoppelt ist und von ihr gesteuert wird; und einen dritten Pfad, der zwischen den Transistor und den Widerstand des zweiten Pfads und den gemeinsamen Knoten des zweiten Endes gekoppelt ist; wobei der erste Pfad einen ersten Strom aufweist, der zweite Pfad einen zweiten Strom aufweist und der dritte Pfad einen dritten Strom aufweist.
Kaskadierte Schaltung nach Anspruch 10, wobei der erste Strom ein I_ZTAT(null zu Absoluttemperatur)-Strom ist, der zweite Strom ein I_PTAT(proportional zu Absoluttemperatur)-Strom ist und der dritte Strom ein I_CTAT(komplementär zu Absoluttemperatur)-Strom ist.
Kaskadierte Schaltung nach Anspruch 11, wobei die erste Stromquelle einen Strom gleich I_ZTAT besitzt.
Kaskadierte Schaltung nach Anspruch 12, wobei die erste Stromquelle einen Widerstand in Reihe mit einem Transistor aufweist.
Kaskadierte Schaltung nach einem der Ansprüche 9 bis 13, weiterhin aufweisend eine parallel mit dem Widerstand des ersten Pfads gekoppelte Kapazität.
Verfahren zum Generieren einer temperaturstabilen Referenzspannung in einer Referenzspannungsschaltung, wobei das Verfahren Folgendes aufweist: Generieren eines ersten Stroms in einem ersten Pfad, der einen ersten Transistor mit einer ersten Kollektorstromdichte aufweist; Generieren eines zweiten Stroms in einem zweiten Pfad, der einen zweiten Transistor mit einer zweiten Kollektorstromdichte aufweist, wobei die erste Kollektorstromdichte unter der zweiten Kollektorstromdichte liegt; Generieren einer Steuerspannung, die an einen Basisknoten des ersten und zweiten Transistors gekoppelt ist; Steuern eines Stroms durch die Referenzspannungsschaltung auf Basis eines Widerstands zwischen einem gemeinsamen Knoten des ersten und zweiten Pfads und einem Masseknoten, wobei der Wiederstand eine Delta-Spannung zwischen dem gemeinsamen Knoten und dem Masseknoten besitzt; und Ausgeben der Referenzspannung, die eine Summe aus der Steuerspannung und der Delta-Spannung ist.
Verfahren nach Anspruch 15, weiterhin aufweisend das Korrigieren einer Krümmung der Referenzspannung.
Verfahren nach Anspruch 16, wobei das Korrigieren der Krümmung der Referenzspannung das Addieren einer Korrekturspannung zu der Referenzspannung aufweist.
Verfahren nach Anspruch 17, wobei die Korrekturspannung eine im Wesentlichen inverse Spannung von der Referenzspannung ist.
Verfahren nach einem der Ansprüche 15 bis 18, wobei die Ausgangsreferenzspannung durch 2(V_be + ΔV_be) dargestellt wird, wobei 2V_be eine Basis-Emitter-Spannung von zwei in Reihe gekoppelten Bipolartransistoren ist und 2 ΔV_be die Delta-Spannung ist.
Verfahren nach Anspruch 19, weiterhin aufweisend das Addieren des Referenzspannungsausgangs jeder von N-Referenzspannungsschaltungen, die derart kaskadiert sind, dass eine finale Ausgangsreferenzspannung durch 2(V_be + N∗ΔV_be) dargestellt wird.