DE69930442T2 - Korrektion von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters - Google Patents

Korrektion von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters Download PDF

Info

Publication number
DE69930442T2
DE69930442T2 DE69930442T DE69930442T DE69930442T2 DE 69930442 T2 DE69930442 T2 DE 69930442T2 DE 69930442 T DE69930442 T DE 69930442T DE 69930442 T DE69930442 T DE 69930442T DE 69930442 T2 DE69930442 T2 DE 69930442T2
Authority
DE
Germany
Prior art keywords
sigma
data stream
error
signal
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69930442T
Other languages
English (en)
Other versions
DE69930442D1 (de
Inventor
Leopold Ernest Mount Holly Pellon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockheed Martin Corp
Original Assignee
Lockheed Corp
Lockheed Martin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lockheed Corp, Lockheed Martin Corp filed Critical Lockheed Corp
Publication of DE69930442D1 publication Critical patent/DE69930442D1/de
Application granted granted Critical
Publication of DE69930442T2 publication Critical patent/DE69930442T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Diese Erfindung bezieht sich auf Analog-Digital-Umsetzer, und noch spezieller auf solche Umsetzer, welche Sigma-Delta (Σ?)-Modulatoren verwenden, und noch spezieller auf Multibit-Sigma-Delta-Modulatoren sowie auf ein Verfahren zum Betrieb eines Analog-Digital-Umsetzers.
  • STAND DER TECHNIK
  • 1 ist ein vereinfachtes Blockdiagramm eines typischen Multibit-Sigma-Delta-Analog-Digital-Umsetzers 10 von einem Typ gemäß dem Stand der Technik, welches eine Korrektur von statischen Nichtlinearitäten umfasst, welche durch einen Multibit-DAC in den Sigma-Delta (Σ?)-Rückführkreis eingeführt wurden. Die Korrektur gemäß 1 resultiert in einer signifikanten Reduktion von Bandbreiten-DAC-Fehlern bei Sigma-Delta-Umsetzern, welche niedrige Abtastfrequenzen und kleine Bandbreiten verwenden (Abtastfrequenzen von zirka 5 MHz und Bandbreiten von weniger als zirka 100 KHz gemäß dem aktuellen Stand der Technik). Sigma-Delta-Umsetzer mit einer vergrößerten oder großen Bandbreite verwenden höhere Abtastfrequenzen und größere Bandbreiten (Abtastfrequenzen von 500 MHz bis 3,3 GHz, und Bandbreiten von 10 MHz bis 100 MHz, gemäß dem aktuellen Stand der Technik), und Trägerfrequenzen überlagerte Rauschformungsbandbreiten beispielsweise von 70 MHz bis 1 GHz, gemäß dem aktuellen Stand der Technik. Die in solchen Sigma-Delta-Kreisen mit großer Bandbreite verwendeten Hochfrequenz-Digital-Analog-Umsetzer führen Fehlerterme ein, welche sowohl von statischen als auch dynamischen Nichtlinearitäten resultieren. Die dynamischen Nichtlinearitäten, welche für Fehlanpassungen bei Anstiegs- und Abfallzeiten und für einen Gesamtlaufzeitversatz zwischen den DAC-Signalwerten verantwortlich sind, unterscheiden sich von den statischen Nichtlinearitäten, welche nur für Amplitudenfehler verantwortlich sind. Der dynamische Fehler ist im Allgemeinen der dominante Fehlerterm bei Hochfrequenz-Multibit-Sigma-Delta- Analog-Digital-Umsetzern. Deshalb wäre ein Multibit-Sigma-Delta-Fehlerkorrekturmittel von Vorteil, welches dynamische Nichtlinearitäten korrigieren kann.
  • In der Anordnung gemäß 1 werden analoge Eingangssignale, welche einem analogen Eingangsport 12 zugeführt werden, in einer Summierschaltung 14 summiert, wobei Korrektursignale einem Eingangsport 142 über einen Signalpfad 24 zugeführt werden. Die summierten analogen Signale und Korrektursignale werden über die Summierschaltung 14 einem Eingangsport 16i eines Basisbandbreiten-Multibit-Sigma-Delta-Modulators 16 zugeführt. Parallel abgetastete digitale Binärsignale, welche die analogen Eingangssignale repräsentieren, welche einem Eingangsport 16i zugeführt werden, werden bei Ausgangsport 16o produziert. Die digitalen Signale bei Ausgangsport 16o werden den Adresseingangsports eines programmierbaren ROM und einem statischen Gleichspannungssignalwert-Kalibriermittel 20 zugeführt. PROM 18 ist an jedem Speicherort vorprogrammiert, wobei Fehlerkorrekturwerte durch das statische Gleichspannungssignalwert-Kalibriermittel 20 ermittelt werden, um korrigierte Signale y(n) an seinem Ausgangsport 18o zu produzieren. Die Mittelwertschaltung 20 empfängt die parallel abgetasteten digitalen Binärsignale y(n) über Ausgangsport 16o und mittelt oder integriert die Abtastungen in einem Mittelwertrechner 22 durch Summation über eine große Anzahl von Abtastungen, beispielsweise eintausend oder mehr Abtastungen. Der Klammerausdruck (n) in dem Ausdruck y(n) repräsentiert die Indexzahl von jeder Abtastung. Die Mittelwertbildung in Block 20 beseitigt das Quantisierungsrauschen, welches durch den Basisbandbreiten-Multibit-Sigma-Delta(Σ?)-Modulator 16 produziert wird. Die gemittelten Abtastungen werden einem Signalwert-Kalibriermittel 20 zugeführt, welches beim ersten Anschalten oder während eines Kalibriervorgangs einen bekannten Gleichspannungssignalwert produziert, beispielsweise eine Gleichspannung oder eine Vorspannung, welche über einen Signalpfad 24 einem Eingangsport 14i der Summierschaltung 14 zugeführt wird, zur Addition oder Einkopplung eines Gleichspannungssignalwertes, um Gleichspannungsabweichungen an dem Ausgang des Multibit-Sigma-Delta-Modulators 16 zu messen. Das Gleichspannungs-Kalibriermittel koppelt einen Gleichspannungssignalwert entsprechend jedem der Multibit- Quantisierungswerte ein. Der Mittelwertrechner liefert gemessene Abweichungen für jeden von diesen Werten. Diese gemessenen Abweichungen werden von den entsprechenden Signalwerten subtrahiert, um Verweistabellenwerte zu produzieren, welche die Abweichungen kompensieren, sobald sie PROM 18 zugeführt sind. Das statische Gleichspannungssignalwert-Kalibriermittel 22 produziert auch Signale, welche die Speicherorte gemäß dieser Tabelle programmieren. Nach der Initialisierung oder der Kalibrierperiode wird das statische Gleichspannungssignalwert-Kalibriermittel inaktiv. Bei Betrieb des Analog-Digital-Umsetzers 10 gemäß 1 beseitigt PROM 18 Fehler, welche in die Bandbreite des Sigma-Delta-Modulators 16 eingeführt werden, welche wiederum durch den darin integrierten Multibit-Digital-Analog-Umsetzer produziert werden.
  • Wie bis hierher beschrieben, entspricht die Anordnung gemäß 1 der Anordnung eines Analog-Digital-Umsetzers gemäß dem Stand der Technik. Es ist zu beachten, dass PROM 18 und das Rückführkreis-Kalibriermittel 22 nur Basisbandbreiten-Nichtlinearitätsfehler korrigieren können, welche durch statische oder Konstantverstärkungs-Fehlanpassungen produziert werden, welche wiederum einem Sigma-Delta-Modulator inhärent sind, weil der Mittelwertrechner 20 nur Gleichspannungsfehler feststellen kann, welche bei oder nahe bei null Hz auftreten.
  • Für eine noch umfassendere Erläuterung der Fehlerquellen bei Sigma-Delta-Modulator 16 ist ein Sigma-Delta-Modulator in Block 16 abgebildet. Bei dem speziellen abgebildeten Sigma-Delta-Modulator handelt es sich um einen Multibit-Sigma-Delta-Modulator mit statischer Fehlerkorrektur, welcher beschrieben ist in M. Nejad & G. Temes, "Multibit Oversampled Sigma-Delta A/D Converter with Digital Error Correction", veröffentlicht in "pp. 1051–1052 in Vol. 24 of IEEE Electronics Letters, June 1993". Die Anordnung gemäß 1 zeigt den Nejad et al. Umsetzer in Block 16.
  • In 1 umfasst der Analog-Digital-Umsetzer 16 eine erste Summierschaltung 30, welche einen nichtinvertierenden (+) Eingangsport 301 aufweist, welcher wiederum mit dem Ausgangsport der Summierschaltung 14 verbunden ist, und einen invertierenden (–) Eingangsport 302 , welcher wiederum angeschlossen ist, um über einen Rückführsignalpfad 41b das Rückführsignal in Form eines rekonstruierten Analogsignals zu empfangen. Die erste Summierschaltung 30 subtrahiert das rekonstruierte Analogsignal von dem analogen Eingangssignal, welches einem Eingangsport 16i zugeführt ist, um ein ?(t) – Signal zu erzeugen. Das ?(t) – Signal wird über eine zusätzliche theoretische oder hypothetische Summierschaltung 32 einem Eingangsport eines Integrierkreisfilters 34 zugeführt. Die hypothetische Summierschaltung 32 wird als der Ort betrachtet, an welchem das äquivalente Eingangskreisfilterrauschen η(t) der nachfolgenden Schaltungen zu dem ?(t) – Signal addiert wird.
  • Der Integrierkreisfilter 34 integriert das Delta-Signal der hypothetischen Summierschaltung 32, um integrierte Signale u(t) an seinem Ausgangsport zu produzieren. Der Integrierkreisfilter 34 besitzt Polstellen nahe bei null Hz, um eine selektive Frequenzverstärkung in der Bandbreite des Sigma-Delta-Modulators zu produzieren, welche bei null Hz zentriert ist. Um eine Verstärkung zu erreichen, ist der Kreisfilter 34 vorzugsweise ein aktiver Filter. Die gefilterten Signale u(t) an dem Ausgangsport des Filters 34 werden einem Multibit-Analog-Digital-Umsetzer zugeführt, welcher als Block 36 dargestellt ist, und welcher bei einer Frequenz fS eines über Signalpfad 37 zugeführten Abtastsignals arbeitet. Block 36 umfasst eine weitere hypothetische Rauschquelle, welche als Summierschaltung 38 dargestellt ist, welche zu einem digitalisierten Ausgangssignal eine Rauschkomponente addiert, welche als ADC – Quantisierungsrauschen oder als äquivalente Fehlersignale e(n) bezeichnet werden kann, welche das Quantisierungsrauschen umfasst. Die digitalisierten (diskret sowohl bezüglich der Zeit als auch bezüglich des Signalwertes) Ausgangssignale von ADC 36 werden als ein Ausgangssignal einem Ausgangsport 16o des Sigma-Delta-Modulators 16 zugeführt, und werden wiederum innerhalb des Sigma-Delta-Modulators 16 über einen Rückführsignalpfad 41a eines Rückführkreis 39 einem Digital-Analog-Umsetzer zugeführt, welcher als Block 40 dargestellt ist.
  • Innerhalb des Rückführkreises 39 setzt der DAC 40 das digitalisierte Signal von dem Ausgangsport des ADC 36 in ein rekonstruiertes Analogsignal mit der Abtastfrequenz fS um, und führt das resultierende umgesetzte Signal über Signalpfad 41b eines Rückführkreises 39 einem invertierenden Eingangsport 302 der Summierschaltung 30 zu. Wie in 1 dargestellt ist, umfasst der DAC 40 außerdem eine weitere hypothetische Summierschaltung 42, welche ein äquivalentes Fehlersignal, welches durch die Nichtlinearität des ADC 40 produziert wird, zu einem umgesetzten Ausgangssignal addiert. Wie durch die gestrichelte Linie 44 angedeutet ist, sind der ADC 36 und der DAC 40 oftmals ein Bestandteil einer gemeinsamen integrierten Schaltung.
  • Es ist zu beachten, dass zur Vereinfachung von Konstruktion und Betrieb ADC 36 und DAC 40 Spezialkodierformen verwenden können, beispielsweise die Binär-Kodierung, die Thermometer-Kodierung, und die Level-Kodierung. Die Verbindung zwischen ADC 36 und Ausgangsport 16o des Multibit-Analog-Digital-Umsetzers 16 umfasst oftmals einen Kode-Umsetzer, welcher als Nummer 17 dargestellt ist, um den intern zwischen ADC 36 und DAC 40 verwendeten Kode in einen gewöhnlichen Digitalkode an Ausgangsport 16o umzusetzen.
  • Gemäß der Anordnung von 1 verarbeitet der Sigma-Delta-Modulator 16 Rauschen über seine Bandbreite, welches durch die Nichtlinearität in DAC 40 produziert wird, welches an dem Ausgang des ADC 36 dazu tendiert, größer als das gebildete Quantisierungsrauschen zu sein, welches als das ADC – Quantisierungsrauschen e(n) gekennzeichnet ist und durch die Rauschtransferfunktion des Sigma-Delta-Modulators über die Bandbreite abgeschwächt wird. Das Nichtlinearitätsrauschen g(t) wird durch den Sigma-Delta-Kreis nicht abgeschwächt, und tendiert deshalb dazu, den Dynamikbereich des ADC 16 zu begrenzen. PROM 18 und das statische Gleichspannungswert-Kalibriermittel 22 sind gemäß dem Stand der Technik vorgesehen, um die Wirkung der Nichtlinearitäten zu mindern, welche durch DAC 40 produziert werden, indem zumindest teilweise das Rauschen beseitigt oder reduziert wird.
  • In US 5,257,026 A1 wird solch ein typisches, statisches Gleichspannungswert-Kalibriermittel beschrieben, wie es oben im Prinzip erläutert ist.
  • Folglich liegt der vorliegenden Erfindung die Aufgabe zugrunde, Analog-Digital-Sigma-Delta-Umsetzer zu verbessern.
  • Diese Aufgabe wird durch die vorliegende Erfindung gelöst, indem ein dynamisches Fehlerkalibriersignal geschaffen wird. Die Erfindung ist in den unabhängigen Ansprüchen dargelegt. Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • DARSTELLUNG DER ERFINDUNG
  • Ein erfindungsgemäßer Analog-Digital-Umsetzer zum Umsetzen analoger Eingangssignale in parallele digitale Form umfasst einen Multibit-Sigma-Delta-Modulator, welcher wiederum einen Eingangsport umfasst, welchem die analogen Eingangssignale zugeführt werden, und welcher an seinem Ausgangsport einen überabgetasteten digitalen parallelen Datenstrom produziert. Das Ergebnis eines Sigma-Delta-Modulators ist von Fehlern überlagert, welche sowohl durch dynamische als auch durch statische Nichtlinearität verursacht werden. Ein nichtlineares Filterkorrekturmittel ist mit dem Ausgangsport eines Sigma-Delta-Modulators verbunden, um den parallelen digitalen Datenstrom aufzunehmen. Das nichtlineare Filterkorrekturmittel erzeugt als Antwort auf den parallelen digitalen Datenstrom zumindest einen von Realteil und Imaginärteil (das heißt, den Realteil, den Imaginärteil, oder beide) einer Fehlerschätzung, um den einen (oder beide) von Realteil und Imaginärteil der Fehlerschätzung von äquivalenten Komponenten des parallelen digitalen Datenstroms zu subtrahieren. Diese Subtraktion produziert zumindest einen Realteil des parallelen digitalen Datenstroms, welcher hinsichtlich der Nichtlinearität korrigiert ist. Ein Filter mit zumindest einer Tiefpasscharakteristik ist zur Aufnahme des einen von Realteil und Imaginärteil des parallelen digitalen Datenstroms angeschlossen, um außerhalb des Nutzbandes liegende Signalkomponenten davon zu entfernen. In einer Ausführungsform der Erfindung ist das Filter mit einer Tiefpasscharakteristik ein Decimation-Filter.
  • In einer Ausführungsform der Erfindung erzeugt das nichtlineare Filterkorrekturmittel weiter den anderen von Realteil und Imaginärteil, und subtrahiert sowohl den Realteil als auch den Imaginärteil der Fehlerschätzung von äquivalenten Komponenten des parallelen digitalen Datenstroms, um dadurch zusätzlich zu dem Realteil einen Imaginärteil des parallelen digitalen Datenstroms zu erzeugen.
  • In einer bevorzugten Ausführungsform der Erfindung umfasst das nichtlineare Filterkorrekturmittel eine Abzweig-Verzögerungsleitung, welche mit dem parallelen Datenstrom gekoppelt ist, um eine verzögerte Abtastung des parallelen Datenstroms an mindestens einem Abzweig zu erzeugen. Eine Verweistabelle ist mit dem Abzweig verbunden, um einen Realteil und einen Imaginärteil des geschätzten Fehlers der verzögerten Abtastung zu produzieren. Eine Summieranordnung ist mit dem parallelen digitalen Datenstrom und mit der Verweistabelle gekoppelt, um den Realteil und den Imaginärteil des geschätzten Fehlers von entsprechenden Komponenten des parallelen digitalen Datenstroms zu subtrahieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein vereinfachtes Diagramm eines generalisierten Sigma-Delta-Analog-Digital-Umsetzers gemäß dem Stand der Technik in Blockdarstellung und in schematischer Darstellung, welches einen generalisierten Sigma-Delta-Modulator-Block umfasst und einen speziellen Sigma-Delta-Modulator gemäß dem Stand der Technik innerhalb des generalisierten Modulator-Blocks darstellt;
  • 2 ist ein vereinfachtes Diagramm eines erfindungsgemäßen Analog-Digital-Umsetzers in Blockdarstellung und in schematischer Darstellung;
  • 3a, 3b, 3c, 3d, und 3e bilden zusammen ein vereinfachtes Flussdiagramm, welches ein erfindungsgemäßes Verfahren zum Kalibrieren eines Nichtlinearitätsfilters und zum Verwenden des so kalibrierten Filters zum Korrigieren des digitalen Ausgangs eines Sigma-Delta-Analog-Digital-Umsetzers beschreibt;
  • 4 zeigt graphische Darstellungen des Quantisierungsrauschens und des Kalibrierungsrauschens als eine Funktion der Frequenz;
  • 5a ist eine vereinfachte analytische Darstellung eines Teilbereiches der Anordnung gemäß 1, und 5b ist eine mathematische Abbildung davon;
  • 6a ist eine vereinfachte konzeptionelle Darstellung der Kombination von statischen und dynamischen DAC – Fehlern bei der Anordnung gemäß 2, welche die in 6b dargestellte Gleichung implementiert;
  • 7 ist ein vereinfachtes konzeptionelles Blockdiagramm, welches die Verarbeitung darstellt, welche in dem Dynamikfehler-Kalibriermittel gemäß 2 ausgeführt wird, um die Koeffizienten für die Verweistabellen zu bestimmen; und
  • 8 zeigt spektrale graphische Darstellungen von unkorrigierten digitalen Signalen und korrigierten digitalen Signalen.
  • BESCHREIBUNG DER ERFINDUNG
  • PROM 18 gemäß 1 ist mit einer Wertetabelle programmiert, welche eine Transferfunktion schafft, welche inhärent die Wirkung der statischen Fehlanpassungen beseitigt, welche durch DAC 40 produziert werden. Die Werte werden durch Berechnung der geschätzten Nichtlinearitätsfehler mit Hilfe einer Ausgleichsgerade nach der Methode der kleinsten Quadrate der Fehlerschätzungen erhalten, welche durch den Mittelwertrechner 20 produziert werden. Die Fehlerberechnung durch Nejad et al. basiert auf einer a priori Kenntnis des Gleichspannungssignalwertes, welcher über eine externe Signalquelle einem Eingangsport 142 zugeführt wird, welche eine hohe Linearität bei der Gleichspannung erfordert, welche durch das statische Gleichspannungssignalwert-Kalibriermittel 22 erzeugt wird, um Kalibrierfehler zu vermeiden. Für jede Signalabtastung, welche bei Ausgangsport 16o des Sigma-Delta(Σ?)-Modulators 16 gemäß 1 produziert wird, welche einen Speicherort von PROM 18 anwählt, umfasst der entsprechende Wert, welcher durch den angewählten Speicherort produziert wird, den Eingangswert (Adresswert) plus einen Fehlerkorrekturwert. Die Darstellung von Basiswert plus Fehlerkorrekturwert erfordert mehr Bits als für die Darstellung des Basiswertes alleine erforderlich sind.
  • Sobald der ADC 10 gemäß 1 mit hohen Abtastfrequenzen betrieben wird, um Analogsignale, welche Hochfrequenzkomponenten enthalten, in eine digitale Form umzusetzen, ist festgestellt worden, dass der DAC 40 dynamische Nichtlinearitätsfehler zusätzlich zu den oben beschriebenen statischen Fehlern produziert. Diese dynamischen Fehler werden während der Kalibrierung nicht entdeckt und bleiben deshalb unkorrigiert. Der PROM kann nicht programmiert werden, um diese dynamischen Fehler zu korrigieren, weil solch eine Korrektur mehrere Korrekturwerte für jede unkorrigierte Signalabtastung erfordert, welche den PROM anwählt. In diesem Zusammenhang wird darauf hingewiesen, dass statische Fehler jene Fehler umfassen, welche durch Fehlanpassungen in den Zellen des Digital-Analog-Umsetzers produziert werden, welche eine analoge Antwort auf einen digitalen Eingang produzieren, wobei die Fehlanpassungen konstant über der Zeit sind. Dynamische Fehler umfassen jene Fehler, welche sich mit der Zeit verändern, und welche sich als Veränderungen bei Impulsanstiegszeiten und Impulsabfallzeiten zeigen, sowie als Veränderungen bei den Impulsamplituden.
  • 5a ist eine vereinfachte analytische Darstellung von einem Teilbereich der Anordnung gemäß 1, und noch spezieller von einem Kodeumsetzer 17 (sofern verwendet) und von PROM 18, wobei PROM 18 durch einen Mittelwertrechner 20 und ein statisches Gleichspannungssignalwert-Kalibriermittel 22 vorprogrammiert ist. In 5a werden die individuellen Kodes an dem Ausgang des Kodeumsetzers 17 (oder an dem Ausgang des Multibit(Σ?)-Modulators 16 gemäß 1, sofern der Kodeumsetzer 17 nicht verwendet wird) gekennzeichnet als c1(n), ..., ci(n), ..., cN. Die Kodes c1(n), ..., ci(n), ..., cN werden entsprechend multipliziert oder gewichtet, durch idealisierte Kodegewichtungen W1, ..., Wi, ..., WN, einen Multiplikatorensatz, welcher allgemein mit der Nummer 510 gekennzeichnet ist. Die individuell unter Verwendung von Multiplikatorensatz 510 gewichteten Kodes c1(n)W1, ..., ci(n)Wi, ..., cNWN werden dann entsprechend korrigiert, durch eine weitere Multiplikation mit (1 + ε1), ..., (1 + εi), ..., (1 + εN), einem Kodefehlanpassungs-Fehlermultiplikatorensatz, welcher allgemein mit der Nummer 512 gekennzeichnet ist, um die multiplizierten Ausgangssignale c1(n)W1(1 + ε1), ..., ci(n)Wi(1 + εi), ..., CNWN(1 + εN) zu produzieren. Die unter Verwendung von Multiplikatorensatz 512 multiplizierten Ausgangssignale werden in einer Summierschaltung oder einem Summierknoten summiert, abgebildet als Nummer 514 in 5a, und die summierten Signale werden dann einem Block 516 zugeführt, welcher die Modulation der Ausgangssignale von Summierknoten 514 mit einer Impulsfunktion Σnδ(t – nTs) darstellt. Die modulierten Signale von Block 516 werden schließlich einem Block 518 zugeführt, welcher ein Ausgangsfilter zur Signalrekonstruktion ist, welches das analoge DAC-Ausgangssignal rekonstruiert. Die Gleichung von 6b bildet den Betrieb der Anordnung gemäß 6a ab. Die Anordnung gemäß 6a, welche die Gleichung von 6b implementiert, korrigiert statische Fehler, kann jedoch dynamische Fehler nicht korrigieren.
  • In 5b umfasst die Gleichung für yr(t), welche den analogen Ausgang der DAC-Ausführungsform gemäß 6a abbildet, den Term Wi, welcher eine Gewichtung darstellt, welche einer speziellen Kodesequenz innerhalb der DAC-Struktur zugeordnet ist. Für den Wert Wi können drei mögliche Kandidaten verwendet werden, welche jeweils für Binär-Kodes, für Thermometer-Kodes und für Level-Kodes geeignet sind. Die für Gewichtungswerte angegebenen Gleichungen werden gewählt, um einem innerhalb des DAC gewählten Kodiertyp zu entsprechen, welcher bei einem r-2r DAC-Typ ein Binär-Format sein kann, oder ein Thermometer-Format bei anderen DAC-Typen. Der Level-Kode ist in der Gleichung zur Unterstützung der Modellierung des Thermometer-Kodes vorgesehen, wird jedoch gewöhnlich innerhalb der vorliegenden DAC-Struktur nicht verwendet. Viele DAC kombinieren das Binär-Kodieren und das Thermometer-Kodieren bei verschiedenen Anordnungen (segmentierte DAC). Die Darstellung von 5a modelliert nur statische DAC-Fehler von Amplitudenabweichungen der vorliegenden DAC-Kodes, welche innerhalb des Modells als εi dargestellt sind.
  • In 2 werden analoge Eingangssignale, welche einem Eingangsport 212 zugeführt werden, in digitale Signale durch eine Analog-Digital-Umsetzer(DAC)-Anordnung 210 umgesetzt. Der Analog-Digital-Umsetzer 210 umfasst einen Multibit-Sigma-Delta-Modulator 216, welcher dem Multibit-Sigma-Delta-Modulator 16 von 1 in Form oder Topologie sehr ähnelt, aber welcher sich davon in einer signifikanten Einzelheit unterscheidet. In der Anordnung gemäß 2 sind die analogen Eingangssignale, welche einem Eingangsport 212 zugeführt werden, über eine Summierschaltung 214 mit dem nichtinvertierenden Eingangsport 2301 einer Summierschaltung 230 gekoppelt, bei welcher sie mit den rekonstruierten analogen Signalen y(t) summiert werden, welche einem invertierenden Eingangsport 2302 über einen Rückführpfad 239 zugeführt werden, welcher einen DAC 240 umfasst. Die summierten Signale werden einem Eingangsport 236i eines ADC 236 über eine hypothetische Summierschaltung 232 zugeführt, welche der hypothetischen Summierschaltung 32 von 1 entspricht. Die Signale aus den Summierschaltungen 230 und 232 von 2 werden einem Resonator 234 zugeführt. Der Resonator 234 kann von einem Typ sein, welcher beschrieben ist in ?U.S. Patent 5,392,042, issued February 21, 1995 in the name of Pellon?. Die Ausgangssignale u(t) aus dem Resonatorkreisfilter 234 von 2 werden einem Multibit-Analog-Digital-Umsetzer 236 zugeführt, welcher dem ADC 36 von 1 entspricht. Der Multibit-ADC 236 (welcher den Kodeumsetzer 217 umfasst, sofern er benötigt wird) setzt die Signale in die Multibit-Digital-Form y(n) um, und führt die so umgesetzten Signale über einen Signalpfad 219 einem Eingangsport 250i eines nichtlinearen Filter korrekturmittels zu, welches allgemein mit der Nummer 250 gekennzeichnet ist. Die umgesetzten Signale y(n) an dem Ausgang des Multibit-ADC 216 (und des Umsetzers 217) werden auch, unter bestimmten, nachfolgend beschriebenen Bedingungen, über einen mit der Nummer 2191 gekennzeichneten Signalpfad einem Dynamikfehler-Kalibriermittel 280 zugeführt.
  • Das Nichtlineare Filterkorrekturmittel 250 von 2 kompensiert einige der Nichtlinearitäten, welche in dem Sigma-Delta-Analog-Digital-Umsetzer 216 von 2 erzeugt werden. Insbesondere sind die Nichtlinearitäten, welche korrigiert werden, jene, welche als Eingang g(t) bezeichnet sind und welche effektiv in den Rückführpfad des Multibit-Sigma-Delta-Modulators 216 "injiziert" werden, dessen Rückführpfad den Signalpfad 241 und den Digital-Analog-Umsetzer 240 umfasst. Wie oben genannt, werden diese Fehler nicht durch den geschlossenen Kreis des Umsetzers reduziert, sondern modulieren stattdessen unerwünscht das digitale Ausgangssignal des Analog-Digital-Umsetzers (ADC) 236.
  • In 2 werden Multibit-Digital-Signale, welche über den Signalpfad 219 einem nichtlinearen Filterkorrekturmittel 250 zugeführt werden, mit dem nichtinvertierenden (+) Eingangsport einer Summierschaltung 260 gekoppelt. Erfindungsgemäß umfasst das nichtlineare Filterkorrekturmittel 250 ein nichtlineares Filterfehlerschätzmittel 251. Das nichtlineare Filterfehlerschätzmittel 251 umfasst eine Abzweig-Verzögerungsleitung, welche allgemein mit der Nummer 252 gekennzeichnet ist und M Abzweige 254 umfasst, welche durch eine entsprechende Anzahl von Verzögerungselementen 252a, 252b, ..., getrennt sind, wobei jedes Element eine Verzögerung aufweist, welche durch die Symbole z_L0, z_L1, entsprechend gekennzeichnet ist. Abzweig-Verzögerungs leitung 252 erzeugt verzögerte Versionen des digitalen Ausgangssignals, welches über Signalpfad 219 einem nichtlinearen Filterkorrekturmittel 250 von ADC Modulator 216 aus zugeführt wird. In 2 kann M als gleich zwei betrachtet werden, daher sind darin zwei Verzögerungselemente tatsächlich abgebildet, welche mit den Nummern 252a und 252b entsprechend gekennzeichnet sind, wobei jedes Element an einem Abzweig endet. Genauer ausgedrückt, das Verzögerungselement 252a endet an einem Abzweig 254a, und das Verzögerungselement 252b endet an einem Abzweig 254b. Die Ausgänge der Abzweige 254a, 254b, und jeder andere Ausgang der M Abzweige sind mit einem Satz 256 von entsprechenden Verweistabellen oder adressierbaren ROM T1, T2, ... verbunden, welche in einer nachfolgend beschriebenen Art und Weise vorprogrammiert sind, um einen Realteil und einen Imaginärteil (oder möglicherweise eine I-Komponente und eine Q-Komponente) zu produzieren, oder möglicherweise nur Realteile, einer Schätzung des Rauschsignals g(t). Jede der Verweistabellen T1, T2, ... von Satz 256 umfasst Speicherorte, welche gewöhnlich mit Realteil- und Imaginärteilsignalen vorprogrammiert sind. Die Realteil- und Imaginärteilsignale aus den Verweistabellen werden in einer Summierschaltung, welche als Nummer 258 abgebildet ist, getrennt summiert, um Realteile einer Schätzung des Rauschsignals g(t) zu produzieren. Die summierten Signale, welche durch die Summierschaltung 258 produziert werden, bilden das Ausgangssignal des nichtlinearen Filterfehlerschätzmittels 251. Die summierten Signale, welche durch die Summierschaltung 258 des nichtlinearen Filterfehlerschätzmittels 251 produziert werden, werden einem invertierenden (–) Eingangsport einer weiteren Summierschaltung 260 zugeführt. Die summierten Signale, welche in der Summierschaltung 258 des nichtlinearen Filterfehler schätzmittels 251 erzeugt werden, und welche den Realteil und den Imaginärteil einer Schätzung des Nichtlinearitäts- oder Fehlersignals g(t) bilden, werden einem invertierenden (–) Eingangsport der Summierschaltung 260 zugeführt, und werden darin von den entsprechenden Komponenten des digitalen Ausgangssignals des Sigma-Delta-Modulators subtrahiert. Diese Subtraktion des Realteils und des Imaginärteils eines geschätzten Fehlersignals g(t) reduziert die Fehlerkomponente des digitalen Ausgangssignals y(n) an Ausgangsport 250o des nichtlinearen Filterkorrekturmittels 250. Ein Decimation-Filter 270 ist mit Ausgangsport 250o zur Aufnahme der Ausgangssignale von dem nichtlinearen Filterkorrekturmittel 250 verbunden, um die außerhalb des Nutzbandes liegenden Signalkomponenten zu eliminieren.
  • Das erste Verzögerungselement 252a der Abzweig-Verzögerungsleitung 252 des nichtlinearen Filterkorrekturmittels 250 von 2 besitzt vorzugsweise eine Verzögerung, welche eine Approximation der Verzögerung zwischen (a) dem Injektionspunkt des Rauschsignals g(t) im Rückführsignalpfad 239 des Sigma-Delta-Modulators 216 ist, und (b) dem Ausgangsport 216o des Sigma-Delta-Modulators 216. Der Rückführsignalpfad 239 des Sigma-Delta-Modulators 216 umfasst den Pfad 241b, den Digital-Analog-Umsetzer 240, und den invertierenden Eingangsport 2302 , und der Verzögerungspfad umfasst ferner die Summierschaltung 230, den Resonator 234, und den Sigma-Delta-ADC 236. Die anderen Verzögerungselemente T2, ... besitzen Verzögerungen, welche durch Berechnungen ermittelt werden, welche auf einem Satz von gemessenen sequenziellen Sigma-Delta-Ausgangsabtastungen basieren, sobald ein sinusförmiges Eingangssignal mit einer außerhalb des Nutzbandes liegenden Frequenz zugeführt wird, wobei die Amplitude derart gewählt wird, dass der gesamte Dynamikbereich des Sigma-Delta-Modulators beansprucht wird, alles wie nachfolgend beschrieben. Der Inhalt der Verweistabellen wird ferner durch Berechnung unter Verwendung der oben genannten Daten ermittelt.
  • In 2 umfasst das Dynamikfehler-Kalibriermittel 280 einen Oszillator 282 für tieffrequentes Rauschen, einen Prozessor, einen Logic-State-Analyzer 284LSA, und einen Bandpassfilter 284BPF, welche zusammen als Block 284 abgebildet sind. Wie nachfolgend beschrieben ist, steuert der Prozessor von Block 284 den Oszillator 282 während der Kalibrierung, um zu bewirken, dass der Oszillator 282 eine einzige Trägerfrequenz auf einem von den Bandbreitenrändern des Multibit-Sigma-Delta-Modulators 216 produziert, wie durch das Resonatorkreisfilter 234 umgesetzt, oder zwei Trägerfrequenzen, eine auf jedem von oberen und unteren Bandbreitenrand. Die Oszillatorsignale werden über einen Signalpfad 224 einem Eingangsport 2142 einer Summierschaltung 214 zugeführt, um das Oszillatorsignal in den Signalfluss zu dem Sigma-Delta-Modulator 216 zu injizieren. Der Multibit-Sigma-Delta-Modulator 216 verarbeitet die Kalibriersignale und produziert verarbeitete Kalibriersignale an seinem Ausgangsport 216o. Die verarbeiteten Kalibriersignale in Form von Multibit-Digital-Signalen werden über Signalpfad 2191 einem ersten Eingangsport 284i1 des Prozessors von Block 284 zugeführt, in Verbindung mit den Zeitversatzkonstanten L0, L1, L2, ..., welche einem Eingangsport 284i2 zugeführt werden. Die Zeitversatzkonstanten L0, L1, L2, ... bilden die bekannten oder die vorherbestimmten Verzögerungen der Verzögerungselemente 252a, 252b, ... von 2. Der Prozessor von Block 284 empfängt das Multibit-Digital-Signal an seinem Eingangsport 284i1 und die Verzögerungskonstanten an seinem Eingangsport 284i2 , und verarbeitet die Daten, um die Werte oder Gewichtungen zu ermitteln, welche die verschiedenen Speicherorte der Verweistabellen T1, T2, ... von Verweistabellensatz 256 programmieren. Es ist zu beachten, dass die Erfindung nicht auf bestimmte Verzögerungen der Verzögerungselemente T1, T2, ... beschränkt ist, sondern dass ein verbessertes Ergebnis über eine große Bandbreite von Verzögerungswerten erzielt wird.
  • Das Flussdiagramm gemäß 3a, 3b, 3c, 3d, und 3e repräsentiert die Schritte, welche während der Kalibrierung des Systems von 2 durch Verwendung des Dynamikfehler-Kalibriermittels 280 von 2 ausgeführt werden. Der Prozess, welcher durch die 3a, 3b, 3c, 3d, und 3e repräsentiert wird, umfasst Prozessschritte, welche während Bedienereingaben zu dem Prozess ausgeführt werden, und umfasst ferner automatische Berechnungen, welche durch einen Prozessor ausgeführt werden. In anderen Worten, der Prozess ist dafür bestimmt, durch einen Elektronikprozessor ausgeführt zu werden, aber bestimmte Bedienereingaben werden benötigt, bevor die Verarbeitung ausgeführt werden kann.
  • Der oben allgemein beschriebene Kalibrierprozess muss nicht kontinuierlich ausgeführt werden, sondern kann eher in der Fabrikanlage während der Fertigung des ADC ausgeführt werden, oder möglicherweise bei der ersten Inbetriebnahme in einer speziellen Anwendung, oder gelegentlich während der Verwendung. Insbesondere ist eine Rekalibrierung vorzunehmen, wann immer die Abstimmung des Kreisfilters 234 verändert wird, um eine andere Bandbreite oder Mittenfrequenz zu wählen. Es kann ferner erwünscht sein, bei verschiedenen Betriebstemperaturen des ADC 210 zu rekalibrieren (oder vorher erzeugte Kalibrierungen zu verwenden), um die Unterschiede bei Fehlern zu kompensieren, welche der Temperatur der aktiven Elemente zurechenbar sind.
  • Während die obige Beschreibung sich auf die Verwendung von sowohl Realteil als auch Imaginärteil einer Schätzung des Nichtlinearitäts-Fehlersignals bezieht, werden sowohl Realteil als auch Imaginärteil verwendet, um verbesserte Schätzungen der Phasenkomponenten der Nichtlinearität zu erzielen, jedoch kann auch der Realteil alleine in Verbindung mit einer vereinfachten nachgeordneten Verarbeitung verwendet werden, wobei adäquate Ergebnisse erzielt werden. Typischerweise werden Downconverter und Decimation-Filter in der nachgeordneten Verarbeitung verwendet. Die Downconversion erfordert für den Fall, bei welchem sowohl der Realteil als auch der Imaginärteil verwendet werden, eine komplexe Multiplikation. Sobald nur Realteile verwendet werden, kann eine reelle Multiplikation verwendet werden, wobei dadurch der Downconverter vereinfacht wird. Sofern die Downconversion nicht verwendet wird, kann der Decimation-Filter in ähnlicher Weise vereinfacht werden, sobald nur Realteile verwendet werden. Sobald Schätzungen mit nur einem Realteil verwendet werden, ist die Ordnung des nichtlinearen Filterkorrekturmittels 250 von 2 typischerweise doppelt so groß wie bei dem Fall, bei welchem sowohl Realteil als auch Imaginärteil verwendet werden. In diesem Zusammenhang wird darauf hingewiesen, dass der Term "Ordnung" die Anzahl der Abzweige bedeutet und ihre entsprechenden Tabellen; in dem in 2 abgebildeten Fall ist die Ordnung zwei, weil nur zwei Paare, welche jeweils aus Verzögerungselement und Verweistabelle bestehen, vorhanden sind, nämlich das Paar 252a/T1 und das Paar 252b/T2.
  • 4 zeigt zwei sich überlappende graphische Darstellungen, welche über den größten Teil des abgebildeten Frequenzbereiches übereinstimmen, außer in dem Bereich von zirka 95 bis 105 MHz. Die niedrigste oder niedrigere Amplitude der graphischen Darstellungen von 4 repräsentiert das Quantisierungsrauschen über einen Bereich, welcher die Bandbreite des Sigma-Delta-Modulators 216 von 2 umfasst. Die niedrigste graphische Darstellung von 4, welche eine graphische Darstellung des Quantisierungsrauschens ist, umfasst einen Frequenzbereich von zirka 100 MHz. In der niedrigsten graphischen Darstellung des Quantisierungsrauschens wird der Frequenzbereich um 100 MHz herum durch den Resonator beeinflusst, welcher das Kreisquantisierungsrauschen auf unter –180 dB unter Full-Scale/Hz reduziert, wobei Full-Scale die Hälfte der Höchstamplitude repräsentiert, welche durch den Umsetzer von seinem Mittenwert aus zugelassen ist. Die obere graphische Darstellung von 4, welche mit der unteren graphischen Darstellung übereinstimmt, außer in dem Resonatoreinschnitt um 100 MHz herum, repräsentiert das Rauschen, welches der dynamischen Nichtlinearität des DAC 244 von 2 zurechenbar ist. In dem speziellen Beispiel von 4 wurden die DAC-Nichtlinearitäten in einem Computer simuliert. Das DAC-Fehlermodell, welches in der Simulation verwendet wurde, umfasste DAC-Zellrekonstruktionsfilter mit Fehlanpassungen sowohl bei der Verzögerung als auch bei der Amplitude, wobei dadurch der dynamische Fehler repräsentiert wurde. In 4 wird das CW-Fehlererregungssignal durch einen Höchstwert bei einer Frequenz von zirka 80 MHz repräsentiert. Die Amplituden des Fehlererregungssignals (der Fehlererregungssignale) werden derart gewählt, um all die Kodes anzuwenden oder zu erregen, welche Signalwerte aus dem Sigma-Delta-Modulator 216 repräsentieren; dies erfordert ein Full-Scale-Kalbriersignal; ferner muss ein gewisser Abstand zwischen der Frequenz und der Fehlererregungsfrequenz vorhanden sein, welche mit der Systemabtast frequenz nichtsynchron ist. Ferner darf das Fehlererregungssignal nicht selbst exzessives Rauschen innerhalb der Bandbreite einführen; dies kann durch Verwendung einer Quelle mit niedrigem Phasenrauschen garantiert werden, oder durch die Verwendung eines zusätzlichen Bandbreitenfilters (nicht abgebildet) an dem Ausgang des Generators 282 von 2.
  • Als eine Hilfe zum Verstehen des Flussdiagramms gemäß der 3a, 3b, 3c, 3d, und 3e, wird zunächst auf die 6a und 6b Bezug genommen. Die 6a ist eine vereinfachte konzeptionelle Darstellung einer Kombination aus statischen und dynamischen DAC-Fehlern in der Struktur von 2, welche die in 6b dargestellte Gleichung implementiert. Dies ist ein genaueres Modell als das Modell aus der Abbildung von 5a und der Gleichung von 5b. In 6a wird der DAC-Kode (an dem Ausgang des Kodeumsetzer-Blocks 17, sofern er verwendet wird) entsprechend gekennzeichnet durch c1(n), ..., ci(n), ..., cN, wie in 6a. Die DAC-Kodes werden entsprechend individuell moduliert in einem Satz 616 der Modulator-Blöcke 616a , ..., 616i , ..., 616N , durch eine Impulsfunktion Σnδ(t – nTs). Die resultierenden entsprechend modulierten Kodes c1(n) Σnδ(t – nTs), ..., ci(n) Σnδ(t – nTs), ..., cN Σnδ(t – nTs) werden einem Satz aus Multiplikatoren zugeführt, welcher allgemein mit der Nummer 610 gekennzeichnet ist, zur Multiplikation oder Gewichtung mit idealisierten, entsprechenden Kodegewichtungen W1, ..., Wi, ..., WN, um modulierte, gewichtete, individuelle Kodes c1(n) Σnδ(t – nTs) W1, ..., ci(n) Σnδ(t – nTs) Wi, ..., cN Σnδ(t – nTs) WN zu produzieren. Jeder modulierte, gewichtete, individuelle Kode wird durch einen Satz aus Fehlanpassungs- oder Koderekonstruktionsfiltern gefiltert, welche zusammen mit der Nummer 620 gekennzeichnet sind, wobei jeder eine Impulsantwort aufweist, welche entsprechend mit he1, ..., hei, ..., heN, angegeben ist. Die Fehlanpassungen können als Änderungen bei Verstärkung, Verzögerung, Phase, und oder Spektralantwort dargestellt werden. Diese Fehlanpassungen repräsentieren den Gesamtfehler, welcher sowohl einen statischen als auch einen dynamischen Fehleranteil umfasst. Die modulierten, gewichteten, und gefilterten, individuellen Kodes werden an einem Summierknoten 614 von 6a summiert, um das gewünschte, analoge, rekonstruierte Signal yr(t) zu produzieren, welches die statischen und dynamischen Fehler umfasst.
  • 7 ist ein vereinfachtes, konzeptionelles Blockdiagramm, welches die Verarbeitung repräsentiert, welche in dem Dynamikfehler-Kalibriermittel 280 von 2 ausgeführt wird, um die Koeffizienten für die Verweistabellen von Satz 256 zu ermitteln. In 7 wird der umgesetzte Kode y(n), welcher an dem Ausgangsport 236 von 2 produziert wird, über einen Signalpfad 710 einem Digitalfilter 712 und einem binären DAC-Kodeumsetzer 714 zugeführt. Der Digitalfilter 712 besitzt eine Charakteristik HD, welche eine Tiefpass- oder Bandpass-Charakteristik ist, zum Durchlass des DAC-Fehlers innerhalb des Nutzbandes, und zum Abschwächen von außerhalb des Nutzbandes liegenden Komponenten. Der Kodeumsetzer 714 führt die Umkehr der Kodetransformation aus, welche durch Kodeumsetzer 217 von 2 ausgeführt wurde, um entsprechend zu produzieren, eine Vielzahl von Kodes c1(n), ..., cNT(n) auf den Ausgangssignalpfaden 7161 bis einschließlich 716Nt eines Signalpfadsatzes 716. Jeder individuelle Kode auf einem Signalpfad von Satz 716 wird gefiltert, durch ein entsprechendes Filter 7181 , ..., 718Nt eines Satzes 718 aus Filtern, wobei jeder Filter eine Filtercharakteristik HD besitzt. Die Ausgangsgewichtung von jedem HD-Filter 7181 , ..., 718Nt von Satz 718 ist ein bandbegrenztes Kodesignal Cdi(n), welches über einen Signalpfad 720i eines Signalpfadsatzes 720 einem Satz 722 von Transversalfiltern 7221 , ..., 722Nt zugeführt wird. Jeder einzelne der Transversalfilter 7221 , ..., 722Nt umfasst Verzögerungen, welche unterschiedlich gekennzeichnet sind, als z–L0, z–L1, z–L2, ..., wobei z–1 eine inkrementelle Verzögerung, gleich einem Abtastintervall, repräsentiert, und wobei die Werte L0, L1, L2, ... die Verzögerungen der Verzögerungselemente von Satz 252 von 2 sind. Die Verzögerungen werden derart gewählt, um den Verzögerungen zu entsprechen, welche in den nichtlinearen Filtern von Filtersatz 252 von 2 verwendet werden. Die Gewichtungen Wei repräsentieren FIR-Filtergewichtungen, mit welchen die abgezweigten, verzögerten Signale multipliziert werden. In Bezug auf die Kodegewichtungen Wei = [Wei0, Wei1, Wei2, ..., WeiM-1] r repräsentiert der erste Index i die Signalpfade entsprechend 720, und der zweite Index, welcher von 0 bis M – 1 geht, repräsentiert die Gewichtungen, welche den abgezweigten Signalen von der Abzweig-Verzögerungsleitung aus zugeführt werden. Die gefilterten Ausgänge yg1 bis einschließlich ygNT, aus einer Vielzahl von Transversalfiltern von Satz 722, werden einer Summierschaltung oder einem Knoten 758 zugeführt, in welchem sie summiert werden, um eine Darstellung oder Schätzung der Fehler ygd(n) an dem Ausgang des Multibit(Σ?)- Modulators 216 von 2 zu erzeugen. Jedes von diesen Signalen ygi(n) repräsentiert Fehlerschätzungen, welche durch jede Kodesequenz zu dem Gesamtfehler ygd(n) beitragen. Die geschätzten Fehler ygd(n), welche an dem Ausgang des Summierknotens 758 erzeugt werden, werden einem invertierenden (–) Eingangsport der Summierschaltung 760 zugeführt, um das korrigierte Multibit-Digital-Signal e(n) zu produzieren, welches das Analogsignal repräsentiert, welches dem Eingangsport 212 von 2 zugeführt wird.
  • Das Blockdiagramm von 7 zeigt ein Optimierungskriterium, bei welchem das gewünschte Signal d(n) minus ygd(n) einen Fehler e(n) produziert, welcher durch geeignete Auswahl der Gewichtungen Wei = [Wei0, Wei1, Wei2, ..., WeiM-1] minimiert wird. Die Auswahl der Gewichtungen kann durch eine Lösung nach der Methode der kleinsten Quadrate erhalten werden, welche in Verbindung mit dem Flussdiagramm gemäß der 3a, 3b, 3c, 3d, und 3e beschrieben ist.
  • In dem Flussdiagramm gemäß der 3a, 3b, 3c, 3d, und 3e, startet der Prozess oder die Logik (nachfolgend Logik) an einem Block 310, welcher die Aufnahme von bestimmten Eigenschaften des Multibit-Sigma-Delta-Modulator 216 von 2 repräsentiert, nämlich die Bandbreitenmittenfrequenz, die Bandbreite, und die Einschnitttiefe, welche durch den Resonator 234 geschaffen wird, welcher innerhalb des Rückführkreises von Sigma-Delta-Modulator 216 wirkt. Diese Information kann durch Messungen erhalten werden, welche an einer Hardware-Vorrichtung ausgeführt werden, oder durch das Auswählen von Koeffizienten in einer Software-Ausführungsform. Von Block 310 aus fließt die Logik zu einem weiteren Block 312, welcher das Auswählen der Koeffizienten innerhalb der Digitalsoftware repräsentiert, welche ein bandbegrenzendes Filter 284BPF des Prozessors 284 von 2 implementiert, so dass nur die Fehlerkomponenten des Ausgangssignals von Sigma-Delta-Modulator 216, welche über Signalpfad 2191 einem Prozessor 284 zugeführt werden, innerhalb der Speicher (Logic-State-Analyzer 284LSA) gespeichert werden, welche mit dem Prozessor für eine weitere Verwendung verbunden sind. Fachleuten ist bekannt, dass ein Logic-State-Analyzer in Verbindung mit Prozessor 284 verwendet werden kann, um die Abtastungen synchron zu erfassen, und sie in einem Speicher zur späteren Verwendung durch Prozessor 284 zu speichern. Genauer ausgedrückt, Block 312 repräsentiert die Auswahl von hD(n), welche Finite-Impulse-Response(FIR)-Werte sind, wie die Koeffizienten des bandbegrenzenden Filters 284BPF innerhalb des Prozessors 284. Der Digitalfilter kann ferner als ein IIR-Filter implementiert werden, jedoch ist dies nicht die bevorzugte Ausführungsform des Filters. Die Auswahl von diesen Koeffizienten produziert eine Spektralantwort HD(ejωn), welche mit der Bandbreite des Multibit-Sigma-Delta-Modulators 216 übereinstimmt. Die Stop-Band-Response des bandbegrenzenden Filters 284BPF wird derart gewählt, um das Quantisierungsrauschen an dem Ausgang des Sigma-Delta-Modulators 216 auf einen Wert abzuschwächen, welcher das Quantisierungsrauschen vernachlässigbar bezüglich der Rauschkomponenten innerhalb der Bandbreite macht, und um die Fehlererregungssignale (jene Signale, welche durch den Oszillator 282 von 1 erzeugt werden) bei ausgewählten Frequenzen außerhalb der Bandbreite (die Continuous-Wave- oder CW-Kalbriersignale liegen in Einschnitten in der Filterantwort) abzuschwächen. Die Ordnung des bandbegrenzenden Filters 284BPF kann typischerweise von 100 bis 600 reichen.
  • Von Block 312 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik zu einem weiteren Block 314, welcher die Erregung des Oszillators (der Oszillatoren) 282 von 2 repräsentiert, um das CW-Fehlererregungssignal zu produzieren, welches über Signalpfad 224 einem Eingangsport 2142 zugeführt wird, und welches durch den Multibit-Sigma-Delta-Modulator 216 hindurch zu einem Ausgangsport 216o fließt, und zurück zu einem Dynamikfehler-Kalibriermittel 280 über den Signalpfad 2191 . Wie oben genannt, werden die Fehlererregungssignale derart gewählt, um gerade noch außerhalb der Bandbreite des bandbegrenzenden Filters zu sein, jedes in seinem eigenen Einschnitt.
  • Von Block 314 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik zu einem Block 316, welcher die Erfassung der Echtzeitantworten durch den Logic-State-Analyzer-Abschnitt 284LSA des Kalibriermittels 280 von 2 repräsentiert, das heißt, das Erfassen und Speichern der Ausgangssignale von Sigma-Delta-Modulator 216. Die Daten, welche so für eine spätere Verwendung erfasst werden, sind als y(n) gekennzeichnet. Von Block 316 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik über einen Logikknoten A zu einem weiteren Block 320. Vor weiteren Operationen wird der DAC-Kodierungstyp in einem Block 318 gewählt; der Kodierungstyp ist ein bekannter Parameter der Verarbeitung in Sigma-Delta-Modulator 216. Die Binär-Kodes und die Thermometer-Kodes gehören zum Kreis der möglichen Kodierungstypen.
  • Block 320 gemäß der 3a, 3b, 3c, 3d, und 3e, repräsentiert einen Abschnitt der Verarbeitung, welche in Prozessor von Block 284 gemäß der 2 ausgeführt wird. Genauer ausgedrückt, Block 320 gemäß der 3a, 3b, 3c, 3d, und 3e, repräsentiert die Umsetzung der in Block 316 erfassten Daten in parallele digitale DAC-Kodesignale, angeordnet als eine Matrix C, welche in Block 320 dargestellt ist. Die Matrix C repräsentiert den Kode der Abtastungen y(n) (auf Signalpfad 2191 gemäß 2), welcher in einen Kode entsprechend einem Kode umgesetzt wird, welchen DAC 240 von 2 über Signalpfad 241a aufnimmt, um rekonstruierte Analogsignale auf Signalpfad 241b zu produzieren. In anderen Worten, Matrix C repräsentiert den Ausgang von Kodeumsetzblock 217 gemäß 2, "rückumgesetzt" in den originalen Kodierungszustand an dem Eingangsport von Kodeumsetzblock 217. Wie oben genannt, kann dieser originale Kodierungszustand ein Binär-Typ, ein Thermometer-Typ, oder möglicherweise irgendein anderer Kodetyp sein. Im Allgemeinen produziert der Multibit-Sigma-Delta-Modulator 216 von 2 einen gewöhnlichen Binär-Kode an seinem Ausgangsport 216o; sofern DAC 240 ferner einen gewöhnlichen Binär-Kode verwendet, ist kein effektiver Kodeumsetzer 217 in 2 erforderlich, und ist keine Kodeumsetzung in Block 320 gemäß der 3a, 3b, 3c, 3d, und 3e erforderlich, weil der umgesetzte Kode der gleiche Kode wie der zugeführte Kode ist. Am häufigsten wird als DAC-Kodierung die Thermometer-Kodierung verwendet. Eine solche Thermometer-Kodierung kann direkt mit DAC 240 über Komparatoren (nicht abgebildet) innerhalb ADC 236 gekoppelt werden.
  • Bei den Elementen der Matrix C von Block 320 gemäß der 3a, 3b, 3c, 3d, und 3e, repräsentieren die numerischen Indizierungen den speziellen Datenstrom, welcher die Abtastung in einem rückumgesetzten Kode repräsentiert (das heißt, in dem Thermometer-Kode oder einem anderen Kode, welcher zwischen ADC 236 und DAC 240 fließt), und das Zeichen in Klammern repräsentiert die Zeit, bei welcher die Abtastung erfolgt. In anderen Worten, die Zeilen der Matrix C repräsentieren einen von den parallelen Strömen von umgesetzten Daten, das heißt, sofern N parallele Datenströme in dem Multibit-Eingangssignal vorhanden sind, welches einem DAC 240 von 2 zugeführt wird, repräsentiert jede Zeile der Matrix C die Abtastungen von einem einzigen solchen Strom, und müssen N Zeilen in Matrix C vorhanden sein. Nur wenn der Kode des Multibit-Ausgangs von Sigma-Delta-Modulator 216 der gleiche Kode ist, wie der Kode, welcher durch DAC 240 verwendet wird (das heißt, wenn kein Kodeumsetzer 217 verwendet wird), wird die Zahl N notwendigerweise bei der Quelle und bei den umgesetzten Daten gleich sein. Jedes Element von Matrix C gemäß der 3a, 3b, 3c, 3d, und 3e ist ein einstelliges Element, welches Werte von null (0) oder eins (1) annehmen kann. Die Matrix C repräsentiert bei Präsenz des CW-Erregungssignals den Stimulus in jeder der Zellen (nicht separat abgebildet) innerhalb des DAC 240 von 2.
  • Von Block 320 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik zu einem Block 322, welcher den Schritt des Filterns der Signale des Satzes aus DAC-Kodes repräsentiert, welche durch Matrix C mit dem bandbegrenzenden Filter 284BPF repräsentiert werden, welcher wiederum mit dem Dynamikfehler-Kalibriermittel 280 von 2 verbunden ist. Genauer ausgedrückt, die DAC-Kodes, welche durch Matrix C von Block 320 repräsentiert werden, werden durch Funktion hD(n) gefiltert. Das Ergebnis von dieser Filtration ist die Produktion von bandbegrenzten Kodesignalen cdi(n), welche durch Matrix Cd repräsentiert werden können, wobei diese Matrix in Block 322 gemäß der 3a, 3b, 3c, 3d, und 3e dargestellt ist. Jedes der Elemente von Matrix Cd ist gekennzeichnet durch ein Indizierungszeichen und ein eingeklammertes Suffix, welche die gleichen Bedeutungen besitzen, welche den Indizierungen und Suffixen von Matrix C zugeordnet sind. Die Signale, welche durch Matrix Cd repräsentiert werden, sind die individuellen Spektralbeiträge von jeder Kodesequenz, welche durch DAC 240 produziert wird und dem Nutzband zugeordnet wird, welches die Bandbreite des bandbegrenzenden Filters 284BPF ist. Während die ungefilterten Kodes nur die Werte eins und null annehmen, können die gefilterten Kodes andere Werte als null und eins annehmen. Die Rauschformung des Sigma-Delta-Modulators produziert eine Korrelation zwischen den gefilterten Kodesequenzen, welche in Matrix Cd repräsentiert sind, derart, dass die Summe von diesen Kodesequenzen eine Signalsequenz produziert, welche kleiner, und vorzugsweise viel kleiner hinsichtlich der Leistung ist, als jede individuelle Kodesequenz; in anderen Worten, die Summation von einer Vielzahl von Kodesequenzen, wobei jede beispielsweise eine Standardabweichung von 0,1 aufweist, kann darin resultieren, dass ein summiertes Signal mit einer Standardabweichung von 0,001 produziert wird.
  • Von Block 322 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik über einen Logikknoten B zu einem Block 324, welcher die Bildung einer Beobachtungsmatrix Xo repräsentiert. Die Logik von Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e, erfordert eine Information bezüglich der Anzahl der Abzweige M und der Größen der Verzögerungen in der Abzweig-Verzögerungsleitung 252 von 2, wie dargestellt in Block 326; diese Information muss werden bereitgestellt, bevor die Operation von Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e beginnen kann. Die Beobachtungsmatrix Xo, welche in Block 324 produziert wird, ordnet die verfügbaren Daten von Matrix Cd für die Lösung, um die erforderlichen Verweistabellenwerte zu ermitteln, welche in den Tabellen T1, T2, ... von Satz 256 der Verweistabellen des nichtlinearen Filterfehlerschätzmittels 251 von dem nichtlinearen Filterkorrekturmittel 250 von 2 benötigt werden. Die Matrix Xo umfasst NT Submatrizen, entsprechend der Anzahl von Kodes NT in den rückumgesetzten Daten Cd. Jede Submatrix besitzt eine (vertikale) Höhe gleich der Anzahl der Abtastungen Ns, und eine (horizontale) Breite gleich der Anzahl von Abzweigen M in der Verzögerungsleitung 252 von 2. Nur die erste, zweite, und letzte Submatrix von Matrix Xo sind in Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e abgebildet. In Matrix Xo von Block 324 besitzt der Indizierungsanteil von jedem Element von jeder Submatrix die gleiche Bedeutung wie in Matrix Cd, und die eingeklammerten Suffixe, beispielsweise "(Lo + 1)", repräsentieren die transformierten Orte der Elemente. Die Daten in der Beobachtungsmatrix sind in einem regulären Schema angeordnet, wobei jeder Kode mehrere nebeneinanderliegende Spalten von Daten innerhalb Xo besitzt, und wobei jede Spalte einen Satz von Abtastungen in der Zeit von jedem umgesetzten Kode repräsentiert, mit einem Zeitversatz entsprechend einem gewählten Zeitversatz oder einer Verzögerung. Die Zeitversätze (Lx) repräsentieren die Verzögerungen der Verzögerungselemente 252x von 2.
  • Wie oben genannt, besteht die Matrix Xo von Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e aus einer Vielzahl von horizontal angeordneten oder eingesetzten Submatrizen, von welchen nur die erste, zweite, und letzte Submatrix abgebildet sind. Jede Submatrix von Matrix X repräsentiert die Daten von einem von der Vielzahl von Kodes, welche auf Signalpfad 219 von 2 erscheinen. In Matrix Xo umfasst die erste oder ganz linke Submatrix eine Vielzahl von Spalten von horizontal angeordneten Daten. Eine Spalte von Daten der Matrix Xo repräsentiert einen bestimmten Zeitversatz, welcher durch die Verzögerungselemente 252 von 2 geschaffen wird, und für jeden Zeitversatz gibt es eine entsprechende Spalte von Daten. Die ganz linke Spalte von Daten der ersten Submatrix von Matrix Xo umfasst eine vertikale Anordnung von Elementen, welche von dem ersten Element Cd1(Lo), oben in der Spalte, bis zu dem letzten Element Cd1(Lo + Ns), unten in der Spalte, reichen; nur das erste, zweite, und letzte Element der ersten Spalte sind abgebildet. In der ersten Spalte der ersten Submatrix von Matrix Xo repräsentiert das erste Element Cd1(Lo) die früheste Abtastung des ersten gefilterten Kodes (des Kodes 1), welcher durch das erste Verzögerungselement (252a von 2) verzögert ist, das zweite Element von oben, Cd1(Lo + 1), repräsentiert die nächstfolgende Abtastung des gefilterten Kodes 1, welcher auch durch das erste Verzögerungselement 252a verzögert ist. Der Rest der ersten Spalte von der ganz linken Submatrix von Matrix Xo gemäß der 3a, 3b, 3c, 3d, und 3e repräsentiert all die späteren Abtastungen des Kodes 1, welcher durch das erste Verzögerungselement 252a verzögert ist, bis zu der letzten oder Nth Abtastung Cd1(Lo + Ns), welche unten in der ersten Spalte der ersten Submatrix erscheint. Die nächste oder zweite Spalte der ersten Submatrix (nicht abgebildet) repräsentiert den gleichen Kode 1, welcher durch die Summe aus der Verzögerung des nächsten Verzögerungselements und all der bisherigen, akkumulierten Verzögerungen verzögert ist, welche im Falle von Spalte 2 durch die Summation der Verzögerungen von sowohl dem ersten als auch dem zweiten Verzögerungselement 252a und 252b von 2 repräsentiert werden. Die letzte oder ganz rechte Spalte in der ersten oder ganz linken Submatrix von Matrix Xo repräsentiert den gleichen Kode 1, welcher durch die Summation von all den Verzögerungen 252 verzögert ist, einschließlich der letzten oder (M – 1)th Verzögerung der Verzögerungselemente von 2.
  • Ebenso umfasst die ganz linke Spalte von Daten der zweiten Submatrix von Matrix Xo (die zweite Submatrix von links) von Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e eine vertikale Anordnung von Elementen, welche von dem ersten Element Cd2(Lo), oben in der Spalte, bis zu dem letzten Element Cd2(Lo + Ns), unten in der Spalte, reichen; nur das erste, zweite, und letzte Element der ersten Spalte von der zweiten Submatrix sind abgebildet. In der ersten Spalte der zweiten Submatrix von Matrix Xo repräsentiert das erste Element Cd2(Lo) die früheste Abtastung des zweiten gefilterten Kodes (des Kodes 2), welcher durch das erste Verzögerungselement 252a verzögert ist, das zweite Element von oben, Cd2(Lo + 1), repräsentiert die nächstfolgende Abtastung des gefilterten Kodes 2, welcher auch durch das erste Verzögerungselement 252a verzögert ist. Der Rest der ersten Spalte repräsentiert all die späteren Abtastungen des Kodes 2, welcher durch das erste Verzögerungselement 252a verzögert ist, bis zu der letzten oder Nth Abtastung Cd2(Lo + Ns), welche unten in der ersten Spalte der zweiten Submatrix erscheint. Die nächste oder zweite Spalte der zweiten Submatrix (nicht abgebildet) repräsentiert den gleichen Kode 2, welcher durch die Summe aus der Verzögerung des nächsten Verzögerungselements und all der bisherigen, akkumulierten Verzögerungen verzögert ist, welche im Falle von Spalte 2 durch die Summation der Verzögerungen von sowohl dem ersten als auch dem zweiten Verzögerungselement 252a und 252b von 2 repräsentiert werden. Die letzte oder ganz rechte Spalte in der zweiten Submatrix von Matrix Xo repräsentiert den gleichen Kode 2, welcher durch die Summation von all den Verzögerungen 252 verzögert ist, einschließlich der letzten oder (M – 1)th Verzögerung der Verzögerungselemente von 2.
  • Die ganz linke Spalte von Daten der letzten oder Nth Submatrix von Matrix Xo (die letzte Submatrix von links, oder die ganz rechte Submatrix) von Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e umfasst eine vertikale Anordnung von Elementen, welche von dem ersten Element CaNT(Lo), oben in der Spalte, bis zu dem letzten Element cdNT(Lo + Ns), unten in der Spalte, reichen; nur das erste, zweite, und letzte Element der ersten Spalte von der letzten Submatrix sind abgebildet. In der ersten Spalte der letzten Submatrix von Matrix Xo repräsentiert das erste Element CdNT(Lo) die früheste Abtastung des Nth gefilterten Kodes (des Kodes NT), welcher durch das erste Verzögerungselement 252a verzögert ist, das zweite Element von oben, CdNT(Lo + 1), repräsentiert die nächstfolgende Abtastung des gefilterten Kodes NT, welcher auch durch das erste Verzögerungselement 252a verzögert ist. Der Rest der ersten Spalte repräsentiert all die späteren Abtastungen des Kodes NT, welcher durch das erste Verzögerungselement 252a verzögert ist, bis zu der letzten oder Nth Abtastung CdNT(Lo + Ns), welche unten in der ersten Spalte der letzten Submatrix erscheint. Die nächste oder zweite Spalte der letzten Submatrix (nicht abgebildet) repräsentiert den gleichen Kode NT, welcher durch die Summe aus der Verzögerung des nächsten Verzögerungselements und all der bisherigen, akkumulierten Verzögerungen verzögert ist, welche im Falle von Spalte 2 durch die Summation der Verzögerungen von sowohl dem ersten als auch dem zweiten Verzögerungselement 252a und 252b von 2 repräsentiert werden. Die letzte oder ganz rechte Spalte in der letzten Submatrix von Matrix Xo repräsentiert den gleichen Kode NT, welcher durch die Summation von all den Verzögerungen 252 verzögert ist, einschließlich der letzten oder (M – 1)th Verzögerung der Verzögerungselemente von 2.
  • Von Block 324 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik der Kalibrierung über einen Logikknoten C zu einem Block 328, welcher die Konditionierung der Beobachtungsmatrix Xo mit Rauschen repräsentiert, um eine numerische Stabilität sicherzustellen (um eine Nicht-Konvergenz der mathematischen Verarbeitung zu eliminieren). Die Konditionierung mit Rauschen ist ferner notwendig, um die Lösung auf kleine Tabellenwerte einzugrenzen. Diese Eingrenzung eliminiert die Möglichkeit, ein nichtlineares Filter zu produzieren, welches das gewünschte Signal löscht. Die Konditionierung wird durch Addition des Rauschens zu den Elementen der Beobachtungs matrix Xo in der nachfolgenden Art und Weise ausgeführt. Ein bevorzugtes Verfahren für das Einbringen des Rauschens ist, die Beobachtungsmatrix Xo mit einer ebenso dimensionierten Matrix zu multiplizieren, in welcher jedes Element aus dem Wert Eins plus einer skalierten Zufallsvariable gebildet wird. Genauer ausgedrückt, die konditionierte Beobachtungsmatrix ist Xc = Xo(U + KoA), wobei U eine Einsmatrix der Dimension Ns mit (NT × M) ist, A eine Matrix aus Rauschabtastungen mit σ = 1 und einer Dimension Ns mit (NT × M) ist, und Ko eine Konditionierungskonstante ist, welche typischerweise Werte besitzt, welche zwischen 0,1 und 0,0001 liegen.
  • Die Logik fließt von Block 328 zu einem Block 330 gemäß der 3a, 3b, 3c, 3d, und 3e. Der Block 330 repräsentiert die Berechnung der Kovarianzmatrix R und des Wunschsignalvektors. Die Kovarianzmatrix R = (Xo H) (Xo), wobei Xo H die konjugiert-komplexe transponierte Matrix von Matrix Xo ist. Der Wunschsignalvektor d = [(d(1), d(2), ..., d(Ns)], wobei die eckige Klammer einen Vektor kennzeichnet, und das Wunschsignal den DAC-Fehler über der Bandbreite des bandbegrenzenden Filters 284BPF repräsentiert. Die Elemente des Vektors sind bestimmt durch d(n) = Σ8 m=–8 y(n)hd(n – m)
  • Von Block 330 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik der Kalibrierung zu einem Block 332, welcher die Fehlerfiltergewichtungen berechnet. Die Lösung wird als eine Standardlösung nach Weiner ausgeführt, wie dargestellt in Block 332. Der erste Schritt in der Verarbeitung gemäß Block 332 ist, Vektor P durch Multiplikation von Vektor d mit der konjugiert-komplexen Matrix von Matrix Xo zu berechnen. Der Vektor P repräsentiert die Querkorrelation zwischen dem Wunschsignalvektor und den Beobachtungen, welche durch Matrix Xo repräsentiert werden. Anschließend wird der Vektor We als das Produkt aus der inversen Matrix der Kovarianzmatrix R und dem Vektor P berechnet. Der Vektor We besitzt Elemente, welche Fehlerfilter-Koeffizienten umfassen, und in Sätzen entsprechend jedem Kodeindex angeordnet sind. Wie dargestellt in Block 332 gemäß der 3a, 3b, 3c, 3d, und 3e, entspricht der erste Satz von Koeffizienten, welcher von We10 bis We1M-1 reicht, den Fehlerfilterkoeffizienten von Kode 1 für jede von den akkumulierten Verzögerungen, welche wiederum jeder von den Verweistabellen entsprechen. Ein zweiter Satz von Elementen, We20 bis We2M-1, welche gleichermaßen den Fehlerfilterkoeffizienten von Kode 2 für jede von den akkumulierten Verzögerungen entsprechen, ist mit dem ersten Satz von Elementen verknüpft. Folglich entspricht jedes von den Elementen von Vektor We den Koeffizienten für eine von den Verweistabellen T1, T2 von Satz 256. Von Logikblock 332 gemäß der 3a, 3b, 3c, 3d, und 3e, fließt die Logik über einen Logikknoten D zu einem weiteren Entscheidungsblock 334, welcher die Auswahl von diesem einen der vorher identifizierten DAC-Kodiersysteme, nämlich Binär-System, Thermometer-System, oder Level-System, repräsentiert, wonach die Logik zu einem dazugehörigen einen von den Blöcken 336, 338, oder 340, entsprechend fließt.
  • Die Blöcke 336, 338, und 340 gemäß der 3a, 3b, 3c, 3d, und 3e, repräsentieren die Erzeugung der Verweistabellenwerte Tekm durch verschiedene Gleichungen, welche in den Blöcken dargestellt sind. Von jedem der Blöcke 336, 338, oder 340, fließt die Logik zu einem Block 342, welcher die Applikation der Verweistabellenwerte Tekm an geeigneten Speicherorten k, m in den Verweistabellen von Satz 256 von 2 repräsentiert, wobei k, m der Ort ist, welcher durch den Signalamplitudenwert k in Verbindung mit der Verzögerungsabzweiganzahl m innerhalb dieser Verweistabelle adressiert wird. Die eingerahmten Gleichungen gewährleisten die Umsetzung der Werte von Vektor We zu Werten in der Tabelle Tekm.
  • Der Block 344 gemäß der 3a, 3b, 3c, 3d, und 3e, repräsentiert die Operation des Analog-Digital-Umsetzers 210 von 2 zur Erzeugung von digitalen Signalen mit einer Echtzeitkorrektur von dynamischen DAC-Fehlern, indem die Verweistabellen von Satz 256 von 2 verwendet werden, welche mit den Werten befüllt sind, wie oben erklärt, um die korrigierten, digitalen Werte yc(n) = y(n) – yg(n) zu erzeugen, wobei yg(n) wie in Block 344 dargestellt bestimmt wird.
  • Die 8 umfasst zwei überlagerte graphische Darstellungen, wie in 4, welche den resultierenden Ausgang yc(n) darstellen, welcher durch den ADC 210 von 2 produziert wird, einschließlich einer nichtlinearen Filterkorrektur für sowohl statische als auch dynamische Fehler, wie oben beschrieben. In 8 wird das Signal, welches einem Umsetzer zugeführt wird, durch einen spitzen Höchstwert oder eine Spektrallinie innerhalb der Bandbreite des Sigma-Delta-Modulators repräsentiert, und diese Spektrallinie erscheint auf sowohl der oberen als auch der unteren graphischen Darstellung innerhalb der Bandbreite von 95 bis 105 MHz. Die obere graphische Darstellung repräsentiert das unkorrigierte Signal y(n), welches an dem Ausgangsport 219 des Multibit-Sigma-Delta-Modulators 216 von 2 erzeugt wird, und die untere graphische Darstellung repräsentiert das korrigierte Ausgangssignal yk(n) an dem Ausgangsport 250o des nichtlinearen Filterkorrekturmittels 250 von 2. Wie man sehen kann, verbessert das erfindungsgemäße Korrekturmittel in dieser Ausführungsform den Dynamikbereich um zirka 20 dB.
  • Andere Ausführungsformen der Erfindung sind für Fachleute offensichtlich. Beispielsweise wird, obwohl beschrieben wurde, dass die Verweistabellen T1 und T2 von Satz 256 Speicherelemente vom Typ ROM sind, auf sie nur lesend im Zusammenhang mit einer normalen Operation (Nicht-Kalibrieroperation) zugegriffen; die Verweistabellen sind vorzugsweise kontrollierbare Speicherelemente, wie zum Beispiel RAM, so dass das Kalibrierverfahren bei Erstinbetriebnahme oder zu jeder anderen Zeit schnell aufgerufen werden kann. Verschiedene Teile der Anordnung von 2 können in Form von Hardware, Firmware, oder Software ausgeführt sein. Obwohl bestimmte Operationsfrequenzen genannt wurden, ist die Erfindung nicht auf eine Operation bei diesen Frequenzen angewiesen, oder auf eine Operation bei höheren oder niedrigeren Frequenzen als jenen genannten Frequenzen, da der gewonnene Vorteil nicht nur von der Operationsfrequenz abhängt, sondern auch von anderen Faktoren, wie zum Beispiel von dem Design und der verwendeten Technologie bei jeder Hardware, welche mit dem Analog-Digital-Umsetzer verbunden ist. Obwohl beschrieben wurde, dass die Signale wechselweise den invertierenden oder nichtinvertierenden Eingangsports der Summierschaltungen zugeführt werden, erkennen Fachleute, dass der gleiche Effekt durch eine geeignete Auswahl der Polarität des zugeführten Signals in Verbindung mit der Beschaffenheit des Ports erzielt werden kann. In den Fällen, bei welchen Verweistabellen beschrieben sind, können dies ROM, PROM, RAM, oder dergleichen sein.
  • Folglich umfasst ein erfindungsgemäßer Analog-Digital-Umsetzer (210) zum Umsetzen analoger Eingangssignale in parallele digitale Form einen Multibit-Sigma- Delta-Modulator (16, 216), welcher einen Eingangsport (16i, 216i) umfasst, welchem die analogen Eingangssignale zugeführt werden, und welcher einen überabgetasteten digitalen parallelen Datenstrom an seinem Ausgangsport (16o, 216o) produziert. Das Ergebnis eines Sigma-Delta-Modulators (16, 216) ist von Fehlern überlagert, welche sowohl durch dynamische als auch durch statische Nichtlinearität verursacht werden. Ein nichtlineares Filterkorrekturmittel (250) ist mit dem Ausgangsport (16o, 216o) von Sigma-Delta-Modulator (16, 216) verbunden, um den parallelen digitalen Datenstrom aufzunehmen. Das nichtlineare Filterkorrekturmittel (250) erzeugt als Antwort auf den parallelen digitalen Datenstrom zumindest einen von Realteil und Imaginärteil (das heißt, den Realteil, den Imaginärteil, oder beide) einer Fehlerschätzung, um den einen (oder beide) von Realteil und Imaginärteil der Fehlerschätzung von äquivalenten Komponenten des parallelen digitalen Datenstroms zu subtrahieren. Diese Subtraktion produziert zumindest einen Realteil des parallelen digitalen Datenstroms, welcher hinsichtlich der Nichtlinearität korrigiert ist. Ein Filter (270) mit zumindest einer Tiefpasscharakteristik ist zur Aufnahme des einen von Realteil und Imaginärteil des parallelen digitalen Datenstroms angeschlossen, um die außerhalb des Nutzbandes liegenden Signalkomponenten davon zu entfernen. In einer Ausführungsform der Erfindung ist das Filter (270) mit einer Tiefpasscharakteristik ein Decimation-Filter.
  • In einer Ausführungsform der Erfindung erzeugt das nichtlineare Filterkorrekturmittel (250) weiter den anderen von Realteil und Imaginärteil, und subtrahiert sowohl den Realteil als auch den Imaginärteil der Fehlerschätzung von äquivalenten Komponenten des parallelen digitalen Datenstroms, um dadurch zusätzlich zu dem Realteil einen Imaginärteil des parallelen digitalen Datenstroms zu erzeugen.
  • In einer bevorzugten Ausführungsform der Erfindung umfasst das nichtlineare Filterkorrekturmittel (250) eine Abzweig-Verzögerungsleitung (252), welche mit dem parallelen Datenstrom (auf Signalpfad 219) gekoppelt ist, um eine verzögerte Abtastung des parallelen Datenstroms an zumindest einem Abzweig (254a) zu erzeugen. Eine Verweistabelle (T1 von Satz 256) ist mit dem Abzweig (254a) verbunden, um den Realteil und den Imaginärteil des geschätzten Fehlers der verzögerten Abtastung zu produzieren. Eine Summieranordnung (258, 260) ist mit dem parallelen digitalen Datenstrom und mit der Verweistabelle gekoppelt, um den Realteil und den Imaginärteil des geschätzten Fehlers von den entsprechenden Komponenten des parallelen digitalen Datenstroms zu subtrahieren.

Claims (8)

  1. Analog-Digital-Umsetzer zum Umsetzen analoger Eingangssignale in parallele digitale Form, wobei der Analog-Digital-Umsetzer umfasst: einen Multibit-Sigma-Delta-Modulator (216) mit einem Eingangsport, welchem die analogen Eingangssignale zugeführt sind, und mit einem Ausgangsport, welcher einen überabgetasteten digitalen parallelen Datenstrom abgibt, wobei beim Betrieb des Sigma-Delta-Modulators Fehler aufgrund sowohl dynamischer als auch statischer Nichtlinearität auftreten; ein Mittel (280) um ein Dynamikfehlererregungssignal dem Multibit-Sigma-Delta-Modulator zuzuführen, wobei das Dynamikfehlererregungssignal außerhalb des Nutzbandes liegt, und wobei seine Amplitude derart gewählt wird, dass der gesamte Dynamikbereich des Sigma-Delta-Modulators beansprucht wird; ein nichtlineares Filterkorrekturmittel (250), welches mit dem Ausgangsport des Sigma-Delta-Modulators verbunden ist, zur Aufnahme des parallelen digitalen Datenstroms, zum Erzeugen eines von Realteil und Imaginärteil einer Schätzung des Fehlers, und zum Subtrahieren des einen von Realteil und Imaginärteil der Schätzung des Fehlers von äquivalenten Komponenten des parallelen digitalen Datenstroms, um dadurch zumindest einen Realteil des parallelen digitalen Datenstroms zu erzeugen, welcher hinsichtlich der Nichtlinearität korrigiert ist, und um den Dynamikbereich des Sigma-Delta-Modulators zu verbessern; und ein Filter (251) mit zumindest einer Tiefpasscharakteristik, wobei das Filter angeschlossen ist, um den einen von Realteil und Imaginärteil des parallelen digitalen Datenstroms aufzunehmen, um außerhalb des Nutzbandes liegende Signalkomponenten davon zu entfernen.
  2. Analog-Digital-Umsetzer gemäß Anspruch 1, wobei das nichtlineare Filterkorrekturmittel (250) weiter den anderen von Realteil und Imaginärteil erzeugt, und sowohl den Realteil als auch den Imaginärteil der Schätzung des Fehlers von äquivalenten Komponenten des parallelen digitalen Datenstroms subtrahiert, um dadurch einen Imaginärteil des parallelen digitalen Datenstroms zusätzlich zu dem Realteil zu erzeugen.
  3. Analog-Digital-Umsetzer gemäß Anspruch 1, wobei das Dynamikfehlererregungssignal-Erzeugungsmittel für den Multibit-Sigma-Delta-Modulator einen Oszillator (282) umfasst.
  4. Analog-Digital-Umsetzer gemäß Anspruch 1, wobei das nichtlineare Filterkorrekturmittel umfasst: eine Abzweig-Verzögerungsleitung (252), welche mit dem parallelen digitalen Datenstrom gekoppelt ist, um eine verzögerte Abtastung des parallelen digitalen Datenstroms an mindestens einem Abzweig zu erzeugen; eine Verweistabelle (T1, T2), welche mit diesem Abzweig verbunden ist, um den Realteil und den Imaginärteil des geschätzten Fehlers dieser verzögerten Abtastung zu erzeugen; und ein Addiermittel (258), welches mit dem parallelen digitalen Datenstrom und der Verweistabelle gekoppelt ist, um den Realteil und den Imaginärteil des geschätzten Fehlers von den entsprechenden Komponenten des parallelen digitalen Datenstroms zu subtrahieren.
  5. Analog-Digital-Umsetzer gemäß Anspruch 1, wobei der Realteil und der Imaginärteil eine I-Komponente bzw. eine Q-Komponente umfassen.
  6. Verfahren zum Betrieb eines Analog-Digital-Umsetzers mit (a) einem Multibit-Sigma-Delta-Modulator mit einem Eingangsport, welchem die analogen Eingangssignale zugeführt werden, und mit einem Ausgangsport, welcher einen überabgetasteten digitalen parallelen Datenstrom abgibt, wobei beim Betrieb des Sigma-Delta-Modulators Fehler aufgrund sowohl dynamischer als auch statischer Nichtlinearität entstehen, und (b) einem nichtlinearen Filterkorrekturmittel, welches mit dem Ausgangsport des Sigma-Delta-Modulators verbunden ist, zur Aufnahme des parallelen digitalen Datenstroms, zur Erzeugung eines von Realteil und Imaginärteil einer Schätzung des Fehlers, und zum Subtrahieren des einen von Realteil und Imaginärteil der Schätzung des Fehlers von äquivalenten Komponenten des parallelen digitalen Datenstroms, um dadurch zumindest einen Realteil des parallelen digitalen Datenstroms zu erzeugen, welcher hinsichtlich der Nichtlinearität korrigiert ist, und um den Dynamikbereich des Sigma-Delta-Modulators zu verbessern, wobei das Verfahren nachfolgende Schritte umfasst: das Anwenden einer Filterung mit zumindest einer Tiefpasscharakteristik auf den einen von Realteil und Imaginärteil des parallelen digitalen Datenstroms, wobei die Filterung zur Entfernung von außerhalb des Nutzbandes liegenden Signalkomponenten des parallelen digitalen Datenstroms dient; das Anlegen eines sinusförmigen analogen Übungssignals an den analogen Eingangsport, wobei die Frequenz des Übungssignals außerhalb des Nutzbandes liegt, und wobei dessen Amplitude derart gewählt ist, dass der gesamte Dynamikbereich des Sigma-Delta-Modulators beansprucht wird; das Speichern eines Satzes von sequentiellen Abtastungen des Digitalsignals in einem Speicher; das Anwenden eines Modells der Fehler bei dem Sigma-Delta-Modulator, welches mathematische Operationen ausführt, durch welche die Verzögerungen und die Amplitudentransferfunktionen des nichtlinearen Filterkorrekturmittels bestimmt werden, mit dem Ziel, den Fehler zu reduzieren.
  7. Analog-Digital-Umsetzer gemäß Anspruch 1, wobei der Sigma-Delta-Modulator weiter einen vorwärts gerichteten Signalpfad umfasst, zum Bilden eines Resonanzzustandes, zum Abtasten und zum Quantisieren eines Differenzsignals, um den parallelen digitalen Datenstrom zu erzeugen, welcher das analoge Eingangssignal abbildet, und außerdem einen Rückführungssignalpfad umfasst, zum Erzeugen einer analogen Rekonstruktion des digitalen parallelen Ausgangssignals, zur Unterstützung bei der Erzeugung der Differenzsignale, wobei bei der analogen Rekonstruktion Nichtlinearitäten auftreten, welche einem Fehlersignal äquivalent sind, welches der analogen Rekonstruktion hinzugefügt ist, wobei das Fehlersignal mit Verzögerung durch den Sigma-Delta-Modulator kodiert wird; und wobei das nichtlineare Filterkorrekturmittel mit dem Ausgangsport des vorwärts gerichteten Signalpfades verbunden ist, um den parallelen digitalen Datenstrom und das kodierte, verzögerte Fehlersignal aufzunehmen, wobei das Filterkorrekturmittel eine Abzweig-Verzögerungsleitung mit mindestens einem Abzweig umfasst, welche mit dem Ausgang des vorwärts gerichteten Signalpfades verbunden ist.
  8. Analog-Digital-Umsetzer gemäß Anspruch 7, welcher weiter eine Addierschaltung umfasst mit einem nichtinvertierenden Eingangsport, welcher mit dem Ausgang des vorwärts gerichteten Signalpfades verbunden ist, und außerdem mit einem invertierenden Eingangsport, um ein Fehlersignal von dem parallelen digitalen Datenstrom zu subtrahieren.
DE69930442T 1998-06-10 1999-06-10 Korrektion von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters Expired - Fee Related DE69930442T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8871198P 1998-06-10 1998-06-10
US88711P 1998-06-10

Publications (2)

Publication Number Publication Date
DE69930442D1 DE69930442D1 (de) 2006-05-11
DE69930442T2 true DE69930442T2 (de) 2006-09-21

Family

ID=22212988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930442T Expired - Fee Related DE69930442T2 (de) 1998-06-10 1999-06-10 Korrektion von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters

Country Status (6)

Country Link
US (1) US6271781B1 (de)
EP (1) EP0964524B1 (de)
JP (1) JP2000224042A (de)
AU (1) AU3397399A (de)
DE (1) DE69930442T2 (de)
ES (1) ES2258827T3 (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076228B1 (en) * 1999-11-10 2006-07-11 Rilling Kenneth F Interference reduction for multiple signals
US6449569B1 (en) * 1998-12-11 2002-09-10 Cirrus Logic, Inc. Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals
US6583741B1 (en) * 1999-07-12 2003-06-24 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital (A/D) converter during operation of the A/D converter
FR2805940B1 (fr) * 2000-03-01 2002-05-31 France Telecom Systeme de correction du cna pour modulateur delta sigma
US6639537B1 (en) * 2000-03-31 2003-10-28 Massachusetts Institute Of Technology Highly linear analog-to-digital conversion system and method thereof
US6404369B1 (en) * 2000-09-29 2002-06-11 Teradyne, Inc. Digital to analog converter employing sigma-delta loop and feedback DAC model
FR2823619B1 (fr) * 2001-04-11 2003-06-27 Commissariat Energie Atomique Modulateur sigma-delta passe-bande et utilisations du molulateur sigma delta pour la conversion, la detection et la production de signaux
US6768435B2 (en) * 2001-11-13 2004-07-27 National University Of Singapore Bandpass sigma-delta modulator
US6587062B1 (en) * 2001-12-27 2003-07-01 Texas Instruments Incorporated Flexible interface circuit and method for delta sigma A/D converters
EP1324497B1 (de) * 2001-12-27 2004-09-29 STMicroelectronics S.r.l. Verfahren zur Selbstkalibrierung einer Frequenz einer Modulatorschaltung, und dieses Verfahren anwendende Schaltung
US6946983B2 (en) * 2002-04-26 2005-09-20 Telefonaktiebolaget L M Ericcson Digital-to-analog converter having error correction
SE523353C2 (sv) * 2002-04-26 2004-04-13 Ericsson Telefon Ab L M Digital-/Analogomvandlare med felkompensering
US7065166B2 (en) * 2002-12-19 2006-06-20 Texas Instruments Incorporated Wireless receiver and method for determining a representation of noise level of a signal
US6861968B2 (en) * 2003-01-21 2005-03-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation and noise filtering
US6961385B2 (en) * 2003-01-21 2005-11-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation chopper circuit timing to reduce noise
DE10305972A1 (de) * 2003-02-13 2004-09-02 Micronas Gmbh Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers
US6907374B1 (en) 2003-03-19 2005-06-14 Zilog, Inc. Self-calibrating sigma-delta analog-to-digital converter
US7894536B2 (en) * 2003-04-15 2011-02-22 Texas Instruments Incorporated Calibration model to mitigate data conversion errors
US6825786B1 (en) * 2003-05-06 2004-11-30 Standard Microsystems Corporation Associative noise attenuation
US6885323B2 (en) * 2003-06-27 2005-04-26 Optichron, Inc. Analog to digital converter with distortion correction
US7075468B1 (en) * 2003-10-14 2006-07-11 Lockheed Martin Corporation Wide-bandwidth, low-latency sigma-delta modulator
US7230553B2 (en) * 2003-12-31 2007-06-12 Teradyne, Inc. Parallel source/capture architecture
US7196647B2 (en) * 2004-01-16 2007-03-27 Cirrus Logic, Inc. Signal processing with look-ahead modulator noise quantization minimization
DE102004007207B4 (de) * 2004-02-13 2008-03-27 Albert-Ludwigs-Universität Freiburg, vertreten durch den Rektor Verfahren zur Charakterisierung von sowie zur automatischen Korrektur linearer Fehler in Analog-Digital-Wandlern
JP4621245B2 (ja) * 2004-03-25 2011-01-26 オプティクロン・インコーポレーテッド デジタル線形化システム
EP1728329A4 (de) * 2004-03-25 2007-03-28 Optichron Inc Nichtlineare filter reduzierter komplexität für die linearisierung eines anlog/digital-umsetzers
US6943717B1 (en) * 2004-09-30 2005-09-13 Texas Instruments Incorporated Sigma delta class D architecture which corrects for power supply, load and H-bridge errors
US20060217082A1 (en) * 2005-03-22 2006-09-28 Georg Fischer Shaping noise in power amplifiers of duplex communication systems
TWI303929B (en) * 2005-04-20 2008-12-01 Realtek Semiconductor Corp Application circuit and method for shaping noise
US7362247B2 (en) * 2005-05-06 2008-04-22 Agere Systems Inc. Digital correction of nonlinearity errors of multibit delta-sigma digital to analog converters
US7321325B2 (en) 2005-07-07 2008-01-22 Realtek Semiconductor Corp. Background calibration of continuous-time delta-sigma modulator
US7324028B2 (en) * 2005-09-23 2008-01-29 Realtek Semiconductor Corp. Self-calibrating continuous-time delta-sigma modulator
US7277032B2 (en) 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US8014879B2 (en) * 2005-11-11 2011-09-06 L&L Engineering, Llc Methods and systems for adaptive control
JP4774953B2 (ja) * 2005-11-28 2011-09-21 株式会社日立製作所 時間インターリーブａｄ変換器
US7221302B1 (en) * 2005-12-20 2007-05-22 Cirrus Logic, Inc. Delta-sigma modulator coefficient calibration method and apparatus
CN101416394B (zh) * 2006-03-31 2011-09-28 Nxp股份有限公司 用于a/d转换器的校准电路和方法
US7215270B1 (en) * 2006-04-10 2007-05-08 Intrinsix Corp. Sigma-delta modulator having selectable OSR with optimal resonator coefficient
US7446687B2 (en) 2006-10-27 2008-11-04 Realtek Semiconductor Corp. Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
FR2907987B1 (fr) * 2006-10-31 2009-01-23 Thales Sa Dispositif de boucle fermee d'asservissement et modulateur sigma-delta
US7545301B2 (en) 2006-12-05 2009-06-09 Electronics And Telecommunications Research Institute Multi-bit delta-sigma modulator
US8400338B2 (en) * 2006-12-29 2013-03-19 Teradyne, Inc. Compensating for harmonic distortion in an instrument channel
US20080158026A1 (en) * 2006-12-29 2008-07-03 O'brien David Compensating for harmonic distortion in an instrument channel
US20090085785A1 (en) * 2007-09-28 2009-04-02 Friedel Gerfers Digital-to-analog converter calibration for multi-bit analog-to-digital converters
US8106800B2 (en) * 2008-02-21 2012-01-31 Honeywell International Inc. Self-calibrating signal reconstruction system
WO2010013196A2 (en) 2008-07-28 2010-02-04 Nxp B.V. A method to linearize the output from an adc
GB2463879A (en) * 2008-09-25 2010-03-31 Ubidyne Inc Apparatus and method for the calibration of delta-sigma modulators of the continuous time, band pass, type.
US8803498B2 (en) * 2009-06-18 2014-08-12 Cirasys, Inc. System, apparatus and methods for controlling multiple output converters
DE102009034100B3 (de) 2009-07-21 2011-03-31 Austriamicrosystems Ag Integrierter Schaltkreis mit einer Signalverarbeitungsanordnung und Verfahren zur Signalverarbeitung
US8354947B2 (en) * 2010-09-08 2013-01-15 Mediatek Inc. Signal processing apparatus with sigma-delta modulating block collaborating with notch filtering block and related signal processing method thereof
US9262566B2 (en) * 2012-03-09 2016-02-16 The Mathworks, Inc. Fast simulation of a radio frequency circuit
US8842701B2 (en) * 2012-09-26 2014-09-23 Metanoia Communications Inc. LTE-advanced primary synchronization signal detection
US9543978B2 (en) * 2013-02-21 2017-01-10 Telefonaktiebolaget Lm Ericsson (Publ) Frequency selective circuit configured to convert an analog input signal to a digital output signal
WO2015048681A1 (en) * 2013-09-28 2015-04-02 The Trustees Of Columbia University In The City Of New York Circuits, methods, and media for providing delta-sigma modulators
DE102013021599B3 (de) 2013-12-19 2014-12-31 Wolfgang Klippel Anordnung und Verfahren zur Verminderung der nichtlinearen Verzerrung eines AD-Wandlers
JP6230417B2 (ja) * 2013-12-27 2017-11-15 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路および半導体集積回路
US9337874B1 (en) * 2014-12-18 2016-05-10 Intel IP Corporation High-speed digital signal processing systems
US10193585B2 (en) * 2017-02-17 2019-01-29 SiTune Corporation Tone removal for digital circuits
US10715250B2 (en) * 2017-05-01 2020-07-14 Teradyne, Inc. Calibrating non-linear data
EP3817234A1 (de) * 2019-10-28 2021-05-05 Nxp B.V. Sigma-delta-modulator, integrierte schaltung und verfahren dafür
US11522553B2 (en) * 2020-05-05 2022-12-06 Stmicroelectronics International N.V. Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
US11456750B2 (en) * 2020-11-12 2022-09-27 Mediatek Inc. Phase-locked loop circuit having linear voltage-domain time-to-digital converter with output subrange

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153593A (en) * 1990-04-26 1992-10-06 Hughes Aircraft Company Multi-stage sigma-delta analog-to-digital converter
US5257026A (en) * 1992-04-17 1993-10-26 Crystal Semiconductor, Inc. Method and apparatus for calibrating a multi-bit delta-sigma modular
CA2187478C (en) * 1995-10-10 2004-02-17 Wen Tong Co-channel interference reduction
US5778310A (en) * 1995-11-30 1998-07-07 Northern Telecom Limited Co-channel interference reduction

Also Published As

Publication number Publication date
DE69930442D1 (de) 2006-05-11
US6271781B1 (en) 2001-08-07
EP0964524A2 (de) 1999-12-15
ES2258827T3 (es) 2006-09-01
AU3397399A (en) 1999-12-23
EP0964524B1 (de) 2006-03-22
JP2000224042A (ja) 2000-08-11
EP0964524A3 (de) 2003-10-01

Similar Documents

Publication Publication Date Title
DE69930442T2 (de) Korrektion von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters
DE4311259C2 (de) Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung
DE69919185T2 (de) Korrektur nichtlinearer ausgangsverzerrung in einen delta-sigma d/a-wandler
DE4237082C2 (de) Digital/Analog-Konverter mit integriertem Kalibriersystem und Kalibrierverfahren
DE4127096C2 (de) Gleichspannungs-Kalibriereinrichtung für einen Digital/Analog-Wandler
DE69736546T2 (de) Verfahren und Gerät zum Messen der Wellenformqualität von CDMA-Signalen
DE69630461T2 (de) Digitale eichung eines transceivers
DE4127078A1 (de) Phasenentzerrer fuer einen digital/analog-wandler
DE602005000367T2 (de) Digitale Frequenzaufwärtskonversionsschaltung
DE102005025676B4 (de) Verfahren zum Erzeugen eines Systems für eine Repräsentation eines elektrischen Netzwerks und Verwendung des Verfahrens
DE102008010962B4 (de) Subharmonische Spiegelunterdrückung in Digital/Analog-Umwandlungssystemen
DE102005039684A1 (de) Abtastratenverdopplung unter Verwendung von wechselnden ADCS
DE4218533A1 (de) Schaltkondensator-schaltkreis mit chopperstabilisiertem verstaerker
DE102008048908A1 (de) Kalibrierung eines Digital-Analog-Wandlers für Mehrbit-Analog-Digital-Wandler
DE102005044134A1 (de) Verfahren zum Korrigieren periodischer Abtastfehler
DE10392666T5 (de) Vorverzerrungs-Steuerung
DE60002437T2 (de) Signalverarbeitungsvorrichtung
DE102006003282B4 (de) Verfahren zum Bestimmen und Verfahren zum Kompensieren einer Kennlinie eines A/D-Wandlers, Schaltungsanordnung zum Bestimmen einer solchen Kennlinie bzw. A/D-Wandler-Schaltungsanordnung
WO2004068703A1 (de) Vorrichtung und verfahren zur digitalen pulsweiten-modulation
DE2619308A1 (de) Signalverarbeitungsschaltungen
DE60015958T2 (de) Digital-analog-wandlerschaltung
DE60205297T2 (de) Verfahren und Vorrichtung zur Erzeugung eines Zufallssignals mit kontrolliertem Histogramm und Spektrum
DE102016103995B4 (de) Spektral geformtes Zufallssignal
DE69531088T2 (de) Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung
DE60010389T2 (de) Verfahren und Anordnung zur Wandlung eines Analogsignals in ein Digitalsignal mit automatischer Verstärkungsregelung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee