CN101416394B - 用于a/d转换器的校准电路和方法 - Google Patents
用于a/d转换器的校准电路和方法 Download PDFInfo
- Publication number
- CN101416394B CN101416394B CN200780011897.6A CN200780011897A CN101416394B CN 101416394 B CN101416394 B CN 101416394B CN 200780011897 A CN200780011897 A CN 200780011897A CN 101416394 B CN101416394 B CN 101416394B
- Authority
- CN
- China
- Prior art keywords
- digital
- circuit
- filter
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种模数转换电路,包括第一数字噪声消除滤波器(16),配置用于提供信号以消除来自模数转换输出信号的量化噪声。在校准阶段,第二数字噪声消除滤波器(26)具有与所述第一数字噪声消除滤波器(16)的输入耦合的输入。将相互不同的具有至少一个滤波器系数的集合编程至所述第一和第二数字噪声消除滤波器(16,26)。计算使用来自所述第一和第二数字噪声消除滤波器(16,26)的信号获得的数字输出信号的平均大小示值之差,所述第一和第二数字噪声消除滤波器(16,26)使用了了相同的输入信号。根据平均大小示值之差调整对具有至少一个滤波器系数的集合的更新。
Description
技术领域
本发明涉及一种电路,所述电路包括模数转换电路和操作这种电路的方法。
背景技术
校准是模数转换电路的重要方面。由于诸如制造扩展、温度影响和老化等因素,这种电路模拟侧的电路参数会改变。以不同的参数值,针对相同的模拟信号会产生不同的数字转换结果。在sigma delta模数转换器中可以观察到参数值变化的影响的示例。在这种电路中,参数变化导致频谱上量化噪声分布的变化。
这种针对校准的需要在MASH(多阶噪声整形)sigma delta转换器中尤其显著,所述MASH sigma delta转换器的操作依靠多个模数转换器电路的模拟电路参数之间存在的确定关系。为了减少对这种关系的依赖,MASH sigma delta转换器一般提供某种形式的电路内校准,其中调整特定数字信号处理参数,这影响了所转换信号的数字后处理,以解释不同的模数转换电路的所观察的行为。
一种形式的校准实施方式涉及对数字转换电路施加预定测试信号,以及选择数字电路以确保在数字信号处理之后对测试信号的响应与所需的信号相对应。US专利号6,873,281和6,873,281公开了这种电路。然而,产生和施加测试信号的需求使这种电路的设计复杂化,并增加了成本。
另一个不需要预定测试信号的校准包括具有必须进行校准的模数电路的高精度附加模数转换电路。这在例如A.Larsson以及S.Sonskusale,xxx所著的名为“A background calibration scheme for pipelined ADC includingnon-linear operational amplifier gain and reference error correction”的文章中进行了公开。在这种情况下,可以使用针对来自两个模数转换电路的相同模拟信号的测量的比较来选择数字电路参数。然而,附加高精确模数转换 电路增加了电路成本。此外,电路必须临时停止处理正常的信号以施加测试信号。
在另一实施例中,在校准期间,通过提供附加模数转换电路以保持电路的可操作性,这临时取代了施加测试信号的模数转换电路。这种方法在IEEE transactions on circuits and systems II:Analog and digital signalprocessing Vol.47,No72000年7月(621-628页)中Gert Cauwenberghs andGabor C.Temes所著的“Adaptive Digital Correction of Analog Errors inMASH ADC’s-Part I:Off-line and Blind On-line Calibration”中进行了描述。然而,需要产生和施加测试信号仍然使这种电路的设计复杂化,并增加它们的成本。
另一种解决方案是利用噪声信号来执行校准。这在出版在IEEEJournalof Solid-state circuits Vol.39,No12,2004年12月,2152-2160页的Lucien J.Breems,Robert Rutten和Gunnar Wetzker所著的“A cascaded continuoustime Sigma Delta Modulator with67dB dynamic range in10Mhz bandwidth”中进行了描述。
Breems等描述了具有第一和第二sigma delta级的sigma delta模数转换器。第一级执行输入信号的模数转换,以及第二级执行代表第一级量化误差的模拟信号的模数转换。根据第二级的数字输出信号得到与第一级的数字输出信号相加的校正信号。通过将数字滤波操作应用到第二级的数字输出信号获取该校正信号。
选择数字滤波操作的参数,从而在来自第一级的信号和校正信号的所产生的和中,使相关频带中的量化噪声最小化。最小化噪声的参数集合依据两个级的模拟电路参数。使用校准测量选择该参数集合,其中sigma delta模数转换器的整体输入被短路。这在输出时产生数字噪声信号。选择数字滤波参数以在预定相关频带中使该噪声信号的功率最小化。
该电路的一个问题是它花费很长时间来选择数字滤波的参数。如果使用短时间隔来测量噪声功率,则所产生的功率测量受噪声影响,这使数字滤波器的参数接近最佳值十分困难。可以通过更长的时间间隔对功率求平均来减少功率测量中的噪声,但这增加校准所需要的时间。
发明内容
尤其,本发明的目的是提供实现形式校准(form calibration)的模数转换电路,其中,使用噪声用于选择电路参数,以及需要更少的时间来选择电路参数。
提供了一种电子电路,包括:具有模拟输入和数字输出的模数转换电路;耦合在模拟输入和数字输出之间的第一数字噪声消除滤波器,用于消除来自模数转换信号的噪声;第二数字噪声消除滤波器,配置为耦合在第一数字噪声消除滤波器和另一数字输出之间;控制电路,配置为通过将彼此不同的、具有至少一个滤波器系数的各个集合设置到第一和第二数字噪声消除滤波器中,并计算利用相同输入信号获得的在数字输出和另一数字输出处的信号值的方差之间的差,来执行噪声消除的校准;以及依据所述方差之间的差,针对正常操作来选择具有至少一个滤波器系数的集合。这里,通过:对于公共信号应用将利用相互不同的具有至少一个滤波系数的集合进行编程的第一和第二噪声消除滤波器,以及计算通过使用第一和第二噪声消除滤波器、应用噪声消除而获得的信号的方差之间的差(或更一般地,所获得的信号的平均(例如求和)大小(例如绝对值或平方)之差)来执行校准。这里所使用的术语“平均大小之差”包括通过对大小之差求平均(例如求和)所计算得到的数字、以及通过减去大小的平均所获得的数字。依据平均大小之差选择针对正常操作的具有至少一个滤波系数的集合。
值之差表明方差中的梯度。当值之差是零、或接近零时,发现具有至少一个系数的最优集合。优选地,使用值之差执行连续的搜索循环。通过针对相同信号并行使用具有不同系数的多个噪声消除滤波器,不需要使用长期的求平均时段来消除信号对于示值的平均之差的影响。
在一个实施例中,模数转换电路包括sigma delta转换器,并且使用第一噪声消除滤波器,根据sigma delta转换器的数字化量化误差获取sigma delta转换结果的校正。
在一个实施例中,提供了一种正交调制电路,其中将一个正交分支的噪声消除滤波器临时应用到来自与另一个分支的信号,以选择该分支的滤波系数,其中正交分支的噪声消除滤波器与另一分支的噪声消除滤波器并行。因而,不需要另外的噪声消除滤波器,确定平均大小之差。
附图说明
结合附图,根据示例性实施例的描述,本发明的这些和其它目的和优点将变得显而易见。
图1示出了模数转换电路。
图2示出了校准配置。
图3示出了正交信号处理电路。
具体实施方式
图1示出了模数转换电路,包括第一sigma delta转换器10、第二sigmadelta转换器12、耦合电路14、噪声消除滤波器16以及输出电路18。该电路具有与第一sigma delta转换器10耦合的模拟输入11,以及通过输出电路18与第一sigma delta转换器10耦合的数字输出17。数字输出17可以与处理所产生的信号的另一电路(未示出)耦合。第一sigma delta转换器10通过耦合电路14与第二sigma delta转换器12的输入耦合。第二sigmadelta转换器12的输出通过噪声消除滤波器16与输出电路18的校正输入耦合。
第一sigma delta转换器10包括减法器100、循环滤波器102、采样电路104以及量化器106的一系列装置。此外,sigma delta转换器10包括从量化器106的输出耦合至减法器100的减法输入的数模转换电路108。可以理解,第一sigma delta转换器10的所示组件主要表示sigma delta转换器执行的功能的功能性说明。在实践中,子电路可以实现这些功能的组合。在一个实施例中,量化器106是单比特量化器,所述量化器只是将它的输入信号与参考电平比较。在另一个实施例中,量化器106可以是具有多比特输出的模数转换电路,用于执行从模拟信号到多比特数字的转换。相对应地,数模转换电路108可以仅是具有二进制输出的电路,或具有多比特数字输入的电路,用于执行从多比特数字到相对应的模拟电平的转换。
第一sigma delta转换器10的操作是传统的:减法器100形成来自模拟输入11的输入信号与根据来自量化器106的先前产生的数字而形成的模拟信号之间的模拟差信号。循环滤波器102对由此产生的差信号进行滤波。采样电路104在采样时钟信号的控制下对滤波后的信号进行采样。量化器106将采样后的信号转换为下一个数位。众所周知,通过循环滤波器102将由于量化器106的低分辨率精度而导致的量化噪声整形至与进一步处理不相关的频带。
输出电路18包含延迟电路180、加法器182以及抽取单元184的一系列装置。延迟电路180用于补偿噪声消除滤波器16造成的时延。加法器182将校正与来自第一sigma delta转换器10的数字相加,以及对所校正的 结果进行滤波并进行二次采样,以在数字输出17处形成数字输出信号。
耦合电路14包括数模转换器140和减法器142。数模转换器140具有与量化器106的输出相耦合的输入。减法器142具有与采样电路104的输入和数模转换器140的输出相耦合的输入。因而,减法器142产生表示由采样电路104、量化器106和数模转换器140所产生的误差的模拟差信号。
第二sigma delta转换器12与第一sigma delta转换器类似,具有减法器120、循环滤波器122、采样电路124、量化器126以及数模转换电路128。第二sigma delta转换器12的输入与耦合电路14的减法器142的输出相耦合,以及第二sigma delta转换器12的输出与噪声消除滤波器16的输入相耦合。
噪声消除滤波器16被设计用于产生用来校正第一sigma delta转换器10产生的误差的输出信号。
误差如下所示。由于在量化器106输出处的量化误差Q1(s),所以通过来自第一sigma delta转换器10的输入信号X(s)的贡献(contribution)X(s)U1(s)加上量化噪声来确定第一sigma delta转换器10的输出信号Y1(s)。在第一sigma delta转换器12的输出信号Y1(s)中的量化噪声可以表示为
Q1(S)(1-U1(S))
这里U1(s)是第一sigma delta转换器10的传递函数,可以根据U1(s)=L1(s)/(1+L1(s)),以循环滤波器102的传递函数L1(s)来表示。
类似关系式适用第一sigma delta转换器12的第二的输出信号Y2(s),(其中量化误差Q1(s)取代输入信号X(s)作为输入信号),以及传递函数L2(s)和U2(s)。
噪声消除滤波器16的输出信号是H(z)*Y2(z)。这里是噪声消除滤波器16的传递函数,以及使用复数“z”而不是频率“s”来表示噪声消除滤波器16的信号处理的离散性质。针对基带频率,抽取滤波器184是透明的,并且结果输出电路18针对基带频率产生输出信号
Y1(z)+H(z)*Y2(z)。
在适当选择传递函数H(z)的情况下,可以使第一sigma delta转换器10的输出信号Y1中的量化噪声最小化。原则上,这需要:
H(z)=-(1-U1(z))/U2(z)。
当循环传递函数L1(z),L2(z)是多项式N1(s)、N2(s)、D1(s)以及D2(s)的比N1(s)/D1(s)和N2(s)/D2(s)时,这等于
H(z)=-D1(z)*(D2(z)+N2(z))/N2(z)*(D1(z)+N1(z)),
或者,如果可以假定(D1(z)+N1(z))等于(D2(z)+N2(z)),则
H(z)=-D1(z)/N2(z)。
在这种情况下,使用具有与D1(z)相对应的系数的FIR滤波器以及具有与N2(z)相对应的系数的递归IIR滤波器,可以实现噪声消除滤波器16。如果上述假设无效,则理想地需要具有更多系数的滤波器。
应该注意,噪声消除滤波器16的最佳滤波器系数取决于模拟循环滤波器102、122的参数。这出现一个问题。不能制造模拟循环滤波器,从而这些参数预定具有有着无限精度的值。尽管可以设计电路实现平均特定参数值,但是具体电路中的实际值会偏离平均数。因此,期望提供校准电路。
图2示出了具有校准电路的电路。该电路包含如图1中所有的元件,还具有控制电路20、输入开关22、另一噪声消除滤波器26以及另一输出电路28。输入开关22在输入11前耦合。另一输出电路28接收来自第一sigma delta转换器10的数字输出的输入,以及来自第二sigma delta转换器12的校正信号,后者通过另一噪声消除滤波器26。控制电路20具有与输出电路28和另一输出电路18的输出耦合的输入、以及具有与开关22、噪声消除滤波器16和另一噪声消除滤波器26的控制输入耦合的输出。
控制电路20用于调整噪声消除滤波器16的滤波器参数,从而实现最佳的噪声消除。可以将控制电路20切换至正常操作模式,以及切换至校准模式。在正常操作模式中,控制电路20切换输入开关22,以允许输入信号传递至模拟输入11。在校准模式中,控制电路20将电路切换至校准状态,其中输入开关22使第一sigma delta转换器12的输入11短路。这具有如下效果:电路会空闲,产生表示零模拟输入以及量化和热噪声的信号。
在校准模式中,控制电路20将噪声消除滤波器16和另一噪声消除滤波器26的滤波器系数设置至相应的系数集合。控制电路20在集合之间引 进微小差异(即使输入信号相同),以及相同的转换信号Y2(z)用作噪声消除滤波器16、26的输入。因而,将会从来自第二sigma delta转换器12的输出信号的滤波中产生细微不同的校正信号。接下来,控制电路20输入根据相同信号Y2(z)、使用细微不同的滤波器设置获得的来自输出电路18和另一输出电路28的输出信号。控制电路20计算这些结果的平方,以及对每个输出电路18、28的这些平方求和。最后得到的和表示两个信号的方差(variance),将这些方差进行互相比较。可选地,控制电路20从不同的输出电路18、28中减去这些平方并将这些差相加。这针对总和需要更少的比特。选择用于总和的采样数足够大,从而针对随机可能的输入信号在方差之差中的所预测的误差(正)在下面要提到的阈值之下。应该注意,求和是平均的一种形式(在严格的意义上,求和可以包含针对总和中项的数量使总和归一化,但用在这里,平均也指在没有这种归一化的情况下的求和)。
当滤波器系数在噪声消除滤波器16的最佳值左右时,方差之差会是零、或接近零,所以最佳值将是两个滤波器系数值的平均。当滤波器系数与最佳值之间有一定距离时,系数的集合之间相同的差将导致输出信号方差之间更大的差。
因此,控制电路20方差之差的大小与阈值进行比较。当系数集合足够接近最佳集合时,在会产生系数集合之间的给定差的方差之间的预测差之上选择阈值。当系数集合不足够接近最佳集合时,在产生系数集合之间的给定差的方差之间的预测差之下选择阈值。如果方差之间的差的大小小于阈值或等于阈值,则控制电路返回正常模式。在校准期间噪声消除滤波器16的滤波器系数可以从最后一个值保持不变,但是在一个实施例中,当切换至正常模式时,控制电路20将噪声消除滤波器16的滤波器系数设置为最后两个集合的系数的平均数,以进一步优化噪声消除。
如果方差之差大于阈值,则控制电路20针对噪声消除滤波器16、26选择一对新的几乎相等的系数的集合,并重复先前的步骤。阈值的使用只是终止针对系数值的搜索的方法的一个可能的实施例。在可选实施例中,以预定次数简单重复步骤。设置该预定数大于达到阈值所需重复的平均数。通过尝试增加的次数直到在许多测试中发现产生低于阈值的差的次 数,可以容易地发现适合的预定数字。已经发现重复所需次数没有很大变化。在预定次数的重复结束时,选择来自步骤最后或倒数第二的重复的最后或倒数第二的系数的集合,以作它用。在实践中,当搜索在预定数量的循环中汇合时,这些系数集合与来自早期重复的系数集合是相同的。
控制电路20可以使用用于选择噪声消除滤波器16、26的新的系数集合的各种方法中的任何一个。例如,可以通过最小化质量标准的梯度,使用从估计最佳模型参数领域获知的技术,因为可以使用搜索使用所计算梯度的函数的最大或最小值的另一示例已知方法,其中方差之差是梯度的一部分。在简单的实施例中,再用产生最低方差的系数集合,以及以与产生最高方差的系数集合相比的相反方式,产生不同于再用集合的另一个集合。在另一个实施例中,使用两个方差来预测系数集合和方差之差之间的线性关系,以及使用使该线性产生零方差的系数集合的周围的新的系数集合。
在一个实施例中,噪声消除滤波器16、26仅具有一个独立可变系数(或多个系数,所述系数的值取决于单个控制值),在方差之差降到阈值之下前,或可选地,在选择系数集合的重复的预定次数之后,每次可以通过针对独立系数(或控制参数)选择新值来选择每对新的系数集合。在该实施例中,在噪声消除滤波器16、26中系数集合之差与独立系数(或控制参数)的值之差相对应。
在另一个实施例中,噪声消除滤波器16、26具有多个独立可变系数。在该实施例中,控制电路20优选地连续使用噪声消除滤波器16,26中系数集合之间的不同差矢量,从而计算方差间连续的差。在该实施例中,控制电路20优选地顺着连续不同的矢量改变差集合,直到方差之差下降到阈值之下,或直到执行预定数量的更新。例如,可以使用来自模型参数估计理论的技术来选择连续矢量,或可以使用用于搜索多个自变量的函数的最大最小值的基于已知梯度的搜索技术来选择连续矢量。
尽管已示出其中使用方差(平方和)作为确定是否已经获得最佳系数集合的方法的示例,但是可以理解,可选地可以使用其它方法,例如来自输出电路18、28的输出信号绝对值的和之差,输出信号更高功率,或诸如随着输出信号增加的绝对值而增加并针对更大值而饱和的饱和函数的 输出的其它函数。
可以理解,因为在噪声消除滤波器16、26和输出电路18、28中同时使用相同的信号,所以所描述的技术不需要来自sigma delta转换器10、12的信号的存储和再现,或将所存储的测试信号应用到输入11。因为将相同的信号应用到噪声消除滤波器16、36,所以对随机信号使用的影响以相同的方式极大地影响两个滤波器,从而根据方差之差大部分消除了这些随机信号的影响。这意味着可以使用相对较短的噪声数量估计时间。
图3示出了正交转换电路,包括本地振荡器30、一对混频器32、模数转换电路33、输出电路18、38、噪声消除滤波器16、36、控制电路20以及另一电路39。每个混频器32接收来自信号输入和本地振荡器30的相应正交输出信号的输入。混频器32具有与模数转换电路33耦合的输出,所述模数转换电路33每个可以包括如图1所示的第一和第二sigma delta转换器以及耦合电路。每个模数转换电路33具有与相应输出电路18、38相耦合的一对输出,其中一个输出经由相应的噪声消除滤波器16、36。输出电路18、38的输出与另一电路39耦合,所述另一电路39配置用于在正常操作期间执行数字信号的另一处理。
此外,所述电路包括数字多路复用器34、35,所述数字多路复用器34、35一个在模数转换电路33和输出电路18、38之间耦合,另一个在模数转换电路33和噪声消除滤波器16、36之间耦合。设置多路复用器34、35,以在控制电路20的控制下(通过为了清楚而没有示出的多路复用控制连接)在三种模式之间进行切换。在第一种模式中,第一模数转换电路33具有与第一输出电路18耦合的第一输出,以及通过第一噪声消除滤波器16与第一输出电路18的校正输入耦合的第二输出。在第一模式中,第二模数转换电路33具有与第二输出电路38耦合的第一输出,以及通过第二噪声消除滤波器36与第二输出电路38的校正输入耦合的第二输出。
在第二模式中,第一模数转换电路33具有与第一和第二输出电路18、38耦合的第一输出,以及分别通过第一和第二噪声消除滤波器16、36与第一和第二输出电路18、38的校正输入耦合的第二输出。除了第二模数转换电路33取代了第一模数转换电路33之外,第三模式与第二模式类似。
在操作中,在正常操作期间,电路在第一模式中操作。在校准阶段, 控制电路20首先将电路从第一模式切换至第二模式,以针对第一噪声消除滤波器16选择滤波器系数(正如图2的上下文中所描述的)。然后,控制电路20存储所选择的系数集合,并将电路切换至第三模式。在第三模式中,控制电路20针对第二噪声消除滤波器36选择滤波器系数(正如图2的上下文中所描述的)。接下来控制电路20将噪声消除滤波器16、36的系数设置为所选择的集合,并将电路返回第一模式。
优选地,在第二和第三模式期间,将第一和第二模数转换电路33的输入分别短路,从而在校准期间相关模数转换电路33空闲。在一个实施例中,第一和第二模数转换电路33包含图1中所示的第一和第二sigmadelta转换器以及耦合电路。可以理解,图3的实施例具有以下优势:不需要另一的噪声消除滤波器或输出电路来最优化滤波器系数。
应该理解,已通过示例描述了已描述的实施例。各种变化都是可能的。例如,不使用两个sigma delta转换器10、12以及耦合电路14,可以使用与相应的耦合电路耦合的多于两个sigma delta转换器的级联,输出信号是来自这些sigma delta转换器的输出信号的总和,通过相应噪声消除滤波器进行滤波。在这种情况下,使用细微不同的滤波器从相同的信号中获得具有方差对之差的类似校准技术。在这种情况下,可以使用利用所有sigmadelta转换器获得的方差之差,共同调整所有噪声消除滤波器的系数。可选地,可以连续地针对噪声消除滤波器调整连续噪声消除滤波器的系数,用于连续地更高阶的校正,使用不同的系数获得的方差对只用于最优化下的噪声消除滤波器。
此外,尽管已示出对图1的转换电路的特定类型的应用,但是可以理解,可以将类似校准技术应用到任何其它模数校正电路中针对量化噪声消除滤波器的系数选择。通过将当前信号施加到具有细微不同系数的两个噪声消除滤波器,计算所产生的输出信号的方差之差,以及调整滤波器系数,直到方差之差下降到阈值之下,或直到已经执行预定次数的更新循环,可以确保可以选择系数的最佳集合。
优选地,在搜索滤波器系数期间,将数模转换器的输入短路。这确保输出处的信号完全归因于量化噪声。然而,可以在校准期间在输入处使用其它信号。例如可以使用恒定的非零信号。当选择针对不同噪声消除滤波 器的同时使用的滤波器系数集合之差,从而滤波器针对DC信号产生相同的响应时,这不影响搜索最佳系数。类似地,当同时使用的滤波器系数集合之差不产生针对该信号的不同响应时,可以在输入处使用诸如带宽受限信号之类的时变信号。
尽管已经示出其中并行使用两个噪声消除滤波器以计算方差之间的一个差的实施例,但是应该理解可以并行使用多个噪声消除滤波器。在这种情况下,可以计算方差间更多数量的差。例如可以使用该更多数量的差选择滤波器系数更新的矢量,以搜索过滤器系数的最佳集合,或选择将更新哪一个过滤器系数作为搜索中的下一步。此外,在这种情况下不必使用在正常操作中使用的噪声消除滤波器作为在校准中使用的多个噪声消除滤波器中的一个。
在一个实施例中,执行了一次校准(例如在制造之后),之后将所选择的系数存储在电路中(例如在非易失性存储器中)。在另一个实施例中,在每次针对电路重置(包括启动)执行校准。在另一个实施例中,在操作期间规律地执行校准。不必立即执行对系数最佳集合的完全搜索。可选地,可以执行被正常操作的时间间隔中断的方差之差的不同测量。这减少了正常操作需要中断的时间的最大持续时间。这也具有调整(adaptation)可以成为逐渐改变的电路参数的优势。可以在例如接收已知与方差之差的测量相兼容的输入信号的一部分期间执行校准、或方差之差的单独测量。
尽管示出控制电路20作为专门用于更新系数的独立电路,但是可以理解在实践中可以使用也执行其它功能的通用电路。在一个实施例中,使用可编程电路,以用于执行最佳系数集合的搜索的程序进行编程。
Claims (12)
1.一种电子电路,包括:
具有模拟输入(11)和数字输出(17)的模数转换电路;
耦合在模拟输入(11)和数字输出(17)之间的第一数字噪声消除滤波器(16),用于消除来自模数转换信号的噪声;
第二数字噪声消除滤波器(26),配置为耦合在第一数字噪声消除滤波器(16)和另一数字输出之间;
控制电路(20),配置为通过将彼此不同的、具有至少一个滤波器系数的各个集合设置到第一和第二数字噪声消除滤波器(16,26)中,并计算利用相同输入信号获得的在数字输出和另一数字输出处的信号值的方差之间的差,来执行噪声消除的校准;以及依据所述方差之间的差,针对正常操作来选择具有至少一个滤波器系数的集合。
2.如权利要求1所述的电子电路,包括与模拟输入(11)耦合的切换电路(22),
所述控制电路(20)设置为控制所述切换电路(22)在校准期间将有噪声的标称恒定的模拟信号施加到零模拟输入(11)。
3.如权利要求1所述的电子电路,其中所述模数转换电路包括:
sigma delta转换器(10);
与所述sigma delta转换器(10)耦合的误差转换电路(12),用于将所述sigma delta转换器(10)的量化误差数字化,所述误差转换电路(12)具有与第一数字噪声消除滤波器(16)的输入耦合的输出;
输出电路(18),耦合在sigma delta转换器(10)的输出和数字输出(17)之间,所述输出电路(18)具有与所述第一数字噪声消除滤波器(16)的输出耦合的校正输入。
4.如权利要求3所述的电子电路,包括另一输出电路(28),所述另一输出电路(28)具有与所述sigma delta转换器(10)的输出耦合的输入、与第二数字噪声消除滤波器(26)的输出耦合的校正输入、以及与所述另一数字输出耦合的输出。
5.如权利要求4所述的电子电路,其中所述输出电路(18)和所述另一输出电路(28)的各自均包括抽取滤波器和子采样单元(184)。
6.如权利要求1所述的电子电路,其中所述控制电路(20)配置为执行重复的循环,每个循环包括:将滤波器系数集合中的彼此不同的各个集合对设置到所述第一和第二数字噪声消除滤波器(16,26)中,并计算信号值的方差之间的差,
所述控制电路(20)配置为在连续的循环中调整滤波器系数集合,直到方差之间的差下降到阈值之下。
7.如权利要求1所述的电子电路,其中所述控制电路(20)配置为执行重复的循环,每个循环包括:将彼此不同的滤波器系数集合中的各个集合对设置到所述第一和第二数字噪声消除滤波器(16,26)中,并计算信号值的方差之间的差,
所述控制电路(20)配置为在预定的次数内,在连续的循环中调整滤波器系数集合,因此,切换操作具有最后或倒数第二确定的利用了操作输入信号的滤波器系数集合。
8.如权利要求1所述的电子电路,包括正交解调电路,具有用于数字化各个正交信号分量的第一和第二分支,所述第一分支包括模数转换电路(33)以及第一数字噪声消除滤波器(16),所述第二分支包括另一模数转换电路(33),
所述控制电路(20)配置为在操作的正常模式和校准模式之间切换电子电路,在所述操作的正常模式中,所述第二数字噪声消除滤波器(26)与所述另一模数转换电路(33)耦合,用于消除噪声;在所述校准模式中,所述第二数字噪声消除滤波器(26)与所述模数转换电路(33)耦合,用于确定方差之间的差。
9.一种用于操作模数转换电路的方法,所述方法包括:
提供第一数字噪声消除滤波器(16),所述第一数字噪声消除滤波器(16)配置为提供信号以消除来自模数转换输出信号的量化噪声;
启动校准阶段,其中使用第二数字噪声消除滤波器(26),所述第二数字噪声消除滤波器(26)的输入与所述第一数字噪声消除滤波器(16)的输入耦合;
将相互不同的具有至少一个滤波器系数的集合设置到所述第一和第二数字噪声消除滤波器(16,26)中;
计算使用来自所述第一和第二数字噪声消除滤波器(16,26)的信号而获得的数字输出信号的方差之间的差,所述第一和第二数字噪声消除滤波器(16,26)使用了相同的输入信号;
根据方差之间的差,调整对具有至少一个滤波器系数的集合的更新。
10.如权利要求9所述的方法,包括在校准期间将有噪声的标称恒定的模拟信号施加到零模拟输入。
11.如权利要求9所述的方法,包括通过执行连续循环搜索滤波器系数的最佳集合,每个循环包括:将彼此不同的具有至少一个滤波器系数的集合的各个集合对设置到所述第一和第二数字噪声消除滤波器(16,26)中;以及计算使用来自所述第一和第二数字噪声消除滤波器(16,26)的信号而获得的数字输出信号的方差之间的差,所述第一和第二数字噪声消除滤波器(16,26)使用了相同的输入信号。
12.如权利要求9所述的方法,包括:
使用具有第一和第二分支的正交解调电路,所述第一分支包括所述模数转换电路(30),所述第二分支包括另一模数转换电路(33);
在正常操作模式和校准模式之间切换所述正交解调电路,在所述正常操作模式中,所述第二数字噪声消除滤波器(26)操作来消除所述第二分支中的噪声;以及在所述校准模式中,所述第二数字噪声消除滤波器(26)操作来利用它与第一数字噪声消除滤波器(16)的输入耦合的输入,计算方差之间的差。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06112125.7 | 2006-03-31 | ||
EP06112125 | 2006-03-31 | ||
PCT/IB2007/051072 WO2007113735A1 (en) | 2006-03-31 | 2007-03-27 | Calibration circuit and method for a/d converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101416394A CN101416394A (zh) | 2009-04-22 |
CN101416394B true CN101416394B (zh) | 2011-09-28 |
Family
ID=38231158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780011897.6A Active CN101416394B (zh) | 2006-03-31 | 2007-03-27 | 用于a/d转换器的校准电路和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7876250B2 (zh) |
JP (1) | JP2009531931A (zh) |
CN (1) | CN101416394B (zh) |
WO (1) | WO2007113735A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010013196A2 (en) * | 2008-07-28 | 2010-02-04 | Nxp B.V. | A method to linearize the output from an adc |
JP5742556B2 (ja) * | 2011-07-29 | 2015-07-01 | 富士通セミコンダクター株式会社 | Adc |
US8839009B2 (en) * | 2011-12-29 | 2014-09-16 | Lsi Corporation | Systems and methods for decimation based over-current control |
JP6215527B2 (ja) * | 2012-02-02 | 2017-10-18 | 旭化成エレクトロニクス株式会社 | 物理量計測装置及び物理量計測方法 |
US10110328B2 (en) * | 2012-04-13 | 2018-10-23 | Altera Corporation | Apparatus and methods for calibrating analog circuitry in an integrated circuit |
US8781033B2 (en) * | 2012-06-26 | 2014-07-15 | Lsi Corporation | Apparatus and method for breaking trapping sets |
US9007242B2 (en) * | 2013-06-27 | 2015-04-14 | Realtek Semiconductor Corp. | Self-calibrated delta-sigma modulator and method thereof |
US9148168B2 (en) | 2013-10-29 | 2015-09-29 | Analog Devices Global | System and method of improving stability of continuous-time delta-sigma modulators |
US9722626B2 (en) | 2015-01-05 | 2017-08-01 | General Electric Company | Method and system using computational sigma-delta modulators |
KR102080538B1 (ko) * | 2015-11-18 | 2020-02-24 | 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. | 신호 프로세싱 시스템 및 신호 프로세싱 방법 |
CN105971976A (zh) * | 2016-05-25 | 2016-09-28 | 广西柳工机械股份有限公司 | 利用电压型压力传感器测量工程机械液压压力的方法 |
JP6945331B2 (ja) * | 2017-04-18 | 2021-10-06 | ルネサスエレクトロニクス株式会社 | アナログ・ディジタル変換器およびミリ波レーダシステム |
CN111512155B (zh) * | 2017-12-28 | 2022-07-05 | 豪夫迈·罗氏有限公司 | 测量和去除来自交流信号驱动的纳米孔dna测序系统的随机信号中的噪声 |
JP7383511B2 (ja) * | 2020-02-13 | 2023-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置を用いたシステム及びアナログ・ディジタル変換器 |
CN113835020A (zh) * | 2021-09-23 | 2021-12-24 | 张衡 | 一种数模混合信号集成电路测试仪器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271781B1 (en) * | 1998-06-10 | 2001-08-07 | Lockheed Martin Corporation | Nonlinear filter correction of multibit ΣΔ modulators |
US6873281B1 (en) * | 2003-08-28 | 2005-03-29 | Impinj, Inc. | Interleaved digital correction for MASH delta-sigma ADC |
US6907374B1 (en) * | 2003-03-19 | 2005-06-14 | Zilog, Inc. | Self-calibrating sigma-delta analog-to-digital converter |
US6970120B1 (en) * | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5272446A (en) * | 1991-11-29 | 1993-12-21 | Comsat | Digitally implemented fast frequency estimator/demodulator for low bit rate maritime and mobile data communications without the use of an acquisition preamble |
US5689572A (en) * | 1993-12-08 | 1997-11-18 | Hitachi, Ltd. | Method of actively controlling noise, and apparatus thereof |
US5781138A (en) | 1996-12-23 | 1998-07-14 | National Instruments Corporation | System and method for generating a sigma-delta correction circuit |
US6377196B1 (en) * | 2000-07-14 | 2002-04-23 | Lucent Technologies Inc. | Method and apparatus for analog-to-digital conversion using attenuated analog signals |
US7161515B2 (en) * | 2004-11-04 | 2007-01-09 | Tektronix, Inc. | Calibration system and method for a linearity corrector using filter products |
-
2007
- 2007-03-27 JP JP2009502304A patent/JP2009531931A/ja not_active Withdrawn
- 2007-03-27 US US12/294,988 patent/US7876250B2/en active Active
- 2007-03-27 WO PCT/IB2007/051072 patent/WO2007113735A1/en active Application Filing
- 2007-03-27 CN CN200780011897.6A patent/CN101416394B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271781B1 (en) * | 1998-06-10 | 2001-08-07 | Lockheed Martin Corporation | Nonlinear filter correction of multibit ΣΔ modulators |
US6907374B1 (en) * | 2003-03-19 | 2005-06-14 | Zilog, Inc. | Self-calibrating sigma-delta analog-to-digital converter |
US6873281B1 (en) * | 2003-08-28 | 2005-03-29 | Impinj, Inc. | Interleaved digital correction for MASH delta-sigma ADC |
US6970120B1 (en) * | 2004-06-12 | 2005-11-29 | Nordic Semiconductor Asa | Method and apparatus for start-up of analog-to-digital converters |
Also Published As
Publication number | Publication date |
---|---|
US7876250B2 (en) | 2011-01-25 |
WO2007113735A1 (en) | 2007-10-11 |
JP2009531931A (ja) | 2009-09-03 |
CN101416394A (zh) | 2009-04-22 |
US20100176976A1 (en) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101416394B (zh) | 用于a/d转换器的校准电路和方法 | |
TWI645679B (zh) | 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器 | |
Galton | Digital cancellation of D/A converter noise in pipelined A/D converters | |
Cauwenberghs et al. | Adaptive digital correction of analog errors in MASH ADCs. I. Off-line and blind on-line calibration | |
US7221302B1 (en) | Delta-sigma modulator coefficient calibration method and apparatus | |
US5087914A (en) | DC calibration system for a digital-to-analog converter | |
US5257026A (en) | Method and apparatus for calibrating a multi-bit delta-sigma modular | |
CN100521543C (zh) | 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置 | |
US20200366312A1 (en) | DAC Error Measurement Method and Apparatus | |
US8228221B2 (en) | Method and apparatus for calibrating sigma-delta modulator | |
US20170250697A1 (en) | A/d converter circuit and semiconductor integrated circuit | |
WO2001067614A1 (en) | Digital cancellation of d/a converter noise in pipelined a/d converters | |
JP6375119B2 (ja) | アナログ−デジタル変換器のための低電力量子化器 | |
KR101933569B1 (ko) | 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합 | |
WO2007096920A1 (en) | Multistage analog/digital converter and method for calibrating said converter | |
US20050270201A1 (en) | Method for reducing dac resolution in multi-bit sigma delta analog-to digital converter (adc) | |
KR20120100888A (ko) | 병렬 아날로그-디지털 컨버터에서, 특히 다중-표준, 소프트웨어-정의 무선, 및/또는 인지 무선 사용을 위한 아날로그 결함의 보정 | |
CN108809319B (zh) | 数/模转换器及操作方法 | |
US10554219B2 (en) | Analog-to-digital converter | |
Miki et al. | An 11-b 300-MS/s double-sampling pipelined ADC with on-chip digital calibration for memory effects | |
US6522276B2 (en) | System of DAC correction for a ΔΣ modulator | |
US20090140897A1 (en) | Gain matching method and system for single bit gain ranging analog-to-digital converter | |
WO2005041417A2 (en) | Digital input signals constructor providing analog representation thereof | |
JP6504112B2 (ja) | A/d変換器 | |
US20090219186A1 (en) | Filter circuit, receiver using the same, and filtering method using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |